[go: up one dir, main page]

JP7285277B2 - ＢｉＭＯＳ半導体装置 - Google Patents

ＢｉＭＯＳ半導体装置 Download PDF

Info

Publication number
JP7285277B2
JP7285277B2 JP2021062237A JP2021062237A JP7285277B2 JP 7285277 B2 JP7285277 B2 JP 7285277B2 JP 2021062237 A JP2021062237 A JP 2021062237A JP 2021062237 A JP2021062237 A JP 2021062237A JP 7285277 B2 JP7285277 B2 JP 7285277B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
source
electrode
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021062237A
Other languages
English (en)
Other versions
JP2022157800A (ja
Inventor
康宏 前田
能成 塚田
真也 米田
研貴 中村
佑樹 根来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2021062237A priority Critical patent/JP7285277B2/ja
Priority to CN202210113729.4A priority patent/CN115148805A/zh
Priority to US17/670,534 priority patent/US11776953B2/en
Publication of JP2022157800A publication Critical patent/JP2022157800A/ja
Application granted granted Critical
Publication of JP7285277B2 publication Critical patent/JP7285277B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0107—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
    • H10D84/0109—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs the at least one component covered by H10D12/00 or H10D30/00 being a MOS device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、ＢｉＭＯＳ半導体装置に関する。
同一チップ上で、バイポーラトランジスタおよび金属酸化膜電界効果型トランジスタ（ＭＯＳＦＥＴ）が並列接続されている半導体装置として、ＢｉＭＯＳ半導体装置が知られている（例えば、特許文献１、２参照）。
また、同一チップ上で、バイポーラトランジスタおよびＭＯＳＦＥＴが複合化されている半導体装置として、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）が知られている（例えば、特許文献３参照）。
ここで、ＭＯＳＦＥＴとしては、高耐圧化および大電流容量化の観点から、縦型素子が用いられている。また、縦型素子としては、セルの微細化および低オン抵抗化の観点から、トレンチゲート構造が適用されている。
特開昭６１－１８０４７２号公報 特開昭６１－２２５８５４号公報 特開昭６０－１９６９７４号公報
図１に、従来のトレンチゲート構造を有するｎチャネル型のＢｉＭＯＳ半導体装置を示す。
ＢｉＭＯＳ半導体装置１０は、コレクタ／ドレイン電極１１の上に、ｎ＋ドレイン層１２と、ｎ－ドリフト層１３と、ｐベース層１４ａおよびｎ＋ソース層１４ｂからなる複合層１４とが、この順で形成されている。また、ＢｉＭＯＳ半導体装置１０は、複合層１４の表面からｎ－ドリフト層１３の上部にかけて、トレンチ１５が形成されており、トレンチ１５の内部に、ゲート絶縁膜１６を介して、ゲート電極１７が形成されている。ここで、ｎ＋ソース層１４ｂは、複合層１４の上部のトレンチ１５の両側に形成されている。さらに、ＢｉＭＯＳ半導体装置１０は、ｎ＋ソース層１４ｂの上に、エミッタ／ソース電極１８が形成されており、複合層１４のｎ＋ソース層１４ｂが形成されていない領域の上に、エミッタ／ソース電極１８と所定の間隔を隔てて、ベース電極１９が形成されている。
なお、図１において、破線で示されるハーフセルを用いて、図２以降のＢｉＭＯＳ半導体装置を説明する。
次に、図２を用いて、ＢｉＭＯＳ半導体装置１０の動作を説明する。なお、図２において、電子電流およびホール電流を示す線が太いことは、電流が大きいことを意味し、電子電流およびホール電流を示す線が細いことは、電流が小さいことを意味する。
図２に示すように、エミッタ／ソース電極１８に対して正の電圧をコレクタ／ドレイン電極１１に印加した状態で、エミッタ／ソース電極１８に対して正のゲート電圧をゲート電極１７に印加すると、ｐベース層１４ａのゲート電極１７の近傍に反転層１４ｃが形成される。このため、ｎ＋ドレイン層１２、ｎ－ドリフト層１３、反転層１４ｃおよびｎ＋ソース層１４ｂを経由して、コレクタ／ドレイン電極１１からエミッタ／ソース電極１８に、電子電流２１ａが流れる。また、エミッタ／ソース電極１８に対して正の電圧をコレクタ／ドレイン電極１１に印加した状態で、ベース電極１９にベース電流を流すと、電子電流２１ｂおよび２１ｃが流れ、ｎ＋ドレイン層１２、ｎ－ドリフト層１３、ｐベース層１４ａおよびｎ＋ソース層１４ｂを経由して、コレクタ／ドレイン電極１１からエミッタ／ソース電極１８に、電子電流２１ｄが流れる。さらに、ｐベース層１４ａからｎ－ドリフト層１３に、ホール電流２２が流れる。ここで、電子電流２１ｂおよび２１ｃは、それぞれ、側方および下方からｎ＋ソース層１４ｂに流入する。
しかしながら、ＢｉＭＯＳ半導体装置１０は、ｎ－ドリフト層１３に広がる空乏層の電界強度がｐベース層１４ａとの界面で最も高くなるため、高耐圧化の観点から、ｎ－ドリフト層１３の不純物濃度を高くすることができず、電流密度が低くなるという課題があった。
図３に、従来のトレンチゲート構造を有するｎチャネル型のＩＧＢＴを示す。
ＩＧＢＴ１０Ａは、コレクタ電極１１の上に、ｐ＋コレクタ層１２Ａと、ｎ＋コレクタ層１２と、ｎ－ドリフト層１３と、ｐエミッタ層１４ａおよびｎ＋エミッタ層１４ｂからなる複合層１４とが、この順で形成されている。また、ＩＧＢＴ１０Ａは、複合層１４の表面からｎ－ドリフト層１３の上部にかけて、トレンチ１５が形成されており、トレンチ１５の内部に、ゲート絶縁膜１６を介して、ゲート電極１７が形成されている。ここで、ｎ＋エミッタ層１４ｂは、複合層１４の上部のトレンチ１５の両側に形成されている。さらに、ＩＧＢＴ１０Ａは、複合層１４の上に、エミッタ電極１８Ａが形成されている。
しかしながら、ＩＧＢＴ１０Ａは、約０．６Ｖ程度のビルトイン電圧により、オン電圧を増大させるという課題がある。
本発明は、電流密度を向上させることが可能なＢｉＭＯＳ半導体装置を提供することを目的とする。
本発明の一態様は、トレンチゲート構造を有するｎチャネル型のＢｉＭＯＳ半導体装置であって、ｎ＋ドレイン層と、ｎ－ドリフト層およびｐピラー層が交互に接合されている並列ｐｎ層と、ｐベース層およびｎ＋ソース層からなる複合層とが、この順で形成されており、前記ｐピラー層の上に形成されている前記ｐベース層と、前記ｎ＋ソース層との間の一部に、高抵抗層が形成されており、前記ｐピラー層と、前記ｐベース層との間に、高抵抗層が形成されており、前記ｐピラー層は、前記ｎ－ドリフト層よりも不純物濃度が低い。
本発明の他の一態様は、トレンチゲート構造を有するｐチャネル型のＢｉＭＯＳ半導体装置であって、ｐ＋ドレイン層と、ｐ－ドリフト層およびｎピラー層が交互に接合されている並列ｐｎ層と、ｎベース層およびｐ＋ソース層からなる複合層とが、この順で形成されており、前記ｎピラー層の上に形成されている前記ｎベース層と、前記ｐ＋ソース層との間の一部に、高抵抗層が形成されており、前記ｎピラー層と、前記ｎベース層との間に、高抵抗層が形成されており、前記ｎピラー層は、前記ｐ－ドリフト層よりも不純物濃度が低い。
本発明によれば、電流密度を向上させることが可能なＢｉＭＯＳ半導体装置を提供することができる。
従来のトレンチゲート構造を有するｎチャネル型のＢｉＭＯＳ半導体装置を示す断面図である。 図１のＢｉＭＯＳ半導体装置の動作を説明する図である。 従来のトレンチゲート構造を有するｎチャネル型のＩＧＢＴを示す断面図である。 本実施形態のＢｉＭＯＳ半導体装置の一例を示す断面図である。 図４のＢｉＭＯＳ半導体装置の動作を説明する図である。 図１、図４のＢｉＭＯＳ半導体装置および図３のＩＧＢＴのＩ－Ｖ曲線のシミュレーション結果を示す図である。 図４のＢｉＭＯＳ半導体装置（ＮＡ＝０．３ＮＤ）の電子電流ベクトルのシミュレーション結果を示す図である。 図７のＡ－Ａ’断面における電位障壁のシミュレーション結果を示す図である。 図７のＡ－Ａ’断面における電子密度のシミュレーション結果を示す図である。 図４のＢｉＭＯＳ半導体装置を用いて、ＭＯＦＳＥＴのみを動作させる補法を説明する図である。 図４のＢｉＭＯＳ半導体装置を用いて、バイポーラトランジスタのみを動作させる補法を説明する図である。 図４のＢｉＭＯＳ半導体装置を用いて、ＭＯＦＳＥＴおよびバイポーラトランジスタを独立に動作させる方法の一例を示すタイミングチャートである。 図４のＢｉＭＯＳ半導体装置を用いて、ＭＯＦＳＥＴおよびバイポーラトランジスタを独立に動作させる方法の他の例を示す図である。 本実施形態のＢｉＭＯＳ半導体装置の他の例を示す断面図である。
以下、図面を参照しながら、本発明の実施形態について説明する。
図４に、本実施形態のＢｉＭＯＳ半導体装置の一例を示す。
ＢｉＭＯＳ半導体装置３０は、トレンチゲート構造を有するｎチャネル型のＢｉＭＯＳ半導体装置である。
ＢｉＭＯＳ半導体装置３０は、コレクタ／ドレイン電極３１の上に、ｎ＋ドレイン層３２と、ｎ－ドリフト層３３ａおよびｐピラー層３３ｂが交互に接合されている並列ｐｎ層３３と、ｐベース層３４ａおよびｎ＋ソース層３４ｂからなる複合層３４とが、この順で形成されている。また、ＢｉＭＯＳ半導体装置３０は、複合層３４の表面から並列ｐｎ層３３の上部にかけて、トレンチ３５が形成されており、トレンチ３５の内部に、ゲート絶縁膜３６を介して、ゲート電極３７が形成されている。ここで、複合層３４の上部かつトレンチ３５の両側に形成されているｎ＋ソース層３４ｂは、ｎ－ドリフト層３３ａの上に形成されている。さらに、ＢｉＭＯＳ半導体装置３０は、ｎ＋ソース層３４ｂの上に、エミッタ／ソース電極３８が形成されており、複合層３４のｎ＋ソース層３４ｂが形成されていない領域の上に、エミッタ／ソース電極３８と所定の間隔を隔てて、ベース電極３９が形成されている。
ＢｉＭＯＳ半導体装置３０は、並列ｐｎ層３３が形成されており、ｎ－ドリフト層３３ａに広がる空乏層の電界強度が厚さ方向でほぼ均一となるため、ｎ－ドリフト層３３ａの不純物濃度を高くすることができ、その結果、ＢｉＭＯＳ半導体装置３０の電流密度を向上させることができる。
ＢｉＭＯＳ半導体装置３０は、ｐピラー層３３ｂの上に形成されているｐベース層３４ａと、ｎ＋ソース層３４ｂとの間の一部に、高抵抗層５１が形成されている。これにより、ベース電極３９にベース電流を流しても、側方からｎ＋ソース層３４ｂに流れる電子電流を抑制することができ、その結果、ＢｉＭＯＳ半導体装置３０の電流密度を向上させることができる。
また、ＢｉＭＯＳ半導体装置３０は、ｐピラー層３３ｂと、ｐベース層３４ａとの間に、高抵抗層５２が形成されている。これにより、ｐピラー層３３ｂを経由して、ｐベース層３４ａからｎ－ドリフト層３３ａに流れる電子電流を抑制することができ、その結果、ＢｉＭＯＳ半導体装置３０の電流密度を向上させることができる。
高抵抗層５１および５２を構成する材料としては、特に限定されないが、例えば、ＳｉＯ２等が挙げられる。ここで、高抵抗層５１および５２は、層間を高抵抗化する一つの形態であり、ＳｉＯ２膜等の絶縁膜以外の高抵抗膜であってもよい。また、層間を高抵抗化する他の手法としては、特に限定されないが、例えば、層同士を空間的に隔離する手法等が挙げられる。
ここで、ｎ－ドリフト層３３ａおよびｐピラー層３３ｂの不純物濃度を、それぞれＮＤおよびＮＡとすると、式
ＮＡ＜ＮＤ
を満たす。これにより、ｎ－ドリフト層３３ａとｐピラー層３３ｂとの界面における電位障壁が低くなるため、ｎ－ドリフト層３３ａからｐピラー層３３ｂに、電子電流が流れやすくなる。
また、ｎ－ドリフト層３３ａおよびｐピラー層３３ｂの幅を、それぞれＷＤおよびＷＡとすると、式
ＷＤ＜ＷＡ
を満たす。ここで、耐電圧の観点から、ＷＡを適宜調整することができる。
ＢｉＭＯＳ半導体装置３０の基板材料としては、特に限定されないが、例えば、Ｓｉ、ＳｉＣ、ＧａＮ、Ｇａ２Ｏ３等の半導体材料を用いることができる。また、不純物としては、公知のアクセプターおよびドナーを用いることができる。
次に、図５を用いて、ＢｉＭＯＳ半導体装置３０の動作を説明する。なお、図５において、電子電流およびホール電流を示す線が太いことは、電流が大きいことを意味し、電子電流およびホール電流を示す線が細いことは、電流が小さいことを意味する。
図５に示すように、エミッタ／ソース電極３８に対して正の電圧をコレクタ／ドレイン電極３１に印加した状態で、エミッタ／ソース電極３８に対して正のゲート電圧をゲート電極３７に印加すると、ｐベース層３４ａのゲート電極３７の近傍に反転層３４ｃが形成される。このため、ｎ＋ドレイン層３２、ｎ－ドリフト層３３ａ、反転層３４ｃおよびｎ＋ソース層３４ｂを経由して、コレクタ／ドレイン電極３１からエミッタ／ソース電極３８に、電子電流４１ａが流れる。また、エミッタ／ソース電極３８に対して正の電圧をコレクタ／ドレイン電極３１に印加した状態で、ベース電極３９にベース電流を流すと、ｐベース層３４ａからｎ＋ソース層３４ｂに電子電流４１ｃが流れる。また、ｎ＋ドレイン層３２、ｎ－ドリフト層３３ａ、ｐベース層３４ａおよびｎ＋ソース層３４ｂを経由して、コレクタ／ドレイン電極３１からエミッタ／ソース電極３８に、電子電流４１ｄが流れる。さらに、ｐベース層３４ａからｎ－ドリフト層３３ａに、ホール電流４２が流れる。このとき、電子電流４１ｃは、下方からｎ＋ソース層３４ｂに流入する。
ここで、ｎ－ドリフト層３３ａとｐピラー層３３ｂとの界面における電位障壁が低いため、ｐピラー層３３ｂを経由して、ｎ－ドリフト層３３ａからｎ－ドリフト層３３ａに、電子電流４１ｆが流れる。
図６に、ＢｉＭＯＳ半導体装置１０、３０（図１、図４参照）およびＩＧＢＴ１０Ａ（図３参照）のＩ－Ｖ曲線のシミュレーション結果を示す。
図６から、ＢｉＭＯＳ半導体装置３０は、ＢｉＭＯＳ半導体装置１０およびＩＧＢＴ１０Ａよりも、電流密度が高いことがわかる。また、ＢｉＭＯＳ半導体装置３０は、ＮＡ＝０．３ＮＤおよびＮＡ＝０．５ＮＤである場合が、ＮＡ＝ＮＤである場合よりも、電流密度が高いことがわかる。
ここで、図６のＩ－Ｖ曲線は、シミュレーションにより得られた結果であり、電圧は、コレクタ／ドレイン電極３１に印加する電圧であり、電流密度は、コレクタ／ドレイン電極３１に流れる電流の電流密度である。
図７に、図４のＢｉＭＯＳ半導体装置（ＮＡ＝０．３ＮＤ）の電子電流ベクトルのシミュレーション結果を示す。
図７に示すように、ｐピラー層３３ｂに流入した電子電流４１ｆ（図５参照）が、ｎ－ドリフト層３３ａに流入する。
ここで、ｎ－ドリフト層３３ａとｐピラー層３３ｂとの界面における電位障壁が低い程、電子電流４１ｆが、ｎ－ドリフト層３３ａからｐピラー層３３ｂに流れやすくなる。電位障壁ΦＢは、下記式で表され、ＮＡを小さくすると、ΦＢが低くなる。
Figure 0007285277000001
 （式中、ｋＢは、ボルツマン定数であり、Ｔは、絶対温度であり、ｑは、素電荷であり、ＮＡは、ｐピラー層３３ｂの不純物濃度であり、ＮＤは、ｎ－ドリフト層３３ａの不純物濃度であり、ｎｉは、真性キャリア濃度である。）
図８に、図７のＡ－Ａ’断面における電位障壁のシミュレーション結果を示す。
図８から、ｎ－ドリフト層３３ａとｐピラー層３３ｂとの界面における電位障壁は、ＮＡ＝ＮＤである場合よりも、ＮＡ＝０．３ＮＤおよびＮＡ＝０．５ＮＤである場合が低くなることがわかる。
図９に、図７のＡ－Ａ’断面における電子密度のシミュレーション結果を示す。
図９から、ｐピラー層３３ｂのｎ－ドリフト層３３ａとの界面における電子密度は、ＮＡ＝ＮＤである場合よりも、ＮＡ＝０．３ＮＤおよびＮＡ＝０．５ＮＤである場合が高くなることがわかる。
したがって、ＢｉＭＯＳ半導体装置３０は、ＮＡ＝０．３ＮＤおよびＮＡ＝０．５ＮＤである場合に、ＮＡ＝ＮＤである場合よりも、ｎ－ドリフト層３３ａとｐピラー層３３ｂとの界面における電位障壁が低くなり、電子電流４１ｆがｐピラー層３３ｂに流入しやすくなるため、ｐピラー層３３ｂが電子電流４１ｆの経路として有効に利用される。
なお、ＢｉＭＯＳ半導体装置３０は、電圧のみで駆動することにより、ＭＯＳＦＥＴのみを動作させることができるし（図１０参照）、電流のみで駆動することにより、バイポーラトランジスタのみを動作させることもできる（図１１参照）。
図１２に、ＢｉＭＯＳ半導体装置３０を用いて、ＭＯＦＳＥＴおよびバイポーラトランジスタを独立に動作させる方法の一例を示す。
まず、タイミングＡにおいて、ゲート電圧をＬｏｗ（Ｌ）からＨｉｇｈ（Ｈ）に変更してＭＯＦＳＥＴをＯＮ状態にすると、ドレイン電流が上昇し、ドレイン電圧が降下する。次に、タイミングＢにおいて、ベース電流をＬからＨに変更してバイポーラトランジスタをＯＮ状態にすると、タイミングＣにおいて、ドレイン電流が上昇し、ドレイン電圧が降下する。次に、タイミングＤにおいて、ベース電流をＨからＬに変更してバイポーラトランジスタをＯＦＦ状態にすると、所定時間が経過した後に、ドレイン電流が降下し、ドレイン電圧が上昇する。次に、タイミングＥにおいて、ゲート電圧をＨからＬに変更してＭＯＦＳＥＴをＯＦＦ状態にすると、ドレイン電流が降下し、ドレイン電圧が上昇して、初期状態に戻る。
ここで、バイポーラトランジスタは、安全動作領域に二次降伏の制限があるため、バイポーラトランジスタの動作遅延を想定して、図１２に示すように、バイポーラトランジスタをＯＦＦ状態にした後、ＭＯＦＳＥＴをＯＦＦ状態にすることが好ましい。
図１３に、ＢｉＭＯＳ半導体装置３０を用いて、ＭＯＦＳＥＴおよびバイポーラトランジスタを独立に動作させる方法の他の例を示す。なお、Ｉは、図１２に示す方法である。
以上、ｎチャネル型のＢｉＭＯＳ半導体装置を用いて、本実施形態のＢｉＭＯＳ半導体装置を説明したが、本実施形態のＢｉＭＯＳ半導体装置は、ｎチャネル型に限定されず、ｐチャネル型であってもよい。
図１４に、本実施形態のＢｉＭＯＳ半導体装置の他の例を示す。
ＢｉＭＯＳ半導体装置６０は、トレンチゲート構造を有するｐチャネル型のＢｉＭＯＳ半導体装置である。
ＢｉＭＯＳ半導体装置６０は、コレクタ／ドレイン電極６１の上に、ｐ＋ドレイン層６２と、ｐ－ドリフト層６３ａおよびｎピラー層６３ｂが交互に接合されている並列ｐｎ層６３と、ｎベース層６４ａおよびｐ＋ソース層６４ｂからなる複合層６４とが、この順で形成されている。また、ＢｉＭＯＳ半導体装置６０は、複合層６４の表面から並列ｐｎ層６３の上部にかけて、トレンチ６５が形成されており、トレンチ６５の内部に、ゲート絶縁膜６６を介して、ゲート電極６７が形成されている。ここで、複合層６４の上部かつトレンチ６５の両側に形成されているｐ＋ソース層６４ｂは、ｐ－ドリフト層６３ａの上に形成されている。さらに、ＢｉＭＯＳ半導体装置６０は、ｐ＋ソース層６４ｂの上に、エミッタ／ソース電極６８が形成されており、複合層６４のｐ＋ソース層６４ｂが形成されていない領域の上に、エミッタ／ソース電極６８と所定の間隔を隔てて、ベース電極６９が形成されている。
ＢｉＭＯＳ半導体装置６０は、並列ｐｎ層６３が形成されており、ｐ－ドリフト層６３ａに広がる空乏層の厚さ方向の電界強度がほぼ均一となるため、ｐ－ドリフト層６３ａの不純物濃度を高くすることができ、その結果、ＢｉＭＯＳ半導体装置６０の電流密度を向上させることができる。
ＢｉＭＯＳ半導体装置６０は、ｎピラー層６３ｂの上に形成されているｎベース層６４ａと、ｐ＋ソース層６４ｂとの間の一部に、高抵抗層８１が形成されている。これにより、ベース電極３９にベース電流を流しても、側方からｐ＋ソース層６４ｂに流れる電子電流を抑制することができ、その結果、ＢｉＭＯＳ半導体装置６０の電流密度を向上させることができる。
また、ＢｉＭＯＳ半導体装置３０は、ｎピラー層６３ｂと、ｎベース層６４ａとの間に、高抵抗層８２が形成されている。これにより、ｎピラー層６３ｂを経由して、ｎベース層６４ａからｐ－ドリフト層６３ａに流れる電子電流を抑制することができ、その結果、ＢｉＭＯＳ半導体装置３０の電流密度を向上させることができる。
高抵抗層８１および８２を構成する材料としては、特に限定されないが、例えば、ＳｉＯ２等が挙げられる。ここで、高抵抗層８１および８２は、層間を高抵抗化する一つの形態であり、ＳｉＯ２膜等の絶縁膜以外の高抵抗膜であってもよい。また、層間を高抵抗化する他の手法としては、特に限定されないが、例えば、層同士を空間的に隔離する手法等が挙げられる。
ここで、ｐ－ドリフト層６３ａおよびｎピラー層６３ｂの不純物濃度を、それぞれＮＡおよびＮＤとすると、式
ＮＤ＜ＮＡ
を満たす。これにより、ｐ－ドリフト層６３ａとｎピラー層６３ｂとの界面における電位障壁が低くなるため、ｐ－ドリフト層６３ａからｎピラー層６３ｂに、ホール電流が流れやすくなる。
また、ｐ－ドリフト層６３ａおよびｎピラー層６３ｂの幅を、それぞれＷＡおよびＷＤとすると、式
ＷＡ＜ＷＤ
を満たす。ここで、耐電圧の観点から、ＷＤを適宜調整することができる。
ＢｉＭＯＳ半導体装置６０の基板材料としては、特に限定されないが、例えば、Ｓｉ、ＳｉＣ、ＧａＮ、Ｇａ２Ｏ３等の半導体材料を用いることができる。また、不純物としては、公知のアクセプターおよびドナーを用いることができる。
次に、ＢｉＭＯＳ半導体装置６０の動作を説明する。なお、図１４において、電子電流およびホール電流を示す線が太いことは、電流が大きいことを意味し、電子電流およびホール電流を示す線が細いことは、電流が小さいことを意味する。
図１４に示すように、エミッタ／ソース電極６８に対して負の電圧をコレクタ／ドレイン電極６１に印加した状態で、エミッタ／ソース電極６８に対して負のゲート電圧をゲート電極６７に印加すると、ｎベース層６４ａのゲート電極６７の近傍に反転層６４ｃが形成される。このため、ｐ＋ドレイン層６２、ｐ－ドリフト層６３ａ、反転層６４ｃおよびｐ＋ソース層６４ｂを経由して、エミッタ／ソース電極６８からコレクタ／ドレイン電極６１に、ホール電流７１ａが流れる。また、エミッタ／ソース電極６８に対して負の電圧をコレクタ／ドレイン電極６１に印加した状態で、ベース電極３９からベース電流を流すと、ｐ＋ソース層６４ｂからｎベース層６４ａにホール電流７１ｃが流れる。また、ｐ＋ドレイン層６２、ｐ－ドリフト層６３ａ、ｎベース層６４ａおよびｐ＋ソース層６４ｂを経由して、エミッタ／ソース電極６８からコレクタ／ドレイン電極６１に、ホール電流７１ｄが流れる。さらに、ｐ－ドリフト層６３ａからｎベース層６４ａに、電子電流７２が流れる。このとき、ホール電流７１ｃは、下方からｎベース層６４ａに流入する。
ここで、ｐ－ドリフト層６３ａとｎピラー層６３ｂとの界面における電位障壁が低いため、ｎピラー層６３ｂを経由して、ｐ－ドリフト層６３ａからｐ－ドリフト層６３ａに、ホール電流７１ｆが流れる。
１０ ＢｉＭＯＳ半導体装置
１０Ａ ＩＧＢＴ
１１ コレクタ／ドレイン電極（コレクタ電極）
１２ ｎ＋ドレイン層（ｎ＋コレクタ層）
１２Ａ ｐ＋コレクタ層
１３ ｎ－ドリフト層
１４ 複合層
１４ａ ｐベース層（ｐエミッタ層）
１４ｂ ｎ＋ソース層（ｎ＋エミッタ層）
１４ｃ 反転層
１５ トレンチ
１６ ゲート絶縁膜
１７ ゲート電極
１８ エミッタ／ソース電極
１８Ａ エミッタ電極
１９ ベース電極
２１ａ、２１ｂ、２１ｃ、２１ｄ 電子電流
２２ ホール電流
３０ ＢｉＭＯＳ半導体装置
３１ コレクタ／ドレイン電極
３２ ｎ＋ドレイン層
３３ 並列ｐｎ層
３３ａ ｎ－ドリフト層
３３ｂ ｐピラー層
３４ 複合層
３４ａ ｐベース層
３４ｂ ｎ＋ソース層
３４ｃ 反転層
３５ トレンチ
３６ ゲート絶縁膜
３７ ゲート電極
３８ エミッタ／ソース電極
３９ ベース電極
４１ａ、４１ｃ、４１ｄ、４１ｆ 電子電流
４２ ホール電流
５１、５２ 高抵抗層
６０ ＢｉＭＯＳ半導体装置
６１ コレクタ／ドレイン電極
６２ ｐ＋ドレイン層
６３ 並列ｐｎ層
６３ａ ｐ－ドリフト層
６３ｂ ｎピラー層
６４ 複合層
６４ａ ｎベース層
６４ｂ ｐ＋ソース層
６４ｃ 反転層
６５ トレンチ
６６ ゲート絶縁膜
６７ ゲート電極
６８ エミッタ／ソース電極
６９ ベース電極
７１ａ、７１ｃ、７１ｄ、７１ｆ ホール電流
７２ 電子電流
８１、８２ 高抵抗層

Claims (2)

  1. トレンチゲート構造を有するｎチャネル型のＢｉＭＯＳ半導体装置であって、
    コレクタ／ドレイン電極と、ｎ＋ドレイン層と、ｎ－ドリフト層およびｐピラー層が交互に接合されている並列ｐｎ層と、ｐベース層およびｎ＋ソース層からなる複合層とが、この順で形成されており、
    前記複合層の表面から前記並列ｐｎ層の上部にかけて、トレンチが形成されており、
    前記トレンチの内部に、ゲート絶縁膜を介して、ゲート電極が形成されており、
    前記ｎ ＋ ソース層は、前記複合層の上部かつ前記トレンチの側部に形成されているとともに、前記ｎ － ドリフト層の上に形成されており、
    前記ｎ ＋ ソース層と接合するように、エミッタ／ソース電極が形成されており、
    前記ｐベース層と接合するように、前記エミッタ／ソース電極と所定の間隔を隔てて、ベース電極が形成されており、
    前記ｐピラー層の上に形成されている前記ｐベース層と、前記ｎ＋ソース層との間の一部に、高抵抗層が形成されており、
    前記ｐピラー層と、前記ｐベース層との間に、高抵抗層が形成されており、
    前記ｐピラー層は、前記ｎ－ドリフト層よりも不純物濃度が低く、前記ｎ － ドリフト層よりも幅が広い、ＢｉＭＯＳ半導体装置。
  2. トレンチゲート構造を有するｐチャネル型のＢｉＭＯＳ半導体装置であって、
    コレクタ／ドレイン電極と、ｐ＋ドレイン層と、ｐ－ドリフト層およびｎピラー層が交互に接合されている並列ｐｎ層と、ｎベース層およびｐ＋ソース層からなる複合層とが、この順で形成されており、
    前記複合層の表面から前記並列ｐｎ層の上部にかけて、トレンチが形成されており、
    前記トレンチの内部に、ゲート絶縁膜を介して、ゲート電極が形成されており、
    前記ｐ ＋ ソース層は、前記複合層の上部かつ前記トレンチの側部に形成されているとともに、前記ｐ － ドリフト層の上に形成されており、
    前記ｐ ＋ ソース層と接合するように、エミッタ／ソース電極が形成されており、
    前記ｎベース層と接合するように、前記エミッタ／ソース電極と所定の間隔を隔てて、ベース電極が形成されており、
    前記ｎピラー層の上に形成されている前記ｎベース層と、前記ｐ＋ソース層との間の一部に、高抵抗層が形成されており、
    前記ｎピラー層と、前記ｎベース層との間に、高抵抗層が形成されており、
    前記ｎピラー層は、前記ｐ－ドリフト層よりも不純物濃度が低く、前記ｐ － ドリフト層よりも幅が広い、ＢｉＭＯＳ半導体装置。
JP2021062237A 2021-03-31 2021-03-31 ＢｉＭＯＳ半導体装置 Active JP7285277B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021062237A JP7285277B2 (ja) 2021-03-31 2021-03-31 ＢｉＭＯＳ半導体装置
CN202210113729.4A CN115148805A (zh) 2021-03-31 2022-01-30 BiMOS半导体装置
US17/670,534 US11776953B2 (en) 2021-03-31 2022-02-14 BiMOS semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021062237A JP7285277B2 (ja) 2021-03-31 2021-03-31 ＢｉＭＯＳ半導体装置

Publications (2)

Publication Number Publication Date
JP2022157800A JP2022157800A (ja) 2022-10-14
JP7285277B2 true JP7285277B2 (ja) 2023-06-01

Family

ID=83405152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021062237A Active JP7285277B2 (ja) 2021-03-31 2021-03-31 ＢｉＭＯＳ半導体装置

Country Status (3)

Country Link
US (1) US11776953B2 (ja)
JP (1) JP7285277B2 (ja)
CN (1) CN115148805A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015039010A (ja) 2009-08-27 2015-02-26 ビシェイ−シリコニクス スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイス及びその製造方法
WO2019069416A1 (ja) 2017-10-05 2019-04-11 三菱電機株式会社 半導体装置
JP2020077800A (ja) 2018-11-08 2020-05-21 富士電機株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60196974A (ja) 1984-03-19 1985-10-05 Toshiba Corp 導電変調型ｍｏｓｆｅｔ
JPS61180472A (ja) 1985-02-05 1986-08-13 Mitsubishi Electric Corp 半導体装置
JPS61225854A (ja) 1985-03-29 1986-10-07 Mitsubishi Electric Corp 半導体装置
JP4212288B2 (ja) * 2002-04-01 2009-01-21 株式会社東芝 半導体装置およびその製造方法
US20070181927A1 (en) * 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
WO2016063683A1 (ja) * 2014-10-24 2016-04-28 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102016101647A1 (de) * 2016-01-29 2017-08-17 Infineon Technologies Austria Ag Halbleitervorrichtung mit superjunction-struktur und transistorzellen in einem übergangsbereich entlang einem transistorzellenbereich
US10297684B2 (en) * 2017-09-29 2019-05-21 Nxp Usa, Inc. Bidirectional power MOSFET structure with a cathode short structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015039010A (ja) 2009-08-27 2015-02-26 ビシェイ−シリコニクス スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイス及びその製造方法
WO2019069416A1 (ja) 2017-10-05 2019-04-11 三菱電機株式会社 半導体装置
JP2020077800A (ja) 2018-11-08 2020-05-21 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2022157800A (ja) 2022-10-14
US20220319927A1 (en) 2022-10-06
US11776953B2 (en) 2023-10-03
CN115148805A (zh) 2022-10-04

Similar Documents

Publication Publication Date Title
Udrea et al. Superjunction power devices, history, development, and future prospects
US20160240614A1 (en) Semiconductor device and semiconductor package
US10522627B2 (en) Semiconductor device
JP7569144B2 (ja) 半導体装置
JP6323556B2 (ja) 半導体装置
CN111725310A (zh) 半导体装置及半导体电路
JP2019192743A (ja) 半導体装置および半導体装置の製造方法
CN103137661B (zh) 横向双扩散金属氧化物半导体器件及其制造方法
US9112023B2 (en) Multi-gate VDMOS transistor and method for forming the same
JP2013201268A (ja) 半導体装置
JP2019503591A (ja) パワー半導体デバイス
US20220302266A1 (en) Semiconductor device
JP6338776B2 (ja) 半導体装置
CN111009575A (zh) 半导体器件及其制造方法
JP7285277B2 (ja) ＢｉＭＯＳ半導体装置
US10103256B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7169459B2 (ja) スイッチング素子
JP7287998B2 (ja) ＢｉＭＯＳ半導体装置
CN104425609B (zh) 半导体装置
CN108987348B (zh) 半导体装置及其制造方法
JP2021028962A (ja) 炭化珪素半導体装置
CN113871452B (zh) 半导体器件
JP2024516508A (ja) 電力半導体装置および電力半導体装置を製造するための方法
CN115485856A (zh) 半导体装置
JPH10270693A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230522

R150 Certificate of patent or registration of utility model

Ref document number: 7285277

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150