[go: up one dir, main page]

JP7272003B2 - THIN-FILM ELECTRONIC PARTS BOARD AND MANUFACTURING METHOD THEREOF - Google Patents

THIN-FILM ELECTRONIC PARTS BOARD AND MANUFACTURING METHOD THEREOF Download PDF

Info

Publication number
JP7272003B2
JP7272003B2 JP2019031225A JP2019031225A JP7272003B2 JP 7272003 B2 JP7272003 B2 JP 7272003B2 JP 2019031225 A JP2019031225 A JP 2019031225A JP 2019031225 A JP2019031225 A JP 2019031225A JP 7272003 B2 JP7272003 B2 JP 7272003B2
Authority
JP
Japan
Prior art keywords
electronic component
film electronic
thin film
thin
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019031225A
Other languages
Japanese (ja)
Other versions
JP2020136588A (en
Inventor
満広 冨川
隆 苅谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2019031225A priority Critical patent/JP7272003B2/en
Publication of JP2020136588A publication Critical patent/JP2020136588A/en
Application granted granted Critical
Publication of JP7272003B2 publication Critical patent/JP7272003B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は薄膜電子部品搭載基板及びその製造方法に関し、特に、回路基板の最表層に薄膜電子部品が搭載されてなる薄膜電子部品搭載基板及びその製造方法に関する。 The present invention relates to a thin film electronic component mounting board and its manufacturing method, and more particularly to a thin film electronic component mounting board having thin film electronic components mounted on the outermost layer of a circuit board and its manufacturing method.

ICが搭載される回路基板には、通常、ICに供給する電源の電位を安定させるためにデカップリングコンデンサが搭載される。デカップリングコンデンサとしては、一般的に積層セラミックチップコンデンサが用いられ、多数の積層セラミックチップコンデンサを回路基板の表面に搭載することにより必要なデカップリング容量を確保している。 A circuit board on which an IC is mounted usually has a decoupling capacitor mounted thereon in order to stabilize the potential of the power supply supplied to the IC. Laminated ceramic chip capacitors are generally used as decoupling capacitors, and required decoupling capacity is ensured by mounting a large number of laminated ceramic chip capacitors on the surface of a circuit board.

近年においては、回路基板が小型化していることから、多数の積層セラミックチップコンデンサを搭載するためのスペースが不足することがある。このため、積層セラミックチップコンデンサの代わりに、回路基板に埋め込み可能な薄膜キャパシタが用いられることがある(特許文献1及び2)。 In recent years, due to the miniaturization of circuit boards, there is sometimes a shortage of space for mounting a large number of multilayer ceramic chip capacitors. For this reason, thin-film capacitors that can be embedded in circuit boards are sometimes used instead of multilayer ceramic chip capacitors (Patent Documents 1 and 2).

特開2010-251530号公報JP 2010-251530 A 特開2006-173544号公報JP 2006-173544 A

しかしながら、近年、回路基板の厚みが非常に薄型化していることから、回路基板に埋め込む薄膜キャパシタも極めて薄くする必要があり、作製が容易ではないという問題があった。このような問題は、回路基板に薄膜キャパシタを埋め込む場合だけでなく、回路基板に他の薄膜電子部品を埋め込む場合においても共通に生じる問題である。 However, in recent years, since the thickness of circuit boards has become extremely thin, it is necessary to make thin film capacitors embedded in circuit boards extremely thin, and there has been the problem that fabrication is not easy. Such a problem occurs not only when embedding a thin film capacitor in a circuit board but also when embedding other thin film electronic components in a circuit board.

また、回路基板に薄膜キャパシタを埋め込むと、薄膜キャパシタが埋め込まれた深さ分だけ、ICと薄膜キャパシタの距離が離れることから、寄生インダクタンス成分によってデカップリング効果が低減するという問題もあった。 Moreover, when the thin film capacitor is embedded in the circuit board, the distance between the IC and the thin film capacitor is increased by the depth of the embedded thin film capacitor.

したがって、本発明は、回路基板に埋め込むことなく、回路基板と薄膜電子部品を一体化させるとともに、回路基板に設けられた配線パターンと薄膜電子部品との電気的接続を確保することが可能な薄膜電子部品搭載基板及びその製造方法を提供することを目的とする。 Therefore, the present invention provides a thin film that can integrate a circuit board and a thin film electronic component without being embedded in the circuit board and can ensure electrical connection between the wiring pattern provided on the circuit board and the thin film electronic component. An object of the present invention is to provide an electronic component mounting board and a manufacturing method thereof.

本発明による薄膜電子部品搭載基板は、最表層に形成されたランドパターンを有する回路基板と、回路基板の最表層に搭載された薄膜電子部品と、ランドパターン及び薄膜電子部品を覆うよう、回路基板の最表層に形成された絶縁樹脂層と、絶縁樹脂層に形成された開口部を介して、ランドパターンと薄膜電子部品の端子電極を相互に接続する導電材とを備えることを特徴とする。 A thin-film electronic component mounting board according to the present invention comprises a circuit board having a land pattern formed on the outermost layer, a thin-film electronic component mounted on the outermost layer of the circuit board, and a circuit board that covers the land pattern and the thin-film electronic component. and a conductive material for interconnecting the land pattern and the terminal electrodes of the thin-film electronic component through the openings formed in the insulating resin layer.

本発明によれば、薄膜電子部品が回路基板に埋め込まれているのではなく、回路基板の最表層に搭載されていることから、薄膜電子部品を過度に薄型化する必要がなくなる。しかも、薄膜電子部品の端子電極は、絶縁樹脂層の開口部に形成された導電材を介してランドパターンに接続されていることから、回路基板に設けられた配線パターンと薄膜電子部品を正しく接続することが可能となる。 According to the present invention, the thin film electronic component is not embedded in the circuit board, but is mounted on the outermost layer of the circuit board. Moreover, since the terminal electrodes of the thin-film electronic components are connected to the land pattern through the conductive material formed in the openings of the insulating resin layer, the wiring patterns provided on the circuit board and the thin-film electronic components are properly connected. It becomes possible to

本発明において、導電材はハンダであり、絶縁樹脂層はソルダーレジストであっても構わない。これによれば、ソルダーレジストの開口部に形成されたハンダを介して、薄膜電子部品の端子電極とランドパターンを接続することが可能となる。この場合、本発明による薄膜電子部品搭載基板は、回路基板上に実装され、ハンダを介してランドパターン及び薄膜電子部品の端子電極に共通に接続された半導体チップをさらに備えても構わない。これによれば、ハンダを介して、ランドパターン、薄膜電子部品及び半導体チップの3者を相互に接続することが可能となる。さらにこの場合、薄膜電子部品は薄膜キャパシタであっても構わない。これによれば、半導体チップと薄膜キャパシタの距離が極めて短くなることから、高いデカップリング効果を得ることが可能となる。 In the present invention, the conductive material may be solder and the insulating resin layer may be solder resist. According to this, it is possible to connect the terminal electrodes of the thin-film electronic component and the land pattern through the solder formed in the openings of the solder resist. In this case, the thin film electronic component mounting board according to the present invention may further include a semiconductor chip mounted on the circuit board and commonly connected to the land pattern and the terminal electrodes of the thin film electronic component via solder. According to this, it is possible to connect the land pattern, the thin-film electronic component, and the semiconductor chip to each other through solder. Furthermore, in this case, the thin film electronic component may be a thin film capacitor. According to this, since the distance between the semiconductor chip and the thin film capacitor is extremely short, it is possible to obtain a high decoupling effect.

本発明において、開口部は、ランドパターンと薄膜電子部品の端子電極の両方を露出させる共通の開口部であっても構わないし、ランドパターンを露出させる第1の開口部と、薄膜電子部品の端子電極を露出させる第2の開口部を含むものであっても構わない。前者によれば、共通の開口部内に形成された導電材を介して両者が接続されることから、高い接続信頼性を確保することが可能となる。一方、後者によれば、ランドパターンと薄膜電子部品の端子電極に対してそれぞれ異なる開口部を割り当てていることから、ランドパターンと薄膜電子部品の厚さが異なっている場合であっても、開口部を形成しやすくなる。 In the present invention, the opening may be a common opening that exposes both the land pattern and the terminal electrode of the thin-film electronic component. It may include a second opening for exposing the electrode. According to the former, since both are connected via the conductive material formed in the common opening, it is possible to ensure high connection reliability. On the other hand, according to the latter, different openings are assigned to the land pattern and the terminal electrode of the thin-film electronic component. Makes it easier to form parts.

本発明において、導電材の一部は、ランドパターンの側面と薄膜電子部品の側面の間に位置していても構わない。このように、開口部の深さが深い場合であっても、開口部の内部に導電材を充填すれば、信頼性低下の原因となり得る空洞をなくすことができる。 In the present invention, part of the conductive material may be positioned between the side surface of the land pattern and the side surface of the thin-film electronic component. Thus, even if the opening is deep, filling the inside of the opening with a conductive material can eliminate cavities that may cause a decrease in reliability.

本発明による薄膜電子部品搭載基板は、回路基板の最表層に搭載された別の薄膜電子部品をさらに備え、薄膜電子部品の別の端子電極と別の薄膜電子部品の端子電極は、絶縁樹脂層に形成された別の開口部に設けられた別の導電材を介して、相互に接続されていても構わない。これによれば、複数の薄膜電子部品を回路基板の最表層において相互に接続することが可能となる。 The thin-film electronic component mounting board according to the present invention further includes another thin-film electronic component mounted on the outermost layer of the circuit board, and the terminal electrode of the thin-film electronic component and the terminal electrode of the other thin-film electronic component are formed in an insulating resin layer. They may be connected to each other through another conductive material provided in another opening formed in the . According to this, it is possible to connect a plurality of thin film electronic components to each other on the outermost layer of the circuit board.

本発明による薄膜電子部品搭載基板の製造方法は、回路基板の最表層にランドパターンを形成する第1の工程と、回路基板の最表層に薄膜電子部品を搭載する第2の工程と、ランドパターン及び薄膜電子部品を覆うよう、回路基板の最表層に絶縁樹脂層を形成する第3の工程と、絶縁樹脂層に開口部を形成することによって、ランドパターンと薄膜電子部品の端子電極を露出させる第4の工程と、開口部に導電材を形成することによって、ランドパターンと薄膜電子部品の端子電極を相互に接続する第5の工程とを備えることを特徴とする。 A method for manufacturing a thin-film electronic component mounting board according to the present invention includes a first step of forming a land pattern on the outermost layer of a circuit board, a second step of mounting a thin-film electronic component on the outermost layer of the circuit board, and a land pattern. and a third step of forming an insulating resin layer on the outermost layer of the circuit board so as to cover the thin film electronic components, and forming openings in the insulating resin layer to expose the land pattern and the terminal electrodes of the thin film electronic components. A fourth step and a fifth step of connecting the land pattern and the terminal electrode of the thin-film electronic component to each other by forming a conductive material in the opening are provided.

本発明によれば、薄膜電子部品を回路基板に埋め込むのではなく、回路基板の最表層に搭載していることから、薄膜電子部品を過度に薄型化する必要がなくなる。しかも、薄膜電子部品の端子電極は、絶縁樹脂層の開口部に形成された導電材を介してランドパターンに接続されていることから、回路基板に設けられた配線パターンと薄膜電子部品を正しく接続することが可能となる。 According to the present invention, since the thin film electronic component is mounted on the outermost layer of the circuit board instead of being embedded in the circuit board, there is no need to make the thin film electronic component excessively thin. Moreover, since the terminal electrodes of the thin-film electronic components are connected to the land pattern through the conductive material formed in the openings of the insulating resin layer, the wiring patterns provided on the circuit board and the thin-film electronic components are properly connected. It becomes possible to

第4の工程においては、ランドパターンと薄膜電子部品の端子電極を露出させる共通の開口部を形成しても構わない。これによれば、共通の開口部内に形成された導電材を介してランドパターンと薄膜電子部品の端子電極が接続されることから、高い接続信頼性を確保することが可能となる。 In the fourth step, a common opening may be formed to expose the land pattern and the terminal electrode of the thin-film electronic component. According to this, since the land pattern and the terminal electrode of the thin-film electronic component are connected via the conductive material formed in the common opening, high connection reliability can be ensured.

このように、本発明によれば、薄膜電子部品を回路基板に埋め込むのではなく、回路基板の最表層に搭載していることから、薄膜電子部品を過度に薄くする必要がなくなる。しかも、薄膜電子部品の端子電極は、絶縁樹脂層の開口部に形成された導電材を介してランドパターンに接続されることから、回路基板に設けられた配線パターンと薄膜電子部品を正しく接続することが可能となる。 Thus, according to the present invention, since the thin film electronic component is mounted on the outermost layer of the circuit board instead of being embedded in the circuit board, it is not necessary to make the thin film electronic component excessively thin. Moreover, since the terminal electrodes of the thin-film electronic component are connected to the land pattern through the conductive material formed in the opening of the insulating resin layer, the wiring pattern provided on the circuit board and the thin-film electronic component can be properly connected. becomes possible.

図1は、本発明の第1の実施形態による薄膜電子部品搭載基板1の構造を説明するための模式的な断面図である。FIG. 1 is a schematic cross-sectional view for explaining the structure of a thin film electronic component mounting board 1 according to a first embodiment of the present invention. 図2は、薄膜キャパシタ20の構造を説明するための模式的な断面図である。FIG. 2 is a schematic cross-sectional view for explaining the structure of the thin film capacitor 20. As shown in FIG. 図3は、薄膜キャパシタ20aの構造を説明するための模式的な断面図である。FIG. 3 is a schematic cross-sectional view for explaining the structure of the thin film capacitor 20a. 図4は、開口部13A,13Bの形成位置を説明するための模式的な平面図である。FIG. 4 is a schematic plan view for explaining the formation positions of the openings 13A and 13B. 図5は、薄膜電子部品搭載基板1の製造方法を説明するための工程図である。FIG. 5 is a process diagram for explaining the method of manufacturing the thin-film electronic component mounting board 1. As shown in FIG. 図6は、本発明の第2の実施形態による薄膜電子部品搭載基板2の構造を説明するための模式的な断面図である。FIG. 6 is a schematic cross-sectional view for explaining the structure of a thin film electronic component mounting board 2 according to a second embodiment of the present invention. 図7は、本発明の第3の実施形態による薄膜電子部品搭載基板3の構造を説明するための模式的な断面図である。FIG. 7 is a schematic cross-sectional view for explaining the structure of a thin-film electronic component mounting substrate 3 according to a third embodiment of the invention. 図8は、本発明の第4の実施形態による薄膜電子部品搭載基板4の構造を説明するための模式的な断面図である。FIG. 8 is a schematic cross-sectional view for explaining the structure of a thin-film electronic component mounting substrate 4 according to a fourth embodiment of the invention. 図9は、本発明の第5の実施形態による薄膜電子部品搭載基板5の構造を説明するための模式的な断面図である。FIG. 9 is a schematic cross-sectional view for explaining the structure of a thin film electronic component mounting board 5 according to a fifth embodiment of the present invention.

以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。 Preferred embodiments of the present invention will now be described in detail with reference to the accompanying drawings.

<第1の実施形態>
図1は、本発明の第1の実施形態による薄膜電子部品搭載基板1の構造を説明するための模式的な断面図である。
<First embodiment>
FIG. 1 is a schematic cross-sectional view for explaining the structure of a thin film electronic component mounting board 1 according to a first embodiment of the present invention.

図1に示すように、第1の実施形態による薄膜電子部品搭載基板1は、回路基板10と、回路基板10の最表層11にフェイスアップ方式で搭載された薄膜キャパシタ20と、薄膜キャパシタ20を介して回路基板10上に実装された半導体チップ30とを備えている。薄膜キャパシタ20は、半導体チップ30に対するデカップリングコンデンサとして機能する。ここで、フェイスアップ方式とは端子電極が上側を向くよう搭載する方式を指す。通常、回路基板10の最表層11に部品を搭載する場合は、端子電極が下側を向くフェイスダウン方式が用いられるのに対し、逆に、本実施形態ではフェイスアップ方式で薄膜キャパシタ20を搭載している。 As shown in FIG. 1, the thin-film electronic component mounting board 1 according to the first embodiment includes a circuit board 10, a thin-film capacitor 20 mounted face-up on the outermost layer 11 of the circuit board 10, and the thin-film capacitor 20. and a semiconductor chip 30 mounted on the circuit board 10 via the semiconductor chip 30 . Thin film capacitor 20 functions as a decoupling capacitor for semiconductor chip 30 . Here, the face-up system refers to a system in which the terminal electrodes face upward. Normally, when mounting components on the outermost layer 11 of the circuit board 10, a face-down method is used in which the terminal electrodes face downward. are doing.

回路基板10は、例えば多層配線構造を有するモジュール基板であり、その最表層11には、ランドパターン12A,12Bが形成されている。ランドパターン12Aは例えば電源パターンであり、ランドパターン12Bは例えばグランドパターンである。ここで、「最表層」とは、回路基板10が多層配線構造を有している場合、最も表面に近い配線層を意味する。薄膜キャパシタ20は、ランドパターン12A,12Bに挟まれるよう、接着剤などを介して、回路基板10の最表層11に搭載されている。図1に示す例では、ランドパターン12A,12Bと薄膜キャパシタ20の厚みがほぼ同じであり、例えば50μm程度である。 The circuit board 10 is, for example, a module board having a multilayer wiring structure, and land patterns 12A and 12B are formed on the outermost layer 11 thereof. The land pattern 12A is, for example, a power supply pattern, and the land pattern 12B is, for example, a ground pattern. Here, the "outermost layer" means the wiring layer closest to the surface when the circuit board 10 has a multilayer wiring structure. The thin film capacitor 20 is mounted on the outermost layer 11 of the circuit board 10 via an adhesive or the like so as to be sandwiched between the land patterns 12A and 12B. In the example shown in FIG. 1, the land patterns 12A, 12B and the thin film capacitor 20 have substantially the same thickness, for example, about 50 μm.

薄膜キャパシタ20は、図2に示すように、ニッケル、銅、シリコン、樹脂などからなるキャリア層22と、キャリア層22上に設けられた容量層23と、容量層23上に設けられた再配線層24と、再配線層24上に設けられた端子電極21A,21Bを備えている。容量層23は、容量絶縁膜23aと内部電極膜23bが交互に積層された構造を有している。容量層23の表面は、容量絶縁膜23aと同じ材料からなる第1保護層25と、酸化シリコンなどの無機材料からなる第2保護層26で覆われている。 As shown in FIG. 2, the thin film capacitor 20 includes a carrier layer 22 made of nickel, copper, silicon, resin, or the like, a capacitor layer 23 provided on the carrier layer 22, and a rewiring layer provided on the capacitor layer 23. A layer 24 and terminal electrodes 21A and 21B provided on the rewiring layer 24 are provided. The capacitive layer 23 has a structure in which capacitive insulating films 23a and internal electrode films 23b are alternately laminated. The surface of the capacitive layer 23 is covered with a first protective layer 25 made of the same material as the capacitive insulating film 23a and a second protective layer 26 made of an inorganic material such as silicon oxide.

容量絶縁膜23aは、例えばペロブスカイト系の誘電体材料によって構成される。ペロブスカイト系の誘電体材料としては、BaTiO(チタン酸バリウム)、(Ba1-XSr)TiO(チタン酸バリウムストロンチウム)、(Ba1-XCa)TiO、PbTiO、Pb(ZrTi1-X)O等のペロブスカイト構造を持った(強)誘電体材料や、Pb(Mg1/3Nb2/3)O等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、BiTi12、SrBiTa等に代表されるビスマス層状化合物、(Sr1-XBa)Nb、PbNb等に代表されるタングステンブロンズ型強誘電体材料等が挙げられる。ここで、ペロブスカイト構造、ペロブスカイトリラクサー型強誘電体材料、ビスマス層状化合物、タングステンブロンズ型強誘電体材料において、AサイトとBサイト比は、通常整数比であるが、特性向上のため、意図的に整数比からずらしてもよい。なお、容量絶縁膜23aの特性制御のため、容量絶縁膜23aに適宜、副成分として添加物質が含有されていてもよい。容量絶縁膜23aは焼成されており、その比誘電率(ε)は、例えば100以上である。なお、容量絶縁膜23aの比誘電率は大きいほど好ましく、その上限値は特に限定されない。容量絶縁膜23aの1枚当たりの厚さは、例えば10nm~1000nmである。 The capacitive insulating film 23a is made of, for example, a perovskite-based dielectric material. Perovskite-based dielectric materials include BaTiO 3 (barium titanate), (Ba 1-X Sr X )TiO 3 (barium strontium titanate), (Ba 1-X Ca X )TiO 3 , PbTiO 3 , Pb( ( Ferro )electric materials with a perovskite structure such as ZrXTi1 -X ) O3 , and composite perovskite relaxor-type ferroelectric materials such as Pb(Mg1 / 3Nb2/3 ) O3 . Bi4Ti3O12 , SrBi2Ta2O9 and other bismuth layered compounds , (Sr1 - XBaX ) Nb2O6 , PbNb2O6 and other tungsten bronze strong compounds Examples include dielectric materials. Here, in the perovskite structure, the perovskite relaxor type ferroelectric material, the bismuth layered compound, and the tungsten bronze type ferroelectric material, the ratio of the A site to the B site is usually an integer ratio. You can deviate from the integer ratio. In order to control the characteristics of the capacitive insulating film 23a, the capacitive insulating film 23a may appropriately contain an additive substance as a subcomponent. The capacitive insulating film 23a is fired and has a dielectric constant (ε r ) of 100 or more, for example. It should be noted that the dielectric constant of the capacitive insulating film 23a is preferably as large as possible, and the upper limit thereof is not particularly limited. The thickness of one capacitive insulating film 23a is, for example, 10 nm to 1000 nm.

内部電極膜23bは、例えばニッケル(Ni)又は白金(Pt)を含有する導電材料からなり、特に、ニッケル(Ni)を主成分とする導電材料が好適に用いられる。「主成分」とは、全体の50質量%以上を占める成分をいう。また、内部電極膜23bの主成分がニッケル(Ni)である場合、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、レニウム(Re)、タングステン(W)、クロム(Cr)、タンタル(Ta)または銀(Ag)が添加されていても構わない。これらの元素を添加することにより内部電極膜23bが破れにくくなり、膜の連続性を高めることが可能となる。なお、内部電極膜23bは複数の添加元素を含有しても構わない。内部電極膜23bのそれぞれの厚さは、例えば10nm~1000nm程度である。 The internal electrode film 23b is made of a conductive material containing, for example, nickel (Ni) or platinum (Pt), and in particular, a conductive material containing nickel (Ni) as a main component is preferably used. “Main component” means a component that accounts for 50% by mass or more of the whole. Further, when the main component of the internal electrode film 23b is nickel (Ni), platinum (Pt), palladium (Pd), iridium (Ir), rhodium (Rh), ruthenium (Ru), osmium (Os), rhenium ( Re), tungsten (W), chromium (Cr), tantalum (Ta) or silver (Ag) may be added. By adding these elements, the internal electrode film 23b is less likely to break, and the continuity of the film can be improved. Note that the internal electrode film 23b may contain a plurality of additive elements. Each thickness of the internal electrode film 23b is, for example, about 10 nm to 1000 nm.

再配線層24は、絶縁樹脂層27、配線パターン28及びビア導体29A,29Bを有する。ビア導体29Aは、容量層23を構成する内部電極膜23bのうち、例えば奇数番目の内部電極膜23bに達しており、配線パターン28を介して端子電極21Aに接続される。一方、ビア導体29Bは、容量層23を構成する内部電極膜23bのうち、例えば偶数番目の内部電極膜23bに達しており、配線パターン28を介して端子電極21Bに接続される。 The rewiring layer 24 has an insulating resin layer 27, wiring patterns 28, and via conductors 29A and 29B. The via conductor 29A reaches, for example, the odd-numbered internal electrode films 23b among the internal electrode films 23b forming the capacitive layer 23, and is connected to the terminal electrode 21A via the wiring pattern . On the other hand, the via conductors 29B reach, for example, the even-numbered internal electrode films 23b among the internal electrode films 23b forming the capacitive layer 23, and are connected to the terminal electrodes 21B via the wiring patterns 28. FIG.

また、薄膜キャパシタ20の厚みがランドパターン12A,12Bに対して厚すぎる場合、図3に示す変形例による薄膜キャパシタ20aのように、キャリア層22の一部又は全部を削除しても構わない。 If the thickness of the thin film capacitor 20 is too thick with respect to the land patterns 12A and 12B, part or all of the carrier layer 22 may be removed like the thin film capacitor 20a according to the modified example shown in FIG.

図1に戻って、回路基板10の最表層11には、ランドパターン12A,12B及び薄膜キャパシタ20を覆うよう、ソルダーレジスト13が形成されている。ソルダーレジスト13の表面は、回路基板10の最外面を構成する。図1に示すように、ソルダーレジスト13には、開口部13A,13Bが形成されており、開口部13A,13Bの内部にハンダ14A,14Bがそれぞれ充填されている。ここで、模式的な平面図である図4に示すように、開口部13Aは、ランドパターン12Aの一部及び端子電極21Aの一部を露出させる位置に形成され、開口部13Bは、ランドパターン12Bの一部及び端子電極21Bの一部を露出させる位置に形成される。ランドパターン12A,12Bは、それぞれ回路基板10の最表層11に形成された配線パターン15A,15Bに接続されている。 Returning to FIG. 1, a solder resist 13 is formed on the outermost layer 11 of the circuit board 10 so as to cover the land patterns 12A and 12B and the thin film capacitors 20 . The surface of solder resist 13 constitutes the outermost surface of circuit board 10 . As shown in FIG. 1, openings 13A and 13B are formed in the solder resist 13, and the insides of the openings 13A and 13B are filled with solders 14A and 14B, respectively. Here, as shown in FIG. 4, which is a schematic plan view, the opening 13A is formed at a position exposing a portion of the land pattern 12A and a portion of the terminal electrode 21A, and the opening 13B is formed in the land pattern. 12B and a portion of the terminal electrode 21B are exposed. The land patterns 12A and 12B are connected to wiring patterns 15A and 15B formed on the outermost layer 11 of the circuit board 10, respectively.

これにより、開口部13Aに形成されたハンダ14Aは、ランドパターン12Aと端子電極21Aを相互に接続し、開口部13Bに形成されたハンダ14Bは、ランドパターン12Bと端子電極21Bを相互に接続することになる。つまり、薄膜キャパシタ20を回路基板10の内部に埋め込むのではなく、回路基板10の最表層11にフェイスアップ方式で搭載しつつ、ランドパターン12A,12Bと端子電極21A,21Bとの電気的接続が確保されている。 As a result, the solder 14A formed in the opening 13A connects the land pattern 12A and the terminal electrode 21A, and the solder 14B formed in the opening 13B connects the land pattern 12B and the terminal electrode 21B. It will be. That is, instead of embedding the thin film capacitor 20 inside the circuit board 10, the thin film capacitor 20 is mounted on the outermost layer 11 of the circuit board 10 in a face-up manner, and the land patterns 12A, 12B and the terminal electrodes 21A, 21B are electrically connected. Secured.

さらに、回路基板10上には、ハンダ14A,14Bに接続された半導体チップ30が実装されている。半導体チップ30は、平面視で薄膜キャパシタ20と重なる位置に実装され、ハンダ14Aを介してランドパターン12A及び端子電極21Aに共通に接続されるとともに、ハンダ14Bを介してランドパターン12B及び端子電極21Bに共通に接続される。これにより、半導体チップ30の動作によって生じる電源ノイズは、デカップリングコンデンサとして機能する薄膜キャパシタ20によって吸収される。しかも、本実施形態においては、半導体チップ30と薄膜キャパシタ20の距離が極めて短いことから、寄生インダクタンス成分が非常に少ない。このため、薄膜キャパシタ20を回路基板10の内部に埋め込んだ場合と比べ、高いデカップリング効果を得ることが可能となる。 Further, a semiconductor chip 30 connected to solders 14A and 14B is mounted on the circuit board 10. As shown in FIG. The semiconductor chip 30 is mounted at a position overlapping the thin film capacitor 20 in plan view, and is commonly connected to the land pattern 12A and the terminal electrode 21A via the solder 14A, and is connected to the land pattern 12B and the terminal electrode 21B via the solder 14B. connected in common to As a result, power supply noise generated by the operation of the semiconductor chip 30 is absorbed by the thin film capacitor 20 functioning as a decoupling capacitor. Moreover, in this embodiment, since the distance between the semiconductor chip 30 and the thin film capacitor 20 is extremely short, the parasitic inductance component is extremely small. Therefore, compared to the case where the thin film capacitor 20 is embedded inside the circuit board 10, it is possible to obtain a high decoupling effect.

また、本実施形態においては、開口部13Aがランドパターン12Aと端子電極21Aの両方を露出させる共通の開口部であり、開口部13Bがランドパターン12Bと端子電極21Bの両方を露出させる共通の開口部であることから、開口部13A,13Bの内部に充填されたハンダ14A,14Bによって、両者の接続信頼性をより確実なものとすることが可能となる。 In this embodiment, the opening 13A is a common opening that exposes both the land pattern 12A and the terminal electrode 21A, and the opening 13B is a common opening that exposes both the land pattern 12B and the terminal electrode 21B. Since the openings 13A and 13B are filled with the solders 14A and 14B, the connection reliability between the two can be made more reliable.

次に、本実施形態による薄膜電子部品搭載基板1の製造方法について説明する。 Next, a method for manufacturing the thin-film electronic component mounting substrate 1 according to this embodiment will be described.

図5は、本実施形態による薄膜電子部品搭載基板1の製造方法を説明するための工程図である。 FIG. 5 is a process chart for explaining the method of manufacturing the thin-film electronic component mounting substrate 1 according to this embodiment.

まず、図5(a)に示すように、回路基板10の最表層11にランドパターン12A,12Bを形成した後、図5(b)に示すように、回路基板10の最表層11に薄膜キャパシタ20を搭載する。薄膜キャパシタ20と回路基板10の接着は、回路基板10の最表層11にあらかじめ接着剤を塗布しておくことによって行っても構わないし、薄膜キャパシタ20の裏面にダイアタッチフィルム40を貼り付けておくことにより行っても構わない。薄膜キャパシタ20の搭載位置は、ランドパターン12Aとランドパターン12Bの間の領域であり、ランドパターン12A,12Bと重ならないように搭載する必要がある。 First, as shown in FIG. 5(a), land patterns 12A and 12B are formed on the outermost layer 11 of the circuit board 10, and then thin film capacitors are formed on the outermost layer 11 of the circuit board 10 as shown in FIG. 20 is installed. The bonding between the thin film capacitor 20 and the circuit board 10 may be performed by applying an adhesive to the outermost layer 11 of the circuit board 10 in advance, or by attaching the die attach film 40 to the back surface of the thin film capacitor 20 . You can go by the way. The mounting position of the thin film capacitor 20 is a region between the land pattern 12A and the land pattern 12B, and must be mounted so as not to overlap the land patterns 12A and 12B.

次に、図5(c)に示すように、ランドパターン12A,12B及び薄膜キャパシタ20を覆うよう、回路基板10の最表層11にソルダーレジスト13を形成した後、ソルダーレジスト13に開口部13A,13Bを形成する。図4を用いて説明したように、開口部13Aは、ランドパターン12Aの一部及び端子電極21Aの一部を露出させる位置に形成し、開口部13Bは、ランドパターン12Bの一部及び端子電極21Bの一部を露出させる位置に形成する。開口部13A,13Bの形成方法については特に限定されず、ソルダーレジスト13が感光性を有している場合には、フォトリソグラフィー法によって開口部13A,13Bを形成すれば良い。その他、レーザー加工やブラスト加工によってソルダーレジスト13に開口部13A,13Bを形成することも可能である。 Next, as shown in FIG. 5C, after forming a solder resist 13 on the outermost layer 11 of the circuit board 10 so as to cover the land patterns 12A and 12B and the thin film capacitors 20, openings 13A and 13A are formed in the solder resist 13. Next, as shown in FIG. 13B. As described with reference to FIG. 4, the opening 13A is formed at a position where a portion of the land pattern 12A and a portion of the terminal electrode 21A are exposed, and the opening 13B is formed at a portion of the land pattern 12B and the terminal electrode. 21B is formed at a position where a part of 21B is exposed. The method of forming the openings 13A and 13B is not particularly limited, and if the solder resist 13 has photosensitivity, the openings 13A and 13B may be formed by photolithography. Alternatively, the openings 13A and 13B can be formed in the solder resist 13 by laser processing or blast processing.

次に、図5(d)に示すように、開口部13A,13Bにそれぞれハンダ14A,14Bを供給する。これにより、ハンダ14Aを介してランドパターン12Aと端子電極21Aが相互に接続され、ハンダ14Bを介してランドパターン12Bと端子電極21Bが相互に接続される。そして、図5(e)に示すように、ハンダ14A,14Bに接続されるよう、半導体チップ30を実装すれば、本実施形態による薄膜電子部品搭載基板1が完成する。 Next, as shown in FIG. 5(d), solders 14A and 14B are supplied to the openings 13A and 13B, respectively. As a result, the land pattern 12A and the terminal electrode 21A are connected to each other via the solder 14A, and the land pattern 12B and the terminal electrode 21B are connected to each other via the solder 14B. Then, as shown in FIG. 5(e), by mounting the semiconductor chip 30 so as to be connected to the solders 14A and 14B, the thin film electronic component mounting board 1 according to the present embodiment is completed.

このように、本実施形態による薄膜電子部品搭載基板1の製造方法によれば、回路基板10の最表層11に薄膜キャパシタ20を搭載していることから、回路基板10の内部に薄膜キャパシタ20を埋め込む工程が不要である。これにより、薄膜電子部品搭載基板1の作製が容易になるとともに、回路基板10の設計自由度を高めることも可能となる。 As described above, according to the method of manufacturing the thin-film electronic component mounting board 1 according to the present embodiment, the thin-film capacitor 20 is mounted on the outermost layer 11 of the circuit board 10 . An embedding process is unnecessary. This facilitates fabrication of the thin-film electronic component mounting board 1, and also enables the degree of freedom in designing the circuit board 10 to be enhanced.

<第2の実施形態>
図6は、本発明の第2の実施形態による薄膜電子部品搭載基板2の構造を説明するための模式的な断面図である。
<Second embodiment>
FIG. 6 is a schematic cross-sectional view for explaining the structure of a thin film electronic component mounting board 2 according to a second embodiment of the present invention.

図6に示すように、第2の実施形態による薄膜電子部品搭載基板2は、ハンダ14Aの一部がランドパターン12Aの側面と薄膜キャパシタ20の側面に達し、ハンダ14Bの一部がランドパターン12Bの側面と薄膜キャパシタ20の側面に達している点において、第1の実施形態による薄膜電子部品搭載基板1と相違している。その他の基本的な構成は、第1の実施形態による薄膜電子部品搭載基板1と同じであることから、同一の要素には同一の符号を付し、重複する説明は省略する。 As shown in FIG. 6, in the thin-film electronic component mounting board 2 according to the second embodiment, part of the solder 14A reaches the side surface of the land pattern 12A and the side surface of the thin-film capacitor 20, and part of the solder 14B reaches the land pattern 12B. and the side surface of the thin film capacitor 20 is different from the thin film electronic component mounting board 1 according to the first embodiment. Since other basic configurations are the same as those of the thin-film electronic component mounting substrate 1 according to the first embodiment, the same elements are denoted by the same reference numerals, and overlapping descriptions are omitted.

第2の実施形態による薄膜電子部品搭載基板2の構造は、ソルダーレジスト13に開口部13A,13Bを形成する際、開口部13A,13Bの深さをランドパターン12A,12Bの表面及び薄膜キャパシタ20の表面よりも深く形成することによって得られる。開口部13A,13Bの深さが深い場合、開口部13A,13Bの底部に空洞が残存すると、これが信頼性低下の原因となり得るが、本実施形態のように、ランドパターン12A,12B及び薄膜キャパシタ20の側面がハンダ14A,14Bで覆われる構成とすれば、信頼性低下の原因となり得る空洞をなくすことができる。 The structure of the thin-film electronic component mounting substrate 2 according to the second embodiment is such that when the openings 13A and 13B are formed in the solder resist 13, the depths of the openings 13A and 13B are adjusted to the surfaces of the land patterns 12A and 12B and the thin-film capacitor 20. obtained by forming deeper than the surface of When the depth of the openings 13A and 13B is deep, if cavities remain at the bottoms of the openings 13A and 13B, this may cause a decrease in reliability. If the sides of 20 are covered with solder 14A, 14B, it is possible to eliminate cavities that may cause reliability deterioration.

<第3の実施形態>
図7は、本発明の第3の実施形態による薄膜電子部品搭載基板3の構造を説明するための模式的な断面図である。
<Third Embodiment>
FIG. 7 is a schematic cross-sectional view for explaining the structure of a thin-film electronic component mounting substrate 3 according to a third embodiment of the invention.

図7に示すように、第3の実施形態による薄膜電子部品搭載基板3は、ソルダーレジスト13に設けられた開口部13Aが第1の開口部13Aと第2の開口部13Aに分かれており、開口部13Bが第1の開口部13Bと第2の開口部13Bに分かれている点において、第1の実施形態による薄膜電子部品搭載基板1と相違している。また、本実施形態においては、ランドパターン12A,12Bよりも薄膜キャパシタ20の方が厚みが大きい。その他の基本的な構成は、第1の実施形態による薄膜電子部品搭載基板1と同じであることから、同一の要素には同一の符号を付し、重複する説明は省略する。 As shown in FIG. 7, in the thin film electronic component mounting board 3 according to the third embodiment, the opening 13A provided in the solder resist 13 is divided into a first opening 13A1 and a second opening 13A2 . , and differs from the thin film electronic component mounting substrate 1 according to the first embodiment in that the opening 13B is divided into a first opening 13B1 and a second opening 13B2 . Further, in the present embodiment, the thin film capacitor 20 is thicker than the land patterns 12A and 12B. Since other basic configurations are the same as those of the thin-film electronic component mounting substrate 1 according to the first embodiment, the same elements are denoted by the same reference numerals, and overlapping descriptions are omitted.

本実施形態においては、第1の開口部13Aはランドパターン12Aを露出させ、第2の開口部13Aは端子電極21Aを露出させる。同様に、第1の開口部13Bはランドパターン12Bを露出させ、第2の開口部13Bは端子電極21Bを露出させる。ハンダ14Aは、第1及び第2の開口部13A,13Aの両方の内部に埋め込まれており、これにより、ランドパターン12Aと端子電極21Aが相互に接続される。同様に、ハンダ14Bは、第1及び第2の開口部13B,13Bの両方の内部に埋め込まれており、これにより、ランドパターン12Bと端子電極21Bが相互に接続される。 In this embodiment, the first opening 13A1 exposes the land pattern 12A, and the second opening 13A2 exposes the terminal electrode 21A. Similarly, the first opening 13B1 exposes the land pattern 12B, and the second opening 13B2 exposes the terminal electrode 21B. The solder 14A is embedded inside both the first and second openings 13A 1 and 13A 2 , thereby connecting the land pattern 12A and the terminal electrode 21A to each other. Similarly, the solder 14B is embedded inside both the first and second openings 13B 1 and 13B 2 , thereby connecting the land pattern 12B and the terminal electrode 21B to each other.

第3の実施形態による薄膜電子部品搭載基板3の構造は、ランドパターン12A,12Bと薄膜キャパシタ20の厚みが大きく異なっている場合に有利である。つまり、ランドパターン12A,12Bと薄膜キャパシタ20の厚みが大きく異なっている場合、第1の実施形態のように共通の開口部を形成すると、ランドパターン12A,12Bと薄膜キャパシタ20の間に深い溝が形成される可能性があるが、本実施形態のように、ランドパターン12A,12Bと端子電極21A,21Bにそれぞれ開口部を割り当てれば、このような問題は生じない。尚、本実施形態においては、ハンダ14A,14Bの一部がソルダーレジスト13の表面に形成され、ソルダーレジスト13の表面に形成されたハンダ14A,14Bを介してランドパターン12A,12Bと端子電極21A,21Bが接続されることになるため、ソルダーレジスト13のこの部分におけるハンダの濡れ性を高める処理を事前に行っても構わない。また、本実施形態の構成は、ランドパターン12A,12Bよりも薄膜キャパシタ20の方が薄い場合にも有効である。 The structure of the thin-film electronic component mounting substrate 3 according to the third embodiment is advantageous when the land patterns 12A, 12B and the thin-film capacitor 20 are greatly different in thickness. That is, when the land patterns 12A, 12B and the thin-film capacitor 20 are greatly different in thickness, forming a common opening as in the first embodiment results in a deep groove between the land patterns 12A, 12B and the thin-film capacitor 20. However, if openings are assigned to the land patterns 12A and 12B and the terminal electrodes 21A and 21B as in the present embodiment, such a problem does not occur. In this embodiment, the solders 14A and 14B are partially formed on the surface of the solder resist 13, and the land patterns 12A and 12B and the terminal electrodes 21A are connected to the solder resist 13 via the solders 14A and 14B formed on the surface of the solder resist 13. , 21B are to be connected, a process for increasing the wettability of the solder in this portion of the solder resist 13 may be performed in advance. The configuration of this embodiment is also effective when the thin film capacitor 20 is thinner than the land patterns 12A and 12B.

<第4の実施形態>
図8は、本発明の第4の実施形態による薄膜電子部品搭載基板4の構造を説明するための模式的な断面図である。
<Fourth Embodiment>
FIG. 8 is a schematic cross-sectional view for explaining the structure of a thin-film electronic component mounting substrate 4 according to a fourth embodiment of the invention.

図8に示すように、第4の実施形態による薄膜電子部品搭載基板4は、回路基板10の最表層11に搭載された別の薄膜キャパシタ50を備えている。薄膜キャパシタ50は、端子電極51C,51Dを有しており、端子電極51Cの近傍にはランドパターン12Cが設けられ、端子電極51Dの近傍にはランドパターン12Dが設けられている。さらに、ソルダーレジスト13には開口部13C,13Dが設けられ、開口部13C,13Dにはハンダ14C,14Dが設けられている。これにより、ランドパターン12Cと端子電極51Cは、開口部13Cの内部に設けられたハンダ14Cを介して相互に接続され、ランドパターン12Dと端子電極51Dは、開口部13Dの内部に設けられたハンダ14Dを介して相互に接続される。その他の基本的な構成は、第1の実施形態による薄膜電子部品搭載基板1と同じであることから、同一の要素には同一の符号を付し、重複する説明は省略する。 As shown in FIG. 8, the thin film electronic component mounting board 4 according to the fourth embodiment includes another thin film capacitor 50 mounted on the outermost layer 11 of the circuit board 10 . The thin film capacitor 50 has terminal electrodes 51C and 51D, a land pattern 12C is provided near the terminal electrode 51C, and a land pattern 12D is provided near the terminal electrode 51D. Further, openings 13C and 13D are provided in the solder resist 13, and solders 14C and 14D are provided in the openings 13C and 13D. As a result, the land pattern 12C and the terminal electrode 51C are connected to each other through the solder 14C provided inside the opening 13C, and the land pattern 12D and the terminal electrode 51D are connected to each other by the solder provided inside the opening 13D. 14D. Since other basic configurations are the same as those of the thin-film electronic component mounting substrate 1 according to the first embodiment, the same elements are denoted by the same reference numerals, and overlapping descriptions are omitted.

本実施形態が例示するように、回路基板10の最表層11には複数の薄膜キャパシタを搭載しても構わない。この場合、複数の薄膜キャパシタを並列に接続すれば、キャパシタンスを増加させることが可能となる。また、自己共振周波数の異なる複数の薄膜キャパシタを搭載し、これらを並列に接続すれば、デカップリング効果が得られる周波数帯域を拡大することも可能である。 As illustrated in this embodiment, a plurality of thin film capacitors may be mounted on the outermost layer 11 of the circuit board 10 . In this case, the capacitance can be increased by connecting a plurality of thin film capacitors in parallel. Also, by mounting a plurality of thin film capacitors having different self-resonant frequencies and connecting them in parallel, it is possible to expand the frequency band in which the decoupling effect can be obtained.

<第5の実施形態>
図9は、本発明の第5の実施形態による薄膜電子部品搭載基板5の構造を説明するための模式的な断面図である。
<Fifth Embodiment>
FIG. 9 is a schematic cross-sectional view for explaining the structure of a thin film electronic component mounting board 5 according to a fifth embodiment of the present invention.

図9に示すように、第5の実施形態による薄膜電子部品搭載基板5は、薄膜キャパシタ20の端子電極21Bと薄膜キャパシタ50の端子電極51Cと露出させる開口部13Eが設けられており、開口部13Eの内部にハンダ14Eが設けられている点において、第4の実施形態による薄膜電子部品搭載基板4と相違している。その他の基本的な構成は、第4の実施形態による薄膜電子部品搭載基板4と同じであることから、同一の要素には同一の符号を付し、重複する説明は省略する。 As shown in FIG. 9, the thin-film electronic component mounting substrate 5 according to the fifth embodiment is provided with an opening 13E for exposing the terminal electrode 21B of the thin-film capacitor 20 and the terminal electrode 51C of the thin-film capacitor 50. It is different from the thin-film electronic component mounting substrate 4 according to the fourth embodiment in that solder 14E is provided inside 13E. Since other basic configurations are the same as those of the thin-film electronic component mounting substrate 4 according to the fourth embodiment, the same elements are denoted by the same reference numerals, and overlapping descriptions are omitted.

かかる構成により、薄膜キャパシタ20の端子電極21Bと薄膜キャパシタ50の端子電極51Cは、ランドパターンを介することなく、ハンダ14Eによって相互に接続される。これにより、回路基板10の最表層11に複数の薄膜キャパシタを搭載する場合において、実装密度を高めることが可能となる。 With such a configuration, the terminal electrode 21B of the thin film capacitor 20 and the terminal electrode 51C of the thin film capacitor 50 are connected to each other by the solder 14E without a land pattern. Accordingly, when a plurality of thin film capacitors are mounted on the outermost layer 11 of the circuit board 10, the mounting density can be increased.

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。 Although the preferred embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present invention. Needless to say, it is included within the scope.

例えば、上述した各実施形態では、回路基板の最表層に薄膜キャパシタを搭載した例について説明したが、本発明において搭載する薄膜電子部品が薄膜キャパシタに限定されるものではなく、抵抗素子やインダクタ素子など、他の種類の薄膜電子部品を搭載しても構わない。 For example, in each of the above-described embodiments, an example in which a thin film capacitor is mounted on the outermost layer of a circuit board has been described. For example, other types of thin film electronic components may be mounted.

また、上述した各実施形態では、ランドパターンと薄膜電子部品の端子電極をハンダによって接続したが、本発明がこれに限定されるものではなく、導体ペーストなどハンダ以外の導電材を用いても構わない。したがって、回路基板の最表層を覆う絶縁樹脂層は、ソルダーレジストである必要はない。 In each of the above-described embodiments, the land pattern and the terminal electrode of the thin-film electronic component are connected by solder, but the present invention is not limited to this, and a conductive material other than solder, such as conductive paste, may be used. do not have. Therefore, the insulating resin layer covering the outermost layer of the circuit board need not be a solder resist.

1~5 薄膜電子部品搭載基板
10 回路基板
11 回路基板の最表層
12A~12D ランドパターン
13 ソルダーレジスト(絶縁樹脂層)
13A~13E 開口部
13A,13B 第1の開口部
13A,13B 第2の開口部
14A~14E ハンダ(導電材)
15A,15B 配線パターン
20,20a,50 薄膜キャパシタ(薄膜電子部品)
21A,21B,51C,51D 端子電極
22 キャリア層
23 容量層
23a 容量絶縁膜
23b 内部電極膜
24 再配線層
25 第1保護層25
26 第2保護層26
27 絶縁樹脂層
28 配線パターン
29A,29B ビア導体
29B ビア導体
30 半導体チップ
40 ダイアタッチフィルム
1 to 5 thin film electronic component mounting board 10 circuit board 11 outermost layer of circuit board 12A to 12D land pattern 13 solder resist (insulating resin layer)
13A to 13E openings 13A 1 , 13B 1 first openings 13A 2 , 13B 2 second openings 14A to 14E solder (conductive material)
15A, 15B wiring patterns 20, 20a, 50 thin film capacitor (thin film electronic component)
21A, 21B, 51C, 51D terminal electrode 22 carrier layer 23 capacitive layer 23a capacitive insulating film 23b internal electrode film 24 rewiring layer 25 first protective layer 25
26 second protective layer 26
27 insulating resin layer 28 wiring patterns 29A, 29B via conductor 29B via conductor 30 semiconductor chip 40 die attach film

Claims (9)

最表層に形成されたランドパターンを有する回路基板と、
前記回路基板の前記最表層に搭載された薄膜電子部品と、
前記ランドパターン及び前記薄膜電子部品を覆うよう、前記回路基板の前記最表層に形成された絶縁樹脂層と、
前記絶縁樹脂層に形成された開口部を介して、前記ランドパターンと前記薄膜電子部品の端子電極を相互に接続する導電材と、を備え
前記導電材はハンダであり、前記絶縁樹脂層はソルダーレジストであることを特徴とする薄膜電子部品搭載基板。
a circuit board having a land pattern formed on the outermost layer;
a thin film electronic component mounted on the outermost layer of the circuit board;
an insulating resin layer formed on the outermost layer of the circuit board so as to cover the land pattern and the thin-film electronic component;
a conductive material that interconnects the land pattern and the terminal electrode of the thin film electronic component through an opening formed in the insulating resin layer ;
A thin film electronic component mounting board , wherein the conductive material is solder, and the insulating resin layer is a solder resist .
前記回路基板上に実装され、前記ハンダを介して前記ランドパターン及び前記薄膜電子部品の前記端子電極に共通に接続された半導体チップをさらに備えることを特徴とする請求項に記載の薄膜電子部品搭載基板。 2. The thin film electronic component according to claim 1 , further comprising a semiconductor chip mounted on said circuit board and commonly connected to said land pattern and said terminal electrodes of said thin film electronic component via said solder. mounting board. 前記薄膜電子部品は、薄膜キャパシタであることを特徴とする請求項に記載の薄膜電子部品搭載基板。 3. The thin film electronic component mounting board according to claim 2 , wherein the thin film electronic component is a thin film capacitor. 最表層に形成されたランドパターンを有する回路基板と、
前記回路基板の前記最表層に搭載された薄膜電子部品と、
前記ランドパターン及び前記薄膜電子部品を覆うよう、前記回路基板の前記最表層に形成された絶縁樹脂層と、
前記絶縁樹脂層に形成された開口部を介して、前記ランドパターンと前記薄膜電子部品の端子電極を相互に接続する導電材と、を備え
前記開口部は、前記ランドパターンと前記薄膜電子部品の前記端子電極の両方を露出させる共通の開口部であることを特徴とする薄膜電子部品搭載基板。
a circuit board having a land pattern formed on the outermost layer;
a thin film electronic component mounted on the outermost layer of the circuit board;
an insulating resin layer formed on the outermost layer of the circuit board so as to cover the land pattern and the thin-film electronic component;
a conductive material that interconnects the land pattern and the terminal electrode of the thin film electronic component through an opening formed in the insulating resin layer ;
A thin film electronic component mounting substrate, wherein the opening is a common opening exposing both the land pattern and the terminal electrode of the thin film electronic component .
前記開口部は、前記ランドパターンを露出させる第1の開口部と、前記薄膜電子部品の前記端子電極を露出させる第2の開口部を含むことを特徴とする請求項1乃至のいずれか一項に記載の薄膜電子部品搭載基板。 4. The opening according to claim 1 , wherein the opening includes a first opening exposing the land pattern and a second opening exposing the terminal electrode of the thin film electronic component. The thin-film electronic component-mounted substrate according to the above item. 最表層に形成されたランドパターンを有する回路基板と、
前記回路基板の前記最表層に搭載された薄膜電子部品と、
前記ランドパターン及び前記薄膜電子部品を覆うよう、前記回路基板の前記最表層に形成された絶縁樹脂層と、
前記絶縁樹脂層に形成された開口部を介して、前記ランドパターンと前記薄膜電子部品の端子電極を相互に接続する導電材と、を備え
前記導電材の一部は、前記ランドパターンの側面と前記薄膜電子部品の側面の間に位置することを特徴とする薄膜電子部品搭載基板。
a circuit board having a land pattern formed on the outermost layer;
a thin film electronic component mounted on the outermost layer of the circuit board;
an insulating resin layer formed on the outermost layer of the circuit board so as to cover the land pattern and the thin-film electronic component;
a conductive material that interconnects the land pattern and the terminal electrode of the thin film electronic component through an opening formed in the insulating resin layer ;
A thin film electronic component mounting substrate, wherein a part of the conductive material is positioned between a side surface of the land pattern and a side surface of the thin film electronic component .
最表層に形成されたランドパターンを有する回路基板と、
前記回路基板の前記最表層に搭載された薄膜電子部品と、
前記ランドパターン及び前記薄膜電子部品を覆うよう、前記回路基板の前記最表層に形成された絶縁樹脂層と、
前記絶縁樹脂層に形成された開口部を介して、前記ランドパターンと前記薄膜電子部品の端子電極を相互に接続する導電材と、
前記回路基板の前記最表層に搭載された別の薄膜電子部品をさらに備え、
前記薄膜電子部品の別の端子電極と前記別の薄膜電子部品の端子電極は、前記絶縁樹脂層に形成された別の開口部に設けられた別の導電材を介して、相互に接続されていることを特徴とする薄膜電子部品搭載基板。
a circuit board having a land pattern formed on the outermost layer;
a thin film electronic component mounted on the outermost layer of the circuit board;
an insulating resin layer formed on the outermost layer of the circuit board so as to cover the land pattern and the thin-film electronic component;
a conductive material that interconnects the land pattern and the terminal electrode of the thin-film electronic component through an opening formed in the insulating resin layer;
Further comprising another thin film electronic component mounted on the outermost layer of the circuit board,
Another terminal electrode of the thin film electronic component and a terminal electrode of the another thin film electronic component are connected to each other through another conductive material provided in another opening formed in the insulating resin layer. A thin-film electronic component mounting board characterized by :
回路基板の最表層にランドパターンを形成する第1の工程と、
前記回路基板の前記最表層に薄膜電子部品を搭載する第2の工程と、
前記ランドパターン及び前記薄膜電子部品を覆うよう、前記回路基板の前記最表層に絶縁樹脂層を形成する第3の工程と、
前記絶縁樹脂層に開口部を形成することによって、前記ランドパターンと前記薄膜電子部品の端子電極を露出させる第4の工程と、
前記開口部に導電材を形成することによって、前記ランドパターンと前記薄膜電子部品の前記端子電極を相互に接続する第5の工程と、を備えることを特徴とする薄膜電子部品搭載基板の製造方法。
a first step of forming a land pattern on the outermost layer of a circuit board;
a second step of mounting a thin film electronic component on the outermost layer of the circuit board;
a third step of forming an insulating resin layer on the outermost layer of the circuit board so as to cover the land pattern and the thin-film electronic component;
a fourth step of exposing the land pattern and the terminal electrode of the thin film electronic component by forming an opening in the insulating resin layer;
and a fifth step of connecting the land pattern and the terminal electrode of the thin film electronic component to each other by forming a conductive material in the opening. .
前記第4の工程においては、前記ランドパターンと前記薄膜電子部品の前記端子電極を露出させる共通の開口部を形成することを特徴とする請求項に記載の薄膜電子部品搭載基板の製造方法。 9. The method of manufacturing a thin film electronic component mounting board according to claim 8 , wherein in said fourth step, a common opening is formed to expose said land pattern and said terminal electrode of said thin film electronic component.
JP2019031225A 2019-02-25 2019-02-25 THIN-FILM ELECTRONIC PARTS BOARD AND MANUFACTURING METHOD THEREOF Active JP7272003B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019031225A JP7272003B2 (en) 2019-02-25 2019-02-25 THIN-FILM ELECTRONIC PARTS BOARD AND MANUFACTURING METHOD THEREOF

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019031225A JP7272003B2 (en) 2019-02-25 2019-02-25 THIN-FILM ELECTRONIC PARTS BOARD AND MANUFACTURING METHOD THEREOF

Publications (2)

Publication Number Publication Date
JP2020136588A JP2020136588A (en) 2020-08-31
JP7272003B2 true JP7272003B2 (en) 2023-05-12

Family

ID=72279137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019031225A Active JP7272003B2 (en) 2019-02-25 2019-02-25 THIN-FILM ELECTRONIC PARTS BOARD AND MANUFACTURING METHOD THEREOF

Country Status (1)

Country Link
JP (1) JP7272003B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7569258B2 (en) * 2021-04-12 2024-10-17 Tdk株式会社 Thin film capacitor and its manufacturing method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069185A (en) 2001-08-29 2003-03-07 Hitachi Ltd Circuit board with built-in capacitor
JP2005294383A (en) 2004-03-31 2005-10-20 Shinko Electric Ind Co Ltd Capacitor-mounted wiring board and manufacturing method thereof
JP2007208263A (en) 2006-02-01 2007-08-16 Samsung Electro Mech Co Ltd Method for manufacturing printed-circuit substrate with built-in thin-film capacitor
JP2011243796A (en) 2010-05-19 2011-12-01 Denso Corp Electronic equipment and attachment structure of electronic equipment
US20150351247A1 (en) 2014-05-30 2015-12-03 Samsung Electro-Mechanics Co., Ltd. Package board and method for manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3910907B2 (en) * 2002-10-29 2007-04-25 新光電気工業株式会社 Capacitor element and manufacturing method thereof, substrate for semiconductor device, and semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069185A (en) 2001-08-29 2003-03-07 Hitachi Ltd Circuit board with built-in capacitor
JP2005294383A (en) 2004-03-31 2005-10-20 Shinko Electric Ind Co Ltd Capacitor-mounted wiring board and manufacturing method thereof
JP2007208263A (en) 2006-02-01 2007-08-16 Samsung Electro Mech Co Ltd Method for manufacturing printed-circuit substrate with built-in thin-film capacitor
JP2011243796A (en) 2010-05-19 2011-12-01 Denso Corp Electronic equipment and attachment structure of electronic equipment
US20150351247A1 (en) 2014-05-30 2015-12-03 Samsung Electro-Mechanics Co., Ltd. Package board and method for manufacturing the same

Also Published As

Publication number Publication date
JP2020136588A (en) 2020-08-31

Similar Documents

Publication Publication Date Title
US8810007B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
US8669643B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JP4912992B2 (en) Capacitor-embedded substrate and manufacturing method thereof
US10468187B2 (en) Thin-film ceramic capacitor having capacitance forming portions separated by separation slit
JP6927544B2 (en) Thin film capacitors and their manufacturing methods
WO2009131140A1 (en) Electromagnetic bandgap structure and method for manufacture thereof, filter element and filter element-incorporating printed circuit board
WO2010038478A1 (en) Electromagnetic band gap structure, element comprising same, substrate, module, semiconductor device and production methods thereof
US10720280B2 (en) Thin-film ceramic capacitor having capacitance forming portions separated by separation slit
JP2001118952A (en) Multilayer circuit board and method of manufacturing the same
KR102356125B1 (en) Electronic component embedded board
JP7272003B2 (en) THIN-FILM ELECTRONIC PARTS BOARD AND MANUFACTURING METHOD THEREOF
JP2005327932A (en) Multilayer wiring board and manufacturing method thereof
JP4351148B2 (en) Wiring board manufacturing method
JP4628520B2 (en) Manufacturing method of electronic device mounting substrate
JP6897139B2 (en) Board with built-in electronic components and board mounting structure
JP2006186238A6 (en) Wiring board manufacturing method
US20180027660A1 (en) Electronic component embedded substrate
TWI677071B (en) Electronic component mounting package
JP4738228B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4150552B2 (en) Composite capacitor
JP3838876B2 (en) Multilayer circuit board manufacturing method
JP6784131B2 (en) How to manufacture thin film capacitors
JP7569258B2 (en) Thin film capacitor and its manufacturing method
WO2023095472A1 (en) Thin-film capacitor
KR100665366B1 (en) Capacitor embedded printed circuit board and manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230410

R150 Certificate of patent or registration of utility model

Ref document number: 7272003

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150