JP7271091B2 - 裏面入射型半導体光検出装置 - Google Patents

Description

本発明は、裏面入射型半導体光検出装置に関する。

二次元配列されている複数の画素と、対応する画素からの出力信号を処理する複数の信号処理部と、を有する半導体光検出装置が知られている（たとえば、特許文献１及び２参照）。各画素は、フォトダイオードを含んでいる。

特開２００５－２６５６０７号公報 特開２００６－３３２７９６号公報

微弱光を検出するため、特許文献１及び２に記載された半導体光検出装置のように二次元配列された画素の各々を、ガイガーモードで動作するアバランシェフォトダイオードによって構成することが考えられる。ガイガーモードで動作するアバランシェフォトダイオードでは、ブレークダウン電圧以上の逆方向電圧が印加されているため、画素の大きさが同じ一般的なフォトダイオードよりも格段に高い光感度を有する。

しかしながら、ガイガーモード型のアバランシェフォトダイオードではなだれ増倍による発光が起こり得るため、複数のアバランシェフォトダイオードが近接して配置された場合に、隣に位置するアバランシェフォトダイオードが発した光を受光するおそれがある。この場合、アバランシェフォトダイオード自体の発光の影響を受けた検出結果が半導体光検出装置から出力されるおそれがある。このような、隣に位置するアバランシェフォトダイオードが発した光の受光によるクロストークを抑制するために、互いに隣り合うアバランシェフォトダイオードの間を広げるほど開口率が低下する。

本発明の一態様は、微弱光の検出精度を確保できる裏面入射型半導体光検出装置を提供することを目的とする。

本発明の一態様は、裏面入射型半導体光検出装置であって、光検出基板と、光検出基板に接続されている回路基板と、を備えている。光検出基板は、互いに対向する第一主面及び第二主面を有している半導体基板を有すると共に、半導体基板に二次元配列されている複数の画素を有している。回路基板は、対応する画素からの出力信号を処理する複数の信号処理部を有している。光検出基板は、画素毎に、ガイガーモードで動作する複数のアバランシェフォトダイオードと、複数のクエンチング抵抗と、複数のクエンチング抵抗に電気的に接続されているパッド電極と、を有している。複数のアバランシェフォトダイオードは、半導体基板の第一主面側に設けられた受光領域をそれぞれ有している。複数のクエンチング抵抗は、半導体基板の第一主面側に配置されていると共に、対応するアバランシェフォトダイオードに電気的に直列接続されている。パッド電極は、上記半導体基板の第一主面側に配置されている。複数のアバランシェフォトダイオードの受光領域は、画素毎で、二次元配列されている。半導体基板には、溝が第一主面に開口している。溝は、第一主面に直交する方向から見て、画素毎に、受光領域を含む少なくとも１つの領域を囲む。各信号処理部は、対応するパッド電極を通して複数のアバランシェフォトダイオードが電気的に接続されているフロントエンド回路である。フロントエンド回路は、複数のアバランシェフォトダイオードからの出力信号に対応する信号を出力する。回路基板が有している複数の信号処理部の数は、各画素での受光領域の数よりも多い。各画素での溝で囲まれた領域の数は、当該画素での受光領域の数以下である。第二主面は、半導体基板への光入射面である。

本一態様に係る裏面入射型半導体光検出装置では、上記半導体基板の第一主面側に溝が形成されている。溝は、第一主面に直交する方向から見て、画素毎に、受光領域を含む少なくとも１つの領域を囲む。各画素での溝で囲まれた領域の数は、当該画素での受光領域の数以下である。この場合、隣に位置するアバランシェフォトダイオードが発した光の受光によるクロストークの発生が溝によって抑制されつつ、開口率も確保され得る。このため、上述した裏面入射型半導体光検出装置は、微弱光の検出精度を確保することができる。

本一態様に係る裏面入射型半導体光検出装置では、溝は、上記半導体基板を貫通して第二主面に開口していてもよい。この場合、隣に位置するアバランシェフォトダイオードが発した光の受光によるクロストークの発生が更に抑制され得る。

本一態様に係る裏面入射型半導体光検出装置では、パッド電極が、第一主面に直交する方向から見て、画素が有する得複数のアバランシェフォトダイオードの全てと重なるように第一主面側に配置されてもよい。この場合、光検出基板に入射した光の第一主面からの出射が抑制され得る。この結果、波長が長い光に対する感度が向上し得る。

本一態様に係る裏面入射型半導体光検出装置では、溝は、画素毎に、当該画素が形成されている領域を囲んでいてもよい。この場合、異なる画素間で、隣に位置するアバランシェフォトダイオードが発した光の受光によるクロストークの発生が溝によって抑制され得る。

本一態様に係る裏面入射型半導体光検出装置では、溝は、画素毎に、各受光領域を囲んでいてもよい。この場合、各画素に含まれているアバランシェフォトダイオード間の上記クロストークの発生が溝によって抑制され得る。各受光領域において、空乏層の広がりが第一主面と平行な方向において均一となり、各画素内の光検出特性が均一になり得る。

本発明の一態様は、微弱光の検出精度が確保された裏面入射型光検出装置を提供できる。

一実施形態に係る裏面入射型半導体光検出装置を示す概略斜視図である。 裏面入射型半導体光検出装置の分解斜視図である。 光検出基板の概略平面図である。 光検出基板の概略拡大図である。 光検出基板の概略拡大図である。 本実施形態の変形例に係る裏面入射型半導体光検出装置における光検出基板の概略拡大図である。 本実施形態の変形例に係る裏面入射型半導体光検出装置における光検出基板の概略拡大図である。 裏面入射型半導体光検出装置の断面構成を示す図である。 本実施形態の変形例に係る裏面入射型半導体光検出装置の断面構成を示す図である。 本実施形態の変形例に係る裏面入射型半導体光検出装置の断面構成を示す図である。 裏面入射型半導体光検出装置の回路図である。 本実施形態の変形例に係る裏面入射型半導体光検出装置の回路図である。 回路基板の構成を示す図である。

以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

まず、図１及び図２を参照して、本実施形態に係る裏面入射型半導体光検出装置の構成を説明する。図１は、本実施形態に係る裏面入射型半導体光検出装置を示す概略斜視図である。図２は、図１に示された裏面入射型半導体光検出装置の分解斜視図である。

裏面入射型半導体光検出装置１は、図１及び図２に示されるように、光検出基板１０、回路基板２０、及びガラス基板３０を備えている。回路基板２０は、光検出基板１０と対向している。ガラス基板３０は、光検出基板１０と対向している。光検出基板１０は、回路基板２０とガラス基板３０との間に配置されている。本実施形態では、光検出基板１０、回路基板２０、及びガラス基板３０の各主面と平行な面がＸＹ軸平面であると共に、各主面に直交する方向がＺ軸方向である。

光検出基板１０は、平面視で矩形形状を呈している半導体基板５０を有している。半導体基板５０は、Ｓｉからなり、Ｐ型の半導体基板である。半導体基板５０は、互いに対向する主面１Ｎａと主面１Ｎｂとを有している。Ｐ型は、第一導電型の一例である。第二導電型の一例は、Ｎ型である。主面１Ｎａが、半導体基板５０への光入射面である。

図２に示されるように、光検出基板１０は、複数の画素Ｕを有している。複数の画素Ｕは、半導体基板５０に行列状に二次元配列されている。裏面入射型半導体光検出装置１は、複数の画素Ｕで検出された光に対応する信号を出力する。本実施形態では、画素Ｕの数は、「１０２４（３２×３２）」である。画素Ｕ間のピッチＷＵは、行方向及び列方向において、１０～５００μｍであり、一例としては１００μｍである。行方向がＸ軸方向であり、列方向がＹ軸方向である。

ガラス基板３０は、互いに対向する主面３０ａと主面３０ｂとを有している。ガラス基板３０は、平面視で矩形形状を呈している。主面３０ｂは、半導体基板５０の主面１Ｎａと対向している。主面３０ａ及び主面３０ｂは、平坦である。ガラス基板３０と光検出基板１０とは、光学接着剤ＯＡにより光学的に接続されている。ガラス基板３０は、光検出基板１０上に直接形成されていてもよい。

回路基板２０は、互いに対向する主面２０ａと主面２０ｂとを有している。回路基板２０は、平面視で矩形形状を呈している。光検出基板１０は、回路基板２０に接続されている。主面２０ａと主面１Ｎｂとが対向している。

回路基板２０は、ＡＳＩＣ（Application Specific Integrated Circuit）を構成している。回路基板２０は、図２に示されるように、複数の信号処理部ＳＰを有している。複数の信号処理部ＳＰは、回路基板２０の主面２０ａ側に二次元配列されている。各信号処理部ＳＰは、バンプ電極ＢＥを通して、光検出基板１０に電気的に接続されている。

半導体基板５０の側面１Ｎｃとガラス基板３０の側面３０ｃと回路基板２０の側面２０ｃとは、面一とされている。すなわち、平面視で、半導体基板５０の外縁と、ガラス基板３０の外縁と、回路基板２０の外縁とは、一致している。半導体基板５０の外縁と、ガラス基板３０の外縁と、回路基板２０の外縁とは、一致していなくてもよい。たとえば、平面視で、回路基板２０の面積が半導体基板５０及びガラス基板３０の各面積よりも大きくてもよい。この場合、回路基板２０の側面２０ｃは、半導体基板５０の側面１Ｎｃ及びガラス基板３０の側面３０ｃよりもＸＹ軸平面方向の外側に位置する。

次に、図３～図５を参照して、光検出基板１０の構成を説明する。図３は、主面１Ｎｂに直交する方向（Ｚ軸方向）から光検出基板１０の主面１Ｎｂを見た図である。図４は、各画素Ｕに対応してパッド電極ＰＥ１及びバンプ電極ＢＥが設けられている領域を示している。図５は、後述する電極Ｅ２よりも上の層（回路基板２０側の層）を排除した状態の１つの画素Ｕを示している。光検出基板１０は、ガイガーモードで動作する複数のアバランシェフォトダイオードＡＰＤと、複数のクエンチング抵抗２１と、パッド電極ＰＥ１，ＰＥ２とを有している。光検出基板１０には、ガイガーモードで動作する複数のアバランシェフォトダイオードＡＰＤ、複数のクエンチング抵抗２１、及び少なくとも１つのパッド電極ＰＥ１が、画素Ｕ毎に設けられている。本実施形態では、画素Ｕ毎に１つのパッド電極ＰＥ１が設けられている。

複数のアバランシェフォトダイオードＡＰＤは、半導体基板５０に二次元配列されている。各アバランシェフォトダイオードＡＰＤは、主面１Ｎａ側から入射した光を受光する受光領域Ｓを有している。受光領域Ｓは、半導体基板５０の主面１Ｎｂ側に設けられている。図４及び図５に示されるように、光検出基板１０では、各画素Ｕが複数の受光領域Ｓを含んでいる。複数の受光領域Ｓは、各画素Ｕで、二次元配列されている。１つの画素Ｕ内での受光領域ＳのピッチＷＳは、行方向及び列方向において、５～５０μｍであり、一例としては２５μｍである。受光領域Ｓは、入射光に応じて電荷が発生する電荷発生領域（光感応領域）である。すなわち、受光領域Ｓは、光検出領域である。

図５に示されるように、各受光領域Ｓは、Ｚ軸方向から見て矩形形状を呈している。半導体基板５０には、溝１３が、Ｚ軸方向から見て、画素Ｕ毎に、受光領域Ｓを含む少なくとも１つの領域αを囲む。各画素Ｕでの溝１３で囲まれた領域αの数は、各画素Ｕでの受光領域Ｓの数以下である。本実施形態では、溝１３は、Ｚ軸方向から見て、画素Ｕ毎に、各受光領域Ｓの全周を囲むように主面１Ｎｂ側に形成されている。換言すれば、溝１３は、Ｚ軸方向から見て、各受光領域Ｓの間を通るように格子状に設けられている。図５に示されている例では、各画素Ｕでの受光領域Ｓの数は１６個であり、各画素Ｕでの溝１３で囲まれた領域αの数は１６個である。すなわち、本実施形態では、各画素Ｕでの溝１３で囲まれた領域αの数は、各画素Ｕでの受光領域Ｓの数と同じである。溝１３は、主面１Ｎｂに開口している。溝１３によって囲まれた領域αは、受光領域Ｓと同様に、Ｚ軸方向から見て矩形形状を呈している。

溝１３は、Ｚ軸方向から見て、画素Ｕ毎に、複数の受光領域Ｓを囲むように主面１Ｎｂ側に形成されてもよい。たとえば、溝１３は、図６に示されているように、１つの画素Ｕを構成する全ての受光領域Ｓを纏めて囲ってもよい。換言すれば、溝１３は、１つの画素Ｕを構成する複数の受光領域Ｓの間に形成されずに、１つの画素Ｕが形成されている領域の全周を囲むように形成されてもよい。図６に示されている例では、各画素Ｕでの受光領域Ｓの数は１６個であり、溝１３は１６個の受光領域Ｓを纏めて囲っている。このため、各画素Ｕでの溝１３で囲まれた領域αの数は１個である。この場合、各画素Ｕでの溝１３で囲まれた領域αの数は、各画素Ｕでの受光領域Ｓの数より少ない。図６は、本実施形態の変形例に係る裏面入射型半導体光検出装置における光検出基板の概略拡大図であり、１つの画素Ｕを示している。

溝１３は、各画素Ｕで任意の数の受光領域Ｓを纏めて囲ってもよい。たとえば、溝１３は、図６に示されている構成から更に、Ｚ軸方向から見て各画素Ｕを四分割するように設けられてもよい。この場合、溝１３は、各画素Ｕでの溝１３で囲まれた領域αの数は４個であり、各領域αにおいて４個の受光領域Ｓが纏めて囲われる。この場合も、各画素Ｕでの溝１３で囲まれた領域αの数は、各画素Ｕでの受光領域Ｓの数より少ない。

光検出基板１０は、画素Ｕ毎に、複数の電極Ｅ１と、電極Ｅ２とを有している。各電極Ｅ１は、対応する受光領域Ｓに接続されている。電極Ｅ１は、半導体基板５０の主面１Ｎｂ側に配置されており、受光領域Ｓの外側に延在している。電極Ｅ１は、クエンチング抵抗２１に接続されている。電極Ｅ１は、互いに対応する受光領域Ｓとクエンチング抵抗２１とを接続している。電極Ｅ１は、受光領域Ｓに接続される端部と、クエンチング抵抗２１に接続される端部とを有している。

各クエンチング抵抗２１は、半導体基板５０の主面１Ｎｂ側に配置されている。クエンチング抵抗２１は、受光領域Ｓの外縁に沿って延在している。各クエンチング抵抗２１は、電極Ｅ１を通して、対応するアバランシェフォトダイオードＡＰＤの受光領域Ｓと電気的に直列接続されている。クエンチング抵抗２１は、パッシブクエンチング回路を構成している。クエンチング抵抗２１は、電極Ｅ１と電極Ｅ２に接続されている。クエンチング抵抗２１は、電極Ｅ１に接続される端部と、電極Ｅ２に接続される端部とを有している。

電極Ｅ２は、Ｚ軸方向から見て１つの画素Ｕに含まれる複数の受光領域Ｓの間を通るように、格子状に設けられている。受光領域Ｓは、Ｚ軸方向から見て、電極Ｅ２に囲まれている。電極Ｅ２は、電極Ｅ１及びクエンチング抵抗２１を通して、１つの画素Ｕに含まれる全ての受光領域Ｓと電気的に接続されている。電極Ｅ２は、画素Ｕに対応するパッド電極ＰＥ１と接続されている。本実施形態では、電極Ｅ２は、対応する画素Ｕの中央に位置するパッド電極ＰＥ１と接続されている。以上の構成によって、１つの画素Ｕに含まれる全てのクエンチング抵抗２１は、電極Ｅ２によって、１つのパッド電極ＰＥ１に電気的に並列接続されている。すなわち、各パッド電極ＰＥ１は、対応する画素Ｕに含まれる複数のアバランシェフォトダイオードＡＰＤ（複数の受光領域Ｓ）と、電極Ｅ１、クエンチング抵抗２１及び電極Ｅ２を通して電気的に接続されている。

複数のパッド電極ＰＥ１は、Ｚ軸方向から見て、複数の画素Ｕが二次元配列されている領域に位置している。各パッド電極ＰＥ１は、Ｚ軸方向から見て、対応する画素Ｕが有する複数のアバランシェフォトダイオードＡＰＤのうち少なくとも１つのアバランシェフォトダイオードＡＰＤと重なるように、主面１Ｎｂ側に配置されている。本実施形態では、図４に示されているように、各パッド電極ＰＥ１は、矩形形状であり、１つの画素Ｕが有する１６のアバランシェフォトダイオードＡＰＤのうち、画素Ｕの中央に位置する４つのアバランシェフォトダイオードＡＰＤと重なるように配置されている。バンプ電極ＢＥは、Ｚ軸方向から見て、各パッド電極ＰＥ１の中央に配置されている。

本実施形態では、各パッド電極ＰＥ１は、Ｚ軸方向から見て各画素Ｕの中央に位置する４つの受光領域Ｓを囲う電極Ｅ２と接している。パッド電極ＰＥ１は、図７に示されているように、画素Ｕが有する複数のアバランシェフォトダイオードＡＰＤの全てと接していてもよい。この場合、各パッド電極ＰＥ１は、たとえば、Ｚ軸方向から見て、画素Ｕが有する複数のアバランシェフォトダイオードＡＰＤの全てと重なるように、主面１Ｎｂ側に配置されてもよい。図７は、本実施形態の変形例に係る裏面入射型半導体光検出装置における光検出基板の概略拡大図である。

パッド電極ＰＥ２は、主面１Ｎｂ側において、複数の画素Ｕが配置された領域から離間して配置されている。パッド電極ＰＥ２は、主面１Ｎａ側からアバランシェフォトダイオードＡＰＤに電圧を印加するためのコモン電極である。本実施形態では、図３に示されているように、パッド電極ＰＥ２は、矩形形状であり、主面１Ｎｂの四隅に配置されている。パッド電極ＰＥ２にも、バンプ電極ＢＥが配置されている。

次に、図８を参照して、本実施形態に係る裏面入射型半導体光検出装置１の構成を説明する。図８は、裏面入射型半導体光検出装置の断面構成を示している。

各アバランシェフォトダイオードＡＰＤは、Ｐ型の第一半導体領域ＰＡと、Ｐ型の第二半導体領域ＰＢと、Ｎ型の第三半導体領域ＮＡと、を有している。第一半導体領域ＰＡは、半導体基板５０の主面１Ｎｂ側に位置している。第二半導体領域ＰＢは、半導体基板５０の主面１Ｎａ側に位置している。第三半導体領域ＮＡは、第一半導体領域ＰＡ内に形成されている。第二半導体領域ＰＢの不純物濃度は、第一半導体領域ＰＡの不純物濃度よりも高い。受光領域Ｓは、第一半導体領域ＰＡと第三半導体領域ＮＡによって形成される。各アバランシェフォトダイオードＡＰＤは、主面１Ｎａ側から、第二半導体領域ＰＢであるＰ^＋層、第一半導体領域ＰＡであるＰ^－層、第三半導体領域ＮＡであるＮ^＋層の順で構成されている。

半導体基板５０には、第三半導体領域ＮＡを囲むように、溝１３が形成されている。図８に示されるように、溝１３は、Ｚ軸方向に第一半導体領域ＰＡを貫通して、第二半導体領域ＰＢに到達している。溝１３には、芯材１３ａが配置されている。芯材１３ａは、高融点金属からなる。芯材１３ａは、たとえばタングステンからなる。溝１３の表面は、第一半導体領域ＰＡよりも高い不純物濃度を有するＰ型の半導体層１５によって構成されている。すなわち、芯材１３ａは、半導体基板５０内において半導体層１５に覆っている。

第一半導体領域ＰＡ、第三半導体領域ＮＡ、及び溝１３の上には、絶縁層Ｌ１が配置されている。クエンチング抵抗２１は、絶縁層Ｌ１で覆われている。電極Ｅ２は、絶縁層Ｌ１上に配置されており、絶縁層Ｌ２で覆われている。パッド電極ＰＥ１は、絶縁層Ｌ２上に配置されている。絶縁層Ｌ２は、パッド電極ＰＥ１及びパッシベーション層Ｌ３によって覆われている。パッシベーション層Ｌ３は、パッド電極ＰＥ１の一部も覆っている。

上述したクエンチング抵抗２１は、電極Ｅ１を通して、第三半導体領域ＮＡに接続されている。クエンチング抵抗２１は、接続部Ｃ１を通して、対応する電極Ｅ２に接続されている。電極Ｅ２は、接続部Ｃ２を通して、対応するパッド電極ＰＥ１に接続されている。パッド電極ＰＥ１は、パッシベーション層Ｌ３から露出した部分でバンプ電極ＢＥに接続されている。

本実施形態では、第二半導体領域ＰＢ上、すなわち、主面１Ｎａ上に光学接着剤ＯＡが配置されている。ガラス基板３０は、光学接着剤ＯＡによって半導体基板５０と接合されている。光学接着剤ＯＡは、たとえば、光透過性を有する樹脂である。

電極Ｅ１，Ｅ２、パッド電極ＰＥ１，ＰＥ２、接続部Ｃ１、及び接続部Ｃ２は、金属からなる。電極Ｅ１，Ｅ２、パッド電極ＰＥ１，ＰＥ２、接続部Ｃ１、及び接続部Ｃ２は、たとえば、アルミニウム（Ａｌ）からなる。半導体基板５０がＳｉからなる場合には、電極材料として、アルミニウム以外に、たとえば、銅（Ｃｕ）が用いられる。電極Ｅ１，Ｅ２、パッド電極ＰＥ１、接続部Ｃ１、及び接続部Ｃ２は、一体に形成されていてもよい。電極Ｅ１，Ｅ２、パッド電極ＰＥ１、接続部Ｃ１、及び接続部Ｃ２は、たとえば、スパッタ法により形成される。

半導体基板５０の材料にＳｉが用いられる場合、Ｐ型不純物にはＩＩＩ族元素（たとえば、Ｂ）が用いられ、Ｎ型不純物にはＶ族元素（たとえば、Ｐ又はＡｓ）が用いられる。半導体の導体型であるＮ型とＰ型とが互いに置換されている素子も、光検出基板１０と同様に、裏面入射型半導体光検出装置として機能する。これらの不純物の添加法には、たとえば、拡散法又はイオン注入法が用いられる。

絶縁層Ｌ１，Ｌ２、及びパッシベーション層Ｌ３は、たとえば、ＳｉＯ_２、ＳｉＮ、又は樹脂からなる。絶縁層Ｌ１，Ｌ２、及びパッシベーション層Ｌ３の形成方法には、熱酸化法、スパッタ法、ＣＶＤ法、又は樹脂コート法が用いられる。

回路基板２０は、バンプ電極ＢＥによってパッド電極ＰＥ１と電気的に接続されている。具体的には、各信号処理部ＳＰがパッド電極ＰＥ１に対応して配置されている電極を有しており、当該電極がバンプ電極ＢＥを通して対応するパッド電極ＰＥ１に電気的に接続されている。各アバランシェフォトダイオードＡＰＤから出力された信号は、電極Ｅ１、クエンチング抵抗２１、電極Ｅ２、パッド電極ＰＥ１、及びバンプ電極ＢＥを通して、対応する信号処理部ＳＰに導かれる。

バンプ電極ＢＥは、不図示のＵＢＭ（Under Bump Metal）を介して、パッド電極ＰＥ１に形成される。ＵＢＭは、バンプ電極ＢＥと電気的及び物理的に接続が優れた材料からなる。ＵＢＭは、たとえば、無電解めっき法によって形成される。バンプ電極ＢＥは、たとえば、ハンダボールを搭載する手法、印刷法、又は電解めっきによって形成される。バンプ電極ＢＥは、たとえば、はんだ又はインジウムからなる。

次に、図９を参照して、本実施形態の変形例に係る裏面入射型半導体光検出装置の構成について説明する。図９は、本実施形態の変形例に係る裏面入射型半導体光検出装置の断面構成を示す図である。図９に示されている光検出基板１０Ａは、電極Ｅ２、接続部Ｃ２、及び絶縁層Ｌ２を有していない点、及び、パッド電極ＰＥ１が、Ｚ軸方向から見て、画素Ｕが有する複数のアバランシェフォトダイオードＡＰＤの全てと重なるように主面１Ｎｂ側に配置されている点で、図８に示されている光検出基板１０と異なっている。図９に示されている光検出基板１０Ａでは、クエンチング抵抗２１は、電極Ｅ２を通さずに、接続部Ｃ１を通してパッド電極ＰＥ１に接続されている。この構成では、たとえば、１つ画素Ｕに接続されている全てのクエンチング抵抗２１が、接続部Ｃ１を通してパッド電極ＰＥ１に接続される。

次に、図１０を参照して、本実施形態の変形例に係る裏面入射型半導体光検出装置の構成について説明する。図１０は、本実施形態の変形例に係る裏面入射型半導体光検出装置の断面構成を示す図である。図１０に示されている光検出基板１０Ｂは、溝１３が半導体基板５０を貫通して主面１Ｎａに開口している点、及び、溝１３に配置されている芯材１３ａに、接続部Ｃ３を通して電極Ｅ３が接続されている点で、図８に示されている光検出基板１０と異なる。電極Ｅ３は、パッド電極ＰＥ２と電気的に接続されていると共に、接続部Ｃ３及び芯材１３ａを通して第二半導体領域ＰＢにも電気的に接続されている。

次に、図２及び図１１を参照して、本実施形態に係る回路基板の構成を説明する。図１１は、裏面入射型半導体光検出装置１の回路構成を示している。

図２に示されるように、回路基板２０は、複数の信号処理部ＳＰを有している。複数の信号処理部ＳＰは、回路基板２０の主面２０ａ側に二次元配列されている。信号処理部ＳＰは、裏面入射型半導体光検出装置１に接続される後段回路に信号を出力する前段階で、対応するアバランシェフォトダイオードＡＰＤからの信号を処理するフロントエンド回路である。

後段回路では、後段回路が有する受動素子に起因して、裏面入射型半導体光検出装置１の出力パルスが劣化するおそれがある。信号処理部ＳＰは、各アバランシェフォトダイオードＡＰＤからの出力信号のパルス波形を後段回路に伝達するように構成されている。信号処理部ＳＰは、低インピーダンスであり、かつ、高い周波数応答を有する。信号処理部ＳＰは、各アバランシェフォトダイオードＡＰＤの出力信号の高速な立ち上がりを後段回路に伝える。したがって、裏面入射型半導体光検出装置１の出力パルスの劣化が抑制される。信号処理部ＳＰの数は、各画素Ｕが有する複数の受光領域Ｓの数よりも多い。本実施形態では、信号処理部ＳＰの数は「１０２４」であり、各画素Ｕが有する受光領域Ｓの数は「１６」である。

信号処理部ＳＰは、バンプ電極ＢＥに電気的に接続されている入力端を有している。各信号処理部ＳＰには、クエンチング抵抗２１、パッド電極ＰＥ１、及びバンプ電極ＢＥを通して、対応する画素Ｕが有する複数のアバランシェフォトダイオードＡＰＤからの出力信号が入力される。各信号処理部ＳＰは、入力された出力信号を処理する。

各信号処理部ＳＰは、ゲート接地回路３１と、カレントミラー回路３４と、コンパレータ３５とを有している。本実施形態では、ゲート接地回路３１及びカレントミラー回路３４は、ＰチャンネルＭＯＳ ＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）を有している。

ゲート接地回路３１は、互いに対応するパッド電極ＰＥ１とカレントミラー回路３４との間に挿入されている。ゲート接地回路３１が有するＦＥＴのドレインには、対応するバンプ電極ＢＥが電気的に直列接続されている。ゲート接地回路３１には、対応するパッド電極ＰＥ１を通して、対応する画素Ｕが有する複数のアバランシェフォトダイオードＡＰＤからの出力信号が入力される。ドレインには、バンプ電極ＢＥと並列に、定電流源３２が電気的に接続されている。ゲート接地回路３１が有するＦＥＴのゲートには、電圧源３３が電気的に接続されている。ゲート接地回路３１が有するＦＥＴのソースには、カレントミラー回路３４の入力端子が電気的に接続されている。

カレントミラー回路３４は、ゲート接地回路３１と電気的に接続されている。カレントミラー回路３４には、ゲート接地回路３１からの出力信号が入力される。カレントミラー回路３４には、対応するパッド電極ＰＥ１を通して、複数のアバランシェフォトダイオードＡＰＤが電気的に接続されている。複数のアバランシェフォトダイオードＡＰＤからの出力信号に対応する信号が、カレントミラー回路３４に入力される。カレントミラー回路３４は、入力された複数のアバランシェフォトダイオードＡＰＤからの出力信号に対応する信号を出力する。

カレントミラー回路３４は、互いに対となるＰチャンネルＭＯＳ ＦＥＴ３４ａ，３４ｂを含む。ＦＥＴ３４ａのドレインに、ゲート接地回路３１の出力端子が電気的に接続されている。ＦＥＴ３４ａのドレイン及びゲートは短絡している。ＦＥＴ３４ａのゲートは、ＦＥＴ３４ｂのゲートと電気的に接続されている。ＦＥＴ３４ａ及びＦＥＴ３４ｂのソースは、接地されている。ＦＥＴ３４ｂのドレインは、抵抗３４ｃ及びコンパレータ３５の入力端子に電気的に接続されている。抵抗３４ｃは、コンパレータ３５の入力端子と並列に、ＦＥＴ３４ｂのドレインに電気的に接続されている。抵抗３４ｃは、ＦＥＴ３４ｂのドレインと電気的に接続されている端部と、接地されている端部とを有している。

コンパレータ３５は、第一及び第二入力端子と、出力端子とを有している。コンパレータ３５の第一入力端子は、カレントミラー回路３４の出力端子（ＦＥＴ３４ｂのドレイン）に電気的に接続されている。コンパレータ３５には、カレントミラー回路３４の出力信号が入力される。コンパレータ３５の第二入力端子には、可変電圧源３６が電気的に接続されている。コンパレータ３５の電源端子３５ａには、電圧源が電気的に接続されている。コンパレータ３５は、１つの画素Ｕが有する複数のアバランシェフォトダイオードＡＰＤからの出力信号に対応するデジタル信号を出力端子から出力する。

各アバランシェフォトダイオードＡＰＤにおいて、Ｎ型とＰ型とが互いに置換されている場合、各信号処理部ＳＰは、図１２に示された回路構成を備えていてもよい。この場合、アバランシェフォトダイオードＡＰＤの極性がパッド電極ＰＥ１に対して反転する。信号処理部ＳＰは、カレントミラー回路３４に代えて、カレントミラー回路４４を有している。カレントミラー回路４４は、互いに対となるＮチャンネルＭＯＳ ＦＥＴ４４ａ，４４ｂを有している。信号処理部ＳＰは、ゲート接地回路３１に代えて、ゲート接地回路４１を有している。ゲート接地回路４１は、ＰチャンネルＭＯＳ ＦＥＴを有している。

ゲート接地回路４１が有するＦＥＴのドレインには、対応するバンプ電極ＢＥが電気的に直列接続されている。ゲート接地回路４１には、対応するパッド電極ＰＥ１を通して、対応する画素Ｕが有する複数のアバランシェフォトダイオードＡＰＤからの出力信号が入力される。ドレインには、バンプ電極ＢＥと並列に、定電流源４２が電気的に接続されている。定電流源４２と定電流源３２とは、電流の向きが逆である。ゲート接地回路４１が有するＦＥＴのゲートには、電圧源３３が電気的に接続されている。ゲート接地回路４１が有するＦＥＴのソースには、カレントミラー回路４４の入力端子が電気的に接続されている。

カレントミラー回路４４は、ゲート接地回路４１と電気的に接続されている。カレントミラー回路４４には、ゲート接地回路４１からの出力信号が入力される。カレントミラー回路４４には、対応するパッド電極ＰＥ１を通して、複数のアバランシェフォトダイオードＡＰＤが電気的に接続されている。複数のアバランシェフォトダイオードＡＰＤからの出力信号に対応する信号が、カレントミラー回路４４に入力される。カレントミラー回路４４は、入力された複数のアバランシェフォトダイオードＡＰＤからの出力信号に対応する信号を出力する。

ＦＥＴ４４ａのドレインに、ゲート接地回路４１の出力端子が電気的に接続されている。ＦＥＴ４４ａのドレイン及びゲートは短絡している。ＦＥＴ４４ａのゲートは、ＦＥＴ４４ｂのゲートと電気的に接続されている。ＦＥＴ４４ａ及びＦＥＴ４４ｂのソースは、接地されている。ＦＥＴ４４ｂのドレインは、抵抗４４ｃ及びコンパレータ３５の入力端子に電気的に接続されている。抵抗４４ｃは、コンパレータ３５の入力端子と並列に、ＦＥＴ４４ｂのドレインに電気的に接続されている。抵抗４４ｃは、ＦＥＴ４４ｂのドレインと電気的に接続されている端部と、接地されている端部とを有している。

再び図１１を参照して、本実施形態に係る裏面入射型半導体光検出装置１の動作を説明する。

光検出基板１０では、各アバランシェフォトダイオードＡＰＤがガイガーモードで動作する。ガイガーモードでは、アバランシェフォトダイオードＡＰＤのブレークダウン電圧よりも大きな逆方向電圧（逆バイアス電圧）がアバランシェフォトダイオードＡＰＤのアノードとカソードとの間に印加される。本実施形態では、アノードは第一半導体領域ＰＡであり、カソードは第三半導体領域ＮＡである。第一半導体領域ＰＡは、第二半導体領域ＰＢを通して、半導体基板５０の裏面（主面１Ｎａ）側に配置された電極（図示省略）に電気的に接続されている。当該電極は、パッド電極ＰＥ２に電気的に接続されている。第三半導体領域ＮＡは、電極Ｅ１に電気的に接続されている。たとえば、第一半導体領域ＰＡにはパッド電極ＰＥ２を通してマイナス電位が印加され、第三半導体領域ＮＡには電極Ｅ１を通してプラス電位が印加される。これらの電位の極性は相対的なものである。なお、図１０に示されている構成では、パッド電極ＰＥ２、電極Ｅ３、及び芯材１３ａを通して、第一半導体領域ＰＡに電位が印加される。

アバランシェフォトダイオードＡＰＤに光（フォトン）が入射すると、半導体基板内部で光電変換が行われて光電子が発生する。第一半導体領域ＰＡのＰＮ接合界面の近傍領域において、アバランシェ増倍が行われ、増幅された電子群は、第二半導体領域ＰＢと、半導体基板５０の裏面（主面１Ｎａ）側に配置された上述した電極とを通って、回路基板２０に流れる。第三半導体領域ＮＡには、バンプ電極ＢＥ、パッド電極ＰＥ１、電極Ｅ２、クエンチング抵抗２１、及び電極Ｅ１を通して回路基板２０から電子群が流れ込む。すなわち、電極Ｅ１、クエンチング抵抗２１、電極Ｅ２、パッド電極ＰＥ１、及びバンプ電極ＢＥを通して、電流信号が回路基板２０で検出される。換言すれば、光検出基板１０のいずれかの受光領域Ｓに光（フォトン）が入射すると、発生した光電子が増倍され、増倍された光電子による信号がバンプ電極ＢＥから取り出されて、対応する信号処理部ＳＰに入力される。信号処理部ＳＰは、入力された信号に対応するデジタルパルス信号を出力端子から出力する。

以上説明したように、裏面入射型半導体光検出装置１では、上記半導体基板５０の主面１Ｎｂを開口する溝１３が形成されている。溝１３は、主面１Ｎｂに直交する方向から見て、画素Ｕ毎に、受光領域Ｓを含む少なくとも１つの領域αを囲む。このため、溝１３によって、溝１３で囲まれた領域αに位置する受光領域Ｓと、当該受光領域Ｓが位置する領域α外の受光領域Ｓとの間でクロストーク（隣に位置するアバランシェフォトダイオードＡＰＤが発した光の受光によるクロストーク）を抑制することができる。各画素Ｕでの溝１３で囲まれた領域αの数は、当該画素Ｕでの受光領域Ｓの数以下である。このため、上記クロストークの発生が溝１３によって抑制されつつ、開口率も確保され得る。このため、上述した裏面入射型半導体光検出装置１は、微弱光の検出精度を確保することができる。

図１０に示されている裏面入射型半導体光検出装置１では、溝１３は、上記半導体基板５０を貫通して主面１Ｎａに開口している。この場合、隣に位置するアバランシェフォトダイオードＡＰＤが発した光の受光によるクロストークの発生が更に抑制され得る。

図６に示されている裏面入射型半導体光検出装置１では、パッド電極ＰＥ１が、Ｚ軸方向から見て、画素Ｕが有する複数のアバランシェフォトダイオードＡＰＤの全てと重なるように主面１Ｎｂ側に配置されている。このため、光検出基板１０に入射した光の主面１Ｎｂからの出射が抑制され得る。この結果、波長が長い光に対する感度が向上し得る。

裏面入射型半導体光検出装置１では、溝１３は、画素Ｕ毎に、当該画素Ｕが形成されている領域αを囲んでいる。このため、異なる画素Ｕ間で、上記クロストークの発生が溝１３によって抑制され得る。

裏面入射型半導体光検出装置１では、溝１３は、画素Ｕ毎に、各受光領域Ｓを囲んでいる。この場合、各画素Ｕに含まれているアバランシェフォトダイオードＡＰＤ間の上記クロストークの発生が溝１３によって抑制され得る。各受光領域Ｓにおいて、空乏層の広がりが主面１Ｎｂと平行な方向において均一となり、各画素Ｕ内の光検出特性が均一になり得る。

各画素Ｕでの光感度が低い場合、微弱光（たとえば、シングルフォトン）のイメージングは困難である。画素Ｕの受光面積が大きい場合、画素Ｕの受光面積が小さい場合に比して、画素Ｕでの光感度が確保される。しかしながら、画素Ｕの受光面積が大きい場合、以下の問題が生じるおそれがある。画素Ｕ間のピッチを狭くし難いので、イメージングにおいて十分な解像度が確保できない。各画素Ｕにおいて背景光が受光され易いので、背景光の受光量が大きい。検出対象である微弱光の受光量に対する背景光の受光量の割合が大きい場合、背景光の成分をカットし難い。フォトダイオードでのＰＮ接合容量が大きいので、微弱光を受光してから信号を出力するまでの応答速度が遅い。

また、微弱光を検出するためにフォトダイオードに接続されたオペアンプ回路のゲインを高めるには、オペアンプ回路での応答速度の低下又は供給電力の増加が余儀なくされる。オペアンプ回路の応答速度が低下した場合、入力信号の立ち上がりの急峻さが、オペアンプ回路に接続される後段回路に正確に伝達されないおそれがある。オペアンプ回路の供給電力が増加した場合、装置全体での消費電力が膨大となる。

裏面入射型半導体光検出装置１では、光検出基板１０が、二次元配列されている画素Ｕ毎に、ガイガーモードで動作する複数のアバランシェフォトダイオードＡＰＤを有している。複数の信号処理部ＳＰの数は、各画素Ｕの受光領域Ｓの数よりも多い。裏面入射型半導体光検出装置１では、各アバランシェフォトダイオードＡＰＤの内部増倍機能により、一般的なフォトダイオードが用いられた半導体光検出装置に比して、各画素での光感度が向上する。したがって、裏面入射型半導体光検出装置１は、イメージングでの解像度を向上するために各画素Ｕの受光面積が縮小されている場合でも、一般的なフォトダイオードが用いられた光検出装置では検出され難い微弱光を検出する。各画素ＵのアバランシェフォトダイオードＡＰＤの数は、複数の信号処理部ＳＰの数よりも少ない。裏面入射型半導体光検出装置１では、各画素ＵのアバランシェフォトダイオードＡＰＤの数が複数の信号処理部ＳＰの数以上である光検出装置に比して、１つのカレントミラー回路３４，４４に電気的に接続されるアバランシェフォトダイオードＡＰＤの数が少ない。したがって、各カレントミラー回路３４，４４の負担が軽減される。

背景光は、微弱光に対するノイズである。各画素Ｕの受光面積が小さい場合、各画素Ｕの受光面積が大きい場合に比して、微弱光の受光量に対する背景光の受光量の割合が小さいので、１つの画素Ｕあたりの背景光の成分が少ない。また、各画素Ｕの受光面積が小さい場合、各画素ＵのアバランシェフォトダイオードＡＰＤのＰＮ接合容量の和も小さい。したがって、急峻な立ち上がりを有する出力信号が各アバランシェフォトダイオードＡＰＤから得られる。

裏面入射型半導体光検出装置１では、各信号処理部ＳＰが、カレントミラー回路３４，４４を有している。裏面入射型半導体光検出装置１では、各アバランシェフォトダイオードＡＰＤが内部増倍機能を有しているので、信号処理部ＳＰでは、オペアンプ回路による増幅が不要である。カレントミラー回路３４，４４は、複数のアバランシェフォトダイオードＡＰＤからの出力信号に対応する信号を出力する。カレントミラー回路３４，４４は、オペアンプ回路に比して、省電力であり、かつ、応答速度が速く、入力信号の情報を正確に伝達する。入力信号の情報は、たとえば、信号波形を含む。したがって、カレントミラー回路３４，４４は、各アバランシェフォトダイオードＡＰＤからの出力信号の立ち上がりの急峻さを正確に伝達する。この結果、裏面入射型半導体光検出装置１は、微弱光を検出し、かつ、検出信号の時間分解能が高い。

裏面入射型半導体光検出装置１では、上述したように、各画素Ｕの受光面積が縮小されている場合でも、一般的なフォトダイオードが用いられた光検出装置では検出され難い微弱光を検出する。このため、裏面入射型半導体光検出装置１では、画素数を増やすことが可能である。したがって、裏面入射型半導体光検出装置１の分解能は高い。

裏面入射型半導体光検出装置１は、上述したように、微弱光を高精度かつ省電力で検出する。裏面入射型半導体光検出装置１では、カレントミラー回路３４，４４を有する信号処理部ＳＰの数が、各画素Ｕの受光領域Ｓの数よりも多い。裏面入射型半導体光検出装置１では、各アバランシェフォトダイオードＡＰＤの内部増倍機能により増幅された信号が得られると共に、回路に膨大な電流を流すことなく高い周波数応答特性が得られる。この結果、裏面入射型半導体光検出装置１では、光検出特性（光検出感度、時間分解能、空間分解能）の向上と高いダイナミックレンジの実現とが両立される。高精度とは、たとえば、信号のＳ／Ｎが高く、かつ、微弱な信号が検出されることを意味すると共に、時間分解能が高いことを意味する。

光検出基板１０では、複数の画素ＵがＭ行Ｎ列に配置されている。回路基板２０では、複数の信号処理部ＳＰは、画素Ｕの配置に対応して、Ｍ行Ｎ列に配置されている。Ｍは２以上の整数であり、Ｎは２以上の整数である。裏面入射型半導体光検出装置１は、図１３に示されるように、行選択部６１、列選択部６３、及び読出部６５を備えている。行選択部６１、列選択部６３、及び読出部６５は、たとえば、回路基板２０に設けられている。信号処理部ＳＰは、行選択部６１から制御信号線を通して受け取った制御信号に基づいて、読出信号線に信号を出力する。信号処理部ＳＰから出力された信号は、読出信号線を通して読出部６５に入力される。行選択部６１は、制御部（不図示）から出力される行選択信号に基づいて、信号を出力する行を選択し、選択した行に含まれる信号処理部ＳＰに制御信号を出力する。行選択部６１は、たとえば、シフトレジスタ又はランダムアクセスデコーダを含む。読出部６５は、列選択部６３から制御信号線を通して受け取った制御信号に基づいて、信号処理部ＳＰから出力された信号を順次出力する。列選択部６３は、制御部から出力される列選択信号に基づいて、信号を出力する列を選択し、選択した列の信号を出力するように読出部６５に制御信号を出力する。読出部６５から出力される信号は、出力ポート６７を通して、回路基板２０から出力される。列選択部６３は、たとえば、シフトレジスタ又はランダムアクセスデコーダを含む。制御部は、回路基板２０に設けられていてもよく、回路基板２０とは別の基板に設けられていてもよい。

以上のように、裏面入射型半導体光検出装置１では、各画素Ｕからの出力が対応する信号処理部ＳＰを通して順次読み出され、裏面入射型半導体光検出装置１（回路基板２０）から出力される。したがって、裏面入射型半導体光検出装置１は、ガイガーモードで動作する受光領域Ｓを有するイメージセンサを構成する。裏面入射型半導体光検出装置１は、イメージセンサとしての空間分解能を維持しつつ、ダイナミックレンジを有する。これに対し、画素毎に単一の受光領域を有する単一光子アバランシェダイオード（ＳＰＡＤ）は、ダイナミックレンジを有さない。

各信号処理部ＳＰは、ゲート接地回路３１，４１を有している。ゲート接地回路３１，４１は、パッド電極ＰＥ１とカレントミラー回路３４，４４との間に挿入されている。ゲート接地回路３１，４１には、対応するパッド電極ＰＥ１を通して、複数のアバランシェフォトダイオードＡＰＤからの出力信号が入力される。カレントミラー回路３４，４４には、ゲート接地回路３１，４１からの出力信号が入力される。ゲート接地回路３１，４１の入力インピーダンスは、ゲート接地回路以外の読み出し回路の入力インピーダンスに比べて低い。したがって、ゲート接地回路３１，４１は、各アバランシェフォトダイオードＡＰＤからの出力信号の立ち上がりの急峻さを正確に伝達する。この結果、各信号処理部ＳＰは、各アバランシェフォトダイオードＡＰＤからの出力信号の立ち上がりの急峻さをより一層正確に伝達する。

各信号処理部ＳＰは、コンパレータ３５を有している。コンパレータ３５には、カレントミラー回路３４，４４からの出力信号が入力される。したがって、各信号処理部ＳＰは、コンパレータ３５に入力された信号のうち、所望のパルス波高を有する信号を検出する。コンパレータ３５により、たとえば、ダークカウントなどのノイズが適切に除去される。本実施形態では、コンパレータ３５の第二入力端子には、可変電圧源３６が接続されている。可変電圧源３６により、第二入力端子に印加される電圧が適切に調整される。したがって、信号処理部ＳＰでは、環境光に応じてノイズのパルス波高が変化する場合でも、目的の信号が検出される。目的の信号は、ノイズの波高を上回る波高値を有する。

半導体基板５０には、溝１３が、Ｚ軸方向から見て各受光領域Ｓの全周を囲むように形成されている。したがって、隣り合うアバランシェフォトダイオードＡＰＤ間の干渉が防止される。たとえば、ガイガーモードで動作するアバランシェフォトダイオードでは、なだれ増倍に続くキャリアの再結合による発光が起こり得る。アバランシェフォトダイオードＡＰＤは、隣に位置するアバランシェフォトダイオードＡＰＤが発した光を受光するおそれがある。裏面入射型半導体光検出装置１では、溝１３により、アバランシェフォトダイオードＡＰＤが発した光が、隣に位置するアバランシェフォトダイオードＡＰＤに伝わることが抑制される。

以上、本発明の好適な実施形態及び変形例について説明してきたが、本発明は必ずしも上述した実施形態及び変形例に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

たとえば、裏面入射型半導体光検出装置１がコンパレータ３５を備えているが、これに限られない。裏面入射型半導体光検出装置１は、コンパレータ３５の代わりに、インバータを備えていてもよい。この場合、カレントミラー回路３４，４４からの出力信号がインバータに入力される。裏面入射型半導体光検出装置１がインバータを備える場合、裏面入射型半導体光検出装置１（信号処理部ＳＰ）は、固定されたパルス波高以下のノイズが除去された所望の信号を検出する。

ゲート接地回路３１，４１は、ＮチャンネルＭＯＳ ＦＥＴとＰチャンネルＭＯＳ ＦＥＴとのいずれを有していてもよい。

カレントミラー回路３４が有するＦＥＴ３４ａ，３４ｂのサイズは、互いに異なってもよい。カレントミラー回路４４が有するＦＥＴ４４ａ，４４ｂのサイズも、互いに異なってもよい。互いに対となるＦＥＴ３４ａ，３４ｂ，４４ａ，４４ｂのサイズが異なる場合、各アバランシェフォトダイオードＡＰＤからの出力信号の立ち上がりの急峻さが保たれると共に、出力が増幅され得る。この場合、カレントミラー回路３４，４４は、増幅回路を構成することができる。ＦＥＴのサイズは、ゲート長を意味する。

上述した実施形態では、溝１３は、受光領域Ｓ毎に半導体基板５０に形成されている。クエンチング抵抗２１、パッド電極ＰＥ１、及び電極Ｅ２は、１つの絶縁層で覆われていてもよい。

上述した実施形態では、アバランシェフォトダイオードＡＰＤの１つの層構造が示されているが、アバランシェフォトダイオードＡＰＤの層構造はこれに限定されない。たとえば、第一半導体領域ＰＡと第二半導体領域ＰＢとが、互いに異なる導電型を有していてもよい。この場合、ＰＮ接合は、第一半導体領域ＰＡと第二半導体領域ＰＢとによって形成される。たとえば、第二半導体領域ＰＢは、不純物濃度が互いに異なる複数の半導体領域で構成されていてもよい。たとえば、アバランシェフォトダイオードＡＰＤは、第１導電型（たとえばＮ型）の半導体領域と、当該第１導電型の半導体領域内に位置し、かつ、当該第１導電型の半導体領域とｐｎ接合を形成する第２導電型（たとえばＰ型）の半導体領域と、を有していてもよい。本構成では、第２導電型の半導体領域が、受光領域である。

上述した実施形態では、光検出基板１０と回路基板２０とがバンプ電極ＢＥによって接続されているが、裏面入射型半導体光検出装置１の構成はこれに限定されない。すなわち、光検出基板１０のパッド電極ＰＥ１と回路基板２０の信号処理部ＳＰとがバンプ電極ＢＥを介さずに電気的に接続されてもよい。

裏面入射型半導体光検出装置１は、ガラス基板３０を備えていなくてもよい。この場合、光検出基板１０を半導体基板５０がガラス基板３０に接合された状態で製造し、その後に、ガラス基板３０を半導体基板５０から取り除いてもよい。

本実施形態では、画素Ｕ毎に１つのパッド電極ＰＥ１が設けられているが、画素Ｕ毎に複数のパッド電極ＰＥ１が設けられていてもよい。この場合も、１つのパッド電極ＰＥ１に、複数のアバランシェフォトダイオードＡＰＤが電気的に接続される。たとえば、１つの画素Ｕが有する複数のアバランシェフォトダイオードＡＰＤの一部が１つのパッド電極ＰＥ１に接続され、残りのアバランシェフォトダイオードＡＰＤが異なるパッド電極ＰＥ１に接続されていてもよい。この場合も、１つの画素Ｕが有するアバランシェフォトダイオードＡＰＤの数よりも、当該画素Ｕが有するパッド電極ＰＥ１の数の方が少ない。この場合、各画素Ｕが有する複数のパッド電極ＰＥ１は、１つの信号処理部ＳＰと電気的に接続される。

信号処理部ＳＰは、カレントミラー回路３４，４４を含まずに、増幅回路として機能するフロントエンド回路であってもよい。

本発明は、微弱光を検出する裏面入射型半導体光検出装置に利用することができる。

１…裏面入射型半導体光検出装置、１０…光検出基板、２０…回路基板、２１…クエンチング抵抗、３１，４１…ゲート接地回路、３４，４４…カレントミラー回路、３５…コンパレータ、５０…半導体基板、１Ｎａ，１Ｎｂ、２０ａ…主面、ＡＰＤ…アバランシェフォトダイオード、Ｓ…受光領域、Ｕ…画素、ＰＥ１…パッド電極、ＳＰ…信号処理部。

Claims (8)

1. 互いに対向する第一主面及び第二主面を有している半導体基板を有すると共に、前記半導体基板に二次元配列されている複数の画素を有する光検出基板と、
   前記光検出基板に接続されていると共に、対応する前記画素からの出力信号を処理する複数の信号処理部を有する回路基板と、を備え、
   前記光検出基板は、前記画素毎に、
   前記半導体基板の前記第一主面側に設けられた受光領域をそれぞれ有していると共に、ガイガーモードで動作する複数のアバランシェフォトダイオードと、
   前記半導体基板の前記第一主面側に配置されていると共に、対応する前記アバランシェフォトダイオードに電気的に直列接続されている複数のクエンチング抵抗と、
   前記半導体基板の前記第一主面側に配置されていると共に、前記複数のクエンチング抵抗に電気的に接続されているパッド電極と、
   を有し、
   前記複数のアバランシェフォトダイオードの前記受光領域は、前記画素毎で、二次元配列されており、
   前記半導体基板には、前記第一主面に開口する溝が形成されており、
   前記溝は、前記第一主面に直交する方向から見て、前記画素毎に、前記受光領域を含む少なくとも１つの領域を囲み、
   各前記信号処理部は、対応する前記画素における前記複数のアバランシェフォトダイオードが、対応する前記パッド電極を通して、互いに電気的に並列に接続されており、かつ、前記複数のアバランシェフォトダイオードからの出力信号に対応する信号を出力するフロントエンド回路であり、
   前記回路基板が有している前記複数の信号処理部の数は、各前記画素での前記受光領域の数よりも多く、
   各前記画素での前記溝で囲まれた領域の数は、当該画素での前記受光領域の数以下であり、
   前記第二主面が前記半導体基板への光入射面である、裏面入射型半導体光検出装置。
2. 前記溝は、前記半導体基板を貫通して前記第二主面に開口している、請求項１に記載の裏面入射型半導体光検出装置。
3. 前記パッド電極は、前記第一主面に直交する方向から見て、前記画素が有する前記複数のアバランシェフォトダイオードの全てと重なるように前記第一主面側に配置されている、請求項１又は２に記載の裏面入射型半導体光検出装置。
4. 前記溝は、前記第一主面に直交する方向から見て、前記画素毎に、当該画素が形成されている領域を囲んでいる、請求項１～３のいずれか一項に記載の裏面入射型半導体光検出装置。
5. 前記溝は、前記第一主面に直交する方向から見て、前記画素毎に、各前記受光領域を囲んでいる、請求項１～４のいずれか一項に記載の裏面入射型半導体光検出装置。
6. 各前記信号処理部は、対応する前記パッド電極を通して前記複数のアバランシェフォトダイオードが電気的に接続されていると共に前記複数のアバランシェフォトダイオードからの出力信号に対応する信号を出力するカレントミラー回路を有している、請求項１～５のいずれか一項に記載の裏面入射型半導体光検出装置。
7. 各前記信号処理部は、対応する前記パッド電極と前記カレントミラー回路との間に挿入されていると共に、対応する前記パッド電極を通して前記複数のアバランシェフォトダイオードからの出力信号が入力されるゲート接地回路を更に有し、
   前記カレントミラー回路には、前記ゲート接地回路からの出力信号が入力される、請求項６に記載の裏面入射型半導体光検出装置。
8. 各前記信号処理部は、前記カレントミラー回路からの出力信号が入力されるコンパレータを更に有する、請求項６又は７に記載の裏面入射型半導体光検出装置。

Images