[go: up one dir, main page]

JP7267089B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7267089B2
JP7267089B2 JP2019091286A JP2019091286A JP7267089B2 JP 7267089 B2 JP7267089 B2 JP 7267089B2 JP 2019091286 A JP2019091286 A JP 2019091286A JP 2019091286 A JP2019091286 A JP 2019091286A JP 7267089 B2 JP7267089 B2 JP 7267089B2
Authority
JP
Japan
Prior art keywords
wiring board
insulating layer
semiconductor device
wiring
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019091286A
Other languages
English (en)
Other versions
JP2020188355A (ja
Inventor
朋治 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2019091286A priority Critical patent/JP7267089B2/ja
Priority to US16/869,995 priority patent/US11343915B2/en
Publication of JP2020188355A publication Critical patent/JP2020188355A/ja
Application granted granted Critical
Publication of JP7267089B2 publication Critical patent/JP7267089B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/023—Stackable modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、半導体装置に関する。
従来、アレイパッチアンテナ、及びアンテナと接続されて高周波信号を処理する半導体チップを有する半導体装置が知られている。
このような半導体装置は、半導体チップが実装された第１配線基板と、アレイパッチアンテナの少なくとも一部が形成された第２配線基板とを備え、例えば、第１配線基板上に第２配線基板が積層されている（例えば、特許文献１参照）。
特開２０１８－９３４９１号公報
しかしながら、上記のような半導体装置は、アンテナ特性を確保するために、上下方向（配線基板の積層方向）の非対称性が高い構造になり易く、反りが生じるおそれがあった。
本発明は、上記の点に鑑みてなされたものであり、アンテナ及び半導体チップを有する半導体装置において、反りを低減することを課題とする。
本半導体装置は、一方の面に１次放射器が形成され、他方の面に半導体チップが実装された第１配線基板と、２次放射器を備えた第２配線基板と、前記第１配線基板の一方の面と前記第２配線基板との間に、前記第１配線基板及び前記第２配線基板と所定の間隔で配置された第３配線基板と、を有し、前記１次放射器と前記２次放射器に挟まれた領域に前記第３配線基板が存在し、前記１次放射器及び前記２次放射器は、アンテナを構成し、前記第１配線基板と前記第３配線基板との間には、前記第１配線基板と前記第３配線基板との間に空間を形成すると共に、前記第１配線基板と前記第３配線基板との間隔を規定する第１基板間接続部材が配置され、前記第２配線基板と前記第３配線基板との間には、前記第２配線基板と前記第３配線基板との間に空間を形成すると共に、前記第２配線基板と前記第３配線基板との間隔を規定する第２基板間接続部材が配置されている。
開示の技術によれば、アンテナ及び半導体チップを有する半導体装置において、反りを低減できる。
第１実施形態に係る半導体装置を例示する図である。 第１実施形態に係る半導体装置の製造工程を例示する図である。 比較例に係る半導体装置を例示する断面図である。 第１実施形態の変形例１に係る半導体装置の絶縁層５１のみを例示する平面図である。 基板間接続部材のバリエーションを例示する図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１実施形態〉
［第１実施形態に係る半導体装置の構造］
図１は、第１実施形態に係る半導体装置を例示する図であり、図１（ａ）は断面図、図１（ｂ）は絶縁層５１のみを示す平面図である。
図１を参照すると、半導体装置１は、配線基板１０と、半導体チップ２０と、バンプ３０～３２と、アンダーフィル樹脂４０と、配線基板５０と、配線基板７０とを有している。
なお、本実施形態では、便宜上、半導体装置１の配線基板７０側を上側又は一方の側、半導体チップ２０側を下側又は他方の側とする。又、各部位の配線基板７０側の面を一方の面又は上面、半導体チップ２０側の面を他方の面又は下面とする。但し、半導体装置１は天地逆の状態で用いることができ、又は任意の角度で配置できる。又、平面視とは対象物を絶縁層１１の一方の面１１ａの法線方向から視ることを指し、平面形状とは対象物を絶縁層１１の一方の面１１ａの法線方向から視た形状を指すものとする。
配線基板１０は、絶縁層１１と、１次放射器１２と、基板接続用パッド１３と、チップ接続用パッド１４とを備えている。
配線基板１０において、絶縁層１１は、例えば、エポキシ系樹脂、イミド系樹脂、フェノール系樹脂、シアネート系樹脂等の絶縁性樹脂から形成できる。絶縁層１１を構成する絶縁性樹脂は、熱硬化性樹脂であっても感光性樹脂であっても構わない。又、絶縁層１１は、補強部材を有しても構わない。補強部材としては、例えば、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布等が挙げられる。又、絶縁層１１は、シリカ（ＳｉＯ２）等のフィラーを有しても構わない。絶縁層１１の厚さは、例えば、５０～５００μｍ程度である。但し、配線基板１０は、樹脂基板ではなく、セラミック基板やシリコン基板等であってもよい。
１次放射器１２及び基板接続用パッド１３は、絶縁層１１の一方の面１１ａに形成されている。基板接続用パッド１３は、例えば、絶縁層１１の一方の面１１ａの４隅近傍に配置できる。１次放射器１２及び基板接続用パッド１３の材料としては、例えば、銅（Ｃｕ）等を用いることができる。１次放射器１２及び基板接続用パッド１３の厚さは、例えば、５～２０μｍ程度である。
チップ接続用パッド１４は、絶縁層１１の他方の面１１ｂに形成されている。チップ接続用パッド１４は、例えば、絶縁層１１の他方の面１１ｂの中央部寄りにエリアアレイ状に配置されている。チップ接続用パッド１４の材料としては、例えば、銅（Ｃｕ）等を用いることができる。チップ接続用パッド１４の厚さは、例えば、５～２０μｍ程度である。
なお、図１では、配線基板１０を簡略化して図示しているが、適宜、絶縁層１１の一方の面１１ａや他方の面１１ｂ、絶縁層１１内に図示しない配線パターンを有することができ、それらをビア配線により相互に接続してもよい。例えば、１次放射器１２とチップ接続用パッド１４とを、１次放射器１２に給電するための配線パターンにより接続できる。又、配線基板１０は、必要に応じて、ソルダーレジスト層等の絶縁層１１以外の絶縁層を有してもよい。
半導体チップ２０は、半導体集積回路を有する本体２１と、本体２１の回路形成面２１ａに設けられた電極パッド２２とを有している。半導体チップ２０は、回路形成面２１ａを絶縁層１１の他方の面１１ｂ側に向けて（フェースダウン状態で）、絶縁層１１の他方の面１１ｂにフリップチップ実装されている。
具体的には、半導体チップ２０の電極パッド２２が、バンプ３０を介して、チップ接続用パッド１４と電気的に接続されている。バンプ３０は、例えば、はんだバンプである。はんだバンプの材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金、ＳｎとＢｉの合金等を用いることができる。
絶縁層１１の他方の面１１ｂと、半導体チップ２０の回路形成面２１ａとは対向しており、対向する面間にはアンダーフィル樹脂４０が設けられている。なお、半導体チップ２０は、例えば、アンテナと接続されて高周波信号を処理するＲＦＩＣ（Radio Frequency Integrated Circuit）である。
配線基板５０は、絶縁層５１と、基板接続用パッド５２と、基板接続用パッド５３とを備えている。配線基板５０は、配線基板１０の絶縁層１１の一方の面１１ａと配線基板７０の絶縁層７１の他方の面７１ｂとの間に、配線基板１０及び配線基板７０と所定の間隔で配置されている。
配線基板５０において、絶縁層５１は、絶縁層１１よりも誘電率及び誘電正接が低いことが好ましい。絶縁層５１は、例えば、エポキシ系樹脂、イミド系樹脂、フェノール系樹脂、シアネート系樹脂、フッ素系樹脂等の絶縁性樹脂から形成できる。絶縁層５１を構成する絶縁性樹脂は、熱硬化性樹脂であっても感光性樹脂であっても構わない。又、絶縁層５１は、補強部材を有しても構わない。補強部材としては、例えば、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布等が挙げられる。又、絶縁層５１は、シリカ（ＳｉＯ２）等のフィラーを有しても構わない。絶縁層５１の厚さは、例えば、５０～２００μｍ程度である。
基板接続用パッド５２は、絶縁層５１の一方の面５１ａに形成されている。基板接続用パッド５２は、例えば、絶縁層５１の一方の面５１ａの４隅近傍に配置できる（図１（ｂ）参照）。基板接続用パッド５３は、例えば、絶縁層５１の他方の面５１ｂの４隅近傍の配線基板１０の基板接続用パッド１３と対向する位置に配置できる。又、基板接続用パッド５３は、例えば、絶縁層５１を介して、基板接続用パッド５２と対向する位置に配置できる。
基板接続用パッド５２及び５３の材料としては、例えば、銅（Ｃｕ）等を用いることができる。基板接続用パッド５２及び５３の厚さは、例えば、５～２０μｍ程度である。
配線基板１０と配線基板５０との間には、配線基板１０と配線基板５０との間に空間Ｇ１を形成すると共に、配線基板１０と配線基板５０との間隔を規定するバンプ３１が配置されている。各々の基板接続用パッド５３は、バンプ３１を介して、配線基板１０の対向する位置にある基板接続用パッド１３と電気的に接続されている。バンプ３１は、例えば、バンプ３０と同様のはんだバンプである。バンプ３１は、銅コアボール等の金属コアボールであってもよい。
なお、配線基板５０は、適宜、絶縁層５１の一方の面５１ａや他方の面５１ｂ、絶縁層５１内にＧＮＤパターン等の配線パターンを有することができ、それらをビア配線により相互に接続してもよい。又、配線基板５０は、必要に応じて、ソルダーレジスト層等の絶縁層５１以外の絶縁層を有してもよい。
配線基板７０は、絶縁層７１と、２次放射器７２と、基板接続用パッド７３とを備えている。
配線基板７０において、絶縁層７１は、絶縁層１１よりも誘電率及び誘電正接が低いことが好ましい。絶縁層７１は、例えば、エポキシ系樹脂、イミド系樹脂、フェノール系樹脂、シアネート系樹脂、フッ素系樹脂等の絶縁性樹脂から形成できる。絶縁層７１を構成する絶縁性樹脂は、熱硬化性樹脂であっても感光性樹脂であっても構わない。又、絶縁層７１は、補強部材を有しても構わない。補強部材としては、例えば、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布等が挙げられる。又、絶縁層７１は、シリカ（ＳｉＯ２）等のフィラーを有しても構わない。絶縁層７１の厚さは、例えば、５０～２００μｍ程度である。
２次放射器７２は、絶縁層７１の一方の面７１ａに形成されている。基板接続用パッド７３は、絶縁層７１の他方の面７１ｂに形成されている。基板接続用パッド７３は、例えば、絶縁層７１の他方の面７１ｂの４隅近傍の配線基板５０の基板接続用パッド５２と対向する位置に配置できる。
２次放射器７２及び基板接続用パッド７３の材料としては、例えば、銅（Ｃｕ）等を用いることができる。２次放射器７２及び基板接続用パッド７３の厚さは、例えば、５～２０μｍ程度である。
配線基板７０と配線基板５０との間には、配線基板７０と配線基板５０との間に空間Ｇ２を形成すると共に、配線基板７０と配線基板５０との間隔を規定するバンプ３２が配置されている。各々の基板接続用パッド７３は、バンプ３２を介して、配線基板５０の対向する位置にある基板接続用パッド５２と電気的に接続されている。バンプ３２は、例えば、バンプ３０と同様のはんだバンプである。バンプ３２は、銅コアボール等の金属コアボールであってもよい。
なお、配線基板７０は、適宜、絶縁層７１の一方の面７１ａや他方の面７１ｂ、絶縁層７１内にＧＮＤパターン等の配線パターンを有することができ、それらをビア配線により相互に接続してもよい。又、配線基板７０は、必要に応じて、ソルダーレジスト層等の絶縁層７１以外の絶縁層を有してもよい。
このように、半導体装置１では、半導体チップ２０が実装された配線基板１０上にバンプ３１を介して配線基板５０が積層され、配線基板５０上にバンプ３２を介して配線基板７０が積層された構造である。半導体装置１において、配線基板１０と配線基板５０との対向する面間には、空間Ｇ１が形成されている。又、配線基板５０と配線基板７０との対向する面間には、空間Ｇ２が形成されている。
半導体装置１において、１次放射器１２及び２次放射器７２は、アンテナを構成している。１次放射器１２及び２次放射器７２は、例えば、ミリ波帯のアレイパッチアンテナである。
［第１実施形態に係る半導体装置の製造方法］
次に、第１実施形態に係る半導体装置の製造方法について説明する。図２は、第１実施形態に係る半導体装置の製造工程を例示する図である。
まず、図２（ａ）に示す工程では、絶縁層５１の一方の面５１ａに基板接続用パッド５２が形成され、他方の面５１ｂに基板接続用パッド５３が形成された配線基板５０を準備する。又、絶縁層７１の一方の面７１ａに２次放射器７２が形成され、他方の面７１ｂに基板接続用パッド７３が形成された配線基板７０を準備する。
そして、配線基板５０上に配線基板７０を積層する。具体的には、例えば、配線基板５０の基板接続用パッド５２上にバンプ３２となるクリームはんだ等を塗布し、配線基板７０の基板接続用パッド７３がクリームはんだ等の上に位置するように、配線基板７０を配線基板５０上に配置する。
そして、リフロー等により、クリームはんだ等を溶融後凝固させ、バンプ３２を形成する。これにより、基板接続用パッド５２がバンプ３２により基板接続用パッド７３と接続され、配線基板５０上に配線基板７０が積層される。
次に、図２（ｂ）に示す工程では、絶縁層１１の一方の面１１ａに１次放射器１２及び基板接続用パッド１３が形成され、他方の面１１ｂにチップ接続用パッド１４が形成された配線基板１０を準備する。
そして、配線基板１０に半導体チップ２０をフリップチップ実装する。具体的には、例えば、配線基板１０のチップ接続用パッド１４上にバンプ３０なるクリームはんだ等を塗布し、半導体チップ２０の電極パッド２２がクリームはんだ等の上に位置するように、半導体チップ２０を配線基板１０上に配置する。
そして、リフロー等により、クリームはんだ等を溶融後凝固させ、バンプ３０を形成する。これにより、電極パッド２２がバンプ３０によりチップ接続用パッド１４と接続され、半導体チップ２０が配線基板１０にフリップチップ実装される。更に、絶縁層１１の他方の面１１ｂと、半導体チップ２０の回路形成面２１ａとの間にはアンダーフィル樹脂４０を流し込み硬化させる。
次に、図２（ｃ）に示す工程では、図２（ｂ）の構造体を上下反転させ、配線基板１０の基板接続用パッド１３上にバンプ３１なるクリームはんだ等を塗布する。
次に、図２（ｄ）に示す工程では、図２（ａ）の構造体の基板接続用パッド５３がクリームはんだ等の上に位置するように、図２（ａ）の構造体を図２（ｃ）の構造体上に配置する。
そして、リフロー等により、クリームはんだ等を溶融後凝固させ、バンプ３１を形成する。これにより、基板接続用パッド５３がバンプ３１により基板接続用パッド１３と接続され、半導体装置１が完成する。
［アンテナ特性］
ここで、半導体装置１における１次放射器１２及び２次放射器７２のアンテナ特性について説明する。
１次放射器１２及び２次放射器７２のアンテナ特性（利得、放射特性等）は、１次放射器１２と２次放射器７２との距離（絶縁層５１及び７１の厚さも含む）や、絶縁層５１及び７１の電気特性（誘電率、誘電正接等）の影響を受ける。１次放射器１２及び２次放射器７２のアンテナ特性を向上するためには、絶縁層５１及び７１は、低誘電率及び低誘電正接であることが好ましい。
１次放射器１２及び２次放射器７２がミリ波帯のアレイパッチアンテナである場合、配線基板１０の一方の面１１ａと、配線基板７０の他方の面７１ｂとの間の距離は、例えば、５００μｍ～２０００μｍ程度とすることができる。
又、配線基板１０の一方の面１１ａと、配線基板５０の他方の面５１ｂとの間の距離（すなわち、空間Ｇ１の高さ）は、例えば、５０μｍ～５００μｍ程度とすることができる。又、配線基板５０の一方の面５１ａと、配線基板７０の他方の面７１ｂとの間の距離（すなわち、空間Ｇ２の高さ）は、例えば、５０μｍ～５００μｍ程度とすることができる。
図３は、比較例に係る半導体装置を例示する断面図である。図３を参照すると、半導体装置１Ｘは、配線基板１０Ａと、半導体チップ２０と、バンプ３０と、アンダーフィル樹脂４０と、配線基板７０Ａとを有する一般的な構造の半導体装置である。
配線基板１０Ａは、基板接続用パッド１３が形成されていない点を除き、配線基板１０と同一構造である。配線基板７０Ａは、基板接続用パッド７３が形成されていない点、絶縁層７５が絶縁層７１よりも厚い点を除き、配線基板７０と同一構造である。
配線基板１０Ａの絶縁層１１の一方の面１１ａ上には、配線基板７０Ａの絶縁層７５が直接接合されている。すなわち、半導体装置１Ｘには、半導体装置１の空間Ｇ１や空間Ｇ２に相当する空間は存在しない。
半導体装置１Ｘにおいて、アンテナ特性を考慮して１次放射器１２と２次放射器７２との距離を適正化するためには、絶縁層７５をある程度厚くする必要がある。しかし、絶縁層７５を厚くすると、絶縁層７５の低誘電率化及び低誘電正接化が困難であり、良好なアンテナ特性が得られない。
そこで、半導体装置１では、半導体装置１Ｘでは１層であった絶縁層７５を、配線基板５０の絶縁層５１と配線基板７０の絶縁層７１の２つに分離し、全体としては配線基板１０の絶縁層１１を含めて絶縁層を３層構造とした。そして、配線基板１０と配線基板５０との対向する面間に空間Ｇ１を形成し、配線基板５０と配線基板７０との対向する面間に空間Ｇ２を形成した。
空間Ｇ１及びＧ２は空気で満たされているが、空気の誘電率は１であり、これは各絶縁層を形成する樹脂の誘電率よりも低い。又、空気の誘電正接は０であり、これは各絶縁層を形成する樹脂の誘電正接よりも低い。
すなわち、半導体装置１では、絶縁層を３層構造としたことにより、配線基板１０と配線基板７０との間に、半導体装置１Ｘの絶縁層７５よりも低誘電率かつ低誘電正接の空間Ｇ１及びＧ２の形成が可能となる。その結果、半導体装置１では、半導体装置１Ｘよりも、１次放射器１２及び２次放射器７２のアンテナ特性を向上できる。
なお、絶縁層５１及び／又は７１が、例えば、低誘電率かつ低誘電正接のフッ素系樹脂（例えば、ポリテトラフルオロエチレン等）を含むことで、半導体装置１において、１次放射器１２及び２次放射器７２のアンテナ特性を更に向上できる。
［半導体装置の反り］
又、半導体装置１Ｘでは、アンテナ特性を考慮して１次放射器１２と２次放射器７２との距離を適正化するためには、絶縁層７５をある程度厚くする必要がある。又、アンテナ特性を向上するために、絶縁層７５の材料として絶縁層１１よりも低誘電率かつ低誘電正接の材料を用いる場合が多い。
その結果、絶縁層７５と絶縁層１１との厚さの差により、上下方向（配線基板の積層方向）の非対称性が高くなり、反りが生じやすくなる。又、絶縁層７５と絶縁層１１との材料の違いに起因する熱膨張係数差により、更に反りが生じやすくなる。
これに対して、半導体装置１では、絶縁層を３層構造としたことにより、１次放射器１２と２次放射器７２との距離を適正化しつつ絶縁層５１及び７１の厚さを調整できるため、半導体装置１の反りをコントロールすることが容易である。
又、半導体装置１では、絶縁層を３層構造としたことにより、絶縁層５１と絶縁層７１の材料として異なる材料を適宜選択できるため、半導体装置１の反りをコントロールすることが容易である。例えば、絶縁層１１と、絶縁層５１と、絶縁層７１とを、互いに熱膨張係数が異なる材料から形成してもよい。
絶縁層５１の熱膨張係数が、絶縁層１１の熱膨張係数と絶縁層７１の熱膨張係数の間となるように、絶縁層１１、５１、及び７１の材料を選択することで、半導体装置１の全体の熱膨張係数差がなだらかになるため、半導体装置１の反りを低減できる。
ところで、特許文献１の図６に記載されているように、２つの配線基板間にフレーム構造を介在させて、空間を設ける構造が提案されている。この構造でも半導体装置１と同様にアンテナ特性の向上が期待できる。
しかし、この構造は、上下方向（配線基板の積層方向）の非対称性が高いため、基板に反りが生じるおそれがある。この構造では、例えば、上記のように、絶縁層５１の材料として、絶縁層１１と絶縁層７１の中間程度の熱膨張係数を有する材料を選択することはできない。従って、半導体装置１の構造は、特許文献１の図６に記載の半導体装置の構造よりも反りの低減に関して有利である。
又、半導体装置１の構造は、特許文献１の図６に記載の半導体装置の構造よりも半導体パッケージ全体の薄型化に関して有利である。これは、中間層となる配線基板５０が空気よりも高い誘電率であることにより、アンテナの波長短縮が可能となるため、１次放射器１２と２次放射器７２との必要な距離を短くできるためである。
〈第１実施形態の変形例１〉
第１実施形態の変形例１では、基板接続用パッドを枠状の基板接続用パターンとする例を示す。なお、第１実施形態の変形例１において、既に説明した実施形態と同一構成部についての説明は省略する場合がある。
図４は、第１実施形態の変形例１に係る半導体装置の絶縁層５１のみを例示する平面図である。図１（ｂ）では、基板接続用パッド５２は、絶縁層５１の一方の面５１ａの４隅近傍に設けられていた。しかし、これには限定されず、例えば、図４に示すように、基板接続用パッド５２に代えて、枠状の基板接続用パターン５２Ａを設けてもよい。又、絶縁層５１の一方の面５１ａに複数の開口部を有するソルダーレジスト層を設け、各々の開口部内に基板接続用パターン５２Ａの上面を露出させてもよい。
この場合、基板接続用パッド１３、５３、及び７３も、基板接続用パターン５２Ａと同様の枠状パターンに置換される。これにより、バンプをペリフェラル状に配置可能となり、各配線基板間をより多くのバンプで接続できる。
例えば、基板接続用パターン５２ＡがＧＮＤパターンであり、これを隣接する配線基板のＧＮＤパターンに接続する場合、バンプをペリフェラル状に配置してＧＮＤパターン同士をより多くのバンプで接続することで、安定したＧＮＤ電位を実現できる。
なお、連続した枠状の基板接続用パターンではなく、図１（ｂ）と同様の独立した基板接続用パッドを所定間隔で枠状に配置してもよい。この場合には、各配線基板間を、枠状に配置した基板接続用パッドの個数に対応するバンプで接続可能となる。
〈第１実施形態の変形例２〉
第１実施形態の変形例２では、基板間接続部材のバリエーションの例を示す。なお、第１実施形態の変形例２において、既に説明した実施形態と同一構成部についての説明は省略する場合がある。
図５は、基板間接続部材のバリエーションを例示する図である。図１等では、配線基板間を接続する基板間接続部材として、はんだバンプ等のバンプを使用する例を示した。しかし、これには限定されず、例えば、基板間接続部材として銅等からなる金属ポストを用いてもよい。
例えば、図５（ａ）に示す円柱状の金属ポスト３３や図５（ｂ）に示す四角柱状の金属ポスト３４を用いてもよいし、楕円柱状や、四角柱状以外の多角柱状の金属ポストを用いてもよい。又、図５（ｃ）に示すような、略９０度に屈曲した金属ポスト３５を４個準備し、各配線基板の４隅近傍に配置してもよい。又、図５（ｄ）に示すような、略コの字形状に屈曲した金属ポスト３６を２個準備し、各金属ポスト３６の開口側が対向するように、各配線基板の４隅近傍に配置してもよい。
或いは、図５（ｄ）に示すような、略コの字形状に屈曲した金属ポスト３６を１個用いてもよい。この場合は、１個の金属ポスト３６を、四角形の配線基板の外形とほぼ同じ大きさに形成し、１個の金属ポスト３６のコの字部分の外側面が上下に隣接する配線基板の３辺に沿うように配置できる。
なお、基板間接続部材がはんだや銅等の導電性材料から形成されている場合、基板間接続部材は配線基板の間隔を規定する間隔規定手段として機能すると共に、電気的な導通をとる電気的接続手段としても機能できる。しかし、配線基板間の電気的接続が不要な場合もあり、その場合には、基板間接続部材を樹脂やゴム等の非導電性材料から形成してもよい。
以上、好ましい実施形態等について詳説したが、上述した実施形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施形態等に種々の変形及び置換を加えることができる。
例えば、半導体装置１では、配線基板１０（絶縁層１１）、配線基板５０（絶縁層５１）、配線基板７０（絶縁層７１）の３層構造としたが、これには限定されず、絶縁層を有する配線基板を４層構造以上としてもよい。すなわち、請求項１に記載の第３配線基板は、所定間隔で配置された複数の配線基板を含んでもよい。
１ 半導体装置
１０、５０、７０ 配線基板
１１、５１、７１ 絶縁層
１１ａ、５１ａ、７１ａ 一方の面
１１ｂ、５１ｂ、７１ｂ 他方の面
１２ １次放射器
１３、５２、５３、７３ 基板接続用パッド
１４ チップ接続用パッド
２０ 半導体チップ
２１ 本体
２１ａ 回路形成面
２２ 電極パッド
３０、３１、３２ バンプ
３３、３４、３５、３６ 金属ポスト
４０ アンダーフィル樹脂
５２Ａ 基板接続用パターン
７２ ２次放射器

Claims (5)

  1. 一方の面に１次放射器が形成され、他方の面に半導体チップが実装された第１配線基板と、
    ２次放射器を備えた第２配線基板と、
    前記第１配線基板の一方の面と前記第２配線基板との間に、前記第１配線基板及び前記第２配線基板と所定の間隔で配置された第３配線基板と、を有し、
    前記１次放射器と前記２次放射器に挟まれた領域に前記第３配線基板が存在し、
    前記１次放射器及び前記２次放射器は、アンテナを構成し、
    前記第１配線基板と前記第３配線基板との間には、前記第１配線基板と前記第３配線基板との間に空間を形成すると共に、前記第１配線基板と前記第３配線基板との間隔を規定する第１基板間接続部材が配置され、
    前記第２配線基板と前記第３配線基板との間には、前記第２配線基板と前記第３配線基板との間に空間を形成すると共に、前記第２配線基板と前記第３配線基板との間隔を規定する第２基板間接続部材が配置されている半導体装置。
  2. 前記第１配線基板は第１絶縁層を有し、
    前記第２配線基板は第２絶縁層を有し、
    前記第３配線基板は第３絶縁層を有し、
    前記第１絶縁層と、前記第２絶縁層と、前記第３絶縁層とは、互いに熱膨張係数が異なる請求項１に記載の半導体装置。
  3. 前記第３絶縁層の熱膨張係数は、前記第１絶縁層の熱膨張係数と前記第２絶縁層の熱膨張係数の間である請求項２に記載の半導体装置。
  4. 前記第２絶縁層及び前記第３絶縁層は、前記第１絶縁層よりも誘電率及び誘電正接が低い請求項２又は３に記載の半導体装置。
  5. 前記第２絶縁層及び／又は前記第３絶縁層は、フッ素系樹脂を含む請求項２乃至４の何れか一項に記載の半導体装置。
JP2019091286A 2019-05-14 2019-05-14 半導体装置 Active JP7267089B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019091286A JP7267089B2 (ja) 2019-05-14 2019-05-14 半導体装置
US16/869,995 US11343915B2 (en) 2019-05-14 2020-05-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019091286A JP7267089B2 (ja) 2019-05-14 2019-05-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2020188355A JP2020188355A (ja) 2020-11-19
JP7267089B2 true JP7267089B2 (ja) 2023-05-01

Family

ID=73222962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019091286A Active JP7267089B2 (ja) 2019-05-14 2019-05-14 半導体装置

Country Status (2)

Country Link
US (1) US11343915B2 (ja)
JP (1) JP7267089B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230019616A (ko) * 2021-08-02 2023-02-09 삼성전자주식회사 칩 연결 구조체를 포함하는 반도체 패키지

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010507929A (ja) 2006-09-21 2010-03-11 レイセオン カンパニー タイルサブアレイ並びに関連する回路及び技法
JP2014514801A (ja) 2011-03-11 2014-06-19 オートリブ エー・エス・ピー・インク 超広帯域レーダ用アンテナアレイ
JP2015216577A (ja) 2014-05-13 2015-12-03 富士通株式会社 アンテナ装置
US20170125895A1 (en) 2014-08-13 2017-05-04 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity
JP2018093491A (ja) 2016-12-03 2018-06-14 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 集積アンテナ・アレーを有するワイヤレス通信パッケージ
WO2019064683A1 (ja) 2017-09-28 2019-04-04 三菱電機株式会社 アレーアンテナ装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5976118U (ja) * 1982-11-12 1984-05-23 宇宙開発事業団 マイクロストリツプアレ−アンテナ
US9941226B2 (en) * 2014-12-15 2018-04-10 Industrial Technology Research Institute Integrated millimeter-wave chip package
US11509038B2 (en) * 2017-06-07 2022-11-22 Mediatek Inc. Semiconductor package having discrete antenna device
TWI693679B (zh) * 2018-08-07 2020-05-11 矽品精密工業股份有限公司 電子封裝件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010507929A (ja) 2006-09-21 2010-03-11 レイセオン カンパニー タイルサブアレイ並びに関連する回路及び技法
JP2014514801A (ja) 2011-03-11 2014-06-19 オートリブ エー・エス・ピー・インク 超広帯域レーダ用アンテナアレイ
JP2015216577A (ja) 2014-05-13 2015-12-03 富士通株式会社 アンテナ装置
US20170125895A1 (en) 2014-08-13 2017-05-04 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity
JP2018093491A (ja) 2016-12-03 2018-06-14 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 集積アンテナ・アレーを有するワイヤレス通信パッケージ
WO2019064683A1 (ja) 2017-09-28 2019-04-04 三菱電機株式会社 アレーアンテナ装置

Also Published As

Publication number Publication date
US11343915B2 (en) 2022-05-24
JP2020188355A (ja) 2020-11-19
US20200367361A1 (en) 2020-11-19

Similar Documents

Publication Publication Date Title
US8014154B2 (en) Circuit substrate for preventing warpage and package using the same
KR0182073B1 (ko) 반도체 칩 스케일 반도체 패키지 및 그 제조방법
US7378745B2 (en) Package substrate for a semiconductor device having thermoplastic resin layers and conductive patterns
US7161242B2 (en) Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
US8916976B2 (en) Semiconductor device and method of manufacturing the same
JP5107959B2 (ja) 基板
CN109983619B (zh) 天线模块
KR101389899B1 (ko) 휨 방지를 위한 회로기판 및 그 제조 방법
JP6161918B2 (ja) 半導体装置
JP7421357B2 (ja) 部品内蔵基板及び部品内蔵基板の製造方法
US20070035021A1 (en) Printed circuit board and electronic apparatus including printed circuit board
JP6639934B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5049717B2 (ja) 多層配線基板
KR20120001626A (ko) 반도체 패키지 및 그 제조 방법
JP4844216B2 (ja) 多層回路配線基板及び半導体装置
US7382057B2 (en) Surface structure of flip chip substrate
JP7267089B2 (ja) 半導体装置
CN102082129B (zh) 半导体器件及其制造方法
JP2000068328A (ja) フリップチップ実装用配線基板
KR20070105853A (ko) 실장 기판
US8344265B2 (en) Electronic component
JP2020188225A (ja) 半導体装置、半導体装置アレイ
KR101201599B1 (ko) 프린트 배선판 및 프린트 배선판의 제작 방법
JP6432629B2 (ja) 電子部品の実装構造
JP6674284B2 (ja) 実装構造及びモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230419

R150 Certificate of patent or registration of utility model

Ref document number: 7267089

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150