[go: up one dir, main page]

JP7118985B2 - 実装構造体の製造方法およびこれに用いられる積層シート - Google Patents

実装構造体の製造方法およびこれに用いられる積層シート Download PDF

Info

Publication number
JP7118985B2
JP7118985B2 JP2019545688A JP2019545688A JP7118985B2 JP 7118985 B2 JP7118985 B2 JP 7118985B2 JP 2019545688 A JP2019545688 A JP 2019545688A JP 2019545688 A JP2019545688 A JP 2019545688A JP 7118985 B2 JP7118985 B2 JP 7118985B2
Authority
JP
Japan
Prior art keywords
conductive layer
circuit member
thermally conductive
thermal conductivity
laminated sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019545688A
Other languages
English (en)
Other versions
JPWO2019065976A1 (ja
Inventor
卓幸 橋本
卓也 石橋
和樹 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagase Chemtex Corp
Original Assignee
Nagase Chemtex Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagase Chemtex Corp filed Critical Nagase Chemtex Corp
Publication of JPWO2019065976A1 publication Critical patent/JPWO2019065976A1/ja
Application granted granted Critical
Publication of JP7118985B2 publication Critical patent/JP7118985B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/08—Holders with means for regulating temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02834—Means for compensation or elimination of undesirable effects of temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/058—Holders or supports for surface acoustic wave devices
    • H03H9/059—Holders or supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/02—Forming enclosures or casings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/088—Shaping or machining of piezoelectric or electrostrictive bodies by machining by cutting or dicing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Description

本発明は、内部に空間を備える実装構造体の製造方法であって、詳細には、積層シートを用いて封止された実装構造体の製造方法、および、これに用いられる積層シートに関する。
回路基板に搭載される電子部品（回路部材）の中には、回路基板との間に空間を必要とするものがある。例えば、携帯電話などのノイズ除去に用いられるＳＡＷチップは、圧電基板（圧電体）上を伝搬する表面波を利用して所望の周波数をフィルタリングするため、圧電体上の電極と、ＳＡＷチップが搭載される回路基板との間に空間が必要である。
ＳＡＷチップは、電力が入力されると、自己発熱する。自己発熱によってＳＡＷチップの温度が上昇すると、周波数の変動が発生して、受信感度が低下する場合がある。さらに、ＳＡＷチップ自身の劣化により、長期間の使用が困難になる場合がある。そこで、ＳＡＷチップを封止する樹脂シートに熱伝導性の材料を配合し、放熱を促進することが行われている（特許文献１および２）。
特開２０１５－３５５６７号公報 特開２０１６－７８４号公報
しかし、特許文献１および２のように、単に封止用の樹脂シートに熱伝導性の材料を配合するだけでは、ＳＡＷチップの内部で生じた熱を樹脂シートを介して、速やかに基板に放熱させることは困難である。ＳＡＷチップの放熱は、これが搭載される電子部品の高集積化および高密度化に伴い、ますます重要になっている。
上記に鑑み、本発明の一局面は、第１回路部材と、前記第１回路部材に搭載される複数の第２回路部材と、を備えるとともに、前記第１回路部材と前記第２回路部材との間に空間が形成された実装部材を準備する工程と、第１の熱伝導層と第２の熱伝導層とを備え、前記第１の熱伝導層が、少なくとも一方の最外に配置されている積層シートを準備する工程と、前記第１の熱伝導層が前記第２回路部材と対向するように、前記積層シートを前記実装部材に配置する配置工程と、前記積層シートを前記第１回路部材に対して押圧するとともに、前記積層シートを加熱して、前記空間を維持しながら前記第２回路部材を封止し、前記積層シートを硬化させる封止工程と、を具備し、硬化後の前記第１の熱伝導層の常温における厚み方向の熱伝導率が、主面方向の熱伝導率以上であり、硬化後の前記第２の熱伝導層の常温における主面方向の熱伝導率が、厚み方向の熱伝導率よりも大きい、実装構造体の製造方法に関する。
本発明の別の局面は、第１回路部材と、前記第１回路部材に搭載される複数の第２回路部材と、を備えるとともに、前記第１回路部材と前記第２回路部材との間に空間が形成された実装部材を封止するために用いられる積層シートであって、第１の熱伝導層と第２の熱伝導層とを備え、前記第１の熱伝導層が、少なくとも一方の最外に配置されており、硬化後の前記第１の熱伝導層の常温における厚み方向の熱伝導率が、主面方向の熱伝導率以上であり、硬化後の前記第２の熱伝導層の常温における主面方向の熱伝導率が、厚み方向の熱伝導率よりも大きい、積層シートに関する。
本発明によれば、実装構造体が中空封止されるとともに、実装構造体の放熱性が向上する。
本発明の一実施形態にかかる実装構造体を模式的に示す断面図である。 本発明の一実施形態にかかる積層シートを模式的に示す断面図である。 封止工程中の実装部材を模式的に示す断面図である。ただし、（ａ）は積層シートが硬化する前の状態を示しており、（ｂ）は積層シートが硬化した後の状態を示している。 本発明の一実施形態にかかる製造方法を、実装部材あるいは実装構造体の断面により模式的に示す説明図である。
本実施形態に係る方法により製造される実装構造体の一例を、図１に示す。図１は、実装構造体１０を模式的に示す断面図である。
実装構造体１０は、第１回路部材１と、第１回路部材１に搭載される複数の第２回路部材２と、第２回路部材２を封止する封止材４と、を備える。第１回路部材１と第２回路部材２との間には、空間（内部空間Ｓ）が形成されている。封止材４は、内部空間Ｓを維持しながら第２回路部材２を封止するとともに、第２回路部材２から生じた熱を放出するために設けられる。なお、本実施形態では、第２回路部材２を、バンプ３を介して第１回路部材１に搭載しているが、第１回路部材１への搭載方法は、これに限定されない。
封止材４は、積層シート４Ｐの硬化物である。本発明は、この積層シート４Ｐを包含する。積層シート４Ｐは、図２に示すように、少なくとも一方の最外に配置された第１の熱伝導層４１Ｐと第２の熱伝導層４２Ｐとを備える。よって、得られる封止材４は、少なくとも第１の熱伝導層４１Ｐの硬化物層（以下、第１の硬化熱伝導層４１と称す。）と、第２の熱伝導層４２Ｐの硬化物層（以下、第２の硬化熱伝導層４２と称す。）と、を備える積層構造を有する。積層シート４Ｐは未硬化物または半硬化物であり、第１の熱伝導層４１Ｐおよび第２の熱伝導層４２Ｐもまた、それぞれ未硬化物または半硬化物である。図２は、積層シート４Ｐを模式的に示す断面図である。
第１の硬化熱伝導層４１において、常温（２０～３０℃）における厚み方向の熱伝導率λ１Tは、主面方向の熱伝導率λ１S以上である。一方、第２の硬化熱伝導層４２において、常温における主面方向の熱伝導率λ２Sは、厚み方向の熱伝導率λ２Tよりも大きい。熱源である第２回路部材２には、第１の硬化熱伝導層４１の一方の主面（第１の内表面）が対向している。よって、第２回路部材２から生じた熱は、第１の硬化熱伝導層４１の内表面から、その内部に速やかに伝達されるとともに、内部から他方の主面（第１の外表面）に速やかに伝達される。第１の外表面に伝達された熱は、第１の外表面に接触する第２の硬化熱伝導層４２の一方の主面（第２の内表面）に伝達される。第２の内表面に伝達された熱は、第２の硬化熱伝導層４２の内部を主に主面方向に移動し、第１の硬化熱伝導層４１と第１回路部材１との接触部分から、再び第１の硬化熱伝導層４１に伝達した後、第１回路部材１へと放熱される。
［積層シート］
封止工程において、積層シート４Ｐは、第１の熱伝導層４１Ｐが第２回路部材２と対向するように配置されて、第１回路部材１に向かって押圧される。これにより、積層シート４Ｐは、第２回路部材２の表面に密着するとともに、第２回路部材２同士の間の第１回路部材１の表面にまで到達する。このとき、第１の熱伝導層４１Ｐおよび第２の熱伝導層４２Ｐの少なくとも一方が、内部空間Ｓを維持しながら、第２回路部材２および第２回路部材２同士の間の第１回路部材１の表面に密着して封止できる程度の弾性を有していればよい。ここで、放熱性がさらに向上し易くなる点で、積層シート４Ｐは、第２回路部材２が封止されるときに、内部空間Ｓを維持しながら、第２回路部材２および第２回路部材２同士の間の第１回路部材１の表面に密着して封止できる程度の弾性を有する第１の熱伝導層４１Ｐと、流動できる程度の粘性を有する第２の熱伝導層４２Ｐと、を備えることが好ましい。
封止工程の際、第１の熱伝導層４１Ｐが上記弾性を有し、かつ、第２の熱伝導層４２Ｐが上記粘性を有することにより、放熱性がさらに向上する理由を、図面を参照しながら説明する。図３（ａ）および（ｂ）は、封止工程中の実装部材を模式的に示す断面図である。ただし、図３（ａ）は積層シート４Ｐが硬化する前の状態を示しており、図３（ｂ）は積層シート４Ｐが硬化した後の状態を示している。なお、図３では、便宜的に、第２の熱伝導層４２Ｐの熱伝導率がより高い方向を矢印で示している。
封止工程では、積層シート４Ｐが第１回路部材１に対して押圧される。このとき、弾性を有する第１の熱伝導層４１Ｐは、第２回路部材２の外形に沿うように変形する。例えば、第２回路部材２同士の間に入り込む際、第１の熱伝導層４１Ｐは、第２回路部材２同士の間に落ち込むように、Ｕ字型に屈曲する。このとき、第２の熱伝導層４２Ｐは、第１の熱伝導層４１Ｐの屈曲に従ってＵ字型に流動する（図３（ａ））。そのため、例えば、第２の熱伝導層４２Ｐが繊維状あるいは鱗片状の熱伝導性フィラーを含む場合、熱伝導性フィラーは、第２の熱伝導層４２Ｐの流動する方向と同じ方向に配向する。つまり、第２の熱伝導層４２Ｐは、主面方向への高い熱伝導率を維持した状態で、第２回路部材２の外形を覆うことができる。よって、積層シート４Ｐが硬化した後においても、第２回路部材２の側面を覆う第２の硬化熱伝導層４２は、第１回路部材１に向かう方向に熱を伝導することができる（図３（ｂ））。さらに、第１の硬化熱伝導層４１は、厚み方向の熱伝導率が主面方向の熱伝導率以上であるため、第２回路部材２から生じた熱は、第１の硬化熱伝導層４１から第２の硬化熱伝導層４２へ伝導し易い。その後、この熱は、第２の硬化熱伝導層４２から再び第１の硬化熱伝導層４１に伝導し、第１の硬化熱伝導層４１から第１回路部材１へと速やかに放熱される。
さらに、封止工程において積層シート４Ｐが第１回路部材１に対して押圧されるとき、粘性を有する第２の熱伝導層４２Ｐが変形することにより、第２の熱伝導層４２Ｐと弾性を有する第１の熱伝導層４１Ｐとの密着性がさらに高まる。このとき、第１の熱伝導層４１Ｐに配合される熱伝導性フィラー（以下、第１の熱伝導性フィラーと称す。）に、第２の熱伝導層４２Ｐに配合される熱伝導性フィラー（以下、第２の熱伝導性フィラーと称す。）が接触し易くなって、第１の硬化熱伝導層４１と第２の硬化熱伝導層４２との間の熱伝導性が向上する。
上記のとおり、第１の硬化熱伝導層４１と第２の硬化熱伝導層４２との間の熱伝導性が向上するとともに、第２回路部材２から生じた熱は、第２の硬化熱伝導層４２および第１の硬化熱伝導層４１を介して速やかに第１回路部材１に放熱されるため、実装構造体１０の放熱性は非常に高くなる。
以下、各層について詳細に説明するが、本発明はこれに限定されるものではない。
（第１の熱伝導層）
第１の熱伝導層４１Ｐは、内部空間Ｓの維持、および、第２回路部材２の放熱のために設けられる。第１の熱伝導層４１Ｐは、第２回路部材２が封止されるとき、内部空間Ｓを維持しながら、第２回路部材２および第２回路部材２同士の間の第１回路部材１の表面に密着できる程度の弾性を有することが好ましい。
第１の硬化熱伝導層４１の常温における厚み方向の熱伝導率λ１Tは、主面方向の熱伝導率λ１S以上である。これにより、第２回路部材２の熱は、第１の硬化熱伝導層４１に伝達され易くなる。熱伝導率λ１Tと熱伝導率λ１Sとの比：λ１T／λ１Sは、１以上である限り特に限定されないが、１．２以上であってよく、１．５以上であってよい。熱伝導率λ１Tは特に限定されないが、１Ｗ／ｍ・Ｋ以上であってよく、３Ｗ／ｍ・Ｋ以上であってよい。熱伝導率は、ＪＩＳ Ａ １４１２－２に準じて測定される。
第１の熱伝導層は、熱硬化性樹脂を含む第１樹脂組成物により構成される。
第２回路部材２が封止されるときの温度ｔにおける第１樹脂組成物の損失正接ｔａｎδ１は、１以下であってよく、０．９以下であってよく、０．７以下であってよい。損失正接ｔａｎδ１の下限は特に限定されないが、例えば、０．１である。このような損失正接ｔａｎδ１を有する第１の熱伝導層４１Ｐは、単独で、内部空間Ｓを維持しながら、第２回路部材２を封止することができる。よって、積層シート４Ｐが粘性の高い第２の熱伝導層４２Ｐを備えていても、内部空間Ｓは維持される。
第２回路部材２が封止されるときの温度ｔとは、内部空間Ｓが維持された状態で、第２回路部材２の表面が積層シート４Ｐによって覆われたときの積層シート４Ｐの温度である。積層シート４Ｐの温度は、封止工程における積層シート４Ｐに対する加熱手段の設定温度に代替できる。積層シート４Ｐの加熱手段がプレス機である場合、加熱手段の設定温度とは、プレス機の設定温度である。積層シート４Ｐの加熱手段が第１回路部材１を加熱する加熱機である場合、加熱手段の設定温度とは、第１回路部材１の加熱機の設定温度である。温度ｔは、積層シート４Ｐの材質等に応じて変更し得るが、例えば、室温＋１５℃（４０℃）から、２００℃までの間である。具体的には、温度ｔは、例えば５０℃以上、１８０℃以下である。第２回路部材２が封止されるとき、積層シート４Ｐは未硬化状態であってもよいし、半硬化状態であってもよい。
損失正接ｔａｎδ１は、温度ｔにおける第１樹脂組成物の貯蔵せん断弾性率（Ｇ１’）と損失せん断弾性率（Ｇ１”）の比：Ｇ１”／Ｇ１’である。貯蔵せん断弾性率Ｇ１’および損失せん断弾性率Ｇ１”は、ＪＩＳ Ｋ ７２４４に準拠した粘弾性測定装置により測定することができる。具体的には、貯蔵せん断弾性率Ｇ１’および損失せん断弾性率Ｇ１”は、直径８ｍｍ×１ｍｍの試験片について、粘弾性測定装置（例えば、ＴＡ Ｉｎｓｔｒｕｍｅｎｔｓ社製、ＡＲＥＳ－ＬＳ２）を用いて、周波数１Ｈｚ、昇温速度１０℃／分の条件で測定される。第２の熱伝導層４２Ｐを構成する第２樹脂組成物の損失正接ｔａｎδ２についても同様である。
温度ｔにおける貯蔵せん断弾性率Ｇ１’は、１．０×１０7Ｐａ以下であってよく、１．０×１０6Ｐａ以下であってよい。貯蔵せん断弾性率Ｇ１’の下限は特に限定されないが、例えば、１．０×１０4Ｐａである。温度ｔにおける貯蔵せん断弾性率Ｇ１’がこの範囲であれば、第１の熱伝導層４１Ｐの封止工程における内部空間Ｓへの侵入が抑制されるとともに、第２回路部材２の表面および第２回路部材２同士の間の第１回路部材１の表面に密着できる程度に流動することが容易になる。
第１の熱伝導層４１Ｐの厚みＴ１は、特に限定されない。厚みＴ１は１００μｍ以下であってもよく、８０μｍ以下であってよい。これにより、低背化が可能になるとともに、厚み方向に熱伝導され易くなる。一方、絶縁性が確保され易い点、および、内部空間Ｓが維持され易くなる点で、厚みＴ１は１μｍ以上であってよく、１０μｍ以上であってよい。第１の熱伝導層４１Ｐの厚みＴ１は、第１の熱伝導層４１Ｐの主面間の距離である。主面間の距離は、任意の１０箇所における距離を平均化して求めることができる。第２の熱伝導層４２Ｐの厚みＴ２も同様にして求められる。
絶縁性の観点から、第１の熱伝導層４１Ｐの体積抵抗率は１×１０8Ω・ｃｍ以上であってよく、１×１０10Ω・ｃｍ以上であってよい。
第１樹脂組成物は、熱硬化性樹脂を含む。第１樹脂組成物は、例えば、熱硬化性樹脂と硬化剤と熱可塑性樹脂と無機充填剤と第１の熱伝導性フィラーとを含む。
熱硬化性樹脂としては、特に限定されないが、エポキシ樹脂、（メタ）アクリル樹脂、フェノール樹脂、メラミン樹脂、シリコーン樹脂、ユリア樹脂、ウレタン樹脂、ビニルエステル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、ポリイミド樹脂などが挙げられる。これらは１種を単独で用いてもよく、２種以上を組み合わせて用いてもよい。なかでもエポキシ樹脂が好ましい。
封止前の熱硬化性樹脂は、未硬化状態でもよく、半硬化状態でもよい。半硬化状態とは、熱硬化性樹脂がモノマーおよび／またはオリゴマーを含む状態であり、熱硬化性樹脂の三次元架橋構造の発達が不十分な状態をいう。半硬化状態の熱硬化性樹脂は、室温（２５℃）では溶剤に溶解しないが硬化は不完全な状態、いわゆるＢステージにある。
エポキシ樹脂は、特に限定されないが、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＡＤ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、水添ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、水添ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ナフタレン型エポキシ樹脂、脂環式脂肪族エポキシ樹脂、有機カルボン酸類のグリシジルエーテルなどを用いることができる。これらは単独で用いてもよく、２種以上を組み合わせて用いてもよい。エポキシ樹脂は、プレポリマーであってもよく、ポリエーテル変性エポキシ樹脂、シリコーン変性エポキシ樹脂のようなエポキシ樹脂と他のポリマーとの共重合体であってもよい。なかでも、ビスフェノールＡＤ型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂および／またはビスフェノールＦ型エポキシ樹脂が好ましい。特に、耐熱性および耐水性に優れ、かつ安価である点で、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂が好ましい。
エポキシ樹脂は、樹脂組成物の粘度調節のために、エポキシ基を分子中に１つ有する１官能エポキシ樹脂を、エポキシ樹脂全体に対して０．１質量％以上、３０質量％以下程度含むことができる。このような１官能エポキシ樹脂としては、フェニルグリシジルエーテル、２－エチルヘキシルグリシジルエーテル、エチルジエチレングリコールグリシジルエーテル、ジシクロペンタジエングリシジルエーテル、２－ヒドロキシエチルグリシジルエーテルなどを用いることができる。これらは単独で用いてもよく、２種以上を組み合わせて用いてもよい。
樹脂組成物は、熱硬化性樹脂の硬化剤を含む。硬化剤は、特に限定されないが、例えば、フェノール系硬化剤（フェノール樹脂等）、ジシアンジアミド系硬化剤（ジシアンジアミド等）、尿素系硬化剤、有機酸ヒドラジド系硬化剤、ポリアミン塩系硬化剤、アミンアダクト系硬化剤、酸無水物系硬化剤、イミダゾール系硬化剤などを用いることができる。これらは単独で用いてもよく、２種以上を組み合わせて用いてもよい。硬化剤の種類は、熱硬化性樹脂に応じて適宜選択される。なかでも、硬化時の低アウトガス性、耐湿性、耐ヒートサイクル性などの点から、フェノール系硬化剤を用いることが好ましい。
硬化剤の量は、硬化剤の種類によって異なる。エポキシ樹脂を用いる場合、例えば、エポキシ基１当量あたり、硬化剤の官能基の当量数が０．００１当量以上、２当量以下、さらには０．００５当量以上、１．５当量以下となる量の硬化剤を用いることができる。
なお、ジシアンジアミド系硬化剤、尿素系硬化剤、有機酸ヒドラジド系硬化剤、ポリアミン塩系硬化剤、アミンアダクト系硬化剤は、潜在性硬化剤である。潜在性硬化剤の活性温度は、６０℃以上、更には８０℃以上であってよい。また、活性温度は、２５０℃以下、更には１８０℃以下であってよい。これにより、活性温度以上で迅速に硬化する樹脂組成物を得ることができる。
熱可塑性樹脂は、シート化剤として配合され得る。樹脂組成物がシート化されることにより、封止工程における取り扱い性が向上するとともに、樹脂組成物のダレ等が抑制されて、内部空間Ｓが維持され易くなる。
熱可塑性樹脂の種類としては、例えば、アクリル樹脂、フェノキシ樹脂、ポリオレフィン、ポリウレタン、ブロックイソシアネート、ポリエーテル、ポリエステル、ポリイミド、ポリビニルアルコール、ブチラール樹脂、ポリアミド、塩化ビニル、セルロース、熱可塑性エポキシ樹脂、熱可塑性フェノール樹脂などが挙げられる。なかでも、シート化剤としての機能に優れる点で、アクリル樹脂が好ましい。熱可塑性樹脂の量は、熱硬化性樹脂１００質量部あたり、５質量部以上、２００質量部以下であってよく、１０質量部以上、１５０質量部以下であってよい。
樹脂組成物に添加する際の熱可塑性樹脂の形態は、特に限定されない。熱可塑性樹脂は、例えば、重量平均粒子径０．０１μｍ以上、２００μｍ以下の粒子であってよく、０．０１μｍ以上、１００μｍ以下の粒子であってもよい。上記粒子は、コアシェル構造を有していてもよい。この場合、コアは、例えば、ｎ－、ｉ－およびｔ－ブチル（メタ）アクリレートよりなる群から選択される少なくとも１つのモノマー由来のユニットを含む重合体であってもよいし、その他の（メタ）アクリレート由来のユニットを含む重合体であってもよい。シェル層は、例えば、メチル（メタ）アクリレート、ｎ－、ｉ－またはｔ－ブチル（メタ）アクリレート、（メタ）アクリル酸等の単官能モノマーと１，６－ヘキサンジオールジアクリレート等の多官能モノマーとの共重合体であってもよい。また、溶剤に分散あるいは溶解させた高純度熱可塑性樹脂を、樹脂組成物に添加してもよい。
樹脂組成物に含まれ得る無機充填剤としては、例えば、溶融シリカなどのシリカ、タルク、炭酸カルシウム、チタンホワイト、ベンガラ、炭化珪素、窒化ホウ素（ＢＮ）などを挙げることができる。なかでも、安価である点で、溶融シリカが好ましい。無機充填剤の平均粒径は、例えば０．０１μｍ以上、１００μｍ以下である。無機充填剤の量は、熱硬化性樹脂１００質量部あたり、１質量部以上、５０００質量部以下であってよく、１０質量部以上、３０００質量部であってよい。平均粒径は、体積粒度分布の累積体積５０％における粒径（Ｄ５０。以下同じ。）である。
第１の熱伝導性フィラーとしては、熱伝導性を有する限り特に限定されず、等方性の熱伝導性を有していてもよく、異方性の熱伝導性を有していてもよい。第１の熱伝導性フィラーとしては、例えば、結晶性シリカ、ＢＮ、窒化ケイ素、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化マグネシウム、酸化亜鉛、ダイアモンド等があげられる。これらは単独で用いてもよく、２種以上を組み合わせて用いてもよい。なかでも、熱伝導性に優れる点で、ＢＮ、Ａｌ2Ｏ3、ＡｌＮが好ましく、さらに耐湿性に優れる点で、ＢＮ、Ａｌ2Ｏ3が好ましい。また、Ａｌ2Ｏ3や絶縁性の有機化合物で表面処理されたＡｌＮを用いてもよい。
第１の熱伝導性フィラーの形状は特に限定されず、例えば、粒子状、繊維状、鱗片状である。なかでも、厚み方向における熱伝導率が主面方向の熱伝導率以上になり易い点で、粒子状であることが好ましい。繊維状または鱗片状の第１の熱伝導性フィラーは、封止時に主面方向に配向しやすい。粒子状の第１の熱伝導性フィラーは、二次粒子であってもよく、繊維状あるいは鱗片状フィラーを造粒して得られてもよい。このような粒子状の熱伝導性フィラーとしては、例えば、鱗片状ＢＮフィラーを凝集した二次粒子、Ａｌ2Ｏ3粒子、ＡｌＮ粒子が挙げられる。粒子状の第１の熱伝導性フィラーの平均粒径は特に限定されず、例えば０．０１μｍ以上、１００μｍ以下である。
繊維状あるいは鱗片状とは、例えば、アスペクト比が２以上、５０以下、好ましくは、５以上、５０以下の形状である。粒子状とは、例えば、アスペクト比が１以上、２未満の形状である。
第１の熱伝導性フィラーの量は特に限定されず、その種類や第１の熱伝導層４１Ｐのｔａｎδ１等を考慮して、適宜設定すればよい。例えば、ＢＮ、Ａｌ2Ｏ3またはＡｌＮの含有量は、熱硬化性樹脂１００質量部あたり、それぞれ１質量部以上、５０００質量部以下であってよい。ここで、ＢＮのように、無機充填剤と熱伝導性フィラーとを兼ねて配合される物質は、無機充填剤および熱伝導性フィラーとしてそれぞれ配合されているとみなして、各含有量を算出すればよい。
第１樹脂組成物は、上記以外の第三成分を含んでもよい。第三成分としては、硬化促進剤、重合開始剤、難燃剤、顔料、シランカップリング剤、チキソ性付与剤などを挙げることができる。
硬化促進剤は、特に限定されないが、変性イミダゾール系硬化促進剤、変性脂肪族ポリアミン系促進剤、変性ポリアミン系促進剤などが挙げられる。硬化促進剤は、エポキシ樹脂などの樹脂との反応生成物（アダクト）として使用することが好ましい。これらは単独で用いてもよく、２種以上を組み合わせて用いてもよい。硬化促進剤の活性温度は、保存安定性の点から、６０℃以上、更には８０℃以上であってよい。また、活性温度は、２５０℃以下、更には１８０℃以下であってよい。ここで、活性温度とは、潜在性硬化剤および／または硬化促進剤の作用により、熱硬化性樹脂の硬化が急速に早められる温度である。
硬化促進剤の量は、硬化促進剤の種類によって異なる。通常、エポキシ樹脂１００質量部あたり、０．１質量部以上、２０質量部以下であってよく、１質量部以上、１０質量部以下であってよい。なお、硬化促進剤をアダクトとして使用する場合、硬化促進剤の量は、硬化促進剤以外の成分（エポキシ樹脂など）を除いた硬化促進剤の正味の量を意味する。
重合開始剤は、光照射および／または加熱により、硬化性を発現する。重合開始剤としては、ラジカル発生剤、酸発生剤、塩基発生剤などを用いることができる。具体的には、ベンゾフェノン系化合物、ヒドロキシケトン系化合物、アゾ化合物、有機過酸化物、芳香族スルホニウム塩、脂肪族スルホニウム塩などのスルホニウム塩などを用いることができる。重合開始剤の量は、例えば、エポキシ樹脂１００質量部あたり、０．１質量部以上、２０質量部以下であってよく、１質量部以上、１０質量部以下であってよい。
（第２の熱伝導層）
第２の硬化熱伝導層４２は、第２回路部材２から第１の硬化熱伝導層４１に伝達された熱を実装構造体（あるいは実装チップ）全体に拡散させた後、第１回路部材１に伝達するための層である。第２の硬化熱伝導層４２の常温における主面方向の熱伝導率λ２Sは、厚み方向の熱伝導率λ２Tよりも大きい。なお、実装構造体（或いは実装チップ）に第１回路部材１以外の放熱手段を設けてもよい。これにより、第１の硬化熱伝導層４１に伝達された熱は、上記放熱手段によってさらに放出され易くなる。
熱伝導率λ２Tと熱伝導率λ２Sとの比：λ２T／λ２Sは、１より小さい限り特に限定されない。比：λ２T／λ２Sは、０．８未満であってよく、０．５未満であってよい。これにより、第２回路部材２の熱は実装構造体（あるいは実装チップ）全体に拡散され易くなり、第１回路部材１へと伝導され易くなる。
熱伝導率λ２Sは特に限定されないが、１Ｗ／ｍ・Ｋ以上であってよく、３Ｗ／ｍ・Ｋ以上であってよい。第１の硬化熱伝導層４１の常温における厚み方向の熱伝導率λ１Tと第２の硬化熱伝導層４２の常温における主面方向の熱伝導率λ２Sとの比：λ１T／λ２Sは、特に限定されない。なかでも、放熱効果が高まる点で、比：λ１T／λ２Sは２以下であることが好ましい。
第２の熱伝導層は、熱硬化性樹脂を含む第２樹脂組成物により構成される。
第２樹脂組成物の温度ｔにおける損失正接ｔａｎδ２は、０．３より大きくてよい。これにより、第２回路部材２が封止されるとき、第２の熱伝導層４２Ｐが流動し易くなって、主面方向の熱伝導率が高まり易くなるとともに、実装構造体１０の封止面をフラットにすることが容易になる。損失正接ｔａｎδ２の上限は特に限定されないが、例えば、１０であってよく、８であってよい。なお、このような第２の熱伝導層４２Ｐ単独では、内部空間Ｓを維持しながら封止することは困難である。
温度ｔにおける第２樹脂組成物の貯蔵せん断弾性率Ｇ２’は、１．０×１０3Ｐａ以上であってよい。貯蔵せん断弾性率Ｇ２’の上限は特に限定されないが、例えば、１．０×１０7Ｐａであってよく、１．０×１０6Ｐａであってよい。温度ｔにおける貯蔵せん断弾性率Ｇ２’がこの範囲であれば、第２の熱伝導層４２Ｐは流動し易くなって、封止面がフラットになり易い。
第２樹脂組成物は、熱硬化性樹脂および第２の熱伝導性フィラーにより構成される。第２樹脂組成物の構成は、特に限定されないが、第１樹脂組成物と同様の構成であってもよい。
第２の熱伝導性フィラーとしては、異方性の熱伝導性を有する限り特に限定されず、例えば、第１の熱伝導層４１Ｐに含まれる第１の熱伝導性フィラーと同じ材料が挙げられる。第２の熱伝導性フィラーとしては、異方性の熱伝導性を有するフィラーを単独で用いてもよいし、異方性の熱伝導性を有するフィラーと等方性の熱伝導性を有するフィラーとを組み合わせて用いてもよい。また、第２の熱伝導性フィラーの配合量は、第１の熱伝導性フィラーと同様であればよい。
第２の熱伝導性フィラーの形状は特に限定されない。なかでも、主面方向における熱伝導率を高めるためには、繊維状あるいは鱗片状のフィラーを含むことが好ましい。このようなフィラーとしては、例えば、鱗片状ＢＮがあげられる。第２の熱伝導性フィラーのうち、３０質量％以上を繊維状あるいは鱗片状にすることにより、主面方向における熱伝導率をより高くすることができる。第２の熱伝導性フィラーの平均粒径も特に限定されず、例えば０．０１μｍ以上、１００μｍ以下である。
放熱性がより高まる点で、第１の熱伝導層４１Ｐが、第１の熱伝導性フィラーとして、鱗片状ＢＮフィラーが凝集した二次粒子、Ａｌ2Ｏ3粒子、および、ＡｌＮ粒子よりなる群から選択される少なくとも一種を含み、第２の熱伝導層４２Ｐが、第２の熱伝導性フィラーとして、鱗片状ＢＮフィラーを含むことが好ましい。なかでも、第１の熱伝導性フィラーとして、鱗片状ＢＮフィラーが凝集した二次粒子およびＡｌ2Ｏ3粒子を含むことが好ましい。
粘弾性（つまり、損失正接ｔａｎδ）は、例えば、第１樹脂組成物および／または第２樹脂組成物の組成によって調整することができる。例えば、シート化剤である熱可塑性樹脂の量や種類を変更することにより、損失正接ｔａｎδを変化させることができる。なかでも、フェノキシ樹脂を用いると、容易に貯蔵せん断弾性率Ｇ２’を小さくして、ｔａｎδを大きくすることができる。第２樹脂組成物に含まれる熱可塑性樹脂の量は、熱硬化性樹脂１００質量部あたり、５質量部以上、２００質量部以下であってよく、１０質量部以上、１５０質量部以下であってよい。
第２の熱伝導層４２Ｐの厚みＴ２は、１０μｍ以上、１４００μｍ以下であってよい。これにより、封止工程において、内部空間Ｓを維持し易くなるとともに、実装構造体１０の封止面をフラットにすることが容易になる。第２の熱伝導層４２Ｐの体積抵抗率は特に限定されず、例えば、第１の熱伝導層４１Ｐと同程度であってもよいし、小さくてもよい。厚みＴ２は、１０μｍ以上、７４０μｍ以下であってよい。
積層シート４Ｐ全体の厚みＴは特に限定されないが、第２回路部材２の表面に密着させ易い点で、１１μｍ以上、１５００μｍ以下であってよく、２０μｍ以上、１０００μｍ以下であってよく、２０μｍ以上、７５０μｍ以下であってよい。
積層シート４Ｐは、さらに他の第３の層を備えていてもよい。ただし、一方の最外に第１の熱伝導層４１Ｐを配置し、第１の熱伝導層４１Ｐに隣接して第２の熱伝導層４２Ｐを配置する。つまり、第３の層は、他方の最外層として配置される。この第３の層は単層であってもよいし、複数の層の積層体であってもよい。
［実装構造体の製造方法］
本実施形態にかかる製造方法を、図４を参照しながら説明する。図４は、本実施形態にかかる製造方法を、実装部材あるいは実装構造体１０の断面により模式的に示す説明図である。
実装構造体１０は、第１回路部材１と、第１回路部材１に搭載される複数の第２回路部材２と、を備えるとともに、第１回路部材１と第２回路部材２との間に内部空間Ｓが形成された実装部材を準備する第１準備工程と、積層シート４Ｐを準備する第２準備工程と、積層シート４Ｐの第１の熱伝導層４１Ｐが第２回路部材２と対向するように、積層シート４Ｐを実装部材に配置する配置工程と、積層シート４Ｐを第１回路部材１に対して押圧するとともに、積層シート４Ｐを加熱して、内部空間Ｓを維持しながら、第２回路部材２を封止し、積層シート４Ｐを硬化させる封止工程と、を具備する方法により製造される。さらに、得られた実装構造体１０を、第２回路部材２ごとにダイシングする個片化工程を行ってもよい。
（第１準備工程）
第１回路部材１と、第１回路部材１に搭載される複数の第２回路部材２と、を備える実装部材を準備する（図４（ａ））。第２回路部材２は、例えばバンプ３を介して第１回路部材１に搭載されている。そのため、第１回路部材１と第２回路部材２との間には、内部空間Ｓが形成されている。
第１回路部材１は、例えば、半導体素子、半導体パッケージ、ガラス基板、樹脂基板、セラミック基板およびシリコン基板よりなる群から選択される少なくとも１種である。これら第１回路部材は、その表面に、ＡＣＦ（異方性導電フィルム）やＡＣＰ（異方性導電ペースト）のような導電材料層を形成したものであってもよい。樹脂基板は、リジッド樹脂基板でもフレキシブル樹脂基板でもよく、例えば、エポキシ樹脂基板（例えば、ガラスエポキシ基板）、ビスマレイミドトリアジン基板、ポリイミド樹脂基板、フッ素樹脂基板などが挙げられる。第１回路部材１は、内部に半導体チップ等を備える部品内蔵基板であってもよい。
第２回路部材２は、第１回路部材１に、例えばバンプ３を介して搭載されている。これにより、第１回路部材１と第２回路部材２との間には内部空間Ｓが形成される。第２回路部材２は、この内部空間Ｓを維持した状態で封止（中空封止）されることを要する電子部品である。第２回路部材２としては、例えば、ＲＦＩＣ、ＳＡＷ、センサーチップ（加速度センサー等）、圧電振動子チップ、水晶振動子チップ、ＭＥＭＳデバイスなどが挙げられる。
バンプ３は導電性を有しており、第１回路部材１と第２回路部材２とは、バンプ３を介して電気的に接続されている。バンプ３の高さは特に限定されないが、例えば、５μｍ以上、１５０μｍ以下であればよい。バンプ３の材料も導電性を有する限り特に限定されず、例えば、銅、金、半田ボール等が挙げられる。
すなわち、実装部材は、各種第１回路部材１上に第２回路部材２が搭載されたチップ・オン・ボード（ＣｏＢ）構造（チップ・オン・ウエハ(ＣｏＷ)、チップ・オン・フィルム（ＣｏＦ）、チップ・オン・グラス（ＣｏＧ）を含む）、チップ・オン・チップ（ＣｏＣ）構造、チップ・オン・パッケージ（ＣｏＰ）構造およびパッケージ・オン・パッケージ（ＰｏＰ）構造を有することができる。実装部材は、第２回路部材２が搭載された第１回路部材１に、さらに第１回路部材１および／または第２回路部材２を積層したような多層実装部材であってもよい。
実装部材は、さらに、第１回路部材に搭載され、発熱し得る第３回路部材（図示せず）を備えてもよい。発熱する第３回路部材が搭載されている場合であっても、積層シート４Ｐによって放熱が促進されるため、第２回路部材２への熱的影響が抑制される。第３回路部材としては、例えば、パワーアンプが挙げられる。
（第２準備工程）
第１の熱伝導層４１Ｐおよび第２の熱伝導層４２Ｐを備える積層シート４Ｐを準備する（図４（ａ））。
積層シート４Ｐの製造方法は、特に限定されない。積層シート４Ｐは、各層を別途作成した後、積層する（ラミネート法）ことにより形成されてもよいし、各層の材料を順次、コーティングする（コーティング法）ことにより形成されてもよい。
ラミネート法において、各層は、例えば、上記樹脂組成物を含む溶剤ペーストあるいは無溶剤ペースト（以下、単にペーストと総称する。）をそれぞれ調製する工程と、上記ペーストから各層を形成する工程（形成工程）と、を含む方法により形成される。この方法により、第１の熱伝導層４１Ｐおよび第２の熱伝導層４２Ｐをそれぞれ形成した後、この順に積層する。ペーストがプレゲル化剤を含む場合、形成工程の際にゲル化が行われる。ゲル化は、ペーストを薄膜化した後、薄膜を熱硬化性樹脂の硬化温度未満（例えば、７０℃以上、１５０℃以下）で、１分以上、１０分以下加熱することにより行われる。
一方、コーティング法では、上記方法により、例えば第１の熱伝導層４１Ｐを形成した後、この第１の熱伝導層４１Ｐの表面に、第２樹脂組成物を含むペーストをコーティングして第２の熱伝導層４２Ｐを形成する。この場合も、形成工程の際にゲル化が行われ得る。ゲル化は、各ペーストからそれぞれの薄膜を形成した後、逐次実施されてもよく、薄膜の積層体を形成した後に実施されてもよい。
各層（薄膜）は、例えば、ダイ、ロールコーター、ドクターブレードなどにより形成される。この場合、ペーストの粘度を、１０ｍＰａ・ｓ以上、１００００ｍＰａ・ｓ以下となるように調整することが好ましい。溶剤ペーストを用いた場合、その後、７０℃以上、１５０℃以下、１分以上、１０分以下乾燥して、溶剤を除去してもよい。上記ゲル化と溶剤の除去とは、同時に実施され得る。
（配置工程）
第１の熱伝導層４１Ｐが第２回路部材２に対向するように、積層シート４Ｐを実装部材に配置する。第３回路部材が搭載されている場合、第１の熱伝導層４１Ｐを、第２回路部材とともに第３回路部材に対向させる。
このとき、複数の第２回路部材２、さらには第３回路部材を、一枚の積層シート４Ｐで覆ってもよい。これにより、複数の第２回路部材２の表面および第２回路部材２同士の間の第１回路部材１の表面を、一括して封止することができる。
（封止工程）
積層シート４Ｐを第１回路部材１に対して押圧するとともに（図４（ｂ））、積層シート４Ｐを加熱する。これにより、内部空間Ｓを維持しながら、第２回路部材２、さらには第３回路部材が封止される。積層シート４Ｐは、第２回路部材２等の封止と同時に、あるいは第２回路部材２等が封止された後、硬化する（図４（ｃ））。
積層シート４Ｐの第１回路部材１に対する押圧は、例えば、積層シート４Ｐを、積層シート４Ｐに含まれる熱硬化性樹脂の硬化温度未満で加熱しながら行われる(熱プレス)。これにより、第２回路部材２が封止される。このとき、積層シート４Ｐは、第２回路部材２の表面に密着するとともに、第２回路部材２同士の間の第１回路部材１の表面に達するまで伸展することが容易となり、第２回路部材２の封止の信頼性が高まる。
熱プレスは、大気圧下で行ってもよいし、減圧雰囲気（例えば５０Ｐａ以上、５０，０００Ｐａ以下、好ましくは５０Ｐａ以上、３，０００Ｐａ以下）で行ってもよい。押圧時の加熱の条件は、特に限定されず、押圧方法や熱硬化性樹脂の種類に応じて適宜設定すればよい。上記加熱は、例えば、４０℃以上、２００℃以下（好ましくは５０℃以上、１８０℃以下）で、１秒以上、３００分以下（好ましくは３秒以上、３００分以下）行われる。
続いて、積層シート４Ｐを上記硬化温度で加熱して、積層シート４Ｐ中の熱硬化性樹脂を硬化させて、封止材４を形成する。積層シート４Ｐの加熱（熱硬化性樹脂の硬化）の条件は、熱硬化性樹脂の種類に応じて適宜設定すればよい。熱硬化性樹脂の硬化は、例えば、５０℃以上、２００℃以下（好ましくは１２０℃以上１８０℃以下）で、１秒以上、３００分以下（好ましくは６０分以上、３００分以下）行われる。
熱プレスと熱硬化性樹脂の硬化とは、別々に実施してもよく、同時に実施してもよい。例えば、減圧雰囲気下、積層シート４Ｐに含まれる熱硬化性樹脂の硬化温度未満で熱プレスした後、減圧を解除して、大気圧下でさらに高温で加熱して、熱硬化性樹脂を硬化させてもよい。あるいは、大気圧下で、積層シート４Ｐに含まれる熱硬化性樹脂の硬化温度未満で熱プレスした後、さらに高温で加熱して、熱硬化性樹脂を硬化させてもよい。また、減圧雰囲気下、硬化温度で熱プレスすることにより、減圧中に熱硬化性樹脂を硬化させてもよい。
以上の方法により、第１回路部材１、および、第１回路部材１に搭載された複数の第２回路部材２を備える実装部材と、実装部材を封止する封止材と、を備える実装構造体１０が得られる。
（個片化工程）
得られた実装構造体１０を、第２回路部材２ごとにダイシングする個片化工程を行ってもよい（図４（ｄ））。これにより、チップレベルの実装構造体（実装チップ２０）が得られる。
本発明の実装構造体の製造方法は、中空封止とともに高い放熱性を付与することができるため、様々な実装構造体の製造方法として有用である。また、この方法に用いられる本発明の積層シートも、様々な実装構造体の製造に適している。
１０：実装構造体
１：第１回路部材
２：第２回路部材
３：バンプ
４：封止材（積層シートの硬化物）
４１：第１の硬化熱伝導層
４２：第２の硬化熱伝導層
４Ｐ：積層シート
４１Ｐ：第１の熱伝導層
４２Ｐ：第２の熱伝導層
２０：実装チップ

Claims (11)

  1. 第１回路部材と、前記第１回路部材に搭載される複数の第２回路部材と、を備えるとともに、前記第１回路部材と前記第２回路部材との間に空間が形成された実装部材を準備する工程と、
    第１の熱伝導層と第２の熱伝導層とを備え、前記第１の熱伝導層が、少なくとも一方の最外に配置されている積層シートを準備する工程と、
    前記第１の熱伝導層が前記第２回路部材と対向するように、前記積層シートを前記実装部材に配置する配置工程と、
    前記積層シートを前記第１回路部材に対して押圧するとともに、前記積層シートを加熱して、前記空間を維持しながら前記第２回路部材を封止し、前記積層シートを硬化させる封止工程と、を具備し、
    硬化後の前記第１の熱伝導層の常温における厚み方向の熱伝導率が、主面方向の熱伝導率以上であり、
    硬化後の前記第２の熱伝導層の常温における主面方向の熱伝導率が、厚み方向の熱伝導率よりも大きい、実装構造体の製造方法。
  2. 硬化後の前記第１の熱伝導層の常温における厚み方向の熱伝導率が、１Ｗ／ｍ・Ｋ以上である、請求項１に記載の実装構造体の製造方法。
  3. 硬化後の前記第２の熱伝導層の常温における主面方向の熱伝導率が、１Ｗ／ｍ・Ｋ以上である、請求項１または２に記載の実装構造体の製造方法。
  4. 前記第１の熱伝導層は、熱硬化性樹脂を含む第１樹脂組成物により構成され、
    前記第２回路部材が封止されるときの温度ｔにおいて、
    前記第１樹脂組成物の損失正接ｔａｎδ１が、１以下である、請求項１～３のいずれか一項に記載の実装構造体の製造方法。
  5. 前記第２の熱伝導層は、熱硬化性樹脂を含む第２樹脂組成物により構成され、
    前記第２回路部材が封止されるときの温度ｔにおいて、
    前記第２樹脂組成物の損失正接ｔａｎδ２が、０．３より大きい、請求項１～４のいずれか一項に記載の実装構造体の製造方法。
  6. 前記実装部材が、第１回路部材に搭載され、発熱し得る前記第２回路部材とは異なる第３回路部材をさらに備え、
    前記配置工程において、前記第１の熱伝導層を、前記第２回路部材および前記第３回路部材に対向するように配置し、
    前記封止工程において、前記第２回路部材および前記第３回路部材が封止される、請求項１～５のいずれか一項に記載の実装構造体の製造方法。
  7. 第１回路部材と、前記第１回路部材に搭載される複数の第２回路部材と、を備えるとともに、前記第１回路部材と前記第２回路部材との間に空間が形成された実装部材を封止するために用いられる積層シートであって、
    第１の熱伝導層と第２の熱伝導層とを備え、
    前記第１の熱伝導層が、少なくとも一方の最外に配置されており、
    硬化後の前記第１の熱伝導層の常温における厚み方向の熱伝導率が、主面方向の熱伝導率以上であり、
    硬化後の前記第２の熱伝導層の常温における主面方向の熱伝導率が、厚み方向の熱伝導率よりも大きい、積層シート。
  8. 硬化後の前記第１の熱伝導層の常温における厚み方向の熱伝導率が、１Ｗ／ｍ・Ｋ以上である、請求項７に記載の積層シート。
  9. 硬化後の前記第２の熱伝導層の常温における主面方向の熱伝導率が、１Ｗ／ｍ・Ｋ以上である、請求項７または８に記載の積層シート。
  10. 前記第１の熱伝導層は、熱硬化性樹脂を含む第１樹脂組成物により構成され、
    前記第２回路部材が封止されるときの温度ｔにおいて、
    前記第１樹脂組成物の損失正接ｔａｎδ１が、１以下である、請求項７～９のいずれか一項に記載の積層シート。
  11. 前記第２の熱伝導層は、熱硬化性樹脂を含む第２樹脂組成物により構成され、
    前記第２回路部材が封止されるときの温度ｔにおいて、
    前記第２樹脂組成物の損失正接ｔａｎδ２が、０．３より大きい、請求項７～１０のいずれか一項に記載の積層シート。
JP2019545688A 2017-09-29 2018-09-28 実装構造体の製造方法およびこれに用いられる積層シート Active JP7118985B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017191944 2017-09-29
JP2017191944 2017-09-29
PCT/JP2018/036282 WO2019065976A1 (ja) 2017-09-29 2018-09-28 実装構造体の製造方法およびこれに用いられる積層シート

Publications (2)

Publication Number Publication Date
JPWO2019065976A1 JPWO2019065976A1 (ja) 2020-11-26
JP7118985B2 true JP7118985B2 (ja) 2022-08-16

Family

ID=65901469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019545688A Active JP7118985B2 (ja) 2017-09-29 2018-09-28 実装構造体の製造方法およびこれに用いられる積層シート

Country Status (8)

Country Link
US (1) US11799442B2 (ja)
EP (1) EP3690931A4 (ja)
JP (1) JP7118985B2 (ja)
KR (1) KR102522785B1 (ja)
CN (1) CN111108595A (ja)
SG (1) SG11202002477YA (ja)
TW (1) TWI754103B (ja)
WO (1) WO2019065976A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102532359B1 (ko) * 2017-10-31 2023-05-15 나가세케무텍쿠스가부시키가이샤 실장 구조체의 제조 방법 및 이것에 이용되는 시트
US20230026465A1 (en) * 2021-07-21 2023-01-26 Skyworks Solutions, Inc. Surface acoustic wave device having enhanced power durability
JP7696251B2 (ja) * 2021-08-06 2025-06-20 日東電工株式会社 封止用樹脂シートおよび電子部品装置
CN113992174A (zh) * 2021-11-03 2022-01-28 北京超材信息科技有限公司 声学装置封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160607A (ja) 1999-12-02 2001-06-12 Polymatech Co Ltd 異方性熱伝導性シート
JP2008098419A (ja) 2006-10-12 2008-04-24 Hitachi Chem Co Ltd 封止フィルム、及びこれを用いた半導体装置
JP2013118260A (ja) 2011-12-02 2013-06-13 Nagase Chemtex Corp 中空構造電子部品
WO2015019846A1 (ja) 2013-08-07 2015-02-12 日東電工株式会社 中空型電子デバイス封止用樹脂シート及び中空型電子デバイスパッケージの製造方法
JP2017092103A (ja) 2015-11-04 2017-05-25 日東電工株式会社 中空型電子デバイス封止用シート、及び、中空型電子デバイスパッケージの製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900383B2 (en) * 2001-03-19 2005-05-31 Hewlett-Packard Development Company, L.P. Board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
DE10136743B4 (de) * 2001-07-27 2013-02-14 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelementes
JP4383768B2 (ja) * 2003-04-23 2009-12-16 スリーエム イノベイティブ プロパティズ カンパニー 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
US7228894B2 (en) * 2004-04-30 2007-06-12 Hewlett-Packard Development Company, L.P. Heat spreader with controlled Z-axis conductivity
GB0700917D0 (en) 2007-01-17 2007-02-28 Queen Mary & Westfield College Structures with improved properties
US7687895B2 (en) * 2007-04-30 2010-03-30 Infineon Technologies Ag Workpiece with semiconductor chips and molding, semiconductor device and method for producing a workpiece with semiconductors chips
DE102007020656B4 (de) * 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
JP2010034254A (ja) * 2008-07-29 2010-02-12 Mitsubishi Chemicals Corp 三次元ｌｓｉ
US8093106B2 (en) 2009-09-23 2012-01-10 Chipmos Technologies Inc. Method for manufacturing packaging structure
JP5421751B2 (ja) 2009-12-03 2014-02-19 スタンレー電気株式会社 半導体発光装置
JP5349432B2 (ja) * 2010-09-06 2013-11-20 日東電工株式会社 電子部品装置の製法およびそれに用いる電子部品封止用樹脂組成物シート
CN103081095B (zh) * 2010-10-28 2015-07-15 京瓷株式会社 电子装置
US9414530B1 (en) * 2012-12-18 2016-08-09 Amazon Technologies, Inc. Altering thermal conductivity in devices
JP5735036B2 (ja) * 2013-05-23 2015-06-17 日東電工株式会社 電子部品装置の製造方法、及び、積層シート
JP6259608B2 (ja) 2013-08-09 2018-01-10 日東電工株式会社 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
JP6584752B2 (ja) 2014-06-12 2019-10-02 日東電工株式会社 封止用樹脂シート
JP2016001685A (ja) * 2014-06-12 2016-01-07 日東電工株式会社 電子デバイス装置の製造方法
JP6375756B2 (ja) * 2014-07-28 2018-08-22 大日本印刷株式会社 太陽電池モジュール用の封止材シート及びその製造方法
JP6254509B2 (ja) * 2014-11-07 2017-12-27 信越化学工業株式会社 電磁波シールド性支持基材付封止材及び封止後半導体素子搭載基板、封止後半導体素子形成ウエハ並びに半導体装置
WO2016098697A1 (ja) * 2014-12-19 2016-06-23 リンテック株式会社 樹脂膜形成用シート積層体
US9647189B2 (en) * 2015-01-26 2017-05-09 Cooledge Lighting Inc. Methods for adhesive bonding of electronic devices
JP6520257B2 (ja) * 2015-03-18 2019-05-29 大日本印刷株式会社 太陽電池モジュール用の封止材シート、及び太陽電池モジュール
JP6603174B2 (ja) * 2016-05-11 2019-11-06 信越化学工業株式会社 半導体装置、及び半導体装置の製造方法
US20180062611A1 (en) * 2016-08-26 2018-03-01 Wisol Co., Ltd. Rf module including saw device, method of manufacturing the rf module, the saw device, and method of manufacturing the saw device
JP6467689B2 (ja) 2017-03-13 2019-02-13 ナガセケムテックス株式会社 中空構造電子部品
US10930633B2 (en) * 2018-06-29 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Buffer design for package integration

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160607A (ja) 1999-12-02 2001-06-12 Polymatech Co Ltd 異方性熱伝導性シート
JP2008098419A (ja) 2006-10-12 2008-04-24 Hitachi Chem Co Ltd 封止フィルム、及びこれを用いた半導体装置
JP2013118260A (ja) 2011-12-02 2013-06-13 Nagase Chemtex Corp 中空構造電子部品
WO2015019846A1 (ja) 2013-08-07 2015-02-12 日東電工株式会社 中空型電子デバイス封止用樹脂シート及び中空型電子デバイスパッケージの製造方法
JP2017092103A (ja) 2015-11-04 2017-05-25 日東電工株式会社 中空型電子デバイス封止用シート、及び、中空型電子デバイスパッケージの製造方法

Also Published As

Publication number Publication date
TWI754103B (zh) 2022-02-01
US20200287518A1 (en) 2020-09-10
EP3690931A1 (en) 2020-08-05
TW201921612A (zh) 2019-06-01
EP3690931A4 (en) 2021-02-17
KR102522785B1 (ko) 2023-04-18
KR20200066611A (ko) 2020-06-10
US11799442B2 (en) 2023-10-24
CN111108595A (zh) 2020-05-05
JPWO2019065976A1 (ja) 2020-11-26
SG11202002477YA (en) 2020-04-29
WO2019065976A1 (ja) 2019-04-04

Similar Documents

Publication Publication Date Title
TWI770330B (zh) 安裝結構體之製造方法及其所用之片材
JP7118985B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート
JP6018967B2 (ja) 熱硬化性封止樹脂シート及び電子部品パッケージの製造方法
JP7224296B2 (ja) 実装構造体の製造方法およびこれに用いられるシート
CN111108596B (zh) 安装结构体的制造方法及其中使用的片材
JP6894076B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート
JP6975547B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート
WO2016080116A1 (ja) 半導体装置の製造方法
JP6865340B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート
JP7139600B2 (ja) 熱伝導性絶縁接着シート、および該シートの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220803

R150 Certificate of patent or registration of utility model

Ref document number: 7118985

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150