[go: up one dir, main page]

JP7113651B2 - 逆行的なプロファイルを有する凹状フィーチャのボイドのない充填方法 - Google Patents

逆行的なプロファイルを有する凹状フィーチャのボイドのない充填方法 Download PDF

Info

Publication number
JP7113651B2
JP7113651B2 JP2018076139A JP2018076139A JP7113651B2 JP 7113651 B2 JP7113651 B2 JP 7113651B2 JP 2018076139 A JP2018076139 A JP 2018076139A JP 2018076139 A JP2018076139 A JP 2018076139A JP 7113651 B2 JP7113651 B2 JP 7113651B2
Authority
JP
Japan
Prior art keywords
gas
recessed features
silanol
substrate
halogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018076139A
Other languages
English (en)
Other versions
JP2018182325A5 (ja
JP2018182325A (ja
Inventor
エヌ．タピリー カンダバラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2018182325A publication Critical patent/JP2018182325A/ja
Publication of JP2018182325A5 publication Critical patent/JP2018182325A5/ja
Application granted granted Critical
Publication of JP7113651B2 publication Critical patent/JP7113651B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

関連出願の相互参照
この出願は、２０１７年４月１１日に出願された米国仮特許出願番号第６２／４８４，３４３号に関するものであり、この優先権を主張し、その全内容は、参照によって本願明細書に組み込まれる。
技術分野
本発明は、基板を処理するための方法に関するものであり、特には、半導体デバイス内に見られる微細な凹状フィーチャのボイドのない材料充填のための方法に関するものである。
より小さいトランジスタが製造されるにつれて、パターン化フィーチャの限界寸法（ＣＤ）又は解像度は、製造するのがより困難になっている。費用効果的なスケーリングが、極紫外線（ＥＵＶ）リソグラフィの導入後にさえ継続できるように、自己整合パターニングは、オーバレイ駆動パターニングを置換する必要がある。ばらつきの減少、スケーリングの拡大、強化したＣＤ及びプロセスコントロールを可能にするパターニングのオプションが必要である。薄膜の選択的な堆積、例えば、微細な凹状フィーチャのボイドのない充填は、高度にスケーリングされた技術ノードにおけるパターニングの鍵となるステップである。しかしながら、トレンチがボイドを有さないように、逆行的なプロファイル（ボトルネック）を有するトレンチを材料で充填することは極めて困難である。
二酸化ケイ素（ＳｉＯ２）は、シリコン・マイクロエレクトロニクス・デバイスにおいて最も一般的な誘電材料である。しかしながら、その重要性にもかかわらず、微細な凹状フィーチャをＳｉＯ２材料でボイドなくかつ継ぎ目なく（シームレスに）充填することは、低温で達成するのが困難であると判明した。図１Ａ及び図１Ｂは、逆行的なプロファイルを有する凹状フィーチャの充填時に材料内に形成されるボイドの問題を断面図によって概略的に示す。図１Ａは、ベース層１００上の膜１０２内に形成される、逆行的なプロファイルを有する凹状フィーチャ１０４を示す。凹状フィーチャ１０４にＳｉＯ２のような材料をいかなるボイドも形成せずに充填することは、極めて困難である。図１Ｂは、凹状フィーチャ１０４の開口が堆積されているＳｉＯ２によって塞がれているとき、ＳｉＯ２材料内に形成されるボイド１０８を示す。図２は、ＳｉＯ２が充填した、逆行的なプロファイルを有する凹状フィーチャ内に形成されるボイドの走査型電子顕微鏡（ＳＥＭ）画像を示す。
微細な凹状フィーチャのボイドのない充填は、半導体製造における多くの応用のために重要である。多くのギャップ充填応用は、微細な凹状フィーチャのボイドのないＳｉＯ２充填に依存し、ここで、ＳｉＯ２充填の全厚さにわたって、同じエッチング・レートを提供するために、ＳｉＯ２は、高品質であり、ボイドのないことが必要である。
半導体デバイス内に見られる微細な凹状フィーチャのボイドのない材料充填のための方法が記載されている。一実施形態によれば、方法は、開口、側壁及び底を有する凹状フィーチャを含むパターン化基板を提供し、側壁は、凹状フィーチャの頂部から凹状フィーチャの底まで延在する方向に対して逆行的なプロファイルのエリアを含むステップと、基板を金属含有触媒層でコーティングするステップと、凹状フィーチャの開口に近い金属含有触媒層の一部を、ハロゲン含有ガスへの露出によって非活性化するステップと、ハロゲン含有ガスによって非活性化されなかった、凹状フィーチャ内の金属含有触媒層上に材料を選択的に堆積するステップと、を含む。方法は、コーティングステップ、非活性化ステップ及び選択的堆積ステップを少なくとも１回繰り返し、追加の量の材料をボイドなしで凹状フィーチャ内に堆積するステップをさらに含むことができる。
本発明の一実施形態によれば、方法は、開口、側壁及び底を有する凹状フィーチャを含むパターン化基板を提供し、側壁は、凹状フィーチャの頂部から凹状フィーチャの底まで延在する方向に対して逆行的なプロファイルのエリアを含むステップと、基板をＡｌＭｅ３触媒層でコーティングするステップと、凹状フィーチャの開口に近いＡｌＭｅ３触媒層の一部を、ハロゲン含有ガスへの露出によって非活性化するステップと、ハロゲン含有ガスによって非活性化されなかった、凹状フィーチャ内のＡｌＭｅ３触媒層上に、ある量のＳｉＯ２材料を選択的に堆積するステップと、コーティングステップ、非活性化ステップ及び選択的堆積ステップを少なくとも１回繰り返し、ＳｉＯ２材料が凹状フィーチャを完全に充填するまで、追加の量のＳｉＯ２材料を堆積するステップと、を含む。
この明細書に組み込まれ、一部を構成する添付の図面は、上述した本発明の一般的説明及び以下の詳細な説明とともに、本発明の実施形態を示し、本発明を説明するように機能する。
図１Ａ及び図１Ｂは、逆行的なプロファイルを有する凹状フィーチャの充填時に材料内に形成されるボイドの問題を断面図によって概略的に示す。 逆行的なプロファイルを有する凹状フィーチャのＳｉＯ２充填内に形成されるボイドのＳＥＭ画像を示す。 図３Ａ～図３Ｇは、本発明の一実施形態に従って、逆行的なプロファイルを有する凹状フィーチャのボイドのない充填方法を断面図によって概略的に示す。 本発明の一実施形態に従って、基板を処理するためのプロセスフロー図である。 本発明の一実施形態に従って、ＳｉＯ２の厚さを、堆積サイクル数の関数として示す。 図６Ａ及び図６Ｂは、本発明の一実施形態に従って、逆行的なプロファイルを有する凹状フィーチャのボイドのないＳｉＯ２充填の透過電子顕微鏡（ＴＥＭ）画像を示す。
図３Ａ～図３Ｇは、本発明の一実施形態に従って、逆行的なプロファイルを有する凹状フィーチャのボイドのない充填方法を断面図によって概略的に示し、図４は、本発明の一実施形態に従って、基板を処理するためのプロセスフロー図である。図４において、プロセスフロー４００は、４０２において、開口、側壁及び底を有する凹状フィーチャを含むパターン化基板を提供し、側壁は、凹状フィーチャの頂部から凹状フィーチャの底まで延在する方向に対して逆行的なプロファイルのエリアを含むステップを含む。図３Ａは、ベース層３００上の膜３０２内に形成される逆行的なプロファイルを有する凹状フィーチャ３０４を有する基板３を示す。凹状フィーチャ３０４は、開口３０５、側壁３０１及び底３０３を有する。凹状フィーチャの底３０３の近くの幅は、例えば、５ｎｍと１０ｎｍとの間、１０ｎｍと２０ｎｍとの間、２０ｎｍと５０ｎｍとの間、５０ｎｍと１００ｎｍとの間、１００ｎｍと２００ｎｍとの間、１０ｎｍと５０ｎｍとの間又は１０ｎｍと１００ｎｍとの間とすることができる。凹状フィーチャ３０４の深さは、例えば、２５ｎｍ、５０ｎｍ、１００ｎｍ、２００ｎｍ又は２００ｎｍ超とすることができる。一例では、凹状フィーチャは、底３０３の近くの幅が、約１０ｎｍと約５０ｎｍとの間であり、深さが、約１００ｎｍと約３００ｎｍとの間とすることができる。いくつかの例では、膜３０２及びベース層３００は、Ｓｉ、ＳｉＧｅ、ＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＯ２、ＩＩＩ－Ｖ半導体又は金属（例えば、Ｒｕ、Ｃｏ、Ｗ又はＮｉ）を含むことができる。
方法は、４０４において、パターン化基板３を金属含有触媒層３０６でコーティングするステップをさらに含む。これは、図３Ｂに概略的に示される。金属含有触媒層３０６は、基板３を、金属含有前駆体ガスを含む飽和量のガスに露出することによって形成されてもよい。金属含有触媒層の役割は、金属含有触媒層３０６と反応するガス露出によって次の材料堆積を可能にすることである。一実施形態によれば、金属含有触媒層は、アルミニウム（Ａｌ）、チタン（Ｔｉ）又はそれらの組み合わせを含むことができる。一実施形態によれば、金属含有触媒層は、Ａｌ含有前駆体及びＴｉ含有前駆体を含むことができる。本発明の実施形態は、多種多様なＡｌ含有前駆体を利用してもよい。例えば、多くのアルミニウム前駆体は、式：
ＡｌＬ１Ｌ２Ｌ３Ｄｘ
を有し、Ｌ１、Ｌ２、Ｌ３は、個々のアニオン性配位子であり、Ｄは、中性のドナー配位子であり、ｘは、０、１又は２とすることができる。Ｌ１、Ｌ２、Ｌ３配位子の各々は、アルコキシド、ハロゲン化物、アリールオキシド、アミド、シクロペンタジエニル、アルキル、シリル、アミジナート、β－ジケトナート、ケトイミナート、シラノエート及びカルボン酸塩の群から個々に選択されてもよい。Ｄ配位子は、エーテル、フラン、ピリジン、ピロール、ピロリジン、アミン、クラウンエーテル、グライム及びニトリルの群から選択されてもよい。
アルミニウム前駆体の他の例は、ＡｌＭｅ３、ＡｌＥｔ３、ＡｌＭｅ２Ｈ、［Ａｌ（ＯｓＢｕ）３］４、Ａｌ（ＣＨ３ＣＯＣＨＣＯＣＨ３）３、ＡｌＣｌ３、ＡｌＢｒ３、ＡｌＩ３、Ａｌ（ＯｉＰｒ）３、［Ａｌ（ＮＭｅ２）３］２、Ａｌ（ｉＢｕ）２Ｃｌ、Ａｌ（ｉＢｕ）３、Ａｌ（ｉＢｕ）２Ｈ、ＡｌＥｔ２Ｃｌ、Ｅｔ３Ａｌ２（ＯｓＢｕ）３及びＡｌ（ＴＨＤ）３を含む。
本発明の実施形態は、多種多様なＴｉ含有前駆体を利用してもよい。例は、「Ｔｉ－Ｎ」分子内結合を有するＴｉ含有前駆体を含み、Ｔｉ（ＮＥｔ２）４（ＴＤＥＡＴ）、Ｔｉ（ＮＭｅＥｔ）４（ＴＥＭＡＴ）、Ｔｉ（ＮＭｅ２）４（ＴＤＭＡＴ）を含む。他の例は、「Ｔｉ－Ｃ」分子内結合を含むＴｉ含有前駆体を含み、Ｔｉ（ＣＯＣＨ３）（η５－Ｃ５Ｈ５）２Ｃｌ、Ｔｉ（η５－Ｃ５Ｈ５）Ｃｌ２、Ｔｉ（η５－Ｃ５Ｈ５）Ｃｌ３、Ｔｉ（η５－Ｃ５Ｈ５）２Ｃｌ２、Ｔｉ（η５－Ｃ５（ＣＨ３）５）Ｃｌ３、Ｔｉ（ＣＨ３）（η５－Ｃ５Ｈ５）２Ｃｌ、Ｔｉ（η５－Ｃ９Ｈ７）２Ｃｌ２、Ｔｉ（（η５－Ｃ５（ＣＨ３）５）２Ｃｌ、Ｔｉ（（η５－Ｃ５（ＣＨ３）５）２Ｃｌ２、Ｔｉ（η５－Ｃ５Ｈ５）２（μ－Ｃｌ）２、Ｔｉ（η５－Ｃ５Ｈ５）２（ＣＯ）２、Ｔｉ（ＣＨ３）３（η５－Ｃ５Ｈ５）、Ｔｉ（ＣＨ３）２（η５－Ｃ５Ｈ５）２、Ｔｉ（ＣＨ３）４、Ｔｉ（η５－Ｃ５Ｈ５）（η７－Ｃ７Ｈ７）、Ｔｉ（η５－Ｃ５Ｈ５）（η８－Ｃ８Ｈ８）、Ｔｉ（Ｃ５Ｈ５）２（η５－Ｃ５Ｈ５）２、Ｔｉ（（Ｃ５Ｈ５）２）２（η－Ｈ）２、Ｔｉ（η５－Ｃ５（ＣＨ３）５）２、Ｔｉ（η５－Ｃ５（ＣＨ３）５）２（Ｈ）２及びＴｉ（ＣＨ３）２（η５－Ｃ５（ＣＨ３）５）２である。ＴｉＣｌ４は、「Ｔｉ－ハロゲン」結合を含むハロゲン化チタン前駆体の例である。
方法は、４０６において、凹状フィーチャ３０４の開口３０５に近い金属含有触媒層３０６の一部を、ハロゲン含有ガスへの露出によって非活性化するステップをさらに含む。金属含有触媒層３０６の非活性化部分３０７は、図３Ｃに概略的に示される。多くのハロゲン含有ガスは、接触すると、金属含有触媒層３０６と直ちに反応するか又は置換し、このことにより、凹状フィーチャ３０４の開口３０５の近くで、次の材料堆積の触媒作用ができないハロゲン含有面を形成する。ハロゲン含有ガスは、凹状フィーチャの開口の近くのみで基板に影響を及ぼし、プロセスチャンバから排気される前、ガス拡散によって凹状フィーチャの底にはほとんど到達せず、ハロゲン含有ガスの有効な露出は、日常実験により、例えば、ハロゲン含有ガスのガス流量及び濃度ならびにガス露出時間を変化させることにより測定されてもよい。
ハロゲン含有ガスは、例えば、さまざまな塩素含有ガス及び臭素含有ガスから選択されてもよい。いくつかの例では、ハロゲン含有ガスは、Ｃｌ２、ＢＣｌ３、ＣＣｌ４、ＴｉＣｌ４、ＨＣｌ、ＨＢｒ又はそれらの組み合わせを含んでもよい。
方法は、４０８において、ハロゲン含有ガスによって非活性化されなかった金属含有触媒層３０６上に材料３０８を選択的に堆積するステップをさらに含む。これは、図３Ｄに概略的に示される。金属含有触媒層３０６の非活性化部分３０７は、材料３０８の堆積の間又は後に（例えば、熱処理によって）除去されてもよいので、図３Ｄには示されない。
一実施形態によれば、凹状フィーチャ内に堆積される材料３０４は、ＳｉＯ２材料を含むことができる。ＳｉＯ２材料は、任意の酸化及び加水分解剤なしで、かつ、プラズマなしで、基板３を、約１５０℃以下の基板温度で、シラノールガスを含むプロセスガスに露出することによって堆積可能である。一例では、シラノールガスは、トリス（ｔｅｒｔ－ペントキシ）シラノール（ＴＰＳＯＬ）、トリス（ｔｅｒｔ－ブトキシ）シラノール及びビス（ｔｅｒｔ－ブトキシ）（イソプロポキシ）シラノールからなる群から選択されてもよい。露出により、約５～６ｎｍのＳｉＯ２材料が金属含有触媒層上に堆積し、次に、堆積は、ＳｉＯ２材料によって金属含有触媒層３０６がブロックされることにより自動的に止まる。
いくつかの例では、プロセスガスは、不活性ガス、例えばアルゴンをさらに含んでもよい。一実施形態では、プロセスガスは、シラノールガス及び不活性ガスからなってもよい。さらに、一実施形態によれば、基板温度は、露出する間、約１２０℃以下でもよい。他の実施形態では、基板温度は、約１００℃以下でもよい。
コーティングステップ、非活性化ステップ及び選択的堆積ステップは、堆積サイクルと呼ばれる。一実施形態によれば、４１０において、堆積サイクルは、少なくとも一回繰り返され、追加の量の材料３０８をボイドなしで凹状フィーチャ３０４内に堆積してもよい。これは、図３Ｅ～図３Ｇに概略的に示され、凹状フィーチャ３０４は、材料３０８で完全に充填されている。材料３０８の組成は、数原子百分率の金属含有触媒を含むことができる。
図５は、本発明の一実施形態に従って、ＳｉＯ２の厚さを、堆積サイクル数の関数として示す。図は、シラノールガスを用いて次のＳｉＯ２堆積上のＡｌＭｅ３コーティングされた全体的な基板のＴｉＣｌ４ガス露出の効果を示す。トレース５００は、非活性化ステップを含まないが、１５０℃でのＡｌＭｅ３及びシラノール（ＴＰＳＯＬ）の順次露出を含む堆積サイクルの結果を示す。各堆積サイクルでは、約４～６ｎｍのＳｉＯ２材料がＡｌＭｅ３触媒層上に堆積した。トレース５２０は、１５０℃でのＡｌＭｅ３、ＴｉＣｌ４及びシラノール（ＴＰＳＯＬ）の順次露出を用いた非活性化ステップを含む堆積サイクルの結果を示す。ＴｉＣｌ４露出の非活性化効果は、図５のトレース５００及び５０２を比較することによって、明らかに見られる。
図６Ａ及び図６Ｂは、本発明の一実施形態に従って、逆行的なプロファイルを有する凹状フィーチャのボイドのないＳｉＯ２充填の透過電子顕微鏡（ＴＥＭ）画像を示す。図６Ａは、充填された凹状フィーチャの上部を示し、図６Ｂは、充填された凹状フィーチャの下部を示す。凹状フィーチャは、より大きい凹状フィーチャをＳｉＯ２でバックフィルすることによって準備された。テスト構造は、基板６００と、逆行的なプロファイルを有する凹状フィーチャを形成するバックフィルされたＳｉＯ２層６０２と、１６回の堆積サイクルを用いて堆積されたボイドのないＳｉＯ２材料６０４と、を含み、堆積サイクルは、１５０℃でのＡｌＭｅ３、ＴｉＣｌ４（０．２秒のガスパルス）及びシラノール（ＴＰＳＯＬ）の順次露出を含んでいた。
微細な凹状フィーチャのボイドのない材料充填は、周知の堆積システムを用いて実行されてもよい。一例では、シングルウェハ（基板）装置は、基板を支持及び加熱するための基材ホルダを含むプロセスチャンバと、プロセスチャンバから排気するためのポンピングシステムと、基板を処理するためのガスを順次導入するためのガス注入口マニホルド（シャワーヘッド）と、を含む。ガスは、金属含有触媒（例えば、ＡｌＭｅ３）、ハロゲン含有ガス（例えば、Ｃｌ２又はＴｉＣｌ４）及びシラノールガス（例えば、ＴＰＳＯＬ）を含むことができる。他の例では、「レイジー・スーザン（回転）」タイプの構成を有するマルチウェハ装置が用いられてもよく、複数の基板は、共通軸線のまわりで回転し、異なるガスに順次露出される。ガスは、金属含有触媒（例えば、ＴＭＡ）、ハロゲン含有ガス（例えば、Ｃｌ２又はＴｉＣｌ４）及びシラノールガス（例えば、ＴＰＳＯＬ）を含むことができる。パージング領域もまた、順次ガス露出の間に装置からガスを除去するために用いられてもよい。
半導体製造において用いられる微細な凹状フィーチャのボイドのない材料充填のための方法は、各種実施形態において開示されてきた。本発明の実施形態の上述した説明は、図示及び説明のために提示されてきた。それは、包括的であることを意図しないし、本発明を開示される正確な形に制限することも意図しない。この説明及び次の請求項は、説明目的のためのみに用いられ、制限するものとして解釈されてはならない用語を含む。関連技術の当業者は、多くの修正及び変更が上述した教示を考慮して可能であると認識することができる。当業者は、図面に示される各種要素のさまざまな均等の組み合わせ及び代替を認識するものである。それゆえ、本発明の範囲は、この詳細な説明によってではなく、むしろ本願明細書に添付される請求項によって制限されることが意図される。

Claims (18)

  1. 基板処理方法であって、
    開口、側壁及び底を有する凹状フィーチャを含むパターン化された基板を提供するステップであって、前記側壁は、前記凹状フィーチャの頂部から前記凹状フィーチャの前記底まで延在する方向に対して逆行的なプロファイルのエリアを含む、提供ステップと、
    前記基板を金属含有触媒層でコーティングするステップであって、前記基板をＡｌＭｅ３ガスに露出するステップを含む、コーティングステップと、
    前記凹状フィーチャの前記開口に近い前記金属含有触媒層の一部を、ハロゲン含有ガスへの露出によって非活性化するステップであって、前記ハロゲン含有ガスは、Ｃｌ ２ 、ＢＣｌ ３ 、ＣＣｌ ４ 、ＴｉＣｌ ４ 又はそれらの組み合わせを含む、非活性化ステップ
    と、
    前記ハロゲン含有ガスによって非活性化されなかった、前記凹状フィーチャ内の前記金属含有触媒層上に材料を選択的に堆積する、選択的堆積ステップと、
    を含む方法。
  2. 前記コーティングステップ、前記非活性化ステップ及び前記選択的堆積ステップを少なくとも１回繰り返し、追加の量の前記材料をボイドなしで前記凹状フィーチャ内に堆積するステップをさらに含む、
    請求項１に記載の方法。
  3. 前記繰り返しは、前記材料が前記凹状フィーチャを完全に充填されるまで実行される、
    請求項２に記載の方法。
  4. 前記材料は、ＳｉＯ２を含む、
    請求項１に記載の方法。
  5. 前記ＳｉＯ２は、任意の酸化及び加水分解剤なしで、かつ、プラズマなしで、前記基板を、約１５０℃の以下の基板温度で、シラノールガスを含むプロセスガスに露出することによって堆積される、
    請求項４に記載の方法。
  6. 前記プロセスガスは、シラノールガス及び不活性ガスからなる、
    請求項５に記載の方法。
  7. 前記シラノールガスは、トリス（ｔｅｒｔ－ペントキシ）シラノール、トリス（ｔｅｒｔ－ブトキシ）シラノール及びビス（ｔｅｒｔ－ブトキシ）（イソプロポキシ）シラノールからなる群から選択される、
    請求項５に記載の方法。
  8. 基板処理方法であって、
    開口、側壁及び底を有する凹状フィーチャを含むパターン化された基板を提供するステップであって、前記側壁は、前記凹状フィーチャの頂部から前記凹状フィーチャの前記底まで延在する方向に対して逆行的なプロファイルのエリアを含む、提供ステップと、
    前記基板をアルミニウム含有触媒層でコーティングする、コーティングステップと、
    前記凹状フィーチャの前記開口に近い前記アルミニウム含有触媒層の一部を、Ｃｌ２を含むハロゲン含有ガスへの露出によって非活性化する、非活性化ステップと、
    前記ハロゲン含有ガスによって非活性化されなかった、前記凹状フィーチャ内の前記アルミニウム含有触媒層上に、ある量のＳｉＯ２材料を選択的に堆積する、選択的堆積ステップと、
    を含む方法。
  9. 前記コーティングステップ、前記非活性化ステップ及び前記選択的堆積ステップを少なくとも１回繰り返し、追加の量の前記ＳｉＯ２材料をボイドなしで前記凹状フィーチャ内に堆積するステップをさらに含む、
    請求項８に記載の方法。
  10. 前記繰り返しは、前記ＳｉＯ２材料が前記凹状フィーチャを完全に充填するまで実行される、
    請求項９に記載の方法。
  11. 前記ＳｉＯ２材料は、任意の酸化及び加水分解剤なしで、かつ、プラズマなしで、前記基板を、約１５０℃以下の基板温度で、シラノールガスを含むプロセスガスに露出することによって堆積される、
    請求項８に記載の方法。
  12. 前記プロセスガスは、シラノールガス及び不活性ガスからなる、
    請求項１１に記載の方法。
  13. 前記シラノールガスは、トリス（ｔｅｒｔ－ペントキシ）シラノール、トリス（ｔｅｒｔ－ブトキシ）シラノール及びビス（ｔｅｒｔ－ブトキシ）（イソプロポキシ）シラノールからなる群から選択される、
    請求項１１に記載の方法。
  14. 基板処理方法であって、
    開口、側壁及び底を有する凹状フィーチャを含むパターン化された基板を提供するステップであって、前記側壁は、前記凹状フィーチャの頂部から前記凹状フィーチャの前記底まで延在する方向に対して逆行的なプロファイルのエリアを含む、提供ステップと、
    前記基板をＡｌＭｅ３含有触媒層でコーティングする、コーティングステップと、
    前記凹状フィーチャの前記開口に近い前記ＡｌＭｅ３含有触媒層の一部を、ハロゲン含有ガスへの露出によって非活性化するステップであって、前記ハロゲン含有ガスは、Ｃｌ ２ 、ＢＣｌ ３ 、ＣＣｌ ４ 、ＴｉＣｌ ４ 又はそれらの組み合わせを含む、非活性化ステップと、
    前記ハロゲン含有ガスによって非活性化されなかった、前記凹状フィーチャ内の前記ＡｌＭｅ３含有触媒層上に、ある量のＳｉＯ２材料を選択的に堆積する、選択的堆積ステップと、
    前記コーティングステップ、前記非活性化ステップ及び前記選択的堆積ステップを少なくとも１回繰り返し、前記ＳｉＯ２材料が前記凹状フィーチャを完全に充填するまで、追加の量の前記ＳｉＯ２材料を堆積する、堆積ステップと、
    を含む方法。
  15. 前記ＳｉＯ２材料は、任意の酸化及び加水分解剤なしで、かつ、プラズマなしで、前記基板を、約１５０℃以下の基板温度で、シラノールガスを含むプロセスガスに露出することによって堆積され、前記シラノールガスは、トリス（ｔｅｒｔ－ペントキシ）シラノール、トリス（ｔｅｒｔ－ブトキシ）シラノール及びビス（ｔｅｒｔ－ブトキシ）（イソプロポキシ）シラノールからなる群から選択される、
    請求項１４に記載の方法。
  16. 前記コーティングステップは、前記基板をＡｌＭｅ３ガスに露出するステップを含む、
    請求項８記載の方法。
  17. 前記ＳｉＯ２材料は、任意の酸化及び加水分解剤なしで、かつ、プラズマなしで、前記基板を、約１５０℃以下の基板温度で、シラノールガスを含むプロセスガスに露出することによって堆積される、
    請求項１４記載の方法。
  18. 前記ハロゲン含有ガスはＣｌ２を含む、
    請求項１４記載の方法。
JP2018076139A 2017-04-11 2018-04-11 逆行的なプロファイルを有する凹状フィーチャのボイドのない充填方法 Active JP7113651B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762484343P 2017-04-11 2017-04-11
US62/484,343 2017-04-11

Publications (3)

Publication Number Publication Date
JP2018182325A JP2018182325A (ja) 2018-11-15
JP2018182325A5 JP2018182325A5 (ja) 2021-05-20
JP7113651B2 true JP7113651B2 (ja) 2022-08-05

Family

ID=63710405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018076139A Active JP7113651B2 (ja) 2017-04-11 2018-04-11 逆行的なプロファイルを有する凹状フィーチャのボイドのない充填方法

Country Status (3)

Country Link
US (1) US10453737B2 (ja)
JP (1) JP7113651B2 (ja)
KR (1) KR102545882B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI801385B (zh) * 2017-05-15 2023-05-11 日商東京威力科創股份有限公司 用於進階圖案化應用之原位選擇性沉積及蝕刻
TWI790372B (zh) 2018-04-09 2023-01-21 日商東京威力科創股份有限公司 具有用於低電容內連線之氣隙的半導體元件形成方法
CN113454266A (zh) * 2019-01-22 2021-09-28 艾瑞科公司 使用催化剂阻断剂形成图案

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245448A (ja) 2009-04-09 2010-10-28 Tokyo Electron Ltd 成膜装置、成膜方法及び記憶媒体

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0370775B1 (en) * 1988-11-21 1996-06-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US6355567B1 (en) * 1999-06-30 2002-03-12 International Business Machines Corporation Retrograde openings in thin films
KR100814980B1 (ko) 2000-09-28 2008-03-18 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 산화물, 규산염 및 인산염의 증기를 이용한 석출
KR100996816B1 (ko) 2002-03-28 2010-11-25 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 이산화규소 나노라미네이트의 증기증착
US7098128B2 (en) * 2004-09-01 2006-08-29 Micron Technology, Inc. Method for filling electrically different features
US7625820B1 (en) * 2006-06-21 2009-12-01 Novellus Systems, Inc. Method of selective coverage of high aspect ratio structures with a conformal film
KR20090095391A (ko) * 2008-03-05 2009-09-09 주식회사 하이닉스반도체 반도체 소자의 컨택 플러그 형성방법
US9349637B2 (en) * 2014-08-21 2016-05-24 Lam Research Corporation Method for void-free cobalt gap fill

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245448A (ja) 2009-04-09 2010-10-28 Tokyo Electron Ltd 成膜装置、成膜方法及び記憶媒体

Also Published As

Publication number Publication date
KR20180114853A (ko) 2018-10-19
US10453737B2 (en) 2019-10-22
JP2018182325A (ja) 2018-11-15
US20180294181A1 (en) 2018-10-11
KR102545882B1 (ko) 2023-06-20

Similar Documents

Publication Publication Date Title
JP7577449B2 (ja) ３ｄ－ｎａｎｄデバイスでのワードライン分離のための方法
TWI698544B (zh) 選擇性地沈積材料的方法及選擇性地沈積金屬氧化物膜的方法
KR102280318B1 (ko) 주기적인 알루미늄 산질화물 퇴적
JP6306661B2 (ja) 自己組織化単分子層を用いたａｌｄ抑制層の形成方法
KR101870501B1 (ko) 텅스텐 막의 성막 방법
JP7655948B2 (ja) 誘電体選択性改善のためのフッ素を含有しないタングステンの原子層堆積
KR102445015B1 (ko) 선택적 SiO2 퇴적을 사용하여 자기 정렬된 콘택을 형성하는 방법
US11646227B2 (en) Method of forming a semiconductor device with air gaps for low capacitance interconnects
US10453681B2 (en) Method of selective vertical growth of a dielectric material on a dielectric substrate
JP2008538126A5 (ja)
KR20110108382A (ko) 비저항이 감소되고 표면 형태가 개선된 텅스텐 필름을 증착하는 방법
JP7113651B2 (ja) 逆行的なプロファイルを有する凹状フィーチャのボイドのない充填方法
TW201447014A (zh) 在批式反應器中循環氮化鋁沈積
JP2023103303A (ja) 高度なコンタクトにおけるキャップ層形成のためのエリア選択的堆積
TW202301437A (zh) 利用烷氧化鋁氧化劑的半導體裝置用鋁氧化物膜之原子層沉積
KR20240135381A (ko) 상호연결 구조물들을 형성하는 방법들
KR102269347B1 (ko) 박막 증착 방법
KR102553120B1 (ko) 레트로그레이드 리세스된 피처를 충전하는 방법
US20250393134A1 (en) Methods of forming a structure on a substrate and associated methods of filling a recessed feature on a substrate
US20240035151A1 (en) Methods of selective deposition of molybdenum
KR102283500B1 (ko) 박막 증착 방법
KR20240054812A (ko) 집적회로 소자의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210409

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220726

R150 Certificate of patent or registration of utility model

Ref document number: 7113651

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250