JP7034869B2 - 光伝送デバイスの製造方法 - Google Patents

Description

本発明の実施形態は、光伝送デバイスの製造方法に関する。

光伝送モジュールは、高速ローカルエリアネットワーク、データセンタ配線などに用いられており、高速化とともに小型化、高密度化の開発が進められている。

特開２００６－５９８６７号公報 特開２０１５－２２２４７号公報 特開２０１７－１０２２０８号公報

光伝送モジュールの小型化において、光ファイバ直結型光素子または光ファイバ直結型光素子搭載基板などの光伝送デバイスの側面電極（垂直面電極）配列を認識するマーカが設けられず、側面電極の配列が自動認識できないという問題があった。

本発明の実施形態は、側面電極の配列を容易に認識可能なマーカを形成した光伝送デバイスの製造方法の提供を目的とする。

本発明の実施形態によれば、光伝送デバイスの製造方法は、シリコン基板の第１主面に光素子を形成する工程と、前記第１主面に開口を有し、第１方向に沿って配列された複数のブラインドビアであって、第１ブラインドビアと、前記第１ブラインドビアとは深さが異なる第２ブラインドビアとを含む複数のブラインドビアを前記シリコン基板に形成する工程と、前記ブラインドビア内に電極を形成する工程と、前記電極と前記光素子とを接続する配線を、前記第１主面に形成する工程と、前記複数のブラインドビアが配列された位置で前記第１方向に沿って前記シリコン基板を切断し、前記複数のブラインドビア内の前記電極を、前記第１方向に直交する第２方向に分断する工程と、を備える。

第１の実施形態に係る光伝送デバイスの概略斜視図。 第１の実施形態に係る光伝送デバイスの側面電極の詳細説明図。 第１の実施形態に係る光伝送デバイスの概略構成図。 第１の実施形態に係る光伝送モジュールの概略断面図。 第１の実施形態に係る光伝送デバイスの製造工程を示す概略上面図。 第１の実施形態に係る光伝送デバイスの製造工程を示す概略上面図。 第１の実施形態に係る光伝送デバイスの製造工程を示す概略上面図。 第１の実施形態に係る光伝送デバイスの製造工程を示す概略上面図。 第２の実施形態に係る光伝送デバイスの概略構成図。 第２の実施形態に係る光伝送デバイスの製造工程を示す概略上面図。

以下、適宜図面を参照しながら実施形態の説明を行っていく。説明の便宜のため、各図面の縮尺は必ずしも正確ではなく、相対的な位置関係などで示す場合がある。また、同一または同様の要素には、同じ符号を付している。

高速伝送可能な光伝送モジュールを極限的に小型化し、高密度光伝送アレイを構成して広帯域配線を実現するため、特許文献１～３などの光ファイバ直結型光素子または光ファイバ直結型光素子搭載基板などの光伝送デバイスが提案されている。特に、特許文献３はＳｉ基板に光素子を集積形成し、光ファイバの位置合せと保持もＳｉ基板で行うため、光素子（集積光素子）と光ファイバのみの最小構成で光結合モジュールが実現可能である。

一般的に、光素子、特に発光素子は化合物半導体材料（ＧａＩｎＡｓＰ、ＡｌＧａＡｓ、ＡｌＧａＩｎＡｓ、ＩｎＧａＮ、等）を用いており、その結晶成長基板にも化合物半導体（ＩｎＰ、ＧａＡｓ、ＧａＮ、等）が用いられることが多い。化合物半導体は、結晶異方性によるへき開性を有するものが多く、衝撃や応力で破損し易いため、光ファイバを直接固定する機械的な保持具として応用することが難しい。

しかしながら、上記の特許文献３では、Ｓｉ基板に光素子を集積し、光ファイバ保持もＳｉ基板で行って擬似的に光素子に光ファイバを直接固定した構成が可能になる。また、Ｓｉを基板としているため、半導体製造技術が適用可能であり、大量生産による低コスト化が可能である。更に、半導体製造技術の適用により、光素子の高密度アレイ化が容易であり、光ファイバの千鳥配列などによる高密度光ファイバアレイと組合せて、高密度の光伝送モジュールアレイが構築可能である。即ち、これは実質的な光ファイバ付き光素子が実現可能となるだけでなく、光ファイバの物理配列限界まで高密度化した大容量多芯光伝送モジュールを構築可能とする。

このような光伝送モジュールは、光素子または集積光素子を含む光伝送デバイスと駆動ＩＣを電気接続して構成するが、駆動ＩＣを光素子集積するＳｉ基板に集積形成すると、駆動ＩＣとしての専有チップ面積の増加、固有工程以外の工程に起因する歩留低下、複合材料間のコンタミ防止対策などで大幅にコスト増加することが多い。このため、一般的に駆動ＩＣは別チップで製造して実装技術で一体化することが多い。

光伝送モジュールの実装構成として、駆動ＩＣに光伝送デバイスを積層実装する構成も可能であるが、上記した光伝送デバイスには光ファイバを通じた外力が加わるため、積層実装する駆動ＩＣがその外力を機械的に受け止める必要があり、駆動ＩＣの劣化や破損に繋がることから望ましい実装構成ではない。

このため、後述の実施形態で示されるように光伝送デバイスまたは光結合モジュールと駆動ＩＣを１つの実装体またはモジュール基板に応力伝搬しないように固定し、その間を例えばボンディングワイヤやメッキ配線などで電気接続する実装構成が多く用いられている。その際、光ファイバを実装体（またはモジュール基板）に垂直な方向に取り出す構成とし、光伝送デバイスの光素子集積面と駆動ＩＣの回路面を同じ方向に向けて固定すると、電気接続が形成し易くなるが、光伝送モジュールをプリント基板などに実装した際の光ファイバ取り出しが基板垂直方向のため、一般に薄型化が求められる部品実装高さが非常に高くなる。

そこで、後述するように光伝送デバイスに側面電極を設け、光素子の集積面が実装面に垂直となるよう実装体もしくはモジュール基板に搭載すると、光ファイバ取り出し方向が実装面に平行（低い部品実装高さ）でありながら、光伝送デバイスと駆動ＩＣの電気接続面が同じ方向になり、電気接続が形成し易くなる。

半導体製造技術によりＳｉ基板に光素子を集積形成し、更に側面電極を形成する場合、光伝送デバイスを個片化してから側面電極を個別に形成するか、ウェハ状態で電極を埋め込み形成して個片化時に電極を半割化して側面電極とするのが一般的であり、前者は量産性に乏しくコスト的に破綻をきたしやすく、後者は側面電極の形状判別が難く、特に側面電極のピン数が多い場合などに実装工程で接続対応の誤判断、即ち、不良品を発生し易いという問題がある。

そこで光伝送デバイスに側面電極を形成する際、電極の幅やピッチを意図的に変えて、側面電極の配置情報を識別する方法が考えられるが、その場合、電極の配列ピッチが一定でないため、実装配線（例えばワイヤボンディング）の均等性が崩れて配線や電極の特性ばらつきや非対称性などを生じ易く、例えば、光伝送チャネル間のスキューや差動配線の配線長の非対称性によるジッタなどを生じることがある。従って、光伝送デバイスの側面電極は幅およびピッチを均等に設けることが望ましく、その上で側面電極の配置情報を容易に認識する手段を有することが望ましい。

（第１の実施形態）
図１は、第１の実施形態の光伝送デバイス５１を示す概略斜視図である。

光伝送デバイス５１は、シリコン基板１と、光素子２と、第１電極群２１と、第２電極群２２と、配線３とを有する。シリコン基板１は、光素子面１ａと、第１側面１ｂと、第２側面１ｃと、光素子面１ａに対向する面に設けられたビア５とを有する。光素子２は、例えば発光素子や受光素子などの光半導体素子である。

光素子面１ａには、少なくとも１つの光素子２が設けられている。図１に示す例では、複数の光素子２が、シリコン基板１の光素子面１ａに集積形成されている。光素子面１ａは例えば矩形状に形成され、複数の光素子２は光素子面１ａの長手方向に沿って配列されている。

ビア５は、シリコン基板１における光素子面１ａの反対側の面に開口をもち、例えば、その開口から光素子面１ａに向かって延びるブラインドビア（Blind Via）である。ビア（ブラインドビア）５の底面に対向する位置に光素子２が設けられている。例えば、複数の光素子２に対応して、複数のビア５が光素子面１ａの長手方向に沿って配列されている。尚、特許文献２のように、ビア５が貫通ビアであり、光素子２が別途形成された光素子チップであって、Ｓｉ基板１の配線３に光素子が電気接続される如く搭載されたものでも構わない。

シリコン基板１の第１側面１ｂおよび第２側面１ｃは、光素子面１ａに交わる。例えば、第１側面１ｂおよび第２側面１ｃは、光素子面１ａに直交する。第２側面１ｃは、第１側面１ｂの反対側に設けられている。第１側面１ｂおよび第２側面１ｃも、例えば矩形状に形成されている。

第１側面１ｂに第１電極群２１が設けられている。第１電極群２１は、複数の側面電極４ａ、４ｂを含む。複数の側面電極４ａ、４ｂは、互いに離間して、例えば等ピッチで第１側面１ｂの長手方向に沿って配列されている。第１電極群２１は、例えば配線３に電気接続されないフローティング電極でも良い。また、第１電極群２１は、必ずしも設ける必要がなく、全て省略されていることでも構わない。

第２側面１ｃに第２電極群２２が設けられている。第２電極群２２も、複数の側面電極４ａ、４ｂを含む。複数の側面電極４ａ、４ｂは、互いに離間して、例えば等ピッチで第２側面１ｃの長手方向に沿って配列されている。

光素子面１ａに、配線３が設けられている。配線３は、光素子２と、第２電極群２２とを電気接続している。

図２（ａ）は、配線３と接続された第２電極群２２の拡大斜視図である。
図２（ｂ）は、第２電極群２２の拡大断面図である。
なお、第１電極群２１も第２電極群２２と同様に構成される。

第１電極群２１および第２電極群２２は、シリコン基板１に設けた複数のビア（破線）１１の側面および底面に絶縁膜６を設け、Ａｕ、Ｎｉ、Ｃｕなどの金属を例えばメッキでビア１１内に埋め込み形成し、その金属をビア深さ方向に切断することで側面電極４ａ、４ｂを形成することができる。図１に示すように、第１電極群２１の側面電極４ａ、４ｂは第１側面１ｂに露出し、第２電極群２２の側面電極４ａ、４ｂは第２側面１ｃに露出する。第１電極群２１は、上述したビア深さ方向の切断において、切断しろ（切断幅）中に位置させることで形成しないようにすることもできる。側面電極４ａ、４ｂの一端は、光素子面１ａに露出する。

側面電極４ａ、４ｂを形成するための複数のビア１１は、所謂貫通ビア(TSV:Through Silicon Via）ではなく、光素子面１ａに開口をもつ非貫通ビア(ブラインドビア、Blind Via）である。ビア１１は、光ファイバ保持用のビア５とは反対の面からビア５に沿った方向に延びている。複数のビア１１は、互いに深さが異なる第１ブラインドビア１１ａと第２ブラインドビア１１ｂとを含む。

絶縁膜６は、側面電極４ａ、４ｂと、シリコン基板１とを絶縁し、例えばＳｉＯ_２膜である。絶縁膜６は光素子面１ａにも形成され、配線３は絶縁膜６上に形成される。以後、絶縁膜６は図面簡単化のため記述を省略する。

図３（ａ）は、第１の実施形態の光伝送デバイス５１の上面図である。
図３（ｂ）は、図３（ａ）におけるＡ－Ａ’断面図である。
図３（ｃ）は、図３（ａ）における第２側面１ｃの側面図である。
図３（ｄ）は、図３（ａ）におけるＢ－Ｂ’断面図である。

後述するように側面電極４ａ、４ｂを形成するための複数のビア１１の深さを異ならせる。これにより、側面電極４ａの長さと側面電極４ｂの長さは互いに異なる。ここで、側面電極４ａ、４ｂの長さは、ビア１１の深さに沿った方向の長さを表す。側面電極４ａの長さは、側面電極４ｂの長さよりも短い。側面電極４ａの一端および側面電極４ｂの一端は光素子面１ａに位置する。側面電極４ａの他端および側面電極４ｂの他端は、ビア１１の底面に位置する。側面電極４ａの一端から他端までの長さは、側面電極４ｂの一端から他端までの長さよりも短い。

図１および図３（ａ）に示すように、第２電極群２２（または第１電極群２１）の配列方向における、側面電極４ａの幅と側面電極４ｂの幅とは同じである。

第２電極群２２（または第１電極群２１）の配列方向に直交する方向における、側面電極４ｂの幅（長さ）は、側面電極４ａの幅（長さ）よりも大きい（長い）。側面電極４ａと側面電極４ｂの長さの差は、画像認識装置や顕微鏡観察で見分けられる長さの差とし、例えば、画像認識装置の最小分解能の２倍以上、望ましくは画像認識装置の最小分解能の１０倍以上とする。

図１に示す例では、第２電極群２２および第１電極群２１ともに、上面から見て左から２番目と、上面から見て右から２番目および３番目に、長い側面電極４ｂが形成されている。いくつかの短い側面電極４ａは配線３を通じて光素子２に接続されている。長い側面電極４ｂは、特に第２電極群２２の配置を識別するためのマーカであり、側面電極４ｂの位置や連続本数により配置情報を示す事ができる。

例えば、図３（ｃ）において、長い側面電極４ｂは、電極群の配列方向の中心に関して左右非対称に配置されており、長い側面電極４ｂが左側に１つ、右側に２つ配置されている。これにより光伝送デバイス５１の搭載位置関係が正しいかどうかを識別可能であり、光伝送デバイス５１の向きが面内で反転していたり、裏返っていたりした場合、側面電極４ｂの左右の配置関係が逆転するためすぐに判別することができる。また、光伝送デバイス５１が裏返って向きも反転している場合、シリコン基板１に対する側面電極４ｂの形成位置が上下反転するため、長い側面電極４ｂの本数と上下位置で判別が可能である。

勿論、側面電極４ｂに対する相対関係から側面電極４ａの内容を認識することができ、例えば、１本の側面電極４ｂから右方向に光素子２の電極８本が配置している情報をワイヤボンダなどに予め登録しておけば、自動的に光素子電極位置を認識してワイヤ接続させることができる。

図４は、第１の実施形態に係る光伝送モジュール１００の概略断面図である。

光伝送モジュール１００は、モジュール基板８と、モジュール基板８上に搭載された上記の光伝送デバイス５１と、モジュール基板８上に搭載された半導体素子９とを有する。半導体素子９は、例えば、光素子２を駆動する駆動ＩＣ（Integrated Circuit）である。

光伝送モジュール１００における第１電極群２１が設けられた第１側面１ｂが、モジュール基板８の実装面８ａに対向してマウントされている。光素子２と電気接続された第２電極群２２が設けられた第２側面１ｃを、モジュール基板８の実装面８ａの上方に向けている。第２電極群２２の側面電極４ａと半導体素子９は、ワイヤ１０によって電気接続されている。したがって、光素子２は、配線３、側面電極４ａ、およびワイヤ１０を通じて、半導体素子９と電気接続されている。

シリコン基板１のビア５には光ファイバ７が保持される。シリコン基板１におけるビア５と光素子面１ａとの間の薄化部分３２を通じて、光ファイバ７と光素子２との間を光が伝播する。

モジュール基板８上に半導体素子９と光伝送デバイス５１を固定し、半導体素子９と光伝送デバイス５１とのワイヤ接続を自動ワイヤボンダなどで行う場合に、図４に示す構成は有効である。実施形態の光伝送デバイス５１を用いることで自動組立装置での大量生産が可能となり、また、側面電極４ａ、４ｂの配置情報認識誤差が少なく製造歩留りも高いため、非常に低コストの光伝送モジュール１００が構成可能になる。
光伝送モジュール１００は、光伝送デバイス５１の第２電極群２２が設けられた第２側面１ｃをモジュール基板８の実装面８ａに向けて搭載し、半導体素子９もモジュール基板８の実装面８ａに向けて搭載し、光伝送デバイス５１の第２電極群２２と半導体素子９の電極をモジュール基板８の実装面８ａに設けた配線で電気接続することでも良い。また、光伝送デバイス５１の第２電極群２２が設けられた第２側面１ｃと半導体素子９の電極が形成された面をダミー基板に仮接合し、光伝送デバイス５１と半導体素子９を樹脂でモールドしてダミー基板を剥離し、光伝送デバイス５１と半導体素子９の再配線をメッキ等で形成する所謂ファンアウトウェハレベルパッケージ（Fan-Out Wafer Level Package）としても良い。
これらの光伝送モジュールにおいても、光伝送デバイス５１をモジュール基板８の配線に搭載する際の位置合わせや、光伝送デバイス５１に再配線を設ける際のパターン合わせで、側面電極４ａ、４ｂによって配置情報認識の誤差を少なくでき、従って製造歩留りも高いため、非常に低コストの光伝送モジュール１００が構成可能になる。

このように、本実施形態によれば側面電極４ａ、４ｂだけを観測して電極配置情報などを認識することが可能であり、側面電極４ａ、４ｂの幅（配列方向の幅）やピッチを変更することなく、側面電極４ａ、４ｂの多ピン接続を確実に行うことが可能になる。また、自動装置での光伝送モジュール製造が可能であり、高密度多心光伝送モジュールの低コスト供給が可能になる。

（第２の実施形態）
図５～図８は、第１の実施形態の光伝送デバイス５１の製造方法を示す概略上面図である。

図５は、シリコン基板１の第１主面（光素子面）１ａに、複数の光素子２を形成した状態を示す。

光素子２は、例えば、面発光半導体レーザであり、ｐ型領域２ａとｎ型領域２ｂを含む。面発光半導体レーザは、例えば化合物半導体基板上に、ｐ型半導体多層ミラー、発光層、ｎ型半導体多層ミラーを含む化合物半導体多層膜を結晶成長し、清浄化したシリコン基板１の第１主面（光素子面）１ａに直接接着して熱処理を行い、化合物半導体基板および不要領域の化合物半導体多層膜をエッチング除去して形成する。また、面発光半導体レーザには、ｐ型オーミック電極、ｎ型オーミック電極をそれぞれ形成しておく。

図６は、シリコン基板１に複数のブラインドビア１１を形成した状態を示す。

ブラインドビア１１は、第１主面（光素子面）１ａに開口を有する。複数のブラインドビア１１がＸ方向に沿って配列されている。Ｘ方向に沿って配列された複数のブラインドビア１１は１列のビア列を構成する。そして複数のビア列が、Ｘ方向に直交するＹ方向にも配列されている。ビア列とビア列との間の領域に、複数の光素子２がＸ方向に沿って配列されている。

複数のブラインドビア１１は、第１ブラインドビア１１ａと第２ブラインドビア１１ｂとを含む。第２ブラインドビア１１ｂは、第１ブラインドビア１１ａよりも深い。

複数のブラインドビア１１ａ、１１ｂのＸ方向の配列ピッチは一定であり、第１ブラインドビア１１ａのＸ方向の開口幅と、第２ブラインドビア１１ｂのＸ方向の開口幅とは同じである。例えば、Ｘ方向の開口幅が８０μｍのブラインドビア１１ａ、１１ｂを、Ｘ方向に沿って１２５μｍピッチで形成する。

ただし、第１ブラインドビア１１ａのＹ方向の開口幅と、第２ブラインドビア１１ｂのＹ方向の開口幅とは異なり、第２ブラインドビア１１ｂのＹ方向の開口幅は、第１ブラインドビア１１ａのＹ方向の開口幅よりも大きい。例えば、第１ブラインドビア１１ａのＹ方向の開口幅は８０μｍ、第２ブラインドビア１１ｂのＹ方向の開口幅は１５０μｍとする。

第１ブラインドビア１１ａおよび第２ブラインドビア１１ｂを含む複数のブラインドビア１１は、ドライエッチングで同時に形成する。複数のブラインドビア１１は、例えば、所謂ボッシュプロセスで形成する。ボッシュプロセスは、シリコンの等方性エッチング、保護膜の堆積、シリコンの異方性エッチング（開口底面の保護膜除去）の３つのステップを繰り返して、シリコン基板に垂直なビアを高速かつ高アスペクト比で実現するドライエッチング技術である。シリコンのエッチングは、例えばＳＦ_６ガス、保護膜の堆積は、例えばＣ_４Ｆ_８ガスが用いられる。

上記したように、例えば、第１ブラインドビア１１ａを形成する位置には８０μｍ×８０μｍの第１開口、第２ブラインドビア１１ｂを形成する位置には８０μｍ×１５０μｍの第２開口をもつようにフォトレジストマスクを形成し、上記ボッシュプロセスで第１ブラインドビア１１ａが例えば８０μｍ深さとなるまでエッチングする。このとき、第２ブラインドビア１１ｂは第１ブラインドビア１１ａより開口面積が大きいため、第２ブラインドビア１１ｂは第１ブラインドビア１１ａよりエッチングが進行しやすくなり、第２ブラインドビア１１ｂは約９０～１００μｍの深さにエッチングされる。

上記したボッシュプロセスの前に、等方性エッチングで例えば２０μｍの深さをエッチングしておき、続けてボッシュプロセスでトータル深さ８０μｍ（第１ブラインドビア１１ａの深さ）となるようにエッチングすると、ブラインドビア１１の開口部端に図２（ａ）に示したようなテーパー状の開口広がり部３１を形成することができる。このテーパー状の開口広がり部３１は、図７に示す配線３を形成する際に、シリコン基板１の第１主面（光素子面）１ａに形成される配線３と、ブラインドビア１１内の埋め込み電極４との接続部での断線を防止することができる。その後、フォトレジストを除去すれば、ブラインドビア１１の形成が終了する。

この状態で、シリコン基板１における露出面の全面に、前述した絶縁膜６（例えばＳｉＯ_２膜）を、平坦部厚さで例えば４００ｎｍ形成し、更に、全面に例えばＴｉを３０ｎｍ、Ｐｔを１０ｎｍ、Ａｕを２０ｎｍ形成してシード層形成する。その後、ブラインドビア１１以外にフォトレジストを形成し、例えばＡｕメッキを施してブラインドビア１１をＡｕで埋め込む。これにより、図７に示すように、ブラインドビア１１内に電極４が形成される。然る後、フォトレジストを除去して、状況によりＡｕメッキの凹凸が激しい場合にはＡｕメッキ凸部の研削処理を行う。そして、フォトレジストの除去により露出したシード層のエッチング除去を行う。

そして、光素子２のｐ型オーミック電極およびｎ型オーミック電極の上の絶縁膜６にコンタクトホールを開口し、例えば、全面にＴｉを３０ｎｍ、Ｐｔを１０ｎｍ、Ａｕを３００ｎｍ形成し、光素子配線３およびブラインドビア１１内に埋め込まれた電極４を残すようにフォトレジストパターンを形成してエッチング除去する。これにより、光素子２のｐ型オーミック電極およびｎ型オーミック電極がそれぞれブラインドビア１１内の電極４に電気接続される。

そして、Ｘ方向に配列されたブラインドビア１１内の電極４の列をＸ方向に横切るように延びる図８に示す一点鎖線の位置でシリコン基板１を切断して、複数の光伝送デバイスに個片化する。個片化は、例えばブレードダイシングを用いて行う。ブラインドビア１１内の電極４はＹ方向に２分割される。また、このダイシングにより、シリコン基板１の前述した第１側面１ｂと第２側面１ｃが形成される。

ブラインドビア１１内の電極４がＹ方向に２分割されることで、１つの電極４から２つの断面が生じる。一方の断面は第１側面１ｂに露出して、その一方の断面を有する電極は第１電極群２１を構成する。他方の断面は第２側面１ｃに露出して、その他方の断面を有する電極は第２電極群２２を構成する。このとき、前述したように、ダイシング等による切断位置および切断幅を調節することで、第１電極群２１を消失させることもできる。

第１ブラインドビア１１ａ内に設けられた電極４を分割して側面電極４ａが得られ、第１ブラインドビア１１ａよりも深い第２ブラインドビア１１ｂ内に設けられた電極４を分割して、側面電極４ａよりも長さ（ブラインドビア１１の深さに沿った方向の長さ）が長い側面電極４ｂが得られる。

本実施形態によれば、深さの異なる複数の種類のブラインドビア１１ａ、１１ｂが１回の工程で形成可能であり、それらブラインドビア１１ａ、１１ｂ内に電極を形成することで、配列方向のピッチおよび配列方向の幅が一定でありながら、複数種類の上記長さを持つ側面電極４ａ、４ｂが同時に形成可能となる。従って、半導体製造技術による大量生産が可能であるとともに、複数種類の長さを持つ側面電極４ａ、４ｂが一度の電極工程で形成できるため、側面電極４ａ、４ｂの配置情報マーカが特段のコスト増加を伴わずに形成可能となる。

（第３の実施形態）
図９（ａ）は、第３の実施形態の光伝送デバイス５２の上面図である。
図９（ｂ）は、光伝送デバイス５２の第２側面１ｃの側面図である。
図１０は、光伝送デバイス５２の製造方法を示す上面図である。

図９（ａ）は第１の実施形態における図３（ａ）の上面図に対応し、図９（ｂ）は第１の実施形態における図３（ｃ）の側面図に対応し、図１０は第１の実施形態における図８の上面図に対応する。第１の実施形態と第３の実施形態とで対応する要素には同じ符号を付している。

この実施形態では、側面電極４ａ、４ｂを形成するための電極材がブラインドビア１１内を完全充填しておらず、ブラインドビア１１内に電極未充填部（空隙部）１２が形成されている。

空隙部１２を有するブラインドビア１１は、図１０に示す一点鎖線位置での切断により、第１側面１ｂおよび第２側面１ｃから凹んだ凹部１３となる。凹部１３は第１側面１ｂおよび第２側面１ｃに開口を有する。

凹部１３の一端は光素子面１ａに開口した開放端であり、凹部１３の他端はシリコン基板１内に位置する閉塞端となっている。側面電極４ａ、４ｂは、凹部１３の側面（閉塞端の端面も含む）、および底面に設けられている。

凹部１３の深さは開口と底面との間の距離であり、凹部１３の深さ方向（図９（ａ）における上下方向）は、ブラインドビア１１の深さ方向（図９（ｂ）における上下方向）に直交する。図９（ｂ）において、凹部１３の深さ方向は紙面に直交する方向である。

図９（ａ）に示すように、第１側面１ｂに形成された複数の凹部１３は、深さの異なる凹部を含む。一方、第２側面１ｃに形成されたすべての凹部１３の深さは同じである。ただし、図９（ｂ）に示すように、第２側面１ｃに形成された複数の凹部１３は、長さの異なる凹部を含む。凹部１３の長さは、ブラインドビア１１の深さに対応する。第１側面１ｂに形成された複数の凹部１３も長さの異なる凹部を含む。側面電極４ｂは、側面電極４ａが設けられた凹部１３よりも長い凹部１３に設けられている。

図３（ａ）に示す第１の実施形態では、側面電極４ａ、４ｂがシリコン基板１の側面１ｂ、１ｃとほぼ同一の表面を有していたのに対し、第３の実施形態では、側面電極４ａ、４ｂがシリコン基板１の側面１ｂ、１ｃから凹んでいる。ブラインドビア１１の金属埋め込みは非常に厚いメッキ工程を要するため、メッキ工程のコストが大きな負担になり易いことと、メッキ充填のばらつきによる不完全充填や異常メッキによる歩留り低下が問題となり易い。第３の実施形態はその問題を回避可能にする。即ち、第２の実施形態で説明したブラインドビア１１のメッキ充填に１００μｍ程度のメッキ厚が必要であり、第１ブラインドビア１１ａと第２ブラインドビア１１ｂの深さの違いによるメッキ充填形状の差が生じ易いことなどを解消できる。

図９（ａ）および（ｂ）に示す側面電極４ａ、４ｂの形成では、例えば前述したシード層上へのＡｕメッキを、例えば２μｍ程度と大幅に薄く形成する。これを切断して側面電極４ａ、４ｂにする場合、側面電極４ａ、４ｂのＡｕ厚さは２μｍ以上あり、電極金属としては十分な厚さとなる。

但し、ワイヤボンディングなどの電気接続により、側面電極４ａ、４ｂを半導体素子（駆動ＩＣ）９、電源、接地電位などに接続する場合、図３（ａ）で示したブラインドビア１１では側面電極４ａの底面と側面電極４ｂの底面が揃っておらず、ワイヤボンディングが困難になる場合がある。

そこで、ブラインドビア１１ａ、１１ｂの深さが異なっても、側面電極４ａ、４ｂの底面高さが揃うよう、第３の実施形態では、図９（ａ）に示すように、複数のブラインドビア１１ａ、１１ｂを切断して得られる複数の凹部１３の底面高さが一致するようにする。図９（ａ）に示す例では、ワイヤボンディングされる第２側面１ｃに形成された複数の凹部１３の底面高さが一致している。

但し、側面電極４ａ、４ｂを、図９（ｂ）に示すように第２電極群２２の配置を識別するためのマーカとして機能させるために、第１ブラインドビア１１ａの深さと第２ブラインドビア１１ｂの深さは異らせる必要がある。すなわち、第１ブラインドビア１１ａの配列方向に直交する方向の開口幅と、第２ブラインドビア１１ｂの配列方向に直交する方向の開口幅とを異らせる必要がある。

そのため、ワイヤボンディングされない第１側面１ｂに開口する凹部１３となるブラインドビア１１ａ、１１ｂの開口のエッジ位置に、図９（ａ）に示すようなオフセットｄを設ける。例えば、前述したように第１ブラインドビア１１ａの開口サイズが８０μｍ×８０μｍ、第２ブラインドビア１１ｂの開口サイズが８０μｍ×１５０μｍの場合、図９（ａ）に示すオフセットｄを７０μｍにすることができる。

図１０は、第１の実施形態における図８の工程に対応する。図１０に示すように、第１ブラインドビア１１ａの開口のＹ方向の一端と、第２ブラインドビア１１ｂの開口のＹ方向の一端とは、Ｘ方向に沿って整列している。一方、第１ブラインドビア１１ａの開口のＹ方向の他端の位置は、第２ブラインドビア１１ｂの開口のＹ方向の他端の位置に対してＹ方向にずれている。このようにして、第２ブラインドビア１１ｂのＹ方向の開口幅を、第１ブラインドビア１１ａのＹ方向の開口幅よりも大きくしている。したがって、第１ブラインドビア１１ａと第２ブラインドビア１１ｂをボッシュプロセスで同時にドライエッチングしつつ、第２ブラインドビア１１ｂを第１ブラインドビア１１ａよりも深くすることができる。

図１０に示す一点鎖線の位置で切断することで、光素子２と配線３を通じて接続され、ワイヤボンディングの対象となる側面電極４ａ、４ｂが設けられた複数の凹部１３の深さを例えば５μｍ程度に揃えることが可能である。したがって、これら側面電極４ａ、４ｂをワイヤボンディングなどの電気接続パッドとして問題なく適用可能になる。

また、切断面に現れる図９（ｂ）に示す凹部１３の長さ（ブラインドビア１１の深さ）の違いから、側面電極４ａ、４ｂのパターン認識も可能になる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…シリコン基板、１ａ…光素子面、１ｂ…第１側面、１ｃ…第２側面、２…光素子、３…配線、４ａ,４ｂ…側面電極、９…半導体素子、１１…ブラインドビア、１３…凹部、２１…第１電極群、２２…第２電極群、５１,５２…光伝送デバイス、１００…光伝送モジュール

Claims (3)

1. シリコン基板の第１主面に光素子を形成する工程と、
   前記第１主面に開口を有し、第１方向に沿って配列された複数のブラインドビアであって、第１ブラインドビアと、前記第１ブラインドビアとは深さが異なる第２ブラインドビアとを含む複数のブラインドビアを前記シリコン基板に形成する工程と、
   前記ブラインドビア内に電極を形成する工程と、
   前記電極と前記光素子とを接続する配線を、前記第１主面に形成する工程と、
   前記複数のブラインドビアが配列された位置で前記第１方向に沿って前記シリコン基板を切断し、前記複数のブラインドビア内の前記電極を、前記第１方向に直交する第２方向に分断する工程と、
   を備えた光伝送デバイスの製造方法。
2. 前記第１ブラインドビアの前記第２方向の開口幅は、前記第２ブラインドビアの前記第２方向の開口幅と異なり、
   前記第１ブラインドビアおよび前記第２ブラインドビアを含む前記複数のブラインドビアをドライエッチングで同時に形成する請求項１記載の光伝送デバイスの製造方法。
3. 前記第１ブラインドビアの開口の前記第２方向の一端と、前記第２ブラインドビアの開口の前記第２方向の一端とは、前記第１方向に沿って整列し、
   前記第１ブラインドビアの前記開口の前記第２方向の他端の位置は、前記第２ブラインドビアの前記開口の前記第２方向の他端の位置に対して前記第２方向にずれている請求項２記載の光伝送デバイスの製造方法。

Images