[go: up one dir, main page]

JP7016697B2 - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP7016697B2
JP7016697B2 JP2017515285A JP2017515285A JP7016697B2 JP 7016697 B2 JP7016697 B2 JP 7016697B2 JP 2017515285 A JP2017515285 A JP 2017515285A JP 2017515285 A JP2017515285 A JP 2017515285A JP 7016697 B2 JP7016697 B2 JP 7016697B2
Authority
JP
Japan
Prior art keywords
circuit
signal
transistor
function
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017515285A
Other languages
English (en)
Other versions
JPWO2016174541A1 (ja
Inventor
舜平 山崎
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2016174541A1 publication Critical patent/JPWO2016174541A1/ja
Application granted granted Critical
Publication of JP7016697B2 publication Critical patent/JP7016697B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/16—Use of wireless transmission of display information
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/08—Manufacture or treatment characterised by using material-based technologies using combinations of technologies, e.g. using both Si and SiC technologies or using both Si and Group III-V technologies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

本発明の一態様は、情報の入力、出力または入出力を行う電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
通信技術や情報処理技術が発達し、小型の携帯型情報端末においても高精細な画像を高速に表示することが可能となっている。情報信号の伝送技術としては、有線伝送および無線伝送が知られており、それぞれ次世代の高速かつ大容量の情報伝送への対応が図られている。
一方で、無線伝送においては、距離、障害物、同一周波数帯の電波を使用する他の機器との干渉などにより十分な伝送速度が得られないことがある。これらの課題への対応として、例えば特許文献１に、無線伝送路と電力線伝送路を併用する通信システムが開示されている。
特開２００８－１９３３０５号公報
８Ｋ４Ｋなどの高精細映像規格においては、画像データ量だけでも膨大となるため、通信速度の安定しない環境においては画像の表示に遅延が発生する場合がある。次世代においては情報の大容量化が進むため、さらに高速で安定な伝送技術が望まれる。
したがって、本発明の一態様では、高速かつ安定に画像信号を伝送することのできる電子機器を提供することを目的の一つとする。または、画像信号の伝送経路を複数有する電子機器を提供することを目的の一つとする。または、画像信号の伝送経路を複数有し、適切な伝送経路を選択する電子機器を提供することを目的の一つとする。または、複数の伝送経路に画像信号を出力する電子機器を提供することを目的の一つとする。または、複数の伝送経路から画像信号を取得する電子機器を提供することを目的の一つとする。または、複数の伝送経路に画像信号を出力し、当該複数の伝送経路から画像信号を取得する電子機器を提供することを目的の一つとする。または、新規な表示装置を有する電子機器などを提供することを目的の一つとする。または、新規な電子機器などを提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、画像信号の伝送経路を複数有する電子機器に関する。
本発明の一態様は、信号出力装置と、表示装置と、を有する電子機器であって、信号出力装置は、画像信号を複数の信号に分割することができる機能を有し、表示装置は、複数の信号を組み合わせる機能を有し、複数の信号は、第１の信号と、第２の信号と、を有し、信号出力装置は、有線伝送路を介して、表示装置に前記第１の信号を伝送することができる機能を有し、信号出力装置は、無線伝送路を介して、表示装置に第２の信号を伝送することができる機能を有することを特徴とする電子機器である。
また、本発明の他の一態様は、信号出力装置と、表示装置と、を有する電子機器であって、信号出力装置は、有線伝送路を介して、表示装置に第１の信号を伝送することができる機能を有し、信号出力装置は、無線伝送路を介して、表示装置に第２の信号を伝送することができる機能を有し、信号出力装置は、第１の回路、第２の回路、第３の回路、第４の回路および第１のアンテナを有し、第１の回路は、画像信号の伝送経路を選択する機能を有し、第２の回路は、第１の回路から伝送された画像信号を複数の信号に分割する機能を有し、複数の信号は、第１の信号と、第２の信号と、を有し、第３の回路は、第２の回路から伝送された第１の信号を変調信号に変換する機能を有し、第４の回路は、第３の回路から伝送された変調信号を前記第１のアンテナを用いて送信する機能を有し、表示装置は、第５の回路、第６の回路、第７の回路、第２のアンテナおよび表示部を有し、第５の回路は、第４の回路から送信された変調信号を前記第２のアンテナを用いて受信する機能を有し、第６の回路は、第５の回路から伝送された変調信号を復調して第１の信号に変換する機能を有し、第７の回路は、第２の回路から伝送された第２の信号および第６の回路から伝送された第１の信号から表示部に表示させる画像を構成する機能を有することを特徴とする電子機器である。
第４の回路は、複数の周波数帯の電波を用いて前記変調信号を送信する機能を有することができる。
また、第５の回路は、複数の周波数帯の電波を用いて送信された前記変調信号を受信する機能を有することができる。
また、有線伝送路は複数設けられている構成とすることができる。
また、信号出力装置および表示装置は、活性層に酸化物半導体を有するトランジスタを有することができる。当該酸化物半導体は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有することが好ましい。
本発明の一態様を用いることで、高速かつ安定に画像信号を伝送することのできる電子機器を提供することができる。または、画像信号の伝送経路を複数有する電子機器を提供することができる。または、画像信号の伝送経路を複数有し、適切な伝送経路を選択する電子機器を提供することができる。または、複数の伝送経路に画像信号を出力する電子機器を提供することができる。または、複数の伝送経路から画像信号を取得する電子機器を提供することができる。または、複数の伝送経路に画像信号を出力し、当該複数の伝送経路から画像信号を取得する電子機器を提供することができる。または、新規な、表示装置を有する電子機器などを提供することができる。または、新規な電子機器などを提供することができる。
なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合もある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果を有さない場合もある。
電子機器を説明するブロック図。 電子機器を説明するブロック図。 電子機器の動作を説明するフローチャート。 電子機器の動作を説明するフローチャート。 電子機器を説明するブロック図。 電子機器を説明するブロック図。 信号出力装置および表示装置の接続形態を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 半導体装置を構成する回路を説明する断面図。 半導体装置を構成する回路を説明する回路図。 半導体装置を構成する回路を説明する断面図。 半導体装置を構成する回路を説明する断面図。 半導体装置を構成する回路を説明する断面図および回路図。 表示装置を説明する回路図、上面図および断面図。 表示装置を説明する回路図および断面図。 電子機器を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（または第１の端子など）が、Ｚ１を介して（または介さず）、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）が、Ｚ２を介して（または介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（または第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（または第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（または第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（または第１の端子など）とトランジスタのドレイン（または第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（または第１の端子など）からトランジスタのドレイン（または第２の端子など）への電気的パスであり、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（または第２の端子など）からトランジスタのソース（または第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様である電子機器について、図面を参照して説明する。図１は、本発明の一態様の電子機器を説明するブロック図である。当該電子機器は、信号出力装置１０および表示装置２０を有する。
信号出力装置１０は、信号読み出し装置１０００、回路１１００、回路１２００、回路１３００、回路１４００、アンテナ１５００を有する。また、表示装置２０は、表示部２０００、回路２１００、回路２３００、回路２４００、アンテナ２５００を有する。なお、当該構成は一例であり、上記要素を制御する回路が設けられていてもよい。また、上記要素で処理されるデータを一時的に保存する記憶回路が設けられていてもよい。また、上記要素の一部が設けられない構成、上記以外の要素が設けられる構成、上記要素の一部が統合されている構成であってもよい。
信号読み出し装置１０００は、画像信号を読み出す機能を有する。例えば、記録メディアから画像信号を読み出す機能を有することができる。または、放送局などから出力された電波を受信し、画像信号に変換する機能を有することができる。または、インターネットなどのネットワークから配信される画像信号を取り出す機能を有することができる。または、撮像機能を有し、画像信号を取り出す機能を有することができる。つまり、信号読み出し装置１０００を有する信号出力装置１０は、記録メディアの再生機、チューナー、携帯型情報端末、コンピュータ、またはカメラなどの形態をとりうる。なお、図２に示すように、信号読み出し装置１０００が信号出力装置１０に含まれない構成であってもよい。
回路１１００は、信号読み出し装置１０００から伝送された画像信号を効率良く高速に信号出力装置１０の外部に伝送する経路を選択する機能を有する。信号出力装置１０から画像信号を外部に出力するための伝送経路は、有線伝送路および無線伝送路があり、画像信号や環境によってその伝送経路が判断される。
図３のフローチャートに回路１１００による判定の一例を示す。まず、信用読み出し装置１０００で画像信号を読み出す（Ｓ１０１）。次に回路１１００にて画像信号の伝送経路の判定を行う（Ｓ１０２）。情報量の少ない単色の画像や二値画像などは有線伝送路または無線伝送路のどちらか一方で高速な伝送が可能である。したがって、予め画像信号の情報量の大小を判別するしきい値を設定し、情報量が少ないと判断された場合、有線伝送路または無線伝送路のどちらか一方で伝送すると判断する。
有線伝送路または無線伝送路のどちらを用いるかは、例えば、有線伝送を優先とする設定、有線伝送および無線伝送を交互に行う設定、無線伝送速度が低下している場合は有線伝送を優先とする設定などから総合的に判断される。有線伝送を用いると判断（Ｓ１０４）された場合は、有線伝送路３１を用いて直接画像信号を表示装置２０に伝送することができる。無線伝送を用いると判断（Ｓ１０５）された場合は、経路３３を介して無線伝送で画像信号を表示装置２０に伝送することができる。なお、有線伝送および無線伝送でそれぞれ異なる画像信号を同時に伝送することもできる。
また、８Ｋ４Ｋ、１６Ｋ８Ｋ、またはそれ以上の画像は極めて情報量が多いため、回路１１００は、有線伝送および無線伝送の両方を用いて画像信号を表示装置２０に伝送する判断を行う（Ｓ１０３）。この場合、画像信号は、回路１１００から経路３２を介して回路１２００に伝送される。
回路１２００は、伝送された画像信号を複数に分割する機能を有する。ここでは、一つの画像信号を二つに分割する例を説明する。なお、画像信号の分割とは、例えば画像の右側と左側に分割する例、画像の上側と下側に分割する例、画素の奇数行に対応する画像と偶数行に対応する画像に分割する例などがある。なお、分割された信号の情報量は同等でなく、割合が異なっていてもよい。この場合、情報量の大きい分割信号は伝送速度の速い有線伝送を用い、情報量の小さい分割信号は伝送速度の遅い無線伝送を用いるなどして全体の伝送速度を調整することができる。なお、回路１２００は画像信号を圧縮するエンコーダの機能を有していてもよい。
なお、画像の上側と下側に分割する場合、表示部２０００においてソース信号線を画面の中心で切断して、画面上側と画面下側とで、同時に信号を入力してもよい。つまり、画面分割をして信号を入力してもよい。これにより、１ゲート選択期間を長くとれるので、ディスプレイが表示しやすくなる。
また、画像信号の一部を抜き出して伝送経路を割り当てることもできる。例えば、輝度信号や色信号を異なる伝送経路で伝送することもできる。
また、動画などの場合は時間軸で画像信号を分割することもできる。例えば、奇数フレームと偶数フレームを異なる伝送経路で伝送することもできる。また、伝送するフレーム数の比を２：１や３：１などに分割し、比率の大きい方を有線伝送、小さい方を無線伝送としてもよい。また、情報量の多いフレームは有線伝送、情報量の少ないフレームは無線伝送としてもよい。
また、動画を表示する場合には、有線伝送を用いて、静止画を表示する場合には、無線伝送としてもよい。特に、表示装置の画素が有するトランジスタとして、酸化物半導体を用いる場合、トランジスタのオフ電流を小さくすることができる。そのため、静止画を表示する場合や、同じ画像を数フレーム期間以上に渡って表示するような場合には、画素の情報を書き換えるスピード、いわゆる、フレーム周波数を小さくすることができる。そのような場合には、無線伝送を用いてもよい。
なお、上記では画像信号を分割する例を説明したが、音声信号を分割の対象としてもよい。例えば、画像信号を有線伝送し、音声信号を無線伝送とすることができる。また、音声信号を周波数で分割して、それぞれの分割信号を異なる伝送経路で伝送することができる。また、音声信号を時間軸で分割し、それぞれの分割信号を異なる伝送経路で伝送することができる。
図４のフローチャートを用いて、分割した画像信号の伝送経路および処理方法の一例を説明する。まず、回路１２００に画像信号が伝送される（Ｓ２０１）。次に、回路１２００で画像信号が分割される（Ｓ２０２）。ここで、分割した画像信号を画像信号１、画像信号２として説明する。
次に、画像信号１は、回路２１００に伝送される（Ｓ２０３）。また、画像信号２は、回路１３００に伝送される（Ｓ２０４）。回路１３００は、無線伝送を行うため画像信号を変調する機能を有する。なお、回路１１００から直接回路１３００に伝送された信号も変調するこができる。
回路１３００では、画像信号２を変調する（Ｓ２０５）。ここで、当該変調信号は、画像信号３として説明する。次に、画像信号３は、回路１４００に伝送される（Ｓ２０６）。回路１４００は、画像信号３をアンテナ１５００を用いて外部に送信する機能を有する。
回路１４００から送信（Ｓ２０７）された画像信号３は、アンテナ２５００を介して回路２４００で受信される（Ｓ２０８）。回路２４００は、変調信号をアンテナ２５００を用いて受信する機能を有する。
回路２４００で受信された画像信号３は、回路２３００に伝送される（Ｓ２０９）。回路２３００は、変調信号を復調する機能を有する。
回路２３００で復調（Ｓ２１０）された画像信号２は、回路２１００に伝送される（Ｓ２１１）。次に、回路１２００で二つに分割された画像信号１および画像信号２は、回路２３００で組み合わされ、元の画像信号に再構成される（Ｓ２１２）。なお、回路２１００は、圧縮された画像信号を復元するデコーダの機能を有していてもよい。
そして、当該画像信号を表示部２０００に伝送（Ｓ２１３）し、当該画像信号に基づく画像が表示される（Ｓ２１４）。なお、回路１２００と回路２１００との間には、有線伝送路が設けられる。
なお、上述した回路１２００から回路２１００まで伝送経路において、無線伝送路は、無線信号の送受信にかかる時間のみでなく、信号の変調および復調にも時間を要する。そのため、全般的に無線伝送路は、有線伝送路よりも信号の伝送速度が遅い。したがって、回路２１００には、有線伝送路で伝送された分割信号の一時的な記憶回路２１５０を設けることが有効である。なお、記憶回路２１５０は、回路２１００とは異なる要素として設けられていてもよい。また、同様の機能を有する記憶回路を回路１２００に設けてもよい。
また、上述した表示装置２０は、回路２１００、回路２３００、回路２４００、アンテナ２５００を有する形態を説明したが、図５に示すように、表示装置２１と、信号入出力装置１５に分割された形態であってもよい。信号入出力装置１５は、回路２１００、回路２３００、回路２４００、アンテナ２５００および画像信号の出力経路を有する。このような形態とすることで、表示部を有する汎用性のある装置を表示装置２１として用いることができる。例えば、表示装置２０および表示装置２１は、タブレット型コンピュータ、テレビ、コンピュータ用ディスプレイ、ディスプレイを有する時計などの形態をとりうる。
また、図１に示す信号出力装置１０および表示装置２０を有する電子機器は、一つの筐体内に設置される構成とすることができる。また、図５に示す信号出力装置１０、信号入出力装置１５および表示装置２１を有する電子機器は、一つの筐体内に設置される構成とすることができる。すなわち、本発明の一態様の電子機器は、テレビ、デジタルサイネージ、ディスプレイを有するコンピュータ、ディスプレイを有するカメラなどの形態をとりうる。
上述した例においては、回路１２００で画像信号を二つに分割する形態を説明したが、画像信号を三つ以上に分割してもよい。この場合、分割信号を順次伝送する方法も用いてもよいが、有線伝送路および無線伝送路をそれぞれ複数とし、並列に分割信号を伝送することで信号出力装置１０および表示装置２０の間の信号伝送時間を短縮することができる。この場合、並列に分割信号を伝送する経路は、有線伝送路および無線伝送路の組み合わせに限らず、複数の有線伝送路の組み合わせとしてもよい。または、複数の無線伝送路の組み合わせであってもよい。
図６（Ａ）は、回路１２００と回路２１００の間の有線伝送路を複数とした形態を説明する図である。なお、図６（Ａ）に示す回路１２００および回路２１００をつなぐ実線は、例えば、有線伝送路を有するケーブルとすることができる。ここでは、一つのケーブルが一つの有線伝送路を有するものとして説明するが、一つのケーブルが複数の有線伝送路を有していてもよい。また、図６（Ａ）では、回路１２００と回路２１００が直接ケーブルで接続される形態を示しているが、ケーブルの一方の端部（接続端子）から回路１２００までの間に他の回路や配線などが設けられていてもよい。また、ケーブルの他方の端部から回路２１００までの間も同様である。
回路１２００と回路２１００との間に設けられるケーブルの数の上限はない。ただし、信号出力装置１０および表示装置２０の間において専用のケーブルが複数あると取扱いが煩雑となるため、汎用の入出力ポートに接続されるケーブルを有線伝送路として利用することが好ましい。
例えば、信号出力装置１０および表示装置２０に設けられる上記入出力ポートの規格には、ＵＳＢ、ＨＤＭＩ（登録商標）、Ｄ－ｓｕｂ、ＤＶＩ、ＬＶＤＳ、Ｔｈｕｎｄｅｒｂｏｌｔ（登録商標）、ｄｉｓｐｌａｙｐｏｒｔなどがある。また、また、光通信（光ファイバを用いた通信）のためのポート、ＩＳＤＮ通信のためのポート、または、ＡＤＳＬ通信のためのポートなどもある。電力供給するためのポート、信号伝送するための専用のポート、またはそれらが複合化されたポートなどを利用することもできる。なお、電力供給するためのポートを利用する場合は、当該ポートに接続されるケーブルを通じて、信号出力装置１０および表示装置２０のそれぞれが電力を融通しあう形態、または一方から他方へ電力を供給できる形態とすることもできる。
また、上記のようなポートを介したケーブルの接続形態ではなく、回路１２００と回路２１００をケーブルで直接接続する形態であってもよい。また、ケーブルの形態ではなく、プリント基板の配線のような導線の形態やＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔｓ）の形態あってもよい。また、回路１２００と回路２１００との間には、接触によって導通を得る端子などが設けられていてもよい。
図６（Ｂ）は、回路１４００と回路２４００の間の無線伝送路を複数とした形態を説明する図である。無線伝送路を複数とする場合は、無線伝送に用いる電波の周波数帯を複数とする形態や、同一周波数帯において複数のチャンネルを利用する形態がある。例えば、周波数帯としては、Ｗｉ－Ｆｉ（登録商標）通信に用いられている２．４ＧＨｚ帯や５ＧＨｚ帯を用いることができる。また、２．４ＧＨｚ帯におけるチャンネル幅は、２０ＭＨｚおよび４０ＭＨｚが用いられている。また、５ＧＨｚ帯におけるチャンネル幅は、２０ＭＨｚ、４０ＭＨｚ、８０ＭＨｚおよび１６０ＭＨｚが用いられている。その他にも、無線の方式として、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）、ＴＤ－ＬＴＥ、ＷｉＭＡＸ（登録商標）、ＡＸＧＰ、ＣＤＭＡ、ＧＳＭ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、などを用いてもよい。
したがって、図６（Ｂ）に示すように、複数の周波数帯に対応するようにアンテナ１５００およびアンテナ２５００を複数とすることが有効である。また、回路１４００で信号を分割して送信する形態に対応するために、同一周波数帯での使用においてもアンテナを複数とすることが有効である。例えば、２．４ＧＨｚ帯に対応するアンテナ数を１乃至４本設けることができる。または、５ＧＨｚ帯に対応するアンテナ数を１乃至４本設けることができる。または、２．４ＧＨｚ帯に対応するアンテナ数および５ＧＨｚ帯に対応するアンテナ数を合計で２乃至８本設けることができる。
また、無線伝送に用いる電波は、携帯電話などに用いられる２．５ＧＨｚ帯、２．１ＧＨｚ帯、１．８ＧＨｚ帯、１．７ＧＨｚ帯、１．５ＧＨｚ帯、９００ＭＨｚ帯、８００ＭＨｚ帯などを用いてもよい。
なお、上記は無線伝送に電波を用いる例の説明であるが、無線伝送に赤外光、可視光、紫外光などを用いてもよい。この場合、アンテナ１５００を発光ダイオードなどの送信デバイスに置き換えればよい。また、アンテナ２５００をフォトダイオードなどの受信デバイスに置き換えればよい。
なお、図６（Ａ）と図６（Ｂ）とを組み合わせてもよい。つまり、図６（Ａ）に示す有線伝送と、図６（Ｂ）に示す無線伝送とを組み合わせて伝送してもよい。
図７（Ａ）、（Ｂ）は、信号出力装置１０、表示装置２０およびそれらの接続形態の具体的な一例を示す図である。なお、図７（Ａ）、（Ｂ）に示す信号出力装置１０および表示装置２０においては、前述した回路は図示していない。
信号出力装置１０は、内部にバッテリー３０００およびアンテナ１５００を有することができる。また、入出力端子３２００を有することができる。
表示装置２０は、表示部２０００、入出力端子３１００、操作ボタン３３００、カメラ３４００などを有することができる。また、内部にアンテナ２５００を有することができる。
図７（Ａ）に示す例では、信号出力装置１０および表示装置２０は、両者に設けられている入出力ポートおよびケーブル３５００を介して接続されている。ケーブル３５００によって、前述した信号の伝送を行うほか、信号出力装置１０のバッテリー３０００から表示装置２０に電力を供給することができる。また、アンテナ１５００およびアンテナ２５００間で前述した信号の伝送を行うことができる。さらに、無線で充電を行ってもよい。
一方、図７（Ｂ）に示す例では、信号出力装置１０および表示装置２０が重なるように配置される例である。この場合は、入出力端子３１００および入出力端子３２００が接触することによって、有線伝送路を構成することができる。つまり、ケーブル３５００を用いない構成とすることができる。また、アンテナ１５００とアンテナ２５００は重なるように配置されるため、極めて高速な通信を行うことが可能となる。なお、ケーブル３５００を用いて、有線伝送路を複数とする形態としてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１で形成した信号出力装置１０および表示装置２０の構成に用いることのできるトランジスタについて説明する。
本発明の一態様に用いることのできるトランジスタには、酸化物半導体を用いたトランジスタ（以下、ＯＳトランジスタ）を用いることができる。
ＯＳトランジスタは極めて低いオフ電流特性を有する。したがって、例えば、信号出力装置１０および表示装置２０が有する記憶回路のトランジスタにＯＳトランジスタを用いた場合には、電荷蓄積部で電荷を保持できる期間を極めて長くすることができる。そのため、電荷蓄積部（ＦＤ）に書き込んだ情報のリフレッシュの頻度を少なくすることができ、記憶回路の消費電力を抑えることができる。または、当該記憶回路を実質的に不揮発性の記憶回路として用いることもできる。
また、表示装置の画素部に用いるトランジスタに、オフ状態においてリークする電流が極めて小さいＯＳトランジスタを用いると、画像信号を保持することができる時間を長くすることができる。例えば、画像信号の書き込みを１１．６μＨｚ（１日に１回）以上０．１Ｈｚ（１秒間に０．１回）未満の頻度、好ましくは０．２８ｍＨｚ（１時間に１回）以上１Ｈｚ（１秒間に１回）未満の頻度としても画像を保持することができる。これにより、画像信号の書き込みの頻度を低減することができる。その結果、表示パネルの消費電力を削減することができる。また、上記のように画像信号の書き込み回数を削減した動作では、画面のちらつきを防止することができ、目の疲労を抑えることができる。また、このような場合には、無線伝送を行ってもよい。
＜トランジスタ構造１の構成要素＞
以下では、トランジスタの構成要素の一例について説明する。図８（Ａ）および図８（Ｂ）は、本発明の一態様に係るトランジスタ１００の上面図および断面図である。図８（Ａ）は上面図であり、図８（Ｂ）は、図８（Ａ）に示す一点鎖線Ａ１－Ａ２、および一点鎖線Ａ３－Ａ４に対応する断面図である。なお、図８（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図８（Ａ）および図８（Ｂ）に示すトランジスタ１００は、基板１１０と、酸化物半導体１３０と、導電体１４０および導電体１５０と、絶縁体１６０と、導電体１７０を有する。
基板１１０としては、後の加熱処理に耐えられるものを用いる。例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）などがある。
また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムを材料とした化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。
導電体基板としては、黒鉛基板、金属基板、合金基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板１１０として、可撓性基板を用いてもよい。なお、可撓性基板上にトランジスタを設ける方法としては、非可撓性の基板上にトランジスタを作製した後、トランジスタを剥離し、可撓性基板である基板１１０に転置する方法もある。その場合には、非可撓性基板とトランジスタとの間に剥離層を設けるとよい。
なお、基板１１０として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板１１０が伸縮性を有してもよい。また、基板１１０は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板１１０の厚さは、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下とする。
可撓性基板である基板１１０としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可撓性基板である基板１１０は、線膨張率が低いほど環境による変形が抑制されて好ましい。可撓性基板である基板１１０としては、例えば、線膨張率が１×１０－３／Ｋ以下、５×１０－５／Ｋ以下、または１×１０－５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリル、ポリテトラフルオロエチレン（ＰＴＦＥ）などがある。特に、アラミドは、線膨張率が低いため、可撓性基板である基板１１０として好適である。
なお、基板１１０と酸化物半導体１３０との間に絶縁体を設けてもよい。絶縁体を設けることで、基板１１０からの不純物の拡散を抑制することができる。絶縁体としては、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いることができる。
また、酸化物半導体１３０が酸化物であるため、絶縁体は、酸化物半導体１３０に酸素を供給する役割を担うことができる。したがって、絶縁体は過剰酸素を含む絶縁体であると好ましい。
例えば、過剰酸素を含む絶縁体としては、加熱処理によって酸素を放出する機能を有する絶縁体である。例えば、過剰酸素を含む酸化シリコン層は、加熱処理などによって酸素を放出することができる酸化シリコン層である。したがって、絶縁体は膜中を酸素が移動可能な絶縁体である。即ち、絶縁体は酸素透過性を有する絶縁体とすればよい。例えば、絶縁体は、半導体よりも酸素透過性の高い絶縁体とすればよい。
過剰酸素を含む絶縁体は、酸化物半導体１３０中の酸素欠損を低減させる機能を有する場合がある。酸化物半導体１３０中で酸素欠損は、深い準位を形成し、正孔捕獲中心などとなる。また、酸素欠損のサイトに水素が入ることによって、キャリアである電子を生成することがある。したがって、酸化物半導体１３０中の酸素欠損を低減することで、トランジスタに安定した電気特性を付与することができる。
ここで、加熱処理によって酸素を放出する絶縁体は、ＴＤＳ分析にて、膜の表面温度が１００℃以上７００℃以下または１００℃以上５００℃以下の範囲で、１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以上または１×１０２０ａｔｏｍｓ／ｃｍ３以上の酸素（酸素原子数換算）を観測できるものを用いることが好ましい。
または、過剰酸素を含む絶縁体は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））は、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した値である。
酸化物半導体１３０としては、結晶を有する酸化物半導体を用いることが好ましい。図８には、酸化物半導体１３０が、酸化物半導体１３０ａ、酸化物半導体１３０ｂおよび酸化物半導体１３０ｃが、この順に積層した積層膜である場合を示す。
酸化物半導体１３０は、例えば、インジウムを含む酸化物半導体である。酸化物半導体１３０は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、酸化物半導体１３０は、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、イットリウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンなどがある。
ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または、元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、酸化物半導体１３０は、亜鉛を含むと好ましい。酸化物半導体は、亜鉛を含むと結晶化しやすくなる場合がある。
ただし、酸化物半導体１３０は、インジウムを含む酸化物半導体に限定されない。酸化物半導体１３０は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物、酸化ガリウムなどの、インジウムを含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであっても構わない。
酸化物半導体１３０ａ、酸化物半導体１３０ｂおよび酸化物半導体１３０ｃが、インジウムを含む場合について説明する。なお、酸化物半導体１３０ａがＩｎ－Ｍ－Ｚｎ酸化物であり、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎを５０ａｔｏｍｉｃ％未満、Ｍを５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎを２５ａｔｏｍｉｃ％未満、Ｍを７５ａｔｏｍｉｃ％より高くする。
また、酸化物半導体１３０ｂがＩｎ－Ｍ－Ｚｎ酸化物であり、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎを２５ａｔｏｍｉｃ％より高く、Ｍを７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎを３４ａｔｏｍｉｃ％より高く、Ｍを６６ａｔｏｍｉｃ％未満とする。
また、酸化物半導体１３０ｃがＩｎ－Ｍ－Ｚｎ酸化物であり、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎを５０ａｔｏｍｉｃ％未満、Ｍを５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎを２５ａｔｏｍｉｃ％未満、Ｍを７５ａｔｏｍｉｃ％より高くする。なお、酸化物半導体１３０ｃは、酸化物半導体１３０ａと同種の酸化物を用いても構わない。
酸化物半導体１３０ｂは、酸化物半導体１３０ａおよび酸化物半導体１３０ｃよりも電子親和力の大きい酸化物を用いることが好ましい。例えば、酸化物半導体１３０ｂとして、酸化物半導体１３０ａおよび酸化物半導体１３０ｃよりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、酸化物半導体１３０ｃがインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
ただし、酸化物半導体１３０ａまたは／および酸化物半導体１３０ｃが、酸化ガリウムであっても構わない。例えば、酸化物半導体１３０ｃとして、酸化ガリウムを用いると導電体１４０または導電体１５０と、導電体１７０との間に生じるリーク電流を低減することができる。すなわち、トランジスタのオフ電流を小さくすることができる。
このとき、ゲート電圧を印加すると、酸化物半導体１３０ａ、酸化物半導体１３０ｂ、酸化物半導体１３０ｃのうち、電子親和力の大きい酸化物半導体１３０ｂにチャネルが形成される。したがって、酸化物半導体１３０ｂは半導体として機能する領域を有するといえるが、酸化物半導体１３０ａおよび酸化物半導体１３０ｃは絶縁体または半絶縁体として機能する領域を有するともいえる。
なお、トランジスタのオン電流を高くするためには、酸化物半導体１３０ｃの膜厚は薄いほど好ましい。例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下の領域を有する形態とする。一方、酸化物半導体１３０ｃは、チャネルの形成される酸化物半導体１３０ｂへ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため、酸化物半導体１３０ｃは、ある程度の厚さを有することが好ましい。例えば、酸化物半導体１３０ｃは０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有する形態とする。また、酸化物半導体１３０ｃは、基板１１０、または基板１１０と酸化物半導体１３０との間に介在する絶縁体などから放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。
また、信頼性を高くするためには、酸化物半導体１３０ａの膜厚は厚くすることが好ましい。例えば、酸化物半導体１３０ａは１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上の厚さの領域を有する形態とする。酸化物半導体１３０ａの膜厚を厚くすることで、基板１１０または基板１１０上に設けた絶縁体とチャネルの形成される酸化物半導体１３０ｂまでの距離を離すことができる。ただし、トランジスタを有する半導体装置の生産性が低下する場合があるため、例えば、酸化物半導体１３０ａは２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有する形態とする。
酸化物半導体中のシリコンは、キャリアトラップやキャリア発生源となる場合がある。したがって、酸化物半導体１３０ｂのシリコン濃度は低いほど好ましい。例えば、酸化物半導体１３０ｂと酸化物半導体１３０ｃとの間に、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いた分析において、シリコン濃度が低い領域を有することが好ましい。当該シリコン濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
また、酸化物半導体１３０ｂと酸化物半導体１３０ｃとの間にシリコン濃度が低い領域を有することが好ましい。当該シリコン濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
酸化物半導体１３０ｂにおいて、不純物として含まれる水素は、半導体表面に移動すると、表面近くの酸素と結合し、水分子となって脱離することがある。その際、水分子として脱離したＯの位置に酸素欠損ＶＯが形成される。そのため、酸化物半導体１３０ｂの水素濃度は十分に低減されていることが望ましい。したがって、酸化物半導体１３０ｂは、ＴＤＳ分析にて、膜の表面温度が１００℃以上７００℃以下または１００℃以上５００℃以下の範囲で観測される水分子が、１．０×１０２１個／ｃｍ３（１．０個／ｎｍ３）以下、好ましくは１．０×１０２０個／ｃｍ３（０．１個／ｎｍ３）以下とする。
なお、半導体中の不純物としての水素は、水素原子、水素イオン、水素分子、ヒドロキシ基、水酸化物イオンなどの状態となっており、水分子として存在するとは限らない。
また、酸化物半導体１３０ｂの水素濃度を低減するために、酸化物半導体１３０ａおよび酸化物半導体１３０ｃの水素濃度も低減すると好ましい。酸化物半導体１３０ａおよび酸化物半導体１３０ｃは、ＴＤＳ分析にて、膜の表面温度が１００℃以上７００℃以下または１００℃以上５００℃以下の範囲で観測される水分子が、１．０×１０２１個／ｃｍ３（１．０個／ｎｍ３）以下、好ましくは１．０×１０２０個／ｃｍ３（０．１個／ｎｍ３）以下とする。
水素濃度が十分に低減された結晶を有する酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。つまり、電気特性の変動を抑制すると共に、信頼性を向上させることができる。また、消費電力が低減された半導体装置を提供することができる。
なお、酸化物半導体に銅が混入すると、電子トラップを生成する場合がある。電子トラップは、トランジスタのしきい値電圧をプラス方向へ変動させる場合がある。したがって、酸化物半導体１３０ｂの表面または内部における銅濃度は低いほど好ましい。例えば、酸化物半導体１３０ｂにおいて、銅濃度が１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下となる領域を有すると好ましい。
なお、上述の酸化物半導体１３０を３層とする構造は一例である。例えば、図９（Ａ）に示すように、積層構造ではなく単層で用いてもよい。または、酸化物半導体１３０ａまたは酸化物半導体１３０ｃのない２層構造としても構わない。または、酸化物半導体１３０ａの上もしくは下、または酸化物半導体１３０ｃ上もしくは下に、酸化物半導体１３０ａ、酸化物半導体１３０ｂおよび酸化物半導体１３０ｃとして例示した半導体のいずれか一を有する４層構造としても構わない。または、酸化物半導体１３０ａの上、酸化物半導体１３０ａの下、酸化物半導体１３０ｃの上、酸化物半導体１３０ｃの下のいずれか二箇所以上に、酸化物半導体１３０ａ、酸化物半導体１３０ｂおよび酸化物半導体１３０ｃとして例示した半導体のいずれか一を有するｎ層構造（ｎは５以上の整数）としても構わない。
導電体１４０および導電体１５０は、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。導電体１４０および導電体１５０は、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
絶縁体１６０は、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体１６０としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
導電体１７０は、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。なお、図では導電体１７１および導電体１７２の積層構造としたが、必要に応じて適宜設計すればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
また、絶縁体１６０は、図９（Ａ）に示すように、導電体１７０をマスクとして形成してもよい。また、導電体１７０と絶縁体１６０は、同一のレジストマスクを用いて形成してもよい。同一のレジストマスクを用いることで、リソグラフィ工程を減らし、製造コストを削減することができる。
＜トランジスタ構造１の変形例＞
本発明の一態様に係るトランジスタは、図９（Ｂ）に示すように、基板１１０と絶縁体１８０との間に導電体１７５を有しても構わない。導電体１７５は、トランジスタの第２のゲート電極（ボトムゲート電極ともいう）としての機能を有する。
導電体１７５には、例えば、導電体１７０と同じ電圧を印加することができる。こうすることで、酸化物半導体１３０の上下から電界を印加することが可能となるため、トランジスタのオン電流を大きくすることができる。また、トランジスタのオフ電流を小さくすることができる。または、導電体１７５には、例えば、ソース電極よりも低い電圧または高い電圧を印加し、トランジスタのしきい値電圧をプラス方向またはマイナス方向へ変動させてもよい。例えば、トランジスタのしきい値電圧をプラス方向に変動させることで、ゲート電圧が０Ｖであってもトランジスタが非導通状態（オフ状態）となる、ノーマリーオフが実現できる場合がある。なお、導電体１７５に印加する電圧は、可変であってもよいし、固定であってもよい。導電体１７５に印加する電圧を可変にする場合、電圧を制御する回路を導電体１７５と電気的に接続してもよい。
導電体１７５は、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
＜トランジスタ構造２＞
また、本発明の一態様に係るトランジスタは、図１０（Ａ）および図１０（Ｂ）に示す構成とすることもできる。図１０（Ａ）および図１０（Ｂ）は、トランジスタ２００の上面図および断面図である。図１０（Ａ）は上面図であり、図１０（Ｂ）は、図１０（Ａ）に示す一点鎖線Ｂ１－Ｂ２、および一点鎖線Ｂ３－Ｂ４に対応する断面図である。なお、図１０（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１０（Ａ）および図１０（Ｂ）に示すトランジスタ２００は、基板２１０と、基板２１０上の導電体２７５と、導電体２７５上の絶縁体２６０と、絶縁体２６０上の半導体２３０と、半導体２３０の上面と接し、間隔を開けて配置された導電体２４０および導電体２５０と、を有する。なお、導電体２７５は、絶縁体２６０を介して半導体２３０と重なる領域を有する。なお、基板２１０と導電体２７５の間に絶縁体を介していてもよい。
また、半導体２３０は、トランジスタ２００のチャネル形成領域としての機能を有する。また、導電体２７５は、トランジスタ２００の第１のゲート電極（フロントゲート電極ともいう。）としての機能を有する。また、絶縁体２６０は、トランジスタ２００のゲート絶縁体としての機能を有する。また、導電体２４０および導電体２５０は、トランジスタのソース電極およびドレイン電極としての機能を有する。
なお、絶縁体２６０は過剰酸素を含む絶縁体であると好ましい。
なお、基板２１０は、基板１１０についての記載を参照することができる。また、導電体２７５は、導電体１７０についての記載を参照することができる。また、絶縁体２６０は、絶縁体１６０についての記載を参照することができる。また、半導体２３０は、酸化物半導体１３０についての記載を参照することができる。また、導電体２４０および導電体２５０は、導電体１４０および導電体１５０ついての記載を参照することができる。
＜トランジスタ構造３＞
また、本発明の一態様に係るトランジスタは、図１１（Ａ）および図１１（Ｂ）に示す構成とすることもできる。図１１（Ａ）および図１１（Ｂ）は、トランジスタ３００の上面図および断面図である。図１１（Ａ）は上面図であり、図１１（Ｂ）は、図１１（Ａ）に示す一点鎖線Ｂ１－Ｂ２、および一点鎖線Ｂ３－Ｂ４に対応する断面図である。なお、図１１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１１（Ａ）および図１１（Ｂ）に示すトランジスタ３００は、基板３１０と、基板３１０上の絶縁体３８０と、絶縁体３８０上の半導体３３０（半導体３３０ａ、半導体３３０ｂ、半導体３３０ｃ）と、半導体３３０に接し、間隔を開けて配置された導電体３４０および導電体３５０と、半導体３３０ｃと接する絶縁体３６０と、絶縁体３６０と接する導電体３７０と、を有する。なお、半導体３３０、絶縁体３６０および導電体３７０は、トランジスタ３００上の絶縁体３９０に設けられた半導体３３０ａ、半導体３３０ｂおよび絶縁体３８０に達する開口部に設けられている。
また、半導体３３０は、トランジスタ３００のチャネル形成領域としての機能を有する。また、導電体３７０は、トランジスタ３００のゲート電極としての機能を有する。また、絶縁体３６０は、トランジスタ３００のゲート絶縁体としての機能を有する。また、導電体３４０および導電体３５０は、トランジスタのソース電極およびドレイン電極としての機能を有する。
なお、絶縁体３６０は過剰酸素を含む絶縁体であると好ましい。
なお、基板３１０は、基板１１０についての記載を参照することができる。また、導電体３７０は、導電体１７０についての記載を参照することができる。また、絶縁体３６０は、絶縁体１６０についての記載を参照することができる。また、半導体３３０は、酸化物半導体１３０についての記載を参照することができる。また、導電体３４０および導電体３５０は、導電体１４０および導電体１５０ついての記載を参照することができる。
トランジスタ３００の構成は、前述したその他のトランジスタの構成と比較して、ソース電極またはドレイン電極となる導電体とゲート電極となる導電体の重なる領域が少ないため、寄生容量を小さくすることができる。したがって、トランジスタ３００は、演算装置や記憶装置などに用いる高速動作を必要とする回路の要素として適している。なお、トランジスタ３００の上面は、図示するようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等を用いて平坦化することが好ましいが、平坦化しない構成とすることもできる。
また、本実施の形態において、様々なタイプのトランジスタに適用することができる。場合によっては、または、状況に応じて、例えば、プレーナ型、ＦＩＮ（フィン）型、ＴＲＩ－ＧＡＴＥ（トライゲート）型などのトランジスタなどとすることができる。また、ゲート電極が、ゲート絶縁膜を介して、半導体のチャネル幅方向を電気的に取り囲む構造（ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ－ｃｈａｎｎｅｌ）構造）有するトランジスタにも適用することができる。ｓ－ｃｈａｎｎｅｌ構造を有することで、オン電流が高いトランジスタを得ることができる。
なお、本実施の形態におけるトランジスタの構成は一例である。したがって、例えば、トランジスタ１００乃至トランジスタ３００のいずれか一つ以上を活性領域または活性層にシリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体等を有するトランジスタで構成することもできる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態３）
以下では、本発明の一態様に用いることのできる酸化物半導体膜の構造について説明する。
なお、本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
まずは、ＣＡＡＣ－ＯＳ膜について説明する。
ＣＡＡＣ－ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ－ＯＳ膜の明視野像および回折パターンの複合解析像（高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ－ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
試料面と概略平行な方向から、ＣＡＡＣ－ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ－ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ－ＯＳ膜の被形成面または上面と平行に配列する。
一方、試料面と概略垂直な方向から、ＣＡＡＣ－ＯＳ膜の平面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
ＣＡＡＣ－ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳ膜のｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ－ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳ膜のｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ－ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ－ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ－ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ－ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
また、ＣＡＡＣ－ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ－ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。
ｎｃ－ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ－ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ－ＯＳ膜に対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ－ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ－ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ－ＯＳ膜は、ＣＡＡＣ－ＯＳ膜と比べて欠陥準位密度が高くなる。
次に、非晶質酸化物半導体膜について説明する。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
なお、酸化物半導体膜は、ｎｃ－ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
ａ－ｌｉｋｅ ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。ａ－ｌｉｋｅ ＯＳ膜は、ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ－ＯＳ膜であれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られない。
なお、ａ－ｌｉｋｅ ＯＳ膜およびｎｃ－ＯＳ膜の結晶部の大きさの計測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、Ｉｎ－Ｏ層の間に、Ｇａ－Ｚｎ－Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ－Ｏ層を３層有し、またＧａ－Ｚｎ－Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺｎＯ４の結晶のａ－ｂ面に対応する。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａ－ｌｉｋｅ ＯＳ膜、微結晶酸化物半導体膜、ＣＡＡＣ－ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の電子機器が有する半導体装置を構成する回路の一例について図面を参照して説明する。
図１２（Ａ）に、本発明の一態様の電子機器が有する半導体装置を構成する回路の断面図を示す。図１２（Ａ）に示す回路は、下部に第１の半導体材料を用いたトランジスタ４２００を有し、上部に第２の半導体材料を用いたトランジスタ４１００を有している。なお、左図がトランジスタのチャネル長方向の断面、右図がチャネル幅方向の断面を示す。
なお、トランジスタ４１００にボトムゲートを設けた構成であってもよい。
第１の半導体材料と第２の半導体材料は異なるエネルギーギャップを持つ材料とすることが好ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体など）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、オフ電流が低い。
トランジスタ４２００は、ｎチャネル型のトランジスタまたはｐチャネル型のトランジスタのいずれであってもよく、回路によって適切なトランジスタを用いればよい。また、酸化物半導体を用いた本発明の一態様のトランジスタを用いるほかは、用いる材料や構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
図１２（Ａ）に示す構成では、トランジスタ４２００の上部に、絶縁膜４２０１、絶縁膜４２０７を介してトランジスタ４１００が設けられている。また、トランジスタ４２００とトランジスタ４１００の間には、複数の配線４２０２が設けられている。また、各種絶縁膜に埋め込まれた複数のプラグ４２０３により、上層と下層にそれぞれ設けられた配線や電極が電気的に接続されている。また、トランジスタ４１００を覆う層間絶縁膜４２０４が設けられている。
このように、２種類のトランジスタを積層することにより、回路の占有面積が低減され、より高密度に複数の回路を配置することができる。
ここで、下層に設けられるトランジスタ４２００にシリコン系半導体材料を用いた場合、トランジスタ４２００の半導体膜の近傍に設けられる絶縁膜中の水素はシリコンのダングリングボンドを終端し、トランジスタ４２００の信頼性を向上させる効果がある。一方、上層に設けられるトランジスタ４１００に酸化物半導体を用いた場合、トランジスタ４１００の半導体膜の近傍に設けられる絶縁膜中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなるため、トランジスタ４１００の信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体材料を用いたトランジスタ４２００の上層に酸化物半導体を用いたトランジスタ４１００を積層して設ける場合、これらの間に水素の拡散を防止する機能を有する絶縁膜４２０７を設けることは特に効果的である。絶縁膜４２０７により、下層に水素を閉じ込めることでトランジスタ４２００の信頼性が向上することに加え、下層から上層に水素が拡散することが抑制されることでトランジスタ４１００の信頼性も同時に向上させることができる。
絶縁膜４２０７としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
また、酸化物半導体膜を含んで構成されるトランジスタ４１００を覆うように、トランジスタ４１００上に水素の混入を防止する機能を有するブロック膜を形成してもよい。ブロック膜としては、絶縁膜４２０７と同様の材料を用いることができ、特に酸化アルミニウムを適用することが好ましい。酸化アルミニウム膜は、水素、水分などの不純物および酸素の双方に対して膜を透過させない遮断（ブロッキング）効果が高い。したがって、トランジスタ４１００を覆うブロック膜として酸化アルミニウム膜を用いることで、トランジスタ４１００に含まれる酸化物半導体膜からの酸素の脱離を防止するとともに、酸化物半導体膜への水および水素の混入を防止することができる。
なお、トランジスタ４２００は、プレーナ型のトランジスタだけでなく、様々なタイプのトランジスタとすることができる。例えば、ＦＩＮ（フィン）型、ＴＲＩ－ＧＡＴＥ（トライゲート）型などのトランジスタなどとすることができる。その場合の断面図の例を、図１２（Ｂ）に示す。半導体基板４２１１の上に、絶縁膜４２１２が設けられている。半導体基板４２１１は、先端の細い凸部（フィンともいう）を有する。なお、凸部の上には、絶縁膜が設けられていてもよい。その絶縁膜は、凸部を形成するときに、半導体基板４２１１がエッチングされないようにするためのマスクとして機能するものである。なお、凸部は、先端が細くなくてもよく、例えば、略直方体の凸部であってもよいし、先端が太い凸部であってもよい。半導体基板４２１１の凸部の上には、ゲート絶縁膜４２１４が設けられ、その上には、ゲート電極４２１３が設けられている。なお、本実施の形態では、ゲート電極４２１３は１層構造であるがこれに限られず、２層以上の積層でもよい。半導体基板４２１１には、ソース領域およびドレイン領域４２１５が形成されている。なお、ここでは、半導体基板４２１１が、凸部を有する例を示したが、本発明の一態様に係る半導体装置は、これに限定されない。例えば、ＳＯＩ基板を加工して、凸部を有する半導体領域を形成しても構わない。
上記構成において、トランジスタ４１００やトランジスタ４２００の電極の接続構成を異ならせることにより、様々な回路を構成することができる。以下では、本発明の一態様の半導体装置を用いることにより実現できる回路構成の例を説明する。
図１３（Ａ）に示す回路図は、ｐチャネル型のトランジスタ４２００とｎチャネル型のトランジスタ４１００を直列に接続し、且つそれぞれのゲートを接続した、いわゆるＣＭＯＳ回路の構成を示している。
また、図１３（Ｂ）に示す回路図は、トランジスタ４１００とトランジスタ４２００のそれぞれのソースとドレインを接続した構成を示している。このような構成とすることで、いわゆるアナログスイッチとして機能させることができる。
また、第１の半導体材料をチャネルにもつトランジスタ４２００およびトランジスタ４３００で、ＣＭＯＳ回路を構成した場合の半導体装置の断面図を図１４に示す。
トランジスタ４３００は、ソース領域またはドレイン領域として機能する不純物領域４３０１と、ゲート電極４３０３と、ゲート絶縁膜４３０４と、側壁絶縁膜４３０５と、を有している。また、トランジスタ４３００は、側壁絶縁膜４３０５の下に、ＬＤＤ領域として機能する不純物領域を設けてもよい。図１４のその他の構成要素については、図１２（Ａ）の説明を参照することができる。
トランジスタ４２００と、トランジスタ４３００とは、互いに異なる極性のトランジスタであることが好ましい。例えば、トランジスタ４２００がｐチャネル型のトランジスタの場合、トランジスタ４３００は、ｎチャネル型のトランジスタであることが好ましい。
また、半導体装置は、フォトダイオードなどの光電変換素子を有する構成とすることができる。
光電変換素子は、単結晶半導体、多結晶半導体または非晶質半導体を用いて形成することができ、用途に応じて材料を選択すればよい。例えば、当該材料として、単結晶シリコン、多結晶シリコン、微結晶シリコン、非晶質シリコン、多結晶セレン、非晶質セレン、ＣＩＳ（銅、インジウム、セレンの化合物）、ＣＩＧＳ（銅、インジウム、ガリウム、セレンの化合物）などを用いることができる。
図１５（Ａ）は、基板４００１に光電変換素子４４００を設けた場合の断面図を示している。例えば、基板４００１は単結晶半導体とすることができる。光電変換素子４４００は、アノードおよびカソードの一方としての機能を有する導電層４４０１と、アノードおよびカソードの他方としての機能を有する導電層４４０２と、導電層４４０２とプラグ４００４とを電気的に接続させる導電層４４０３と、を有する。導電層４４０１乃至導電層４４０３は、基板４００１に不純物を注入または拡散することで作製することができる。
図１５（Ａ）は、基板４００１に対して縦方向に電流が流れるように光電変換素子４４００を設けているが、基板４００１に対して横方向に電流が流れるように光電変換素子４４００を設けてもよい。
図１５（Ｂ）は、トランジスタ４１００の上層に光電変換素子４５００を設けた場合の半導体装置の断面図である。光電変換素子４５００は、アノードおよびカソードの一方としての機能を有する導電層４５０１と、アノードおよびカソードの他方としての機能を有する導電層４５０２と、半導体４５０３と、を有している。また、光電変換素子４５００は、プラグ４５０４を介して、トランジスタ４１００と電気的に接続されている。当該構成において、光電変換素子４５００には、例えばｉ型の非晶質シリコンを用いたｐｉｎ型の光電変換素子を用いることができる。または、多結晶セレンや非晶質セレンを用いた光電変換素子としてもよい。
図１５（Ｂ）において、光電変換素子４５００をトランジスタ４１００と同じ階層に設けてもよい。また、光電変換素子４５００をトランジスタ４２００とトランジスタ４１００の間の階層に設けてもよい。
また、光電変換素子４４００および光電変換素子４５００は、放射線を吸収して電荷を発生させることが可能な材料を用いて形成してもよい。放射線を吸収して電荷を発生させることが可能な材料としては、セレン、ヨウ化鉛、ヨウ化水銀、ガリウムヒ素、ＣｄＴｅ、ＣｄＺｎ等がある。
半導体装置は、記憶回路を有する構成とすることができる。酸化物半導体を有するトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い記憶回路の一例を図１６に示す。なお、図１６（Ｂ）は、図１６（Ａ）に対応する回路図である。
図１６（Ａ）、（Ｂ）に示す記憶回路は、第１の半導体材料を用いたトランジスタ５２００と第２の半導体材料を用いたトランジスタ５３００、および容量素子５４００を有している。なお、トランジスタ５３００としては、実施の形態２で説明したトランジスタを用いることができる。
トランジスタ５３００は、酸化物半導体を有する半導体にチャネルが形成されるトランジスタである。トランジスタ５３００は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
図１６（Ｂ）において、第１の配線５００１はトランジスタ５２００のソース電極と電気的に接続され、第２の配線５００２はトランジスタ５２００のドレイン電極と電気的に接続されている。また、第３の配線５００３はトランジスタ５３００のソース電極およびドレイン電極の一方と電気的に接続され、第４の配線５００４はトランジスタ５３００のゲート電極と電気的に接続されている。そして、トランジスタ５２００のゲート電極、およびトランジスタ５３００のソース電極およびドレイン電極の他方は、容量素子５４００の電極の一方と電気的に接続され、第５の配線５００５は容量素子５４００の電極の他方と電気的に接続されている。
図１６（Ａ）に示す記憶回路では、トランジスタ５２００のゲート電極の電位が保持可能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線５００４の電位を、トランジスタ５３００がオン状態となる電位にして、トランジスタ５３００をオン状態とする。これにより、第３の配線５００３の電位が、トランジスタ５２００のゲート電極、および容量素子５４００に与えられる。すなわち、トランジスタ５２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線５００４の電位を、トランジスタ５３００がオフ状態となる電位にして、トランジスタ５３００をオフ状態とすることにより、トランジスタ５２００のゲートに与えられた電荷が保持される（保持）。
トランジスタ５３００のオフ電流は極めて小さいため、トランジスタ５２００のゲートの電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線５００１に所定の電位（定電位）を与えた状態で、第５の配線５００５に適切な電位（読み出し電位）を与えると、トランジスタ５２００のゲートに保持された電荷量に応じて、第２の配線５００２は異なる電位をとる。一般に、トランジスタ５２００をｎチャネル型とすると、トランジスタ５２００のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ５２００のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ５２００を「オン状態」とするために必要な第５の配線５００５の電位をいうものとする。したがって、第５の配線５００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ５２００のゲートに与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線５００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ５２００は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線５００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ５２００は「オフ状態」のままである。このため、第２の配線５００２の電位を判別することで、保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲートの状態にかかわらずトランジスタ５２００が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線５００５に与えればよい。または、ゲートの状態にかかわらずトランジスタ５２００が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線５００５に与えればよい。
図１６（Ｃ）に示す半導体装置は、トランジスタ５２００を設けていない点で図１６（Ａ）と相違している。この場合も上記と同様の動作により情報の書き込みおよび保持動作が可能である。
次に、図１６（Ｃ）に示す半導体装置の情報の読み出しについて説明する。トランジスタ５３００がオン状態となると、浮遊状態である第３の配線５００３と容量素子５４００とが導通し、第３の配線５００３と容量素子５４００の間で電荷が再分配される。その結果、第３の配線５００３の電位が変化する。第３の配線５００３の電位の変化量は、容量素子５４００の第１の端子の電位（または容量素子５４００に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子５４００の第１の端子の電位をＶ、容量素子５４００の容量をＣ、第３の配線５００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線５００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線５００３の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子５４００の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合の第３の配線５００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線５００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線５００３の電位を所定の電位と比較することで、情報を読み出すことができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体材料が適用されたトランジスタを用い、トランジスタ５３００として第２の半導体材料が適用されたトランジスタを駆動回路上に積層して設ける構成とすればよい。
本実施の形態に示す記憶回路では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す記憶回路では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る記憶回路では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
本実施の形態に示す記憶装置は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩにも応用可能である。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の電子機器における表示部に用いることできる表示装置について、図１７および図１８を用いて説明する。
表示装置に用いられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。以下では、表示装置の一例としてＥＬ素子を用いた表示装置（ＥＬ表示装置）および液晶素子を用いた表示装置（液晶表示装置）について説明する。
なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
また、以下に示す表示装置は画像表示デバイス、または光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板を有するモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
図１７は、本発明の一態様に係るＥＬ表示装置の一例である。図１７（Ａ）に、ＥＬ表示装置の画素の回路図を示す。図１７（Ｂ）は、ＥＬ表示装置全体を示す上面図である。また、図１７（Ｃ）は、図１７（Ｂ）の一点鎖線Ｍ－Ｎの一部に対応するＭ－Ｎ断面である。
図１７（Ａ）は、ＥＬ表示装置に用いられる画素の回路図の一例である。
図１７（Ａ）に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、容量素子７４２と、発光素子７１９と、を有する。
なお、図１７（Ａ）などは、回路構成の一例であるため、さらに、トランジスタを追加することが可能である。逆に、図１７（Ａ）の各ノードにおいて、トランジスタ、スイッチ、受動素子などを追加しないようにすることも可能である。
トランジスタ７４１のゲートはスイッチ素子７４３の一端および容量素子７４２の一方の電極と電気的に接続される。トランジスタ７４１のソースは容量素子７４２の他方の電極と電気的に接続され、発光素子７１９の一方の電極と電気的に接続される。トランジスタ７４１のソースは電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線７４４と電気的に接続される。発光素子７１９の他方の電極は定電位が与えられる。なお、定電位は接地電位ＧＮＤまたはそれより小さい電位とする。
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いることで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。また、スイッチ素子７４３として、トランジスタ７４１と同一工程を経て作製されたトランジスタを用いると、ＥＬ表示装置の生産性を高めることができる。なお、トランジスタ７４１または／およびスイッチ素子７４３としては、例えば、上述したトランジスタを適用することができる。
図１７（Ｂ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板７００と、基板７５０と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、ＦＰＣ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回路７３６を囲むように基板７００と基板７５０との間に配置される。なお、駆動回路７３５または／および駆動回路７３６をシール材７３４の外側に配置しても構わない。
図１７（Ｃ）は、図１７（Ｂ）の一点鎖線Ｍ－Ｎの一部に対応するＥＬ表示装置の断面図である。
図１７（Ｃ）には、トランジスタ７４１として、基板７００上の導電体７０４ａと、導電体７０４ａ上の絶縁体７１２ａと、絶縁体７１２と、絶縁体７１２上にあり導電体７０４ａと重なる半導体７０６と、半導体７０６と接する導電体７１６ａおよび導電体７１６ｂと、半導体７０６上、導電体７１６ａ上および導電体７１６ｂ上の絶縁体７１８ａと、絶縁体７１８ａ上の絶縁体７１８ｂと、絶縁体７１８ｂ上の絶縁体７１８ｃと、絶縁体７１８ｃ上にあり半導体７０６ｂと重なる導電体７１４ａと、を有する構造を示す。なお、トランジスタ７４１の構造は一例であり、図１７（Ｃ）に示す構造と異なる構造であっても構わない。
したがって、図１７（Ｃ）に示すトランジスタ７４１において、導電体７０４ａはゲート電極としての機能を有し、絶縁体７１２はゲート絶縁体としての機能を有し、導電体７１６ａはソース電極としての機能を有し、導電体７１６ｂはドレイン電極としての機能を有し、絶縁体７１８ａ、絶縁体７１８ｂおよび絶縁体７１８ｃはゲート絶縁体としての機能を有し、導電体７１４ａはゲート電極としての機能を有する。なお、半導体７０６は、光が当たることで電気特性が変動する場合がある。したがって、導電体７０４ａ、導電体７１６ａ、導電体７１６ｂ、導電体７１４ａのいずれか一以上が遮光性を有すると好ましい。
なお、絶縁体７１８ａおよび絶縁体７１８ｂの界面を破線で表したが、これは両者の境界が明確でない場合があることを示す。例えば、絶縁体７１８ａおよび絶縁体７１８ｂとして、同種の絶縁体を用いた場合、観察手法によっては両者の区別が付かない場合がある。また、絶縁体７１８ａおよび絶縁体７１８ｂを設ける領域に単層の絶縁体が設けられる場合もある。
図１７（Ｃ）には、容量素子７４２として、基板上の導電体７０４ｂと、導電体７０４ｂ上の絶縁体７１２と、絶縁体７１２上にあり導電体７０４ｂと重なる導電体７１６ａと、導電体７１６ａ上の絶縁体７１８ａと、絶縁体７１８ａ上の絶縁体７１８ｂと、絶縁体７１８ｂ上の絶縁体７１８ｃと、絶縁体７１８ｃ上にあり導電体７１６ａと重なる導電体７１４ｂと、を有し、導電体７１６ａおよび導電体７１４ｂの重なる領域で、絶縁体７１８ａおよび絶縁体７１８ｂの一部が除去されている構造を示す。
容量素子７４２において、導電体７０４ｂおよび導電体７１４ｂは一方の電極として機能し、導電体７１６ａは他方の電極として機能する。
したがって、容量素子７４２は、トランジスタ７４１と共通する膜を用いて作製することができる。また、導電体７０４ａおよび導電体７０４ｂを同種の導電体とすると好ましい。その場合、導電体７０４ａおよび導電体７０４ｂは、同一工程を経て形成することができる。また、導電体７１４ａおよび導電体７１４ｂを同種の導電体とすると好ましい。その場合、導電体７１４ａおよび導電体７１４ｂは、同一工程を経て形成することができる。
図１７（Ｃ）に示す容量素子７４２は、占有面積当たりの容量が大きい容量素子である。したがって、図１７（Ｃ）は表示品位の高いＥＬ表示装置である。なお、図１７（Ｃ）に示す容量素子７４２は、導電体７１６ａおよび導電体７１４ｂの重なる領域を薄くするため、絶縁体７１８ａおよび絶縁体７１８ｂの一部が除去された構造を有するが、本発明の一態様に係る容量素子はこれに限定されるものではない。例えば、導電体７１６ａおよび導電体７１４ｂの重なる領域を薄くするため、絶縁体７１８ｃの一部が除去された構造を有しても構わない。
トランジスタ７４１および容量素子７４２上には、絶縁体７２０が配置される。ここで、絶縁体７２０は、トランジスタ７４１のソース電極として機能する導電体７１６ａに達する開口部を有してもよい。絶縁体７２０上には、導電体７８１が配置される。導電体７８１は、絶縁体７２０の開口部を介してトランジスタ７４１と電気的に接続してもよい。
導電体７８１上には、導電体７８１に達する開口部を有する隔壁７８４が配置される。隔壁７８４上には、隔壁７８４の開口部で導電体７８１と接する発光層７８２が配置される。発光層７８２上には、導電体７８３が配置される。導電体７８１、発光層７８２および導電体７８３の重なる領域が、発光素子７１９となる。
ここまでは、ＥＬ表示装置の例について説明した。次に、液晶表示装置の例について説明する。
図１８（Ａ）は、液晶表示装置の画素の構成例を示す回路図である。図１８に示す画素は、トランジスタ７５１と、容量素子７５２と、一対の電極間に液晶の充填された素子（液晶素子）７５３とを有する。
トランジスタ７５１では、ソース、ドレインの一方が信号線７５５に電気的に接続され、ゲートが走査線７５４に電気的に接続されている。
容量素子７５２では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
液晶素子７５３では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、上述した容量素子７５２の他方の電極が電気的に接続する配線に与えられる共通電位と、液晶素子７５３の他方の電極に与えられる共通電位とが異なる電位であってもよい。
なお、液晶表示装置も、上面図はＥＬ表示装置と同様として説明する。図１７（Ｂ）の一点鎖線Ｍ－Ｎに対応する液晶表示装置の断面図を図１８（Ｂ）に示す。図１８（Ｂ）において、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、トランジスタ７５１を構成する導電体または半導体のいずれかと同種の導電体または半導体を用いてもよい。
トランジスタ７５１は、トランジスタ７４１についての記載を参照する。また、容量素子７５２は、容量素子７４２についての記載を参照する。なお、図１８（Ｂ）に示す容量素子７５２としては、図１７（Ｃ）の容量素子７４２と同様の構成を例示したが、これに限定されない。
なお、トランジスタ７５１の半導体に酸化物半導体を用いた場合、極めてオフ電流の小さいトランジスタとすることができる。したがって、容量素子７５２に保持された電荷がリークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができる。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態とすることで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい液晶表示装置とすることができる。また、容量素子７５２の占有面積を小さくできるため、開口率の高い液晶表示装置、または高精細化した液晶表示装置を提供することができる。
トランジスタ７５１および容量素子７５２上には、絶縁体７２１が配置される。ここで、絶縁体７２１は、トランジスタ７５１に達する開口部を有する。絶縁体７２１上には、導電体７９１が配置される。導電体７９１は、絶縁体７２１の開口部を介してトランジスタ７５１と電気的に接続する。
導電体７９１上には、配向膜として機能する絶縁体７９２が配置される。絶縁体７９２上には、液晶層７９３が配置される。液晶層７９３上には、配向膜として機能する絶縁体７９４が配置される。絶縁体７９４上には、スペーサ７９５が配置される。スペーサ７９５および絶縁体７９４上には、導電体７９６が配置される。導電体７９６上には、基板７９７が配置される。
上述した構造を有することで、占有面積の小さい容量素子を有する表示装置を提供することができる、または、表示品位の高い表示装置を提供することができる。または、高精細の表示装置を提供することができる。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例えば、白色、赤色、緑色または青色などの発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、または電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部または全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体は、スパッタリング法で成膜することも可能である。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本発明の一態様に係る電子機器は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）として用いることができる。その他に、本発明の一態様に係る電子機器は、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などとして用いることができる。これら電子機器の具体例を図１９に示す。
図１９（Ａ）は携帯型データ端末であり、筐体９１１、表示部９１２、カメラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。当該携帯型データ端末には、本発明の一態様の電子機器を適用することができる。
図１９（Ｂ）はテレビジョン装置であり、筐体９２１に表示部９２２およびスピーカが組み込まれている。表示部９２２により、映像を表示することが可能である。筐体９２１はスタンド９２３で支持される。当該テレビジョン装置には、本発明の一態様の電子機器を適用することができる。
図１９（Ｃ）はノート型パーソナルコンピュータであり、筐体９３１、表示部９３２、キーボード９３３、ポインティングデバイス９３４等を有する。当該ノート型パーソナルコンピュータには、本発明の一態様の電子機器を適用することができる。
図１９（Ｄ）はデジタルサイネージであり、電柱９４１に設置された表示部９４２を備えている。表示部９４２は可撓性を有している。当該デジタルサイネージには、本発明の一態様の電子機器を適用することができる。
図１９（Ｅ）はビデオカメラであり、第１筐体９５１、第２筐体９５２、表示部９５３、スイッチ９５４、レンズ９５５、接続部９５６等を有する。スイッチ９５４およびレンズ９５５は第１筐体９５１に設けられており、表示部９５３は第２筐体９５２に設けられている。また、第１筐体９５１内にはバッテリーを有し、マイクで音声を記録することもできる。当該ビデオカメラには、本発明の一態様の電子機器を適用することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
１０ 信号出力装置
１５ 信号入出力装置
２０ 表示装置
２１ 表示装置
３１ 有線伝送路
３２ 経路
３３ 経路
１００ トランジスタ
１１０ 基板
１３０ 酸化物半導体
１３０ａ 酸化物半導体
１３０ｂ 酸化物半導体
１３０ｃ 酸化物半導体
１４０ 導電体
１５０ 導電体
１６０ 絶縁体
１７０ 導電体
１７１ 導電体
１７２ 導電体
１７５ 導電体
１８０ 絶縁体
２００ トランジスタ
２１０ 基板
２３０ 半導体
２４０ 導電体
２５０ 導電体
２６０ 絶縁体
２７５ 導電体
３００ トランジスタ
３１０ 基板
３３０ 半導体
３３０ａ 半導体
３３０ｂ 半導体
３３０ｃ 半導体
３４０ 導電体
３５０ 導電体
３６０ 絶縁体
３７０ 導電体
３８０ 絶縁体
３９０ 絶縁体
７００ 基板
７０４ａ 導電体
７０４ｂ 導電体
７０６ 半導体
７０６ｂ 半導体
７１２ 絶縁体
７１２ａ 絶縁体
７１４ａ 導電体
７１４ｂ 導電体
７１６ａ 導電体
７１６ｂ 導電体
７１８ａ 絶縁体
７１８ｂ 絶縁体
７１８ｃ 絶縁体
７１９ 発光素子
７２０ 絶縁体
７２１ 絶縁体
７３１ 端子
７３２ ＦＰＣ
７３３ａ 配線
７３４ シール材
７３５ 駆動回路
７３６ 駆動回路
７３７ 画素
７４１ トランジスタ
７４２ 容量素子
７４３ スイッチ素子
７４４ 信号線
７５０ 基板
７５１ トランジスタ
７５２ 容量素子
７５３ 液晶素子
７５４ 走査線
７５５ 信号線
７８１ 導電体
７８２ 発光層
７８３ 導電体
７８４ 隔壁
７９１ 導電体
７９２ 絶縁体
７９３ 液晶層
７９４ 絶縁体
７９５ スペーサ
７９６ 導電体
７９７ 基板
９１１ 筐体
９１２ 表示部
９１９ カメラ
９２１ 筐体
９２２ 表示部
９２３ スタンド
９３１ 筐体
９３２ 表示部
９３３ キーボード
９３４ ポインティングデバイス
９４１ 電柱
９４２ 表示部
９５１ 筐体
９５２ 筐体
９５３ 表示部
９５４ スイッチ
９５５ レンズ
９５６ 接続部
１０００ 装置
１１００ 回路
１２００ 回路
１３００ 回路
１４００ 回路
１５００ アンテナ
２０００ 表示部
２１００ 回路
２１５０ 記憶回路
２３００ 回路
２４００ 回路
２５００ アンテナ
３０００ バッテリー
３１００ 入出力端子
３２００ 入出力端子
３３００ 操作ボタン
３４００ カメラ
３５００ ケーブル
４００１ 基板
４００４ プラグ
４１００ トランジスタ
４２００ トランジスタ
４２０１ 絶縁膜
４２０２ 配線
４２０３ プラグ
４２０４ 層間絶縁膜
４２０７ 絶縁膜
４２１１ 半導体基板
４２１２ 絶縁膜
４２１３ ゲート電極
４２１４ ゲート絶縁膜
４２１５ ドレイン領域
４３００ トランジスタ
４３０１ 不純物領域
４３０３ ゲート電極
４３０４ ゲート絶縁膜
４３０５ 側壁絶縁膜
４４００ 光電変換素子
４４０１ 導電層
４４０２ 導電層
４４０３ 導電層
４５００ 光電変換素子
４５０１ 導電層
４５０２ 導電層
４５０３ 半導体
４５０４ プラグ
５００１ 配線
５００２ 配線
５００３ 配線
５００４ 配線
５００５ 配線
５２００ トランジスタ
５３００ トランジスタ
５４００ 容量素子

Claims (7)

  1. 信号出力装置と、表示装置と、を有する電子機器であって、
    前記信号出力装置は、画像信号を少なくとも第１乃至第４の信号に分割することができる機能を有し、
    前記表示装置は、前記第１乃至前記第４の信号を組み合わせる機能を有し、
    前記信号出力装置は、前記表示装置に対し、第１の有線伝送路を介して前記第１の信号を伝送することができる機能と、第２の有線伝送路を介して前記第２の信号を伝送することができる機能と、第１の無線伝送路を介して前記第３の信号を伝送することができる機能と、第２の無線伝送路を介して前記第４の信号を伝送することができる機能と、を有し、
    前記第１乃至前記第４の信号は、前記表示装置に並列に伝送され、
    前記信号出力装置および前記表示装置の各々は、活性層に酸化物半導体を有するトランジスタを有し、
    前記酸化物半導体は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有する電子機器。
  2. 信号出力装置と、表示装置と、を有する電子機器であって、
    前記信号出力装置は、第１乃至第４の回路、第１のアンテナ、および第２のアンテナを有し、
    前記第１の回路は、画像信号の伝送路を選択する機能を有し、
    前記第２の回路は、前記第１の回路から伝送された前記画像信号を少なくとも第１乃至第４の信号に分割する機能を有し、
    前記第３の回路は、前記第２の回路から伝送された前記第３の信号を第１の変調信号に変換する機能と、前記第２の回路から伝送された前記第４の信号を第２の変調信号に変換する機能と、を有し、
    前記第４の回路は、前記第３の回路から伝送された前記第１の変調信号を前記第１のアンテナを用いて送信する機能と、前記第３の回路から伝送された前記第２の変調信号を前記第２のアンテナを用いて送信する機能と、を有し、
    前記信号出力装置は、前記表示装置に対し、第１の有線伝送路を介して前記第１の信号を伝送することができる機能と、第２の有線伝送路を介して前記第２の信号を伝送することができる機能と、第１の無線伝送路を介して前記第１の変調信号を伝送することができる機能と、第２の無線伝送路を介して前記第２の変調信号を伝送することができる機能と、を有し、
    前記第１の信号、前記第２の信号、前記第１の変調信号、および前記第２の変調信号は、前記表示装置に並列に伝送され、
    前記表示装置は、第５の回路、第６の回路、第７の回路、第３のアンテナ、第４のアンテナ、および表示部を有し、
    前記第５の回路は、前記第４の回路から送信された前記第１の変調信号を前記第３のアンテナを用いて受信する機能と、前記第４の回路から送信された前記第２の変調信号を前記第４のアンテナを用いて受信する機能と、を有し、
    前記第６の回路は、前記第５の回路から伝送された前記第１の変調信号を復調して前記第３の信号に変換する機能と、前記第５の回路から伝送された前記第２の変調信号を復調して前記第４の信号に変換する機能と、を有し、
    前記第７の回路は、前記第２の回路から伝送された前記第１の信号および前記第２の信号と、前記第６の回路から伝送された前記第３の信号および前記第４の信号と、から前記表示部に表示させる画像を構成する機能を有する電子機器。
  3. 請求項２において、
    前記第４の回路は、複数の周波数帯の電波を用いて前記第１の変調信号および前記第２の変調信号を送信する機能を有する電子機器。
  4. 請求項２において、
    前記第５の回路は、複数の周波数帯の電波を用いて送信された前記第１の変調信号および前記第２の変調信号を受信する機能を有する電子機器。
  5. 請求項２において、
    前記信号出力装置および前記表示装置の各々は、活性層に酸化物半導体を有するトランジスタを有し、
    前記酸化物半導体は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有する電子機器。
  6. 請求項１又は５において、
    前記活性層は、微結晶酸化物半導体を有する第１の膜と、ｃ軸配向した結晶部を有する第２の膜とを有する、電子機器。
  7. 請求項１または２に記載の前記信号出力装置および前記表示装置と、
    カメラ、バッテリ、スイッチ、マイク、または、スピーカの少なくとも一つと、を有する電子機器。
JP2017515285A 2015-04-30 2016-04-18 電子機器 Active JP7016697B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015093291 2015-04-30
JP2015093291 2015-04-30
PCT/IB2016/052189 WO2016174541A1 (ja) 2015-04-30 2016-04-18 電子機器

Publications (2)

Publication Number Publication Date
JPWO2016174541A1 JPWO2016174541A1 (ja) 2018-04-26
JP7016697B2 true JP7016697B2 (ja) 2022-02-07

Family

ID=57199316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017515285A Active JP7016697B2 (ja) 2015-04-30 2016-04-18 電子機器

Country Status (3)

Country Link
US (1) US20180307451A1 (ja)
JP (1) JP7016697B2 (ja)
WO (1) WO2016174541A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20250071400A1 (en) * 2023-08-21 2025-02-27 Tait Towers Manufacturing, LLC Redundant remote camera system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260454A (ja) 2003-02-25 2004-09-16 Sony Corp 送受信システム、送信装置
WO2005060298A1 (en) 2003-12-12 2005-06-30 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for allocating a pilot signal adapted to the channel characteristics
JP2010129018A (ja) 2008-12-01 2010-06-10 Fujitsu Ltd 送信装置、および受信装置
JP2013239702A (ja) 2012-04-20 2013-11-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2014168121A (ja) 2013-02-28 2014-09-11 Toshiba Corp 情報分割送信装置、情報分割送信方法および情報分割送信処理プログラム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391832B2 (en) * 2003-03-17 2008-06-24 Broadcom Corporation System and method for channel bonding in multiple antenna communication systems
JP4013925B2 (ja) * 2004-07-07 2007-11-28 日本電気株式会社 高品位映像伝送システム、高品位映像伝送装置及びそれらに用いる高品位映像伝送方法並びにそのプログラム
US8910223B2 (en) * 2006-10-25 2014-12-09 Nokia Coporation Layered coded streaming control for unicast/MBMS interaction
EP2075927A1 (en) * 2007-12-21 2009-07-01 Thomson Licensing Method of transmission of at least a data packet by several antennas and corresponding reception method
EP2081373A1 (en) * 2008-01-15 2009-07-22 Hitachi, Ltd. Video/audio reproducing apparatus
TWI501319B (zh) * 2008-12-26 2015-09-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8176195B2 (en) * 2009-11-13 2012-05-08 Futurewei Technologies, Inc. Media distribution with service continuity
EP2538271A4 (en) * 2010-02-15 2013-08-21 Sharp Kk ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, LIQUID CRYSTAL DISPLAY DEVICE, TELEVISION RECEIVER
US9143384B2 (en) * 2010-11-03 2015-09-22 Broadcom Corporation Vehicular network with concurrent packet transmission
KR101595526B1 (ko) * 2010-12-23 2016-02-26 한국전자통신연구원 콘텐츠 동기 전송 시스템 및 방법
US9240956B2 (en) * 2012-03-11 2016-01-19 Broadcom Corporation Communication system using orbital angular momentum
US9319289B2 (en) * 2013-05-14 2016-04-19 Broadcom Corporation Adaptive bit rate (ABR) streaming with server side adaptation
KR102138369B1 (ko) * 2013-10-10 2020-07-28 삼성전자주식회사 디스플레이 구동 회로, 디스플레이 장치 및 이를 포함하는 휴대용 단말기
US9137285B2 (en) * 2013-10-21 2015-09-15 Broadcom Corporation Adaptive audio video (AV) stream processing
US10833993B2 (en) * 2014-03-28 2020-11-10 Weigel Broadcasting Co. Channel bonding

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260454A (ja) 2003-02-25 2004-09-16 Sony Corp 送受信システム、送信装置
WO2005060298A1 (en) 2003-12-12 2005-06-30 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for allocating a pilot signal adapted to the channel characteristics
JP2010129018A (ja) 2008-12-01 2010-06-10 Fujitsu Ltd 送信装置、および受信装置
JP2013239702A (ja) 2012-04-20 2013-11-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2014168121A (ja) 2013-02-28 2014-09-11 Toshiba Corp 情報分割送信装置、情報分割送信方法および情報分割送信処理プログラム

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
TAKECHI, Kazushige, et al.，"Temperature-Dependent Transfer Characteristics of Amorphous InGaZnO4 Thin-Film Transistors"，Japanese Journal of Applied Physics，2009年，Vol.48, No.1，Pages from 011301-1 to 011301-6，[online], [retrieved on 2016.06.27], Retrieved from the Internet: <URL: http://iopscience.iop.org/issue/1347-4065/48/1R>，ISSN:1347-4065, <DOI: 10.1143/JJAP.48.011301>.
画像電子学会（編），曽根原 登（監修），「ディジタル情報流通システム」，第１版，日本，東京電機大学出版局，2005年01月30日，第２５８～２６１頁，ISBN: 4-501-53870-8.

Also Published As

Publication number Publication date
WO2016174541A1 (ja) 2016-11-03
US20180307451A1 (en) 2018-10-25
JPWO2016174541A1 (ja) 2018-04-26

Similar Documents

Publication Publication Date Title
JP6845968B2 (ja) 撮像装置
JP6932868B2 (ja) 撮像装置及び電子機器
JP7432644B2 (ja) 撮像装置
JP7289946B2 (ja) 撮像装置
TWI697235B (zh) 攝像裝置、攝像裝置的驅動方法及電子裝置
JP6655373B2 (ja) 半導体装置および電子機器
KR102706536B1 (ko) 촬상 장치 및 전자 기기
JP6688116B2 (ja) 撮像装置および電子機器
JP7383766B2 (ja) 半導体装置
JP2021036669A (ja) 半導体装置
JP2020191472A (ja) 撮像装置
JP6773423B2 (ja) 半導体装置
JP2017063420A (ja) 半導体装置
JP2016208116A (ja) 撮像装置および電子機器
JP7016697B2 (ja) 電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220126

R150 Certificate of patent or registration of utility model

Ref document number: 7016697

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250