JP7005111B2 - 電子部品実装品 - Google Patents

Description

本発明は、電子部品実装品に関する。

従来の電子部品実装品として、例えば、特許文献１には、発光素子と、チップ部品と、パッケージと、チップ部品実装用部材とを備える発光モジュールが開示されている。チップ部品は、発光素子と電気的に接続される。パッケージは、発光素子及びチップ部品を内蔵し、内面に沿った接地配線を有する。チップ部品実装用部材は、パッケージの内面上に載置される。このチップ部品実装用部材は、チップ部品の第１及び第２の電極が第１及び第２のパッド上にそれぞれ導電接合され、第１及び第２のパッドにはボンディングワイヤがそれぞれ導電接合されている。

特開２０１２－０２８５１５号公報

ところで、上述の特許文献１に記載の発光モジュールは、例えば、ＳＨＦ帯（Ｓｕｐｅｒ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ）等のＧＨｚクラス以上（例えば、３ＧＨｚから３０ＧＨｚ）の信号伝送用回路に実装された場合であっても、適正に信号伝送を行うことができることが望まれている。

本発明は、上記の事情に鑑みてなされたものであって、適正な信号伝送を実現することができる電子部品実装品を提供することを目的とする。

上記目的を達成するために、本発明に係る電子部品実装品は、絶縁性を有する絶縁体、導電性を有し前記絶縁体に設けられパターン最小幅が２００［μｍ］である伝送路パターン、及び、導電性を有し前記絶縁体に内蔵され当該絶縁体を介在させて前記伝送路パターンと第１方向に沿って対向し当該伝送路パターンを設計インピーダンス値が５０［Ω］である伝送路として構成させる内層パターンを含む回路部品と、前記回路部品に実装される電子部品と、前記伝送路パターンと前記電子部品とを電気的に接続する配線材とを備え、前記回路部品は、前記伝送路パターンと隣接して凹部状に設けられ底面に前記電子部品が実装される実装凹部を有し、前記内層パターンは、前記実装凹部の前記伝送路パターン側の内壁面に露出する露出部、及び、前記第１方向と交差する第２方向に沿って前記電子部品と対向する位置に前記露出部と隣接して設けられ前記実装凹部の前記内壁面から前記第２方向に沿って０より大きく１５０［μｍ］以下の範囲で退避した退避部を有することを特徴とする。

また、上記電子部品実装品では、導電性を有し前記実装凹部の前記底面と前記電子部品との間に介在し当該底面と当該電子部品とを接着する導電性接着剤と、前記第２方向に沿って前記退避部と対向する位置に、前記第２方向に対して前記実装凹部の前記内壁面と前記電子部品との間に形成される空隙部として設けられ、前記導電性接着剤の一部を貯留可能である溜まり部とを備えるものとすることができる。

また、上記電子部品実装品では、前記回路部品は、導電性を有し前記第１方向に対して前記電子部品の前記底面側に設けられ、前記第２方向に沿った前記退避部との間隔が２００［μｍ］以上確保された底面側パターンを含むものとすることができる。

また、上記電子部品実装品では、前記回路部品は、前記実装凹部の前記底面に実装された前記電子部品の周りに設けられ前記第１方向に沿って当該回路部品を貫通した貫通孔部を有するものとすることができる。

本発明に係る電子部品実装品は、上記構成を備えることで、配線材の寄生インダクタンスを適正に抑制することができる。この結果、電子部品実装品は、適正な信号伝送を実現することができる、という効果を奏する。

図１は、実施形態１に係る電子部品実装品の概略構成を表す模式的な部分斜視図である。 図２は、実施形態１に係る電子部品実装品の概略構成を表す模式的な部分断面図である。 図３は、実施形態２に係る電子部品実装品の概略構成を表す模式的な部分斜視図である。 図４は、実施形態２に係る電子部品実装品の概略構成を表す模式的な部分断面図である。 図５は、実施形態３に係る電子部品実装品の概略構成を表す模式的な部分斜視図である。 図６は、変形例に係る電子部品実装品の概略構成を表す模式的な部分斜視図である。

以下に、本発明に係る実施形態を図面に基づいて詳細に説明する。なお、この実施形態によりこの発明が限定されるものではない。また、下記実施形態における構成要素には、当業者が置換可能かつ容易なもの、あるいは実質的に同一のものが含まれる。

［実施形態１］
図１、図２に示す電子部品実装品１は、回路部品３に電子部品２が実装され、電子回路を構成するものである。本実施形態の電子部品実装品１は、例えば、ＳＨＦ帯の信号伝送用回路の一部を構成するものである。そして、本実施形態の電子部品実装品１は、回路部品３に所定の構造を付加することで、より適正な信号伝送を実現したものである。以下、各図を参照して電子部品実装品１の各構成について詳細に説明する。

なお、以下の説明では、互いに交差する第１方向、第２方向、及び、第３方向のうち、第１方向を「厚み方向Ｘ」といい、第２方向を「第１幅方向Ｙ」といい、第３方向を「第２幅方向Ｚ」という。ここでは、厚み方向Ｘと第１幅方向Ｙと第２幅方向Ｚとは、相互に直交する。厚み方向Ｘは、典型的には、回路部品３の各層が積層される方向に相当し、回路部品３において電子部品２が実装される実装面の法線方向に相当する。本実施形態の厚み方向Ｘは、回路部品３において伝送路パターン３２Ａと内層パターン３２Ｂとが対向する方向に相当する。第１幅方向Ｙ、及び、第２幅方向Ｚは、典型的には、回路部品３において電子部品２が実装される実装面の延在方向に相当する。本実施形態の第１幅方向Ｙは、電子部品２と内層パターン３２Ｂの退避部３２Ｂｂとが対向する方向に相当する。以下の説明で用いる各方向は、特に断りのない限り、各部が相互に組み付けられた状態での方向を表すものとする。

具体的には、電子部品実装品１は、電子部品２と、回路部品３と、導電性接着剤４と、溜まり部５と、配線材６とを備える。

電子部品２は、回路部品３に実装され種々の機能を発揮する素子である。本実施形態の電子部品２は、典型的には、ＳＨＦ帯の高周波数の光信号を伝送するための半導体素子である。ここでは、電子部品２は、例えば、光信号を出力する発光素子や当該発光素子や高周波信号で駆動するＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップ等である。

回路部品３は、電子部品２が実装され当該電子部品２を電気的に接続する電子回路を構成するものである。回路部品３は、板厚方向が厚み方向Ｘに沿う略矩形板状に形成され、第１幅方向Ｙ、及び、第２幅方向Ｚに沿って延在して形成される。回路部品３は、絶縁性を有する絶縁体３１、及び、導電性を有し絶縁体３１に設けられる導電パターン３２を含んで構成される。本実施形態の回路部品３は、いわゆるプリント回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）である。すなわち、回路部品３は、層状に構成される絶縁体３１に導電パターン３２（プリントパターン）が印刷されることで当該導電パターン３２によって回路が構成される。絶縁体３１は、導電性よりも誘電性が優位な誘電体である。絶縁体３１は、エポキシ樹脂、ガラスエポキシ樹脂、紙エポキシ樹脂やセラミック等の絶縁性を有する樹脂材料によって形成される。導電パターン３２は、銅等の導電性を有する金属材料によって形成される。導電パターン３２は、要求される機能に応じた回路系統を構成する。

本実施形態の回路部品３は、複数の導電パターン３２が絶縁体（絶縁層）３１を介して厚み方向Ｘに沿って積層されて設けられる。すなわち、回路部品３は、導電パターン３２が印刷された絶縁体３１を厚み方向Ｘに沿って複数積層させて構成される。この構成により、回路部品３は、複数の絶縁体３１と複数の導電パターン３２とが交互に積層されて多層化されたいわゆる多層基板を構成する。そして、本実施形態の複数の導電パターン３２は、伝送路パターン３２Ａ、及び、内層パターン３２Ｂを含んで構成される。

伝送路パターン３２Ａは、内層パターン３２Ｂと協働して設計インピーダンス値が５０［Ω］である伝送路を構成するものである。ここで、設計インピーダンス値とは、予め設計的に設定される伝送路のインピーダンス値である。伝送路を構成する伝送路パターン３２Ａは、高密度で設けられることで電子部品実装品１全体の大型化を抑制した上でより細かい部品実装に対応可能となる。本実施形態の伝送路パターン３２Ａは、複数設けられ、パターン最小幅Ｗ１、及び、パターン最小間隔Ｐ１がそれぞれ２００［μｍ］程度となるように設けられる。ここで、パターン最小幅Ｗ１とは、伝送路として延在する方向と直交する方向の最小の幅である。また、パターン最小間隔Ｐ１とは、第１幅方向Ｙ、又は、第２幅方向Ｚに沿って隣り合う２つの伝送路パターン３２Ａの間の最小の間隔である。パターン最小幅Ｗ１、及び、パターン最小間隔Ｐ１は、典型的には、導電パターン３２の印刷精度上、必要な寸法精度を確保した上で印刷可能な値に応じて決まる。ここでは、各伝送路パターン３２Ａは、複数積層される絶縁体３１の最外層に設けられる表層パターンとして形成される。

内層パターン３２Ｂは、伝送路パターン３２Ａのグランド面を構成するものである。内層パターン３２Ｂは、積層された絶縁体３１の間に内蔵され当該絶縁体３１を介在させて伝送路パターン３２Ａと厚み方向Ｘに沿って対向する位置に形成される。この構成により、内層パターン３２Ｂは、伝送路パターン３２Ａのグランド面を構成し、伝送路パターン３２Ａを設計インピーダンス値が５０［Ω］である伝送路として構成させる。ここでは、回路部品３は、一例として、伝送路パターン３２Ａと内層パターン３２Ｂとの間に介在する誘電体である絶縁体３１の比誘電率が３程度、当該絶縁体３１の厚み方向Ｘに沿った厚みＴ１が１２０［μｍ］程度とされる。この構成により、内層パターン３２Ｂは、伝送路パターン３２Ａを設計インピーダンス値が５０［Ω］である伝送路として機能させるためのグランド面として構成される。伝送路パターン３２Ａ、及び、内層パターン３２Ｂによって構成される伝送路は、典型的には、いわゆるマイクロストリップラインを構成する。

本実施形態の回路部品３は、上記のような構成において、電子部品２が実装される実装凹部３３を有する。実装凹部３３は、回路部品３において、伝送路パターン３２Ａと隣接して凹部状に設けられる。実装凹部３３は、回路部品３において、伝送路パターン３２Ａが設けられた最外層から厚み方向Ｘに沿って窪むようにして形成される。ここでは、実装凹部３３は、伝送路パターン３２Ａと第１幅方向Ｙに沿って隣接する位置に形成される。またここでは、実装凹部３３は、厚み方向Ｘと直交する断面形状が略矩形状である凹部状に形成される。実装凹部３３は、後述する配線材６の伝送路パターン３２Ａ側の接続位置と電子部品２側の接続位置とが厚み方向Ｘに対して可能な限り近くなるように、厚み方向Ｘに沿った深さＤ１が電子部品２の厚み方向Ｘに沿った高さＨ１を見込んだ深さとなるように形成される。ここでは、電子部品２の厚み方向Ｘに沿った高さＨ１としては、例えば、最大１５０［μｍ］程度が見込まれる。そして、実装凹部３３は、厚み方向Ｘの底面３３ａに電子部品２が実装される。つまり、実装凹部３３の底面３３ａは、電子部品２が実装される実装面を構成する。この底面３３ａは、厚み方向Ｘと略直交し第１幅方向Ｙ、及び、第２幅方向Ｚに沿って延在する面として形成される。本実施形態の電子部品２は、この実装凹部３３の底面３３ａに導電性接着剤４を介して実装される。図２の例では、実装凹部３３は、底面３３ａに導電性接着剤４を介して実装された電子部品２の厚み方向Ｘの表面（底面３３ａ側とは反対側の面）と伝送路パターン３２Ａの厚み方向Ｘの表面（絶縁体３１側とは反対側の面）とが厚み方向Ｘに対して略揃う深さに形成される。

導電性接着剤４は、導電性を有し実装凹部３３の底面３３ａと電子部品２との間に介在し当該底面３３ａと当該電子部品２とを接着固定するものである。導電性接着剤４は、例えば、エポキシ樹脂等の有機バインダに、銀や金等の導電性材料を均一分散させたものを用いることができる。

そして、本実施形態の回路部品３は、伝送路パターン３２Ａと隣接して上記のように実装凹部３３が設けられることで、実装凹部３３の内壁面３３ｂに内層パターン３２Ｂの一部の端部が露出する。ここで、内壁面３３ｂは、実装凹部３３を形成する内壁面であって伝送路パターン３２Ａ側に位置する内壁面である。ここでは、内壁面３３ｂは、厚み方向Ｘ、及び、第２幅方向Ｚに沿って延在する面として形成される。つまり、本実施形態の内層パターン３２Ｂは、実装凹部３３の伝送路パターン３２Ａ側の内壁面３３ｂに露出する露出部３２Ｂａを有する。内層パターン３２Ｂは、実装凹部３３側の端面が内壁面３３ｂに露出することで露出部３２Ｂａを構成し、当該露出部３２Ｂａを構成する端面が第２幅方向Ｚに沿って延在する。なおここでは、内層パターン３２Ｂは、実装凹部３３の内壁面３３ｂ以外の内壁面にも一部の端部が露出している。

そしてさらに、本実施形態の回路部品３は、露出部３２Ｂａと隣接して退避部３２Ｂｂを有する。この退避部３２Ｂｂは、内層パターン３２Ｂにおいて、内壁面３３ｂから第１幅方向Ｙに沿って退避した部分である。言い換えれば、退避部３２Ｂｂは、内層パターン３２Ｂにおいて、内壁面３３ｂから第１幅方向Ｙに沿ってセットバックされたセットバック部である。退避部３２Ｂｂは、内層パターン３２Ｂにおいて、略矩形状に形成された切り欠き部として構成される。退避部３２Ｂｂは、第１幅方向Ｙに沿って電子部品２と対向する位置に露出部３２Ｂａと隣接して設けられる。言い換えれば、電子部品２は、底面３３ａにおいて、第１幅方向Ｙに沿って退避部３２Ｂｂと対向する位置に実装される。ここでは、退避部３２Ｂｂは、内壁面３３ｂにおいて、第２幅方向Ｚに対して、一対の露出部３２Ｂａの間に挟まれるようにして設けられる。退避部３２Ｂｂは、第２幅方向Ｚに沿った幅Ｗ２が電子部品２の第２幅方向Ｚに沿った幅Ｗ３よりも広くなるように形成される。より詳細には、退避部３２Ｂｂは、第２幅方向Ｚに沿った幅Ｗ２が導電性接着剤４の第２幅方向Ｚに沿った幅Ｗ４よりも広くなるように形成される。そして、本実施形態の退避部３２Ｂｂは、内壁面３３ｂから第１幅方向Ｙに沿って０より大きく１５０［μｍ］以下の範囲で退避した部分として形成される。つまり、退避部３２Ｂｂは、第１幅方向Ｙに沿った内壁面３３ｂからの退避量（セットバック量）Ｌ１が０より大きく１５０［μｍ］以下の範囲となるように形成される。第１幅方向Ｙに沿った退避部３２Ｂｂの内壁面３３ｂからの退避量Ｌ１は、言い換えれば、第１幅方向Ｙに沿った内層パターン３２Ｂの切り欠き量に相当する。そして、本実施形態の電子部品実装品１は、第１幅方向Ｙに沿って当該退避部３２Ｂｂと対向する位置に溜まり部５が設けられている。

溜まり部５は、実装凹部３３の底面３３ａに電子部品２を接着固定するための導電性接着剤４の一部を貯留可能な部分である。上述した導電性接着剤４は、電子部品２を底面３３ａに接着固定する過程でその一部が電子部品２の外形からはみ出て底面３３ａ上で電子部品２の周りに拡がる傾向にある。導電性接着剤４の電子部品２からの拡がり幅Ｗ５は、典型的には、少なくとも電子部品２の高さＨ１の半分程度を見込むことが好ましい。例えば、電子部品２の高さＨ１が１５０［μｍ］程度である場合には、拡がり幅Ｗ５は、７５［μｍ］程度が見込まれることが好ましい。そしてここでは、溜まり部５は、第１幅方向Ｙに対して内壁面３３ｂと電子部品２との間に形成される空隙部として設けられる。この構成により、溜まり部５は、電子部品２の外形からはみ出て内壁面３３ｂ側に拡がった導電性接着剤４の一部を貯留可能に構成される。この溜まり部５は、第１幅方向Ｙに対して内壁面３３ｂと電子部品２との間に設けられることで、言い換えれば、上述したように第１幅方向Ｙに沿って退避部３２Ｂｂと対向する位置に設けられることとなる。ここでは、溜まり部５は、例えば、第１幅方向Ｙに沿った幅Ｗ６が５０［μｍ］程度となるように形成される。

配線材６は、伝送路パターン３２Ａと電子部品２とを電気的に接続するものである。配線材６は、典型的には、金、アルミニウム、銅等の導電性を有する金属材料によって形成されたボンディングワイヤである。配線材６は、伝送路パターン３２Ａの厚み方向Ｘの表面（絶縁体３１側とは反対側の面）と電子部品２の厚み方向Ｘの表面（底面３３ａ側とは反対側の面）側の電極とを電気的に接続する。配線材６は、例えば、ボールボンディングやウェッジボンディング等の種々の手法によって設けられる。

以上で説明した電子部品実装品１は、上記構成を備えることで、配線材６の寄生インダクタンスを適正に抑制することができるので、適正な信号伝送を実現することができる。

すなわち、電子部品実装品１は、回路部品３が絶縁体３１、伝送路パターン３２Ａ、及び、内層パターン３２Ｂを含んで構成される。この構成により、電子部品実装品１は、伝送路パターン３２Ａを、パターン最小幅Ｗ１が２００［μｍ］でかつ設計インピーダンス値が５０［Ω］である伝送路として構成させることができる。そして、電子部品実装品１は、回路部品３に実装された電子部品２とこの伝送路パターン３２Ａとが配線材６を介して電気的に接続される。

この構成において、電子部品実装品１は、回路部品３に当該伝送路パターン３２Ａと隣接して設けられる実装凹部３３の底面３３ａに当該電子部品２が実装される。この構成により、電子部品実装品１は、別途部品を設けることなく、厚み方向Ｘに対して、配線材６と伝送路パターン３２Ａとの接続位置と、配線材６と電子部品２との接続位置とを相対的に近接させることができる。この結果、電子部品実装品１は、配線材６の長さを相対的に短く抑制することができるので、伝送路の伝送特性に悪影響を及ぼす可能性がある配線材６の寄生インダクタンスを抑制することができる。

電子部品実装品１は、上記のように、内層パターン３２Ｂによって伝送路パターン３２Ａの上記伝送路としての性能を確保し、その上で、実装凹部３３が伝送路パターン３２Ａと隣接して設けられる構成とされている。この構成により、電子部品実装品１は、内層パターン３２Ｂの一部の端部が露出部３２Ｂａとして実装凹部３３の伝送路パターン３２Ａ側の内壁面３３ｂに露出する構成となる。この構成において、電子部品実装品１は、露出部３２Ｂａが露出する内壁面３３ｂに、当該内層パターン３２Ｂの退避部３２Ｂｂが設けられている。この退避部３２Ｂｂは、第１幅方向Ｙに沿って電子部品２と対向する位置に露出部３２Ｂａと隣接して設けられ、内壁面３３ｂから第１幅方向Ｙに沿って退避するようにして形成される。この構成により、電子部品実装品１は、電子部品２を内壁面３３ｂに可能な限り近づけて設けた上で、電子部品２と内層パターン３２Ｂとの間で短絡が発生することを防止することができる。この構成により、電子部品実装品１は、別途部品を設けることなく、第１幅方向Ｙに対して、配線材６と伝送路パターン３２Ａとの接続位置と、配線材６と電子部品２との接続位置とを相対的に近接させることができる。したがってこの点でも、電子部品実装品１は、配線材６の長さを相対的に短く抑制することができるので、配線材６の寄生インダクタンスを抑制することができる。

このように、電子部品実装品１は、配線材６の長さを相対的に短く抑制し、配線材６の寄生インダクタンスを抑制することができることで、例えば、伝送信号のカットオフ周波数が低下することを抑制することができ、伝送信号の高周波化に対応することができる。

そして、電子部品実装品１は、内層パターン３２Ｂの退避部３２Ｂｂが実装凹部３３の内壁面３３ｂから第１幅方向Ｙに沿って０より大きく１５０［μｍ］以下の範囲で退避するように設けられている。この構成により、電子部品実装品１は、伝送路パターン３２Ａを上記伝送路として機能させるための内層パターン３２Ｂに設けられた退避部３２Ｂｂに起因した当該伝送路の伝送特性の劣化を影響のない範囲に抑制することができる。例えば、内層パターン３２Ｂに退避部３２Ｂｂが設けられていない比較例に係る電子部品実装品は、ＳＨＦ帯の一部である２８ＧＨｚの信号伝送において、伝送路パターン３２Ａ、配線材６を含む透過特性（いわゆるＳ２１パラメータ）が－０．７３ｄＢ程度となる。これに対して、電子部品実装品１は、例えば、退避部３２Ｂｂの退避量Ｌ１が１５０［μｍ］程度である場合、ＳＨＦ帯の一部である２８ＧＨｚの信号伝送において、伝送路パターン３２Ａ、配線材６を含む透過特性が－０．５４ｄＢ程度となり、伝送路の伝送特性の劣化を影響のない範囲に抑制することができる。

以上のように、電子部品実装品１は、上記構成を備えることで、適正な信号伝送を実現することができる。例えば、電子部品実装品１は、ＳＨＦ帯の信号伝送用回路の一部を構成する場合であっても、追加部品を不要とし、かつ、低コスト化が望める汎用的な回路基板をベースとした上で、高周波化に伴い伝送特性に対する悪影響がより顕在化する可能性の寄生インダクタンスを効果的に抑制することができる。この結果、電子部品実装品１は、良好な信号伝送が可能になる。また、電子部品実装品１は、例えば、一般的な導電パターン３２の配線幅と間隔（Ｌ／Ｓ（大きい場合で０．２ｍｍ／０．２ｍｍ程度、実力値の例で０．１５ｍｍ／０．１５ｍｍ程度））を維持した状態のまま実施が可能であり、これにより、例えば、コスト増加を抑制できる。また、電子部品実装品１は、例えば、 イコライザ等の波形整形回路の使用を低減でき、低消費電力化等を図ることもできる。

さらに、以上で説明した電子部品実装品１は、導電性接着剤４と、溜まり部５とを備える。この構成により、電子部品実装品１は、導電性接着剤４によって電子部品２を実装凹部３３の底面３３ａに接着固定する構造において、内壁面３３ｂ側に拡がった導電性接着剤４の一部を溜まり部５に貯留することができる。このとき、電子部品実装品１は、溜まり部５が退避部３２Ｂｂと対向する位置に設けられていることから、導電性接着剤４が内壁面３３ｂと接触する状態で溜まり部５に貯留されても、導電性接着剤４と内層パターン３２Ｂとの間で短絡が発生することを防止することができる。つまりこの構成により、電子部品実装品１は、導電性接着剤４と内壁面３３ｂとの間に絶縁のためのマージンを見込むことなく、導電性接着剤４によって電子部品２を底面３３ａに接着固定することができる。この結果、電子部品実装品１は、導電性接着剤４、及び、電子部品２を内壁面３３ｂに可能な限り近づけて設けることができる。この点でも、電子部品実装品１は、第１幅方向Ｙに対して、配線材６と伝送路パターン３２Ａとの接続位置と、配線材６と電子部品２との接続位置とを相対的に近接させることができる。この結果、電子部品実装品１は、導電性接着剤４によって電子部品２を底面３３ａに接着固定した上で配線材６の長さを相対的に短く抑制し、配線材６の寄生インダクタンスを抑制することができ、適正な信号伝送を実現することができる。

［実施形態２］
実施形態２に係る電子部品実装品は、導電パターンとして底面側パターンを含む点で実施形態１とは異なる。以下では、上述した実施形態と同様の構成要素には共通の符号が付されるとともに、共通する構成、作用、効果については、重複した説明はできるだけ省略する（以下同様）。

図３、図４に示す本実施形態に係る電子部品実装品２０１は、回路部品３にかえて回路部品２０３を備える点で上述の電子部品実装品１と異なる。電子部品実装品２０１のその他の構成は、当該電子部品実装品１と略同様の構成である。回路部品２０３は、導電パターン３２にかえて導電パターン２３２を含んで構成される点で上述の回路部品３と異なる。回路部品２０３のその他の構成は、当該回路部品３と略同様の構成である。導電パターン２３２は、伝送路パターン３２Ａ、内層パターン３２Ｂに加えて、さらに底面側パターン２３２Ｃを備える点で導電パターン３２と異なる。導電パターン２３２のその他の構成は、当該導電パターン３２と略同様の構成である。

本実施形態の底面側パターン２３２Ｃは、導電性を有し厚み方向Ｘに対して電子部品２の底面３３ａ側に設けられる。底面側パターン２３２Ｃは、底面３３ａに略矩形状の島状に設けられる。電子部品２は、導電性接着剤４、及び、当該底面側パターン２３２Ｃを介して実装凹部３３の底面３３ａに実装される。底面側パターン２３２Ｃは、例えば、電子部品２のグランド面や当該電子部品２で発生した熱を伝熱し放熱させる放熱面として機能する。そして、この底面側パターン２３２Ｃは、第１幅方向Ｙに対して退避部３２Ｂｂとの間に間隔Ｌ２を確保した位置に設けられる。ここでは、間隔Ｌ２は、退避部３２Ｂｂの退避量Ｌ１と溜まり部５の幅Ｗ６とを加算した値に相当する（Ｌ２＝Ｌ１＋Ｗ６）。間隔Ｌ２は、導電パターン３２の印刷精度上、必要な寸法精度を確保した上で印刷可能な間隔の範囲で可能な限り狭いことが好ましい。ここでは、底面側パターン２３２Ｃは、第１幅方向Ｙに沿った退避部３２Ｂｂとの間隔Ｌ２が２００［μｍ］以上確保されている。

以上で説明した電子部品実装品２０１は、上記構成を備えることで、配線材６の寄生インダクタンスを適正に抑制することができるので、適正な信号伝送を実現することができる。

その上で、以上で説明した電子部品実装品２０１は、底面側パターン２３２Ｃが設けられることで、導電性接着剤４による電子部品２の接着固定の確実性の向上、平坦性の確保、電子部品２の放熱性の向上等を実現することができる。そして、電子部品実装品２０１は、この構成を一般的な導電パターン３２の配線幅と間隔（Ｌ／Ｓ）を維持した状態のまま実施が可能であり、これにより、例えば、コスト増加を抑制できる。

［実施形態３］
実施形態３に係る電子部品実装品は、回路部品が貫通孔部を有する点で実施形態１とは異なる。

図５に示す本実施形態に係る電子部品実装品３０１は、回路部品３にかえて回路部品３０３を備える点で上述の電子部品実装品１と異なる。電子部品実装品３０１のその他の構成は、当該電子部品実装品１と略同様の構成である。回路部品３０３は、貫通孔部３３４を有する点で上述の回路部品３と異なる。回路部品３０３のその他の構成は、当該回路部品３と略同様の構成である。

本実施形態の貫通孔部３３４は、実装凹部３３の底面３３ａに実装された電子部品２の周りに設けられ厚み方向Ｘに沿って回路部品３０３を貫通して形成される。ここでは、貫通孔部３３４は、第２幅方向Ｚに対して電子部品２を挟んで一対で形成される。各貫通孔部３３４は、厚み方向Ｘと直交する断面形状が略矩形状である。各貫通孔部３３４は、各伝送路パターン３２Ａと第１幅方向Ｙに沿って隣接する位置に形成される。各貫通孔部３３４は、伝送路パターン３２Ａ側の内壁面が実装凹部３３の内壁面３３ｂと連続するようにして形成される。各貫通孔部３３４は、内部に、比誘電率が回路部品３０３よりも小さく相対的に寄生容量が生じ難い空気が充填され、空気層を構成する。

以上で説明した電子部品実装品３０１は、上記構成を備えることで、配線材６の寄生インダクタンスを適正に抑制することができるので、適正な信号伝送を実現することができる。

その上で、以上で説明した電子部品実装品３０１は、回路部品３０３の電子部品２の周りに貫通孔部３３４が設けられることで、回路部品３０３と電子部品２との間に空気層を介在させることができるので、いわゆる寄生キャパシタンスを低減することができる。この結果、電子部品実装品３０１は、より適正な信号伝送を実現することができる。例えば、電子部品実装品３０１は、ＳＨＦ帯の一部である２８ＧＨｚの信号伝送において、伝送路パターン３２Ａ、配線材６を含む透過特性が－０．５１ｄＢ程度となる。

なお、貫通孔部３３４は、以上で説明した形状に限られない。図６に示す変形例に係る電子部品実装品３０１Ａは、貫通孔部３３４にかえて貫通孔部３３４Ａを備える。貫通孔部３３４Ａは、上述した一対の貫通孔部３３４の位置に加えて、さらに実装凹部３３の内壁面３３ｂと電子部品２との間にも設けられている。このため、貫通孔部３３４Ａは、内壁面３３ｂと電子部品２との間に位置する部分を含め、電子部品２の３方を囲うように連なって形成されている。この場合であっても、電子部品実装品３０１Ａは、回路部品３０３の電子部品２の周りに貫通孔部３３４Ａが設けられるので寄生キャパシタンスを低減することができ、より適正な信号伝送を実現することができる。

なお、上述した本発明の実施形態に係る電子部品実装品は、上述した実施形態に限定されず、特許請求の範囲に記載された範囲で種々の変更が可能である。本実施形態に係る電子部品実装品は、以上で説明した各実施形態、変形例の構成要素を適宜組み合わせることで構成してもよい。

以上の説明では、電子部品実装品１、２０１、３０１、３０１Ａは、ＳＨＦ帯の信号伝送用回路の一部を構成するものとして説明したがこれに限らない。また、電子部品２は、発光素子やＩＣチップ等の半導体素子であるものとして説明したがこれに限らない。また、電子部品実装品１、２０１、３０１、３０１Ａは、回路部品３、２０３、３０３の表層への部品実装に限らず、加工が可能であれば、例えば、部品内蔵基板の内層に実装凹部３３、及び、電子部品２を設けてもよい。

以上の説明では、回路部品３、２０３、３０３は、プリント回路基板であるものとして説明したがこれに限らない。回路部品は、絶縁体、伝送路パターン、内層パターン等を含んで構成され、実装凹部等を有するものであれば、成形樹脂回路部品（ＭＩＤ：Ｍｏｌｄｅｄ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｄｅｖｉｃｅ）等であってもよい。

以上の説明では、電子部品実装品１、２０１、３０１、３０１Ａは、導電性接着剤４、溜まり部５を備えるものとして説明したがこれに限らない。電子部品実装品１、２０１、３０１、３０１Ａは、電子部品２を他の固定方法で底面３３ａに固定できる構成であれば、導電性接着剤４、溜まり部５を備えなくてもよい。

１、２０１、３０１、３０１Ａ 電子部品実装品
２ 電子部品
３、２０３、３０３ 回路部品
４ 導電性接着剤
５ 溜まり部
６ 配線材
３１ 絶縁体
３２、２３２ 導電パターン
３２Ａ 伝送路パターン
３２Ｂ 内層パターン
３２Ｂａ 露出部
３２Ｂｂ 退避部
３３ 実装凹部
３３ａ 底面
３３ｂ 内壁面
２３２Ｃ 底面側パターン
３３４、３３４Ａ 貫通孔部
Ｘ 厚み方向（第１方向）
Ｙ 第１幅方向（第２方向）
Ｚ 第２幅方向

Claims (4)

1. 絶縁性を有する絶縁体、導電性を有し前記絶縁体に設けられパターン最小幅が２００［μｍ］である伝送路パターン、及び、導電性を有し前記絶縁体に内蔵され当該絶縁体を介在させて前記伝送路パターンと第１方向に沿って対向し当該伝送路パターンを設計インピーダンス値が５０［Ω］である伝送路として構成させる内層パターンを含む回路部品と、
   前記回路部品に実装される電子部品と、
   前記伝送路パターンと前記電子部品とを電気的に接続する配線材とを備え、
   前記回路部品は、前記伝送路パターンと隣接して凹部状に設けられ底面に前記電子部品が実装される実装凹部を有し、
   前記内層パターンは、前記実装凹部の前記伝送路パターン側の内壁面に露出する露出部、及び、前記第１方向と交差する第２方向に沿って前記電子部品と対向する位置に前記露出部と隣接して設けられ前記実装凹部の前記内壁面から前記第２方向に沿って０より大きく１５０［μｍ］以下の範囲で退避した退避部を有することを特徴とする、
   電子部品実装品。
2. 導電性を有し前記実装凹部の前記底面と前記電子部品との間に介在し当該底面と当該電子部品とを接着する導電性接着剤と、
   前記第２方向に沿って前記退避部と対向する位置に、前記第２方向に対して前記実装凹部の前記内壁面と前記電子部品との間に形成される空隙部として設けられ、前記導電性接着剤の一部を貯留可能である溜まり部とを備える、
   請求項１に記載の電子部品実装品。
3. 前記回路部品は、導電性を有し前記第１方向に対して前記電子部品の前記底面側に設けられ、前記第２方向に沿った前記退避部との間隔が２００［μｍ］以上確保された底面側パターンを含む、
   請求項１又は請求項２に記載の電子部品実装品。
4. 前記回路部品は、前記実装凹部の前記底面に実装された前記電子部品の周りに設けられ前記第１方向に沿って当該回路部品を貫通した貫通孔部を有する、
   請求項１乃至請求項３のいずれか１項に記載の電子部品実装品。

Images