[go: up one dir, main page]

JP7063301B2 - 固体電解コンデンサの製造方法 - Google Patents

固体電解コンデンサの製造方法 Download PDF

Info

Publication number
JP7063301B2
JP7063301B2 JP2019064070A JP2019064070A JP7063301B2 JP 7063301 B2 JP7063301 B2 JP 7063301B2 JP 2019064070 A JP2019064070 A JP 2019064070A JP 2019064070 A JP2019064070 A JP 2019064070A JP 7063301 B2 JP7063301 B2 JP 7063301B2
Authority
JP
Japan
Prior art keywords
sheet
element region
adhesive layer
layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019064070A
Other languages
English (en)
Other versions
JP2020167196A (ja
Inventor
和豊 堀尾
剛史 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2019064070A priority Critical patent/JP7063301B2/ja
Priority to CN202010172942.3A priority patent/CN111755253B/zh
Priority to US16/819,804 priority patent/US11244790B2/en
Publication of JP2020167196A publication Critical patent/JP2020167196A/ja
Application granted granted Critical
Publication of JP7063301B2 publication Critical patent/JP7063301B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15Solid electrolytic capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029Processes of manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029Processes of manufacture
    • H01G9/0032Processes of manufacture formation of the dielectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029Processes of manufacture
    • H01G9/0036Formation of the solid electrolyte layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/08Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/08Housing; Encapsulation
    • H01G9/12Vents or other means allowing expansion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/14Structural combinations or circuits for modifying, or compensating for, electric characteristics of electrolytic capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/008Terminals
    • H01G9/012Terminals specially adapted for solid capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、固体電解コンデンサ、及び、固体電解コンデンサの製造方法に関する。
固体電解コンデンサは、アルミニウム等の弁作用金属からなる基体の表面に多孔質部を有する弁作用金属基体と、該多孔質部の表面に形成された誘電体層と、該誘電体層上に設けられた固体電解質層と、該固体電解質層上に設けられた導電体層(集電体層ともいう)とを備えている。
固体電解コンデンサを作製する方法としては、例えば、アルミニウム等の弁作用金属からなる基体の表面に多孔質部を形成した後、多孔質部の表面に酸化皮膜を形成し、続いてその表面に固体電解質層、及び、陰極層となるカーボン層及び銀層を形成して固体電解コンデンサ素子を作製し、このコンデンサ素子の陰極層同士を導電性接着剤層で接着する方法が挙げられる。
例えば、特許文献1には、導電性接着剤の加熱硬化時に、有機溶剤のガス化によって層間に空洞が形成されてESRが低下することを防ぐために、導電性シートにガス抜き用の溝や切り欠きを設けることが開示されている。
また、特許文献2には、切欠部に導電性接着剤を充填した絶縁性接着シートを介して固体電解コンデンサ素子同士を接着することが開示されている。
特開2006-324299号公報 特開2005-79463号公報
しかし、特許文献1では、固体電解コンデンサ素子間に配置される導電性接着剤層が陽極部まで到達して、陽極-陰極間が短絡してしまうことがあった。
特許文献2では、切欠部に充填された導電性接着剤の外側が全て絶縁性シートで覆われているため、導電性接着剤により陽極-陰極間の短絡は防止できるが、導電性接着剤の加熱硬化により発生したガスによって空洞が生じ、ESRが低下してしまうという問題が解決されていない。
本発明は上記の問題を解決するためになされたものであり、短絡の防止とESRの低下の抑制を両立することのできる固体電解コンデンサを提供することを目的とする。
本発明の固体電解コンデンサは、素子積層体と、第1の外部電極と、第2の外部電極とを備える固体電解コンデンサであって、上記素子積層体においては、第1層と第2層とが積層され、上記第1層は、表面に誘電体層が形成された弁作用金属基体、及び、上記誘電体層上に設けられた固体電解質層を備え、上記第2層は、金属箔からなり、上記第1層と上記第2層の間は、導電性接着剤層及び絶縁性接着剤層からなる接着剤層により接着されており、上記素子積層体を積層方向から見た際に、上記絶縁性接着剤層は、上記導電性接着剤層の外側を囲むように配置されており、さらに、上記素子積層体においては、長さ方向において相対する第1の端面及び第2の端面のうち、上記第1の端面に上記金属箔及び第1の封止部が露出し、上記第2の端面に上記弁作用金属基体及び第2の封止部が露出し、上記第1の外部電極は、上記素子積層体の上記第1の端面に設けられ、かつ、上記金属箔に接続され、上記第2の外部電極は、上記素子積層体の上記第2の端面に設けられ、かつ、上記弁作用金属基体に接続され、上記接着剤層には、上記第1の端面又は上記第2の端面から上記導電性接着剤層まで到達する、上記絶縁性接着剤層が設けられていない領域である切り欠き部が設けられている。
本発明の固体電解コンデンサの製造方法は、以下の工程を備える。
(A)第1のシートを準備する工程;
(B)第2のシートを準備する工程;
(C)上記第1のシート及び/又は上記第2のシートに絶縁性接着剤層を形成する工程;
(D)上記第1のシート及び/又は上記第2のシートに導電性接着剤層を形成する工程;
(E)積層シートを作製する工程;
(F)積層ブロック体を作製する工程;
(G)上記積層ブロック体を切断することにより、複数個の素子積層体を作製する工程;
(H)第1の外部電極及び第2の外部電極を形成する工程。
本発明によれば、固体電解コンデンサにおいて短絡の防止とESRの低下の抑制を両立することができる。
図1(a)及び図1(b)は、本発明の固体電解コンデンサの一例を模式的に示す斜視図である。 図2は、本発明の固体電解コンデンサの一例を模式的に示す断面図である。 図3は、本発明の固体電解コンデンサを構成する接着剤層の一例を模式的に示す断面図である。 図4(a)~図4(d)は、固体電解コンデンサを構成する接着剤層の別の一例を模式的に示す断面図である。 図5(a)は、第1のシートの一例を模式的に示す斜視図であり、図5(b)は、図5(a)の一部を拡大した斜視図である。 図6(a)は、第2のシートの一例を模式的に示す斜視図であり、図6(b)は、図6(a)の一部を拡大した斜視図である。 図7(a)は、絶縁性接着剤層が設けられた第1のシートの一例を模式的に示す斜視図であり、図7(b)は、図7(a)の一部を拡大した斜視図である。 図8(a)は、導電体層が設けられた第1のシートの一例を模式的に示す斜視図であり、図8(b)は、図8(a)の一部を拡大した斜視図である。 図9(a)は、絶縁性接着剤層が設けられた第1のシートの一例を模式的に示す斜視図であり、図9(b)は、図9(a)の一部を拡大した斜視図である。 図10(a)は、第1のシートと第2のシートとを積層する前の状態の一例を模式的に示す斜視図であり、図10(b)は、積層シートの一例を模式的に示す斜視図である。 図11(a)は、積層ブロック体の一例を模式的に示す斜視図であり、図11(b)は、図11(a)の一部を分解して拡大した斜視図である。 図12(a)は、切断する前の弁作用金属基体を模式的に示す平面図であり、図12(b)は、切断した後の弁作用金属基体を模式的に示す平面図である。 図13(a)は、切断する前の金属箔を模式的に示す平面図であり、図13(b)は、切断した後の金属箔を模式的に示す平面図である。 図14(a)は、切断された後の積層ブロック体の一例を模式的に示す斜視図であり、図14(b)は、図14(a)の一部を分解して拡大した斜視図である。 図15(a)は、第4の封止部が形成された積層ブロック体の一例を模式的に示す斜視図であり、図15(b)は、図15(a)の一部を分解して拡大した斜視図である。 図16(a)は、個片化された素子積層体の一例を模式的に示す斜視図であり、図16(b)は、図16(a)の一部を分解して拡大した斜視図である。 図17(a)は、絶縁性接着剤層が設けられた第2のシートの一例を模式的に示す斜視図であり、図17(b)は、図17(a)の一部を拡大した斜視図である。
以下、本発明の固体電解コンデンサ、及び、固体電解コンデンサの製造方法について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を2つ以上組み合わせたものもまた本発明である。
[固体電解コンデンサ]
本発明の固体電解コンデンサは、素子積層体と、第1の外部電極と、第2の外部電極とを備える固体電解コンデンサであって、上記素子積層体においては、第1層と第2層とが積層され、上記第1層は、表面に誘電体層が形成された弁作用金属基体、及び、上記誘電体層上に設けられた固体電解質層を備え、上記第2層は、金属箔からなり、上記第1層と上記第2層の間は、導電性接着剤層及び絶縁性接着剤層からなる接着剤層により接着されており、上記素子積層体を積層方向から見た際に、上記絶縁性接着剤層は、上記導電性接着剤層の外側を囲むように配置されており、さらに、上記素子積層体においては、長さ方向において相対する第1の端面及び第2の端面のうち、上記第1の端面に上記金属箔及び第1の封止部が露出し、上記第2の端面に上記弁作用金属基体及び第2の封止部が露出し、上記第1の外部電極は、上記素子積層体の上記第1の端面に設けられ、かつ、上記金属箔に接続され、上記第2の外部電極は、上記素子積層体の上記第2の端面に設けられ、かつ、上記弁作用金属基体に接続され、上記接着剤層には、上記第1の端面又は上記第2の端面から上記導電性接着剤層まで到達する、上記絶縁性接着剤層が設けられていない領域である切り欠き部が設けられている。
本発明の固体電解コンデンサの一例について、図1(a)、図1(b)及び図2を参照しながら説明する。
図1(a)及び図1(b)は、本発明の固体電解コンデンサの一例を模式的に示す斜視図である。
図1(a)及び図1(b)に示すように、固体電解コンデンサ1は、素子積層体100と、素子積層体100の第1の端面E101に設けられた第1の外部電極151と、第2の端面E102に設けられた第2の外部電極152からなる。
素子積層体100の第1の端面E101には、金属箔21及び第1の封止部141が露出しており、第2の端面E102には、弁作用金属基体11及び第2の封止部142が露出している。
なお、素子積層体100の第2の端面E102には誘電体層12も露出しているが、以下の説明においては、単に「弁作用金属基体11及び第2の封止部142が露出する」と記載する。
また、素子積層体100の積層方向の上面及び底面は、第3の封止部143により封止されており、素子積層体100の側面は、第4の封止部144により封止されている。
図2は、本発明の固体電解コンデンサの一例を模式的に示す断面図である。
図2に示すように、素子積層体100は、表面に誘電体層12が形成された弁作用金属基体11、誘電体層12上に設けられた固体電解質層13、及び、固体電解質層13上に設けられた導電体層15を備える第1層110と、金属箔21からなる第2層120とからなり、第1層110と第2層120が、接着剤層30により接着されている。
第1の端面E101において、第1層110は第1の封止部141により封止されているため、弁作用金属基体11は第1の外部電極151とは接続されていない。
第2の端面E102において、第2層120を構成する金属箔21は、第2の封止部142により封止されているため、金属箔21は第2の外部電極152とは接続されていない。
なお、素子積層体100の積層方向の上面及び底面は、第3の封止部143により封止されている。
接着剤層の構成について、図3を参照しながら説明する。
図3は、本発明の固体電解コンデンサを構成する接着剤層の一例を模式的に示す断面図である。
図3に示すように、素子積層体100を積層方向から見た際に、接着剤層30は、絶縁性接着剤層31が、導電性接着剤層32の外側を囲むように配置されている。接着剤層30には、第1の端面から導電性接着剤層32まで到達する、絶縁性接着剤層31が設けられていない領域である切り欠き部33aが設けられている。切り欠き部33aも、第1の封止部141により封止されている。また、素子積層体100の側面は、第4の封止部144により封止されている。
接着剤層30において、導電性接着剤層32は絶縁性接着剤層31により囲まれているため、導電性接着剤層32が外部に漏れることを防止できる。
さらに、絶縁性接着剤層31には切り欠き部33aが設けられているため、導電性接着剤層32を加熱硬化させる際に発生したガスを、切り欠き部33aを通じて外部に排出することができ、ESRの低下を抑制することができる。なお、図3に示す切り欠き部33aは、第1の封止部141により封止されているが、このような構成は、導電性接着剤層を加熱硬化させた後に、封止材によって切り欠き部を充填することで得られる。
[素子積層体]
素子積層体は、第1層と第2層とが積層されてなる。
第1層と第2層の間は、導電性接着剤層及び絶縁性接着剤層からなる接着剤層により接着されている。
素子積層体の第1層は、表面に誘電体層が形成された弁作用金属基体、及び、上記誘電体層上に設けられた固体電解質層を備え、第2層は、金属箔からなる。
素子積層体の第1の端面には金属箔及び第1の封止部が露出し、第2の端面には弁作用金属基体及び第2の封止部が露出する。また、第1の外部電極は、第1の端面に露出する金属箔に接続され、第2の外部電極は、第2の端面に露出する弁作用金属基体に接続される。
[第1層]
弁作用金属基体は、いわゆる弁作用を示す弁作用金属からなる。弁作用金属としては、例えば、アルミニウム、タンタル、ニオブ、チタン、ジルコニウム等の金属単体、又は、これらの金属を含む合金等が挙げられる。これらの中では、アルミニウム又はアルミニウム合金が好ましい。
弁作用金属基体の形状は、平板状であることが好ましく、箔状であることがより好ましい。
弁作用金属基体の表面には、多孔質部が設けられていることが好ましい。
弁作用金属基体の表面に多孔質部が設けられていると、弁作用金属基体の比表面積を大きくして、固体電解コンデンサの静電容量を高めることができる。
多孔質部としては、弁作用金属基体の表面に形成されたエッチング層、弁作用金属基体の表面に印刷、焼結により形成された多孔質層が挙げられる。弁作用金属がアルミニウム又はアルミニウム合金の場合はエッチング層が好ましく、チタン又はチタン合金の場合は多孔質層であることが好ましい。
弁作用金属基体の厚みは特に限定されないが、多孔質部を除く部分の厚みは、5μm以上、100μm以下であることが好ましい。また、多孔質部の厚み(片面の厚み)は、5μm以上、200μm以下であることが好ましい。
多孔質部の表面に形成される誘電体層は、多孔質部の表面状態を反映して多孔質になっており、微細な凹凸状の表面形状を有している。誘電体層は、上記弁作用金属の酸化皮膜からなることが好ましい。
また、製造効率を高める観点から、誘電体層が表面に形成された弁作用金属基体として、予め化成処理が施された化成箔を用いてもよい。
固体電解質層を構成する材料としては、例えば、ポリピロール類、ポリチオフェン類、ポリアニリン類等の導電性高分子等が挙げられる。これらの中では、ポリチオフェン類が好ましく、PEDOTと呼ばれるポリ(3,4-エチレンジオキシチオフェン)が特に好ましい。また、上記導電性高分子は、ポリスチレンスルホン酸(PSS)等のドーパントを含んでいてもよい。
固体電解質層上には、導電体層が設けられていてもよい。
導電体層は、カーボン層のみから構成されることが好ましいが、銀層のみから構成されてもよいし、下地であるカーボン層と、その上の銀層の2層から構成されてもよい。カーボン層及び銀層は、例えば、カーボンペースト及び銀ペーストをそれぞれ塗布することにより設けることができる。
[第2層]
第2層は、金属箔からなる。
金属箔は、アルミニウム、銅、銀及びこれらの金属を主成分とする合金からなる群より選択される少なくとも一種の金属からなることが好ましい。
金属箔が上記の金属からなると、金属箔の抵抗値を低減させることができ、ESRを低減させることができる。
また、金属箔として、表面にスパッタや蒸着等の成膜方法によりカーボンコートやチタンコートがされた金属箔を用いてもよい。
金属箔の厚みは特に限定されないが、ESRを低減させる観点からは、5μm以上、100μm以下であることが好ましい。
金属箔の表面には、粗化面が形成されていることが好ましい。
金属箔の表面に粗化面が形成されていると、金属箔と導電性接着剤層との密着性、又は、金属箔と他の導電体層との密着性が改善されるため、ESRを低減させることができる。
粗化面の形成方法は、特に限定されず、エッチング等により粗化面を形成してもよい。特にアルミニウムを用いる場合は、粗面化処理(エッチング処理)が施されたものにカーボンコートやチタンコートを行うことが低抵抗化の上で好ましい。
また、金属箔の表面には、アンカーコート剤からなるコート層が形成されていてもよい。
金属箔の表面にアンカーコート剤からなるコート層が形成されていると、金属箔と固体電解質層との密着性、又は、金属箔と他の導電体層との密着性が改善されるため、ESRを低減させることができる。
[接着剤層]
素子積層体の第1層と第2層との間は、導電性接着剤層及び絶縁性接着剤層からなる接着剤層により接着されており、素子積層体を積層方向から見た際に、絶縁性接着剤層は、導電性接着剤層の外側を囲むように配置されている。
従って、導電性接着剤層が陽極と接触して短絡することを防止することができる。
導電性接着剤層を構成する材料としては、エポキシ樹脂、フェノール樹脂等の絶縁性樹脂と、カーボンや銀等の導電性粒子との混合物等が挙げられる。
絶縁性接着剤層を構成する材料としては、エポキシ樹脂、フェノール樹脂等の絶縁性樹脂が挙げられる。
接着剤層には、第1の端面又は第2の端面から導電性接着剤層まで到達する、絶縁性接着剤層が設けられていない領域である切り欠き部が設けられている。
従って、導電性接着剤層を加熱硬化させる際に発生したガスを、切り欠き部を通じて外部に排出することができ、ESRの低下を抑制することができる。
切り欠き部は一箇所だけに設けられていてもよく、複数箇所に設けられていてもよい。
切り欠き部が配置される位置は特に限定されず、例えば、絶縁性接着剤層の角部に切り欠き部が設けられていてもよい。
角部とは、素子積層体を積層方向から見た際に、絶縁性接着剤層で囲まれる領域の1の頂点から隣接する他の頂点までの距離の20%以内の領域を指す。角部には導電性接着剤層が充填されにくいため、切り欠き部が絶縁性接着剤層の角部に設けられていると、過剰の導電性接着剤層が切り欠き部から外部に漏れることを抑制することができる。
切り欠き部の幅は特に限定されないが、50μm以上、500μm以下であることが好ましい。
切り欠き部は斜めに設けられていてもよい。
切り欠き部が斜めに設けられていると、切り欠き部の長さが長くなるため、導電性接着剤が切り欠き部から漏れにくくなる。
なお、切り欠き部が斜めに設けられているとは、切り欠き部の長さが最短となる方向から傾斜した方向に沿って切り欠き部が設けられていることを意味する。
切り欠き部の長さが最短となる方向に対する、切り欠き部の傾斜角は、30°以上60°以下であることが好ましい。
切り欠き部は、封止材で充填されていてもよく、充填されていなくてもよい。
切り欠き部が封止材で充填されていると、接着剤層と封止部との接着強度が向上する。
切り欠き部が設けられる位置及び数について、図4(a)~図4(d)を参照しながら説明する。
図4(a)~図4(d)は、固体電解コンデンサを構成する接着剤層の別の一例を模式的に示す断面図である。
図4(a)では、陰極側に2つの切り欠き部33b、33cが設けられている。
切り欠き部が複数個存在すると、導電性接着剤層の加熱硬化により発生するガスを排出しやすくなる。
図4(b)では、陽極側に切り欠き部33dが設けられている。
図4(c)では、素子領域の角部に、2つの切り欠き部33e、33fが設けられている。
切り欠き部33e、33fは、いずれも、絶縁性接着剤層31により囲まれる領域を多角形(四角形V)とみた時に、第1の端部E101側に面する辺V(長さW)上に存在する1の頂点(V又はV)から、隣接する他の頂点(V又はV)までの距離の20%以内の領域(長さ0.2Wで示される領域)、すなわち角部に設けられている。素子領域の角部では、導電性接着剤層が押し出されにくいため、導電性接着剤層が外部に漏れにくくなる。
なお、絶縁性接着剤層で囲まれる領域(四角形V)を求めるにあたって、切り欠き部33e、33fは考慮しない。
図4(d)では、陰極側に2つの切り欠き部33g、33hが設けられている。切り欠き部33g、33hは、素子積層体100の長さ方向(図4(d)中、破線で示す方向であり、切り欠き部の長さが最短となる方向でもある)から傾斜した方向に沿って、斜めに設けられている。
切り欠き部が斜めに設けられていると切り欠き部の長さが長くなるため、導電性接着剤層が外部に漏れにくくなる。
なお、図4(a)~図4(d)では、切り欠き部が封止部により封止されていない例を説明しているが、図3と同様に切り欠き部が封止部により封止されていてもよい。
[封止部]
第1の封止部及び第2の封止部は、それぞれ、封止材で構成されている。
封止材は、少なくとも樹脂を含み、好ましくは樹脂及びフィラーを含む。
封止材に含まれる樹脂としては、例えば、エポキシ樹脂、フェノール樹脂等が挙げられる。また、封止材に含まれるフィラーとしては、例えば、シリカ粒子、アルミナ粒子、金属粒子等が挙げられる。
また、封止材が樹脂及びフィラーを含む場合、封止材の充填性を確保する観点から、フィラーの最大径は、金属箔の最小厚みよりも小さいことが好ましい。
封止材に含まれるフィラー径の最大径は、例えば、30μm以上、40μm以下の範囲にあることが好ましい。
[第1の外部電極]
第1の外部電極は、素子積層体の第1の端面に設けられ、かつ、金属箔に接続されている。従って、第1の外部電極は、陰極となる。
[第2の外部電極]
第2の外部電極は、素子積層体の第2の端面に設けられ、かつ、弁作用金属基体に接続されている。従って、第2の外部電極は、陽極となる。
第1の外部電極及び第2の外部電極は、例えば、めっきやスパッタ、浸漬塗布、印刷等により形成することができる。めっきの場合は、めっき層としてはZn・Ag・Ni層、Ag・Ni層、Ni層、Zn・Ni・Au層、Ni・Au層、Zn・Ni・Cu層、Ni・Cu層等を使用することができる。これらのめっき層の上に、例えば、Cuめっき層、Niめっき層、Snめっき層の順に(あるいは一部を除いて)めっき層をさらに形成することが好ましい。
本発明の固体電解コンデンサは、以下に説明する本発明の固体電解コンデンサの製造方法により作製される。
本発明の固体電解コンデンサの製造方法は、以下の工程を備える。
(A)第1のシートを準備する工程;
(B)第2のシートを準備する工程;
(C)上記第1のシート及び/又は上記第2のシートに絶縁性接着剤層を形成する工程;
(D)上記第1のシート及び/又は上記第2のシートに導電性接着剤層を形成する工程;
(E)積層シートを作製する工程;
(F)積層ブロック体を作製する工程;
(G)上記積層ブロック体を切断することにより、複数個の素子積層体を作製する工程;
(H)第1の外部電極及び第2の外部電極を形成する工程。
[(A)工程]
(A)工程では、第1のシートを準備する。
第1のシートは、表面に誘電体層が形成された弁作用金属基体、及び、誘電体層上に設けられた固体電解質層を備える。
さらに、第1のシートは、複数個の素子領域を有する。各素子領域は、長さ方向において相対する第1の端部及び第2の端部と、幅方向において相対する第1の側部及び第2の側部とをによって区画される。
工程(A)で準備される第1シートの一例を、図5(a)及び図5(b)を参照しながら説明する。
図5(a)は、第1のシートの一例を模式的に示す斜視図であり、図5(b)は、図5(a)の一部を拡大した斜視図である。
図5(a)及び図5(b)に示す第1のシート10は、複数の素子領域R11(以下、第1の素子領域という)と、複数の素子領域R12(以下、第2の素子領域という)と、を有している。
図5(b)に示すように、第1の素子領域R11は、長さ方向(L方向)において相対する第1の端部E11及び第2の端部E12と、上記長さ方向と直交する幅方向(W方向)において相対する第1の側部S11及び第2の側部S12とによって区画されている。第1の素子領域R11は、長さ方向(L方向)の寸法が幅方向(W方向)の寸法よりも大きい。そして、第1の素子領域R11の第1の端部E11を長さ方向に跨ぐように、第1の貫通穴H1が1個形成されているとともに、第1の素子領域R11の第2の端部E12を長さ方向に跨ぐように、第2の貫通穴H2が複数個(図5(b)では3個)形成されている。第1の貫通穴H1は、第1の素子領域R11の幅以上の幅を有する1個の長穴からなり、第2の貫通穴H2は、第1の素子領域R11の幅よりも小さい幅を有する複数個の略丸穴からなる。
一方、第2の素子領域R12は、第1の素子領域R11と同じ形状を有しているが、第1の素子領域R11とは第1の端部E11及び第2の端部E12の向きが反対である。
図5(a)に示すように、第1のシート10においては、第1の素子領域R11と第2の素子領域R12とが長さ方向に交互に配置されている。図5(b)に示すように、第1の素子領域R11は、隣接する第2の素子領域R12と第1の端部E11及び第1の貫通穴H1を共有するとともに、隣接する他の第2の素子領域R12と第2の端部E12及び第2の貫通穴H2を共有している。
第1の貫通穴及び第2の貫通穴は、例えば、レーザ加工、エッチング加工、パンチング加工等によって形成される。
さらに、図5(a)に示すように、第1のシート10においては、第1の素子領域R11と第2の素子領域R12とが幅方向に交互に配置されている。図5(b)に示すように、第1の素子領域R11は、隣接する第2の素子領域R12と第1の側部S11を共有するとともに、隣接する他の第2の素子領域R12と第2の側部S12を共有している。
図5(b)に示すように、第1のシート10は、多孔質部(図示せず)を表面に有する弁作用金属基体11と、多孔質部の表面に形成された誘電体層12と、誘電体層12上の各素子領域の内部にそれぞれ設けられた固体電解質層13とを備えている。第1のシート10では、各素子領域の端部及び側部が、絶縁材料からなるマスク層14によって被覆されており、マスク層14によって囲まれた領域に固体電解質層13が設けられている。なお、以降の図においてマスク層14は省略している。
図5(b)に示す第1のシート10では、弁作用金属基体11が多孔質部を両面に有し、それぞれの多孔質部の表面に誘電体層12が形成されるとともに、誘電体層12上に固体電解質層13が設けられている。しかし、第1のシート10の一方の面に第2のシート20が積層されない場合、第2のシート20(金属箔21)が積層されない側の弁作用金属基体11の表面には、固体電解質層13が設けられる必要はない。この場合、第2のシート(金属箔)が積層されない側の弁作用金属基体の表面には、誘電体層が形成されなくてもよいし、多孔質部が形成されなくてもよい。また、第1のシート10としては、弁作用金属基体11が多孔質部を片面のみに有し、多孔質部の表面に誘電体層12が形成されたものを用いてもよい。
なお、第1の貫通穴H1及び第2の貫通穴H2は、マスク層14を形成する前に形成してもよいし、固体電解質層13を形成した後に形成してもよい。
第1のシート全体のサイズは、素子領域のサイズ、形状、数、配置、生産能力等によって決定されるものであり、特に限定されない。第1のシートの素子領域の形状は特に限定されないが、矩形であることが好ましい。この場合、第1の端部及び第2の端部は、第1の側部及び第2の側部より短くてもよいし、長くてもよい。
第1のシートは、製造効率の観点から、複数個の素子領域を有する。特に、第1のシートが第1の素子領域及び第2の素子領域を有し、第1の素子領域と第2の素子領域とが長さ方向に交互に配置されていることが好ましく、第1の素子領域と第2の素子領域とが幅方向にも交互に配置されていることがより好ましい。第1の素子領域と第2の素子領域とが交互に配置される場合、第1の貫通穴が第1のシートの幅方向に偏在しないため、シートの強度が低下しにくくなる。
第1のシートにおいて、第1の素子領域と第2の素子領域とが長さ方向に交互に配置されている場合、第1の素子領域は、隣接する第2の素子領域と第1の端部及び第1の貫通穴を共有するとともに、隣接する他の第2の素子領域と第2の端部及び第2の貫通穴を共有することが好ましい。この場合、素子領域を分割するための切断回数、及び、廃棄すべき部分を減らすことができる。
しかし、第1のシートが第1の素子領域及び第2の素子領域を有する場合、第1の素子領域と第2の素子領域とが長さ方向に交互に配置されていなくてもよいし、幅方向に交互に配置されていなくてもよい。また、第1の素子領域と第2の素子領域とが長さ方向に交互に配置されている場合、第1の素子領域は、隣接する第2の素子領域と第1の端部及び第1の貫通穴を共有しなくてもよいし、隣接する他の第2の素子領域と第2の端部及び第2の貫通穴を共有しなくてもよい。さらに、第1の素子領域と第2の素子領域とが幅方向に交互に配置されている場合、第1の素子領域は、隣接する第2の素子領域と第1の側部を共有しなくてもよいし、隣接する他の第2の素子領域と第2の側部を共有しなくてもよい。
第1の貫通穴は、素子領域の幅以上の幅を有する限り、その形状は特に限定されない。
第2の貫通穴は、素子領域の幅よりも小さい幅を有する限り、その形状、個数及び配置等は特に限定されないが、それぞれの素子領域において、幅方向に2個以上形成されていることが好ましい。第2の貫通穴が2個以上形成されている場合、これらの貫通穴は等間隔に形成されていることが好ましい。
なお、第2の貫通穴の1個あたりの幅が小さすぎると、後述する工程において封止部を充填することが困難となり、一方、素子領域の幅に対する第2の貫通穴の幅の合計の割合が大きすぎると、固体電解コンデンサの端面に露出する弁作用金属基体の割合が小さくなるためESRが増大しやすくなる。
[(B)工程]
(B)工程では、第2のシートを準備する。
第2のシートは金属箔からなる。
第2のシートは、複数個の素子領域を有し、各素子領域は、長さ方向において相対する第1の端部及び第2の端部と、幅方向において相対する第1の側部及び第2の側部とによって区画される。
さらに、第2のシートには、各素子領域の上記第1の端部を跨ぐように、該素子領域の幅よりも小さい幅を有する1個以上の第3の貫通穴が形成されているとともに、各素子領域の第2の端部を跨ぐように、該素子領域の幅以上の幅を有する第4の貫通穴が形成されている。
図6(a)は、第2のシートの一例を模式的に示す斜視図であり、図6(b)は、図6(a)の一部を拡大した斜視図である。
図6(a)及び図6(b)に示す第2のシート20は、複数の素子領域R21(以下、第1の素子領域という)と、複数の素子領域R22(以下、第2の素子領域という)と、を有している。
図6(b)に示すように、第1の素子領域R21は、長さ方向(L方向)において相対する第1の端部E21及び第2の端部E22と、上記長さ方向と直交する幅方向(W方向)において相対する第1の側部S21及び第2の側部S22とによって区画されている。そして、第1の素子領域R21の第1の端部E21を長さ方向に跨ぐように、第3の貫通穴H3が複数個(図6(b)では3個)形成されているとともに、第1の素子領域R21の第2の端部E22を長さ方向に跨ぐように、第4の貫通穴H4が1個形成されている。第3の貫通穴H3は、第1の素子領域R21の幅よりも小さい幅を有する複数個の略丸穴からなり、第4の貫通穴H4は、第1の素子領域R21の幅以上の幅を有する1個の長穴からなる。
一方、第2の素子領域R22は、第1の素子領域R21と同じ形状を有しているが、第1の素子領域R21とは第1の端部E21及び第2の端部E22の向きが反対である。
図6(a)に示すように、第2のシート20においては、第1の素子領域R21と第2の素子領域R22とが長さ方向に交互に配置されている。図6(b)に示すように、第1の素子領域R21は、隣接する第2の素子領域R22と第1の端部E21及び第3の貫通穴H3を共有するとともに、隣接する他の第2の素子領域R22と第2の端部E22及び第4の貫通穴H4を共有している。
さらに、図6(a)に示すように、第2のシート20においては、第1の素子領域R21と第2の素子領域R22とが幅方向に交互に配置されている。図2(b)に示すように、第1の素子領域R21は、隣接する第2の素子領域R22と第1の側部S21を共有するとともに、隣接する他の第2の素子領域R22と第2の側部S22を共有している。
第2のシートは、好ましくは、以下のように作製される。
まず、金属箔21を準備する。
金属箔は、アルミニウム、銅、銀及びこれらの金属を主成分とする合金からなる群より選択される少なくとも一種の金属からなることが好ましい。
金属箔が上記の金属からなると、金属箔の抵抗値を低減させることができ、ESRを低減させることができる。
また、金属箔として、表面にスパッタや蒸着等の成膜方法によりカーボンコートやチタンコートがされた金属箔を用いてもよい。
金属箔の厚みは特に限定されないが、ESRを低減させる観点からは、5μm以上、100μm以下であることが好ましい。
金属箔の表面には、粗化面が形成されていることが好ましい。
金属箔の表面に粗化面が形成されていると、金属箔と導電性接着剤層との密着性、及び、金属箔と絶縁性接着剤層との密着性が改善されるため、ESRを低減させることができる。
粗化面の形成方法は、特に限定されず、エッチング等により粗化面を形成してもよい。特にアルミニウムを用いる場合は、粗面化処理(エッチング処理)が施されたものにカーボンコートやチタンコートを行うことが低抵抗化の上で好ましい。
また、金属箔の表面には、アンカーコート剤からなるコート層が形成されていてもよい。
金属箔の表面にアンカーコート剤からなるコート層が形成されていると、金属箔と固体電解質層との密着性、又は、金属箔と他の導電体層との密着性が改善されるため、ESRを低減させることができる。
続いて、各素子領域の第1の端部E21を跨ぐように第3の貫通穴H3を形成するとともに、各素子領域の第2の端部E22を跨ぐように第4の貫通穴H4を形成する。
第3の貫通穴及び第4の貫通穴は、例えば、レーザ加工、エッチング加工、パンチング加工等によって形成される。
第2のシート全体のサイズは特に限定されないが、第1のシート全体のサイズと同じであることが好ましい。第2のシートの素子領域の形状、数及び配置は、対向する第1のシートの素子領域の形状、数及び配置と同じであることが好ましい。
第2のシートは、製造効率の観点から、複数個の素子領域を有する。特に、第2のシートが第1の素子領域及び第2の素子領域を有し、第1の素子領域と第2の素子領域とが長さ方向に交互に配置されていることが好ましく、第1の素子領域と第2の素子領域とが幅方向にも交互に配置されていることがより好ましい。第1の素子領域と第2の素子領域とが交互に配置される場合、第4の貫通穴が第2のシートの幅方向に偏在しないため、シートの強度が低下しにくくなる。
第2のシートにおいて、第1の素子領域と第2の素子領域とが長さ方向に交互に配置されている場合、第1の素子領域は、隣接する第2の素子領域と第1の端部及び第3の貫通穴を共有するとともに、隣接する他の第2の素子領域と第2の端部及び第4の貫通穴を共有することが好ましい。この場合、素子領域を分割するための切断回数、及び、廃棄すべき部分を減らすことができる。
しかし、第2のシートが第1の素子領域及び第2の素子領域を有する場合、第1の素子領域と第2の素子領域とが長さ方向に交互に配置されていなくてもよいし、幅方向に交互に配置されていなくてもよい。また、第1の素子領域と第2の素子領域とが長さ方向に交互に配置されている場合、第1の素子領域は、隣接する第2の素子領域と第1の端部及び第3の貫通穴を共有しなくてもよいし、隣接する他の第2の素子領域と第2の端部及び第4の貫通穴を共有しなくてもよい。さらに、第1の素子領域と第2の素子領域とが幅方向に交互に配置されている場合、第1の素子領域は、隣接する第2の素子領域と第1の側部を共有しなくてもよいし、隣接する他の第2の素子領域と第2の側部を共有しなくてもよい。
第3の貫通穴は、素子領域の幅よりも小さい幅を有する限り、その形状、個数及び配置等は特に限定されないが、それぞれの素子領域において、幅方向に2個以上形成されていることが好ましい。第3の貫通穴が2個以上形成されている場合、これらの貫通穴は等間隔に形成されていることが好ましい。
なお、第3の貫通穴の1個あたりの幅が小さすぎると、後述する工程において封止材を充填することが困難となり、一方、素子領域の幅に対する第3の貫通穴の幅の合計の割合が大きすぎると、固体電解コンデンサの端面に露出する金属箔の割合が小さくなるためESRが増大しやすくなる。
第4の貫通穴は、素子領域の幅以上の幅を有する限り、その形状は特に限定されない。
[(C)工程]
(C)工程では、第1のシート及び/又は第2のシートの各素子領域の第1の端部及び第2の端部と、第1の側部及び第2の側部とに、絶縁性接着剤層を形成し、かつ、第1のシートの各素子領域の第1の端部及び/若しくは第2の端部、並びに/又は、第2のシートの各素子領域の第1の端部及び/若しくは第2の端部を跨ぐように、絶縁性接着剤層が形成されていない領域である切り欠き部を設ける。
切り欠き部が設けられた絶縁性接着剤層を形成する方法としては、例えば、素子領域の第1の端部、第2の端部、第1の側部及び第2の側部の全てに絶縁性接着剤層を形成したあと、その一部を取り除く方法や、予め切り欠き部が設けられた形状に絶縁性接着剤層を形成する方法等が挙げられる。
第1のシート及び/又は第2のシートに絶縁性接着剤層を形成する方法としては、インクジェット印刷やシルクスクリーン印刷等が挙げられる。
絶縁性接着剤層の一部を取り除く方法としては、例えば、レーザー加工等が挙げられる。また、あらかじめ切り欠き部が存在する形で絶縁性接着剤層を設けることもできる。
第1のシートに絶縁性接着剤層を形成する場合の例を、図7(a)及び図7(b)を参照しながら説明する。
図7(a)は、絶縁性接着剤層が設けられた第1のシートの一例を模式的に示す斜視図であり、図7(b)は、図7(a)の一部を拡大した斜視図である。
図7(a)及び図7(b)では、図5(a)及び図5(b)に示す第1のシート10のマスク層14上に、絶縁性接着剤層31が設けられている。
絶縁性接着剤層31は、各素子領域の外側部分に設けられ、内側部分には、導電性接着剤層が配置される空間が設けられている。さらに、第1の端部E11側に面する部分に、絶縁性接着剤層31が設けられていない領域である切り欠き部33が設けられている。
なお、切り欠き部は、第1の端部E11と素子領域とを最短で接続する方向(切り欠き部の長さが最短となる方向)から傾斜した方向に沿って、斜めに設けられていてもよい。
(B)工程において第1のシートにマスク層を形成していた場合、(C)工程において該マスク層の上に絶縁性接着剤層を形成することが好ましい。
一方、(B)工程において第1のシートにマスク層を形成していない場合、(C)工程において誘電体層の表面に絶縁性接着剤層を形成してもよい。
絶縁性接着剤層は、マスク層と成分や粘度が同じでもよいが、マスク層と成分や粘度が異なることが好ましい。
マスク層と絶縁性接着剤層とを合わせた厚み方向の高さは、固体電解質層の厚み方向の高さと同じでもよいが、固体電解質層の厚み方向の高さより大きいことが好ましい。
(C)工程において、固体電解質層上には、さらに導電体層を形成してもよい。
図8(a)は、導電体層が設けられた第1のシートの一例を模式的に示す斜視図であり、図8(b)は、図8(a)の一部を拡大した斜視図である。
図8(a)及び図8(b)では、図7(a)及び図7(b)に示す第1のシート10の固体電解質層13上に導電体層15が設けられている。
導電体層は、カーボン層のみから構成されることが好ましいが、銀層のみから構成されてもよいし、下地であるカーボン層と、その上の銀層の2層から構成されてもよい。カーボン層及び銀層は、例えば、カーボンペースト及び銀ペーストをそれぞれ塗布することにより設けることができる。
[(D)工程]
(D)工程では、第1のシートの固体電解質層上、及び/又は、第2のシートの表面に導電性接着剤層を形成する。なお、第1のシートの固体電解質層上に導電体層が形成されている場合、導電性接着剤層は導電体層上に形成してもよい。
第1のシートに導電性接着剤層を形成する場合の例について、図9(a)及び図9(b)を参照しながら説明する。
図9(a)は、絶縁性接着剤層が設けられた第1のシートの一例を模式的に示す斜視図であり、図9(b)は、図9(a)の一部を拡大した斜視図である。
図9(a)及び図9(b)では、図8(a)及び図8(b)に示す第1のシート10の導電体層15上に導電性接着剤層32が設けられている。
導電性接着剤層32の外側を囲むように絶縁性接着剤層31が設けられており、第1の貫通穴H1側(すなわち陰極側)に切り欠き部33が設けられている。
[(E)工程]
(E)工程では、第1のシートと第2のシートとを積層して、積層シートを作製する。
このとき、各素子領域の第1の端部同士及び第2の端部同士がそれぞれ対向するように、かつ、各素子領域において絶縁性接着剤層が導電性接着剤層の外側を囲むように、かつ、第1の貫通穴と第3の貫通穴、及び、第2の貫通穴と第4の貫通穴がそれぞれ積層方向に連通されるように、第1のシートと第2のシートを積層する。
絶縁性接着剤層と導電性接着剤層は、同じシートに形成されていてもよく、異なるシートに形成されていてもよい。
例えば、絶縁性接着剤層と導電性接着剤層が異なるシートに設けられている場合には、絶縁性接着剤層が導電性接着剤層の外側を囲むように、第1のシートと第2のシートの位置を合わせる必要がある。
一方で、図9(b)に示すように、絶縁性接着剤層31と導電性接着剤層32が同じシートに設けられている場合には、すでに絶縁性接着剤層が導電性接着剤層の外側を囲むように設けられているため、特に位置合わせの必要はない。
図10(a)は、第1のシートと第2のシートとを積層する前の状態の一例を模式的に示す斜視図であり、図10(b)は、積層シートの一例を模式的に示す斜視図である。
図10(a)に示すように、第1のシート10と第2のシート20とを交互に積層することにより、図10(b)に示す積層シート40が得られる。積層シート40は、積層方向(T方向)において相対する第1の主面M41及び第2の主面M42を有する。
第1のシート10と第2のシート20の間には、接着剤層30が配置されている。
図10(a)及び図10(b)では、第1のシート10及び第2のシート20が5枚ずつ積層され、かつ、積層シート40の第1の主面M41に第2のシート20、第2の主面M42に第1のシート10がそれぞれ配置された例を示したが、第1のシート及び第2のシートを積層する枚数は特に限定されない。また、第1のシートの枚数と第2のシートの枚数は同じであってもよいし、異なっていてもよい。従って、積層シートの主面には、第1のシート及び第2のシートのどちらが配置されてもよい。また、積層シートを作製する際、ガラスエポキシ樹脂等からなる基板の上に第1のシート及び第2のシートを積層してもよい。
なお、図7(a)及び図7(b)では、第1のシート10に絶縁性接着剤層31を設ける手順を説明したが、図7(a)、図7(b)に示した工程に加えて、又は、図7(a)、図7(b)に示した工程に代えて、図6(a)及び図6(b)に示した第2のシート20に絶縁性接着剤層31を設ける工程を行ってもよい。
第1のシート及び第2のシートの両方に絶縁性接着剤層を設ける場合、第1のシートに設けられた絶縁性接着剤層及び第2のシートに設けられた絶縁性接着剤層の少なくとも一方に切り欠き部を設ければよい。
また、図9(a)及び図9(b)では、第1のシート10の導電体層15上に導電性接着剤層32を設ける手順を説明したが、図9(a)及び図9(b)に示した工程に加えて、又は、図9(a)及び図9(b)に示した工程に代えて、図6(a)及び図6(b)に示した第2のシート20に導電性接着剤層32を設ける工程を行ってもよい。
[(F)工程]
(F)工程では、積層シートの積層方向において相対する第1の主面及び第2の主面のうち、少なくとも一方の主面側から、第1の貫通穴と第3の貫通穴、第2の貫通穴と第4の貫通穴にそれぞれ封止材を充填して、積層ブロック体を作製する。
図11(a)は、積層ブロック体の一例を模式的に示す斜視図であり、図11(b)は、図11(a)の一部を分解して拡大した斜視図である。
図11(a)に示す積層ブロック体50においては、第1の貫通穴と第3の貫通穴、第2の貫通穴と第4の貫通穴にそれぞれ封止材を充填することにより、図11(b)に示すように、第1の貫通穴H1及び第3の貫通穴H3を充填する第1の封止部141、及び、第2の貫通穴H2と第4の貫通穴H4を充填する第2の封止部142が形成される。また、図11(a)に示すように、積層ブロック体50は、それぞれの主面を被覆する第3の封止部143をさらに備えている。
なお、図11(b)では、切り欠き部33が第1の封止部141で充填されているが、切り欠き部33は封止材が充填されていなくてもよい。
封止材は、少なくとも樹脂を含み、好ましくは樹脂及びフィラーを含む。
封止材に含まれる樹脂としては、例えば、エポキシ樹脂、フェノール樹脂等が挙げられる。また、封止材に含まれるフィラーとしては、例えば、シリカ粒子、アルミナ粒子、金属粒子等が挙げられる。
封止材が樹脂及びフィラーを含む場合、封止材の充填性を確保する観点から、フィラーの最大径は、第2の貫通穴及び第3の貫通穴の最小径よりも小さいことが好ましい。
なお、貫通穴の径とは、断面形状が円形の場合には直径、円形以外の場合には断面の中心を通る最大長さをいう。
また、封止材が樹脂及びフィラーを含む場合、封止材の充填性を確保する観点から、フィラーの最大径は、金属箔の最小厚みよりも小さいことが好ましい。
封止材に含まれるフィラー径の最大径は、例えば、30μm以上、40μm以下の範囲にあることが好ましい。
[(G)工程]
(G)工程では、積層ブロック体を、貫通穴に封止材が充填された封止部を両側に分離するように、各素子領域の第1の端部及び第2の端部の位置で切断する。
積層ブロック体を、各素子領域の第1の端部及び第2の端部の位置で切断するとともに、各素子領域の第1の側部及び第2の側部の位置で切断することにより、複数個の素子積層体を作製する。
図12(a)は、切断する前の弁作用金属基体を模式的に示す平面図であり、図12(b)は、切断した後の弁作用金属基体を模式的に示す平面図である。
図12(a)に示すように、積層ブロック体に含まれる第1のシートを構成する弁作用金属基体11には、各素子領域の第1の端部E11を跨ぐ第1の貫通穴H1を充填する第1の封止部141、及び、各素子領域の第2の端部E12を跨ぐ第2の貫通穴H2を充填する第2の封止部142が形成されている。
従って、各素子領域の第1の端部E11及び第2の端部E12の位置で、第1の封止部141及び第2の封止部142を両側に分離するように弁作用金属基体11をダイシング等で切断すると、図12(b)に示すように、第1の端部E11側の切断面である第1の端面E101には、第1の封止部141が露出し、弁作用金属基体11が露出しない。一方、第2の端部E12側の切断面である第2の端面E102には、弁作用金属基体11及び第2の封止部142が露出する。
また、各素子領域の第1の側部S11及び第2の側部S12の位置で弁作用金属基体11をダイシング等で切断すると、図12(b)に示すように、どちらの切断面にも弁作用金属基体11が露出する。
図13(a)は、切断する前の金属箔を模式的に示す平面図であり、図13(b)は、切断した後の金属箔を模式的に示す平面図である。
図13(a)に示すように、積層ブロック体に含まれる第2のシートを構成する金属箔21には、各素子領域の第1の端部E21を跨ぐ第3の貫通穴H3を充填する第1の封止部141、及び、各素子領域の第2の端部E22を跨ぐ第4の貫通穴H4を充填する第2の封止部142が形成されている。
従って、各素子領域の第1の端部E21及び第2の端部E22の位置で、第1の封止部141及び第2の封止部142を両側に分離するように金属箔21をダイシング等で切断すると、図13(b)に示すように、第1の端部E21側の切断面である第1の端面E101には、金属箔21及び第1の封止部141が露出する。一方、第2の端部E22側の切断面である第2の端面E102には、第2の封止部142が露出し、金属箔21が露出しない。
また、各素子領域の第1の側部S21及び第2の側部S22の位置で金属箔21を切断すると、図13(b)に示すように、どちらの切断面にも金属箔21が露出する。
以上のように、積層ブロック体を、各素子領域の第1の端部及び第2の端部の位置で切断することにより、得られる素子積層体の第1の端面には金属箔及び第1の封止部を露出させることができ、第2の端面には弁作用金属基体及び第2の封止部を露出させることができる。
また、積層ブロック体を、各素子領域の第1の側部及び第2の側部の位置で切断することにより得られる切断面には、金属箔及び弁作用金属基体の両方が露出するため、素子積層体のそれぞれの側面を被覆する第4の封止部を形成することが好ましい。
素子積層体は、好ましくは、以下のように作製される。
まず、積層ブロック体を、各素子領域の第1の側部及び第2の側部に沿って切断する。積層ブロック体の切断には、例えば、ダイサーを用いたダイシング等の方法が適用される。
図14(a)は、切断された後の積層ブロック体の一例を模式的に示す斜視図であり、図14(b)は、図14(a)の一部を分解して拡大した斜視図である。
例えば、図11(a)に示す積層ブロック体50を、各素子領域の第1の側部及び第2の側部に沿って切断することによって、図14(a)及び図14(b)に示すように、第1の側部及び第2の側部に沿った隙間Gが形成された積層ブロック体50aを作製する。積層ブロック体50aにおいては、図14(b)に示すように、切断によって現れた切断側面には、金属箔21、絶縁性接着剤層31及び弁作用金属基体11が露出する。なお、図示していないが、金属箔21及び弁作用金属基体11の露出部の厚み(T方向の厚み)は、露出していない内部の金属箔21及び弁作用金属基体11の厚みに比べて大きく、厚み方向の上下にテーパー状に拡がっている。
次に、積層ブロック体に形成された隙間に封止材を充填する。これにより、上記隙間を充填する第4の封止部が形成される。封止材としては、例えば、第1の封止部及び第2の封止部を形成するための封止材を用いることができる。
図15(a)は、第4の封止部が形成された積層ブロック体の一例を模式的に示す斜視図であり、図15(b)は、図15(a)の一部を分解して拡大した斜視図である。
図14(a)に示す積層ブロック体50aの隙間Gに封止材を充填することにより、図15(a)及び図15(b)に示すように、隙間Gを充填する第4の封止部144が形成された積層ブロック体50bを作製する。
その後、積層ブロック体を、各素子領域の第1の端部及び第2の端部の位置で、第1の封止部141及び第2の封止部142を両側に分離するように切断するとともに、各素子領域の第1の側部及び第2の側部の位置で、第4の封止部144を両側に分離するように切断する。これにより、第1の側部及び第2の側部が封止部により絶縁化された素子積層体に個片化することができる。積層ブロック体の切断には、例えば、ダイサーを用いたダイシングやカット刃、レーザー加工、スクライブ等の方法が適用される。なお、ガラエポ樹脂等からなる基板上に第1のシート及び第2のシートを積層する場合は、金属箔である第2のシートを確実に切断するために、基板をハーフカットする位置まで切断することが好ましい。
図16(a)は、個片化された素子積層体の一例を模式的に示す斜視図であり、図16(b)は、図16(a)の一部を分解して拡大した斜視図である。
図15(a)に示す積層ブロック体50bを、各素子領域の第1の端部及び第2の端部の位置で切断するとともに、各素子領域の第1の側部及び第2の側部の位置で切断することにより、図15(a)に示す素子積層体100が得られる。この際、図16(a)及び図16(b)に示すように、第1の側部及び第2の側部の位置で切断することによって現れた切断側面が第4の封止部144で構成されるように、積層ブロック体50bが切断される。
[(H)工程]
(H)工程では、素子積層体の長さ方向において相対する第1の端面及び第2の端面のうち、第1の端面に第1の外部電極を形成し、第2の端面に第2の外部電極を形成する。
得られた素子積層体に対して、第1の端面に第1の外部電極を形成し、第2の端面に第2の外部電極を形成する。以上により、本発明の固体電解コンデンサが得られる。
第1の外部電極は金属箔と接続されているため、陰極となる。
第2の外部電極は弁作用金属基体と接続されているため、陽極となる。
なお、本発明の固体電解コンデンサの製造方法において、積層シート又は積層ブロック体を切断する方法、及び、素子積層体に第1の外部電極及び第2の外部電極を形成する方法は、特に限定されるものではない。
図5~図16に示した方法では、絶縁性接着剤層を第1のシート側に形成していたが、絶縁性接着剤層は第2のシートに形成してもよい。
絶縁性接着剤層を第2のシートに設ける工程の一例を図17(a)及び図17(b)を参照しながら説明する。
図17(a)は、絶縁性接着剤層が設けられた第2のシートの一例を模式的に示す斜視図であり、図17(b)は、図17(a)の一部を拡大した斜視図である。
図17(a)及び図17(b)に示すように、(C)工程においては、第1シートではなく第2シートに絶縁性接着剤層31を設けてもよい。
第2のシート20には、第4の貫通穴H4が設けられた側(すなわち陽極側)に切り欠き部33iが設けられている。
1 固体電解コンデンサ
10 第1のシート
11 弁作用金属基体
12 誘電体層
13 固体電解質層
14 マスク層
15 導電体層
20 第2のシート
21 金属箔
30 接着剤層
31 絶縁性接着剤層
32 導電性接着剤層
33,33a,33b,33c,33d,33e,33f,33g,33h,33i 切り欠き部
40 積層シート
50,50a,50b 積層ブロック体
100 素子積層体
110 第1層
120 第2層
141 第1の封止部
142 第2の封止部
143 第3の封止部
144 第4の封止部
151 第1の外部電極
152 第2の外部電極
R11 第1のシートの第1の素子領域
R12 第1のシートの第2の素子領域
R21 第2のシートの第1の素子領域
R22 第2のシートの第2の素子領域
E11 第1のシートの素子領域の第1の端部
E12 第1のシートの素子領域の第2の端部
E21 第2のシートの素子領域の第1の端部
E22 第2のシートの素子領域の第2の端部
E101 素子積層体の第1の端面
E102 素子積層体の第2の端面
S11 第1のシートの素子領域の第1の側部
S12 第1のシートの素子領域の第2の側部
S21 第2のシートの素子領域の第1の側部
S22 第2のシートの素子領域の第2の側部
M41 積層シートの第1の主面
M42 積層シートの第2の主面
H1 第1の貫通穴
H2 第2の貫通穴
H3 第3の貫通穴
H4 第4の貫通穴
G 積層ブロック体の隙間

Claims (7)

  1. 以下の工程を備える固体電解コンデンサの製造方法:
    (A)第1のシートを準備する工程;
    前記第1のシートは、表面に誘電体層が形成された弁作用金属基体、及び、前記誘電体層上に設けられた固体電解質層を備え、
    さらに、前記第1のシートは、複数個の素子領域を有し、各素子領域は、長さ方向において相対する第1の端部及び第2の端部と、幅方向において相対する第1の側部及び第2の側部とによって区画され、
    さらに、前記第1のシートには、各素子領域の前記第1の端部を跨ぐように、該素子領域の幅以上の幅を有する第1の貫通穴が形成されているとともに、各素子領域の前記第2の端部を跨ぐように、該素子領域の幅よりも小さい幅を有する1個以上の第2の貫通穴が形成されており、
    (B)第2のシートを準備する工程;
    前記第2のシートは、金属箔からなり、
    さらに、前記第2のシートは、複数個の素子領域を有し、各素子領域は、長さ方向において相対する第1の端部及び第2の端部と、幅方向において相対する第1の側部及び第2の側部とによって区画され、
    さらに、前記第2のシートには、各素子領域の前記第1の端部を跨ぐように、該素子領域の幅よりも小さい幅を有する1個以上の第3の貫通穴が形成されているとともに、各素子領域の前記第2の端部を跨ぐように、該素子領域の幅以上の幅を有する第4の貫通穴が形成されており、
    (C)前記第1のシート及び/又は前記第2のシートに絶縁性接着剤層を形成する工程;
    (C)工程では、前記第1のシート及び/又は前記第2のシートの各素子領域の前記第1の端部及び前記第2の端部と、前記第1の側部及び前記第2の側部とに、前記絶縁性接着剤層を形成し、かつ、
    前記第1のシートの各素子領域の前記第1の端部及び/若しくは前記第2の端部、並びに/又は、前記第2のシートの各素子領域の前記第1の端部及び/若しくは前記第2の端部を跨ぐように、前記絶縁性接着剤層が形成されていない領域である切り欠き部が設けられており、
    (D)前記第1のシート及び/又は前記第2のシートに導電性接着剤層を形成する工程;
    (D)工程では、前記第1のシートの前記導電体層上、及び/又は、前記第2のシートの表面に前記導電性接着剤層を形成し、
    (E)積層シートを作製する工程;
    (E)工程では、各素子領域の前記第1の端部同士及び前記第2の端部同士がそれぞれ対向するように、かつ、各素子領域において前記絶縁性接着剤層が前記導電性接着剤層の外側を囲むように、前記第1のシートと前記第2のシートとが積層され、
    さらに、前記積層シートにおいては、前記第1の貫通穴と前記第3の貫通穴、及び、前記第2の貫通穴と前記第4の貫通穴がそれぞれ積層方向に連通されており、
    (F)積層ブロック体を作製する工程;
    (F)工程では、前記積層シートの前記積層方向において相対する第1の主面及び第2の主面のうち、少なくとも一方の主面側から、前記第1の貫通穴と前記第3の貫通穴、前記第2の貫通穴と前記第4の貫通穴にそれぞれ封止材が充填され、
    (G)前記積層ブロック体を切断することにより、複数個の素子積層体を作製する工程;
    (G)工程では、前記積層ブロック体は、前記貫通穴に前記封止材が充填された封止部を両側に分離するように、各素子領域の前記第1の端部及び前記第2の端部の位置で切断されるとともに、
    前記積層ブロック体は、各素子領域の第1の側部及び第2の側部に沿って切断された後、前記切断により形成される隙間に封止材が充填され、さらに、前記隙間に前記封止材が充填された封止部を両側に分離するように切断され、
    (H)第1の外部電極及び第2の外部電極を形成する工程;
    (H)工程では、前記素子積層体の前記長さ方向において相対する第1の端面及び第2の端面のうち、前記第1の端面に前記第1の外部電極が形成され、前記第2の端面に前記第2の外部電極が形成される。
  2. 前記切り欠き部が、前記素子領域の角部に設けられている請求項に記載の固体電解コンデンサの製造方法。
  3. 前記切り欠き部が、複数箇所に設けられている請求項又はに記載の固体電解コンデンサの製造方法。
  4. 前記切り欠き部が、前記素子領域の前記第1の端部側に面する部分に設けられている請求項のいずれか1項に記載の固体電解コンデンサの製造方法。
  5. 前記切り欠き部が、前記素子領域と前記第1の端部又は前記第2の端部とを最短で接続する方向から傾斜する方向に沿って設けられている請求項のいずれか1項に記載の固体電解コンデンサの製造方法。
  6. 前記切り欠き部の幅は、50μm以上500μm以下である請求項のいずれか1項に記載の固体電解コンデンサの製造方法。
  7. 前記(G)工程において、前記切り欠き部に前記封止材を充填する請求項のいずれか1項に記載の固体電解コンデンサの製造方法。
JP2019064070A 2019-03-28 2019-03-28 固体電解コンデンサの製造方法 Active JP7063301B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019064070A JP7063301B2 (ja) 2019-03-28 2019-03-28 固体電解コンデンサの製造方法
CN202010172942.3A CN111755253B (zh) 2019-03-28 2020-03-12 固体电解电容器的制造方法
US16/819,804 US11244790B2 (en) 2019-03-28 2020-03-16 Solid electrolytic capacitor and solid electrolytic capacitor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019064070A JP7063301B2 (ja) 2019-03-28 2019-03-28 固体電解コンデンサの製造方法

Publications (2)

Publication Number Publication Date
JP2020167196A JP2020167196A (ja) 2020-10-08
JP7063301B2 true JP7063301B2 (ja) 2022-05-09

Family

ID=72608002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019064070A Active JP7063301B2 (ja) 2019-03-28 2019-03-28 固体電解コンデンサの製造方法

Country Status (3)

Country Link
US (1) US11244790B2 (ja)
JP (1) JP7063301B2 (ja)
CN (1) CN111755253B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466667B (zh) * 2019-09-09 2022-09-27 株式会社村田制作所 固体电解电容器以及固体电解电容器的制造方法
JP7750382B2 (ja) * 2022-03-04 2025-10-07 株式会社村田製作所 固体電解コンデンサの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001297944A (ja) 2000-04-14 2001-10-26 Matsushita Electric Ind Co Ltd 薄膜積層体とコンデンサ及びこれらの製造方法と製造装置
JP2005026257A (ja) 2003-06-30 2005-01-27 Matsushita Electric Ind Co Ltd 固体電解コンデンサおよびその製造方法
JP2005079463A (ja) 2003-09-02 2005-03-24 Nec Tokin Corp 積層型固体電解コンデンサおよび積層型伝送線路素子
JP2007042832A (ja) 2005-08-03 2007-02-15 Matsushita Electric Ind Co Ltd 固体電解コンデンサ
WO2018074408A1 (ja) 2016-10-17 2018-04-26 株式会社村田製作所 固体電解コンデンサ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06176978A (ja) * 1992-12-05 1994-06-24 Nippon Chemicon Corp 固体電解コンデンサ
US6563693B2 (en) * 2001-07-02 2003-05-13 Matsushita Electric Industrial Co., Ltd. Solid electrolytic capacitor
JP2003086463A (ja) * 2001-09-10 2003-03-20 Matsushita Electric Ind Co Ltd 固体電解コンデンサの製造方法
JP2003133183A (ja) * 2001-10-26 2003-05-09 Matsushita Electric Ind Co Ltd 固体電解コンデンサおよびその製造方法
US6970344B2 (en) * 2003-03-04 2005-11-29 Nec Tokin Corporation Stacked solid electrolytic capacitor and stacked transmission line element
JP4715299B2 (ja) * 2005-05-17 2011-07-06 パナソニック株式会社 固体電解コンデンサ
JP4662368B2 (ja) * 2006-06-22 2011-03-30 Necトーキン株式会社 固体電解コンデンサの製造方法
JP4812118B2 (ja) * 2007-03-23 2011-11-09 Necトーキン株式会社 固体電解コンデンサ及びその製造方法
JP4999083B2 (ja) * 2007-06-05 2012-08-15 Necトーキン株式会社 固体電解コンデンサ
US8520366B2 (en) * 2009-12-22 2013-08-27 Kemet Electronics Corporation Solid electrolytic capacitor and method of manufacture
JP5267586B2 (ja) * 2011-01-28 2013-08-21 株式会社村田製作所 固体電解コンデンサおよびその製造方法
JP6233410B2 (ja) * 2013-05-19 2017-11-22 株式会社村田製作所 固体電解コンデンサおよびその製造方法
US9916935B2 (en) * 2014-11-07 2018-03-13 Avx Corporation Solid electrolytic capacitor with increased volumetric efficiency
JP6819691B2 (ja) * 2016-10-17 2021-01-27 株式会社村田製作所 固体電解コンデンサ及び固体電解コンデンサの製造方法
JP6724881B2 (ja) * 2017-10-20 2020-07-15 株式会社村田製作所 固体電解コンデンサの製造方法、及び、固体電解コンデンサ
JP7067512B2 (ja) * 2019-03-22 2022-05-16 株式会社村田製作所 固体電解コンデンサ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001297944A (ja) 2000-04-14 2001-10-26 Matsushita Electric Ind Co Ltd 薄膜積層体とコンデンサ及びこれらの製造方法と製造装置
JP2005026257A (ja) 2003-06-30 2005-01-27 Matsushita Electric Ind Co Ltd 固体電解コンデンサおよびその製造方法
JP2005079463A (ja) 2003-09-02 2005-03-24 Nec Tokin Corp 積層型固体電解コンデンサおよび積層型伝送線路素子
JP2007042832A (ja) 2005-08-03 2007-02-15 Matsushita Electric Ind Co Ltd 固体電解コンデンサ
WO2018074408A1 (ja) 2016-10-17 2018-04-26 株式会社村田製作所 固体電解コンデンサ

Also Published As

Publication number Publication date
US20200312573A1 (en) 2020-10-01
JP2020167196A (ja) 2020-10-08
CN111755253B (zh) 2022-06-28
US11244790B2 (en) 2022-02-08
CN111755253A (zh) 2020-10-09

Similar Documents

Publication Publication Date Title
KR102387047B1 (ko) 고체 전해 콘덴서의 제조 방법 및 고체 전해 콘덴서
JP7408288B2 (ja) 固体電解コンデンサ
JP7067512B2 (ja) 固体電解コンデンサ
US11972909B2 (en) Capacitor, connection structure, and method for manufacturing capacitor
WO2012144316A1 (ja) 固体電解コンデンサの製造方法および固体電解コンデンサ
JP7020504B2 (ja) 固体電解コンデンサ
CN114830275A (zh) 固体电解电容器
JP7226081B2 (ja) 固体電解コンデンサの製造方法、及び、固体電解コンデンサ
JP7063301B2 (ja) 固体電解コンデンサの製造方法
WO2021210367A1 (ja) 電解コンデンサ及び電解コンデンサの製造方法
CN223155831U (zh) 固体电解电容器
JP2020145276A (ja) 固体電解コンデンサ
WO2025033238A1 (ja) コンデンサ素子
JP7419791B2 (ja) 固体電解コンデンサ
JP7729487B2 (ja) コンデンサアレイ
JP7501541B2 (ja) 固体電解コンデンサ
WO2012066853A1 (ja) 固体電解コンデンサの製造方法および固体電解コンデンサ
WO2023238527A1 (ja) コンデンサアレイ
WO2024029458A1 (ja) 固体電解コンデンサ
WO2022131020A1 (ja) 固体電解コンデンサ素子、固体電解コンデンサ、固体電解コンデンサ素子の製造方法、及び、固体電解コンデンサの製造方法
WO2021038901A1 (ja) 電解コンデンサ、及び、電解コンデンサの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220404

R150 Certificate of patent or registration of utility model

Ref document number: 7063301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150