[go: up one dir, main page]

JP6927179B2 - 電気部品の積層体とその製造方法 - Google Patents

電気部品の積層体とその製造方法 Download PDF

Info

Publication number
JP6927179B2
JP6927179B2 JP2018193174A JP2018193174A JP6927179B2 JP 6927179 B2 JP6927179 B2 JP 6927179B2 JP 2018193174 A JP2018193174 A JP 2018193174A JP 2018193174 A JP2018193174 A JP 2018193174A JP 6927179 B2 JP6927179 B2 JP 6927179B2
Authority
JP
Japan
Prior art keywords
electric component
electrical
layer
laminate
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018193174A
Other languages
English (en)
Other versions
JP2020061511A (ja
Inventor
洋平 廣田
洋平 廣田
寛史 山崎
寛史 山崎
斉 岩間
斉 岩間
祐介 ▲高▼橋
祐介 ▲高▼橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2018193174A priority Critical patent/JP6927179B2/ja
Priority to US16/556,809 priority patent/US11088106B2/en
Priority to DE102019127007.3A priority patent/DE102019127007B4/de
Priority to CN201910962486.XA priority patent/CN111048468B/zh
Publication of JP2020061511A publication Critical patent/JP2020061511A/ja
Priority to US17/362,094 priority patent/US11855035B2/en
Application granted granted Critical
Publication of JP6927179B2 publication Critical patent/JP6927179B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24991—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32148—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40105—Connecting bonding areas at different heights
    • H01L2224/40106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/82951—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Micromachines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は電気部品の積層体とその製造方法に関し、特にＡＳＩＣ（特定用途向け集積回路）と磁気センサとが積層された電気部品の積層体に関する。
集積回路、半導体素子、ＭＥＭＳ、磁気センサなどの電気部品を他の電気部品に搭載することによって一つのパッケージを形成する技術が知られている。特許文献１には、半導体ダイ（以下、第１の電気部品という）が他の半導体ダイ（以下、第２の電気部品という）に搭載された半導体パッケージが開示されている。第１の電気部品の上面に形成されたパッドが導電層（再配線層）によって、第２の電気部品の上面（第１の電気部品が搭載される面）に形成されたパッドに接続されている。第１の電気部品の側面に絶縁層（パッシベーション層）が設けられ、導電層は絶縁層に沿って形成されている。絶縁層の側面は斜めに形成され、導電層は斜めに形成された絶縁層の側面に沿って設けられている。
米国特許第９４６６５８０号明細書
一般に、第１の電気部品が第２の電気部品に搭載された電気部品の積層体を小型化するためには、第２の電気部品を小型化することが望ましい。第２の電気部品を小型化する際、第２の電気部品のパッドを第１の電気部品に近づける必要が生じることがある。導電層を第１の電気部品の側面に沿って配置することができれば、第２の電気部品のパッドと第１の電気部品との間の必要離隔距離が最小化され、第２の電気部品の小型化の制約を緩和することができる。しかし、第２の電気部品の上面と第１の電気部品の側面とによって形成される隅部で導電層をほぼ直角に曲げる必要があるため、導電層の電気的信頼性が低下する可能性がある。
本発明は、導電層の電気的信頼性を確保しつつ導電層を第１の電気部品の側面に沿って配置することができる電気部品の積層体とその製造方法を提供することを目的とする。
本発明の電気部品の積層体は、第１の面と、第１の面の裏面である第２の面と、第１の面と第２の面との間に位置する側面と、を備えた第１の電気部品と、第１の電気部品が搭載される第３の面を備え、第３の面は第２の面と対向するとともに側面との間で隅部を形成する第２の電気部品と、第２の面と第３の面との間に位置する第１の部分と、隅部を埋める曲面状の第２の部分とを有し、第１の電気部品を第２の電気部品に接合する接着層と、側面の側方を延び、第２の部分に沿って湾曲し、第３の面まで延びる導電層と、を有する。導電層は、上記側面における第１の面側の部分では上記側面に沿って延びている。
本発明の電気部品の積層体の製造方法は、第１の面と、第１の面の裏面である第２の面と、第１の面と第２の面との間に位置する側面と、を備えた第１の電気部品を、第１の電気部品の第２の面が第２の電気部品の第３の面と対向する向きで且つ第３の面が側面との間で隅部を形成するように第２の電気部品に搭載し、第２の電気部品に接着層で接合することと、側面の側方を延び、さらに第３の面まで延びる導電層を設けることと、を有している。接着層は第２の面と第３の面との間に位置する第１の部分と、隅部を埋める曲面状の第２の部分とが形成されるように設けられ、導電層は第２の部分に沿って湾曲し、且つ上記側面における第１の面側の部分では上記側面に沿って延びるように設けられる。
本発明によれば、第１の電気部品を第２の電気部品に接合する接着層の一部が、第３の面と側面との間に形成される隅部を埋める曲面状の第２の部分とされ、導電層は第２の部分に沿って湾曲している。従って、導電層の向きを隅部で急激に変える必要がない。よって、本発明によれば、導電層の電気的信頼性を確保しつつ導電層を第１の電気部品の側面に沿って配置することができる電気部品の積層体とその製造方法を提供することができる。
第１の実施形態に係る電気部品の積層体の上面図及び断面図である。 図１に示す積層体のより詳細な断面図である。 図１に示す積層体の部分詳細断面図である。 保持手段の変形例を示す斜視図である。 第１の電気部品の製造方法を示す概略工程図である。 第１の実施形態に係る積層体の製造方法を示す概略工程図である。 第１の実施形態に係る積層体のメリットを示す図である。 本発明の第２の実施形態に係る電気部品の積層体の上面図である。 図８に示す積層体の断面図である。 図８に示す積層体の部分詳細断面図である。 第２の実施形態に係る積層体の製造方法を示す概略工程図である。 他の変形例に係る積層体の断面図である。 他の変形例に係る積層体の断面図である。
以下、図面を参照して本発明の実施形態について説明する。本発明は第１の電気部品が第２の電気部品に搭載された電気部品の積層体（パッケージ）に関する。以下の実施形態では、第１の電気部品は磁気センサであり、第２の電気部品は磁気センサに接続されたＡＳＩＣ（特定用途向け集積回路）であるが、本発明はこれに限定されない。
（第１の実施形態）
図１（ａ）は電気部品の積層体（以下、積層体１という）の上面図、図１（ｂ）は図１（ａ）のＡ−Ａ線で切断した積層体１の断面図である。図２は積層体１のより詳細な断面図、図３（ａ）〜（ｃ）はそれぞれ図２のＡ部、Ｂ部、Ｃ部のさらに詳細な部分断面図である。
第１の電気部品２は第１の面２１と、第１の面２１の裏面である第２の面２２と、第１の面２１と第２の面２２との間に位置する第１の側面２３と、を備えた概ね直方体状の形状を有している。第１の電気部品２は第１の面２１に第１の電気接続部２４を有している。第１の電気部品２は、シリコンからなる第１の基板２５と第１の基板２５に設けられた第１のパッシベーション層２６と、を有している。第１の基板２５にはＴＭＲ素子（図示せず）などのセンサ素子が形成されている。第１のパッシベーション層２６は第１の基板２５を保護するための絶縁層であり、その表面が第１の面２１を形成している。第１の電気接続部２４には、第１の基板２５の表面に第１のパッド２７が形成されており、第１のパッド２７を露出させる第１の開口２８が第１のパッシベーション層２６に設けられている。
第２の電気部品３は第３の面３１と、第３の面３１の裏面である第４の面３２と、第３の面３１と第４の面３２との間に位置する第２の側面３３と、を備えた概ね直方体状の形状を有している。第２の電気部品３の第３の面３１は第１の電気部品２の第２の面２２と対向している。第３の面３１の一部は第１の電気部品２が搭載される搭載面となっており、搭載面において第１の電気部品２が第２の電気部品３に接着層４で接合されている。第３の面３１の搭載面とは異なる位置に第２の電気接続部３４が設けられている。第２の電気部品３はシリコンからなる第２の基板３５と第２の基板３５に設けられた第２のパッシベーション層３６とを有している。第２の基板３５にはＩＣ（図示せず）などの素子が形成されている。第２のパッシベーション層３６は第２の基板３５を保護するための絶縁層であり、その表面が第３の面３１を形成している。第２の電気接続部３４には、第２の基板３５の表面に第２のパッド３７が形成されており、第２のパッド３７を露出させる第２の開口３８が第２のパッシベーション層３６に設けられている。第２の電気部品３は第１の電気部品２より大きく、第２の電気部品３の第３の面３１は第１の電気部品２の第２の面２２より大きい。より詳細には、第１の電気部品２の第２の面２２は第２の電気部品３の第３の面３１の周縁部の内側にある。従って、第２の電気部品３の第３の面３１と第１の電気部品２の第１の側面２３との間にはほぼ直角の隅部Ｋが形成されている。後述するように、第２の電気接続部３４は導電層５によって第１の電気接続部２４と接続されている。第２の電気部品３の第３の面３１の周縁部の近傍には外部との接続のための外部接続パッド３９が設けられている。図１（ｂ）に示すように、積層体１は外部接続パッド３９に接続されたワイヤＷによって他の装置に接続されている。
接着層４はシリコーン樹脂からなる。シリコーン樹脂は耐熱性が高いため、ウエハ工程での高温の熱処理にも耐えることができる。接着層４は第２の面２２と第３の面３１との間に位置する第１の部分４１と、隅部Ｋを埋める曲面状の第２の部分４２とを有している。第１の部分４１は主に第１の電気部品２を第２の電気部品３に接合する機能を有する。第２の部分４２の一部は第１の電気部品２の外側に最初から設けられた液体状の樹脂で形成され、残りは第１の電気部品２を第２の電気部品３に接合する際に、第２の面２２と第３の面３１との間の空間からはみ出す樹脂によって形成される。従って、第２の部分４２は、第１の部分４１の側方と、第１の側面２３の第３の面３１に近い領域（以下、下側部分２３ｂという）と、に形成される。樹脂は表面張力によって第１の側面２３をせりあがるため、接着層４の一部は第１の側面２３の第２の部分４２と第１の面２１との間の領域（以下、上側部分２３ａという）にも形成される（図示せず）が、その量はわずかである。本発明においては、上側部分２３ａに接着層４の一部が形成されるか否か、どの程度の量の接着層４が形成されるかは重要ではない。上側部分２３ａと下側部分２３ｂとの境界は第１の側面２３の高さ方向における中間点より第３の面３１側にあるが、中間点より第１の面２１側にあってもよい。
第２の部分４２の膜厚ｔを、第１の側面２３においては、第１の側面２３の法線に沿って測った厚さ、第１の電気部品２と第２の電気部品３との間においては、第１の側面２３の延長面の法線に沿って測った厚さとする。このように定義された第２の部分４２の膜厚ｔは第２の電気部品３の第３の面３１に向けて単調増加している。また、膜厚ｔの増加率は、少なくとも第１の側面２３の厚さ方向の中央部（第１の面２１と第３の面３１から等距離の位置）よりも第３の面３１側の範囲で、第３の面３１に向けて単調増加している。換言すれば、第２の部分４２は隅部Ｋの近傍が凹んだ曲面形状となっており、その断面形状は斜辺が隅部Ｋに向かって湾曲した概ね直角三角形となっている。
第３の面３１と接着層４との間に接着層４を保持する保持手段６が形成されている。より正確には、保持手段６は硬化して接着層４になる前の液体状の接着剤（樹脂）を保持する。本実施形態では、保持手段６として、接着層４と第３の面３１との間に介在し、第３の面３１より濡れ性の大きい濡れ性制御層６１が形成されている。濡れ性は固体表面での液体の濡れやすさを意味する。濡れ性は、接触角（静止液体の自由表面が固体壁に接する場所で、液面と固体面のなす角）が小さいほど大きくなる。濡れ性制御層６１は、第３の面３１に形成され、第３の面３１との間で段差を形成する金属層（メタルランド）である。すなわち、濡れ性制御層６１は、その周囲の第３の面３１に対し第１の電気部品２の方に突き出した部分を形成する。濡れ性制御層６１は例えばＣｕなどの金属で形成されるが、接着層４になる前の液体状の樹脂を保持することができる限り、あらゆる材料で形成することができる。本実施形態では濡れ性制御層６１はめっきで形成されるため、第２のパッシベーション層３６と濡れ性制御層６１との間には濡れ性制御層６１のめっきのための第２のシード層６５が設けられている。第２のシード層６５はＣｕからなり、スパッタリングで形成することができる。濡れ性制御層６１をスパッタリング、ＣＶＤなどで形成する場合、第２のシード層６５は不要である。濡れ性制御層６１の周縁部は、第３の面３１と直交する方向からみて、第１の電気部品２の全周で第１の電気部品２の外側まで形成されている。
第２の部分４２は、第２の面２２と第３の面３１との間の空間からはみ出す樹脂によって形成されることから、第２の部分４２を精度よく、かつ高い形状再現性で形成するためには樹脂の粘度は小さいほうが好ましい。しかし、粘度の低い樹脂を用いた場合、第３の面３１に塗布された樹脂が広範囲に広がる可能性がある。濡れ性制御層６１は第３の面３１より濡れ性が大きいため、塗布された樹脂が広がる範囲を濡れ性制御層６１の周縁部に限定する。また、濡れ性制御層６１と第３の面３１との間には濡れ性制御層６１が上側、第３の面３１が下側となる段差が形成されている。従って、塗布された樹脂が広がる範囲は、濡れ性制御層６１の周縁部に生じる表面張力によっても限定される。
保持手段６は上記のものに限らず、様々な形態を使用することができる。例えば、図４（ａ）に示すように、保持手段６は、第３の面３１に形成され第３の面３１の他の部分より濡れ性の大きい接着層の保持面６２であってよい。第３の面３１より濡れ性の大きい保持面６２は第３の面３１に粗面加工を行うことによって形成することができる。本変形例では保持面３１と第３の面３１との間に段差を設ける必要がない。図４（ｂ）に示すように、保持手段６は、第３の面３１から第１の電気部品２と離れる方向に引き込む凹部６３であってもよい。本変形例では凹部６３が接着剤を保持するため、凹部６３の底面の濡れ性は限定されない。図４（ｃ）に示すように、保持手段６は、第３の面３１に設けられた枠部材６４であってもよい。本変形例では枠部材６４が接着剤を保持するため、枠部材６４の内側の底面の濡れ性は限定されない。さらに、図示は省略するが、濡れ性制御層６１が第３の面３１と面一となるように第２のパッシベーション層３６に埋め込まれてもよい。
図１，２に示すように、第１の電気接続部２４（第１のパッド２７）と第２の電気接続部３４（第２のパッド３７）は導電層５（再配線層）で接続されている。導電層５は第１の電気接続部２４と第２の電気接続部３４を結ぶ帯状の金属層である。本実施形態では４つの導電層５が設けられているが、導電層５の数はこれに限定されない。導電層５は第１の電気接続部２４を起点として第１の面２１に沿って延び、次に接着層４の第２の部分４２に沿って延び（すなわち、第１の側面２３の側方を第３の面３１に向けて延び）、さらに第２の電気部品３の第３の面３１に沿って延び、第２の電気接続部３４まで延びている。本実施形態では導電層５は第２の電気接続部３４で終端している。第１の側面２３の上側部分２３ａでは、導電層５は実質的に第１の側面２３に沿って延びている。導電層５はＣｕで形成されているが、Ａｕ，Ａｇ，Ａｌなどの他の導電材料で形成することもできる。導電層５は本実施形態ではめっきで作成されるが、スパッタリング、ＣＶＤなど他の方法によって形成することもできる。導電層５は隅部Ｋの近傍を通る際、曲面状に形成された第２の部分４２に沿って湾曲するため、急激に方向を変えることがない。このため、導電層５の電気的信頼性を確保することが容易である。
導電層５と第１の基板２５との間の電気絶縁を確保するため、導電層５と第１の側面２３との間及び導電層５と第１の面２１との間に第１の絶縁層７が設けられている。第１の絶縁層７は導電層５と第３の面３１との間にも設けられている。第１の絶縁層７はＳｉＯ2やＳｉＮ、ＡｌＯ等からなり、ＣＶＤで形成することができる。第１の絶縁層７の外側表面には導電層５のめっきのための第１のシード層５１が設けられている。第１のシード層５１はＣｕからなり、スパッタリングで形成することができる。導電層５をスパッタリング、ＣＶＤなどで形成する場合、第１のシード層５１は不要である。導電層５の外側表面は第３のパッシベーション層８で覆われ、保護されている。図３（ａ）に示すように、第１の電気接続部２４の周辺では、第１のパッシベーション層２６と第１の絶縁層７に、第１のパッド２７を露出させる第１の開口２８が設けられ、第１のシード層５１は第１の開口２８の側壁と第１のパッド２７にも形成される。これによって、導電層５と第１のパッド２７の電気的導通を確保することができる。同様に、図３（ｃ）に示すように、第２の電気接続部３４の周辺では、第２のパッシベーション層３６と第１の絶縁層７に、第２のパッド３７を露出させる第２の開口３８が設けられ、第１のシード層５１は第２の開口３８の側壁と第２のパッド３７にも形成される。これによって、導電層５と第２のパッド３７の電気的導通を確保することができる。
次に、以上説明した積層体１の製造方法について説明する。本製造方法では、第１の電気部品２と第２の電気部品３が別々のウエハ工程で作成され（別々のウエハ上に作成され）、個片化された第１の電気部品２がウエハ上の第２の電気部品３に搭載される。まず、図５（ａ）に示すように、複数の第１の電気部品２が作成されたウエハＷを接着シートＳ１に貼り付けて固定する。接着シートＳ１は第１の電気接続部２４が形成された面の裏面（第２の面２２）に貼り付けられる。接着シートＳ１からみて第１の電気部品２の裏面から、第１の電気部品２を厚さ方向の途中まで切断する（ハーフカット）。次に、図５（ｂ）に示すように、接着シートＳ１を取り外し、ウエハＷを上下反転させ、別の接着シートＳ２に貼り付けて固定する。すなわち、第１の電気部品２の切断面が接着シートＳ２に接するように第１の電気部品２を別の接着シートＳ２に貼り付ける。この状態で、第１の電気部品２の切断されていない方の面を研削して、厚さ方向において未切断部が残らない厚さまで減肉する。これによって、複数の第１の電気部品２が接着シートＳ２上で個片化される。このようなハーフカットを用いた切断方法を用いることで、第１の電気部品２を薄く形成する場合であっても、切断時のチッピングの発生を抑えることができる。次に、図５（ｃ）に示すように、別の接着シートＳ３を貼り付け、ウエハＷを上下反転させ、接着シートＳ２を取り外す。これによって、個片化された第１の電気部品２をピックアップして容易に第２の電気部品３に搭載することができる。図５（ｂ）の状態から第１の電気部品２を第２の電気部品３に直接搭載可能な装置を用いる場合、図５（ｃ）に示す工程は省略することができる。
次に、図６（ａ）に示すように、ウエハ上の各第２の電気部品３の第３の面３１に接着剤４３を塗布する。接着剤４３は液体状の樹脂である。具体的には、第２の電気部品３の第２のパッシベーション層３６に第２のシード層６５を形成し、その上に濡れ性制御層６１をめっきで形成する（図６（ａ）では図示せず。図２，３（ｂ）参照）。次に、濡れ性制御層６１の上に液体状の接着剤４３を塗布する。接着剤４３は広がり、濡れ性制御層６１の上面を覆う。接着剤４３は濡れ性制御層６１の上面の全面を覆ってはいないが、第１の電気部品２の底面の全域が接着剤４３と接する程度に、濡れ性制御層６１の上面を広がることが好ましい。つまり、第１の電気部品２の第２の面２２の面積は広がった接着剤４３の面積より小さくされている。これによって、第１の電気部品２の第２の面２２の全周に沿って第２の部分４２が形成される。接着剤４３は濡れ性制御層６１の上面の全面を覆ってもよい。濡れ性制御層６１は第１の電気部品２の第２の面２２の面積より大きいため、第１の電気部品２の第２の面２２の全周に沿って第２の部分４２が形成される。なお、図６（ａ）〜（ｄ）では一つの第２の電気部品３だけを示しているが、ウエハ上には複数の第２の電気部品３が形成されている。次に、図６（ｂ）に示すように、接着剤４３で覆われた濡れ性制御層６１の上に第１の電気部品２を搭載する。第１の電気部品２の第２の面２２が第２の電気部品３の第３の面３１と対向し、第２の電気部品３の第３の面３１と第１の電気部品２の第１の側面２３との間に隅部Ｋが形成される。第１の電気部品２の自重または制御された押し付け力によって、接着剤４３の一部が第２の面２２と第３の面３１との間の空間からはみ出し、第１の側面２３に沿って上昇する（図２参照）。これによって第２の部分４２が形成される。接着剤４３の量、第１の電気部品２の移動速度、押し付け力などを調整することで、第２の部分４２の形状の再現性を確保することができる。接着剤４３として加熱硬化型の樹脂を用いる場合は、樹脂を加熱することで第１の電気部品２が第２の電気部品３に接合され、第２の部分４２が形成される。接着剤４３は硬化して接着層４となる。
次に、図６（ｃ）に示すように、第１の面２１の第１の電気接続部２４と第３の面３１の第２の電気接続部３４とを接続する導電層５を形成する。具体的には、まず第１の電気部品２の第１の面２１及び第１の側面２３、第２の電気部品３の第３の面３１に第１の絶縁層７（図２，３参照）を形成する。第１の絶縁層７は例えばＣＶＤで形成することができる。この際、接着層４の表面も第１の絶縁層７で覆われる。次に、第１の絶縁層７における第１及び第２のパッド２７，３７の直上部分を除去し、第１及び第２のパッド２７，３７を露出させる。次に、以下の手順で導電層５を形成する。まず、第１の絶縁層７及び露出した第１及び第２のパッド２７，３７に第１のシード層５１を形成する。次に、第１のシード層５１の上にレジストを形成し、パターニングによって導電層５が形成される部位のレジストを除去し、第１のシード層５１を露出させる。次にウエハをめっき層に浸漬し、第１のシード層５１の露出した部分にめっきを形成する。めっきは第２の部分４２に沿って湾曲して設けられるため、前述のとおり、導電層５は第１の電気部品２の第１の側面２３から第２の電気部品３の第３の面３１に向けて緩やかに方向を変えることができる。次にレジストを除去し、めっきの形成されていない第１のシード層５１をミリング等の手段を用いて除去する。次に、導電層５の上に第３のパッシベーション層８を形成する。第３のパッシベーション層８は例えばＣＶＤで形成することができる。次に、図６（ｄ）に示すように、第２の電気部品３の第３の面３１に外部接続パッド３９を形成する。その後、図示は省力するが、第２の電気部品３が形成されたウエハを切断し、積層体１を個片化する。
次に本実施形態の利点を述べる。第１の電気部品２と第２の電気部品３で形成される隅部Ｋは、導電層５の形成方法によらず（すなわち、導電層５をめっきで形成するか、スパッタリング等のめっき以外の方法で形成するかによらず）、金属層が形成されにくく導電層５の電気的信頼性を確保することが困難な部位である。本実施形態では第１の電気部品２の外側に接着層４の第２の部分４２が形成される。第２の部分４２は曲面状に形成されるため、第２の部分４２に沿って導電層５を形成することで、隅部Ｋの近傍で導電層５の向きを緩やかに変えることができる。従って、本実施形態では導電層５の電気的信頼性を確保することが容易である。
隅部Ｋに曲面状の部位を設けることができれば、接着剤以外の部材を用いることも可能である。しかし、その場合製造工程が複雑化しコストに影響する可能性がある。本実施形態では、隅部Ｋに曲面状の部位を設けるために第１の電気部品２と第２の電気部品３の接合のために用いる液体状の樹脂を利用しているため、追加の部材が不要である。しかも、樹脂の変形は第１の電気部品２を第２の電気部品３に搭載する際に付随的に生じるため、樹脂を変形させるための特別な工程も不要である。換言すれば、本実施形態において接着層４（接着剤４３）は、第１の電気部品２と第２の電気部品３の接合のために用いられるだけでなく、接着層４（接着剤４３）を第１の電気部品２の外側にはみ出させることによって、導電層５の支持層としても用いられる。
さらに、導電層５を実質的に第１の電気部品２の第１の側面２３に沿わせることができるため、第２の電気部品３の第２の電気接続部３４を第１の電気部品２の近傍に配置することができる。これによって、第２の電気接続部３４の位置的制約が緩和されるため、第２の電気部品３の小型化、さらには積層体１（パッケージ）の小型も可能となる。第２の電気部品３の小型化は第２の電気部品３のウエハ１枚あたりの取れ数の増加にもつながる。
第１の絶縁層７は第１の電気部品２の第１の面２１及び第１の側面２３並びに第２の電気部品３の第３の面３１に形成された薄膜であるため、製造工程上のさらなるメリットが生じる。図７は、特許文献１に開示された積層体１を模式化して示す断面図である。図７（ａ）に示すように第１の電気部品２の側面に傾斜のついた絶縁層１０１が形成され、傾斜のついた側面に沿って導電層５が形成されている。第３の面３１上に形成される絶縁層１０１の厚さは第１の電気部品２の高さと同程度であるため、図７（ｂ）に示すように、第１の電気部品２の第１の面２１にもこれと同程度の高さの絶縁層１０１が形成されることになる。従って、第１の面２１に導電層５を形成するためには、絶縁層１０１の破線より上側の部分は予め除去する必要がある。これに対して本実施形態ではこのような第１の絶縁層７の大きな段差が生じないため、第１の絶縁層７を平坦化する必要がなく、工程の簡略化が可能となる。
さらに、導電膜５の形成のために設けられた第１のシード層５１は導電膜５以外の部位にも形成されるため、導電膜５のめっき工程後（レジストを除去した後）に除去する必要がある。隅部Ｋが直角であると第１のシード層５１の除去が非常に困難であるが、本実施形態では第１の電気部品２と第２の電気部品３の境界が接着層４によって曲面状に形成されるため、第１のシード層５１の除去が容易である。
（第２の実施形態）
図８〜１１を参照して第２の実施形態に係る積層体１０１について説明する。ここでは主に第１の実施形態との差異を説明する。特に説明のない構成、効果については第１の実施形態と同様である。図８は第２の実施形態に係る積層体１０１の上面図、図９（ａ），９（ｂ）はそれぞれ図８のＡ−Ａ線、Ｂ−Ｂ線で切った積層体１０１の断面図である。図１０（ａ），１０（ｂ）はそれぞれ図９（ａ）のＤ部、Ｅ部のさらに詳細な部分断面図である。なお、図９（ａ）のＡ部、Ｂ部は第１の実施形態と同じであるので、図３及び上述の説明を参照されたい。
本実施形態では、接着層４の第２の部分４２と導電層５とがエポキシ樹脂からなるモールド材９で覆われている。また、導電層５に導電性のピラー部１０が接続されており、第１の電気部品２の出力を第２の電気部品３を介すことなく直接外部に取り出すことが可能である。ピラー部１０を第１の電気部品２の直上に配置すると、ピラー部１０が外部接続部（はんだボール、ワイヤ等）と接続された際に生じる応力がピラー部１０を介して第１の電気部品２に直接印加される可能性がある。第１の電気部品２が磁気センサや半導体素子である場合、応力の影響によってこれらの出力が変わり得る。ピラー部１０を第１の電気部品２の外側に設けることで、このような問題を避けることができる。ピラー部１０は導電層５と同じ材料（Ｃｕ）で形成されている。第１の電気部品２、導電層５、接着層４の構成は第１の実施形態と同様である。一方、図９（ａ），図１０（ｂ）に示すように、第２の電気接続部３４は設けられていない。ピラー部１０の導電層５との接続部では、第２の基板３５の上に第２のパッシベーション層３６が設けられ、その上に第１の絶縁層７と第１のシード層５１と導電層５がこの順で設けられている。また、図９（ａ），図１０（ａ）に示すように、ピラー部１０の先端部には外部接続用の導電性の端子１２が設けられている。ピラー部１０の周囲は第３のパッシベーション層８で覆われている。
図９（ｂ）に示すように、接着層４の第２の部分４２とモールド材９との間に第３の絶縁層１１が設けられている。モールド材９の材料であるエポキシ樹脂と接着層４の材料であるシリコーン樹脂は密着性が悪く、剥離が生じやすい。第３の絶縁層１１を設けることで接着層４とモールド材９が直接接触することが避けられ、接着層４とモールド材９の剥離を抑制することができる。
なお、本実施形態ではエポキシ樹脂をモールド材９として使用しているが、エポキシ樹脂を接着層４の第２の部分４２の被覆膜として使用することもできる。この場合もエポキシ樹脂の被覆膜と接着層４の第２の部分４２の間に第３の絶縁層１１を設けることが好ましい。さらに、本実施形態では第３の絶縁層１１が接着層４の第２の部分４２を直接覆っているが、他の層を介して間接的に第２の部分４２を覆っていてもよい。
次に、以上説明した電気部品の積層体１の製造方法について説明する。本製造方法でも、第１の電気部品２と第２の電気部品３が別々のウエハ工程で作成され（別々のウエハ上に作成され）、個片化された第１の電気部品２がウエハ上の第２の電気部品３に搭載される。第１の電気部品２を作成する方法は第１の実施形態と同様であるので、図５（ａ）〜５（ｃ）及び上述の説明を参照されたい。
次に、図１１（ａ）に示すように、第２の電気部品３の上に第１の電気部品２を接合し、導電層５を形成する。この工程は第１の実施形態と同様であるので、図６（ａ）〜６（ｄ）及び上述の説明を参照されたい。なお、本実施形態では６（ａ）〜（ｄ）に示される第２の電気接続部３４と外部接続パッド３９は設けられていない。また、この段階では第３のパッシベーション層８は形成されない。次に、図１１（ｂ）に示すように、導電層５の上にめっきによってピラー部１０を形成する。ピラー部１０は導電層５の上に形成されるため第１のシード層５１は不要である。ピラー部１０の形成後、導電層５とピラー部１０の周囲に第３のパッシベーション層８が形成される。
次に、図１１（ｃ）に示すように、第１の電気部品２、第２の電気部品３、導電層５及びピラー部１０をエポキシ樹脂でモールディングする。次に、図１１（ｄ）に示すように、モールド材９の上部を研削しピラー部１０の頂部を露出させる。次に、図１１（ｅ）に示すように、ピラー部１０の頂部に外部接続用の端子１２をめっきで形成する。次に、図１１（ｆ）に示すように、モールド材９の側からウエハをハーフカットする。具体的にはモールド材９を厚さ方向に完全に切断するとともに第２の基板３５を厚さ方向の途中まで切断する。次に、図１１（ｇ）に示すように、反対側の面から第２の基板３５を研削し、厚さ方向において未切断部が残らない厚さまで減肉する。これによって、複数の積層体１が個片化される。なお、図１１（ｆ），（ｇ）に示す工程は積層体１を減肉する必要がない場合省略することもできる。
以上、本発明をいくつかの実施形態によって説明したが、様々な変形が可能である。例えば、図１２に示すように、第１の電気部材の第１の側面２３に第２の絶縁層１３を設けることができる。第１の電気部品２と導電層５は第１の絶縁層７によって絶縁されるが、特に第１の電気部品２の第１の側面２３の上方（第１の面２１の近傍）では第１の電気部品２と導電層５が近接するため、第１の絶縁層７に欠陥が生じた場合、離隔距離による絶縁の確保が難しい場合がある。第２の絶縁層１３を設けることで絶縁に対する信頼性を高めることができる。また、第２の絶縁層１３はウエハレベルで設けることができるため、工程上も大きなデメリットとはならない。
図１３に示すように、積層体１は外部接続パッド３９に接続されたはんだボール１４によって、破線で示す他の装置１５に接続することもできる。
本実施形態では第１の電気部品２は直方体であるため、第１の面２１と第２の面２２は平面であり、且つ互いに平行である。しかし、第１の面２１と第２の面２２は曲面であってもよいし、凹凸があってもよい。また、第１の面２１と第２の面２２は互いに平行でなくてもよい。
さらに、本実施形態では導電層５は第１の電気部品２の第１の電気接続部２４から第１の電気部品２の第１の側面２３の側方を第３の面３１に向けて延びているが、導電層５は第１の電気接続部２４に接続されている必要はない。例えば導電層５は、第１の電気部品２の上に搭載された別の電気部品の電気接続部から第１の電気部品２の第１の側面２３の側方を延びていてもよい。すなわち、導電層は第１の電気部品２の第１の側面２３の側方を延び、接着層４の第２の部分４２に沿って湾曲し、第２の電気部品３の第３の面３１まで延びている限り、どのようなルートを辿るものであってもよい。
さらに、本実施形態では第１の電気部品２が磁気センサであり、第２の電気部品３が磁気センサに接続された集積回路であるが、第１の電気部品２が集積回路であり、第２の電気部品３が磁気センサであってもよい。すなわち、第１の電気部品２と第２の電気部品３の一方が磁気センサであり、他方が磁気センサに接続された集積回路であってよい。
さらに、本実施形態では第１の電気部品２が第２の電気部品３に搭載されているが、第３の電気部品が第２の電気部品３に搭載されていてもよい。この場合、第３の電気部品は第２の電気部品３の第１の電気部品２が搭載されている面（第３の面３１）に搭載されてもよいが、その裏面、すなわち第４の面３２に搭載されてもよい。
１ 電気部品の積層体
２ 第１の電気部品
３ 第２の電気部品
４ 接着層
５ 導電層
６ 濡れ性制御層
７ 第１の絶縁層
９ モールド材
１１ 第３の絶縁層
１３ 第２の絶縁層
２１ 第１の面
２２ 第２の面
２３ 第１の側面
２４ 第１の電気接続部
３１ 第３の面
３３ 第２の側面
３４ 第２の電気接続部
４１ 第１の部分
４２ 第２の部分
Ｋ 隅部

Claims (28)

  1. 第１の面と、前記第１の面の裏面である第２の面と、前記第１の面と前記第２の面との間に位置する側面と、を備えた第１の電気部品と、
    前記第１の電気部品が搭載される第３の面を備え、前記第３の面は前記第２の面と対向するとともに前記側面との間で隅部を形成する第２の電気部品と、
    前記第２の面と前記第３の面との間に位置する第１の部分と、前記隅部を埋める曲面状の第２の部分とを有し、前記第１の電気部品を前記第２の電気部品に接合する接着層と、
    前記側面の側方を延び、前記第２の部分に沿って湾曲し、前記第３の面まで延びている導電層と、を有し、
    前記導電層は、前記側面における前記第１の面側の部分では前記側面に沿って延びている、電気部品の積層体。
  2. 前記接着層はシリコーン樹脂からなり、
    前記接着層の前記第２の部分と前記導電層とを覆うエポキシ樹脂層と、前記接着層の前記第２の部分と前記エポキシ樹脂層との間に位置する第３の絶縁層と、を有する、請求項１に記載の電気部品の積層体。
  3. 第１の面と、前記第１の面の裏面である第２の面と、前記第１の面と前記第２の面との間に位置する側面と、を備えた第１の電気部品と、
    前記第１の電気部品が搭載される第３の面を備え、前記第３の面は前記第２の面と対向するとともに前記側面との間で隅部を形成する第２の電気部品と、
    前記第２の面と前記第３の面との間に位置する第１の部分と、前記隅部を埋める曲面状の第２の部分とを有し、前記第１の電気部品を前記第２の電気部品に接合する接着層と、
    前記側面の側方を延び、前記第２の部分に沿って湾曲し、前記第３の面まで延びている導電層と、
    前記接着層の前記第２の部分と前記導電層とを覆うエポキシ樹脂層と、
    前記接着層の前記第２の部分と前記エポキシ樹脂層との間に位置する絶縁層と、を有する、電気部品の積層体。
  4. 前記接着層はシリコーン樹脂からなる、請求項３に記載の電気部品の積層体。
  5. 前記第２の部分は、前記第１の部分の側方に形成されるとともに、前記側面のうち、実質的に、前記側面の高さ方向における中間点より前記第３の面に近い領域だけに形成される、請求項１から４のいずれか１項に記載の電気部品の積層体。
  6. 前記導電層は前記第１の面から前記第３の面まで延びている、請求項１から５のいずれか１項に記載の電気部品の積層体。
  7. 前記第１の電気部品は前記第１の面に第１の電気接続部を有し、
    前記第２の電気部品は前記第３の面に第２の電気接続部を有し、
    前記導電層は前記接着層の第２の部分に沿って延び、前記第１の電気接続部を前記第２の電気接続部に接続している、請求項６に記載の電気部品の積層体。
  8. 前記第２の電気部品と前記接着層との間に、前記第３の面より濡れ性の大きい前記接着層の保持面を有している、請求項１から７のいずれか１項に記載の電気部品の積層体。
  9. 前記保持面は、前記第３の面から前記第１の電気部品に向けて突き出している、請求項８に記載の電気部品の積層体。
  10. 前記保持面の周縁部は、前記第３の面と直交する方向からみて、前記第１の電気部品の全周で前記第１の電気部品の外側に形成されている、請求項８または９に記載の電気部品の積層体。
  11. 前記第３の面から前記第１の電気部品と離れる方向に引き込み、前記接着層を保持する凹部を有している、請求項１から７のいずれか１項に記載の電気部品の積層体。
  12. 前記凹部の周縁部は、前記第３の面と直交する方向からみて、前記第１の電気部品の全周で前記第１の電気部品の外側に形成されている、請求項１１に記載の電気部品の積層体。
  13. 前記第３の面に設けられ、前記接着層を保持する枠部材を有している、請求項１から７のいずれか１項に記載の電気部品の積層体。
  14. 前記枠部材の周縁部は、前記第３の面と直交する方向からみて、前記第１の電気部品の全周で前記第１の電気部品の外側に形成されている、請求項１３に記載の電気部品の積層体。
  15. 前記第２の部分の膜厚は前記第３の面に向けて単調増加している、請求項１から１４のいずれか１項に記載の電気部品の積層体。
  16. 前記第２の部分は前記隅部の近傍が凹んだ曲面形状となっている、請求項１から１５のいずれか１項に記載の電気部品の積層体。
  17. 前記導電層と前記第３の面との間及び前記導電層と前記側面との間に設けられた第１の絶縁層を有する、請求項１から１６のいずれか１項記載の電気部品の積層体。
  18. 前記側面に設けられた第２の絶縁層を有する、請求項１から１７のいずれか１項に記載の電気部品の積層体。
  19. 前記第１の電気部品と前記第２の電気部品の一方は磁気センサであり、他方は前記磁気センサに接続された集積回路である、請求項１から１８のいずれか１項に記載の電気部品の積層体。
  20. 第１の面と、前記第１の面の裏面である第２の面と、前記第１の面と前記第２の面との間に位置する側面と、を備えた第１の電気部品を、前記第１の電気部品の前記第２の面が第２の電気部品の第３の面と対向する向きで且つ前記第３の面が前記側面との間で隅部を形成するように前記第２の電気部品に搭載し、前記第２の電気部品に接着層で接合することと、
    前記側面の側方を延び、さらに前記第３の面まで延びる導電層を設けることと、を有し、
    前記接着層は前記第２の面と前記第３の面との間に位置する第１の部分と、前記隅部を埋める曲面状の第２の部分とが形成されるように設けられ、
    前記導電層は前記第２の部分に沿って湾曲し、且つ前記側面における前記第１の面側の部分では前記側面に沿って延びるように設けられる、電気部品の積層体の製造方法。
  21. 第１の面と、前記第１の面の裏面である第２の面と、前記第１の面と前記第２の面との間に位置する側面と、を備えた第１の電気部品を、前記第１の電気部品の前記第２の面が第２の電気部品の第３の面と対向する向きで且つ前記第３の面が前記側面との間で隅部を形成するように前記第２の電気部品に搭載し、前記第２の電気部品に接着層で接合することと、
    前記側面の側方を延び、さらに前記第３の面まで延びる導電層を設けることと、
    前記導電層を覆うエポキシ樹脂層を設けることと、を有し、
    前記接着層は前記第２の面と前記第３の面との間に位置する第１の部分と、前記隅部を埋める曲面状の第２の部分とが形成されるように設けられ、前記導電層は前記第２の部分に沿って湾曲して設けられ、前記第２の部分は前記エポキシ樹脂層に覆われ、
    さらに、前記接着層の前記第２の部分と前記エポキシ樹脂層との間に絶縁層が設けられる、電気部品の積層体の製造方法。
  22. 前記第２の部分は、前記第１の部分の側方に形成されるとともに、前記側面のうち、実質的に、前記側面の高さ方向における中間点より前記第３の面に近い領域だけに形成される、請求項２０または２１に記載の電気部品の積層体の製造方法。
  23. 前記接着層は前記第３の面に液体状の樹脂を塗布し、塗布された樹脂を介して前記第１の電気部品を前記第２の電気部品に搭載し、前記樹脂を硬化させることによって形成され、前記樹脂は、硬化する前に広がる範囲を抑制する保持手段によって所定の範囲に保持される、請求項２０から２２のいずれか１項に記載の電気部品の積層体の製造方法。
  24. 前記保持手段は、前記第３の面より濡れ性の大きい前記樹脂の保持面である、請求項２３に記載の電気部品の積層体の製造方法。
  25. 前記保持面は、前記第３の面から前記第１の電気部品に向けて突き出している、請求項２４に記載の電気部品の積層体の製造方法。
  26. 前記保持手段は、前記第３の面から前記第１の電気部品と離れる方向に引き込む凹部である、請求項２３に記載の電気部品の積層体の製造方法。
  27. 前記保持手段は、前記第３の面に設けられた枠部材である、請求項２３に記載の電気部品の積層体の製造方法。
  28. ウエハ工程において前記側面に第２の絶縁層が設けられる、請求項２０から２７のいずれか１項に記載の電気部品の積層体の製造方法。
JP2018193174A 2018-10-12 2018-10-12 電気部品の積層体とその製造方法 Active JP6927179B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018193174A JP6927179B2 (ja) 2018-10-12 2018-10-12 電気部品の積層体とその製造方法
US16/556,809 US11088106B2 (en) 2018-10-12 2019-08-30 Stack of electrical components and method of producing the same
DE102019127007.3A DE102019127007B4 (de) 2018-10-12 2019-10-08 Stapel elektrischer bauelemente und verfahren zur herstellung desselben
CN201910962486.XA CN111048468B (zh) 2018-10-12 2019-10-11 电子元件的层叠件及其制造方法
US17/362,094 US11855035B2 (en) 2018-10-12 2021-06-29 Stack of electrical components and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018193174A JP6927179B2 (ja) 2018-10-12 2018-10-12 電気部品の積層体とその製造方法

Publications (2)

Publication Number Publication Date
JP2020061511A JP2020061511A (ja) 2020-04-16
JP6927179B2 true JP6927179B2 (ja) 2021-08-25

Family

ID=69954773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018193174A Active JP6927179B2 (ja) 2018-10-12 2018-10-12 電気部品の積層体とその製造方法

Country Status (4)

Country Link
US (2) US11088106B2 (ja)
JP (1) JP6927179B2 (ja)
CN (1) CN111048468B (ja)
DE (1) DE102019127007B4 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6927179B2 (ja) * 2018-10-12 2021-08-25 Tdk株式会社 電気部品の積層体とその製造方法
US12230594B2 (en) * 2020-12-31 2025-02-18 Texas Instruments Incorporated Printed package and method of making the same
JPWO2024024318A1 (ja) * 2022-07-26 2024-02-01

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951020A (ja) 1995-08-08 1997-02-18 Hitachi Ltd 半導体装置およびその製造方法ならびにｉｃカード
JP3182378B2 (ja) * 1997-07-31 2001-07-03 三洋電機株式会社 半導体装置および混成集積回路装置
JPH11233531A (ja) 1998-02-17 1999-08-27 Nec Corp 電子部品の実装構造および実装方法
JP3670853B2 (ja) * 1998-07-30 2005-07-13 三洋電機株式会社 半導体装置
US6351029B1 (en) * 1999-05-05 2002-02-26 Harlan R. Isaak Stackable flex circuit chip package and method of making same
JP2004039988A (ja) 2002-07-05 2004-02-05 Shinko Electric Ind Co Ltd 素子搭載用回路基板及び電子装置
US6756252B2 (en) * 2002-07-17 2004-06-29 Texas Instrument Incorporated Multilayer laser trim interconnect method
JP2004281538A (ja) 2003-03-13 2004-10-07 Seiko Epson Corp 電子装置及びその製造方法、回路基板並びに電子機器
US7960830B2 (en) * 2003-11-14 2011-06-14 Industrial Technology Research Institute Electronic assembly having a multilayer adhesive structure
JP2005277356A (ja) * 2004-03-26 2005-10-06 Sanyo Electric Co Ltd 回路装置
JP2006270009A (ja) 2005-02-25 2006-10-05 Seiko Epson Corp 電子装置の製造方法
KR100912427B1 (ko) 2006-10-23 2009-08-14 삼성전자주식회사 적층 칩 패키지 및 그 제조 방법
JP5014853B2 (ja) * 2007-03-23 2012-08-29 株式会社日立製作所 半導体装置の製造方法
CN101320696A (zh) * 2007-06-04 2008-12-10 矽品精密工业股份有限公司 堆叠式封装结构及其制法
US9153517B2 (en) * 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
JP2011198779A (ja) * 2008-07-22 2011-10-06 Sharp Corp 電子回路装置、その製造方法及び表示装置
DE102010030070A1 (de) * 2010-06-15 2012-02-02 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrischen Verbindung sowie elektrische Verbindung
GB2535683A (en) 2014-11-03 2016-08-31 Melexis Technologies Nv Magnetic field sensor and method for making same
US11067643B2 (en) 2014-11-03 2021-07-20 Melexis Technologies Nv Magnetic field sensor and method for making same
KR101654433B1 (ko) 2014-12-03 2016-09-05 앰코 테크놀로지 코리아 주식회사 센서 패키지 및 그 제조 방법
US11230471B2 (en) 2016-02-05 2022-01-25 X-Celeprint Limited Micro-transfer-printed compound sensor device
JP6927179B2 (ja) * 2018-10-12 2021-08-25 Tdk株式会社 電気部品の積層体とその製造方法

Also Published As

Publication number Publication date
JP2020061511A (ja) 2020-04-16
CN111048468B (zh) 2023-09-05
DE102019127007B4 (de) 2023-06-22
US20200118963A1 (en) 2020-04-16
US11855035B2 (en) 2023-12-26
US11088106B2 (en) 2021-08-10
US20210327846A1 (en) 2021-10-21
DE102019127007A1 (de) 2020-04-16
CN111048468A (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
CN100576554C (zh) 影像感测元件封装体及其制作方法
US11031356B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
US9231018B2 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
KR100510556B1 (ko) 초박형 반도체 패키지 및 그 제조방법
TWI529821B (zh) 晶片封裝體及其形成方法
TWI602268B (zh) 形成模製基板電子封裝及結構的方法
TWI500132B (zh) 半導體裝置之製法、基材穿孔製程及其結構
TWI574331B (zh) 晶片封裝結構及形成方法
US9403672B2 (en) Chip package and method of manufacturing the same
JP6927179B2 (ja) 電気部品の積層体とその製造方法
TWI550783B (zh) 電子封裝件之製法及電子封裝結構
JP4103896B2 (ja) 半導体装置の製造方法および半導体装置
US20160079110A1 (en) Semiconductor package, carrier structure and fabrication method thereof
JP2002270720A (ja) 半導体装置およびその製造方法
CN107068578A (zh) 传感器封装结构的制备方法和传感器封装结构
KR20170120752A (ko) 반도체 소자 및 그 제조 방법
TWI588954B (zh) 晶片封裝體及其製造方法
JP5264640B2 (ja) 積層型半導体装置及びその製造方法
EP2613349A1 (en) Semiconductor package with improved thermal properties
CN100397641C (zh) 电路装置及其制造方法
CN105047680A (zh) 半导体结构及其制作方法
TW201541585A (zh) 晶片封裝體及其製造方法
KR101688077B1 (ko) 반도체 패키지 구조물 및 그 제작 방법
EP2211377A2 (en) Package substrate structure and chip package structure and manufacturing process thereof
TW202427702A (zh) 半導體裝置及製造半導體裝置的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210719

R150 Certificate of patent or registration of utility model

Ref document number: 6927179

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250