JP6998690B2 - 情報端末 - Google Patents

Description

特許法第３０条第２項適用 平成２８年５月２２日－２７日 ＤＩＳＰＬＡＹ ＷＥＥＫ ２０１６ ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＳＹＭＰＯＳＩＵＭで発表

本発明の一態様は、情報端末に関する。

本発明の一態様は、半導体装置に関する。本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、記憶装置、電気光学装置、半導体回路及び電子機器は、半導体装置を有する場合がある。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。

反射型素子と発光型素子を組み合わせた、表示装置が提案されている（特許文献１）。明るい環境では反射型素子、暗い環境では発光型素子を用いることで、外光環境に依存しない良好な表示品質と、消費電力が少ない表示装置、を提供することができる。

酸化物半導体トランジスタ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒトランジスタ、以下、ＯＳトランジスタと呼称する）を、液晶ディスプレイや有機ＥＬ（エレクトロルミネッセンス）ディスプレイなどの表示装置に用いる技術が注目されている。

ＯＳトランジスタはオフ電流が非常に小さい。そのことを利用して、静止画像を表示する際のリフレッシュ頻度を少なくし、液晶ディスプレイや有機ＥＬディスプレイの消費電力を低減する技術が開示されている（特許文献２、特許文献３）。なお、本明細書において、上述の表示装置の消費電力を減らす技術を、アイドリングストップと呼称する。

特開２００３－１５７０２６号公報 特開２０１１－１４１５２２号公報 特開２０１１－１４１５２４号公報

本発明の一態様は、表示部の曲げに応じて、表示部の明るさを自動的に調整することが可能な情報端末を提供することを課題の一とする。また、本発明の一態様は、消費電力の小さい情報端末を提供することを課題の一とする。本発明の一態様は、新規な情報端末を提供することを課題の一とする。また、本発明の一態様は、新規な半導体装置を提供することを課題の一とする。

なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一態様の課題となり得る。

本発明の一態様に係る情報端末は、第１の画素と、第２の画素と、センサ素子と、を表示部に有する。第１の画素は、液晶素子を有する。第２の画素は、発光素子を有する。センサ素子は、表示部の凸方向の曲げに応じて抵抗値が変化する第１の曲げセンサと、表示部の凹方向の曲げに応じて抵抗値が変化する第２の曲げセンサと、を有する。センサ素子の出力に応じて、発光素子の輝度を制御する。

本発明の一態様に係る情報端末は、第１の画素と、第２の画素と、センサ素子と、を表示部に有する。第１の画素は、液晶素子を有する。第２の画素は、発光素子と、発光素子に電流を供給するトランジスタと、容量素子と、を有する。センサ素子は、表示部の凸方向の曲げに応じて抵抗値が変化する第１の曲げセンサと、表示部の凹方向の曲げに応じて抵抗値が変化する第２の曲げセンサと、を有する。センサ素子は、容量素子を介してトランジスタのゲートと電気的に接続されている。

本発明の一態様に係る情報端末は、第１の画素と、第２の画素と、センサ素子と、を表示部に有する。第１の画素は、液晶素子を有する。第２の画素は、発光素子と、発光素子に電流を供給するトランジスタと、を有する。センサ素子は、表示部の凸方向の曲げに応じて抵抗値が変化する第１の曲げセンサと、表示部の凹方向の曲げに応じて抵抗値が変化する第２の曲げセンサと、を有する。センサ素子は、トランジスタのバックゲートと電気的に接続されている。

上記本発明の一態様に係る情報端末において、センサ素子は、第１の抵抗素子と、第２の抵抗素子と、を有していてもよい。第１の抵抗素子の第１の端子は、第１の曲げセンサの第１の端子と電気的に接続される。第２の抵抗素子の第１の端子は、第２の曲げセンサの第１の端子と電気的に接続される。第１の抵抗素子の第２の端子は、第２の曲げセンサの第２の端子と電気的に接続される。第２の抵抗素子の第２の端子は、第１の曲げセンサの第２の端子と電気的に接続される。表示部が凸方向に曲がっている場合、センサ素子は第１の曲げセンサの第１の端子の電位を出力する。表示部が凹方向に曲がっている場合、センサ素子は第２の曲げセンサの第１の端子の電位を出力する。

上記本発明の一態様に係る情報端末において、液晶素子は、反射型液晶素子であってもよい。

表示部の曲げに応じて、表示部の明るさを自動的に調整することが可能な情報端末を提供することができる。消費電力の小さい情報端末を提供することができる。新規な情報端末を提供することができる。新規な半導体装置を提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

情報端末を示す図。 表示画素を示す回路図。 センサ素子を示す回路図。 画素ブロックを示す回路図。 表示画素及びセンサ素子の動作例を示すタイミングチャート。 画素ブロックと周辺回路を示す回路図。 情報端末のモジュールを示す斜視図。 表示パネルを示す上面図。 表示画素を示す回路図。 表示パネルを示す断面図。 曲げセンサ素子の配置を示す図。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。

以下の実施の形態を適宜組み合わせることが可能である。また、１つの実施の形態の中に、複数の構成例が示される場合は、互いの構成例を適宜組み合わせることが可能である。

（実施の形態１）
本実施の形態は、本発明の一態様である情報端末について説明する。

図１（Ａ）に示す情報端末１０は、可撓性を有する。図１（Ｂ）に示すように表示領域１６を凸方向に曲げることが可能である。図１（Ｃ）に示すように表示領域１６を凹方向に曲げることが可能である。

情報端末１０は、表示領域１６に液晶素子及び発光素子を備えた表示画素を有する。当該液晶素子は、光を反射する機能を有する電極を有することが好ましい。情報端末１０は、液晶素子と発光素子とを独立して制御することにより、表示領域１６に画像や文字などの情報を表示する。

情報端末１０は、表示領域１６にセンサ素子を有する。センサ素子は、表示領域１６の曲がり具合（ディスプレイのひずみ）を検出する。

ところで、液晶素子の反射光量は一定ではなく、表示領域１６の曲がり具合の影響を受ける。表示領域１６が凸方向に曲がると、外光を受光できる点（角度）が増えることによって表示領域１６の外光の受光量が増加する。この受光量の増加によって液晶素子の反射光量が増加する。表示領域１６が凹方向に曲がると、外光の一部が遮られることによって表示領域１６の外光の受光量が減少する。この受光量の減少によって液晶素子の反射光量が減少する。

情報端末１０は、表示領域１６の曲がり具合に起因する液晶素子の反射光量の増減に応じて、発光素子の輝度を補正する。表示領域１６が凸方向に曲がることによって液晶素子の反射光量が増加する場合には、情報端末１０は発光素子の輝度を低くする。発光素子の輝度を低くした分だけ、消費電力を削減することができる。表示領域１６が凹方向に曲がることによって液晶素子の反射光量が減少する場合には、情報端末１０は発光素子の輝度を高くする。発光素子の輝度を高くして液晶素子の反射光量の減少分を補うことで、表示品位を確保することができる。

表示画素について図２を参照して説明する。図２に示す表示画素１１は、ノードＳＩＮとノードＦＤ２との間に容量素子Ｃ３を設けている点を特徴の一とする。以下に、表示画素１１の詳細を説明する。

表示画素１１は、画素１２０及び画素１１０を有する。

画素１２０は、トランジスタＭ１、容量素子Ｃ１及び液晶素子１８０を有する。トランジスタＭ１のオン又はオフは、ゲート線ＧＬ＿Ｌに与えられる電位によって制御される。トランジスタＭ１がオンになると、画素１２０用のビデオデータがソース線ＳＬからノードＦＤ１に書き込まれる。容量素子Ｃ１は、ノードＦＤ１の電位即ち画素１２０用のビデオデータに応じた電荷を保持する。液晶素子１８０は、ノードＦＤ１の電位に応じて透過率を制御する。

画素１１０は、トランジスタＭ２、トランジスタＭ３、トランジスタＭ４、容量素子Ｃ２、容量素子Ｃ３及び発光素子１７０を有する。トランジスタＭ４のオン又はオフは、信号線ＲＥＳに与えられる電位によって制御される。トランジスタＭ４がオンになると、ノードＦＤ２の電位が電源線ＶＲＥＳの電位にリセットされる。トランジスタＭ２のオン又はオフは、ゲート線ＧＬ＿Ｅに与えられる電位によって制御される。トランジスタＭ２がオンになると、画素１１０用のビデオデータがソース線ＳＬからノードＦＤ２に書き込まれる。容量素子Ｃ２は、ノードＦＤ２の電位即ち画素１１０用のビデオデータに応じた電荷を保持する。トランジスタＭ３は、ノードＦＤ２の電位に応じて発光素子１７０に供給する電流を制御する。発光素子１７０は、トランジスタＭ３から供給される電流に応じて発光する。すなわち、発光素子１７０の輝度又は発光強度は、ノードＦＤ２の電位に依存する。

容量素子Ｃ３は、第１の電極がノードＦＤ２と接続され、第２の電極がノードＳＩＮと接続される。ノードＳＩＮの電位が表示領域１６の曲げ具合に応じて変化すると、容量素子Ｃ３の容量結合によってノードＦＤ２の電位が変化する。そして、トランジスタＭ３のドレイン電流が変化し、発光素子１７０の輝度が変化する。

ここで、トランジスタＭ１乃至トランジスタＭ４は、オフ状態においてソースとドレインとの間を流れる電流（オフ電流）が小さいトランジスタを用いることが好適である。ここでは、オフ電流が小さいとは、ソースとドレインとの間の電圧を１．８Ｖとし、チャネル幅１μｍあたりの規格化されたオフ電流が、室温において１×１０^－２０Ａ以下、８５℃において１×１０^－１８Ａ以下、又は１２５℃において１×１０^－１６Ａ以下、であることをいう。このようにオフ電流が低いトランジスタとしては、ＯＳトランジスタが挙げられる。

トランジスタＭ１乃至トランジスタＭ４としてＯＳトランジスタを用いることで、画素１２０および画素１１０は、アイドリングストップを行うことができる。その結果、消費電力の小さい情報端末１０を提供できる。

上記ＯＳトランジスタに用いることが可能な酸化物半導体は、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍ－Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）などが挙げられる。また、上記酸化物半導体は、Ｉｎを含む酸化物に限定されない。例えば、Ｚｎ酸化物、Ｚｎ－Ｓｎ酸化物、Ｇａ－Ｓｎ酸化物であっても構わない。

上記ＯＳトランジスタは、そのチャネル形成領域にＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳを有することが好ましい。ＣＡＣ－ＯＳを有するＯＳトランジスタは、オン電流が大きく、信頼性が高い。なお、ＣＡＣ－ＯＳの詳細は後述する。

次に、センサ素子について図３を参照して説明する。図３に示すセンサ素子１３０は、表示領域１６が凸方向に曲がっている場合にはノードＳＩＮの電位を上昇させ、表示領域１６が凹方向に曲がっている場合にはノードＳＩＮの電位を下降させる。以下に、センサ素子１３０の詳細を説明する。

図３に示すセンサ素子１３０は、曲げセンサＣＲｇ、抵抗素子ＣＲ、曲げセンサＤＲｇ、抵抗素子ＤＲ、トランジスタＭＣ１、トランジスタＭＤ１、トランジスタＭＣ２、トランジスタＭＤ２、トランジスタＭＣ３、トランジスタＭＤ３を有する。トランジスタＭＣ１のオン又はオフは、信号線ＣＳＥＮの電位に従って制御される。トランジスタＭＣ１がオンになると、ノードＣＮＤとノードＳＩＮが導通状態になる。トランジスタＭＤ１のオン又はオフは、信号線ＤＳＥＮの電位に従って制御される。トランジスタＭＤ１がオンになると、ノードＤＮＤとノードＳＩＮが導通状態になる。トランジスタＭＣ３のオン又はオフは、信号線ＣＳＥＬの電位に従って制御される。トランジスタＭＣ３がオンになる場合、ノードＣＮＤの電位に応じた出力がＣＯＵＴより出力される。トランジスタＭＤ３のオン又はオフは、信号線ＤＳＥＬの電位に従って制御される。トランジスタＭＤ３がオンになる場合、ノードＤＮＤの電位に応じた出力がＤＯＵＴより出力される。出力ＣＯＵＴ及びＤＯＵＴからは、当該センサ素子で感知した信号がアナログデータとして出力される。

曲げセンサＣＲｇは表示領域１６の凸方向のひずみ（曲がり具合）を検出し、曲げセンサＤＲｇは表示領域１６の凹方向のひずみを検出する。曲げセンサは、一方向に曲げると抵抗値が大きくなるセンサである。反対方向に曲げセンサを曲げても曲げセンサの抵抗値は変化しない。センサ素子１３０において、曲げセンサＣＲｇは、表示領域１６が凸方向に曲がった時に抵抗値が変化する向きに配置し、曲げセンサＤＲｇは、表示領域１６が凹方向に曲がった時に抵抗値が変化する向きに配置するのが好ましい。そうすることで、表示領域１６が凸方向に曲がった場合、曲げセンサＣＲｇの抵抗値が大きくなり、曲げセンサＤＲｇの抵抗値は変化しない。表示領域１６が凹方向に曲がった場合には、曲げセンサＣＲｇの抵抗値は変化せず、曲げセンサＤＲｇの抵抗値が大きくなる。

曲げセンサＣＲｇ及び曲げセンサＤＲｇの抵抗値の変化は、ノードＣＮＤ及びノードＤＮＤの電位に影響を与える。配線ＳＡＮＯの電位が配線ＳＣＡＴＨの電位よりも高く、表示領域１６が凸方向に曲がることで曲げセンサＣＲｇの抵抗値が大きくなった場合、ノードＣＮＤの電位が下降する。表示領域１６が凹方向に曲がることで曲げセンサＤＲｇの抵抗値が大きくなった場合、ノードＤＮＤの電位が上昇する。

なお、ノードＣＮＤの電位（Ｖ_ｃｎｄ）及びノードＤＮＤの電位（Ｖ_ｄｎｄ）は、式（１）、式（２）で表せる。ただし、Ｒ１Ｃは曲げセンサＣＲｇの抵抗値であり、Ｒ１Ｄは曲げセンサＤＲｇの抵抗値であり、Ｒ２Ｃは抵抗素子ＣＲの抵抗値であり、Ｒ２Ｄは抵抗素子ＤＲの抵抗値であり、Ｖａは配線ＳＡＮＯの電圧であり、Ｖｃ（Ｖａ＞Ｖｃ）は配線ＳＣＡＴＨの電圧である。式（１）より、ノードＣＮＤの電位（Ｖ_ｃｎｄ）は、曲げセンサＣＲｇの抵抗値が正の方向に変化した場合に下降し、曲げセンサＣＲｇの抵抗値が負の方向に変化した場合に上昇することが分かる。式（２）より、ノードＤＮＤの電位（Ｖ_ｄｎｄ）は、曲げセンサＤＲｇの抵抗値が正の方向に変化した場合に上昇し、曲げセンサＤＲｇの抵抗値が負の方向に変化した場合に下降することが分かる。

センサ素子１３０は、ノードＣＮＤの電位又はノードＤＮＤの電位を用いて、ノードＳＩＮの電位を制御する。表示領域１６が凸方向に曲がっている場合、センサ素子１３０は、トランジスタＭＣ１をオンにすることによってノードＣＮＤの電位をノードＳＩＮに出力する。表示領域１６が凸方向に曲がっており、かつ、トランジスタＭＣ１がオンの場合、ノードＣＮＤの電位は比較的低い値であるため、ノードＳＩＮの電位は下降する。表示領域１６が凹方向に曲がっている場合、センサ素子１３０は、トランジスタＭＤ１をオンにすることによってノードＤＮＤの電位をノードＳＩＮに出力する。表示領域１６が凹方向に曲がっており、かつ、トランジスタＭＤ１がオンの場合、ノードＤＮＤの電位は高い値であるため、ノードＳＩＮの電位は上昇する。

情報端末１０は、表示画素１１（画素１２０及び画素１１０）及びセンサ素子１３０を有することにより、表示領域１６の曲がり具合に応じて表示領域１６の明るさを補正することができる。表示領域１６が凸方向に曲がった場合、画素１２０では液晶素子１８０の反射光量が増加する。これに対し、画素１１０では、センサ素子１３０がノードＳＩＮの電位を低下させることで、容量素子Ｃ３の容量結合によってノードＦＤ２の電位が低下する。そして、発光素子１７０に供給される電流が小さくなり、発光素子１７０の輝度が低くなる。一方で、表示領域１６が凹方向に曲がった場合、画素１２０では液晶素子１８０の反射光量が減少する。これに対し、画素１１０では、センサ素子１３０がノードＳＩＮの電位を上昇させることで、容量素子Ｃ３の容量結合によってノードＦＤ２の電位が上昇する。そして、発光素子１７０に供給される電流が大きくなり、発光素子１７０の輝度が高くなる。

さらに、情報端末１０は、表示領域１６の明るさを自動的に補正することができる。情報端末１０は、表示領域１６の明るさを補正するために、ビデオデータの再書き込み、特殊な外部回路やドライバの動作を必要としない。そのため、消費電力を削減することができる。以上のような補正を行うことにより、情報端末１０は、表示領域を曲げた際に、画素１１０における発光素子１７０の輝度を最適な状態に設定することができ、表示品質を損なう事無く、消費電力を削減することができる。

表示領域１６は、複数の画素ブロック５０から構成される。図４に示す画素ブロック５０は、表示画素１１（１、１）乃至表示画素１１（ｍ、ｎ）というｍ（ｍは自然数）×ｎ（ｎは自然数）の表示画素１１と、センサ素子１３０と、を有する。

信号線ＣＳＥＮ及び信号線ＤＳＥＮはグローバル信号線であることが好ましい。全ての画素ブロック５０で、一斉に補正を行うことができる。ただし、信号線ＣＳＥＮ及び信号線ＤＳＥＮを画素ブロック５０毎に制御し、画素ブロックごとに補正を行ってもよい。そうすることで、表示領域１６を複雑に折り曲げた場合でも、領域ごとに最適な補正を行うことができる。

図５に、液晶素子１８０による表示と、センサ素子１３０の出力により、発光素子１７０の輝度を変更する場合のタイミングチャートを示す。なお、液晶素子１８０による表示を行う場合の前提として、パネルに照射される外光が一定以上明るく、液晶素子１８０による表示を認識することができるという条件において、情報端末１０を用いることができる。

時刻Ｔ１までに、ゲート線ＧＬ＿Ｌ［１］、ゲート線ＧＬ＿Ｅ［１］、ゲート線ＧＬ＿Ｌ［２］、ゲート線ＧＬ＿Ｅ［２］乃至ゲート線ＧＬ＿Ｌ［ｎ］、ゲート線ＧＬ＿Ｅ［ｎ］という順で、ゲート線が順次選択され、表示画素１１のそれぞれに画素１２０用のビデオデータ及び画素１１０用のビデオデータが書き込まれる。

時刻Ｔ２以前にて、表示領域１６が凹方向に曲げられたとする。この時、曲げセンサＤＲｇの抵抗値が増加するため、ノードＤＮＤの電位が増加しＶｈとなる。時刻Ｔ２にて、信号線ＤＳＥＮの電位が、ローレベルからハイレベルへと変化し、トランジスタＭＤ１を介してノードＳＩＮに伝わるため、ノードＳＩＮの電位がＶｈとなる。この時、ノードＦＤ２の電位が、容量素子Ｃ３を介した容量結合により増加する。従って、発光素子１７０の輝度は増加する。時刻Ｔ３にて、信号線ＤＳＥＮの電位がローレベルとなり、トランジスタＭＤ１がオフとなる。ここで、ノードＳＩＮ及びノードＦＤ２の電位は確定され、当該ノードＦＤ２の電位に応じて、発光素子１７０は発光する。

次に時刻Ｔ４以前にて、表示領域１６が凸方向に曲げられたとする。この時、曲げセンサＣＲｇの抵抗値が増加するため、ノードＣＮＤの電位が低下しＶｌとなる。時刻Ｔ４にて、信号線ＣＳＥＮの電位が、ローレベルからハイレベルへと変化し、トランジスタＭＣ１を介してノードＳＩＮに伝わるため、ノードＳＩＮの電位がＶｌとなる。この時、ノードＦＤ２の電位が、容量素子Ｃ３を介した容量結合により低下する。従って、発光素子１７０の輝度は低下する。時刻Ｔ５にて、信号線ＣＳＥＮの電位がローレベルとなり、トランジスタＭＣ１がオフとなる。ここで、ノードＳＩＮ、ノードＦＤ２の電位は確定され、当該ノードＦＤ２の電位に応じて、発光素子１７０は発光する。

センサ素子１３０において、フレキシブルディスプレイの曲がり具合を検出する仕組みを説明する。

図６に、画素ブロック５０において、センサ素子１３０の信号線ＣＳＥＮ、信号線ＤＳＥＮ、信号線ＣＳＥＬ、信号線ＤＳＥＬ、出力ＣＯＵＴ、出力ＤＯＵＴをピックアップし、センサ素子１３０の周辺回路と組み合わせた全体構成を示す。先に説明したように、トランジスタＭＣ１が導通する場合、ノードＳＩＮの電位は、式（１）で表される。また、トランジスタＭＤ１が導通する場合、ノードＳＩＮの電位は式（２）で表される。

図６に示すように、信号線ＣＳＥＬにより選択された行の画素ブロックの出力ＣＯＵＴは、マルチプレクサ６０Ｃにて所望の列の出力が選択される。また、信号線ＤＳＥＬにより選択された行の画素ブロックの出力ＤＯＵＴは、マルチプレクサ６０Ｄにて所望の列の出力が選択される。具体的には、信号線ＳＥＣにより選択されたトランジスタが導通し、対応する列のＣＯＵＴがマルチプレクサ６０Ｃより出力される。尚、マルチプレクサ６０Ｄの回路構成は、マルチプレクサ６０Ｃと同様とする。

マルチプレクサ６０Ｃ及びマルチプレクサ６０Ｄの出力信号はＡＤコンバータ７０を介してデジタル値に変換され、判定回路８０へ出力される。判定回路８０は、凹方向へのひずみと凸方向へのひずみを判定する機能を有する。具体的には、ＣＯＵＴ及びＤＯＵＴより出力された出力値を解析し、ディスプレイがどの方向にひずんでいるのか判定する。また、判定回路８０は、ディスプレイのひずみの判定結果に基づき、信号線ＣＳＥＮ、ＤＳＥＮに供給する電位を生成する機能を有する。具体的には、凹方向へのひずみを検出した場合は、信号線ＤＳＥＮに“Ｈ”レベルの電位が供給され、凸方向へのひずみを検出した場合は、信号線ＣＳＥＮに“Ｈ”レベルの電位が供給される。

情報端末１０を構成するモジュールの例について説明する。図７に示す情報端末１０は、上部カバー３１と下部カバー３６との間に、タッチパネル３２、ＦＰＣ３５０に接続された表示パネル３０、フレーム３３、プリント基板３４およびバッテリー３５を有する。上部カバー３１及び下部カバー３６は、表示パネル３０のサイズに合わせて、形状や寸法を適宜変更することができる。また、上部カバー３１、下部カバー３６、表示パネル３０およびフレーム３３は可撓性を有することが好ましい。これらモジュールが可撓性を有することで、情報端末１０も可撓性を有する。

図８に示す表示パネル３０は、表示領域１６、ＦＰＣ３５０、ゲートドライバ１４およびソースドライバ１５を有する。表示領域１６は、複数の画素ブロック５０を有する。

図９に示す表示画素１１ａは、図２に示す表示画素１１の変形例である。表示画素１１ａは、容量素子Ｃ３を有していない点、トランジスタＭ３の代わりにトランジスタＭ３ａを有している点で、表示画素１１と相違する。トランジスタＭ３ａは、ダブルゲート構造である。トランジスタＭ３ａは、第１のゲートがノードＦＤ２と接続され、第２のゲート（バックゲート）がノードＳＩＮと接続される。

表示画素１１ａは、トランジスタＭ３ａの閾値電圧を変化させることにより、発光素子１７０の輝度を補正する。表示領域１６が凸方向に曲がることによってノードＳＩＮの電位が低下した場合、トランジスタＭ３ａの第２のゲートの電位が低下することによってトランジスタＭ３ａの閾値電圧が大きくなる。すると、トランジスタＭ３ａのドレイン電流が小さくなるため、発光素子１７０の輝度が小さくなる。表示領域１６が凹方向に曲がることによってノードＳＩＮの電位が上昇した場合、トランジスタＭ３ａの第２のゲートの電位が上昇することによってトランジスタＭ３ａの閾値電圧が小さくなる。すると、トランジスタＭ３ａのドレイン電流が大きくなるため、発光素子１７０の輝度が大きくなる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態２）
本実施の形態では、表示パネル３０の構成例について、図１０を用いて説明を行う。

図１０は、表示パネル３０の断面図を示している。

図１０に示す表示パネル３０は、フィルム２００とフィルム３００の間に、絶縁層２２０を有する。またフィルム２００と絶縁層２２０の間に、曲げセンサ素子１９０、発光素子１７０、トランジスタ２７１、トランジスタ２７２、トランジスタ２７３、着色層２４１等を有する。また絶縁層２２０とフィルム３００の間に、液晶素子１８０、着色層３１１等を有する。またフィルム３００と絶縁層２２０は接着層３０２を介して接着され、フィルム２００と絶縁層２２０は接着層２０１を介して接着されている。

例えば、曲げセンサ素子１９０は、曲げセンサＣＲｇ又は曲げセンサＤＲｇに相当する。例えば、トランジスタ２７３は、トランジスタＭ１に相当する。例えば、トランジスタ２７２は、トランジスタＭ３に相当する。

フィルム２００およびフィルム３００は可撓性を有することが好ましい。例えば、フィルム２００およびフィルム３００として、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリル、ポリテトラフルオロエチレン（ＰＴＦＥ）などがある。

トランジスタ２７３は、液晶素子１８０と電気的に接続し、トランジスタ２７２は、発光素子１７０と電気的に接続する。トランジスタ２７２とトランジスタ２７３は、いずれも絶縁層２２０のフィルム２００側の面上に形成されているため、これらを同一の工程を用いて作製することができる。

フィルム２００には、曲げセンサ素子１９０が設けられている。曲げセンサ素子１９０は、導電層１９１、導電層１９２ａ、導電層１９２ｂ、複数のクラック１９４を含む導電層１９３を有する。導電層１９１は導電層１９３よりも高抵抗であり、導電層１９１を高抵抗層と呼び、導電層１９３を低抵抗層と呼ぶ。曲げセンサ素子１９０では、複数のクラック１９４が開くことにより、導電層１９２ａと導電層１９２ｂとの間の抵抗値が大きくなる。
図１０では、表示領域が凹方向に曲がる場合に、複数のクラック１９４が開いて曲げセンサ素子１９０の抵抗値が大きくなる。つまり、図１０に示す曲げセンサ素子１９０は曲げセンサＤＲｇに相当する。一方で、曲げセンサ素子１９０を図１０と反対向きに配置した場合、表示領域が凸方向に曲がるときに、複数のクラック１９４が開いて曲げセンサ素子１９０の抵抗値が大きくなる。つまり、この場合の曲げセンサ素子１９０は曲げセンサＣＲｇに相当する。このように、曲げセンサＣＲｇと曲げセンサＤＲｇとは反対向きに配置されている（図１１（Ａ）及び図１１（Ｂ）参照）。

フィルム３００には、着色層３１１、遮光層３１２、絶縁層３１３、及び液晶素子１８０の共通電極として機能する導電層３２１、配向膜１８２、絶縁層３１４等が設けられている。絶縁層３１４は、液晶素子１８０のセルギャップを保持するためのスペーサとして機能する。

絶縁層２２０のフィルム２００側には、絶縁層２１１、絶縁層２１２、絶縁層２１３、絶縁層２１４、絶縁層２１５等の絶縁層が設けられている。絶縁層２１１は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁層２１２、絶縁層２１３、及び絶縁層２１４は、各トランジスタを覆って設けられている。また絶縁層２１４を覆って絶縁層２１５が設けられている。絶縁層２１４及び絶縁層２１５は、平坦化層としての機能を有する。なお、ここではトランジスタ等を覆う絶縁層として、絶縁層２１２、絶縁層２１３、絶縁層２１４の３層を有する場合について示しているが、これに限られず４層以上であってもよいし、単層、または２層であってもよい。また平坦化層として機能する絶縁層２１４は、必ずしも設けなくてもよい。

また、トランジスタ２７１、トランジスタ２７２、及びトランジスタ２７３は、一部がゲートとして機能する導電層２２１、一部がソースまたはドレインとして機能する導電層２２２、半導体層２３１を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。

液晶素子１８０は反射型液晶素子である。液晶素子１８０は、導電層３２２、液晶１８３、導電層３２１が積層された積層構造を有する。また導電層３２２のフィルム２００側に接して、可視光を反射する導電層３２３が設けられている。導電層３２３は開口３３０を有する。また導電層３２２及び導電層３２１は可視光を透過する。また液晶１８３と導電層３２２の間に配向膜１８１が設けられ、液晶１８３と導電層３２１の間に配向膜１８２が設けられている。また、フィルム３００の外側の面には、偏光板３０１を有する。

液晶素子１８０において、導電層３２３は可視光を反射する機能を有し、導電層３２１は可視光を透過する機能を有する。フィルム３００側から入射した光は、偏光板３０１により偏光され、導電層３２１、液晶１８３を透過し、導電層３２３で反射する。そして液晶１８３及び導電層３２１を再度透過して、偏光板３０１に達する。このとき、導電層３２３と導電層３２１の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板３０１を介して射出される光の強度を制御することができる。また光は着色層３１１によって特定の波長領域以外の光が吸収されることにより、取り出される光は、例えば赤色を呈する光となる。

発光素子１７０は、ボトムエミッション型の発光素子である。発光素子１７０は、絶縁層２２０側から導電層２２５、ＥＬ層１７３、及び導電層１７２の順に積層された積層構造を有する。絶縁層２１６が導電層２２５の端部を覆っている。また導電層１７２を覆って導電層１７１が設けられている。導電層１７１は可視光を反射する材料を含み、導電層２２５及び導電層１７２は可視光を透過する材料を含む。発光素子１７０が発する光は、着色層２４１、絶縁層２２０、開口３３０、導電層３２１等を介して、フィルム３００側に射出される。

ここで、図１０に示すように、開口３３０には可視光を透過する導電層３２２が設けられていることが好ましい。これにより、開口３３０と重なる領域においてもそれ以外の領域と同様に液晶１８３が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図しない光が漏れてしまうことを抑制できる。

ここで、フィルム３００の外側の面に配置する偏光板３０１として直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、偏光板の種類に応じて、液晶素子１８０に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。

トランジスタ２７２のソースまたはドレインの一方は、導電層２２４を介して発光素子１７０の導電層２２５と電気的に接続されている。

トランジスタ２７３のソースまたはドレインの一方は、接続部２５２を介して導電層３２３と電気的に接続されている。導電層３２３と導電層３２２は接して設けられ、これらは電気的に接続されている。ここで、接続部２５２は、絶縁層２２０に設けられた開口を介して、絶縁層２２０の両面に設けられる導電層同士を接続する部分である。

フィルム２００とフィルム３００が重ならない領域には、接続部２５１が設けられている。接続部２５１は、接続層２６０を介してＦＰＣ３５０と電気的に接続されている。接続部２５１の上面は、導電層３２２と同一の導電膜を加工して得られた導電層が露出している。これにより、接続部２５１とＦＰＣ３５０とを接続層２６０を介して電気的に接続することができる。

接着層３０２が設けられる一部の領域には、接続体３０３が設けられている。接続体３０３を介して、導電層３２２と同一の導電膜を加工して得られた導電層と、導電層３２１の一部とが、電気的に接続されている。したがって、フィルム２００側に接続されたＦＰＣ３５０から入力される信号または電位は、接続体３０３を介して、フィルム３００側に形成された導電層３２１に供給することができる。

接続体３０３としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体３０３として、弾性変形、または塑性変形する材料を用いることが好ましい。このとき導電性の粒子である接続体３０３は、図１０に示すように上下方向に潰れた形状となる場合がある。こうすることで、接続体３０３と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの不具合の発生を抑制することができる。

接続体３０３は、接着層３０２に覆われるように配置することが好ましい。例えば、硬化前の接着層３０２に接続体３０３を分散させておけばよい。

接着層２０１が設けられる一部の領域には、電極２０２が設けられている。電極２０２を介して、導電層２２５と同一の導電膜を加工して得られた導電層と、導電層１９２ｂの一部とが、電気的に接続されている。

図１０では、ゲートドライバ１４としてトランジスタ２７１が設けられている例を示している。

図１０では、トランジスタ２７１及びトランジスタ２７２の例として、チャネルが形成される半導体層２３１を２つのゲートで挟持する構成が適用されている。一方のゲートは導電層２２１により、他方のゲートは絶縁層２１２を介して半導体層２３１と重なる導電層２２３により構成されている。このような構成とすることで、トランジスタの閾値電圧を制御することができる。このとき、２つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示パネルを大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。

トランジスタ２７１、トランジスタ２７２およびトランジスタ２７３はＯＳトランジスタであることが好ましい。そのため、半導体層２３１は酸化物半導体を用いることが好ましい。半導体層２３１に用いることが可能な酸化物半導体は、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍ－Ｚｎ酸化物（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｃｕ、Ｖ、Ｂｅ、Ｂ、Ｓｉ、Ｔｉ、Ｆｅ、Ｎｉ、Ｇｅ、Ｚｒ、Ｍｏ、Ｌａ、Ｃｅ、Ｎｄ、Ｈｆ、Ｔａ、Ｗ、Ｍｇ、またはＳｎ）などが挙げられる。また、上記酸化物半導体は、Ｉｎを含む酸化物に限定されない。例えば、Ｚｎ酸化物、Ｚｎ－Ｓｎ酸化物、Ｇａ－Ｓｎ酸化物であっても構わない。

なお、ゲートドライバ１４が有するトランジスタと、表示画素１１が有するトランジスタは、同じ構造であってもよい。またゲートドライバ１４が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示画素１１が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。

各トランジスタを覆う絶縁層２１２、絶縁層２１３のうち少なくとも一方は、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁層２１２または絶縁層２１３はバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示パネルを実現できる。

フィルム３００側において、着色層３１１、遮光層３１２を覆って絶縁層３１３が設けられている。絶縁層３１３は、平坦化層としての機能を有していてもよい。絶縁層３１３により、導電層３２１の表面を概略平坦にできるため、液晶１８３の配向状態を均一にできる。

表示パネル３０を作製する方法の一例について説明する。例えば剥離層を有する支持基板上に、導電層３２２、導電層３２３、絶縁層２２０を順に形成し、その後、トランジスタ２７２、トランジスタ２７３、発光素子１７０、等を形成した後、接着層２０１を用いてフィルム２００と支持基板を貼り合せる。その後、剥離層と絶縁層２２０、及び剥離層と導電層３２２のそれぞれの界面で剥離することにより、支持基板及び剥離層を除去する。またこれとは別に、着色層３１１、遮光層３１２、導電層３２１等をあらかじめ形成したフィルム３００を準備する。そしてフィルム２００またはフィルム３００に液晶１８３を滴下し、接着層３０２によりフィルム２００とフィルム３００を貼り合せることで、表示パネル３０を作製することができる。

剥離層としては、絶縁層２２０及び導電層３２２との界面で剥離が生じる材料を適宜選択することができる。特に、剥離層としてタングステンなどの高融点金属材料を含む層と当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁層２２０として、窒化シリコンや酸化窒化シリコン、窒化酸化シリコン等を複数積層した層を用いることが好ましい。剥離層に高融点金属材料を用いると、これよりも後に形成する層の形成温度を高めることが可能で、不純物の濃度が低減され、信頼性の高い表示装置を実現できる。

導電層３２２としては、金属酸化物、金属窒化物、または低抵抗化された酸化物半導体等の酸化物または窒化物を用いることが好ましい。酸化物半導体を用いる場合には、水素、ボロン、リン、窒素、及びその他の不純物の濃度、並びに酸素欠損量の少なくとも一が、トランジスタに用いる半導体層に比べて高められた材料を、導電層３２２に用いればよい。

以上、本実施の形態に記載の情報端末１０を用いることで、消費電力の小さい情報端末を提供することができる。また、視認性の優れた情報端末を提供することができる。また、新規な情報端末を提供することができる。

（実施の形態３）
＜ＣＡＣ－ＯＳの構成＞
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。

ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、またはスズなどから選ばれた一種、または複数種が含まれていてもよい。

例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする）、またはインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする）と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする）、またはガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、またはＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう）である。

つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、またはＩｎ_{（１＋ｘ０）}Ｇａ_{（１－ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。

上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造である。

一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶構造は副次的な要素である。

なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種の金属元素が含まれている場合、ＣＡＣ－ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。

ＣＡＣ－ＯＳは、例えば基板を加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。

ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。

またＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ－ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。

また例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。

ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３などが主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３などが主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

一方、ＧａＯ_Ｘ３などが主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３などに起因する絶縁性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、および高い電界効果移動度（μ）を実現することができる。

また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。

本明細書において、特に断りがない場合、オン電流とは、トランジスタがオン状態にあるときのドレイン電流をいう。オン状態（オンと略す場合もある）とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧（Ｖ_Ｇ）がしきい値電圧（Ｖ_ｔｈ）以上の状態、ｐチャネル型トランジスタでは、Ｖ_ＧがＶ_ｔｈ以下の状態をいう。例えば、ｎチャネル型のトランジスタのオン電流とは、Ｖ_ＧがＶ_ｔｈ以上のときのドレイン電流を言う。また、トランジスタのオン電流は、ドレインとソースの間の電圧（Ｖ_Ｄ）に依存する場合がある。

本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態にあるときのドレイン電流をいう。オフ状態（オフと略す場合もある）とは、特に断りがない場合、ｎチャネル型トランジスタでは、Ｖ_ＧがＶ_ｔｈよりも低い状態、ｐチャネル型トランジスタでは、Ｖ_ＧがＶ_ｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、Ｖ_ＧがＶ_ｔｈよりも低いときのドレイン電流を言う。トランジスタのオフ電流は、Ｖ_Ｇに依存する場合がある。従って、トランジスタのオフ電流が１０^－２１Ａ未満である、とは、トランジスタのオフ電流が１０^－２１Ａ未満となるＶ_Ｇの値が存在することを言う場合がある。

また、トランジスタのオフ電流は、Ｖ_Ｄに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖ_Ｄの絶対値が０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等において使用されるＶ_Ｄにおけるオフ電流を表す場合がある。

本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソースまたはドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソースまたはドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。

例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。

ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。

ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オン・オフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。

ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。

なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。

なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。

例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。

または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。

なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

Ｃ１ 容量素子
Ｃ２ 容量素子
Ｃ３ 容量素子
ＣＮＤ ノード
ＤＮＤ ノード
ＦＤ１ ノード
ＦＤ２ ノード
Ｍ１ トランジスタ
Ｍ２ トランジスタ
Ｍ３ トランジスタ
Ｍ３ａ トランジスタ
Ｍ４ トランジスタ
ＭＣ１ トランジスタ
ＭＣ２ トランジスタ
ＭＣ３ トランジスタ
ＭＤ１ トランジスタ
ＭＤ２ トランジスタ
ＭＤ３ トランジスタ
ＳＩＮ ノード
Ｔ１ 時刻
Ｔ２ 時刻
Ｔ３ 時刻
Ｔ４ 時刻
Ｔ５ 時刻
１０ 情報端末
１１ 表示画素
１１ａ 表示画素
１４ ゲートドライバ
１５ ソースドライバ
１６ 表示領域
３０ 表示パネル
３１ 上部カバー
３２ タッチパネル
３３ フレーム
３４ プリント基板
３５ バッテリー
３６ 下部カバー
５０ 画素ブロック
６０Ｃ マルチプレクサ
６０Ｄ マルチプレクサ
７０ ＡＤコンバータ
８０ 判定回路
１１０ 画素
１２０ 画素
１３０ センサ素子
１７０ 発光素子
１７１ 導電層
１７２ 導電層
１７３ ＥＬ層
１８０ 液晶素子
１８１ 配向膜
１８２ 配向膜
１８３ 液晶
１９０ 曲げセンサ素子
１９１ 導電層
１９２ａ 導電層
１９２ｂ 導電層
１９３ 導電層
１９４ クラック
２００ フィルム
２０１ 接着層
２０２ 電極
２１１ 絶縁層
２１２ 絶縁層
２１３ 絶縁層
２１４ 絶縁層
２１５ 絶縁層
２１６ 絶縁層
２２０ 絶縁層
２２１ 導電層
２２２ 導電層
２２３ 導電層
２２４ 導電層
２２５ 導電層
２３１ 半導体層
２４１ 着色層
２５１ 接続部
２５２ 接続部
２６０ 接続層
２７１ トランジスタ
２７２ トランジスタ
２７３ トランジスタ
３００ フィルム
３０１ 偏光板
３０２ 接着層
３０３ 接続体
３１１ 着色層
３１２ 遮光層
３１３ 絶縁層
３１４ 絶縁層
３２１ 導電層
３２２ 導電層
３２３ 導電層
３３０ 開口
３５０ ＦＰＣ

Claims (7)

1. 液晶素子を有する第１の画素と、発光素子を有する第２の画素と、センサ素子と、を表示部に有し、前記液晶素子と前記発光素子とを独立して制御して表示を行う情報端末であって、
   前記液晶素子は、前記発光素子の上方に設けられ、
   前記センサ素子は、前記表示部の凸方向の曲げに応じて抵抗値が変化する第１の曲げセンサと、前記表示部の凹方向の曲げに応じて抵抗値が変化する第２の曲げセンサと、を有し、
   前記表示部が凸方向に曲がることによって前記液晶素子の反射光量が増加するとき、前記センサ素子の出力に応じて、前記発光素子の輝度が低下し、
   前記表示部が凹方向に曲がることによって前記液晶素子の反射光量が減少するとき、前記センサ素子の出力に応じて、前記発光素子の輝度を高くなる、情報端末。
2. 液晶素子を有する第１の画素と、発光素子を有する第２の画素と、センサ素子と、を表示部に有し、前記液晶素子と前記発光素子とを独立して制御して表示を行う情報端末であって、
   前記第２の画素は、前記発光素子に電流を供給するトランジスタと、容量素子と、を有し、
   前記液晶素子は、前記発光素子の上方に設けられ、
   前記センサ素子は、前記表示部の凸方向の曲げに応じて抵抗値が変化する第１の曲げセンサと、前記表示部の凹方向の曲げに応じて抵抗値が変化する第２の曲げセンサと、を有し、
   前記容量素子は、第１の電極が前記トランジスタのゲートと電気的に接続され、第２の電極が前記センサ素子と電気的に接続され、
   前記表示部が凸方向に曲がることによって前記液晶素子の反射光量が増加するとき、前記センサ素子の出力に応じて、前記発光素子の輝度が低下し、
   前記表示部が凹方向に曲がることによって前記液晶素子の反射光量が減少するとき、前記センサ素子の出力に応じて、前記発光素子の輝度を高くなる、情報端末。
3. 請求項２において、
   前記表示部が凸方向に曲がることによって前記液晶素子の反射光量が増加するとき、前記容量素子の第１の電極と前記センサ素子とが電気的に接続する第１のノードの電位を低下させることで、前記容量素子の第２の電極と前記トランジスタのゲートとが電気的に接続する第２のノードの電位が低下し、
   前記表示部が凹方向に曲がることによって前記液晶素子の反射光量が減少するとき、前記第１のノードの電位を上昇させることで、前記第２のノードの電位が上昇する、情報端末。
4. 液晶素子を有する第１の画素と、発光素子を有する第２の画素と、センサ素子と、を表示部に有し、前記液晶素子と前記発光素子とを独立して制御して表示を行う情報端末であって、
   前記第２の画素は、前記発光素子に電流を供給するトランジスタを有し、
   前記液晶素子は、前記発光素子の上方に設けられ、
   前記センサ素子は、前記表示部の凸方向の曲げに応じて抵抗値が変化する第１の曲げセンサと、前記表示部の凹方向の曲げに応じて抵抗値が変化する第２の曲げセンサと、を有し、
   前記センサ素子は、前記トランジスタのバックゲートと電気的に接続され、
   前記表示部が凸方向に曲がることによって前記液晶素子の反射光量が増加するとき、前記センサ素子の出力に応じて、前記発光素子の輝度が低下し、
   前記表示部が凹方向に曲がることによって前記液晶素子の反射光量が減少するとき、前記センサ素子の出力に応じて、前記発光素子の輝度を高くなる、情報端末。
5. 請求項４において、
   前記表示部が凸方向に曲がることによって前記液晶素子の反射光量が増加するとき、前記トランジスタのバックゲートと前記センサ素子とが電気的に接続する第１のノードの電位を低下させることで、前記トランジスタのゲートが電気的に接続する第２のノードの電位が低下し、
   前記表示部が凹方向に曲がることによって前記液晶素子の反射光量が減少するとき、前記第１のノードの電位を上昇させることで、前記第２のノードの電位が上昇する、情報端末。
6. 請求項１乃至５のいずれか一項において、
   前記センサ素子は、第１の抵抗素子と、第２の抵抗素子と、を有し、
   前記第１の抵抗素子の第１の端子は、前記第１の曲げセンサの第１の端子と電気的に接続され、
   前記第２の抵抗素子の第１の端子は、前記第２の曲げセンサの第１の端子と電気的に接続され、
   前記第１の抵抗素子の第２の端子は、前記第２の曲げセンサの第２の端子と電気的に接続され、
   前記第２の抵抗素子の第２の端子は、前記第１の曲げセンサの第２の端子と電気的に接続され、
   前記表示部が凸方向に曲がっている場合、前記センサ素子は前記第１の曲げセンサの第１の端子の電位を出力し、
   前記表示部が凹方向に曲がっている場合、前記センサ素子は前記第２の曲げセンサの第１の端子の電位を出力する、情報端末。
7. 請求項１乃至６のいずれか一項において、
   前記液晶素子は、反射型液晶素子である、情報端末。

Images