[go: up one dir, main page]

JP6817168B2 - 被処理体を処理する方法 - Google Patents

被処理体を処理する方法 Download PDF

Info

Publication number
JP6817168B2
JP6817168B2 JP2017162602A JP2017162602A JP6817168B2 JP 6817168 B2 JP6817168 B2 JP 6817168B2 JP 2017162602 A JP2017162602 A JP 2017162602A JP 2017162602 A JP2017162602 A JP 2017162602A JP 6817168 B2 JP6817168 B2 JP 6817168B2
Authority
JP
Japan
Prior art keywords
trench
gas
wafer
film
trench width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017162602A
Other languages
English (en)
Other versions
JP2019041021A5 (ja
JP2019041021A (ja
Inventor
雅弘 田端
雅弘 田端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017162602A priority Critical patent/JP6817168B2/ja
Priority to TW111103533A priority patent/TWI801113B/zh
Priority to TW107128531A priority patent/TW201921432A/zh
Priority to KR1020180098685A priority patent/KR102632154B1/ko
Priority to CN201810971368.0A priority patent/CN109427607B/zh
Priority to US16/111,789 priority patent/US10748766B2/en
Priority to CN202211541768.0A priority patent/CN115732351A/zh
Publication of JP2019041021A publication Critical patent/JP2019041021A/ja
Publication of JP2019041021A5 publication Critical patent/JP2019041021A5/ja
Priority to US16/925,934 priority patent/US11322354B2/en
Application granted granted Critical
Publication of JP6817168B2 publication Critical patent/JP6817168B2/ja
Priority to US17/728,618 priority patent/US11735423B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3344—Problems associated with etching isotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明の実施形態は、被処理体を処理する方法に関するものである。
電子デバイスの製造プロセスでは、被処理層上にマスクを形成し当該マスクのパターンを当該被処理層に転写するためにエッチングが行われる。当該エッチングとしてはプラズマエッチングが用いられ得る。プラズマエッチングに用いられるレジストマスクは、フォトリソグラフィ技術によって形成される。従って、被処理層に形成されるパターンの限界寸法は、フォトリソグラフィ技術によって形成されるレジストマスクの解像度に依存する。レジストマスクの解像度には解像限界がある。電子デバイスの高集積化に対する要求が高まっており、レジストマスクの解像限界よりも小さい寸法のパターンを形成することが要求されている。このため、特許文献１に記載されているように、レジストマスクの寸法形状を調整し、当該レジストマスクによって提供される開口の幅を縮小する技術が提案されている。
特開２００４−８００３３号公報
パターン形成は、例えばＳｉＯ２層等の被処理層に対して高詳細なトレンチを形成することによって成し得る。レジストマスクの解像限界よりも小さな寸法を有するパターンを形成する場合、パターンのトレンチの高詳細な最小線幅（CD：Critical Dimension）の制御が要求される。パターンが詳細であるほど、最小線幅のバラツキの影響が大きい。最小線幅は、例えば、ウエハの位置（中心部、中間部、端部等）ごとに異なる場合がある。従って、例えばＳｉＯ２等の被処理層を有する被処理体上のパターン形成において、高集積化に伴う微細化のために、高精度の最小線幅のバラツキを抑制する方法の実現が望まれている。
一態様においては、被処理体を処理する方法が提供される。被処理体には複数のトレンチが該被処理体の表面に設けられている。当該方法は、複数のトレンチのトレンチ幅を測定する第１工程と、第１工程において測定したトレンチ幅の表面におけるバラツキが予め設定された基準範囲内にない場合にトレンチ幅を調節する第２工程と、バラツキが基準範囲内にあり且つ第１工程において測定したトレンチ幅が予め設定された基準幅よりも狭い場合にトレンチ幅を広げるエッチング処理を行う第３工程と、を含む基本工程を備え、表面は、当該方法において複数の領域に区分けされており、第２工程は、表面の温度を複数の領域ごとに調節する第４工程と、トレンチの内面に膜を形成する膜形成処理を行う第５工程と、を備え、第４工程は、膜形成処理における表面の温度とトレンチの内面に堆積する膜の膜厚との対応を示す予め取得された対応データを用いて、膜の形成によってバラツキを低減するように表面の温度を調節し、膜形成処理は、被処理体が収容されたプラズマ処理装置の処理容器内に第１のガスを供給する第６工程と、第６工程の実行後に、処理容器内の空間をパージする第７工程と、第７工程の実行後に、処理容器内で第２のガスのプラズマを生成する第８工程と、第８工程の実行後に、処理容器内の空間をパージする第９工程と、を含む第１シーケンスを繰り返し実行し、エッチング処理は、処理容器内に第３のガスのプラズマを生成し第３のガスのプラズマに含まれるイオンを含む混合層をトレンチの内面の原子層に等方的に形成する第１０工程と、第１０工程の実行後に、処理容器内の空間をパージする第１１工程と、第１１工程の実行後に、処理容器内において第４のガスのプラズマを生成し第４のガスのプラズマに含まれるラジカルによって混合層を除去する第１２工程と、第１２工程の実行後に、処理容器内の空間をパージする第１３工程と、を含む第２シーケンスを繰り返し実行し膜を原子層ごとに除去することによって該膜を等方的にエッチングし、膜は、シリコンを含み、第１のガスは、アミノシラン系ガスを含み、第２のガスは、酸素原子を含有するガスを含み、第３のガスは、窒素を含み、第４のガスは、フッ素を含み、第１２工程において生成される第４のガスのプラズマは、シリコンの窒化物を含む混合層を除去するラジカルを含み、第６工程は、第１のガスのプラズマを生成しない。
上記方法では、ＡＬＤ（Atomic Layer Deposition）法と同様の方法によって第１シーケンスを繰り返し実行する膜形成処理において形成される膜の膜厚が当該膜の形成面の温度に応じて異なることに基づいて、被処理体の表面に設けられた複数のトレンチのトレンチ幅の当該表面におけるバラツキを低減するように（被処理体の表面におけるトレンチ幅の面内均一性を向上するように）第４工程において被処理体の表面の領域ごとの温度を調節した後に膜形成処理を行うので、被処理体の表面に設けられた複数のトレンチのトレンチ幅の当該表面におけるバラツキが低減されつつトレンチの内面にシリコンの酸化物を含む膜が原子層ごとに高詳細に形成される。更に、膜が形成されたトレンチのトレンチ幅が基準幅より狭い場合には、トレンチ幅を広げるために、ＡＬＥ（Atomic Layer Etching）法と同様の方法によって第２シーケンスを繰り返し実行するエッチング処理を行うので、トレンチの内面に設けられた膜の表面が等方的に均一にエッチングされ、トレンチ幅が所望とする基準幅に調節される。従って、被処理体の表面においてトレンチ幅にバラツキがある場合に、当該バラツキを十分に低減しつつ、トレンチ幅を所望とする基準幅に精密に調節することが可能となる。
一実施形態において、基本工程は、第２工程の実行後および第３工程の実行後に、第１工程に戻る。このように、膜を形成することによってトレンチ幅を調節する第２工程の実行後、および、エッチングによってトレンチ幅を広げる第３工程の実行後に、トレンチ幅を測定する第１工程に戻るので、トレンチ幅のより精密な調節が可能となる。
一実施形態において、基本工程は、繰り返し実行され、基準範囲は、基本工程の実行が繰り返されるごとに段階的に狭くなる。このように、トレンチ幅のバラツキの基準範囲を段階的に狭くしつつ基本工程を繰り返し実行することによって、第２工程において形成される膜の厚みを段階的に比較的に緩やかに増加させながらトレンチ幅の調節が可能となるので、トレンチ幅が比較的に狭いトレンチが含まれていても膜の形成によってトレンチの開口が閉塞する事態を回避し得る。
一実施形態において、第１のガスは、モノアミノシランを含む。このように、モノアミノシランを含む第１のガスを用いてシリコンの反応前駆体の形成が行える。
一実施形態において、第１のガスのアミノシラン系ガスは、１〜３個のケイ素原子を有するアミノシランを含み得る。第１のガスのアミノシラン系ガスは、１〜３個のアミノ基を有するアミノシランを含み得る。このように第１のガスのアミノシラン系ガスには、１〜３個のケイ素原子を含むアミノシランを用いることができる。また、第１のガスのアミノシラン系ガスには、１〜３個のアミノ基を含むアミノシランを用いることができる。
一実施形態において、第４のガスは、ＮＦ３ガスおよびＯ２ガスを含む混合ガス、ＮＦ３ガス、Ｏ２ガス、Ｈ２ガスおよびＡｒガスを含む混合ガス、ＣＨ３Ｆガス、Ｏ２ガスおよびＡｒガスを含む混合ガスであり得る。このように、フッ素を含有する第４のガスが実現され得る。
以上説明したように、被処理体上のパターン形成において高精度の最小線幅のバラツキを抑制する方法が提供される。
図１は、一実施形態に係る方法の一の部分を示す流図である。 図２は、図１に示す方法の適用対象である被処理体を例示する断面図である。 図３は、図１に示す方法の実施に用いることが可能な処理システムの一例を示す図である。 図４は、図３に示す処理システムが備えることが可能なプラズマ処理装置の一例を示す図である。 図５は、図１に示す工程において区分けされた被処理体の主面の複数の領域の一部を、一例として模式的に示す図である。 図６は、図１に示す方法に含まれる工程であってトレンチ幅のバラツキを調節する工程の一例を示す流図である。 図７は、図６に示す工程において形成される膜の膜厚と被処理体の温度との関係を模式的に示す図である。 図８は、（ａ）部、（ｂ）部、（ｃ）部を備え、図６に示す工程における膜の形成の原理を示す図である。 図９は、図６に示す工程において膜が形成された後の被処理体の状態を示す断面図である。 図１０は、図１に示す方法に含まれ得る工程であってトレンチ幅を調節する工程の一例を示す流図である。 図１１は、図１０に示す工程において表面改質が行われた後の被処理体の状態を示す断面図である。 図１２は、図１０に示すシーケンスにおいてエッチングの等方性と異方性とが圧力によって影響され得ることを示す図である。 図１３は、図１０に示すシーケンスにおけるエッチングの等方性と圧力との関係を示す図である。 図１４は、図１０に示すシーケンスにおける表面改質の自己制御性を示す図である。 図１５は、（ａ）部、（ｂ）部、（ｃ）部を備え、図１０に示す工程におけるエッチングの原理を示す図である。 図１６は、図１０に示す工程においてエッチングが行われた後の被処理体の状態を示す断面図である。 図１７は、図１０に示すシーケンスの実行中における、膜に対するエッチング量と膜に形成される混合層の厚みとの変化を示す図である。 図１８は、図１に示す方法によって奏される効果を示す棒グラフである。 図１９は、（ａ）部、（ｂ）部を備え、図１に示す方法によって奏される効果の一例を示す棒グラフである。 図２０は、図１に示す方法を繰り返し実行する場合におけるトレンチ幅の変化の様子を模式的に示す図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一または相当の部分に対しては同一の符号を附すこととする。図１は、一実施形態に係る方法（以下、方法ＭＴという）の一の部分を示す流図である。図１に示す方法ＭＴは、被処理体（以下、ウエハＷという）を処理する方法の一実施形態である。図２は、図１に示す方法ＭＴの適用対象である被処理体（ウエハＷ）を例示する断面図である。
図２に示すウエハＷは、被処理層ＥＬと、被処理層ＥＬ上（被処理層ＥＬの表面ＥＬ１）に設けられたマスクＭＫと、マスクＭＫに設けられたトレンチ（トレンチとは、トレンチＴＲ１、トレンチＴＲ２等であり、本実施形態においては、窪み、凹部、穴等その他類似の形状を含み得る。以下同様。）とを備える。ウエハＷには複数のトレンチがウエハＷの表面に設けられている。本実施形態では、トレンチはマスクＭＫに設けられているが、トレンチがマスクＭＫに設けられている構成に限られない。
被処理層ＥＬの材料は、シリコンの酸化物を含んでおり、一実施形態において例えばＳｉＯ２を含み得る。マスクＭＫの材料は、一実施形態において例えばＴｉＮ等を含み得る。マスクＭＫには、開口を提供するパターンのトレンチ（ウエハＷの表面に設けられたトレンチと同じ意味）がフォトリソグラフィによって形成されている。一実施形態においてウエハＷには、互いにトレンチ幅が異なる二種類のトレンチ、すなわち図２に示すトレンチＴＲ１およびトレンチＴＲ２、が設けれれている。トレンチＴＲ１、トレンチＴＲ２は、互いにトレンチ幅が異なる。トレンチＴＲ１はトレンチ幅ＷＷ１ａを有し、トレンチＴＲ２はトレンチ幅ＷＷ１ｂを有する。図２に示すトレンチＴＲ１、トレンチＴＲ２において、トレンチ幅ＷＷ１ａの値は、トレンチ幅ＷＷ１ｂの値よりも小さい。トレンチＴＲ１は、ウエハＷの表面の中心部、ウエハＷの表面の中間部、ウエハＷの表面の端部（中間部は、中心部と端部との間にある）に亘って、概ねウエハＷの表面の全体に形成されている。トレンチＴＲ２は、ウエハＷの表面の中心部、ウエハＷの表面の中間部、ウエハＷの表面の端部に亘って、概ねウエハＷの表面の全体に形成されている。なお、ウエハＷの表面に設けられるトレンチの種類は、トレンチＴＲ１、トレンチＴＲ２の二種類に限られない。図２に示すトレンチＴＲ１、トレンチＴＲ２は、共に、同一の領域（後述する領域ＥＲであり、より具体的に、ウエハＷの表面の中心部、ウエハＷの表面の中間部、ウエハＷの表面の端部の何れかである）にある。
方法ＭＴ（被処理体を処理する方法）は、プラズマ処理装置を有する処理システムによって実行される。図３は、図１に示す方法ＭＴの実施に用いることが可能な処理システムの一例を示す図である。図３に示す処理システム１は、制御部Ｃｎｔ、台１１２ａ、台１１２ｂ、台１１２ｃ、台１１２ｄ、収容容器１１４ａ、収容容器１１４ｂ、収容容器１１４ｃ、収容容器１１４ｄ、ローダモジュールＬＭ、ロードロックチャンバＬＬ１、ロードロックチャンバＬＬ２、トランスファーチャンバ１１１、光学観察装置ＯＣ、プラズマ処理装置１０を備えている。
制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり、処理システム１の後述する各部を制御する。制御部Ｃｎｔは、搬送ロボットＲｂ１、搬送ロボットＲｂ２、光学観察装置ＯＣ、プラズマ処理装置１０等に接続されており、更に、後述する図４に示すプラズマ処理装置１０においては、マスフローコントローラ１２４、開閉バルブ１２６、高周波電源１５０Ａ、高周波電源１５０Ｂ、直流電源２２、スイッチ２３、排気装置５０、高周波電源６４、整合器６８、静電チャックＥＳＣ、ヒータ電源ＨＰ、チラーユニット等に接続されている。
制御部Ｃｎｔは、方法ＭＴの各工程において処理システム１の各部を制御するためのコンピュータプログラム（入力されたレシピに基づくプログラム）に従って動作し、制御信号を送出する。制御部Ｃｎｔからの制御信号により、処理システム１の各部、例えば、搬送ロボットＲｂ１、搬送ロボットＲｂ２、光学観察装置ＯＣ、および、プラズマ処理装置１０の各部を制御する。図４に示すプラズマ処理装置１０においては、制御部Ｃｎｔは、制御部Ｃｎｔからの制御信号により、ガス供給源１２２から供給されるガスの選択および流量、排気装置５０の排気、高周波電源１５０Ａおよび高周波電源１５０Ｂからの電力供給、高周波電源６４からの電力供給、ヒータ電源ＨＰからの電力供給、チラーユニットからの冷媒流量および冷媒温度、等を制御することが可能である。なお、本明細書において開示される方法ＭＴの各工程は、制御部Ｃｎｔによる制御によって処理システム１の各部を動作させることによって実行され得る。制御部Ｃｎｔの記憶部には、方法ＭＴを実行するためのコンピュータプログラム、および、方法ＭＴの実行に用いられる各種のデータ（例えば、後述する対応データＤＴ）が、読出し自在に格納されている。
台１１２ａ〜１１２ｄは、ローダモジュールＬＭの一縁に沿って配列されている。台１１２ａ〜１１２ｄのそれぞれの上には、収容容器１１４ａ〜１１４ｄがそれぞれ設けられている。収容容器１１４ａ〜１１４ｄ内には、ウエハＷが収容され得る。
ローダモジュールＬＭ内には、搬送ロボットＲｂ１が設けられている。搬送ロボットＲｂ１は、収容容器１１４ａ〜１１４ｄの何れかに収容されているウエハＷを取り出して、ウエハＷを、ロードロックチャンバＬＬ１またはロードロックチャンバＬＬ１に搬送する。
ロードロックチャンバＬＬ１およびロードロックチャンバＬＬ２は、ローダモジュールＬＭの別の一縁に沿って設けられており、ローダモジュールＬＭに接続されている。ロードロックチャンバＬＬ１およびロードロックチャンバＬＬ２は、予備減圧室を構成している。ロードロックチャンバＬＬ１およびロードロックチャンバＬＬ２は、トランスファーチャンバ１１１にそれぞれ接続されている。
トランスファーチャンバ１１１は、減圧可能なチャンバであり、トランスファーチャンバ１１１内には搬送ロボットＲｂ２が設けられている。トランスファーチャンバ１１１には、プラズマ処理装置１０が接続されている。搬送ロボットＲｂ２は、ロードロックチャンバＬＬ１またはロードロックチャンバＬＬ２からウエハＷを取り出して、当該ウエハＷをプラズマ処理装置１０に搬送する。
処理システム１は、光学観察装置ＯＣを備える。ウエハＷは、搬送ロボットＲｂ１および搬送ロボットＲｂ２によって、光学観察装置ＯＣとプラズマ処理装置１０との間で移動され得る。搬送ロボットＲｂ１によってウエハＷが光学観察装置ＯＣ内に収容され、光学観察装置ＯＣ内においてウエハＷの位置合わせが行われた後に、光学観察装置ＯＣは、ウエハＷのマスク（例えば図２等に示すマスクＭＫ等）のトレンチ（例えば図２等に示すトレンチＴＲ１、トレンチＴＲ２等）のトレンチ幅を測定し、測定結果を制御部Ｃｎｔに送信する。光学観察装置ＯＣでは、ウエハＷの表面の複数の領域ＥＲ（図５を参照して後述する）ごとに、トレンチ幅が測定され得る。
図４は、図３に示す処理システム１が備えることが可能なプラズマ処理装置１０の一例を示す図である。図４には、ウエハＷを処理する方法ＭＴの種々の実施形態で利用可能なプラズマ処理装置１０の断面構造が概略的に示されている。
図４に示すプラズマ処理装置１０は、ＩＣＰ（Inductively Coupled Plasma）型のプラズマ源を備える。プラズマ処理装置１０は、金属製（一実施形態において例えばアルミニウム製）の筒状（一実施形態において例えば円筒状）に形成された処理容器１９２を備える。処理容器１９２は、プラズマ処理が行われる処理空間Ｓｐを画成する。処理容器１９２の形状は円筒状に限られるものではなく、一実施形態において例えば箱状等の角筒状であってもよい。プラズマ処理装置１０のプラズマ源は、ＩＣＰ型に限るものではなく、例えば、ＥＣＲ(Electron Cyclotron Resonance)型、ＣＣＰ（Capacitively Coupled Plasma）型や、マイクロ波を用いたもの等であることができる。
処理容器１９２の底部には、ウエハＷを載置するための載置台ＰＤが設けられている。載置台ＰＤは、静電チャックＥＳＣ、下部電極ＬＥを備える。下部電極ＬＥは、第１プレート１８ａ、第２プレート１８ｂを備える。処理容器１９２は、処理空間Ｓｐを画成する。
支持部１４は、処理容器１９２の内側において、処理容器１９２の底部上に設けられる。支持部１４は、一実施形態において例えば、略円筒状の形状を備える。支持部１４は、一実施形態において例えば、絶縁材料から構成される。支持部１４を構成する絶縁材料は、石英のように酸素を含み得る。支持部１４は、処理容器１９２内において、処理容器１９２の底部から鉛直方向（処理容器１９２の天井の側（具体的には例えば板状誘電体１９４の側）から静電チャックＥＳＣ上に載置されたウエハＷの表面に向かう方向）に延在する。
載置台ＰＤは、処理容器１９２内に設けられる。載置台ＰＤは、支持部１４によって支持される。載置台ＰＤは、載置台ＰＤの上面において、ウエハＷを保持する。ウエハＷは、被処理体である。載置台ＰＤは、下部電極ＬＥおよび静電チャックＥＳＣを備える。
下部電極ＬＥは、第１プレート１８ａおよび第２プレート１８ｂを含む。第１プレート１８ａおよび第２プレート１８ｂは、一実施形態において例えばアルミニウム等の金属から構成される。第１プレート１８ａおよび第２プレート１８ｂは、一実施形態において例えば、略円盤状の形状を備える。第２プレート１８ｂは、第１プレート１８ａ上に設けられる。第２プレート１８ｂは、第１プレート１８ａに電気的に接続される。
静電チャックＥＳＣは、第２プレート１８ｂ上に設けられる。静電チャックＥＳＣは、一対の絶縁層の間、または、一対の絶縁シートの間において、導電膜の電極が配置された構造を備える。直流電源２２は、スイッチ２３を介して、静電チャックＥＳＣの電極に電気的に接続される。静電チャックＥＳＣは、直流電源２２からの直流電圧によって生じる静電力によって、ウエハＷを吸着する。これによって、静電チャックＥＳＣは、ウエハＷを保持することができる。
フォーカスリングＦＲは、ウエハＷのエッジおよび静電チャックＥＳＣを囲むように、第２プレート１８ｂの周縁部上に配置される。フォーカスリングＦＲは、エッチングの均一性を向上させるために設けられる。フォーカスリングＦＲは、エッチング対象の膜の材料によって適宜選択される材料から構成されており、一実施形態において例えば、石英から構成され得る。
冷媒流路２４は、第２プレート１８ｂの内部に設けられる。冷媒流路２４は、温調機構を構成する。冷媒流路２４には、処理容器１９２の外部に設けられるチラーユニットから配管２６ａを介して冷媒が供給される。冷媒流路２４に供給される冷媒は、配管２６ｂを介してチラーユニットに戻される。このように、冷媒流路２４には、冷媒が循環するように、供給される。この冷媒の温度を制御することによって、静電チャックＥＳＣによって支持されるウエハＷの温度が制御される。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、一実施形態において例えばＨｅガスを、静電チャックＥＳＣの上面とウエハＷの裏面との間に供給する。
プラズマ処理装置１０には、ウエハＷの温度を調節する温度調節部ＨＴが設けられている。温度調節部ＨＴは、静電チャックＥＳＣに内蔵されている。温度調節部ＨＴには、ヒータ電源ＨＰが接続されている。ヒータ電源ＨＰから温度調節部ＨＴに電力が供給されることにより、静電チャックＥＳＣの温度が調節され、静電チャックＥＳＣ上に載置されるウエハＷの温度が調節されるようになっている。なお、温度調節部ＨＴは、第２プレート１８ｂ内に埋め込まれていることもできる。
温度調節部ＨＴは、熱を発する複数の加熱素子と、当該複数の加熱素子のそれぞれの周囲の温度をそれぞれ検出する複数の温度センサとを備える。複数の加熱素子のそれぞれは、ウエハＷが静電チャックＥＳＣ上に位置合わせされて載置されている場合に、ウエハＷの主面ＦＷの複数の領域ＥＲ（後述）ごとに、設けられている。制御部Ｃｎｔは、ウエハＷが静電チャックＥＳＣ上に位置合わせされて載置されている場合に、ウエハＷの表面の複数の領域ＥＲのそれぞれに対応する加熱素子および温度センサを領域ＥＲと関連付けて認識する。制御部Ｃｎｔは、領域ＥＲと、領域ＥＲに対応する加熱素子および温度センサとを、複数の領域ごと（複数の領域ＥＲごと）に、一実施形態において例えば数字や文字等の番号等によって、識別し得る。制御部Ｃｎｔは、一の領域ＥＲの温度を、当該一の領域ＥＲに対応する箇所に設けられた温度センサによって検出し、当該一の領域ＥＲに対する温度調節を、当該一の領域ＥＲに対応する箇所に設けられた加熱素子によって行う。なお、ウエハＷが静電チャックＥＳＣ上に載置されている場合に一の温度センサによって検出される温度は、ウエハＷのうち当該温度センサ上の領域ＥＲの温度と同様である。
板状誘電体１９４は、載置台ＰＤの上方において、載置台ＰＤと対向配置される。下部電極ＬＥと板状誘電体１９４とは、互いに略平行に設けられる。板状誘電体１９４と下部電極ＬＥとの間には、処理空間Ｓｐが提供される。処理空間Ｓｐは、プラズマ処理をウエハＷに行うための空間領域である。
プラズマ処理装置１０では、処理容器１９２の内壁に沿ってデポシールド４６が着脱自在に設けられている。デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１９２にエッチング副生物（デポ）が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。デポシールドは、Ｙ２Ｏ３の他に、一実施形態において例えば、石英のように酸素を含む材料から構成され得る。
排気プレート４８は、処理容器１９２の底部側であって、且つ、支持部１４と処理容器１９２の側壁との間に設けられている。排気プレート４８は、一実施形態において例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することによって構成され得る。排気口１２ｅは、排気プレート４８の下方において、処理容器１９２に設けられている。排気装置５０は、排気管５２を介して排気口１２ｅに接続される。排気装置５０は、ターボ分子ポンプ等の真空ポンプを備えており、処理容器１９２内の空間を所望の真空度まで減圧することができる。高周波電源６４は、ウエハＷにイオンを引き込むための高周波電力、すなわち高周波バイアス電力を発生する電源であり、４００［ｋＨｚ］〜４０．６８［ＭＨｚ］の範囲内の周波数、一例においては１３［ＭＨｚ］の高周波バイアス電力を発生する。高周波電源６４は、整合器６８を介して下部電極ＬＥに接続される。整合器６８は、高周波電源６４の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスとを整合させるための回路である。
処理容器１９２の天井部には、一実施形態において例えば石英ガラスやセラミック等で構成された板状誘電体１９４が載置台ＰＤに対向するように設けられている。具体的には、板状誘電体１９４は、一実施形態において例えば円板状に形成され、処理容器１９２の天井部に形成された開口を塞ぐように気密に取り付けられている。処理空間Ｓｐは、プラズマ源によってプラズマが生成される空間である。処理空間Ｓｐは、ウエハＷが載置される空間である。
処理容器１９２には、後述の第１のガスＧ１、第２のガス、第３のガス、および第４のガスを供給するガス供給部１２０が設けられている。ガス供給部１２０は、上述した処理空間Ｓｐへ、第１のガス〜第４のガスを供給する。処理容器１９２の側壁部にはガス導入口１２１が形成されており、ガス導入口１２１にはガス供給配管１２３を介してガス供給源１２２が接続されている。ガス供給配管１２３の途中には第１のガス〜第４のガスの流量を制御する流量制御器（例えば、マスフローコントローラ１２４、および、開閉バルブ１２６）が介在している。このようなガス供給部１２０によれば、ガス供給源１２２から出力される第１のガス〜第４のガスは、マスフローコントローラ１２４によって予め設定された流量に制御されて、ガス導入口１２１から処理容器１９２の処理空間Ｓｐへ供給される。
なお、図４では説明を簡単にするため、ガス供給部１２０を一系統のガスラインを用いて表現しているが、ガス供給部１２０は、複数のガス種を供給する構成を備える。図４に示すガス供給部１２０は、一例として、処理容器１９２の側壁部からガスを供給する構成を備えているが、ガス供給部１２０は、図４に示す構成に限られない。例えば、ガス供給部１２０は、処理容器１９２の天井部からガスを供給する構成を備えることもできる。ガス供給部１２０がこのような構成を備える場合には、例えば、板状誘電体１９４の例えば中央部にガス導入口が形成され、このガス導入口からガスが供給され得る。
処理容器１９２の底部には、処理容器１９２内の雰囲気を排出する排気装置５０が排気管５２を介して接続されている。排気装置５０は、例えば真空ポンプによって構成され、処理容器１９２内の圧力を予め設定された圧力にし得る。
処理容器１９２の側壁部にはウエハ搬出入口１３４が設けられており、ウエハ搬出入口１３４にはゲートバルブ１３６が設けられている。例えばウエハＷが搬入される際には、ゲートバルブ１３６が開かれ、図示しない搬送アーム等の搬送機構によってウエハＷが処理容器１９２内の載置台ＰＤ上に載置された後に、ゲートバルブ１３６が閉じられて、ウエハＷの処理が開始される。
処理容器１９２の天井部には、板状誘電体１９４の上側面（外側面）に、平面状の高周波アンテナ１４０と、高周波アンテナ１４０を覆うシールド部材１６０とが設けられる。一実施形態における高周波アンテナ１４０は、板状誘電体１９４の中央部に配置されている内側アンテナ素子１４２Ａと、内側アンテナ素子１４２Ａの外周を囲むように配置されている外側アンテナ素子１４２Ｂとを備える。内側アンテナ素子１４２Ａ、外側アンテナ素子１４２Ｂのそれぞれは、一実施形態において例えば、銅、アルミニウム、ステンレス等の導体であり、渦巻きコイル状の形状を備える。
内側アンテナ素子１４２Ａ、外側アンテナ素子１４２Ｂは、共に、複数の挟持体１４４に挟持されて一体となっている。挟持体１４４は、一実施形態において例えば、棒状の形状を備えている。挟持体１４４は、内側アンテナ素子１４２Ａの中央付近から外側アンテナ素子１４２Ｂの外側に張り出すように放射線状に配置されている。
シールド部材１６０は、内側シールド壁１６２Ａと外側シールド壁１６２Ｂとを備える。内側シールド壁１６２Ａは、内側アンテナ素子１４２Ａを囲むように、内側アンテナ素子１４２Ａと外側アンテナ素子１４２Ｂとの間に設けられている。外側シールド壁１６２Ｂは、外側アンテナ素子１４２Ｂを囲むように設けられており、筒状の形状を備える。従って、板状誘電体１９４の上側面は、内側シールド壁１６２Ａの内側の中央部（中央ゾーン）と、内側シールド壁１６２Ａと外側シールド壁１６２Ｂとの間の周縁部（周縁ゾーン）とに分けられる。
内側アンテナ素子１４２Ａ上には、内側シールド壁１６２Ａの開口を塞ぐように円板状の内側シールド板１６４Ａが設けられている。外側アンテナ素子１４２Ｂ上には、内側シールド壁１６２Ａと外側シールド壁１６２Ｂとの間の開口を塞ぐようにドーナツ板状の外側シールド板１６４Ｂが設けられている。
シールド部材１６０の形状は、円筒状に限られるものではない。シールド部材１６０の形状は、一実施形態において例えば、角筒状等の他の形状であることができ、または、処理容器１９２の形状に合わせられたものであることができる。ここでは、処理容器１９２が一実施形態において例えば略円筒状の形状を備えるので、当該円筒形状に合わせてシールド部材１６０も略円筒状の形状を備える。処理容器１９２が略角筒状の形状を備えている場合には、シールド部材１６０も略角筒状の形状を備える。
内側アンテナ素子１４２Ａ、外側アンテナ素子１４２Ｂのそれぞれには、高周波電源１５０Ａ、高周波電源１５０Ｂのそれぞれが別々に接続されている。これにより、内側アンテナ素子１４２Ａ、外側アンテナ素子１４２Ｂのそれぞれには、同じ周波数または異なる周波数の高周波を印加できる。例えば、高周波電源１５０Ａから一実施形態において例えば２７［ＭＨｚ］等の周波数の高周波が予め設定されたパワー［Ｗ］で内側アンテナ素子１４２Ａに供給されると、処理容器１９２内に形成された誘導磁界によって、処理容器１９２内に導入されたガスが励起され、ウエハＷ上の中央部にドーナツ型のプラズマが生成され得る。また、高周波電源１５０Ｂから一実施形態において例えば２７［ＭＨｚ］等の周波数の高周波が予め設定されたパワー［Ｗ］で外側アンテナ素子１４２Ｂに供給されると、処理容器１９２内に形成された誘導磁界によって、処理容器１９２内に導入されたガスが励起され、ウエハＷ上の周縁部に別のドーナツ型のプラズマが生成され得る。高周波電源１５０Ａ、高周波電源１５０Ｂのそれぞれから出力される高周波は、上述した周波数に限られるものではなく、様々な周波数の高周波が、高周波電源１５０Ａ、高周波電源１５０Ｂのそれぞれから供給され得る。なお、高周波電源１５０Ａ、高周波電源１５０Ｂのそれぞれから出力される高周波に応じて、内側アンテナ素子１４２Ａ、外側アンテナ素子１４２Ｂの電気的長さを調節する必要がある。内側シールド板１６４Ａ、外側シールド板１６４Ｂのそれぞれでは、アクチュエータ１６８Ａ、アクチュエータ１６８Ｂによって別々に高さが調節できる。
以下、図１、図６、図１０等を参照して、プラズマ処理装置１０を備える処理システム１において実施される形態を例にとって、方法ＭＴについて詳細に説明する。なお、方法ＭＴは、処理システム１とは異なる他の処理システムにおいて実施されることも可能であり、そのような処理システムは、プラズマ処理装置１０以外の他のプラズマ処理装置を備えることが可能である。
まず、図１に戻って説明する。方法ＭＴは、基本工程を備える。基本工程は、工程ＳＴ１（第１工程）、工程ＳＴ２、工程ＳＴ３（第２工程）、工程ＳＴ４、工程ＳＴ５（第３工程）を備える。図１に示すように、基本工程は、工程ＳＴ３の実行後および工程ＳＴ５の実行後に工程ＳＴ１に戻る。工程ＳＴ１は、ウエハＷの複数のトレンチ（トレンチＴＲ１、トレンチＴＲ２を含む。以下同様。）のトレンチ幅を測定する。より具体的に、工程ＳＴ１において、制御部Ｃｎｔは、処理システム１の光学観察装置ＯＣを用いて、トレンチＴＲ１、トレンチＴＲ２等ごとに、更に、ウエハＷの表面の複数の領域ＥＲごとにトレンチ幅の値を測定する。ウエハＷの表面は、方法ＭＴにおいて（制御部Ｃｎｔが行う処理において）、図５に示すように複数の領域ＥＲに区分けされている。図５は、一実施形態に係る方法ＭＴにおいて区分けされたウエハＷの表面の複数の領域ＥＲの一部を、一例として模式的に示す図である。複数の領域ＥＲは、互いに重ならない。複数の領域ＥＲは、ウエハＷの表面を被覆する。領域ＥＲの形状は、一実施形態において例えば、ウエハＷの表面の中心に対し略同心円に延存する領域、または、格子状の領域、等であり得るが、これに限らない。
工程ＳＴ１に引き続く工程ＳＴ２において、制御部Ｃｎｔは、工程ＳＴ１において領域ＥＲごとに測定されたトレンチ幅と領域ＥＲごとに予め設定されたトレンチ幅の基準値（当該基準値はトレンチＴＲ１、トレンチＴＲ２のそれぞれに対して個別に設定されるが、説明簡略化のため単に基準値と総称する。）との差分値と、工程ＳＴ１において測定されたトレンチ幅のウエハＷの表面におけるバラツキ（より具体的には、一実施形態において例えば当該差分値のウエハＷの表面におけるバラツキ）と、を算出し、当該バラツキが、予め設定された基準範囲内（当該基準範囲はトレンチＴＲ１、トレンチＴＲ２のそれぞれに対して個別に設定されるが、説明簡略化のため単に基準範囲と総称する。）にあるか否かを判定する。当該バラツキは、工程ＳＴ１において領域ＥＲごとに測定されたトレンチＴＲ１、トレンチＴＲ２のそれぞれのトレンチ幅の測定値のバラツキであり、一実施形態において例えば標準偏差等が用いられ得る。当該バラツキは、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて、ウエハＷの面内におけるトレンチ幅の均一性を表しており、一実施形態においてより具体的に、ウエハＷの面内にある全べてのトレンチＴＲ１のトレンチ幅の値の標準偏差と、ウエハＷの面内にある全てのトレンチＴＲ２のトレンチ幅の値の標準偏差とによって表される。
トレンチＴＲ１、トレンチＴＲ２のそれぞれにおける上記したバラツキの基準範囲として、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて単一の範囲が用いられる場合、または、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて複数の範囲が用いられる場合、の何れの場合であってもよい。複数の基準範囲は、例えば、図１に示す方法ＭＴを繰り返し実行する場合に用いられ得る。この場合、方法ＭＴの実行ごとに、異なる基準範囲が用いられ得る。方法ＭＴを繰り返し実行する場合については、後に詳述する。
工程ＳＴ２において、ウエハＷの面内におけるトレンチＴＲ１のトレンチ幅のウエハＷの表面におけるバラツキ、および、ウエハＷの面内におけるトレンチＴＲ２のトレンチ幅のウエハＷの表面におけるバラツキがそれぞれの基準範囲内に無いと判定された場合（工程ＳＴ２：ＮＯ）、工程ＳＴ３に移行し、ウエハＷの面内におけるトレンチＴＲ１のトレンチ幅のバラツキ、および、ウエハＷの面内におけるトレンチＴＲ２のトレンチ幅のバラツキがそれぞれの基準範囲内にあると判定された場合（工程ＳＴ２：ＹＥＳ）、工程ＳＴ４に移行する。
工程ＳＴ２：ＮＯに引き続く工程ＳＴ３において、ウエハＷの表面におけるトレンチ幅のバラツキを調節する処理を実行する。工程ＳＴ３では、工程ＳＴ１において測定したウエハＷの表面におけるトレンチ幅のバラツキが予め設定された基準範囲内にない場合（工程ＳＴ２：ＮＯ）にトレンチ幅を調節することによって当該バラツキを調節する。工程ＳＴ３において、ウエハＷの表面におけるトレンチ幅のバラツキの調節は、当該バラツキを低減するように、ウエハＷの表面に（特に各トレンチ内に）膜（後述の図９等に示す膜ＬＡ）を形成することによって実現される。工程ＳＴ３の詳細については、後に図６を参照して詳述する。工程ＳＴ３の実行後には、再び工程ＳＴ１に戻って、工程ＳＴ１以降の処理を繰り返す。
工程ＳＴ２：ＹＥＳに引き続く工程ＳＴ４において、ウエハＷの表面におけるトレンチ幅のバラツキが低減された後に、当該トレンチ幅が、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて予め設定された基準幅よりも狭いか否かについて判定する。トレンチＴＲ１、トレンチＴＲ２の少なくとも一方においてトレンチ幅が基準幅よりも狭い場合（工程ＳＴ４：ＹＥＳ）、工程ＳＴ５に移行し、トレンチＴＲ１、トレンチＴＲ２の何れにおいてもトレンチ幅が基準幅以上の場合（工程ＳＴ４：ＮＯ）、方法ＭＴの処理を終了する。
工程ＳＴ４：ＹＥＳに引き続く工程ＳＴ５では、工程ＳＴ１において測定したウエハＷの表面におけるバラツキが基準範囲内にあり且つ工程ＳＴ１において測定したトレンチ幅がトレンチＴＲ１、トレンチＴＲ２の少なくとも一方において予め設定された基準幅よりも狭い場合にトレンチ幅を広げるエッチング処理を行う。より具体的に、工程ＳＴ５では、トレンチ幅を均一に広げるよう、工程ＳＴ３においてウエハＷの表面に形成された膜に対して等方的なエッチングを行う。工程ＳＴ５のエッチングによってエッチングされるエッチング量（工程ＳＴ３においてウエハＷの表面に形成された膜のうち工程ＳＴ５においてエッチングされる部分の厚み）は、全てのトレンチにおいて、均一（略同一）である。工程ＳＴ５の詳細については、後に図１０を参照して詳述する。工程ＳＴ５の実行後には、再び工程ＳＴ１に戻って、工程ＳＴ１以降の処理を繰り返す。
次に、図６を参照して、工程ＳＴ３について説明する。図６は、図１に示す方法ＭＴに含まれる工程であってトレンチ幅のバラツキを調節する工程ＳＴ３の一例を示す流図である。工程ＳＴ３は、工程ＳＴ３ａ、工程ＳＴ３ｂ、工程ＳＴ３ｃ（第４工程）、シーケンスＳＱ１（第１シーケンス）、工程ＳＴ３ｈ、工程ＳＴ３ｉを備える。工程ＳＴ３ｃではウエハＷの表面の温度を複数の領域ＥＲごとに調節し、工程ＳＴ３ｃに引き続くシーケンスＳＱ１および工程ＳＴ３ｈの膜形成処理（第５工程）では温度調節後のウエハＷの表面にＡＬＤ（Atomic Layer Deposition）法を用いてウエハＷのトレンチの内面に膜ＬＡを形成する膜形成処理を行う。シーケンスＳＱ１は、工程ＳＴ３ｄ（第６工程）、工程ＳＴ３ｅ（第７工程）、工程ＳＴ３ｆ（第８工程）、工程ＳＴ３ｇ（第９工程）を備える。
より具体的に、工程ＳＴ２：ＮＯ（図１）に引き続く工程ＳＴ３ａでは、ウエハＷは、光学観察装置ＯＣからプラズマ処理装置１０に、搬送ロボットＲｂ１および搬送ロボットＲｂ２によって移動され、ウエハＷがプラズマ処理装置１０の処理容器１９２内に搬入される。工程ＳＴ３ａに引き続く工程ＳＴ３ｂでは、プラズマ処理装置１０の処理容器１９２内に搬入されたウエハＷは、静電チャックＥＳＣ上に位置合わせされて載置される。
工程ＳＴ３ｃの後に実行するシーケンスＳＱ１および工程ＳＴ３ｈの膜形成処理において形成される膜の膜厚はウエハＷの表面の温度に応じて増減するので、工程ＳＴ３ｂに引き続く工程ＳＴ３ｃでは、ウエハＷの表面の複数の領域ＥＲごとに、温度調節部ＨＴを用いてウエハＷの表面の温度を調節する。図７は、図６に示す工程において形成される膜の膜厚とウエハＷの表面の温度との関係を模式的に示す図である。図７に示す線ＧＲａは、図６に示す工程において形成される膜の膜厚と、当該膜が形成されるウエハＷの表面の温度との対応を示しており、アレニウス（Arrhenius）の式（アレニウスプロット）に対応している。図７の横軸は、工程ＳＴ３によって膜が形成されるウエハＷの表面の温度を表している。図７の縦軸は、工程ＳＴ３によって形成される膜の膜厚を表している。特に、図７の横軸に示す膜厚は、工程ＳＴ３において用いられるＡＬＤ法における自己制御（self-limited）領域に至る時間以上の時間で形成される膜の膜厚である。図７に示すように、ウエハＷの表面の温度が値Ｔ１の場合に、ウエハＷの当該表面に形成される膜の膜厚は値Ｗ１となり、ウエハＷの当該表面の温度が値Ｔ２（Ｔ２＞Ｔ１）の場合にウエハＷの当該表面に形成される膜の膜厚は値Ｗ２（Ｗ２＞Ｗ１）となる。このように、ＡＬＤ法を用いた場合、表面温度を高くする程、当該表面に形成される膜の膜厚を厚くすることができる。従って、工程ＳＴ３ｃにおいてウエハＷの表面の温度を調節した後にシーケンスＳＱ１および工程ＳＴ３ｈの膜形成処理を行えば、当該膜形成処理によって形成される膜によって、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて、ウエハＷの表面におけるトレンチ幅のバラツキが低減され得る（面内均一性が向上する）。換言すれば、工程ＳＴ３ｃにけるウエハＷの表面の温度の調節は、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて、工程ＳＴ３ｃ後に行われるシーケンスＳＱ１および工程ＳＴ３ｈの膜形成処理によって形成される膜によってウエハＷの表面におけるトレンチ幅のバラツキが低減されるように行われる。
工程ＳＴ３ｃにおいて、制御部Ｃｎｔは、シーケンスＳＱ１および工程ＳＴ３ｈの膜形成処理におけるウエハＷの表面の温度とトレンチの内面に堆積する膜（シーケンスＳＱ１および工程ＳＴ３ｈの膜形成処理によって形成される膜であって膜ＬＡに含まれる膜）の膜厚との対応を示す予め取得された対応データＤＴを用いて、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて、当該膜の形成によってウエハＷの表面におけるトレンチ幅のバラツキを低減するようにウエハＷの表面の温度を複数の領域ＥＲごとに調節する。対応データＤＴは、ウエハＷの表面の温度ごとにシーケンスＳＱ１および工程ＳＴ３ｈの膜形成処理と同一の条件（ウエハＷの表面の温度を除いた条件）のもとでマスクＭＫの表面ＭＫ１およびマスクＭＫに設けられたトレンチの内面に膜（図９等に示す膜ＬＡ）を堆積させることによって予め得られたデータであり、制御部Ｃｎｔの記憶部に読出し自在に格納されている。すなわち、工程ＳＴ３ｃにおいて、制御部Ｃｎｔは、処理容器１９２内に搬入されたウエハＷの表面の複数の領域ＥＲごとの温度が、工程ＳＴ２において複数の領域ＥＲごとに算出された差分値の膜厚に対応する温度となるように、ウエハＷの表面の温度を、温度調節部ＨＴと対応データＤＴとを用いて、複数の領域ＥＲごとに調節する。工程ＳＴ３ｃによって温度調節されたウエハＷの表面（表面ＭＫ１、および、ウエハＷのトレンチの内面を含む）に対しシーケンスＳＱ１および工程ＳＴ３ｈの膜形成処理を行うことによって、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて、ウエハＷの表面におけるトレンチ幅のバラツキが低減され得る。
以上説明したように、工程ＳＴ３ｃに引き続くシーケンスＳＱ１および工程ＳＴ３ｈの一連の工程は、処理容器１９２内に搬入されたウエハＷの表面（マスクＭＫの表面ＭＫ１、および、ウエハＷのトレンチの内面）に膜（膜ＬＡ）を形成する膜形成工程である。シーケンスＳＱ１および工程ＳＴ３ｈの膜形成処理は、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて、複数の領域ＥＲごとにウエハＷの表面におけるトレンチ幅のバラツキを低減するようにＡＬＤ法と同様の方法によってシリコン酸化膜（膜ＬＡ）をウエハＷの表面上に形成する工程である。シーケンスＳＱ１の工程ＳＴ３ｄの実行中には、工程ＳＴ３ｃにおいて複数の領域ＥＲごとに調節されたウエハＷの表面の温度が維持される。このため、膜形成処理によって形成される膜（膜ＬＡ）は複数の領域ＥＲごとに（より具体的に、例えば、ウエハＷの表面の中心部、ウエハＷの表面の中間部、ウエハＷの表面の端部ごとに）異なった膜厚になり得るが、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて、ウエハＷの表面におけるトレンチ幅のバラツキは低減され得る。
膜形成処理（シーケンスＳＱ１および工程ＳＴ３ｈ）の詳細を説明する。工程ＳＴ３ｄでは、処理容器１９２内に第１のガスＧ１を供給する。具体的には、工程ＳＴ３ｄでは、図８の（ａ）部に示すように、処理容器１９２内に、シリコンを含有する第１のガスＧ１を導入する。
第１のガスＧ１は、有機含有されたアミノシラン系ガスを含む。第１のガスＧ１は、アミノシラン系ガスとして、アミノ基の数が比較的に少ない分子構造のものが用いられることができ、一実施形態において例えばモノアミノシラン（Ｈ３−Ｓｉ−Ｒ（Ｒは有機を含んでおり置換されていても良いアミノ基））が用いられ得る。また、第１のガスＧ１として用いられる上記のアミノシラン系ガスは、１〜３個のケイ素原子を有し得るアミノシランを含むことができ、または、１〜３個のアミノ基を有するアミノシランを含むことができる。１〜３個のケイ素原子を有するアミノシランは、１〜３個のアミノ基を有するモノシラン（モノアミノシラン）、１〜３個のアミノ基を有するジシラン、または、１〜３個のアミノ基を有するトリシランであり得る。さらに、上記のアミノシランは、置換されていてもよいアミノ基を有し得る。さらに、上記のアミノ基は、メチル基、エチル基、プロピル基、および、ブチル基の何れかによって置換され得る。さらに、上記のメチル基、エチル基、プロピル基、または、ブチル基は、ハロゲンによって置換され得る。ガス供給源１２２の複数のガスソースのうち選択したガスソースから有機含有されたアミノシラン系ガスの第１のガスＧ１を処理容器１９２内に供給する。工程ＳＴ３ｄにおける処理時間は、ＡＬＤ法の自己制御領域に至る時間以上の時間である。
第１のガスＧ１の分子は、図８の（ｂ）部に示すように、反応前駆体（層Ｌｙ１）としてウエハＷの表面（マスクＭＫの表面ＭＫ１、および、ウエハＷのトレンチの内面）に付着する。工程ＳＴ３ｄでは、第１のガスＧ１のプラズマを生成しない。第１のガスＧ１の分子は、化学結合に基づく化学吸着によってウエハＷの表面に付着するのであり、プラズマは用いられない。なお、第１のガスＧ１としては、工程ＳＴ３ｃで複数の領域ＥＲごとに調節された温度のもとで化学結合によってウエハＷの表面に付着可能であって且つシリコンを含有するものであれば利用され得る。
一方、例えば第１のガスＧ１にモノアミノシランが選択される場合、モノアミノシランが選択される理由としては、モノアミノシランが比較的に高い電気陰性度を有し且つ極性を有する分子構造を有することによって化学吸着が比較的に容易に行われ得る、ということに更に起因する。第１のガスＧ１の分子がウエハＷの表面に付着することによって形成される反応前駆体の層Ｌｙ１は、当該付着が化学吸着であるために単分子層（単層）に近い状態となる。モノアミノシランのアミノ基（Ｒ）が小さいほど、ウエハＷの表面に吸着される分子の分子構造も小さくなるので、分子の大きさに起因する立体障害が低減され、よって、第１のガスＧ１の分子がウエハＷの表面に複数の領域ＥＲごとに当該領域ＥＲの温度に応じて均一に吸着でき、層Ｌｙ１はウエハＷの表面に対し複数の領域ＥＲごとに当該領域ＥＲの温度に応じて均一な膜厚で形成され得る。
以上のように、第１のガスＧ１が有機を含んだアミノシラン系ガスを含むので、工程ＳＴ３ｄによって、シリコンの反応前駆体（層Ｌｙ１）がウエハＷの表面の原子層に沿って形成される。
工程ＳＴ３ｄに引き続く工程ＳＴ３ｅは、処理容器１９２内の処理空間Ｓｐをパージする。具体的には、工程ＳＴ３ｄにおいて供給された第１のガスＧ１が排気される。工程ＳＴ３ｅでは、パージガスとして窒素ガスまたは希ガス（一実施形態において例えばＡｒ等）ガスといった不活性ガスを処理容器１９２内に供給してもよい。すなわち、工程ＳＴ３ｅのパージは、不活性ガスを処理容器１９２内に流すガスパージ、または真空引きによるパージの何れであってもよい。工程ＳＴ３ｅでは、ウエハＷの表面上に過剰に付着した分子も除去され得る。以上によって、反応前駆体の層Ｌｙ１は、ウエハＷの表面の領域ＥＲの温度に応じて形成された極めて薄い分子層となる。
工程ＳＴ３ｅに引き続く工程ＳＴ３ｆでは、図８の（ｂ）部に示すように、処理容器１９２の処理空間Ｓｐ内で第２のガスのプラズマＰ１を生成する。第２のガスは、酸素原子を含有するガスを含み、一実施形態において例えば酸素ガスを含み得る。ガス供給源１２２の複数のガスソースのうち選択したガスソースから酸素原子を含有するガスを含む第２のガスを処理容器１９２内に供給する。そして、高周波電源１５０Ａおよび高周波電源１５０Ｂから高周波電力を供給する。排気装置５０を動作させることによって処理容器１９２内の処理空間Ｓｐの圧力を予め設定された圧力に設定する。このようにして、第２のガスのプラズマＰ１が処理空間Ｓｐ内において生成される。
図８の（ｂ）部に示すように、第２のガスのプラズマＰ１が生成されると、酸素の活性種、一実施形態において例えば酸素ラジカルが生成され、図８の（ｃ）部に示すように、シリコン酸化膜である層Ｌｙ２（図９等の膜ＬＡに含まれる層）が極めて薄い分子層として形成される。
以上のように、第２のガスが酸素原子を含むので、工程ＳＴ３ｆにおいて、当該酸素原子がウエハＷの表面に設けられるシリコンの反応前駆体（層Ｌｙ１）と結合することによって、ウエハＷの表面にシリコン酸化膜の層Ｌｙ２（図９等の膜ＬＡに含まれる層）が複数の領域ＥＲごとに領域ＥＲの温度に応じて異なった膜厚で形成され得る。従って、シーケンスＳＱ１においては、ＡＬＤ法と同様の方法によって、シリコン酸化膜の層Ｌｙ２（図９等の膜ＬＡに含まれる層）を、複数の領域ＥＲのそれぞれの温度に応じた膜厚でウエハＷの表面に形成することができる。
工程ＳＴ３ｆに引き続く工程ＳＴ３ｇでは、処理容器１９２内の処理空間Ｓｐをパージする。具体的には、工程ＳＴ３ｆにおいて供給された第２のガスが排気される。工程ＳＴ３ｇでは、パージガスとして窒素ガスまたは希ガス（一実施形態において例えばＡｒ等）といった不活性ガスを処理容器１９２内に供給してもよい。すなわち、工程ＳＴ３ｇのパージは、不活性ガスを処理容器１９２内に流すガスパージ、または真空引きによるパージの何れであってもよい。
シーケンスＳＱ１に引き続く工程ＳＴ３ｈでは、シーケンスＳＱ１の繰り返し回数が、予め設定された回数に達したか否かを判定し、当該回数に達していないと判定した場合（工程ＳＴ３ｈ：ＮＯ）、シーケンスＳＱ１を再び実行し、当該回数に達したと判定した場合（工程ＳＴ３ｈ：ＹＥＳ）、工程ＳＴ３ｉに移行する。すなわち、工程ＳＴ３ｈでは、シーケンスＳＱ１の繰り返し回数が予め設定された回数に達するまで、シーケンスＳＱ１の実行を繰り返し行って、ウエハＷの表面に対し、複数の領域ＥＲのそれぞれの温度に応じた膜厚の膜を、複数の領域ＥＲごとに形成する。工程ＳＴ３ｈによって制御されるシーケンスＳＱ１の繰り返し回数は、ウエハＷの表面に設けられた複数のトレンチのうち最もトレンチ幅の小さいトレンチが、シーケンスＳＱ１等の膜形成処理によって形成される膜によって閉塞せずに（少なくともトレンチの開口が閉塞せずに）、予め設定された基準幅よりも大きなトレンチ幅を有するように設定される。
図９に示すように、シーケンスＳＱ１および工程ＳＴ３ｈの膜形成処理によって、ウエハＷの表面（マスクＭＫの表面ＭＫ１およびウエハＷのトレンチの内面）に対し、膜ＬＡが形成される。膜ＬＡの形成後において、トレンチＴＲ１はトレンチ幅ＷＷ２ａを有し、トレンチＴＲ２はトレンチ幅ＷＷ２ｂを有する。トレンチＴＲ１において膜ＬＡの形成後のトレンチ幅ＷＷ２ａの値は膜ＬＡの形成前のトレンチ幅ＷＷ１ａの値よりも小さく、トレンチＴＲ２において膜ＬＡの形成後のトレンチ幅ＷＷ２ｂの値は膜ＬＡの形成前のトレンチ幅ＷＷ１ｂの値よりも小さい。図９に示すトレンチＴＲ１、トレンチＴＲ２は、図２に示すトレンチＴＲ１、トレンチＴＲ２にそれぞれ対応しており、共に、同一の領域ＥＲ（より具体的に、例えば、ウエハＷの表面の中心部、ウエハＷの表面の中間部、ウエハＷの表面の端部の何れか）にある。トレンチＴＲ１における膜ＬＡの膜厚ＷＦ１ａの値と、トレンチＴＲ２における膜ＬＡの膜厚ＷＦ１ｂの値とは、トレンチ幅の大小に依らずに、略同一である。
工程ＳＴ３ｈ：ＹＥＳに引き続く工程ＳＴ３ｉでは、ウエハＷは、プラズマ処理装置１０から光学観察装置ＯＣに、搬送ロボットＲｂ１および搬送ロボットＲｂ２によって搬出され、ウエハＷが光学観察装置ＯＣ内に搬入される。工程ＳＴ３ｉの後、工程ＳＴ３が終了し、工程ＳＴ１に戻って工程ＳＴ１以降の処理を再び実行する。
次に、図１０を参照して、工程ＳＴ５について説明する。図１０は、図１に示す方法ＭＴに含まれる工程であってトレンチ幅を調節する工程ＳＴ５の一例を示す流図である。工程ＳＴ５は、工程ＳＴ５ａ、工程ＳＴ５ｂ、シーケンスＳＱ２（第２シーケンス）、工程ＳＴ５ｇ、工程ＳＴ５ｈを備える。シーケンスＳＱ２は、工程ＳＴ５ｃ（第１０工程）、工程ＳＴ５ｄ（第１１工程）、工程ＳＴ５ｅ（第１２工程）、工程ＳＴ５ｆ（第１３工程）を備える。シーケンスＳＱ２および工程ＳＴ５ｇは、ＡＬＥ（Atomic Layer Etching）法と同様の方法によって窒素ガスによる表面改質を用いたエッチングを行って、トレンチ幅を広げるよう調節するエッチング処理である。
より具体的に、工程ＳＴ４：ＹＥＳ（図１）に引き続く工程ＳＴ５ａでは、ウエハＷは、光学観察装置ＯＣからプラズマ処理装置１０に、搬送ロボットＲｂ１および搬送ロボットＲｂ２によって移動され、ウエハＷがプラズマ処理装置１０の処理容器１９２内に搬入される。工程ＳＴ５ａに引き続く工程ＳＴ５ｂでは、プラズマ処理装置１０の処理容器１９２内に搬入されたウエハＷは、静電チャックＥＳＣ上に位置合わせされて載置される。なお、工程ＳＴ５は、工程ＳＴ３の実行に用いられたプラズマ処理装置１０とは異なるプラズマ処理装置を用いて実行されてもよい。
工程ＳＴ５ｂに引き続くシーケンスＳＱ２は、ＡＬＥ法と同様の方法によって、工程ＳＴ３においてウエハＷの表面に形成された膜ＬＡを、ウエハＷの表面に亘った全てのトレンチにおいて、等方的に、均一に、エッチングする。シーケンスＳＱ２のエッチングによってエッチングされるエッチング量（膜ＬＡのうちシーケンスＳＱ２においてエッチングされる部分の厚み）は、ウエハＷの表面に亘り全てのトレンチにおいて、均一（略同一）となる。シーケンスＳＱ２および工程ＳＴ５ｇの一連の工程は、工程ＳＴ３においてウエハＷの表面に形成された膜ＬＡを、ウエハＷの表面に亘った全てのトレンチにおいて、等方的に、均一にエッチングして、全てのトレンチのトレンチ幅を予め設定された基準幅に至るまで広げるエッチング処理である。
工程ＳＴ５ｃは、ウエハＷが収容されているプラズマ処理装置１０の処理容器１９２内において第３のガスのプラズマを生成し、該第３のガスのプラズマに含まれるイオンを含む混合層ＭＸを、膜ＬＡの表面（特にウエハＷのトレンチの内面に形成された膜ＬＡの表面）の原子層に、等方的に、均一に形成する。工程ＳＴ５ｃでは、膜ＬＡの表面の原子層に対し、第３のガスのプラズマに含まれるイオンを含む混合層ＭＸを、等方的に、均一に形成し得る。工程ＳＴ５ｃにおいて、ウエハＷが静電チャックＥＳＣ上に載置されている状態で、処理容器１９２内に第３のガスを供給し、当該第３のガスのプラズマを生成する。第３のガスは、窒素を含み、一実施形態において例えばＮ２ガスを含み得る。具体的には、ガス供給源１２２の複数のガスソースのうち選択したガスソースからＮ２ガスを含む第３のガスを処理容器１９２内に供給する。そして、高周波電源１５０Ａおよび高周波電源１５０Ｂから高周波電力を供給し、高周波電源６４から高周波バイアス電圧を供給し、排気装置５０を動作させることによって処理容器１９２内の処理空間Ｓｐの圧力を予め設定された値（設定値）に設定する。
工程ＳＴ５ｃにおける処理空間Ｓｐの圧力の設定値は、比較的に高く、２００［ｍＴｏｒｒ］以上であり、一実施形態において例えば４００［ｍＴｏｒｒ］であり得る。処理空間Ｓｐの圧力が、このように比較的に高い場合、第３のガスのプラズマに含まれる窒素原子のイオン（以下、窒素イオンという）が等方的に膜ＬＡの表面に接触し、膜ＬＡの表面が窒素イオンによって等方的に均一に改質され、よって、図１１に示すように、均一な（略同一の）厚みの混合層ＭＸがウエハＷの表面に亘って膜ＬＡの表面に一様に形成される。図１１に示すトレンチＴＲ１、トレンチＴＲ２は、図９に示すトレンチＴＲ１、トレンチＴＲ２にそれぞれ対応しており、共に、同一の領域ＥＲ（より具体的に、例えば、ウエハＷの表面の中心部、ウエハＷの表面の中間部、ウエハＷの表面の端部の何れか）にある。
図１２は、図１０に示すシーケンスＳＱ２におけるエッチングの等方性と異方性とが圧力によって影響され得ることを示す図である。図１２の左側の縦軸はエッチング量［ｎｍ］（膜ＬＡのうち工程ＳＴ５ｃによって表面改質された箇所の厚みであり、工程ＳＴ５ｃを含むシーケンスＳＱ２によるエッチングによって除去され得る部分の厚みに対応する）を表しており、図１２の右側の縦軸は縦横比（トレンチの底面側（縦）のエッチング量をトレンチの側面側（横）のエッチング量で割った値）を表している。図１２の線ＧＲｂ１はトレンチの底面側（縦）のエッチング量の変化を表しており、図１２の線ＧＲｂ２はトレンチの側面側（横）のエッチング量の変化を表しており、図１２の線ＧＲｂ３はトレンチの底面側（縦）のエッチング量をトレンチの側面側（横）のエッチング量で割った値（縦横比）の変化を表している。図１２の領域ＧＤａに示されている結果は、処理空間Ｓｐの圧力を４００［ｍＴｏｒｒ］とし、高周波電力の値を６００［Ｗ］とし、高周波バイアス電力の値を５０［Ｗ］とし、処理時間を３０［ｓ］として、工程ＳＴ５ｃを３０回実行することによって得られた結果である。図１２の領域ＧＤｂに示されている結果は、処理空間Ｓｐの圧力を２０［ｍＴｏｒｒ］とし、高周波電力の値を０［Ｗ］とし、高周波バイアス電力の値を５０［Ｗ］とし、処理時間を１０［ｓ］として、工程ＳＴ５ｃを２０回実行することによって得られた結果である。図１２に示すように、処理空間Ｓｐの圧力が４００［ｍＴｏｒｒ］程度の比較的に高い圧力の場合（領域ＧＤａに示されている結果）には、ＡＬＥ法を用いた表面改質によるシーケンスＳＱ２において、等方的なエッチングが実現され得る。
図１２に示す結果を、図１３を参照してより詳細に確認する。図１３は、図１０に示すシーケンスＳＱ２におけるエッチングの等方性と圧力との関係を示す図である。図１３の縦軸はエッチング量［ｎｍ］（膜ＬＡのうち工程ＳＴ５ｃによって表面改質された箇所の厚みであり、工程ＳＴ５ｃを含むシーケンスＳＱ２によるエッチングによって除去され得る部分の厚みに対応する）を表しており、図１３の横軸は処理空間Ｓｐの圧力［ｍＴｏｒｒ］を表している。図１３の線ＧＲｃ１はトレンチの底面側（縦）のエッチング量の変化を表しており、図１３の線ＧＲｃ２はトレンチの側面側（横）のエッチング量の変化を表しており、図１３の線ＧＲｃ３はトレンチの底面側（縦）のエッチング量をトレンチの側面側（横）のエッチング量で割った値（縦横比）の変化を表している。図１３に示すように、処理空間Ｓｐの圧力が２００［ｍＴｏｒｒ］以上の比較的に高い圧力（一実施形態において例えば４００［ｍＴｏｒｒ］程度）の場合に、ＡＬＥ法を用いた表面改質によるシーケンスＳＱ２において、十分に等方的なエッチングが実現され得る。
工程ＳＴ５ｃでは、以上のようにして、第３のガスのプラズマが処理容器１９２内において生成され、第３のガスのプラズマに含まれる窒素イオンが、高周波バイアス電力による鉛直方向（処理容器１９２の天井の側（具体的には例えば板状誘電体１９４の側）から静電チャックＥＳＣ上に載置されたウエハＷの表面に向かう方向）への引き込みよって、膜ＬＡの表面に接触し、膜ＬＡの表面が等方的に改質される。このように工程ＳＴ５ｃにおいて膜ＬＡの表面が、ウエハＷの表面に亘り均一な厚みの（略同一な厚みの）混合層ＭＸとなる。第３のガスが窒素を含み膜ＬＡがシリコンの酸化物（一実施形態において例えばＳｉＯ２）を含むので、混合層ＭＸの組成は、一実施形態において例えばＳｉＮ／ＳｉＯ２（ＳｉＯＮ）であり得る。
工程ＳＴ５ｃにおける処理時間は、ＡＬＥ法の自己制御領域に至る時間以上の時間である。図１４は、図１０に示すシーケンスＳＱ２（特に工程ＳＴ５ｃ）における表面改質の自己制御性を示す図である。図１４の横軸は表面改質（より具体的には工程ＳＴ５ｃで行われる処理）の処理時間［ｓ］を表し、図１４の縦軸はエッチング量［ｎｍ］（膜ＬＡのうち工程ＳＴ５ｃによって表面改質された箇所の厚み）を表している。図１４に示す結果は、処理空間Ｓｐの圧力を４００［ｍＴｏｒｒ］とし、高周波電力の値を６００［Ｗ］とし、高周波バイアス電力の値を５０［Ｗ］として、工程ＳＴ５ｃを実行することによって得られた結果である。図１４に示すように、工程ＳＴ５ｃによって行われる表面改質は自己制御性を伴う。すなわち、ＡＬＥ法の自己制御領域に至る時間以上の時間をかけて表面改質を行えば、ウエハＷの表面の場所（より具体的に、例えば、ウエハＷの表面の中心部、ウエハＷの表面の中間部、ウエハＷの表面の端部）によらず、更に、トレンチ幅の大小によらずに、等方的に、均一に表面改質が成され、等方的な、均一な混合層ＭＸが、ウエハＷの表面（マスクＭＫの表面ＭＫ１およびウエハＷのトンレンチ（トレンチＴＲ１、トレンチＴＲ２を含む）の内面）において、一様に形成され得る。
図１５は、（ａ）部、（ｂ）部、（ｃ）部を備え、図１０に示す工程におけるエッチングの原理を示す図である。図１５において、白抜きの円（白丸）は、膜ＬＡを構成する原子（一実施形態において例えばＳｉＯ２を構成する原子）を示しており、黒塗りの円（黒丸）は、第３のガスのプラズマに含まれる窒素イオンを示しており、円で囲まれた「×」は、後述の第４のガスのプラズマに含まれるラジカルを示している。図１５の（ａ）部に示すように、工程ＳＴ５ｃによって、第３のガスのプラズマに含まれる窒素イオン（黒塗りの円（黒丸））が、膜ＬＡの表面の原子層に等方的に供給される。このように、工程ＳＴ５ｃによって、膜ＬＡを構成する原子と第３のガスの窒素原子とを含む混合層ＭＸが、膜ＬＡの表面の原子層に形成される（図１５の（ａ）部と共に図１１も参照）。
以上のように、第３のガスが窒素を含むので、工程ＳＴ５ｃにおいて、膜ＬＡの表面の原子層（シリコンの酸化物の原子層）に窒素原子が供給され、シリコンの窒化物を含有する混合層ＭＸ（一実施形態において例えばＳｉＮ／ＳｉＯ２）が膜ＬＡの表面の原子層に形成され得る。
工程ＳＴ５ｃに引き続く工程ＳＴ５ｄでは、処理容器１９２内の処理空間Ｓｐをパージする。具体的には、工程ＳＴ５ｃにおいて供給された第３のガスが排気される。工程ＳＴ５ｄでは、パージガスとして希ガス（一実施形態において例えばＡｒガス等）といった不活性ガスを処理容器１９２に供給してもよい。すなわち、工程ＳＴ５ｄのパージは、不活性ガスを処理容器１９２内に流すガスパージ、または真空引きによるパージの何れであってもよい。
工程ＳＴ５ｄに引き続く工程ＳＴ５ｅでは、処理容器１９２内において第４のガスのプラズマを生成し、該プラズマに含まれるラジカルを用いたケミカルエッチングによって、混合層ＭＸの全てを除去する。これによって、膜ＬＡは、ウエハＷの表面に亘って（特に全てのトレンチの内面に設けられた膜ＬＡにおいて）、等方的に、均一に、エッチングされ得る。工程ＳＴ５ｅでは、工程ＳＴ５ｃにおける混合層ＭＸの形成後のウエハＷが静電チャックＥＳＣ上に載置されている状態において、処理容器１９２内に第４のガスを供給し、第４のガスのプラズマを生成する。工程ＳＴ５ｅにおいて生成される第４のガスのプラズマは、シリコンの窒化物を含む混合層ＭＸを除去するラジカルを含む。第４のガスは、フッ素を含み、一実施形態において例えば、ＮＦ３ガスおよびＯ２ガスを含む混合ガスであり得る。なお、第４のガスは、ＮＦ３ガス、Ｏ２ガス、Ｈ２ガス、および、Ａｒガスを含む混合ガス、ＣＨ３Ｆガス、Ｏ２ガス、および、Ａｒガスを含む混合ガス、等であることもできる。具体的には、ガス供給源１２２の複数のガスソースのうち選択したガスソースから上記の第４のガスが処理容器１９２内に供給され、高周波電源１５０Ａおよび高周波電源１５０Ｂから高周波電力が供給され、排気装置５０を動作させることによって処理容器１９２内の処理空間Ｓｐの圧力が予め設定された値に設定される。このようにして、第４のガスのプラズマが処理容器１９２内において生成される。
図１５の（ｂ）部に示すように、工程ＳＴ５ｅにおいて生成された第４のガスのプラズマ中のラジカル（図１５の（ｂ）部において、円で囲まれた「×」）は、膜ＬＡの表面の混合層ＭＸに接触し、膜ＬＡの表面に形成された混合層ＭＸに第４のガスの原子のラジカルが供給されて混合層ＭＸがケミカルエッチングによって膜ＬＡから除去され得る。
図１５の（ｃ）部および図１６に示すように、工程ＳＴ５ｃにおいて膜ＬＡの表面に形成された混合層ＭＸの全ては、第４のガスのプラズマに含まれるラジカルによって、膜ＬＡの表面から除去され得る。混合層ＭＸの除去後のトレンチＴＲ１のトレンチ幅ＷＷ３ａ（図１６）の値は混合層ＭＸの形成前のトレンチＴＲ１のトレンチ幅ＷＷ２ａ（図９）の値よりも大きく、混合層ＭＸの除去後のトレンチＴＲ２のトレンチ幅ＷＷ３ｂ（図１６）の値は混合層ＭＸの形成前のトレンチＴＲ２のトレンチ幅ＷＷ２ｂ（図９）の値よりも大きい。トレンチＴＲ１における混合層ＭＸの除去後の膜ＬＡの膜厚ＷＦ２ａ（図１６）の値はトレンチＴＲ１における混合層ＭＸの形成前の膜ＬＡの膜厚ＷＦ１ａ（図９）の値よりも小さく、トレンチＴＲ２における混合層ＭＸの除去後の膜ＬＡの膜厚ＷＦ２ｂ（図１６）の値はトレンチＴＲ２における混合層ＭＸの形成前の膜ＬＡの膜厚ＷＦ１ｂ（図９）の値よりも小さい。また、混合層ＭＸの厚みは、ウエハＷの表面に設けられた全てのトレンチにおいて均一（略同一）であるので、トレンチＴＲ１におけるトレンチ幅ＷＷ３ａ（図１６）の値からトレンチ幅ＷＷ２ａ（図９）の値を差し引いた値と、トレンチＴＲ２におけるトレンチ幅ＷＷ３ｂ（図１６）の値からトレンチ幅ＷＷ２ｂ（図９）の値を差し引いた値とは、略同一であり、混合層ＭＸの厚みの２倍の値に略同一である。このように、混合層ＭＸの除去によって、トレンチＴＲ１、トレンチＴＲ２は、方向ＤＲに広げられ、トレンチ幅が、ウエハＷの表面に亘って、ウエハＷの表面の場所（より具体的に、例えば、ウエハＷの表面の中心部、ウエハＷの表面の中間部、ウエハＷの表面の端部）によらず、更に、トレンチ幅の大小によらずに、等方的に、均一に大きくなる。なお、図１６に示すトレンチＴＲ１、トレンチＴＲ２は、図９に示すトレンチＴＲ１、トレンチＴＲ２にそれぞれ対応しており、共に、同一の領域ＥＲ（より具体的に、例えば、ウエハＷの表面の中心部、ウエハＷの表面の中間部、ウエハＷの表面の端部の何れか）にある。
工程ＳＴ５ｅに引き続く工程ＳＴ５ｆでは、処理容器１９２内の処理空間Ｓｐをパージする。具体的には、工程ＳＴ５ｅにおいて供給された第４のガスが排気される。工程ＳＴ５ｆでは、パージガスとして希ガス（一実施形態において例えばＡｒガス等）といった不活性ガスを処理容器１９２に供給してもよい。すなわち、工程ＳＴ５ｆのパージは、不活性ガスを処理容器１９２内に流すガスパージ、または真空引きによるパージの何れであってもよい。
シーケンスＳＱ２に引き続く工程ＳＴ５ｇでは、シーケンスＳＱ２の実行を終了するか否かを判定する。具体的には、工程ＳＴ５ｇでは、シーケンスＳＱ２の実行回数が予め設定された回数に達したか否かを判定する。シーケンスＳＱ２の実行回数の決定は、膜ＬＡに対するエッチング量を決定することである。シーケンスＳＱ２は、膜ＬＡに対するエッチング量が予め設定された値に至るまで膜ＬＡがエッチングされるように、繰り返し実行され得る。シーケンスＳＱ２の実行回数の増加に伴って、膜ＬＡに対するエッチング量も増加（ほぼ線形的に増加）する。従って、１回（単位サイクル）のシーケンスＳＱ２の実行によってエッチングされる膜ＬＡの厚み（１回の工程ＳＴ５ｃで形成される混合層ＭＸの厚み）とシーケンスＳＱ２の実行回数との積が予め設定された値となるように、シーケンスＳＱ２の実行回数が決定され得る。
図１７を参照して、シーケンスＳＱ２の実行中において生じる膜ＬＡに対するエッチング量の変化と膜ＬＡに形成される混合層ＭＸの厚みの変化とについて説明する。図１７の線ＧＬ１は、シーケンスＳＱ２の実行中において生じる膜ＬＡに対するエッチング量（任意単位）の変化を示しており、図１７の線ＧＬ２は、シーケンスＳＱ２の実行中において生じる混合層ＭＸの厚み（任意単位）の変化を示している。図１７の横軸は、シーケンスＳＱ２の実行中の時間を表しているが、工程ＳＴ５ｄの実行時間および工程ＳＴ５ｆの実行時間は図示簡略化のために省略されている。図１７に示すように、１回（単位サイクル）のシーケンスＳＱ２の実行において、工程ＳＴ５ｃの実行は、線ＧＬ２に示すように、混合層ＭＸの厚みが予め設定された値ＴＷになるまで行われる。工程ＳＴ５ｃにおいて形成される混合層ＭＸの厚みの値ＴＷは、高周波電源６４によって印加されるバイアス電力の値と、第３のガスのプラズマに含まれている窒素イオンの膜ＬＡに対する単位時間当たりのドーズ（dose）量と、工程ＳＴ５ｃの実行時間とによって決定され得る。
図１７に示すように、１回（単位サイクル）のシーケンスＳＱ２の実行において、工程ＳＴ５ｅの実行は、線ＧＬ１および線ＧＬ２に示すように、工程ＳＴ５ｃで形成された混合層ＭＸが全て除去されるまで行われる。工程ＳＴ５ｅの実行中においてタイミングＴＩに至るまでに、混合層ＭＸがケミカルエッチングによって全て除去される。タイミングＴＩは、工程ＳＴ５ｅにおいて行われるケミカルエッチングのエッチングレートによって決定され得る。タイミングＴＩは、工程ＳＴ５ｅの実行中に生じる。タイミングＴＩから工程ＳＴ５ｅの終了までの間において、混合層ＭＸの除去後におけるシリコンの酸化物の膜ＬＡは、第４のガスのプラズマによってはエッチングされない。すなわち、第４のガスのプラズマに含まれるラジカルを用いた場合、膜ＬＡを構成するシリコンの酸化物（一実施形態において例えばＳｉＯ２）に対するエッチングのエッチングレートは、混合層ＭＸに含まれるシリコンの窒化物（一実施形態において例えばＳｉＮ）に対するエッチングのエッチングレートに比較して極めて小さい。
工程ＳＴ５ｇにおいてシーケンスＳＱ２の実行回数が予め設定された回数に達していないと判定される場合には（工程ＳＴ５ｇ：ＮＯ）、シーケンスＳＱ２の実行が再び繰り返される。一方、工程ＳＴ５ｇにおいてシーケンスＳＱ２の実行回数が予め設定された回数に達していると判定される場合には（工程ＳＴ５ｇ：ＹＥＳ）、工程ＳＴ５ｈに移行する。工程ＳＴ５ｈにおいて、ウエハＷは、プラズマ処理装置１０から光学観察装置ＯＣに、搬送ロボットＲｂ１および搬送ロボットＲｂ２によって搬出され、ウエハＷが光学観察装置ＯＣ内に搬入される。工程ＳＴ５ｈの後、工程ＳＴ５が終了し、工程ＳＴ１に戻って工程ＳＴ１以降の処理を再び実行する。
以上のように、シーケンスＳＱ２および工程ＳＴ５ｇの一連の等方的なエッチング処理は、ＡＬＥ法と同様の方法によって、膜ＬＡの表面を原子層ごとに除去することができる。従って、シーケンスＳＱ２および工程ＳＴ５ｇの一連のエッチング処理は、シーケンスＳＱ２を繰り返し実行して膜ＬＡの表面を原子層ごとに除去することによって、ウエハＷの表面の場所（より具体的に、例えば、ウエハＷの表面の中心部、ウエハＷの表面の中間部、ウエハＷの表面の端部）によらず、更に、トレンチ幅の大小によらずに、膜ＬＡを精密にエッチングする。すなわち、シーケンスＳＱ２が予め設定された回数だけ繰り返されることによって、膜ＬＡが、ウエハＷの表面の場所（より具体的に、例えば、ウエハＷの表面の中心部、ウエハＷの表面の中間部、ウエハＷの表面の端部）によらず、更に、トレンチ幅の大小によらずに、ウエハＷの表面に亘って、等方的な、均一な厚みで（略同一の厚みで）、高詳細にエッチングされる。
次に、一実施形態に係る方法ＭＴによる効果を、方法ＭＴの実行に伴うトレンチ幅の変化を考察することによって説明する。図１８は、図１に示す方法によって奏される効果を示す棒グラフである。図１８には、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて、方法ＭＴの実行前のトレンチ幅と、工程ＳＴ２：ＹＥＳの後（トレンチ幅のバラツキを基準範囲内に収束させた後）のトレンチ幅と、工程ＳＴ４：ＮＯの後（トレンチ幅（トレンチ幅の最小値）を基準幅以上に広げた後）のトレンチ幅とが模式的に示されている。図１８の棒グラフに示す全ての長方形（長方形ＧＣ１等）はトレンチＴＲ１のトレンチ幅を示している、または、図１８の棒グラフに示す全ての長方形（長方形ＧＣ１等）はトレンチＴＲ２のトレンチ幅を示している。
長方形ＧＣ１は、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて、方法ＭＴの実行前のトレンチ幅（トレンチ幅ＷＷ１ａまたはトレンチ幅ＷＷ１ｂ）であってウエハＷの表面のうち当該表面の中心部のトレンチ幅（トレンチ幅ＷＷ１ａまたはトレンチ幅ＷＷ１ｂ）の値（ＴＣ）を表している。長方形ＧＭ１は、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて、方法ＭＴの実行前のトレンチ幅（トレンチ幅ＷＷ１ａまたはトレンチ幅ＷＷ１ｂ）であってウエハＷの表面のうち当該表面の中心部よりも外側（端部寄り）にある当該表面の中間部のトレンチ幅（トレンチ幅ＷＷ１ａまたはトレンチ幅ＷＷ１ｂ）の値（ＴＭ）を表している。長方形ＧＥ１は、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて、方法ＭＴの実行前のトレンチ幅（トレンチ幅ＷＷ１ａまたはトレンチ幅ＷＷ１ｂ）であってウエハＷの表面のうち当該表面の端部のトレンチ幅（トレンチ幅ＷＷ１ａまたはトレンチ幅ＷＷ１ｂ）の値（ＴＥ）を表している。
図１８に示すように、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて、方法ＭＴの実行前のトレンチ幅（トレンチ幅ＷＷ１ａまたはトレンチ幅ＷＷ１ｂ）にはウエハＷの表面において（ウエハＷの表面の中心部、ウエハＷの表面の中間部、ウエハＷの表面の端部に亘って）バラツキがあるが、工程ＳＴ２：ＹＥＳの後にはトレンチ幅（トレンチ幅ＷＷ２ａまたはトレンチ幅ＷＷ２ｂ）のバラツキが基準範囲内に収束される。
長方形ＧＣ２は、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて、工程ＳＴ２：ＹＥＳの後（トレンチ幅のバラツキを基準範囲内に収束させた後）のトレンチ幅（トレンチ幅ＷＷ２ａまたはトレンチ幅ＷＷ２ｂ）であってウエハＷの表面のうち当該表面の中心部のトレンチ幅（トレンチ幅ＷＷ２ａまたはトレンチ幅ＷＷ２ｂ）の値（ＴＨ１）を表している。長方形ＧＭ２は、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて、工程ＳＴ２：ＹＥＳの後（トレンチ幅のバラツキを基準範囲内に収束させた後）のトレンチ幅（トレンチ幅ＷＷ２ａまたはトレンチ幅ＷＷ２ｂ）であってウエハＷの表面のうち当該表面の中心部よりも外側（端部寄り）にある当該表面の中間部のトレンチ幅（トレンチ幅ＷＷ２ａまたはトレンチ幅ＷＷ２ｂ）の値（ＴＨ１）を表している。長方形ＧＥ２は、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて、工程ＳＴ２：ＹＥＳの後（トレンチ幅のバラツキを基準範囲内に収束させた後）のトレンチ幅（トレンチ幅ＷＷ２ａまたはトレンチ幅ＷＷ２ｂ）であってウエハＷの表面のうち当該表面の端部のトレンチ幅（トレンチ幅ＷＷ２ａまたはトレンチ幅ＷＷ１ｂ）の値（ＴＨ１）を表している。
図１８に示すように、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて、工程ＳＴ２：ＹＥＳの後（トレンチ幅のバラツキを基準範囲内に収束させた後）のトレンチ幅（トレンチ幅ＷＷ２ａまたはトレンチ幅ＷＷ２ｂ）は均一なトレンチ幅（ＴＨ１）に揃えられているが基準幅（ＴＨ２）よりも狭い。そこで、工程ＳＴ４：ＮＯの後にはトレンチ幅（トレンチ幅の最小値）が基準幅（ＴＨ２）以上に広げられている。
長方形ＧＣ３は、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて、工程ＳＴ４：ＮＯの後（トレンチ幅（トレンチ幅の最小値）を基準幅以上に広げた後）のトレンチ幅（トレンチ幅ＷＷ３ａまたはトレンチ幅ＷＷ３ｂ）であってウエハＷの表面のうち当該表面の中心部のトレンチ幅（トレンチ幅ＷＷ３ａまたはトレンチ幅ＷＷ３ｂ）の値（ＴＨ２）を表している。長方形ＧＭ３は、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて、工程ＳＴ４：ＮＯの後（トレンチ幅（トレンチ幅の最小値）を基準幅以上に広げた後）のトレンチ幅（トレンチ幅ＷＷ３ａまたはトレンチ幅ＷＷ３ｂ）であってウエハＷの表面のうち当該表面の中心部よりも外側（端部寄り）にある当該表面の中間部のトレンチ幅（トレンチ幅ＷＷ３ａまたはトレンチ幅ＷＷ３ｂ）の値（ＴＨ２）を表している。長方形ＧＥ３は、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて、工程ＳＴ４：ＮＯの後（トレンチ幅（トレンチ幅の最小値）を基準幅以上に広げた後）のトレンチ幅（トレンチ幅ＷＷ３ａまたはトレンチ幅ＷＷ３ｂ）であってウエハＷの表面のうち当該表面の端部のトレンチ幅（トレンチ幅ＷＷ３ａまたはトレンチ幅ＷＷ３ｂ）の値（ＴＨ２）を表している。
図１８に示すように、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて、工程ＳＴ２：ＹＥＳの後（トレンチ幅のバラツキを基準範囲内に収束させた後）に、工程ＳＴ５を繰り返し実行することによって、トレンチ幅（トレンチ幅の最小値）を基準幅（ＴＨ２）とすることができる。従って、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて、方法ＭＴの実行前にウエハＷの表面においてバラツキのあったトレンチ幅（トレンチ幅ＷＷ１ａまたはトレンチ幅ＷＷ１ｂ）は、方法ＭＴの実行によって、ウエハＷの表面の場所に依らずに（ウエハＷの表面の中心部、ウエハＷの表面の中間部、ウエハＷの表面の端部に亘って）、ウエハＷの表面におけるバラツキが十分に解消され得ると共に基準幅（ＴＨ２）に精密に揃えられ得る。
図１９を参照して更に詳細に説明する。図１９は、（ａ）部、（ｂ）部を備え、図１に示す方法によって奏される効果の一例を示す棒グラフである。図１９の（ａ）部には、方法ＭＴの実行前におけるトレンチＴＲ１およびトレンチＴＲ２のそれぞれのトレンチ幅（トレンチ幅ＷＷ１ａおよびトレンチ幅ＷＷ１ｂ）と、工程ＳＴ２：ＹＥＳの後（トレンチ幅のバラツキを基準範囲内に収束させた後）におけるトレンチＴＲ１およびトレンチＴＲ２のそれぞれのトレンチ幅（トレンチ幅ＷＷ２ａおよびトレンチ幅ＷＷ２ｂ）と、工程ＳＴ４：ＮＯの後（トレンチ幅（トレンチ幅の最小値）を基準幅以上に広げた後）におけるトレンチＴＲ１およびトレンチＴＲ２のそれぞれのトレンチ幅（トレンチ幅ＷＷ３ａおよびトレンチ幅ＷＷ３ｂ）とが模式的に示されている。
長方形ＧＣａ１は、方法ＭＴの実行前におけるトレンチＴＲ１のトレンチ幅ＷＷ１ａであってウエハＷの表面のうち当該表面の中心部のトレンチ幅ＷＷ１ａの値（ＷＷ１ａＣ）を表している。
長方形ＧＣｂ１は、方法ＭＴの実行前におけるトレンチＴＲ２のトレンチ幅ＷＷ１ｂであってウエハＷの表面のうち当該表面の中心部のトレンチ幅ＷＷ１ｂの値（ＷＷ１ｂＣ）を表している。ＷＷ１ｂＣ＞ＷＷ１ａＣ、および、ＷＷ１ｂＣ−ＷＷ１ａＣ＝Δ１の関係が満たされる。
長方形ＧＭａ１は、方法ＭＴの実行前におけるトレンチＴＲ１のトレンチ幅ＷＷ１ａであってウエハＷの表面のうち当該表面の中心部よりも外側（端部寄り）にある当該表面の中間部のトレンチ幅ＷＷ１ａの値（ＷＷ１ａＭ）を表している。長方形ＧＭｂ１は、方法ＭＴの実行前におけるトレンチＴＲ２のトレンチ幅ＷＷ１ｂであってウエハＷの表面のうち当該表面の中心部よりも外側（端部寄り）にある当該表面の中間部のトレンチ幅ＷＷ１ｂの値（ＷＷ１ｂＭ）を表している。ＷＷ１ｂＭ＞ＷＷ１ａＭ、および、ＷＷ１ｂＭ−ＷＷ１ａＭ＝Δ１の関係が満たされる。
長方形ＧＥａ１は、方法ＭＴの実行前におけるトレンチＴＲ１のトレンチ幅ＷＷ１ａであってウエハＷの表面のうち当該表面の端部のトレンチ幅ＷＷ１ａの値（ＷＷ１ａＥ）を表している。長方形ＧＥｂ１は、方法ＭＴの実行前におけるトレンチＴＲ２のトレンチ幅ＷＷ１ｂであってウエハＷの表面のうち当該表面の端部のトレンチ幅ＷＷ１ｂの値（ＷＷ１ｂＥ）を表している。ＷＷ１ｂＥ＞ＷＷ１ａＥ、および、ＷＷ１ｂＥ−ＷＷ１ａＥ＝Δ１の関係が満たされる。
長方形ＧＣａ２は、工程ＳＴ２：ＹＥＳの後（トレンチ幅のバラツキを基準範囲内に収束させた後）におけるトレンチＴＲ１のトレンチ幅ＷＷ２ａであってウエハＷの表面のうち当該表面の中心部のトレンチ幅ＷＷ２ａの値（ＷＷ２ａＣ）を表している。長方形ＧＣｂ２は、工程ＳＴ２：ＹＥＳの後（トレンチ幅のバラツキを基準範囲内に収束させた後）におけるトレンチＴＲ２のトレンチ幅ＷＷ２ｂであってウエハＷの表面のうち当該表面の中心部のトレンチ幅ＷＷ２ｂの値（ＷＷ２ｂＣ）を表している。ＷＷ２ｂＣ＞ＷＷ２ａＣ、および、ＷＷ２ｂＣ−ＷＷ２ａＣ＝Δ１の関係が満たされる。
長方形ＧＭａ２は、工程ＳＴ２：ＹＥＳの後（トレンチ幅のバラツキを基準範囲内に収束させた後）におけるトレンチＴＲ１のトレンチ幅ＷＷ２ａであってウエハＷの表面のうち当該表面の中心部よりも外側（端部寄り）にある当該表面の中間部のトレンチ幅ＷＷ２ａの値（ＷＷ２ａＭ）を表している。長方形ＧＭｂ２は、工程ＳＴ２：ＹＥＳの後（トレンチ幅のバラツキを基準範囲内に収束させた後）におけるトレンチＴＲ２のトレンチ幅ＷＷ２ｂであってウエハＷの表面のうち当該表面の中心部よりも外側（端部寄り）にある当該表面の中間部のトレンチ幅ＷＷ２ｂの値（ＷＷ２ｂＭ）を表している。ＷＷ２ｂＭ＞ＷＷ２ａＭ、および、ＷＷ２ｂＭ−ＷＷ２ａＭ＝Δ１の関係が満たされる。
長方形ＧＥａ２は、工程ＳＴ２：ＹＥＳの後（トレンチ幅のバラツキを基準範囲内に収束させた後）におけるトレンチＴＲ１のトレンチ幅ＷＷ２ａであってウエハＷの表面のうち当該表面の端部のトレンチ幅ＷＷ２ａの値（ＷＷ２ａＥ）を表している。長方形ＧＥｂ２は、工程ＳＴ２：ＹＥＳの後（トレンチ幅のバラツキを基準範囲内に収束させた後）におけるトレンチＴＲ２のトレンチ幅ＷＷ２ｂであってウエハＷの表面のうち当該表面の端部のトレンチ幅ＷＷ２ｂの値（ＷＷ２ｂＥ）を表している。ＷＷ２ｂＥ＞ＷＷ２ａＥ、および、ＷＷ２ｂＥ−ＷＷ２ａＥ＝Δ１の関係が満たされる。
トレンチＴＲ１においてＷＷ２ａＣ＝ＷＷ２ａＭ＝ＷＷ２ａＥが満たされ、トレンチＴＲ２においてＷＷ２ｂＣ＝ＷＷ２ｂＭ＝ＷＷ２ｂＥが満たされる。
従って、工程ＳＴ２：ＹＥＳ後において、ウエハＷの表面におけるトレンチＴＲ１のトレンチ幅のバラツキ（ウエハＷの表面の中心部、ウエハＷの表面の中間部、ウエハＷの表面の端部に亘るバラツキ）、および、ウエハＷの表面におけるトレンチＴＲ２のトレンチ幅のバラツキ（ウエハＷの表面の中心部、ウエハＷの表面の中間部、ウエハＷの表面の端部に亘るバラツキ）が、トレンチＴＲ２のトレンチ幅とトレンチＴＲ１のトレンチ幅との差（Δ１）が維持されつつ、解消され得る。
長方形ＧＣａ３は、工程ＳＴ４：ＮＯの後（トレンチ幅（トレンチ幅の最小値）を基準幅以上に広げた後）におけるトレンチＴＲ１のトレンチ幅ＷＷ３ａであってウエハＷの表面のうち当該表面の中心部のトレンチ幅ＷＷ３ａの値（ＷＷ３ａＣ）を表している。長方形ＧＣｂ３は、工程ＳＴ４：ＮＯの後（トレンチ幅（トレンチ幅の最小値）を基準幅以上に広げた後）におけるトレンチＴＲ２のトレンチ幅ＷＷ３ｂであってウエハＷの表面のうち当該表面の中心部のトレンチ幅ＷＷ３ｂの値（ＷＷ３ｂＣ）を表している。ＷＷ３ｂＣ＞ＷＷ３ａＣ、および、ＷＷ３ｂＣ−ＷＷ３ａＣ＝Δ１の関係が満たされる。
長方形ＧＭａ３は、工程ＳＴ４：ＮＯの後（トレンチ幅（トレンチ幅の最小値）を基準幅以上に広げた後）におけるトレンチＴＲ１のトレンチ幅ＷＷ３ａであってウエハＷの表面のうち当該表面の中心部よりも外側（端部寄り）にある当該表面の中間部のトレンチ幅ＷＷ３ａの値（ＷＷ３ａＭ）を表している。長方形ＧＭｂ３は、工程ＳＴ４：ＮＯの後（トレンチ幅（トレンチ幅の最小値）を基準幅以上に広げた後）におけるトレンチＴＲ２のトレンチ幅ＷＷ３ｂであってウエハＷの表面のうち当該表面の中心部よりも外側（端部寄り）にある当該表面の中間部のトレンチ幅ＷＷ３ｂの値（ＷＷ３ｂＭ）を表している。ＷＷ３ｂＭ＞ＷＷ３ａＭ、および、ＷＷ３ｂＭ−ＷＷ３ａＭ＝Δ１の関係が満たされる。
長方形ＧＥａ３は、工程ＳＴ４：ＮＯの後（トレンチ幅（トレンチ幅の最小値）を基準幅以上に広げた後）におけるトレンチＴＲ１のトレンチ幅ＷＷ３ａであってウエハＷの表面のうち当該表面の端部のトレンチ幅ＷＷ３ａの値（ＷＷ３ａＥ）を表している。長方形ＧＥｂ３は、工程ＳＴ４：ＮＯの後（トレンチ幅（トレンチ幅の最小値）を基準幅以上に広げた後）におけるトレンチＴＲ２のトレンチ幅ＷＷ３ｂであってウエハＷの表面のうち当該表面の端部のトレンチ幅ＷＷ３ｂの値（ＷＷ３ｂＥ）を表している。ＷＷ３ｂＥ＞ＷＷ３ａＥ、および、ＷＷ３ｂＥ−ＷＷ３ａＥ＝Δ１の関係が満たされる。
トレンチＴＲ１においてＷＷ３ａＣ＝ＷＷ３ａＭ＝ＷＷ３ａＥが満たされ、トレンチＴＲ２においてＷＷ３ｂＣ＝ＷＷ３ｂＭ＝ＷＷ３ｂＥが満たされる。また、トレンチＴＲ１においてＷＷ３ａＣ（＝ＷＷ３ａＭ＝ＷＷ３ａＥ）はＷＷ２ａＣ（＝ＷＷ２ａＭ＝ＷＷ２ａＥ）よりも大きく、トレンチＴＲ２においてＷＷ３ｂＣ（＝ＷＷ３ｂＭ＝ＷＷ３ｂＥ）はＷＷ２ｂＣ（＝ＷＷ２ｂＭ＝ＷＷ２ｂＥ）よりも大きい。
従って、トレンチＴＲ１およびトレンチＴＲ２において、方法ＭＴの実行前にウエハＷの表面においてバラツキのあったトレンチ幅は、方法ＭＴの実行によって、トレンチＴＲ２のトレンチ幅とトレンチＴＲ１のトレンチ幅との差（Δ１）が維持されつつウエハＷの表面におけるバラツキ（ウエハＷの表面の中心部、ウエハＷの表面の中間部、ウエハＷの表面の端部に亘るバラツキ）が十分に解消され得ると共に、基準幅に精密に揃えられ得る。
なお、トレンチ幅を基準幅に揃えるために工程ＳＴ５を用いないで従来のエッチング方法（方法ＭＴとは異なる方法であって、以下、エッチング方法ＥＭという）によって膜ＬＡをエッチングする場合には、図１９の（ｂ）部に示すように、トレンチＴＲ２のトレンチ幅とトレンチＴＲ２のトレンチ幅との差（Δ２）が、方法ＭＴの実行前におけるトレンチＴＲ２のトレンチ幅とトレンチＴＲ２のトレンチ幅との差（Δ１）と比較して、より大きくなり得る。すなわち、Δ２＞Δ１となり得る。
長方形ＧＣａ４は、従来のエッチング方法ＥＭ後におけるトレンチＴＲ１のトレンチ幅ＷＷ３ａであってウエハＷの表面のうち当該表面の中心部のトレンチ幅ＷＷ３ａの値を表している。長方形ＧＣｂ４は、従来のエッチング方法ＥＭ後におけるトレンチＴＲ２のトレンチ幅ＷＷ３ｂであってウエハＷの表面のうち当該表面の中心部のトレンチ幅ＷＷ３ｂの値を表している。長方形ＧＭａ４は、従来のエッチング方法ＥＭ後におけるトレンチＴＲ１のトレンチ幅ＷＷ３ａであってウエハＷの表面のうち当該表面の中心部よりも外側（端部寄り）にある当該表面の中間部のトレンチ幅ＷＷ３ａの値を表している。長方形ＧＭｂ４は、従来のエッチング方法ＥＭ後におけるトレンチＴＲ２のトレンチ幅ＷＷ３ｂであってウエハＷの表面のうち当該表面の中心部よりも外側（端部寄り）にある当該表面の中間部のトレンチ幅ＷＷ３ｂの値を表している。長方形ＧＥａ４は、従来のエッチング方法ＥＭ後におけるトレンチＴＲ１のトレンチ幅ＷＷ３ａであってウエハＷの表面のうち当該表面の端部のトレンチ幅ＷＷ３ａの値を表している。長方形ＧＥｂ４は、従来のエッチング方法ＥＭ後におけるトレンチＴＲ２のトレンチ幅ＷＷ３ｂであってウエハＷの表面のうち当該表面の端部のトレンチ幅ＷＷ３ｂの値を表している。
図１９の（ｂ）部に示すように、トレンチ幅を基準幅に揃えるために従来のエッチング方法ＥＭによって膜ＬＡをエッチングする場合には、当該エッチング方法ＥＭ後におけるトレンチＴＲ２のトレンチ幅とトレンチＴＲ２のトレンチ幅との差（Δ２）は、方法ＭＴの実行前におけるトレンチＴＲ２のトレンチ幅とトレンチＴＲ２のトレンチ幅との差（Δ１）と比較して、より大きくなり得る。
なお、工程ＳＴ１〜工程ＳＴ３によって形成される膜ＬＡの膜厚が比較的に厚い場合には、比較的に狭いトレンチ幅のトレンチにおいては、当該トレンチの開口が閉塞する場合もあり得る。このような場合に対応するために、工程ＳＴ１〜工程ＳＴ３によって形成される膜ＬＡの膜厚をトレンチの開口が閉塞しないように比較的に薄くして、方法ＭＴの基本工程を繰り返し実行することも可能である。基本工程は、トレンチ幅（より具体的に、ウエハＷの表面に設けられた複数のトレンチのトレンチ幅のうち最小のトレンチ幅）が基準幅に至るまで、繰り返される。この場合、方法ＭＴを繰り返すごとに、工程ＳＴ２において用いられるトレンチ幅の基準範囲を段階的に狭くする。図２０は、トレンチＴＲ１、トレンチＴＲ２のそれぞれにおいて、図１に示す方法を繰り返し実行する場合におけるトレンチ幅の変化の様子を模式的に示す図である。より詳細に、図２０には、ウエハＷの表面の中心部のトレンチＴＲ１（またはトレンチＴＲ２）のトレンチ幅の変化の様子と、ウエハＷの表面の端部のトレンチＴＲ１（または、トレンチＴＲ２）のトレンチ幅の変化の様子とが示されている。なお、図２０に示す内容（線ＧＲｄ１および線ＧＲｄ２）は、トレンチＴＲ１のみに対応している、または、トレンチＴＲ２のみに対応している。
図２０の横軸は処理時間を表しており、図２０の縦軸はトレンチ幅を表している。線ＧＲｄ１は、ウエハＷの表面の中心部のトレンチＴＲ１（またはトレンチＴＲ２）のトレンチ幅の値（ＷＣ）の変化の様子を示している。線ＧＲｄ２は、ウエハＷの表面の端部のトレンチＴＲ１（またはトレンチＴＲ２）のトレンチ幅の値（ＷＥ）の変化の様子を示している。線ＧＲｄ１がトレンチＴＲ１のトレンチ幅の値の変化を示す場合には、線ＧＲｄ２もトレンチＴＲ１のトレンチ幅の値の変化の様子を示す。また、線ＧＲｄ１がトレンチＴＲ２のトレンチ幅の値の変化を示す場合には、線ＧＲｄ２もトレンチＴＲ２のトレンチ幅の値の変化の様子を示す。
方法ＭＴの開始時において、ウエハＷの表面の中心部のトレンチＴＲ１（またはトレンチＴＲ２）のトレンチ幅の値ＷＣは、ウエハＷの表面の端部のトレンチＴＲ１（またはトレンチＴＲ２）のトレンチ幅の値ＷＥより狭い。区間Ｖ１では工程ＳＴ３が１回または複数回実行され、タイミングＴＭ１では工程ＳＴ２：ＹＥＳの判定が成され、区間Ｖ２では工程ＳＴ５が１回または複数回実行され、タイミングＴＭ２では工程ＳＴ４：ＮＯの判定が成される。タイミングＴＭ１におけるトレンチ幅の値ＷＣとトレンチ幅の値ＷＥとの差（Ｈ１）は、当該タイミングＴＭ１における判定に用いられた基準範囲内にある。方法ＭＴが繰り返される度に、タイミングＴＭ１における判定に用いられる（より具体的に、工程ＳＴ２で用いられる）基準範囲は、図２０に示すように、段階的に狭くなる。従って、基本工程が繰り返される度に、トレンチ幅の値ＷＣとトレンチ幅の値ＷＥとの差（Ｈ１）は、段階的に小さくなり得る。また、区間Ｖ２で行われるＡＬＥ法を用いた表面改質によるエッチング（工程ＳＴ５）では、膜ＬＡがウエハＷの表面の全体に亘って、等方的に、均一にエッチングされるので、タイミングＴＭ１におけるトレンチ幅の値ＷＣとトレンチ幅の値ＷＥとの差（Ｈ１）は、タイミングＴＭ１から区間Ｖ２を経てタイミングＴＭ２に至るまで維持される。
上記方法では、ＡＬＤ法と同様の方法によってシーケンスＳＱ１を繰り返し実行する膜形成処理において形成される膜の膜厚が当該膜の形成面（ウエハＷの表面であり、特にトレンチの内面）の温度に応じて異なることに基づいて、ウエハＷの表面に設けられた複数のトレンチのトレンチ幅の当該表面におけるバラツキを低減するように（ウエハＷの表面におけるトレンチ幅の面内均一性を向上するように）工程ＳＴ３ｃにおいてウエハＷの表面の領域ＥＲごとの温度を調節した後に膜形成処理を行うので、ウエハＷの表面に設けられた複数のトレンチのトレンチ幅の当該表面におけるバラツキが低減されつつトレンチの内面にシリコンの酸化物を含む膜ＬＡが原子層ごとに高詳細に形成される。更に、膜ＬＡが形成されたトレンチのトレンチ幅が基準幅より狭い場合には、トレンチ幅を広げるために、ＡＬＥ法と同様の方法によってシーケンスＳＱ２を繰り返し実行するエッチング処理を行うので、トレンチの内面に設けられた膜ＬＡの表面が等方的に均一にエッチングされ、トレンチ幅が所望とする基準幅に調節される。従って、ウエハＷの表面においてトレンチ幅にバラツキがある場合に、当該バラツキを十分に低減しつつ、トレンチ幅を所望とする基準幅に精密に調節することが可能となる。
また、方法ＭＴの基本工程は、工程ＳＴ３の実行後および工程ＳＴ５の実行後に、工程ＳＴ１に戻る。このように、膜ＬＡを形成することによってトレンチ幅を調節する工程ＳＴ３の実行後、および、膜ＬＡをエッチングすることによってトレンチ幅を広げる工程ＳＴ５の実行後に、トレンチ幅を測定する工程ＳＴ１に戻るので、トレンチ幅のより精密な調節が可能となる。
また、方法ＭＴの基本工程は、繰り返し実行され、基準範囲は、基本工程の実行が繰り返されるごとに段階的に狭くなる。このように、トレンチ幅のバラツキの基準範囲を段階的に狭くしつつ基本工程を繰り返し実行することによって、工程ＳＴ３において形成される膜の厚みを段階的に比較的に緩やかに増加させながらトレンチ幅の調節が可能となるので、トレンチ幅が比較的に狭いトレンチが含まれていても膜の形成によってトレンチの開口が閉塞する事態を回避し得る。
また、第１のガスＧ１は、モノアミノシランを含む。このように、モノアミノシランを含む第１のガスＧ１を用いてシリコンの反応前駆体の形成が行える。
また、第１のガスＧ１のアミノシラン系ガスは、１〜３個のケイ素原子を有するアミノシランを含み得る。第１のガスＧ１のアミノシラン系ガスは、１〜３個のアミノ基を有するアミノシランを含み得る。このように第１のガスＧ１のアミノシラン系ガスには、１〜３個のケイ素原子を含むアミノシランを用いることができる。また、第１のガスＧ１のアミノシラン系ガスには、１〜３個のアミノ基を含むアミノシランを用いることができる。
また、第４のガスは、ＮＦ３ガスおよびＯ２ガスを含む混合ガス、ＮＦ３ガス、Ｏ２ガス、Ｈ２ガスおよびＡｒガスを含む混合ガス、ＣＨ３Ｆガス、Ｏ２ガスおよびＡｒガスを含む混合ガスであり得る。このように、フッ素を含有する第４のガスが実現され得る。
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
１…処理システム、１０…プラズマ処理装置、１１１…トランスファーチャンバ、１１２ａ…台、１１２ｂ…台、１１２ｃ…台、１１２ｄ…台、１１４ａ…収容容器、１１４ｂ…収容容器、１１４ｃ…収容容器、１１４ｄ…収容容器、１２０…ガス供給部、１２１…ガス導入口、１２２…ガス供給源、１２３…ガス供給配管、１２４…マスフローコントローラ、１２６…開閉バルブ、１２ｅ…排気口、１３４…ウエハ搬出入口、１３６…ゲートバルブ、１４…支持部、１４０…高周波アンテナ、１４２Ａ…内側アンテナ素子、１４２Ｂ…外側アンテナ素子、１４４…挟持体、１５０Ａ…高周波電源、１５０Ｂ…高周波電源、１６０…シールド部材、１６２Ａ…内側シールド壁、１６２Ｂ…外側シールド壁、１６４Ａ…内側シールド板、１６４Ｂ…外側シールド板、１６８Ａ…アクチュエータ、１６８Ｂ…アクチュエータ、１８ａ…第１プレート、１８ｂ…第２プレート、１９２…処理容器、１９４…板状誘電体、２２…直流電源、２３…スイッチ、２４…冷媒流路、２６ａ…配管、２６ｂ…配管、２８…ガス供給ライン、４６…デポシールド、４８…排気プレート、５０…排気装置、５２…排気管、６４…高周波電源、６８…整合器、Ｃｎｔ…制御部、ＤＲ…方向、ＤＴ…対応データ、ＥＬ…被処理層、ＥＬ１…表面、ＥＲ…領域、ＥＳＣ…静電チャック、ＦＲ…フォーカスリング、Ｇ１…第１のガス、ＨＰ…ヒータ電源、ＨＴ…温度調節部、ＬＡ…膜、ＬＥ…下部電極、ＬＬ１…ロードロックチャンバ、ＬＬ２…ロードロックチャンバ、ＬＭ…ローダモジュール、Ｌｙ１…層、Ｌｙ２…層、ＭＫ…マスク、ＭＫ１…表面、ＭＴ…方法、ＭＸ…混合層、ＯＣ…光学観察装置、Ｐ１…プラズマ、ＰＤ…載置台、Ｒｂ１…搬送ロボット、Ｒｂ２…搬送ロボット、Ｓｐ…処理空間、ＴＭ１…タイミング、ＴＭ２…タイミング、ＴＲ１…トレンチ、ＴＲ２…トレンチ、Ｖ１…区間、Ｖ２…区間、Ｗ…ウエハ、ＷＦ１ａ…膜厚、ＷＦ１ｂ…膜厚、ＷＦ２ａ…膜厚、ＷＦ２ｂ…膜厚、ＷＷ１ａ…トレンチ幅、ＷＷ１ｂ…トレンチ幅、ＷＷ２ａ…トレンチ幅、ＷＷ２ｂ…トレンチ幅、ＷＷ３ａ…トレンチ幅、ＷＷ３ｂ…トレンチ幅。

Claims (15)

  1. 被処理体を処理する方法であって、該被処理体には複数のトレンチが該被処理体の表面に設けられており、該方法は、
    複数の前記トレンチのトレンチ幅を測定する第１工程と、
    前記第１工程において測定した前記トレンチ幅の前記表面におけるバラツキが予め設定された基準範囲内にない場合に該トレンチ幅を調節する第２工程と、
    前記バラツキが前記基準範囲内にあり且つ前記第１工程において測定した前記トレンチ幅が予め設定された基準幅よりも狭い場合に該トレンチ幅を広げるエッチング処理を行う第３工程と、
    を含む基本工程を備え、
    前記表面は、当該方法において複数の領域に区分けされており、
    前記第２工程は、
    前記表面の温度を複数の前記領域ごとに調節する第４工程と、
    前記トレンチの内面に膜を形成する膜形成処理を行う第５工程と、
    を備え、
    前記第４工程は、前記膜形成処理における前記表面の温度と前記トレンチの内面に堆積する膜の膜厚との対応を示す予め取得された対応データを用いて、該膜の形成によって前記バラツキを低減するように該表面の温度を調節し、
    前記膜形成処理は、
    前記被処理体が収容されたプラズマ処理装置の処理容器内に第１のガスを供給する第６工程と、
    前記第６工程の実行後に、前記処理容器内の空間をパージする第７工程と、
    前記第７工程の実行後に、前記処理容器内で第２のガスのプラズマを生成する第８工程と、
    前記第８工程の実行後に、前記処理容器内の空間をパージする第９工程と、
    を含む第１シーケンスを繰り返し実行し、
    前記エッチング処理は、
    前記処理容器内に第３のガスのプラズマを生成し該第３のガスのプラズマに含まれるイオンを含む混合層を前記トレンチの内面の原子層に等方的に形成する第１０工程と、
    前記第１０工程の実行後に、前記処理容器内の空間をパージする第１１工程と、
    前記第１１工程の実行後に、前記処理容器内において第４のガスのプラズマを生成し該第４のガスのプラズマに含まれるラジカルによって前記混合層を除去する第１２工程と、
    前記第１２工程の実行後に、前記処理容器内の空間をパージする第１３工程と、
    を含む第２シーケンスを繰り返し実行し前記膜を原子層ごとに除去することによって該膜を等方的にエッチングし、
    前記膜は、シリコンを含み、
    前記第１のガスは、アミノシラン系ガスを含み、
    前記第２のガスは、酸素原子を含有するガスを含み、
    前記第３のガスは、窒素を含み、
    前記第４のガスは、フッ素を含み、
    前記第１２工程において生成される前記第４のガスのプラズマは、シリコンの窒化物を含む前記混合層を除去する前記ラジカルを含み、
    前記第６工程は、前記第１のガスのプラズマを生成しない、
    方法。
  2. 前記基本工程は、前記第２工程の実行後および前記第３工程の実行後に前記第１工程に戻る、
    請求項１に記載の方法。
  3. 前記基本工程は、繰り返し実行され、
    前記基準範囲は、前記基本工程の実行が繰り返されるごとに段階的に狭くなる、
    請求項１または請求項２に記載の方法。
  4. 前記第１のガスは、モノアミノシランを含む、
    請求項１〜３の何れか一項に記載の方法。
  5. 前記第１のガスのアミノシラン系ガスは、１〜３個のケイ素原子を有するアミノシランを含む、
    請求項１〜３の何れか一項に記載の方法。
  6. 前記第１のガスのアミノシラン系ガスは、１〜３個のアミノ基を有するアミノシランを含む、
    請求項１〜３，５の何れか一項に記載の方法。
  7. 前記第４のガスは、ＮＦ３ガスおよびＯ２ガスを含む混合ガスである、
    請求項１〜６の何れか一項に記載の方法。
  8. 前記第４のガスは、ＮＦ３ガス、Ｏ２ガス、Ｈ２ガスおよびＡｒガスを含む混合ガスである、
    請求項１〜６の何れか一項に記載の方法。
  9. 前記第４のガスは、ＣＨ３Ｆガス、Ｏ２ガスおよびＡｒガスを含む混合ガスである、
    請求項１〜６の何れか一項に記載の方法。
  10. 被処理体を処理する方法であって、
    （ａ）複数の領域に区分けされた表面に複数のトレンチが設けられた被処理体を提供し、
    （ｂ）前記複数のトレンチの各々のトレンチ幅を測定し、
    （ｃ）前記（ｂ）の後に、前記トレンチ幅のバラツキが予め設定された基準範囲内となるように行う膜形成処理によって該トレンチ幅の該バラツキを調節し、該膜形成処理は、
    （ｉ）前記（ｂ）において測定された前記複数のトレンチの各々の前記トレンチ幅に基づいて、前記複数の領域ごとに前記被処理体の表面の温度を調節し、
    （ｉｉ）第１のガスを前記被処理体の表面に付着させることによって、該被処理体の表面に反応前駆体を形成し、
    （ｉｉｉ）第２のガスのプラズマによって、前記反応前駆体から前記被処理体の表面に層を形成し、
    （ｉＶ）前記（ｉｉ）及び前記（ｉｉｉ）を繰り返して、前記トレンチの内面に膜を形成する、
    方法。
  11. （ｄ）前記（ｃ）の後に、前記複数のトレンチの各々の内面に形成された前記膜を等方的にエッチングする、
    請求項１０に記載の方法。
  12. 前記（ｃ）及び（ｄ）を繰り返す、
    請求項１１に記載の方法。
  13. 前記（ｄ）では、原子層エッチングが用いられる、
    請求項１１に記載の方法。
  14. 前記原子層エッチングは、
    前記トレンチの内面に形成された膜を表面改質するために、プラズマを用いて該膜の表面に混合層を形成する、
    請求項１３に記載の方法。
  15. 被処理体を処理する方法であって、
    （ａ）複数のトレンチが設けられた被処理体を提供し、
    （ｂ）前記被処理体の表面の複数の領域ごとに、前記複数のトレンチの各々のトレンチ幅を測定し、
    （ｃ）前記（ｂ）の後に、前記トレンチ幅のバラツキが予め設定された基準範囲内となるように行う膜形成処理によって該トレンチ幅の該バラツキを調節し、該膜形成処理は、
    （ｉ）前記複数の領域ごとに前記被処理体の表面の温度を調節し、
    （ｉｉ）第１のガスを前記被処理体の表面に付着させることによって、該被処理体の表面に反応前駆体を形成し、
    （ｉｉｉ）第２のガスのプラズマによって、前記反応前駆体から前記被処理体の表面に層を形成し、
    （ｉＶ）前記（ｉｉ）及び前記（ｉｉｉ）を繰り返して、前記トレンチの内面に膜を形成し、
    前記（ｉ）は、前記被処理体の表面の温度と前記トレンチの内面に形成された前記膜の膜厚との対応を示す予め取得された対応データを用いて、該被処理体の表面の温度を調節する、
    方法。
JP2017162602A 2017-08-25 2017-08-25 被処理体を処理する方法 Active JP6817168B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2017162602A JP6817168B2 (ja) 2017-08-25 2017-08-25 被処理体を処理する方法
TW111103533A TWI801113B (zh) 2017-08-25 2018-08-16 被處理體之處理方法及電漿處理裝置
TW107128531A TW201921432A (zh) 2017-08-25 2018-08-16 被處理體之處理方法
KR1020180098685A KR102632154B1 (ko) 2017-08-25 2018-08-23 피처리체를 처리하는 방법
US16/111,789 US10748766B2 (en) 2017-08-25 2018-08-24 Workpiece processing method
CN202211541768.0A CN115732351A (zh) 2017-08-25 2018-08-24 处理被处理体的方法
CN201810971368.0A CN109427607B (zh) 2017-08-25 2018-08-24 处理被处理体的方法
US16/925,934 US11322354B2 (en) 2017-08-25 2020-07-10 Workpiece processing method
US17/728,618 US11735423B2 (en) 2017-08-25 2022-04-25 Workpiece processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017162602A JP6817168B2 (ja) 2017-08-25 2017-08-25 被処理体を処理する方法

Publications (3)

Publication Number Publication Date
JP2019041021A JP2019041021A (ja) 2019-03-14
JP2019041021A5 JP2019041021A5 (ja) 2020-06-18
JP6817168B2 true JP6817168B2 (ja) 2021-01-20

Family

ID=65437918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017162602A Active JP6817168B2 (ja) 2017-08-25 2017-08-25 被処理体を処理する方法

Country Status (5)

Country Link
US (3) US10748766B2 (ja)
JP (1) JP6817168B2 (ja)
KR (1) KR102632154B1 (ja)
CN (2) CN109427607B (ja)
TW (2) TWI801113B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
US10950428B1 (en) * 2019-08-30 2021-03-16 Mattson Technology, Inc. Method for processing a workpiece

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3267199B2 (ja) * 1996-07-11 2002-03-18 株式会社デンソー 半導体装置の製造方法
US6620741B1 (en) * 2002-06-10 2003-09-16 Intel Corporation Method for controlling etch bias of carbon doped oxide films
KR100480610B1 (ko) 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
US6770852B1 (en) * 2003-02-27 2004-08-03 Lam Research Corporation Critical dimension variation compensation across a wafer by means of local wafer temperature control
JP2005064324A (ja) * 2003-08-18 2005-03-10 Konica Minolta Holdings Inc 微細形状の加工方法及び光学素子
JP4727171B2 (ja) * 2003-09-29 2011-07-20 東京エレクトロン株式会社 エッチング方法
US7416676B2 (en) * 2005-02-16 2008-08-26 Tokyo Electron Limited Plasma etching method and apparatus, control program for performing the etching method, and storage medium storing the control program
JP2007035777A (ja) * 2005-07-25 2007-02-08 Oki Electric Ind Co Ltd 半導体装置の製造方法及び半導体製造装置
JP4722725B2 (ja) * 2006-02-17 2011-07-13 東京エレクトロン株式会社 処理方法およびプラズマエッチング方法
JP4877747B2 (ja) * 2006-03-23 2012-02-15 東京エレクトロン株式会社 プラズマエッチング方法
TWI424498B (zh) * 2006-03-31 2014-01-21 Applied Materials Inc 用以改良介電薄膜之階梯覆蓋與圖案負載的方法
US7780865B2 (en) * 2006-03-31 2010-08-24 Applied Materials, Inc. Method to improve the step coverage and pattern loading for dielectric films
JP4790649B2 (ja) * 2007-03-16 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101217778B1 (ko) * 2007-06-08 2013-01-02 도쿄엘렉트론가부시키가이샤 패터닝 방법
JP2009295729A (ja) * 2008-06-04 2009-12-17 Hitachi Kokusai Electric Inc 基板処理装置
US20100227059A1 (en) * 2009-03-04 2010-09-09 Tokyo Electron Limited Film deposition apparatus, film deposition method, and computer readable storage medium
JP5181100B2 (ja) * 2009-04-09 2013-04-10 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
US20130187159A1 (en) * 2012-01-23 2013-07-25 Infineon Technologies Ag Integrated circuit and method of forming an integrated circuit
KR101909091B1 (ko) * 2012-05-11 2018-10-17 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8852964B2 (en) * 2013-02-04 2014-10-07 Lam Research Corporation Controlling CD and CD uniformity with trim time and temperature on a wafer by wafer basis
US9768220B2 (en) * 2014-04-15 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench isolation structure for image sensors
JP2016031962A (ja) * 2014-07-28 2016-03-07 株式会社東芝 半導体装置および半導体装置の製造方法
JP2016058590A (ja) * 2014-09-11 2016-04-21 株式会社日立ハイテクノロジーズ プラズマ処理方法
US9576811B2 (en) * 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
KR102442309B1 (ko) * 2015-07-09 2022-09-13 삼성전자주식회사 소자 분리 구조의 형성 방법
US9640423B2 (en) * 2015-07-30 2017-05-02 GlobalFoundries, Inc. Integrated circuits and methods for their fabrication
US10211051B2 (en) * 2015-11-13 2019-02-19 Canon Kabushiki Kaisha Method of reverse tone patterning
TWI733850B (zh) * 2016-07-27 2021-07-21 美商應用材料股份有限公司 使用沉積/蝕刻技術之無接縫溝道填充

Also Published As

Publication number Publication date
KR102632154B1 (ko) 2024-01-31
TW202220030A (zh) 2022-05-16
CN115732351A (zh) 2023-03-03
TWI801113B (zh) 2023-05-01
JP2019041021A (ja) 2019-03-14
US20220254635A1 (en) 2022-08-11
US11322354B2 (en) 2022-05-03
TW201921432A (zh) 2019-06-01
CN109427607A (zh) 2019-03-05
US20200343091A1 (en) 2020-10-29
US11735423B2 (en) 2023-08-22
US20190067009A1 (en) 2019-02-28
US10748766B2 (en) 2020-08-18
KR20190022394A (ko) 2019-03-06
CN109427607B (zh) 2022-12-23

Similar Documents

Publication Publication Date Title
US20210140044A1 (en) Film forming method and film forming apparatus
US10777422B2 (en) Method for processing target object
KR102735966B1 (ko) 피처리체를 처리하는 방법
KR102626138B1 (ko) 피처리체의 처리 방법
US10483118B2 (en) Etching method
TWI757483B (zh) 蝕刻方法
US11735423B2 (en) Workpiece processing method
US12476115B2 (en) Method for processing workpiece

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200323

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201224

R150 Certificate of patent or registration of utility model

Ref document number: 6817168

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250