[go: up one dir, main page]

JP6888013B2 - ＡＬ（１−ｘ）Ｓｉ（ｘ）Ｏゲート絶縁体を有するエンハンスメントモードＩＩＩ族窒化物デバイス - Google Patents

ＡＬ（１−ｘ）Ｓｉ（ｘ）Ｏゲート絶縁体を有するエンハンスメントモードＩＩＩ族窒化物デバイス Download PDF

Info

Publication number
JP6888013B2
JP6888013B2 JP2018536814A JP2018536814A JP6888013B2 JP 6888013 B2 JP6888013 B2 JP 6888013B2 JP 2018536814 A JP2018536814 A JP 2018536814A JP 2018536814 A JP2018536814 A JP 2018536814A JP 6888013 B2 JP6888013 B2 JP 6888013B2
Authority
JP
Japan
Prior art keywords
iii
layer
forming
amorphous
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018536814A
Other languages
English (en)
Other versions
JP2019505992A (ja
Inventor
ジョーセフ ニューフェルド，カール
ジョーセフ ニューフェルド，カール
ウー，モー
俊英 吉川
俊英 吉川
ミシュラ，ウメシュ
リウ，シアン
ローズ，デヴィッド，マイケル
グリッターズ，ジョン，カーク
ラル，ラケシュ，ケー．
Original Assignee
トランスフォーム テクノロジー，インコーポレーテッド
トランスフォーム テクノロジー，インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トランスフォーム テクノロジー，インコーポレーテッド, トランスフォーム テクノロジー，インコーポレーテッド filed Critical トランスフォーム テクノロジー，インコーポレーテッド
Publication of JP2019505992A publication Critical patent/JP2019505992A/ja
Application granted granted Critical
Publication of JP6888013B2 publication Critical patent/JP6888013B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)

Description

本明細書は、半導体電子デバイスに関する。具体的には、アモルファスＡｌ１−ｘＳｉｘＯゲート絶縁体を有するＩＩＩ族窒化物（ＩＩＩ−Ｎ）半導体電子デバイスに関する。
多くのパワー半導体デバイス（例えば高電圧Ｐ−Ｉ−Ｎダイオード）、パワートランジスタ（例えばパワー金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ））、および絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）は、通常はシリコン（Ｓｉ）半導体材料によって製造されてきた。炭化ケイ素（ＳｉＣ）パワーデバイスも用いられている。ＩＩＩ−Ｎデバイスは、大電流を搬送し高電圧をサポートする有望な半導体デバイスであり、非常に低いＯＮ抵抗、高電圧動作、高速スイッチング時間を提供する。
ＩＩＩ−Ｎデバイスのなかには（例えば高電子移動度トランジスタ（ＨＥＭＴ）や双方向スイッチ（ｆｏｕｒ ｑｕａｄｒａｎｔ ｓｗｉｔｃｈｅまたはＦＱＳとしても知られている））、空乏モード（Ｄモード）またはノーマリオンデバイス（例えば閾値電圧が負であるデバイス）であるものがある。すなわちデバイスは、ソース電極またはパワー電極と比較して十分な負電圧がゲート電極に対して印加されない限り、ＯＮ状態となる。多くのアプリケーションにおいて、特にパワースイッチング回路において、エンハンスメントモード（Ｅモード）またはノーマリオフデバイスを利用することが望ましい。例えば閾値電圧が正であるデバイスである。これにより、ゲート駆動回路からデバイスに対して印加する信号の形態を簡易化でき、デバイスまたは回路の故障時においてデバイスが偶発的にＯＮすることを回避できるからである。ただし、高電圧ＩＩＩ−Ｎ Ｅモードデバイスを信頼性高く製造することは、非常に困難であることが分かっている。
第１側面において、トランジスタは、ＩＩＩ−Ｎチャネル層、前記ＩＩＩ−Ｎチャネル層上のＩＩＩ−Ｎバリア層、前記ＩＩＩ−Ｎチャネル層に対して電気的に接続されたソースコンタクトとドレインコンタクト、および前記ＩＩＩ−Ｎバリア層上の絶縁層を備える。前記トランジスタはさらにゲート絶縁体を有し、前記ゲート絶縁体はアモルファスＡｌ１−ｘＳｉｘＯ層を有し、０．２＜ｘ＜０．８であり、前記トランジスタはさらに、前記ゲート絶縁体上において前記ソースコンタクトと前記ドレインコンタクトとの間に配置されたゲート電極を備える。前記ゲート絶縁体はさらに窒素を含み、アモルファスＡｌ１−ｘＳｉｘＯＮ層であってもよい。
第２側面において、トランジスタは、ＩＩＩ−Ｎチャネル層、前記ＩＩＩ−Ｎチャネル層上のＩＩＩ−Ｎバリア層、前記ＩＩＩ−Ｎチャネル層に対して電気的に接続されたソースコンタクトとドレインコンタクト、および前記ＩＩＩ−Ｎバリア層上の絶縁層を備える。前記トランジスタはさらに、前記トランジスタの第１部分において凹部を有し、前記凹部は前記絶縁層と前記ＩＩＩ−Ｎバリア層をともに通過して延伸している。前記トランジスタはさらに、前記ＩＩＩ−Ｎバリア層とは別に前記ＩＩＩ−Ｎチャネル層上の前記凹部内に形成されたＩＩＩ−Ｎキャップ、前記ＩＩＩ−Ｎキャップ層上において前記凹部の少なくとも一部に配置されているゲート絶縁体、を備え、前記ＩＩＩ−Ｎキャップ層上の前記ゲート絶縁体は前記凹部の少なくとも一部に配置されている。前記ゲート絶縁体はアモルファスＡｌ１−ｘＳｉｘＯ層を有し、０．２＜ｘ＜０．８である。前記ゲート絶縁体はさらに窒素を含み、アモルファスＡｌ１−ｘＳｉｘＯＮ層であってもよい。前記トランジスタはさらに、前記ゲート絶縁体上に積層され少なくとも一部が前記凹部内に配置されているゲート電極を備え、前記ゲート電極は前記ソースコンタクトと前記ドレインコンタクトとの間に配置されている。
第３側面において、ＩＩＩ−Ｎデバイスを製造する方法は、ＩＩＩ−Ｎチャネル層上のＩＩＩ−Ｎバリア層、前記ＩＩＩ−Ｎバリア層上の絶縁層、を有する材料構造、前記デバイスの第１部分に凹部を形成するステップ、を有する。前記凹部を形成するステップは、前記デバイスの前記第１部分において前記絶縁層と前記ＩＩＩ−Ｎチャネル層を除去して前記デバイスの前記第１部分において前記ＩＩＩ−Ｎチャネル層を露出させるステップを有する。前記ＩＩＩ−Ｎデバイスを形成するステップはさらに、少なくとも前記凹部の一部においてアモルファスＡｌ１−ｘＳｉｘＯ層を形成するステップであって、前記Ａｌ１−ｘＳｉｘＯ層は前記デバイスの前記第１部分において前記チャネル層上に形成される、ステップ、少なくとも前記凹部の一部において前記Ａｌ１−ｘＳｉｘＯ層上にゲート電極を形成するステップであって、前記ゲート電極は複合半導体材料を含むステップ、を有する。前記Ａｌ１−ｘＳｉｘＯ層を形成するステップは、窒素を含むソースガスを用いるステップと、前記窒素を前記Ａｌ１−ｘＳｉｘＯ層に組み込んでアモルファスＡｌ１−ｘＳｉｘＯＮ層を形成するステップを有する。
第４側面において、ＩＩＩ−Ｎデバイスを製造する方法は、ＩＩＩ−Ｎチャネル層上のＩＩＩ−Ｎバリア層、前記ＩＩＩ−Ｎバリア層上の絶縁層、を有する材料構造、前記デバイスの第１部分に凹部を形成するステップ、を有する。前記凹部を形成するステップは、前記デバイスの前記第１部分において前記絶縁層と前記ＩＩＩ−Ｎチャネル層を除去して前記デバイスの前記第１部分において前記ＩＩＩ−Ｎチャネル層を露出させるステップを有する。前記ＩＩＩ−Ｎデバイスを形成するステップはさらに、前記ＩＩＩ−Ｎチャネル層上において前記デバイスの前記第１部分上の前記凹部内にＩＩＩ−Ｎキャップ層を形成するステップ、前記デバイスの前記第１部分において前記ＩＩＩ−Ｎキャップ層上の前記凹部内の少なくとも一部にアモルファスＡｌ１−ｘＳｉｘＯ層を形成するステップ、を有する。前記方法はさらに、高温において酸素を含むガス環境下で前記ＩＩＩ−Ｎデバイスをアニーリングするステップ、前記Ａｌ１−ｘＳｉｘＯ層上において前記凹部の少なくとも一部にゲート電極を形成するステップ、を有し、前記ゲート電極は複合半導体材料を有する。
上記およびその他の実施形態は、以下に説明する１以上の特性を、単独または組み合わせでオプションとして備えることができる。前記バリア層を通過する前記凹部または溝の一部は垂直または傾斜側壁を備え、前記絶縁層を通過する前記凹部または溝の一部は傾斜側壁を備える。前記凹部を形成するステップは、前記デバイスの前記第１部分において前記チャネル層の上面を露出させるステップを有する。前記デバイスの前記第１部分において前記絶縁層を除去するとともに前記バリア層の一部を除去するステップは、前記デバイスの前記第１部分において前記絶縁層と前記バリア層をドライエッチングするステップを有する。前記デバイスの前記第１部分において前記絶縁層を除去するとともに前記バリア層の一部を除去するステップは、第１ガス環境においてドライエッチングして前記バリア層の第２上面を露出させることにより、前記デバイスの前記第１部分において前記絶縁層を除去するとともに、前記第１ガス環境とは異なる第２ガス環境においてドライエッチングすることにより、前記デバイスの前記第１部分において前記バリア層の一部を除去するステップを有する。前記絶縁層は窒化ケイ素層を有し、前記バリア層は窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ）層を有し、前記第１ガス環境はＳＦ６を有し、前記第２ガス環境はＣｌ２を有する。
絶縁層を形成するステップは、有機金属気相成長法（ＭＯＣＶＤ）によって前記絶縁層として第１窒化ケイ素層を形成するステップを有する。前記ＩＩＩ−Ｎデバイスを製造するステップは、前記凹部の少なくとも一部にゲート絶縁体を形成するステップを有し、前記ゲート絶縁体は前記デバイスの前記第１部分において前記チャネル層の前記上面上に形成される。前記ゲート絶縁体を形成するステップは、前記凹部においてアモルファスアルミニウムケイ素酸化物（Ａｌ１−ｘＳｉｘＯ）層を積層するステップを有する。前記アモルファスＡｌ１−ｘＳｉｘＯ層の厚さは、１ｎｍから１００ｎｍの間である。前記アモルファスＡｌ１−ｘＳｉｘＯ層におけるケイ素組成のＡｌ組成に対する割合（１−ｘ）／ｘは、０．２＜ｘ＜０．８である。前記アモルファスＡｌ１−ｘＳｉｘＯ層を積層するステップは、５００°よりも高い成長温度または積層温度において前記アモルファスＡｌ１−ｘＳｉｘＯ層を形成するステップを有する。前記ＩＩＩ−Ｎデバイスを製造するステップは、前記チャネル層に対して電気的に接続されたソースコンタクトとドレインコンタクトを形成するステップ、前記ソースコンタクトと前記ドレインコンタクトとの間において前記凹部内の少なくとも一部に前記ゲート絶縁体上においてゲート電極を形成するステップ、を有する。前記ゲート絶縁層を形成するステップは、窒素を含むガス環境を用いるステップ、アモルファスＡｌ１−ｘＳｉｘＯＮ層を形成するステップ、を有する。前記ＩＩＩ−Ｎバリア層を形成するステップは、前記チャネル層よりも大きいバンドギャップで前記ＩＩＩ−Ｎバリア層を形成して、前記チャネル層に導電チャネルが誘起されるようにするステップを有し、前記ソースコンタクトと前記ドレインコンタクトを形成するステップは、前記ソースコンタクトと前記ドレインコンタクトそれぞれについて前記導電チャネルと電気的に接続された抵抗コンタクトを形成するステップを有する。
デバイスを製造するステップは、前記凹部内に電極を形成するステップを有する。第２絶縁層が前記電極を形成する前に形成され、前記第２絶縁層は前記電極と前記凹部内の前記第１ＩＩＩ−Ｎ層の上面との間に配置される。前記電極はゲート電極であり、導電チャネルは、前記第１ＩＩＩ−Ｎ層と前記第２ＩＩＩ−Ｎ層との間の組成差に起因して、前記第１および第２ＩＩＩ−Ｎ層の境界に隣接して誘起される。デバイスを製造するステップはさらに、ソース電極とドレイン電極を形成するステップを有し、前記ソース電極と前記ドレイン電極は前記ゲート電極の各反対面に配置され、前記導電チャネルと電気的に接続されている。前記導電チャネルは、前記ソース電極との関係において前記ゲート電極に対して０Ｖが印加されると前記凹部下において可動電荷の多くが欠乏するが、前記ソース電極との関係において前記ゲート電極に対して十分な正電圧が印加されると可動電子が供給される。前記電極は、前記絶縁層上で前記ドレイン電極に向かって延伸する延伸部を有する。前記第２絶縁層は、前記電極の前記延伸部と前記絶縁層との間に配置された延伸部を有する。デバイスを製造するステップは、前記デバイスの前記第１部分において前記絶縁層を除去した後かつ前記デバイスのアニーリング前に、前記デバイスの前記第１部分において前記第２ＩＩＩ−Ｎ−層を部分的に除去して、前記デバイスの前記第１部分における前記第２ＩＩＩ−Ｎ層の残部が、前記凹部の反対側における前記第２ＩＩＩ−Ｎ層の第２厚さよりも小さい第１厚さを有するようにするステップを有する。前記第１厚さは３ｎｍから１０ｎｍの間である。
前記ＩＩＩ−Ｎデバイスにおいて、前記凹部の前記第１側壁は垂直または傾斜しており、前記凹部の前記第２側壁は傾斜している。前記ゲート電極は、前記凹部の外に配置され前記ソースコンタクトと前記ドレインコンタクトに向かって延伸し前記ソースコンタクトと前記ドレインコンタクトから分離された延伸部を有する。前記バリア層は、前記チャネル層よりも大きいバンドギャップを有し、これにより前記チャネル層内に導電チャネルが誘起される。前記ソースコンタクトと前記ドレインコンタクトは、前記導電チャネルに対して電気的に接続された抵抗コンタクトをそれぞれ形成する。前記導電チャネルは、前記ソースコンタクトとの関係において前記ゲート電極に対して０Ｖが印加されると、前記凹部下方の前記チャネル層領域において非連続となり、前記ソースコンタクトとの関係において前記デバイスの閾値電圧よりも大きい電圧が前記ゲート電極に対して印加されると連続となり、前記閾値電圧は０Ｖよりも大きい。前記ＩＩＩ−Ｎデバイスは、２Ｖよりも大きい前記閾値電圧を有し０．５Ｖ未満の閾値電圧ヒステリシスを有するエンハンスメントモード電界効果トランジスタとして機能する。前記ゲート絶縁体は、アモルファスＡｌ１−ｘＳｉｘＯＮ層を有する。前記アモルファスＡｌ１−ｘＳｉｘＯ層の厚さは、１ｎｍと１００ｎｍの間である。前記ＩＩＩ−Ｎチャネル層は、アルミニウム（Ａｌ）を含まないＩＩＩ−Ｎ層を有し、前記ＩＩＩ−Ｎバリア層はＡｌベースＩＩＩ−Ｎ層を有する。前記閾値電圧ヒステリシスは、負ゲートバイアス電圧からターンオン電圧よりも大きい正ゲートバイアス電圧へスイープしたときの電圧変化として定義され、正ゲートバイアス電圧から前記デバイスの前記ターンオン電圧よりも小さい負ゲートバイアス電圧へスイープしたときの閾値電圧と比較されるものである。
本明細書において、ＩＩＩ族窒化物、ＩＩＩ−Ｎ材料、層、デバイスなどの用語は、正規組成式ＢｗＡｌｘＩｎｙＧａｚＮ（ｗ＋ｘ＋ｙ＋ｚは約１、０≦ｗ≦１，０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１）に基づく複合半導体材料に含まれる材料またはデバイスのことである。ＩＩＩ−Ｎ材料、層、またはデバイスは、適当な基板上に直接成長させる（例えば有機金属気相成長法により）かまたは適当な基板上に成長させ、元の基板を取り除き、他の基板に接着することにより、形成または作成することができる。
本明細書において、２以上のコンタクトまたはその他要素（例えば導電チャネルや部品）は、十分な導電性を有することにより、任意のバイアス条件下において常に各コンタクトまたはその他要素の電位が等しくなるように意図されている（例えば略等しい）材料によって接続されている場合、“電気的に接続されている”ものとする。
本明細書において、“ブロック電圧”は、トランジスタ、デバイス、または部品の機能として、トランジスタ、デバイス、または部品に対して電圧が印加されたとき過電流（例えば正常導通状態における動作電流の０．００１倍よりも大きい電流）がトランジスタ、デバイス、または部品を流れることを防ぐ能力のことである。換言すると、トランジスタ、デバイス、または部品が電圧印加時にブロックしているとき、トランジスタ、デバイス、または部品を通過する総電流は正常導通状態における動作電流の０．００１倍以下である。この値よりも大きいｏｆｆ状態電流を有するデバイスは、損失が大きいとともに効率が悪く、通常は多くのアプリケーションに適しておらず、特にパワースイッチングアプリケーションには適していない。
本明細書において、“高電圧デバイス”（例えば高電圧スイッチングトランジスタ、ＨＥＭＴ、双方向スイッチ、またはｆｏｕｒ ｑｕａｄｒａｎｔ ｓｗｉｔｃｈ（ＦＱＳ））は、高電圧アプリケーションに最適化された電子デバイスである。すなわち、デバイスがｏｆｆのとき、高電圧をブロックすることができる。例えば約３００Ｖ以上、約６００Ｖ以上、または約１２００Ｖ以上である。デバイスがｏｎのとき、アプリケーションにとって十分小さいｏｎ抵抗（ＲＯＮ）を有する。例えば、デバイスを電流が通過するとき、導電損失は十分小さい。高電圧デバイスは、デバイスを使用する回路における高電圧源または最大電圧に等しい電圧を少なくともブロックすることができる。高電圧デバイスは、３００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、２５００Ｖ、その他アプリケーションにおいて求められる適当なブロック電圧をブロックすることができる。換言すると高電圧デバイスは、０Ｖと少なくともＶｍａｘとの間の全ての電圧をブロックすることができる。Ｖｍａｘは回路または電源から供給される最大電圧である。Ｖｍａｘは例えば３００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、２５００Ｖ、その他アプリケーションにおいて求められる適当なブロック電圧である。
本明細書において、“ＩＩＩ−Ｎデバイス”は、ＩＩＩ−Ｎヘテロ構造に基づくデバイスである。ＩＩＩ−Ｎデバイスは、Ｅモードトランジスタまたはスイッチとして動作するように設計することができる。ＩＩＩ−Ｎデバイスは、高電圧アプリケーションに適した高電圧デバイスである。高電圧デバイスにおいて、デバイスがｏｆｆバイアスされると（例えばソースとの関係においてゲート電圧がデバイス閾値電圧未満になると）、デバイスを用いるアプリケーションにおける高電圧以下の全てのソース−ドレイン電圧を少なくともサポートすることができる。この高電圧は例えば、１００Ｖ、３００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、２５００Ｖ、またはそれ以上である。高電圧デバイスがｏｎバイアスされると（例えばソースまたは関連する電力端子との関係においてゲート電圧がデバイス閾値電圧よりも大きくなると）、デバイスは低いｏｎ電圧（すなわち、ソース端子とドレイン端子との間の低電圧または反対パワー端子間の低電圧）で電流を流すことができる。最大許容ｏｎ電圧は、デバイスを用いるアプリケーションにおいて持続できる最大ｏｎ状態電圧である。
本明細書が記載する主題の１以上の実装例の詳細は、添付する図面と以下の説明に記載されている。その他特徴や変形例も実装例に含めることができる。その他の特徴、側面、利点は、以下の説明、図面、および特許請求範囲から明らかになるであろう。
ＩＩＩ−Ｎデバイスの例の断面図である。
ＩＩＩ−Ｎデバイスを形成する部分プロセスの例のフロー図である。 ＩＩＩ−Ｎデバイスを形成する部分プロセスの例のフロー図である。
ＩＩＩ−Ｎデバイスを形成する部分プロセスの例のフロー図である。 ＩＩＩ−Ｎデバイスを形成する部分プロセスの例のフロー図である。
ＩＩＩ−Ｎデバイスの例の断面図である。
ＩＩＩ−Ｎデバイスの他例の断面図である。
ＩＩＩ−Ｎデバイスの他例の断面図である。
ＩＩＩ−Ｎデバイスの他例の断面図である。
Ａｌ１−ｘＳｉｘＯとＡｌ１−ｘＳｉｘＮのゲート絶縁材料のフラットバンド電圧を、異なる仕事関数（ｅＶ）を有するゲート電極材料と比較する図である。
Ａｌ１−ｘＳｉｘＯとＡｌ１−ｘＳｉｘＮのＩＩＩ−Ｎデバイスの低電圧（ＶＬＦ）を、Ｓｉ組成を変えて示す図である。
図７ＡのＶＬＦの定義を示す。
Ａｌ１−ｘＳｉｘＯの組成を変えたときの閾値電圧とヒステリシスの変化を示す。
図面における同様の参照番号と符号は同様の要素を示す。
本明細書は、エンハンスメントモードＩＩＩ−Ｎデバイス、およびそのデバイスを形成する方法について記載する。デバイスは、２次元電子ガス（２ＤＥＧ）チャネルを有するＩＩＩ−Ｎヘテロ構造を備える。デバイスのゲート領域において、ＩＩＩ−Ｎ材料構造に凹部が形成される。アモルファスＡｌ１−ｘＳｉｘＯゲート絶縁体が凹部内に形成され、ゲート絶縁層上にゲート電極が形成される。以下に詳述するように、アモルファスＡｌ１−ｘＳｉｘＯゲート絶縁層により、高い閾値電圧と低いヒステリシスを実現し、ゲート絶縁体を利用する他のエンハンスメントモードＩＩＩ−Ｎトランジスタと比較して信頼性を高めることができる。
図１は、ＩＩＩ−Ｎデバイス１００の例の断面図である。ＩＩＩ−Ｎデバイス１００は例えばＩＩＩ−Ｎトランジスタまたはスイッチであり、具体的には高電圧ＩＩＩ−Ｎエンハンスメントモード電界効果トランジスタである。
ＩＩＩ−Ｎデバイス１００は、基板層１１０を有する。基板層１１０は、例えばシリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、などによって作られた基板、その他ＩＩＩ−Ｎ材料を形成するのに適した基板である。
バッファ層１１２が基板層１１０上に形成される。バッファ層１１２は、例えばＧａＮ層、ＡｌｘＧａ１−ｘＮ層などのＩＩＩ−Ｎバッファ層である。バッファ層１１２は、例えばバッファ層１１２内に転位または欠陥点を含め、および／または補償元素（例えば鉄（Ｆｅ）、炭素（Ｃ）、および／またはマグネシウム（Ｍｇ））をバッファ層１１２に対してドープすることにより、絶縁化または実質的にｎ型可動キャリアを含まないようにすることができる。バッファ層１１２は、層全体にわたって実質的に均一な組成を有する。実装例において、バッファ層１１２全体にわたって１以上の組成が変化する。例えばバッファ層１１２は、Ａｌ組成を階級的に構成することにより、階層分けすることができる。バッファ層１１２は実質的に、ＩＩＩ−Ｎデバイス１００内の他のＩＩＩ−Ｎ層よりも厚い。
ＩＩＩ−Ｎデバイス１００は、バッファ層１１２上に形成されたチャネル層１１４を有する。チャネル層１１４はＩＩＩ−Ｎ層であり、例えばドープしていないＧａＮ層または若干もしくは意図せずドープしたＧａＮ層である。実施例においてチャネル層１１４は、例えばＧａＮやＩｎｚＧａ１−ｚＮなどのようにＡｌを含まないＩＩＩ−Ｎ層である。
バリア層１１６がチャネル層１１４上に形成されている。バリア層１１６とチャネル層１１４は、互いに異なる組成またはＩＩＩ−Ｎ材料を有する。この組成またはＩＩＩ−Ｎ材料は、バリア層１１６がチャネル層１１４よりも大きいバンドギャップを有するように選択される。実施例において、バリア層１１６はＡｌベースＩＩＩ−Ｎ層であり、例えばＡｌｘＧａ１−ｘＮ層、ＡｌｙＩｎ１−ｙＮ層、またはＡｌＩｎＧａＮ層である。バリア層はドープしていないＧａＮ層であってもよい。バリア層１１６はｎドープであってもよいし、ドープ不純物を有意な濃度で含んでいなくともよい。バリア層１１６がドープされていない場合、チャネル層１１４とバリア層１１６との間に分極場が存在し、これにより層１１４と１１６との間の境界においてまたはこれに隣接して、固定電荷が誘起される。
ＩＩＩ−Ｎ材料構造の導電バンドにおけるエネルギーバンドエッジ非連続性が、層１１４と１１６との間のバンドギャップ差および／または電子親和性の差によって生じ、これとともにバリア層１１６をドープするか分極を導入することにより、チャネル層において導電チャネル１１９が誘起される。これは図１に示すように、例えばチャネル層１１４とバリア層１１６との間の境界付近において生じる。導電チャネル１１９は、ソースコンタクト１２１とゲートコンタクト１２３との間、およびゲートコンタクト１２３とドレインコンタクト１２２との間において、２次元電子ガス（２ＤＥＧ）チャネルを誘起させる。図１に示すように、デバイス１００がＯＦＦ状態にあるとき（すなわちゲートコンタクト１２３がソースコンタクト１２１との関係においてデバイス閾値電圧未満の電圧にバイアスされているとき）、導電チャネル１１９はゲート電極１２３下方において可動電荷が欠乏し、これにより２ＤＥＧはソースコンタクト１２１とドレインコンタクト１２２との間で非連続となる。デバイス１００がＯＮ状態にあるとき（すなわちゲートコンタクト１２３がソースコンタクト１２１との関係においてデバイス閾値電圧よりも高い電圧にバイアスされているとき）、ゲート電極１２３下方の導電チャネル１１９は可動電荷を供給され（図１には示していない）、２ＤＥＧはソースからドレインまでの全過程において連続となる。実装例において、ソースコンタクト１２１とドレインコンタクト１２２はそれぞれ、２ＤＥＧチャネルと電気的に接続しまたは接触する抵抗コンタクトを形成する。ゲートコンタクト１２３は、ゲート領域（例えばゲートコンタクト１２３の直下）において、２ＤＥＧチャネルの位置を変更することができる。
ＩＩＩ−Ｎデバイス１００は、絶縁層１１８を有する。絶縁層１１８は例えばパッシベーション層であり、ＩＩＩ−Ｎ最上面における電圧変動を阻止または抑制することにより、分散を阻止または抑制する。絶縁層１１８は、ＳｉｘＮｙ、Ａｌ２Ｏ３、ＳｉＯ２、ＡｌｘＳｉｙＮ、ＡｌｘＳｉｙＯ、ＡｌｘＳｉｙＯＮなどによって作成することができ、有機金属気相成長法（ＭＯＣＶＤ）、低圧化学気相成長法（ＬＰＣＶＤ）、プラズマＣＶＤ（ＰＥＣＶＤ）、化学気相成長法（ＣＶＤ）、スパッタリング、原子層体積（ＡＬＤ）、高密度化学気相成長法、その他任意の適当な積層プロセスによって形成することができる。具体例として、絶縁層１１８はＭＯＣＶＤによって形成された窒化ケイ素（ＳｉｘＮｙ）層である。
ソースコンタクト１２１（例えばソース電極）とドレインコンタクト１２２（例えばドレイン電極）は、ＩＩＩ−Ｎ層のいずれかと接触した金属積層によって形成することができる。例えばチャネル層１１４やバリア層１１６と接触すればよい。ＩＩＩ−Ｎ層に凹部を形成して、金属積層が２ＤＥＧチャネルとより良好に接触するようにすることができる。金属積層は、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ、Ｔｉ／Ａｌ、などである。ソースコンタクト１２１とドレインコンタクト１２２は、金属蒸着とその後のアニーリングプロセスによって形成することができる。その他の抵抗コンタクトプロセスを用いることもできる。例えばスパッタリングやドライエッチングプロセスである。
ＩＩＩ−Ｎデバイス１００の高電圧電場領域の電場形状を定めるため、凹部または溝１２４を形成して、ピーク電場を減少させるとともにデバイス破壊電圧とデバイス閾値電圧を上昇させ、これにより高電圧動作を可能とする。凹部１２４により、デバイス１００はエンハンスメントモードで動作することができる（すなわちＥモードデバイスとなる）。凹部１２４は、絶縁層１１８の全てとバリア層１１６の全部または一部を溝形状に除去することにより形成できる。凹部１２４を形成している間にチャネル層１１４の一部を除去してもよい。チャネル層におけるダメージと凹部の深さおよび形状により、エンハンスメントモード動作とともに低いデバイスｏｎ抵抗Ｒｏｎを実現できる。以下に詳述する。
実装例において、ドライエッチング技術（例えばプラズマエッチング、デジタルプラズマエッチング、反応イオンエッチング（ＲＩＥ））を用いて凹部構造を形成できる。ドライエッチング技術は、イオン衝突ダメージを生じさせ、これによりチャネルキャリア移動度が低下する。またこれら技術はＩＩＩ族窒化物材料に対するエッチング選択性が低い。すなわち、ＩＩＩ族窒化物の別の組成を実質的にエッチングすることなくＩＩＩ族窒化物の１つの組成を選択的にエッチングすることが難しい。さらに、イオン衝突ダメージを受けた面を復元することが難しい。エッチング選択性はＩＩＩ−Ｎエピタキシ層にとっても重要である。基板上でエピタキシャル成長する各層は、ウエハの中心からエッジにかけて厚さと組成が異なるからである。ドライエッチング技術は、バリア層とチャネル層との間でエッチング選択性がごくわずかであることもある。したがって、エッチング深さが異なることにより、閾値電圧が大きく変動する。
ＩＩＩ−Ｎデバイス構造を用いたエンハンスメントモードトランジスタを実現するためには、凹部のエッチング深さを制御することが重要である。デバイス１００と同じＩＩＩ−Ｎ材料構造を有し凹部１２４を有さないデバイスは、通常は空乏モードで動作する（すなわち負デバイス閾値電圧）。デバイスのゲート領域においてＩＩＩ−Ｎ材料構造に凹部１２４を有することにより、デバイス閾値電圧はより正値へシフトする。エッチング深さが十分深くなく、閾値電圧のシフトが小さければ、ＩＩＩ−Ｎデバイスは依然として空乏モードデバイスであり、ノーマリオン特性を示す。エッチング深さが深すぎてチャネル層まで達している場合、デバイスがＯＮ状態にバイアスされたときであっても、ゲートコンタクト下方の導電チャネルとデバイスアクセス領域（すなわちソースとゲートの間およびゲートとドレインの間の領域）における導電チャネルとの間の電流接続がカットされる。この場合、ノーマリオフＥモード動作が実現できるとしても、ＩＩＩ−Ｎデバイスは電流密度が小さくなり、あるいはＯＮ状態でも動作することができない。ドライエッチングレートを較正して妥当な精度を得ることができるが、ＩＩＩ−Ｎエピタキシャル層の成長条件差に起因するウエハ間のバリア層厚さの違いと、単一ウエハにおけるばらつきとにより、製造歩留りが低くなる。
凹部エッチング断面は通常、矩形または台形である。すなわち凹部は、垂直側壁または傾斜側壁を有するが、両方を持つことはない。デバイス１００において、凹部全体が垂直側壁を有するのは望ましくない。欠陥がないゲート誘電体とゲート金属を同形状で積層するのは、垂直側壁の凹部を有するＩＩＩ−Ｎデバイス構造においては困難だからである。
図１に示すように、凹部１２４はバリア層１１６において垂直側壁を有し、絶縁層１１８において傾斜側壁を有する。凹部１２４は、バリア層１１６において傾斜側壁を有する（図示せず）。チャネル層１１４の上面は凹部１２４へ露出している。凹部１２４は、チャネル層１１４の上面からバリア層１１６と絶縁層１１８を通過し、絶縁層１１８の上面まで延伸している。
ゲート絶縁体１２０（例えばゲート絶縁層またはゲート誘電層）は、凹部１２４の少なくとも一部において同じ形状で成長または積層されている。ゲート絶縁体１２０はチャネル層１１４の上面に配置されている。ゲート絶縁体１２０は、少なくともチャネル層１１４の上面から絶縁層１１８の上面まで延伸している。ゲート絶縁体１２０は、バリア層１１６と絶縁層１１８における凹部側壁と同様のプロファイルを有する。
ゲート絶縁体１２０は例えば、酸化アルミニウム（Ａｌ２Ｏ３）、二酸化ケイ素（ＳｉＯ２）、ＳｉｘＮｙ、Ａｌ１−ｘＳｉｘＮ、Ａｌ１−ｘＳｉｘＯＮ、その他任意の広バンドギャップ絶縁体によって形成されまたはこれらを含む。実施例において、ゲート絶縁体１２０はＡｌ１−ｘＳｉｘＯ層であり、例えばアモルファスＡｌ１−ｘＳｉｘＯ層または多結晶Ａｌ１−ｘＳｉｘＯ層であり、ｘと（１−ｘ）はＡｌ１−ｘＳｉｘＯ層における酸素以外の元素の組成比率を表している。すなわち（１−ｘ）はＡｌ１−ｘＳｉｘＯ層においてアルミニウムによって構成される要素のパーセントであり、ｘはＡｌ１−ｘＳｉｘＯ層においてケイ素によって構成される要素のパーセントであり、（１−ｘ）／ｘはＡｌ１−ｘＳｉｘＯ層におけるケイ素に対するアルミニウムの比率である。具体例において、以下に詳細に説明するように、ゲート絶縁体１２０は、高閾値電圧と低ゲートリークを提供するアモルファスＡｌ１−ｘＳｉｘＯ層を有する。実装例において、Ａｌ１−ｘＳｉｘＯ層は低濃度の窒素を有する。すなわち、Ａｌ１−ｘＳｉｘＯ層を形成している間において、低濃度の窒素を層に組み込み、この窒素濃度は層内のＡｌ、Ｓｉ、Ｏの濃度よりも実質的に低い。Ａｌ１−ｘＳｉｘＯゲート絶縁層は、例えばＳｉＮ、Ａｌ２Ｏ３、ＳｉＯ２、Ａｌ１−ｘＳｉｘＮなどの他のゲート絶縁層と比較して、エンハンスメントモードデバイス特性が向上する。これらとその他の利点については以下に詳述する。アモルファスＡｌ１−ｘＳｉｘＯ層は１ｎｍから１００ｎｍの厚さを有し、例えば１ｎｍから６０ｎｍである。積層後酸素アニーリングをゲート絶縁体１２０に対して実施してもよい。アニーリングプロセスは、ＭＯＣＶＤ成長リアクタにおいて実施することができる。アニーリングプロセスは、ＭＯＣＤＶ成長リアクタのゲート絶縁体積層間において空気へ露出せずに実施できる。アニーリング温度は例えば８００°以上である。アニーリング時間は例えば１０分、２０分、またはそれ以上である。
実装例において、ゲート絶縁体１２０は例えばＡｌ１−ｘＡｘＯ層などの三元化合物であり、Ａは周期表の第４群の元素である。例えばアモルファスＡｌ１−ｘＳｉｘＯ層または多結晶Ａｌ１−ｘＳｉｘＯ層である。ゲート絶縁体１２０は、Ａｌ１−ｘＳｉｘＯＮなどの広バンドギャップ四元絶縁体である。ゲート絶縁体１２０は、ＡｌｘＭｙＡｚＯなどの広バンドギャップ四元絶縁体であてもよく、Ｍは遷移金属元素であり、Ａは周期表の第４群の元素であり、ｘｙｚはＡｌｘＭｙＡｚＯ層における酸素以外の元素の相対組成である。四元絶縁体は、ｙまたはｚが０であれば三元絶縁体になる。アモルファス層が望ましいが、その他の混合相マトリクスを用いてもよい。
次に、ゲートコンタクト１２３（例えばゲート電極）を、少なくとも凹部１２４の一部においてゲート絶縁体１２０上に同じ形状で形成する。ゲート絶縁体１２０と同様に、凹部内かつバリア層１１６に隣接しているゲートコンタクト１２３の部分は垂直であり、凹部内かつ絶縁層１１８に隣接しているゲートコンタクト１２３の部分は傾斜している。実装例において、ゲートコンタクト１２３は、凹部１２４の外に配置されソースコンタクト１２１および／またはドレインコンタクト１２２へ向かって延伸する延伸部を有する。延伸部は、ソースコンタクト１２１とドレインコンタクト１２２から分離している。ゲートコンタクト１２３の延伸部は、ＩＩＩ−Ｎデバイス１００のフィールドプレートとして機能する。実施例において、ゲートコンタクトの延伸部は、少なくとも一部に傾斜部を有し、傾斜フィールドプレートとして機能する。これによりデバイス性能を向上できる。
ゲートコンタクト１２３は、例えばチタニウム／アルミニウム（Ｔｉ／Ａｌ）またはニッケル／金（Ｎｉ／Ａｕ）などの金属積層体として形成することができる。ゲートコンタクト１２３は、金属蒸着またはスパッタリングまたは化学気相法によって積層することができる。ゲートコンタクト１２３はこれに代えて、大きな仕事関数を有する他の導電材料または材料スタックであってもよい（例えばｐ型ポリシリコン、酸化インジウムスズ、窒化タングステン、窒化インジウム、窒化チタニウム）。ゲートコンタクト１２３を積層したのち、ゲート積層後アニーリングプロセスをオプションで実施してもよい。ゲート積層後アニーリングプロセスは、酸素またはフォーミングガス（Ｈ２＋Ｎ２）を含むガス環境下で実施することができる。ゲート積層後アニーリング温度は、３００℃以上または４００℃以上である。最後にゲートコンタクト１２３をエッチングマスクとして用いてゲート絶縁体１２０をエッチングし、ゲート絶縁体１２０をゲートコンタクト１２３の直下に維持しつつその他の部分をエッチング除去し、または部分的にエッチング除去する（図示せず）。
図１に示すように、ソースコンタクト１２１との関係においてゲートコンタクト１２３に対して０Ｖ（またはデバイス閾値電圧よりも小さい電圧）が印加されると、導電チャネル１１９はＩＩＩ−Ｎデバイス１００のゲート領域の凹部１２４直下のチャネル層１１４領域において非連続となる。導電チャネル１１９が非連続となる結果、ソースコンタクトとドレインコンタクトとの間のデバイスチャネルは、ソースコンタクト１２１との関係においてゲートコンタクト１２３に対して０Ｖが印加されたときは導通しないが、ソースコンタクト１２１との関係においてゲートコンタクト１２３に対して十分な正電圧（例えばデバイス閾値電圧以上）が印加されると容易に導通する。したがってＩＩＩ−Ｎデバイス１００は、高電圧アプリケーションのための高電圧エンハンスメントモードデバイスとして機能する。ＩＩＩ−Ｎデバイス１００は例えば、トランジスタ、双方向スイッチ、ｆｏｕｒ ｑｕａｄｒａｎｔ ｓｗｉｔｃｈ（ＦＱＳ）、および／または任意の適当な半導体デバイスである。
図２Ａと２Ｂ、図３Ａと３Ｂは、ＩＩＩ−Ｎデバイスを形成するプロセス２００Ａ−２００Ｂと３００Ａ−３００Ｂを示す。プロセス２００Ａ−２００Ｂと３００Ａ−３００Ｂを利用して、それぞれ図１、図４、図５、図６に示すＩＩＩ−Ｎデバイス１００、４００、５００、６００を形成することができる。
図２Ａにおいて、プロセス２００Ａは、基板上にバッファ層を形成するステップを有する（２０２）。このバッファ層と基板は、図１におけるバッファ層１１２と基板層１１０である。基板は例えばシリコンウエハである。バッファ層は、基板上にバッファ層を直接成長させるか、またはこれに代えて第１基板上にバッファ層を成長させて第１基板からバッファ層を取り除き、別の基盤にバッファ層を接着することによって、形成することができる。上記のように、バッファ層を形成するステップ（２０２）は、バッファ層に補償元素をドープするステップを有してもよい。
次にＩＩＩ−Ｎチャネル層をバッファ層上に形成する（ステップ２０４）。このＩＩＩ−Ｎチャネル層は図１のチャネル層１１４である。ＩＩＩ−Ｎチャネル層は、例えばドープなしＧａＮ層などのようなドープなしＩＩＩ−Ｎ層である。具体例として、ＩＩＩ−Ｎ層はドープなしＧａＮ層であり、実質的にはＡｌを含まない。
次にＩＩＩ−Ｎバリア層がチャネル層上に形成される（ステップ２０６）。このＩＩＩ−Ｎバリア層は図１におけるバリア層１１６である。ＩＩＩ−Ｎバリア層は、チャネル層とは異なる組成またはＩＩＩ−Ｎ材料を有し、これによりバリア層はチャネル層よりも大きいバンドギャップを有し、導電チャネル（例えば２ＤＥＧチャネル）がチャネル層内に誘起される。実施例において、バリア層はＡｌ１−ｘＳｉｘＮ層である。バリア層は例えば厚さ約３０ｎｍである。具体例において、ＩＩＩ−Ｎバリア層はＡｌｘＩｎｙＧａ１−ｘ−ｙＮ層であり、ｘとｙはそれぞれアルミニウムとインジウムの組成比であり、ｘ＋ｙはガリウム組成比であり、０≦ｘ≦１、０≦ｙ＜１、０≦ｘ＋ｙ＜１である。他実施形態においてＩＩＩ−Ｎバリア層は初期組成ＡｌｘＧａ１−ｘＮを有し、最終組成はＧａＮであり、ＩＩＩ−Ｎバリア層の上面において実質的にＡｌを含まない。
次に絶縁層をバリア層上に形成する（ステップ２０８）。この絶縁層は図１の絶縁層１１８である。上述のように、絶縁層はＳｉｘＮｙ、Ａｌ２Ｏ３、ＳｉＯ２、ＡｌｘＳｉｙＮ、ＡｌｘＳｉｙＯ、ＡｌｘＳｉｙＯＮなどによって作成することができ、ＭＯＣＶＤ、ＬＰＣＶＤ、ＰＥＣＶＤ、ＣＶＤ、ＨＤＰＣＶＤ、スパッタリング、アクティブ反応スパッタリング、ＡＬＤ、プラズマアシストＡＬＤ、その他適当な積層プロセスによって積層することができる。具体例として、絶縁層はＭＯＣＶＤによって形成されたＳｉＮｘである。
図２Ａに示すプロセス２００Ａは、オプションステップ（２１０）によって、デバイスのアクティブ領域において絶縁層を完全にまたは部分的に除去してもよい。デバイスのアクティブ領域は、図１に示すソースコンタクト１２１とドレインコンタクト１２２との間の領域である。絶縁層を部分的に除去するステップは、デバイスの第１領域においてＩＩＩ−Ｎバリア層の上面を露出させるステップを有する。この領域は図１の凹部１２４の幅の２倍から５０倍までのサイズである。絶縁層（１１８）を部分的に除去するステップは図５に示す領域１２６を規定する。
次に凹部を形成して、チャネル層の上面を露出させる（ステップ２１２）。この凹部は図１の凹部１２４である。凹部を形成するステップは、ウエットエッチング技術またはドライエッチング技術またはこれらの組み合わせを用いることを含む。形成された凹部は、バリア層１１６において垂直または傾斜側壁を有し、絶縁層１１８において傾斜側壁を有する。凹部領域においてバリア層は除去され、チャネル層１１４の上面は凹部において露出される。実装例において、凹部１２４はチャネル層１１４まで延伸してもよい。例えば凹部１２４はチャネル層１１４に対して１０ｎｍ未満の範囲で延伸してもよい。凹部１２４は、チャネル層１１４の上面からバリア層１１６と絶縁層１１８を通過して絶縁層の上面まで達する。実施例において導電チャネルは、デバイス電極（例えばソース、ゲート、またはドレイン）に対して電圧が印加されていないとき、凹部直下のチャネル層領域において非連続となる。
図２Ｂにおいて、プロセス２００Ｂはプロセス２００Ａの代替として実施することができる。プロセス２００Ｂは、プロセス２００Ａと同様のステップを有するが、バリア層を形成するステップ２０６と溝を形成するステップ２１２との間に、絶縁層を形成するステップ２０８を有していない。プロセス２００Ｂの実装例において、ＩＩＩ−Ｎバリア層を形成するステップ（２０６）は、初期組成ＡｌｘＧａ１−ｘＮを形成するステップと、最終組成ＧａＮを形成するステップを有する。最終組成ＧａＮは、ＧａＮキャップとして動作して、ＩＩＩ−Ｎバリア層の酸化を防止し、ＩＩＩ−Ｎバリア層２０６上に絶縁層２０８を形成しなかった結果として表面トラップが形成されるのを抑制できる。プロセス２００Ｂを用いて形成されるデバイス６００は図６に示し、以下に詳述する。
図３Ａにおいてプロセス３００Ａを示す。プロセス３００Ａは、プロセス２００Ａの後に実施して、図１のデバイス１００を形成するために用いることができる。ゲート絶縁体をチャネル層の上面上に形成する（ステップ３０２）。このゲート絶縁体は、図１のゲート絶縁体１２０である。ゲート絶縁体は、凹部１２４の少なくとも一部において同じ形状で形成される。ゲート絶縁体は、チャネル層１１４の上面と直接接触し、バリア材料は両者の間に存在しない。ゲート絶縁体のうちバリア層１１６と接触している部分は、バリア層内の凹部と同じプロファイルを有し、ゲート絶縁体のうち絶縁層と接触している部分は、絶縁層内の凹部と同じプロファイルを有する。
実装例において、高ゲートバイアスと低ゲートリークを実現するため、アモルファスアルミニウム酸化ケイ素（例えばＡｌ１−ｘＳｉｘＯであり、低濃度の窒素を含んでいてもよい）層をゲート絶縁体として成長させる。ゲート絶縁体としてアモルファスＡｌ１−ｘＳｉｘＯ層を有するＩＩＩ−Ｎデバイスは、以下に詳述するように、高破壊電界、低インターフェーストラップ、高温度安定性を実現できる。Ａｌ１−ｘＳｉｘＯゲート絶縁体を有し、これと組み合わせて半導体材料（例えばＴｉＮやＩｎＮ）で形成されたゲート電極を有するＩＩＩ−Ｎデバイスは、Ａｌ２Ｏ３ゲート絶縁体またはＡｌｘＳｉｙＮゲート絶縁体を有する同様のデバイスと比較して、ＩＩＩ−Ｎデバイスの閾値電圧を増加させることができる。
アモルファスＡｌ１−ｘＳｉｘＯ層は、ＣＶＤ、ＬＰＣＶＤ、ＭＯＣＶＤ、分子ビームエピタキシ（ＭＢＥ）、スパッタ堆積、その他適当な積層プロセスを用いて、成長させることができる。実施例において、成長させたＡｌ１−ｘＳｉｘＯ層は、１ｎｍから１００ｎｍの厚さを有し、例えば約１ｎｍから６０ｎｍの範囲である。
Ａｌ１−ｘＳｉｘＯ層を形成する間において、いくつかの成長条件と積層条件を最適化して、Ａｌ１−ｘＳｉｘＯ層がアモルファス（多結晶ではなく）となるようにする。例えば成長温度または積層温度、室圧、および／またはＳｉ／Ａｌ比率とＮ２およびＯ２比率の組み合わせを最適化して、アモルファスＡｌ１−ｘＳｉｘＯ層を実現する。一般に、成長温度または積層温度を減少させ、Ｓｉ／Ａｌ比率を増加させると、Ａｌ１−ｘＳｉｘＯ層は多結晶ではなくアモルファスとなる傾向がある。例えば成長温度または積層温度が９００℃以上でありＳｉ／Ａｌ比が１／４以上のときＡｌ１−ｘＳｉｘＯはアモルファスとなる。また成長温度または積層温度が７００℃以上でありＳｉ／Ａｌ比が１／９以上のときＡｌ１−ｘＳｉｘＯはアモルファスとなる。しかし、成長温度または積層温度を上げ、および／またはＳｉ／Ａｌ比を下げたとき、ＩＩＩ−ＮエンハンスメントモードデバイスのＡｌ１−ｘＳｉｘＯゲート絶縁層は、Ａｌ１−ｘＳｉｘＯがアモルファスである限りは、デバイスのゲートリークを実質的に減少させることが分かった（多結晶層を有するデバイスはゲートリークを実質的に増加させることが分かった）。ゲート−ソースバイアスに対するデバイスの破壊電圧は、多結晶構造のゲート絶縁体を有するデバイスにおいては、アモルファスＡｌ１−ｘＳｉｘＯゲート絶縁体を有するデバイスと比較して、減少する。特定の成長条件下において、アモルファスＡｌ１−ｘＳｉｘＯ層は、窒素−酸素境界においてナノ結晶層を有する。これはアモルファスＡｌ１−ｘＳｉｘＯ層が、高配向された原子構造を有する単一の結晶窒素面上に直接積層されることによる。ナノ結晶層が存在する場合、数フェムトメートルから、アモルファスＡｌ１−ｘＳｉｘＯ層厚さの４０％までの範囲となる。多結晶層とは異なり、ナノ結晶層は強いＸ線回折信号を生成せず、したがって斜入射Ｘ線回折によって明瞭に検出することができない。ナノ結晶層の存在は、例えば高解像度透過電子顕微鏡（ＴＥＭ）断面画像によって検出することができる。デバイスを最適化するためには、Ａｌ１−ｘＳｉｘＯ層における最小Ｓｉ／Ａｌ比は１／４である（例えばｘ＞０．２）。Ｓｉ／Ａｌ比が高すぎると（例えば４以上（例：ｘ＞０．８））、閾値電圧が減少したデバイス特性となる。閾値電圧が実質的に減少した場合において、閾値電圧（Ｖｔｈ）は負値となる場合があり、このときデバイスは空乏モードで動作する。例えばエンハンスメントモードにおいてはゲートに０バイアスが印加されているときＯＦＦ状態となるのに対して、空乏モードにおいてはゲートに０バイアスが印加されているときＯＮ状態となる。したがって、Ａｌ１−ｘＳｉｘＯゲート絶縁体の積層条件は、アモルファス層を実現しつつ高積層温度と最適なＳｉ／Ａｌ比を維持するように、最適化することができる。実装例において、アモルファスＡｌ１−ｘＳｉｘＯ層の成長温度と積層温度は５００℃以上であり（例えば８００℃以上または９００℃以上）、および／または、Ａｌ組成に対するＳｉ組成比（１−ｘ）／ｘは４未満（例えば１未満、１／３未満）である。１実施形態において、Ｓｉ／Ａｌ比は約２／３であり、このときＳｉ成分は約４０％である。この比を最適化して、閾値電圧を向上させ、トランジスタのゲート−ソース破壊電圧を増加させる。正方向スイープと負方向スイープとの間の閾値電圧ヒステリシスは、最適比でＡｌ１−ｘＳｉｘＯを成長させたＩＩＩ−Ｎデバイスにおいて減少する。絶縁層を成長させる前に、プリカーソルガスを成長リアクタにおいて用い、絶縁層を成長させるときは用いず、これによりシートアクセプタ層を形成できる。このシートアクセプタ層は、ＩＩＩ−Ｎチャネル層と絶縁層との間の境界における電荷を増やすことができる。これらガスの例としては、Ｍｇ、Ｆｅ、Ｚｎ、その他ガスが挙げられる。アモルファスＡｌ１−ｘＳｉｘＯ層を成長させる間において、成長リアクタに対して別のガスを導入することもできる。例えばＮ２Ｏ、ＮＯ、ヒドラジン、誘導体などである。これらソースガスにより、アモルファスＡｌ１−ｘＳｉｘＯ層に対して組み込まれる窒素濃度を低くし、これにより層内の窒素濃度はＡｌ、Ｓｉ、Ｏ濃度よりも実質的に低くなる。その他の層を用いてゲート絶縁体を構築することもできる。例えばＡｌ２Ｏ３、ＡｌｘＳｉｙＮである。しかしゲート絶縁体としてのＡｌ１−ｘＳｉｘＯ層の性能は、エンハンスメントモード動作においてより望ましいものをＩＩＩ−Ｎデバイスに対して提供することができる。
図３Ａにおいて、ゲート電極をゲート絶縁体上に形成する（ステップ３０４）。このゲート電極は図１のゲートコンタクト１２３である。上記のように、ゲート電極は凹部の少なくとも一部においてゲート絶縁体上に同じ形状で形成することができる。これは、チタニウム／アルミニウム（Ｔｉ／Ａｌ）または金属と半導体材料の組み合わせ、例えば窒化チタニウム／アルミニウム（ＴｉＮ／Ａｌ）などの金属スタックを積層することにより実現され、このとき金属蒸着またはスパッタリングを用い、オプションとしてゲート積層後アニーリングプロセスを実施する。ＴｉＮ／Ａｌで形成されたゲート電極は、アモルファスＡｌ１−ｘＳｉｘＯと導通してインターフェースを形成し、ＩＩＩ−Ｎデバイスの閾値電圧を増加させる。通常、仕事関数が大きい半導体ゲート電極（例えばＴｉＮ／Ａｌ）がＡｌｘＳｉｙＮなどのゲート絶縁体と接続されると、誘電面におけるフェルミレベルピニングに起因して、仕事関数が小さいゲート電極（例えばチタニウム／アルミニウム（Ｔｉ／Ａｌ））と比較して、閾値電圧シフトはゼロに近くなる。しかしアモルファスＡｌ１−ｘＳｉｘＯが半導体ゲート電極（例えば窒化チタニウム／アルミニウム（ＴｉＮ／Ａｌ））と接続されると、ＩＩＩ−Ｎデバイスの閾値電圧は増加する。ＧａＮ上にＡｌｘＳｉｙＮとＡｌ１−ｘＳｉｘＯを有し様々な仕事関数材料で形成されたゲート電極を有する金属−絶縁体−半導体キャパシタ構造を用いて、この効果を実証した（図８に示す）。酸素またはフォーミングガス（Ｈ２＋Ｎ２）を含むガス環境下においてゲート積層後アニーリングプロセスを実施してもよい。アニーリングプロセスは、４００℃以上の温度で実施できる。フォーミングガス内の水素は、アニーリングプロセスにおいてゲート電極を貫通し、酸素／ゲート電極境界のダングリングボンドに接着する。これらダングリングボンドを除去すると、酸素境界面品質が向上する。これにより、例えばＶｔｈスイープ曲線におけるより高いＶｔｈとヒステリシスなどのような、ＩＩＩ−Ｎデバイスの性能が向上する。ゲート電極は、バリア層に隣接する凹部において垂直側壁を有し、絶縁層に隣接する凹部において傾斜側壁を有する。実装例においてゲート電極は、凹部の外に配置されソースコンタクトとドレインコンタクトに向かって延伸しソースコンタクトとドレインコンタクトから分離された延伸部を有する。これらゲート電極の延伸部は、フィールドプレートとして動作し、ＩＩＩ−Ｎデバイスの空乏領域を交差する電場を減少させる。
ゲート電極を積層したのち、ゲート電極はさらに、ゲート絶縁体をエッチングするためのエッチングマスクとして用いることができる。これによりゲート絶縁体はゲートコンタクト直下の位置を維持するが、図１に示すように他部分はエッチング除去される。これに代えてゲート絶縁体１２０は図６に示すように部分的にエッチングしてもよい。
次に、チャネル層と電気的に接続されたソースコンタクトとドレインコンタクトを形成し、ゲート電極がソースコンタクトとドレインコンタクトとの間に配置されるようにする（ステップ３０６）。このソースコンタクトとドレインコンタクトは、図１のソースコンタクト１２１とドレインコンタクト１２２である。上記のように、ソースコンタクトとドレインコンタクトは、金属スタックとして形成できる。例えばＴｉ／Ａｌ／Ｎｉ／ＡｕまたはＴｉ／Ａｌである。金属スタックはＩＩＩ−Ｎデバイスのチャネル層と接触している。金属スタックは、金属蒸着またはスパッタリング、オプションとして積層後アニーリングプロセスを実施することによって形成できる。ソースコンタクトとドレインコンタクトは、チャネル層内の導電チャネル（例えば２ＤＥＧチャネル）と電気的に接触しまたは接続された抵抗コンタクトを形成する。ソースコンタクトとドレインコンタクトを積層する前に、ドライエッチングにより凹部を形成することができる。次に凹部内にソースコンタクトとドレインコンタクトを形成して、金属／ＩＩＩ−Ｎ境界における接触抵抗を減少させることができる。ソースコンタクトとドレインコンタクトは、オプションとして凹部を形成する前に形成してもよい。
金属酸化物半導体エンハンスメントモードＩＩＩ−Ｎパワーデバイスは、これまでＡｌ２Ｏ３をゲート絶縁層として用いて形成されてきた。しかしＡｌ１−ｘＳｉｘＯゲート絶縁層を有するＩＩＩ−Ｎデバイスは、閾値電圧が増えゲート特性のヒステリシスが減少した。これらはいずれもエンハンスメントモード動作にとって望ましいものである。ゲート絶縁層にＳｉを加えることは難しく、ゲート絶縁層として高品質Ａｌ２Ｏ３を積層するため従来必要ではなかった機器を必要とする。Ｓｉ成分は最適値を超えて増加するので（図１０Ａに示すように）、閾値電圧は最適Ｓｉ成分値に対応する閾値電圧よりも負側となる。またＡｌ１−ｘＳｉｘＯは、高仕事関数のゲート電極材料（例えば窒化チタニウム）とともに用いたとき、図８に示すように誘電体境界が固定しない。
図３Ｂは、プロセス３００Ｂを示す。プロセス３００Ｂは、プロセス２００Ａまたは２００Ｂを実施した後、ＩＩＩ−Ｎデバイスを形成するために実施することができる。例えばステップ２０２、２０４、２０６、２０８、２１０、２１２とプロセス３００Ｂを用いて、それぞれ図４、図５、図６に示すＩＩＩ−Ｎデバイス４００、５００、または６００を形成することができる。図３Ｂのプロセス３００Ｂは、図３Ａのプロセス３００Ａの代替として用いて、ＩＩＩ−Ｎデバイス４００ｎ少なくとも一部を形成することができる。プロセス３００Ｂは、プロセス３００Ａと同じステップ３０２、３０４、３０６を有するが、ステップ３０２の前に追加ステップ３０８を実施する。
図３Ｂにおいて、プロセス３００Ｂは、ステップ２１０で形成した凹部内に、チャネル層の上面においてＩＩＩ−Ｎ層を再成長させるステップ（ステップ３０８）を有する。再成長したＩＩＩ−Ｎ層は、ＩＩＩ−Ｎキャップ層として動作し、図４とともに以下説明する任意の組成を有することができる。１実施形態において、ＩＩＩ−Ｎキャップ層は、ＩＩＩ−Ｎチャネル層に隣接するＩＩＩ−Ｎキャップ層の側面にＡｌＧａＮを有し、ＩＩＩ−Ｎチャネル層の反対側のＩＩＩ−Ｎキャップ層の側面にＧａＮを有する。ＩＩＩ−Ｎキャップ層は、例えばＩｎＡｌＧａＮなどのような、三元化合物または四元化合物である。他実施形態においてＩＩＩ−Ｎキャップ層は、ＩＩＩ−Ｎチャネル層に隣接するＩＩＩ−Ｎキャップ層の側面にＡｌＮを有し、ＩＩＩ−Ｎチャネル層の反対側のＩＩＩ−Ｎキャップ層の側面に中間組成ＡｌＧａＮとＧａＮを有する。ＩＩＩ−Ｎキャップ層の成長は、ＭＯＣＶＤ成長リアクタにおいて実施できる。ＩＩＩ−Ｎキャップ層の厚さは１ｎｍから１０ｎｍである。ＩＩＩ−Ｎキャップ層の厚さは、ＩＩＩ−Ｎバリア層の厚さよりも小さい。ＩＩＩ−Ｎバリア層は３０ｎｍまでの厚さを有し、上述のように再成長したＩＩＩ−Ｎキャップ層は１〜１０ｎｍの厚さを有する。図４の層１１７に示すように、ＩＩＩ−Ｎキャップ層はＩＩＩ−Ｎバリア層の側壁上で成長する。実装例において、ＩＩＩ−Ｎキャップ層の成長前に成長リアクタにおいてプリカーソルガスを用い、ＩＩＩ−Ｎキャップ層の成長中には用いず、これによりシートアクセプタを形成できる。これらガスの例としては、Ｍｇ、Ｆｅ、Ｚｎ、その他ガスが挙げられる。例えばＩＩＩ−Ｎキャップ層成長の初期フェーズにおいて、ＡｌＧａＮを成長させることができる。中間フェーズにおいて、Ｍｇガスを成長リアクタに導入する。ＩＩＩ−Ｎキャップ層の最終フェーズにおいて、ＧａＮが成長し、これは実質的にＭｇドープがない。他実施形態において、ＩＩＩ−Ｎキャップ層は、ＩＩＩ−Ｎチャネル層の反対側のＩＩＩ−Ｎ層の側壁上に、ｐ型ＧａＮ層の最終組成を有する。このｐ型ＧａＮ層は、ＩＩＩ−Ｎデバイスの閾値電圧（Ｖｔｈ）を向上させて、デバイスの適切なエンハンスメントモード動作を実現することができる。
次に、アモルファスＡｌ１−ｘＳｉｘＯゲート絶縁体をＩＩＩ−Ｎキャップ層上に形成する（ステップ３０２）。例えばアモルファスＡｌ１−ｘＳｉｘＯゲート絶縁体は、図３Ａのプロセス３００Ａまたは図３Ｂのプロセス３００Ｂのステップ３０２を用いて形成することができる。
１実施形態において、ゲート絶縁体を形成した後、ＩＩＩ−Ｎデバイスに対して積層後アニーリングプロセスを実施する。アニーリングプロセスは、ゲート絶縁体を形成する成長リアクタ内でそのまま実施することができ、このときゲート絶縁体の形成とアニーリングステップとの間においてＩＩＩ−Ｎデバイスを空気へ露出させることはない。アニーリングプロセスは、少なくとも８００℃で実施し、例えば８５０℃、９００℃、９５０℃である。アニーリングプロセスは、少なくとも２０分実施し、例えば２５分、３０分、４０分である。
他実施形態において、ＩＩＩ−Ｎキャップ層の成長とアモルファスＡｌ１−ｘＳｉｘＯゲート絶縁体の成長は、ＩＩＩ−Ｎキャップ層が成長する成長リアクタ内でそのまま実施できる。このように、ＩＩＩ−Ｎデバイスは成長リアクタ内に保持され、ＩＩＩ−Ｎキャップ層を成長させるステップとゲート絶縁体を形成するステップとの間において空気にさらされることはない。
他実施形態において、ＩＩＩ−Ｎキャップ層、アモルファスＡｌ１−ｘＳｉｘＯゲート絶縁体、およびＩＩＩ−Ｎデバイスのアニーリングは、ＭＯＣＶＤ成長リアクタ内で順次実施することができる。このとき、ＩＩＩ−Ｎキャップ層を成長させるステップとゲート絶縁体を形成するステップとの間、およびゲート絶縁体を形成するステップとアニーリングとの間において、ＩＩＩ−Ｎデバイスを空気に露出させることはない。
ＩＩＩ−Ｎキャップ層を形成した後、反応リアクタは通常、酸素層を安全に成長させることができる状態にする必要がある。ＩＩＩ−Ｎキャップ層の成長中に存在する水素ガスは、酸素ソースガスを用いる前に、ＭＯＣＶＤリアクタから除去する必要がある。このとき、ＩＩＩ−Ｎキャップ層を積層した後かつアモルファスＡｌ１−ｘＳｉｘＯゲート絶縁体を積層する前において、成長リアクタからＩＩＩ−Ｎデバイスを除去する必要がある場合がある。ＩＩＩ−Ｎデバイスを外気にさらすと、ＩＩＩ−Ｎキャップ層上に欠陥が形成され、または不要な酸素層が形成される可能性がある。これら欠陥および／または酸素層は、デバイス性能を劣化させ、特にエンハンスメントモード動作にとって望ましいデバイス性能を劣化させる可能性がある。チャネル層１１４、再成長ＩＩＩ−Ｎキャップ層１１７、およびゲート絶縁体１２０の間のＩＩＩ−Ｎデバイス境界の表面品質が悪いと、閾値電圧シフトが減少し、表面電荷トラップが増加する。デバイス境界における表面電荷トラップが増加すると、特にＩＩＩ−Ｎデバイスのスイッチング動作中におけるｏｎ抵抗Ｒｏｎが増加する。
図３Ｂに戻る。ゲート絶縁層上にゲート電極を形成する（ステップ３０４）。ゲート電極は、図３Ａで説明したプロセス３００Ａのステップ３０４を用いて形成できる。上記のように、ゲート電極は少なくとも凹部の一部においてゲート絶縁体上に同じ形状で形成することができる。これは例えばチタニウム／アルミニウム（Ｔｉ／Ａｌ）または半導体材料と金属を組み合わせたもの（例えば窒化チタニウム／アルミニウム（ＴｉＮ／Ａｌ））などの金属スタックを積層することにより実現でき、このとき金属蒸着またはスパッタリングを用い、オプションとして積層後アニーリングプロセスを実施する。具体例においてゲート電極は、窒化チタニウムとアルミニウム（ＴｉＮ／Ａｌ）により形成される。窒化チタニウムは、アルミニウム（Ａｌ）とともに、空気に露出させることなくスパッタリングにより積層することができる。アルミニウム上面金属は導電層として動作し、ゲート電極の電子移動度を高めることができる。
プロセス３００Ｂのステップ３０８、３０２、３０４に戻る。これらステップを一緒に実施すると、ＩＩＩ−Ｎチャネル層とＩＩＩ−Ｎｌキャップ層の境界において、表面トラップが減少する。アモルファスＡｌ１−ｘＳｉｘＯ層をＴｉ／Ａｌなどの半導体ゲート材料と組み合わせて用いると、ＡｌｘＳｉｙＮなどの従来のゲート絶縁体を用いる場合と比較して、ＩＩＩ−Ｎデバイス閾値電圧が向上する。
図３Ｂに戻る。図３Ａで説明したプロセス３００Ａのステップ３０６と同様に、ソースコンタクトとドレインコンタクトが形成される（ステップ３０６）。実装例において、ソースコンタクトとドレインコンタクトは、同じ材料を用いてプロセス３００Ａと同じプロセスで形成される。凹部抵抗コンタクトの利点は、プロセス３００Ａで説明したＩＩＩ−Ｎデバイスを形成するときと同様である。
図４は、ＩＩＩ−Ｎデバイス４００の断面図である。デバイス４００は図１のデバイス１００と同様であるが、デバイス４００は凹部内のチャネル層１１４の上面に形成されたＩＩＩ−Ｎキャップ層１１７を有する。ゲート絶縁体１２０は、図４に示すようにＩＩＩ−Ｎキャップ層１１７上に形成される。
デバイス４００の各層は、図１のデバイス１００の同じ符号のものと同様の特性を有し、したがって図１のデバイス１００と同じ材料と方法で形成することができる。ＩＩＩ−Ｎデバイス４００を生成するプロセスは、プロセス２００Ａ（オプションステップ２１０なし）とプロセス３００Ｂを組み合わせたものである。ＩＩＩ−Ｎキャップ層１１７は、チャネル層１１４とバリア層１１６とは異なるＩＩＩ−Ｎ材料組成を有する。ＩＩＩ−Ｎ層１１７は、ＩＩＩ−Ｎバリア層１１６よりも低いＡｌ比率を有する。ＩＩＩ−Ｎキャップ層１１７は、ＧａＮまたはＡｌＧａＮである。ＩＩＩ−Ｎ層１１７は、例えばＩｎＡｌＧａＮなどのような三元化合物または四元化合物である。実装例においてＩＩＩ−Ｎキャップ層１１７は、ＩＩＩ−Ｎチャネル層に隣接するＩＩＩ−Ｎキャップ層の側面にＡｌＧａＮを有し、ＩＩＩ−Ｎチャネル層の反対側のＩＩＩ−Ｎキャップ層の側面にＧａＮを有する。ＩＩＩ−Ｎキャップ層１１７にドープして、ｐ型ＧａＮ層またはドープＡｌＧａＮ層を形成できる。他実施形態において、キャップ層１１７はＡｌＮ／ＡｌＧａＮ／ＧａＮを有し、ＡｌＮ層はＩＩＩ−Ｎチャネル層に隣接するＩＩＩ−Ｎキャップ層の側面に配置される。ＩＩＩ−Ｎキャップ層の望ましい実施形態は、ＩＩＩ−Ｎチャネル層に隣接するＡｌＧａＮ初期組成と、ゲート絶縁層１２０に隣接するｐ型ＧａＮ最終組成である。
ＩＩＩ−Ｎキャップ層１１７は、ＩＩＩ−Ｎデバイスの凹部１２４を形成した後に積層される。凹部１２４を形成するためのドライエッチング技術はイオン衝突ダメージを生じさせ、チャネルキャリア移動度を減少させる場合がある。チャネル層１１４の表面上のイオン衝突ダメージは、デバイスの第１部分において凹部１２４を形成した後にＩＩＩ−Ｎキャップ層１１７を追加することにより、修復することができる。キャップ層１１７はさらに、ゲート誘電体とチャネル材料との間にＩＩＩ−Ｎヘテロ接合を導入することにより、チャネル移動度を向上させることができる。具体例において、凹部１２４を形成するステップは、デバイスの第１部分においてＩＩＩ−Ｎチャネル層１１４を部分的にエッチングするステップを有する。このエッチングされたチャネル部分は、ＩＩＩ−Ｎキャップ層によって置き換えることができる。ＩＩＩ−Ｎキャップ層１１７は、凹部１２４の深さを最適化してデバイスのエンハンスメントモード動作を実現するために重要である。ＩＩＩ−Ｎキャップ層は、図４の層１１７に示すように、ＩＩＩ−Ｎバリア層の側壁上に成長する。ゲート絶縁体１２０は、図１のデバイス１００と同様のＩＩＩ−Ｎチャネル層１１４の直上に代えて、凹部内のＩＩＩ−Ｎキャップ層１１７上に形成される。ゲート絶縁体１２０は、図１のデバイス１００のゲート絶縁体と同様の形状と特性を有する。
図５は、ＩＩＩ−Ｎデバイス５００の断面図である。デバイス５００は図４のデバイス４００と同様であるが、デバイス５００はプロセス２００Ａで説明したステップ２１０を用いて生成される。ステップ２１０は、溝１２４を形成する前に絶縁層１１８を部分的に除去するステップを有する。絶縁層１１８を部分的に除去すると、図５の領域１２６が形成される。絶縁層１１８は、ゲートとドレインとの間のデバイス領域においてドレイン１２２近傍の領域にのみ残る。除去される絶縁層１１８の幅は、凹部１２４の幅の２倍から５０倍である。凹部１２４におけるＩＩＩ−Ｎキャップ層１１７の再成長は、ソースコンタクト１２１とドレインコンタクト１２２との間の全長と比較して凹部の開口領域が小さいことに起因して、実施するのは難しい。ＩＩＩ−Ｎキャップ層は絶縁層１１８上で成長しない傾向があるので、凹部１２４におけるＩＩＩ−Ｎキャップ層１１７の成長速度は非常に高く、開口領域が小さいマスク効果に起因して制御が難しい。凹部１２４よりも大きい幅で絶縁層１１８を除去すると、開口領域が大きくなり、ＩＩＩ−Ｎキャップ層１１７の成長速度を減少させ、積層厚さがより正確になる。その結果としてＩＩＩ−Ｎキャップ層は、領域１２６における絶縁層１１８の除去によって生じたＩＩＩ−Ｎバリア層１１６の露出上面上で成長する。ＩＩＩ−Ｎキャップ層の厚さ制御の精度が悪いと、デバイスの閾値電圧に影響する。ＩＩＩ−Ｎキャップ層が厚すぎると、デバイスの閾値電圧が増加し、デバイスはエンハンスメントモードではなく空乏モードで動作する。ゲート絶縁層１２０が次にＩＩＩ−Ｎキャップ層１１７上で形成される。ゲート絶縁体１２０は、ソースコンタクト１２１からドレインコンタクト１２２までの全域にわたって延伸する。次にゲートコンタクト１２３が、少なくとも凹部１２４の一部においてゲート絶縁体１２０上に同じ形状で形成される。最後にゲートコンタクト１２３をエッチングマスクとして用いてゲート絶縁体１２０をエッチングし、ゲート絶縁体１２０がゲートコンタクト１２３の直下に残りそれ以外の場所でエッチングされる。これに代えて、ゲート絶縁体を絶縁層１１８上でのみエッチング除去してＩＩＩ−Ｎキャップ層１１７上で残し（図示せず）、またはゲート絶縁体を部分的にエッチング除去するとともにソースコンタクト１２１とドレインコンタクト１２２との間のアクティブ領域全体に残してもよい（図示せず）。
図６は、ＩＩＩ−Ｎデバイス６００の断面図である。デバイス６００は図５のデバイス５００と同様であるが、デバイス５００は図２Ａのプロセス２００Ａのｓｙ轍鮒２１０を用いて絶縁層１１８を完全に除去したのに対し、デバイス６００は図２Ｂのプロセス２００Ｂにしたがって生成される。これはプロセス２００Ａのステップ２０８のようにバリア層上に絶縁層を形成するステップを含まない。次にプロセス３００Ｂを実施し、ＩＩＩ−Ｎキャップ層１１７をチャネル層１１６直上にソース１２１からドレイン１２２まで成長させる。絶縁層１２０はＩＩＩ−Ｎキャップ層１１７上に配置される。この実施形態において、絶縁層１２０は通常、ゲート電極１２３の外側領域において部分的にエッチングされ、これによりＩＩＩ−Ｎキャップ層１１７を不動体化する。デバイス６００の望ましい実施形態において、ＩＩＩ−Ｎバリア層１１６は初期組成ＡｌｘＧａ１−ｘＮと最終組成ＧａＮを有し、ＩＩＩ−Ｎバリア層の上面において実質的にＡｌを有さない。
図７はＩＩＩ−Ｎデバイス７００の断面図である。デバイス７００は図１のデバイス１００と同様であるが、デバイス７００はパワー電極７２１と７２２の間において２つのゲート電極７２３と７２３’を有する。デバイス７００は双方向スイッチ（すなわちｆｏｕｒ ｑｕａｄｒａｎｔ ｓｗｉｔｃｈ（ＦＱＳ））として動作し、第１ゲート電極７２３上の電圧が第１パワー電極との関係で印加され、第２ゲート電極７２３’上の電圧が第２パワー電極７２２との関係で印加され、パワー電極７２１と７２２はそれぞれデバイス７００のソースとドレインとして動作する（デバイスの電圧極性および／または電流の向きに依拠する）。
デバイス７００の層７１０、７２１、７１４、７１６、７１８はそれぞれ、図１のデバイスの層１１０、１１２、１１４、１１６、１１８と同じ特性を有し、したがって図１のデバイス１００について説明したものと同じ材料と同じ方法で形成することができる。凹部７２４と７２４’は、図１の凹部１２４と同じ形状と特性を有し、図１のデバイス１００で説明したものと同じ方法で形成できる。ゲート電極７２３と７２３’、およびゲート絶縁層７２０と７２０’は、図１のゲート絶縁層１２０と同じ形状と特性を有し、図１のデバイス１００で説明したものと同じ方法および／または同じ材料で形成できる。
図８は、それぞれ異なる仕事関数を有するゲート電極材料のフラットバンド電圧８００を示す。図８に示すように、ＡｌｘＳｉｙＮで形成されたゲート絶縁層のフラットバンド電圧は、金属仕事関数の範囲において比較的変化しない。しかしＡｌ１−ｘＳｉｘＯで形成されたゲート絶縁層のフラットバンド電圧は、金属仕事関数と強い正相関を有する。この図面における金属仕事関数４．３ｅＶに対応するゲート電極はＴｉ／Ａｌである。この図面における金属仕事関数４．９ｅＶと５．０ｅＶに対応するゲート電極は、ＴｉＮとＮｉである。Ａｌ１−ｘＳｉｘＯは金属と非固定誘電体面を有するのに対し、ＡｌｘＳｉｙＮ誘電体面はフェルミレベルピニングによって固定される。図８の測定結果は、Ａｌ１−ｘＳｉｘＯとともにＴｉＮなどの高仕事関数を有するゲート電極材料を有するＩＩＩ−Ｎデバイスは、ゲート絶縁体としてＡｌ１−ｘＳｉｘＮを用いるＩＩＩ−Ｎデバイスよりもデバイス性能（例えば高閾値電圧）がよいことを示している。
図９Ａは、図１０に示すＶＴＨ測定結果の条件を規定する。図９Ａに示すように、ＶＴＨはＩＤＳ＠１０−５Ａ／ｍｍとなるＶＧＳとして規定される（ＶＴＨ＝ＶＧＳ＠１０−５Ａ／ｍｍ）。図９Ｂは、図１０に示す金属−絶縁体−半導体キャパシタ構造について、低電界電圧（ＶＬＦ）限界を判定する条件を示す。比較的低いＶＧにおいて（−１０Ｖから１０Ｖ）、ゲートリークは一定かつ小さい。ＶＧが大きくなると（＞１０Ｖ）、デバイスが完全破壊に至るまでゲートリークが増加する。１０−４Ａ／ｃｍ２のゲートリーク（ＩＧ）ＶＧは、ＶＬＦを定義するために用いられる。デバイス動作は低電界範囲が望ましい。低電界範囲外の動作はデバイスを不安定にし、ゲート絶縁誘電体にホール注入を生じさせる。この動作領域は、ＶＬＦ範囲のデバイス動作よりも大きいヒステリシス特性を示した。
図１０は、Ａｌ１−ｘＳｉｘＯゲート絶縁層を有するＩＩＩ−Ｎデバイスの閾値電圧（ＶＴＨ）の変化の第１グラフ１０００Ａと低電界電圧（ＶＬＦ）の第２グラフ１０００Ｂを示す。誘電成分Ｓｉを変化させており、ｘは％Ｓｉに相当する。第１グラフ１０００Ａによれば、Ｓｉ成分が３０％から８０％へ増加するとＶＴＨは増加し、Ｓｉ成分が１００％に近づくと減少する。ＩＩＩ−ＮデバイスのＶＴＨは、エンハンスメントモード動作をするためには正でなければならない。安定動作のための最小の望ましいＶＴＨは、第１グラフ１０００Ａにおいて水平線で０．３５Ｖとして示している。第２グラフ１０００Ｂによれば、低電界電圧（ＶＬＦ）は０％から５０％Ｓｉにおいて増加し、Ｓｉが８０％に近づくと減少する。１００％Ｓｉの誘電層（ＳｉＯ２）は通常、ＶＬＦが非常に高いが、ＶＴＨは望ましくない。安定動作のための最小の望ましいＶＬＦは、第２グラフ１０００Ｂにおいて水平線で１５Ｖとして示している。Ｓｉ成分を最適化し、高ＶＴＨと高ＶＬＦを有するＩＩＩ−Ｎデバイスを考慮する。図１０のグラフ１０００Ａと１０００Ｂが示すように、ＶＴＨとＶＬＦの性能要求を満たす理想Ｓｉ％範囲は、Ａｌ１−ｘＳｉｘＯゲート絶縁層の約４０％〜５０％Ｓｉ成分である。
いくつかの実装例を説明した。ただし、本明細書が記載する技術とデバイスの要旨と範囲を逸脱することなく、様々な変形をなすことができることを理解されたい。実装例において説明した特徴は、独立してまたは組み合わせて用いることができる。したがって他実装例も特許請求範囲の範囲内である。

Claims (45)

  1. トランジスタであって、
    ＩＩＩ−Ｎチャネル層、
    前記ＩＩＩ−Ｎチャネル層上のＩＩＩ−Ｎバリア層、
    前記ＩＩＩ−Ｎチャネル層に対して電気的に接続されたソースコンタクトとドレインコンタクト、
    前記ＩＩＩ−Ｎバリア層上の絶縁層、
    部分的に前記絶縁層上にかつ部分的に前記ＩＩＩ−Ｎチャネル層上に配置されたゲート絶縁体であって、前記ゲート絶縁体はアモルファスＡｌ１−ｘＳｉｘＯ層を有し、０．２＜ｘ＜０．８である、ゲート絶縁体、
    前記ゲート絶縁体上において前記ソースコンタクトと前記ドレインコンタクトとの間に配置されたゲート電極、
    を備え、
    前記アモルファスＡｌ１−ｘＳｉｘＯ層は、前記ＩＩＩ−Ｎチャネル層に隣接する側にナノ結晶Ａｌ１−ｘＳｉｘＯ部分を有し、
    前記トランジスタの第１部分における凹部は、前記絶縁層と前記ＩＩＩ−Ｎバリア層を通過して延伸しており、
    前記ゲート絶縁体は前記凹部の少なくとも一部に配置され、前記凹部において前記ＩＩＩ−Ｎチャネル層と接触しており、
    前記ゲート電極は、前記凹部の少なくとも一部に配置されている
    ことを特徴とするトランジスタ。
  2. 前記アモルファスＡｌ１−ｘＳｉｘＯ層の厚さは、１ｎｍから１００ｎｍである
    ことを特徴とする請求項１記載のトランジスタ。
  3. 前記ゲート電極は、半導体材料によって構成されている
    ことを特徴とする請求項１記載のトランジスタ。
  4. 前記ゲート電極は、窒化チタニウム（ＴｉＮ）、窒化インジウム（ＩｎＮ）、ｐ型ポリシリコン、窒化タングステン（ＷＮ）、または酸化インジウムスズ（ＩＴＯ）によって構成されている
    ことを特徴とする請求項１記載のトランジスタ。
  5. 前記トランジスタは、ｏｆｆ状態ブロック電圧が６００Ｖ超となるように構成されている
    ことを特徴とする請求項４記載のトランジスタ。
  6. 前記ナノ結晶Ａｌ１−ｘＳｉｘＯ部分の厚さは、前記アモルファスＡｌ１−ｘＳｉｘＯ層の厚さの４０％未満である
    ことを特徴とする請求項１記載のトランジスタ。
  7. トランジスタであって、
    ＩＩＩ−Ｎチャネル層、
    前記ＩＩＩ−Ｎチャネル層上のＩＩＩ−Ｎバリア層、
    前記ＩＩＩ−Ｎチャネル層に対して電気的に接続されたソースコンタクトとドレインコンタクト、
    前記ＩＩＩ−Ｎバリア層上の絶縁層、
    部分的に前記絶縁層上にかつ部分的に前記ＩＩＩ−Ｎチャネル層上に配置されたゲート絶縁体であって、前記ゲート絶縁体はアモルファスＡｌ１−ｘＳｉｘＯ層を有し、０．２＜ｘ＜０．８である、ゲート絶縁体、
    前記ゲート絶縁体上において前記ソースコンタクトと前記ドレインコンタクトとの間に配置されたゲート電極、
    を備え、
    前記アモルファスＡｌ１−ｘＳｉｘＯ層は窒素を含み、
    前記トランジスタの第１部分における凹部は、前記絶縁層と前記ＩＩＩ−Ｎバリア層を通過して延伸しており、
    前記ゲート絶縁体は前記凹部の少なくとも一部に配置され、前記凹部において前記ＩＩＩ−Ｎチャネル層と接触しており、
    前記ゲート電極は、前記凹部の少なくとも一部に配置されている
    ことを特徴とするトランジスタ。
  8. トランジスタであって、
    ＩＩＩ−Ｎチャネル層、
    前記ＩＩＩ−Ｎチャネル層上のＩＩＩ−Ｎバリア層、
    前記ＩＩＩ−Ｎチャネル層に対して電気的に接続されたソースコンタクトとドレインコンタクト、
    前記ＩＩＩ−Ｎバリア層上の絶縁層、
    前記ＩＩＩ−Ｎバリア層とは別のＩＩＩ−Ｎキャップ層であって、前記絶縁層と前記ＩＩＩ−Ｎバリア層を通過して延伸する凹部において前記ＩＩＩ−Ｎチャネル層上に形成された、ＩＩＩ−Ｎキャップ層、
    前記ＩＩＩ−Ｎキャップ層上において少なくとも一部が前記凹部内に配置されているゲート絶縁体であって、アモルファスＡｌ１−ｘＳｉｘＯ層を有し、０．２＜ｘ＜０．８である、ゲート絶縁体、
    前記ゲート絶縁体上に積層され少なくとも一部が前記凹部内に配置されているゲート電極であって、前記ソースコンタクトと前記ドレインコンタクトとの間に配置されている、ゲート電極、
    を備え、
    前記アモルファスＡｌ１−ｘＳｉｘＯ層は、前記ＩＩＩ−Ｎチャネル層に隣接する側にナノ結晶Ａｌ１−ｘＳｉｘＯ部分を有する
    ことを特徴とするトランジスタ。
  9. 前記ＩＩＩ−Ｎキャップ層はＧａＮを含む
    ことを特徴とする請求項８記載のトランジスタ。
  10. 前記ＩＩＩ−Ｎキャップ層は、前記ＩＩＩ−Ｎチャネル層に隣接する側にＡｌＧａＮを有し、前記ＩＩＩ−Ｎチャネル層の反対側にｐ型ＧａＮを有する
    ことを特徴とする請求項８記載のトランジスタ。
  11. 前記ＩＩＩ−Ｎキャップ層の厚さは１０ｎｍ未満である
    ことを特徴とする請求項８記載のトランジスタ。
  12. 前記ゲート電極は半導体材料を含む
    ことを特徴とする請求項８記載のトランジスタ。
  13. 前記ゲート電極は、窒化チタニウム（ＴｉＮ）、窒化インジウム（ＩｎＮ）、ｐ型ポリシリコン、窒化タングステン（ＷＮ）、または酸化インジウムスズ（ＩＴＯ）によって構成されている
    ことを特徴とする請求項１２記載のトランジスタ。
  14. 前記アモルファスＡｌ１−ｘＳｉｘＯ層の厚さは、１ｎｍから１００ｎｍである
    ことを特徴とする請求項８記載のトランジスタ。
  15. 前記トランジスタは、ｏｆｆ状態ブロック電圧が６００Ｖ超となるように構成されている
    ことを特徴とする請求項８記載のトランジスタ。
  16. 前記ナノ結晶Ａｌ１−ｘＳｉｘＯ部分の厚さは、前記アモルファスＡｌ１−ｘＳｉｘＯ層の厚さの４０％未満である
    ことを特徴とする請求項８記載のトランジスタ。
  17. 前記アモルファスＡｌ１−ｘＳｉｘＯ層は窒素を含む
    ことを特徴とする請求項８記載のトランジスタ。
  18. ＩＩＩ−Ｎデバイスを製造する方法であって、
    ＩＩＩ−Ｎチャネル層上のＩＩＩ−Ｎバリア層、前記ＩＩＩ−Ｎバリア層上の絶縁層、を有する材料構造を提供するステップ、
    前記デバイスの第１部分に凹部を形成するステップであって、前記凹部を形成するステップは、前記デバイスの前記第１部分において前記絶縁層と前記ＩＩＩ−Ｎバリア層を除去して前記デバイスの前記第１部分において前記ＩＩＩ−Ｎチャネル層を露出させるステップ、
    少なくとも前記凹部の一部においてアモルファスＡｌ１−ｘＳｉｘＯ層を形成するステップであって、前記Ａｌ１−ｘＳｉｘＯ層は前記デバイスの前記第１部分において前記チャネル層上に形成される、ステップ、
    少なくとも前記凹部の一部において前記Ａｌ１−ｘＳｉｘＯ層上にゲート電極を形成するステップであって、前記ゲート電極は複合半導体材料と金属を含むステップ、
    を有し、
    前記アモルファスＡｌ１−ｘＳｉｘＯ層は、前記ＩＩＩ−Ｎチャネル層に隣接する側にナノ結晶Ａｌ１−ｘＳｉｘＯ部分を有する
    ことを特徴とする方法。
  19. 前記アモルファスＡｌ１−ｘＳｉｘＯ層を形成するステップは、有機金属気相成長法（ＭＯＣＶＤ）成長リアクタを用いて実施される
    ことを特徴とする請求項１８記載の方法。
  20. 前記方法はさらに、高温において前記ＩＩＩ−Ｎデバイスをアニーリングするステップを有する
    ことを特徴とする請求項１８記載の方法。
  21. 前記アモルファスＡｌ１−ｘＳｉｘＯ層を形成するステップと前記ＩＩＩ−Ｎデバイスをアニーリングするステップは、ＭＯＣＶＤ成長リアクタにおいて空気に露出させることなく順次実施される
    ことを特徴とする請求項２０記載の方法。
  22. 前記ＩＩＩ−Ｎデバイスをアニーリングするステップは、８００℃以上の温度で実施される
    ことを特徴とする請求項２０記載の方法。
  23. 前記ゲート電極の前記複合半導体材料は、窒化チタニウム（ＴｉＮ）、窒化インジウム（ＩｎＮ）、ｐ型ポリシリコン、窒化タングステン（ＷＮ）、または酸化インジウムスズ（ＩＴＯ）を含む
    ことを特徴とする請求項１８記載の方法。
  24. 前記方法はさらに、前記ゲート電極を形成した後、フォーミングガス内で前記ＩＩＩ−Ｎデバイスをアニーリングするステップを有する
    ことを特徴とする請求項１８記載の方法。
  25. 前記アニーリングは、３５０℃以上の温度で実施される
    ことを特徴とする請求項２４記載の方法。
  26. 前記アモルファスＡｌ１−ｘＳｉｘＯを形成するステップは、５００℃以上の積層温度で実施される
    ことを特徴とする請求項１８記載の方法。
  27. 前記ナノ結晶Ａｌ１−ｘＳｉｘＯ部分の厚さは、前記アモルファスＡｌ１−ｘＳｉｘＯ層の厚さの４０％未満である
    ことを特徴とする請求項１８記載の方法。
  28. 前記アモルファスＡｌ１−ｘＳｉｘＯ層を形成するステップは、前記アモルファスＡｌ１−ｘＳｉｘＯ層に対して窒素を組み込むステップを有する
    ことを特徴とする請求項１８記載の方法。
  29. ＩＩＩ−Ｎデバイスを製造する方法であって、
    ＩＩＩ−Ｎチャネル層上のＩＩＩ−Ｎバリア層、前記ＩＩＩ−Ｎバリア層上の絶縁層、を有する材料構造を提供するステップ、
    前記デバイスの第１部分に凹部を形成するステップであって、前記凹部を形成するステップは、前記デバイスの前記第１部分において前記絶縁層と前記ＩＩＩ−Ｎバリア層を除去して前記デバイスの前記第１部分において前記ＩＩＩ−Ｎチャネル層を露出させるステップ、
    前記ＩＩＩ−Ｎチャネル層上において前記凹部内にＩＩＩ−Ｎキャップ層を形成するステップ、
    前記凹部内の少なくとも一部にアモルファスＡｌ１−ｘＳｉｘＯ層を形成するステップであって、前記アモルファスＡｌ１−ｘＳｉｘＯ層は前記デバイスの前記第１部分において前記ＩＩＩ−Ｎキャップ層上に形成される、ステップ、
    前記Ａｌ１−ｘＳｉｘＯ層上において前記凹部の少なくとも一部にゲート電極を形成するステップであって、前記ゲート電極は複合半導体材料を有する、ステップ、
    を有し、
    前記アモルファスＡｌ１−ｘＳｉｘＯ層は、前記ＩＩＩ−Ｎチャネル層に隣接する側にナノ結晶Ａｌ１−ｘＳｉｘＯ部分を有する
    ことを特徴とする方法。
  30. 前記方法はさらに、前記アモルファスＡｌ１−ｘＳｉｘＯ層を形成した後、酸素を含むガス環境下で高温において前記ＩＩＩ−Ｎデバイスをアニーリングするステップを有する ことを特徴とする請求項２９記載の方法。
  31. 前記方法はさらに、前記チャネル層と電気的に接続されたソースコンタクトとドレインコンタクトを形成するステップを有し、前記ゲート電極は前記ソースコンタクトと前記ドレインコンタクトとの間に配置される
    ことを特徴とする請求項３０記載の方法。
  32. 前記ＩＩＩ−Ｎキャップ層を形成するステップと前記アモルファスＡｌ１−ｘＳｉｘＯ層を形成するステップは、金属有機気相成長法（ＭＯＣＶＤ）によって実施される
    ことを特徴とする請求項２９記載の方法。
  33. 前記ＩＩＩ−Ｎキャップ層を形成するステップと前記アモルファスＡｌ１−ｘＳｉｘＯ層を形成するステップは、ＭＯＣＶＤ成長リアクタにおいて空気に露出させることなく順次実施される
    ことを特徴とする請求項３２記載の方法。
  34. 前記ＩＩＩ−Ｎキャップ層を形成するステップ、前記アモルファスＡｌ１−ｘＳｉｘＯ層を形成するステップ、前記ＩＩＩ−Ｎデバイスをアニーリングするステップは、成長リアクタにおいてそのまま実施される
    ことを特徴とする請求項３３記載の方法。
  35. 前記ＩＩＩ−Ｎキャップ層を形成するステップは、前記ＩＩＩ−Ｎキャップ層を形成する前にＭｇプリカーソルガスを流し、前記ＩＩＩ−Ｎキャップ層を形成する間はＭｇガスを流さないステップを有する
    ことを特徴とする請求項３２記載の方法。
  36. 前記ゲート電極の前記複合半導体材料は、窒化チタニウム（ＴｉＮ）、窒化インジウム（ＩｎＮ）、ｐ型ポリシリコン、窒化タングステン（ＷＮ）、または酸化インジウムスズ（ＩＴＯ）を含む
    ことを特徴とする請求項２９記載の方法。
  37. 前記ＩＩＩ−Ｎデバイスをアニーリングするステップは、８００℃以上の温度で実施される
    ことを特徴とする請求項３０記載の方法。
  38. 前記ＩＩＩ−Ｎキャップ層の厚さは１から１０ｎｍの範囲である
    ことを特徴とする請求項２９記載の方法。
  39. 前記ＩＩＩ−Ｎキャップ層はＡｌＧａＮを含む
    ことを特徴とする請求項２９記載の方法。
  40. 前記ＩＩＩ−Ｎキャップ層は、前記ＩＩＩ−Ｎチャネル層に隣接する側にＡｌＧａＮを有し、前記ＩＩＩ−Ｎチャネル層の反対側にｐ型ＧａＮを有する
    ことを特徴とする請求項２９記載の方法。
  41. 前記デバイスの前記第１部分において前記凹部を形成するステップは、ドライエッチングにより前記デバイスの前記第１部分において前記絶縁層と前記ＩＩＩ−Ｎバリア層を除去するステップを有する
    ことを特徴とする請求項２９記載の方法。
  42. 前記デバイスの前記第１部分において前記凹部を形成するステップはさらに、前記デバイスの前記第１部分において前記ＩＩＩ−Ｎチャネル層を部分的にエッチングするステップを有する
    ことを特徴とする請求項４１記載の方法。
  43. 前記ＩＩＩ−Ｎチャネル層の部分的なエッチングは５ｎｍ未満である
    ことを特徴とする請求項４２記載の方法。
  44. 前記方法はさらに、前記ゲート電極を形成した後、フォーミングガス内で前記ＩＩＩ−Ｎデバイスをアニーリングするステップを有する
    ことを特徴とする請求項２９記載の方法。
  45. 前記アニーリングは、３５０℃以上の温度で実施される
    ことを特徴とする請求項４４記載の方法。
JP2018536814A 2016-01-15 2017-01-13 ＡＬ（１−ｘ）Ｓｉ（ｘ）Ｏゲート絶縁体を有するエンハンスメントモードＩＩＩ族窒化物デバイス Active JP6888013B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662279578P 2016-01-15 2016-01-15
US62/279,578 2016-01-15
PCT/US2017/013509 WO2017123999A1 (en) 2016-01-15 2017-01-13 Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator

Publications (2)

Publication Number Publication Date
JP2019505992A JP2019505992A (ja) 2019-02-28
JP6888013B2 true JP6888013B2 (ja) 2021-06-16

Family

ID=57960828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018536814A Active JP6888013B2 (ja) 2016-01-15 2017-01-13 ＡＬ（１−ｘ）Ｓｉ（ｘ）Ｏゲート絶縁体を有するエンハンスメントモードＩＩＩ族窒化物デバイス

Country Status (5)

Country Link
US (1) US11322599B2 (ja)
JP (1) JP6888013B2 (ja)
CN (1) CN108604597B (ja)
TW (1) TWI719116B (ja)
WO (1) WO2017123999A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141438B2 (en) * 2016-03-07 2018-11-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
DE112017007723T5 (de) * 2017-07-04 2020-03-19 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
US10204791B1 (en) 2017-09-22 2019-02-12 Power Integrations, Inc. Contact plug for high-voltage devices
US20190148498A1 (en) * 2017-11-13 2019-05-16 Win Semiconductors Corp. Passivation Structure For GaN Field Effect Transistor
US10804384B2 (en) * 2017-12-27 2020-10-13 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
TWI661555B (zh) * 2017-12-28 2019-06-01 Nuvoton Technology Corporation 增強型高電子遷移率電晶體元件
TWI715018B (zh) * 2018-04-23 2021-01-01 愛爾蘭商納維達斯半導體有限公司 氮化鎵電晶體結構
TWI709242B (zh) * 2018-08-01 2020-11-01 晶元光電股份有限公司 半導體裝置及其製造方法
TWI674673B (zh) * 2018-11-05 2019-10-11 新唐科技股份有限公司 高電子遷移率電晶體元件及其製造方法
JP7185225B2 (ja) * 2018-11-22 2022-12-07 株式会社豊田中央研究所 半導体装置および半導体装置の製造方法
GB2582245B (en) * 2018-12-14 2021-05-19 Plessey Semiconductors Ltd Active matrix LED array precursor
US11309450B2 (en) * 2018-12-20 2022-04-19 Analog Devices, Inc. Hybrid semiconductor photodetector assembly
WO2020217735A1 (ja) 2019-04-25 2020-10-29 ローム株式会社 窒化物半導体装置
JP7395273B2 (ja) * 2019-07-02 2023-12-11 ローム株式会社 窒化物半導体装置およびその製造方法
CN110648914B (zh) * 2019-09-05 2023-04-11 西交利物浦大学 一种提升氮化镓晶体管击穿电压的方法
US11978791B2 (en) 2019-11-26 2024-05-07 Enkris Semiconductor, Inc. Semiconductor structures and manufacturing methods thereof
US11855198B2 (en) * 2020-04-09 2023-12-26 Qualcomm Incorporated Multi-gate high electron mobility transistors (HEMTs) employing tuned recess depth gates for improved device linearity
US11444090B2 (en) * 2020-04-20 2022-09-13 Semiconductor Components Industries, Llc Semiconductor device having a programming element
US11605722B2 (en) * 2020-05-18 2023-03-14 Teledyne Scientific & Imaging, Llc Ohmic contact for multiple channel FET
JP7446214B2 (ja) * 2020-12-16 2024-03-08 株式会社東芝 半導体装置及びその製造方法
US12349386B2 (en) 2021-01-20 2025-07-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US20240405118A1 (en) * 2021-02-01 2024-12-05 Sony Semiconductor Solutions Corporation Semiconductor device, semiconductor module, and electronic apparatus
JP7470075B2 (ja) * 2021-03-10 2024-04-17 株式会社東芝 半導体装置
TWI784460B (zh) * 2021-03-31 2022-11-21 錸鐽科技有限公司 常閉式電晶體與其製造方法
TWI799127B (zh) * 2022-02-09 2023-04-11 新唐科技股份有限公司 高電子遷移率半導體結構和高電子遷移率半導體裝置
CN114937697A (zh) * 2022-05-18 2022-08-23 智兴新能电子科技(南京)有限公司 一种氮化物晶体管增强型器件的结构及其制作方法
CN115332330B (zh) * 2022-08-15 2025-07-08 重庆万国半导体科技有限公司 一种具有反向导通特性的igbt器件及其制备方法
US12464759B2 (en) * 2022-08-18 2025-11-04 Macom Technology Solutions Holdings, Inc. High electron mobility transistors having reduced drain current drift and methods of fabricating such devices
WO2024065310A1 (en) * 2022-09-28 2024-04-04 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing thereof
US20240322040A1 (en) * 2023-03-21 2024-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Threshold voltage tuning of nfet via implementation of an aluminum-free conductive layer
WO2025018088A1 (ja) * 2023-07-20 2025-01-23 ソニーグループ株式会社 半導体デバイス、半導体モジュールおよび無線通信装置

Family Cites Families (253)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4300091A (en) 1980-07-11 1981-11-10 Rca Corporation Current regulating circuitry
JPS5949020A (ja) 1982-09-13 1984-03-21 Toshiba Corp 論理回路
US4645562A (en) 1985-04-29 1987-02-24 Hughes Aircraft Company Double layer photoresist technique for side-wall profile control in plasma etching processes
US4665508A (en) 1985-05-23 1987-05-12 Texas Instruments Incorporated Gallium arsenide MESFET memory
US4728826A (en) 1986-03-19 1988-03-01 Siemens Aktiengesellschaft MOSFET switch with inductive load
US4821093A (en) 1986-08-18 1989-04-11 The United States Of America As Represented By The Secretary Of The Army Dual channel high electron mobility field effect transistor
JPH07120807B2 (ja) 1986-12-20 1995-12-20 富士通株式会社 定電流半導体装置
US5051618A (en) 1988-06-20 1991-09-24 Idesco Oy High voltage system using enhancement and depletion field effect transistors
US5329147A (en) 1993-01-04 1994-07-12 Xerox Corporation High voltage integrated flyback circuit in 2 μm CMOS
US6097046A (en) 1993-04-30 2000-08-01 Texas Instruments Incorporated Vertical field effect transistor and diode
US5550404A (en) 1993-05-20 1996-08-27 Actel Corporation Electrically programmable antifuse having stair aperture
US5740192A (en) 1994-12-19 1998-04-14 Kabushiki Kaisha Toshiba Semiconductor laser
US5646069A (en) 1995-06-07 1997-07-08 Hughes Aircraft Company Fabrication process for Alx In1-x As/Gay In1-y As power HFET ohmic contacts
US5618384A (en) 1995-12-27 1997-04-08 Chartered Semiconductor Manufacturing Pte, Ltd. Method for forming residue free patterned conductor layers upon high step height integrated circuit substrates using reflow of photoresist
JPH09306926A (ja) 1996-05-10 1997-11-28 Hitachi Ltd 半導体装置およびその製造方法
JP3677350B2 (ja) 1996-06-10 2005-07-27 三菱電機株式会社 半導体装置、及び半導体装置の製造方法
US6008684A (en) 1996-10-23 1999-12-28 Industrial Technology Research Institute CMOS output buffer with CMOS-controlled lateral SCR devices
US5714393A (en) 1996-12-09 1998-02-03 Motorola, Inc. Diode-connected semiconductor device and method of manufacture
US5909103A (en) 1997-07-24 1999-06-01 Siliconix Incorporated Safety switch for lithium ion battery
US6316820B1 (en) 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
JP4282778B2 (ja) 1997-08-05 2009-06-24 株式会社半導体エネルギー研究所 半導体装置
JP3222847B2 (ja) 1997-11-14 2001-10-29 松下電工株式会社 双方向形半導体装置
JP3129264B2 (ja) 1997-12-04 2001-01-29 日本電気株式会社 化合物半導体電界効果トランジスタ
JP2000012950A (ja) 1998-04-23 2000-01-14 Matsushita Electron Corp 半導体レ―ザ装置
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP3111985B2 (ja) 1998-06-16 2000-11-27 日本電気株式会社 電界効果型トランジスタ
JP3180776B2 (ja) 1998-09-22 2001-06-25 日本電気株式会社 電界効果型トランジスタ
DE19902520B4 (de) 1999-01-22 2005-10-06 Siemens Ag Hybrid-Leistungs-MOSFET
JP2000058871A (ja) 1999-07-02 2000-02-25 Citizen Watch Co Ltd 電子機器の集積回路
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP5130641B2 (ja) 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
JP3751791B2 (ja) 2000-03-28 2006-03-01 日本電気株式会社 ヘテロ接合電界効果トランジスタ
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US7892974B2 (en) 2000-04-11 2011-02-22 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US7125786B2 (en) 2000-04-11 2006-10-24 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6580101B2 (en) 2000-04-25 2003-06-17 The Furukawa Electric Co., Ltd. GaN-based compound semiconductor device
US6624452B2 (en) 2000-07-28 2003-09-23 The Regents Of The University Of California Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET
US6727531B1 (en) 2000-08-07 2004-04-27 Advanced Technology Materials, Inc. Indium gallium nitride channel high electron mobility transistors, and method of making the same
US7053413B2 (en) 2000-10-23 2006-05-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
TW466768B (en) 2000-12-30 2001-12-01 Nat Science Council An In0.34Al0.66As0.85Sb0.15/InP HFET utilizing InP channels
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP3834589B2 (ja) 2001-06-27 2006-10-18 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2005527102A (ja) 2001-07-24 2005-09-08 クリー　インコーポレイテッド 高電子移動度トランジスタ及びその製造方法
US20030030056A1 (en) 2001-08-06 2003-02-13 Motorola, Inc. Voltage and current reference circuits using different substrate-type components
JP4177048B2 (ja) 2001-11-27 2008-11-05 古河電気工業株式会社 電力変換装置及びそれに用いるＧａＮ系半導体装置
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP2003244943A (ja) 2002-02-13 2003-08-29 Honda Motor Co Ltd 電源装置の昇圧装置
US7919791B2 (en) 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
KR100497890B1 (ko) 2002-08-19 2005-06-29 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US6914273B2 (en) 2002-08-26 2005-07-05 University Of Florida Research Foundation, Inc. GaN-type enhancement MOSFET using hetero structure
KR20050061574A (ko) 2002-10-29 2005-06-22 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 스위치 및 이를 포함하는 시스템
JP4385205B2 (ja) 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
US7169634B2 (en) 2003-01-15 2007-01-30 Advanced Power Technology, Inc. Design and fabrication of rugged FRED
WO2004070791A2 (en) 2003-02-04 2004-08-19 Great Wall Semiconductor Bi-directional power switch
JP2004253620A (ja) 2003-02-20 2004-09-09 Nec Compound Semiconductor Devices Ltd 電界効果型トランジスタおよびその製造方法
JP2004260114A (ja) 2003-02-27 2004-09-16 Shin Etsu Handotai Co Ltd 化合物半導体素子
US7112860B2 (en) 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7658709B2 (en) 2003-04-09 2010-02-09 Medtronic, Inc. Shape memory alloy actuators
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
CA2427039C (en) 2003-04-29 2013-08-13 Kinectrics Inc. High speed bi-directional solid state switch
US7078743B2 (en) 2003-05-15 2006-07-18 Matsushita Electric Industrial Co., Ltd. Field effect transistor semiconductor device
TWI430341B (zh) 2003-09-09 2014-03-11 Univ California 單一或多重閘極場平板之製造
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US6930517B2 (en) 2003-09-26 2005-08-16 Semiconductor Components Industries, L.L.C. Differential transistor and method therefor
US7700973B2 (en) 2003-10-10 2010-04-20 The Regents Of The University Of California GaN/AlGaN/GaN dispersion-free high electron mobility transistors
US7268375B2 (en) 2003-10-27 2007-09-11 Sensor Electronic Technology, Inc. Inverted nitride-based semiconductor structure
US6867078B1 (en) 2003-11-19 2005-03-15 Freescale Semiconductor, Inc. Method for forming a microwave field effect transistor with high operating voltage
US7488992B2 (en) 2003-12-04 2009-02-10 Lockheed Martin Corporation Electronic device comprising enhancement mode pHEMT devices, depletion mode pHEMT devices, and power pHEMT devices on a single substrate and method of creation
US7071498B2 (en) 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US20050133816A1 (en) 2003-12-19 2005-06-23 Zhaoyang Fan III-nitride quantum-well field effect transistors
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7901994B2 (en) 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
US7382001B2 (en) 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US8174048B2 (en) 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
US7170111B2 (en) 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7612390B2 (en) 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7550781B2 (en) 2004-02-12 2009-06-23 International Rectifier Corporation Integrated III-nitride power devices
US7465997B2 (en) 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
US7084475B2 (en) 2004-02-17 2006-08-01 Velox Semiconductor Corporation Lateral conduction Schottky diode with plural mesas
JP4041075B2 (ja) 2004-02-27 2008-01-30 株式会社東芝 半導体装置
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7550783B2 (en) 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7432142B2 (en) 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US7332795B2 (en) 2004-05-22 2008-02-19 Cree, Inc. Dielectric passivation for semiconductor devices
JP4810072B2 (ja) 2004-06-15 2011-11-09 株式会社東芝 窒素化合物含有半導体装置
JP5084262B2 (ja) 2004-06-24 2012-11-28 日本電気株式会社 半導体装置
JP2006032552A (ja) 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
JP4744109B2 (ja) 2004-07-20 2011-08-10 トヨタ自動車株式会社 半導体装置とその製造方法
JP2006033723A (ja) 2004-07-21 2006-02-02 Sharp Corp 電力制御用光結合素子およびこの電力制御用光結合素子を用いた電子機器
US7238560B2 (en) 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
JP2006114886A (ja) 2004-09-14 2006-04-27 Showa Denko Kk ｎ型ＩＩＩ族窒化物半導体積層構造体
US20060076677A1 (en) 2004-10-12 2006-04-13 International Business Machines Corporation Resist sidewall spacer for C4 BLM undercut control
US7265399B2 (en) 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
US7109552B2 (en) 2004-11-01 2006-09-19 Silicon-Based Technology, Corp. Self-aligned trench DMOS transistor structure and its manufacturing methods
JP4650224B2 (ja) 2004-11-19 2011-03-16 日亜化学工業株式会社 電界効果トランジスタ
JP4637553B2 (ja) 2004-11-22 2011-02-23 パナソニック株式会社 ショットキーバリアダイオード及びそれを用いた集積回路
US7456443B2 (en) 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7709859B2 (en) 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US7161194B2 (en) 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
US7834380B2 (en) 2004-12-09 2010-11-16 Panasonic Corporation Field effect transistor and method for fabricating the same
KR100580752B1 (ko) 2004-12-23 2006-05-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US9640649B2 (en) 2004-12-30 2017-05-02 Infineon Technologies Americas Corp. III-nitride power semiconductor with a field relaxation feature
US7217960B2 (en) 2005-01-14 2007-05-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7429534B2 (en) 2005-02-22 2008-09-30 Sensor Electronic Technology, Inc. Etching a nitride-based heterostructure
US7253454B2 (en) 2005-03-03 2007-08-07 Cree, Inc. High electron mobility transistor
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US7465967B2 (en) 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
US7321132B2 (en) 2005-03-15 2008-01-22 Lockheed Martin Corporation Multi-layer structure for use in the fabrication of integrated circuit devices and methods for fabrication of same
US7439557B2 (en) 2005-03-29 2008-10-21 Coldwatt, Inc. Semiconductor device having a lateral channel and contacts on opposing surfaces thereof
JP4912604B2 (ja) 2005-03-30 2012-04-11 住友電工デバイス・イノベーション株式会社 窒化物半導体ｈｅｍｔおよびその製造方法。
US20060226442A1 (en) 2005-04-07 2006-10-12 An-Ping Zhang GaN-based high electron mobility transistor and method for making the same
WO2006114883A1 (ja) 2005-04-22 2006-11-02 Renesas Technology Corp. 半導体装置
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7326971B2 (en) 2005-06-08 2008-02-05 Cree, Inc. Gallium nitride based high-electron mobility devices
US7364988B2 (en) 2005-06-08 2008-04-29 Cree, Inc. Method of manufacturing gallium nitride based high-electron mobility devices
US7408399B2 (en) 2005-06-27 2008-08-05 International Rectifier Corporation Active driving of normally on, normally off cascoded configuration devices through asymmetrical CMOS
US7855401B2 (en) 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7759699B2 (en) 2005-07-06 2010-07-20 International Rectifier Corporation III-nitride enhancement mode devices
JP4712459B2 (ja) 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
JP4730529B2 (ja) 2005-07-13 2011-07-20 サンケン電気株式会社 電界効果トランジスタ
US20070018199A1 (en) 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
KR100610639B1 (ko) 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
JP4751150B2 (ja) 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
JP4997621B2 (ja) 2005-09-05 2012-08-08 パナソニック株式会社 半導体発光素子およびそれを用いた照明装置
EP2312635B1 (en) 2005-09-07 2020-04-01 Cree, Inc. Transistors with fluorine treatment
US7948011B2 (en) 2005-09-16 2011-05-24 The Regents Of The University Of California N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
US7482788B2 (en) 2005-10-12 2009-01-27 System General Corp. Buck converter for both full load and light load operations
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
WO2007059220A2 (en) 2005-11-15 2007-05-24 The Regents Of The University Of California Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices
JP2007149794A (ja) 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
US7932539B2 (en) 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
JP2007150074A (ja) 2005-11-29 2007-06-14 Rohm Co Ltd 窒化物半導体発光素子
JP2007157829A (ja) 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
TW200723624A (en) 2005-12-05 2007-06-16 Univ Nat Chiao Tung Process of producing group III nitride based reflectors
KR100661602B1 (ko) 2005-12-09 2006-12-26 삼성전기주식회사 수직 구조 질화갈륨계 ｌｅｄ 소자의 제조방법
JP2007165446A (ja) 2005-12-12 2007-06-28 Oki Electric Ind Co Ltd 半導体素子のオーミックコンタクト構造
US7419892B2 (en) 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
JP5065595B2 (ja) 2005-12-28 2012-11-07 株式会社東芝 窒化物系半導体装置
JP5098649B2 (ja) 2005-12-28 2012-12-12 日本電気株式会社 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
JP2007215331A (ja) 2006-02-10 2007-08-23 Hitachi Ltd 昇圧回路
US7566918B2 (en) 2006-02-23 2009-07-28 Cree, Inc. Nitride based transistors for millimeter wave operation
JP2007242853A (ja) 2006-03-08 2007-09-20 Sanken Electric Co Ltd 半導体基体及びこれを使用した半導体装置
WO2007108055A1 (ja) 2006-03-16 2007-09-27 Fujitsu Limited 化合物半導体装置及びその製造方法
TW200742076A (en) 2006-03-17 2007-11-01 Sumitomo Chemical Co Semiconductor field effect transistor and method of manufacturing the same
US8264003B2 (en) 2006-03-20 2012-09-11 International Rectifier Corporation Merged cascode transistor
US7388236B2 (en) 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
US7745851B2 (en) 2006-04-13 2010-06-29 Cree, Inc. Polytype hetero-interface high electron mobility device and method of making
US7629627B2 (en) 2006-04-18 2009-12-08 University Of Massachusetts Field effect transistor with independently biased gates
JP5065616B2 (ja) 2006-04-21 2012-11-07 株式会社東芝 窒化物半導体素子
US20080001173A1 (en) * 2006-06-23 2008-01-03 International Business Machines Corporation BURIED CHANNEL MOSFET USING III-V COMPOUND SEMICONDUCTORS AND HIGH k GATE DIELECTRICS
EP1883141B1 (de) 2006-07-27 2017-05-24 OSRAM Opto Semiconductors GmbH LD oder LED mit Übergitter-Mantelschicht
TW200830550A (en) 2006-08-18 2008-07-16 Univ California High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate
WO2008035403A1 (fr) 2006-09-20 2008-03-27 Fujitsu Limited Transistor à effet de champ
KR100782430B1 (ko) 2006-09-22 2007-12-05 한국과학기술원 고전력을 위한 내부전계전극을 갖는 갈륨나이트라이드기반의 고전자 이동도 트랜지스터 구조
JP5520432B2 (ja) 2006-10-03 2014-06-11 古河電気工業株式会社 半導体トランジスタの製造方法
JP4282708B2 (ja) 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
EP2087507A4 (en) 2006-11-15 2010-07-07 Univ California METHOD FOR THE HETEROEPITAXIAL GROWTH OF QUALITATIVELY HIGH-QUALITY N-SIDE-GAN, INN AND AIN AND THEIR ALLOYS THROUGH METALLORGANIC CHEMICAL IMMUNE
US8193020B2 (en) 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
JP5332168B2 (ja) 2006-11-17 2013-11-06 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の製造方法
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
JP5211468B2 (ja) 2006-11-24 2013-06-12 日産自動車株式会社 半導体装置の製造方法
US8476125B2 (en) 2006-12-15 2013-07-02 University Of South Carolina Fabrication technique for high frequency, high power group III nitride electronic devices
JP5114947B2 (ja) 2006-12-28 2013-01-09 富士通株式会社 窒化物半導体装置とその製造方法
JP2008199771A (ja) 2007-02-13 2008-08-28 Fujitsu Ten Ltd 昇圧回路制御装置、及び昇圧回路
US7655962B2 (en) 2007-02-23 2010-02-02 Sensor Electronic Technology, Inc. Enhancement mode insulated gate heterostructure field-effect transistor with electrically isolated RF-enhanced source contact
US7501670B2 (en) 2007-03-20 2009-03-10 Velox Semiconductor Corporation Cascode circuit employing a depletion-mode, GaN-based FET
US8110425B2 (en) 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
JP2008243848A (ja) 2007-03-23 2008-10-09 Sanken Electric Co Ltd 半導体装置
WO2008121980A1 (en) 2007-03-29 2008-10-09 The Regents Of The University Of California N-face high electron mobility transistors with low buffer leakage and low parasitic resistance
US20090085065A1 (en) 2007-03-29 2009-04-02 The Regents Of The University Of California Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal
FR2914500B1 (fr) 2007-03-30 2009-11-20 Picogiga Internat Dispositif electronique a contact ohmique ameliore
JP5292716B2 (ja) 2007-03-30 2013-09-18 富士通株式会社 化合物半導体装置
JP2008270521A (ja) 2007-04-20 2008-11-06 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP5379787B2 (ja) 2007-04-24 2013-12-25 インゲニウム ファーマシューティカルズ ジーエムビーエイチ プロテインキナーゼの阻害剤
US9647103B2 (en) 2007-05-04 2017-05-09 Sensor Electronic Technology, Inc. Semiconductor device with modulated field element isolated from gate electrode
US7961482B2 (en) 2007-05-09 2011-06-14 International Rectifier Corporation Bi-directional HEMT/GaN half-bridge circuit
JP2008288289A (ja) 2007-05-16 2008-11-27 Oki Electric Ind Co Ltd 電界効果トランジスタとその製造方法
CN101312207B (zh) 2007-05-21 2011-01-05 西安捷威半导体有限公司 增强型hemt器件及其制造方法
TW200903805A (en) 2007-05-24 2009-01-16 Univ California Polarization-induced barriers for N-face nitride-based electronics
US7728356B2 (en) 2007-06-01 2010-06-01 The Regents Of The University Of California P-GaN/AlGaN/AlN/GaN enhancement-mode field effect transistor
JP2008306130A (ja) 2007-06-11 2008-12-18 Sanken Electric Co Ltd 電界効果型半導体装置及びその製造方法
KR20100023960A (ko) 2007-06-15 2010-03-04 로무 가부시키가이샤 질화물 반도체 발광 소자 및 질화물 반도체의 제조 방법
JP4478175B2 (ja) 2007-06-26 2010-06-09 株式会社東芝 半導体装置
US7598108B2 (en) 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
US8502323B2 (en) 2007-08-03 2013-08-06 The Hong Kong University Of Science And Technology Reliable normally-off III-nitride active device structures, and related methods and systems
JP4775859B2 (ja) 2007-08-24 2011-09-21 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
US7859021B2 (en) 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
US7875537B2 (en) 2007-08-29 2011-01-25 Cree, Inc. High temperature ion implantation of nitride based HEMTs
JP4584293B2 (ja) 2007-08-31 2010-11-17 富士通株式会社 窒化物半導体装置、ドハティ増幅器、ドレイン電圧制御増幅器
US7875907B2 (en) 2007-09-12 2011-01-25 Transphorm Inc. III-nitride bidirectional switches
US20090075455A1 (en) 2007-09-14 2009-03-19 Umesh Mishra Growing N-polar III-nitride Structures
US7795642B2 (en) 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
US20090072269A1 (en) 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
JP2009081406A (ja) 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2009081379A (ja) 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
WO2009066466A1 (ja) 2007-11-21 2009-05-28 Mitsubishi Chemical Corporation 窒化物半導体および窒化物半導体の結晶成長方法ならびに窒化物半導体発光素子
US7851825B2 (en) 2007-12-10 2010-12-14 Transphorm Inc. Insulated gate e-mode transistors
JP5100413B2 (ja) 2008-01-24 2012-12-19 株式会社東芝 半導体装置およびその製造方法
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
WO2009113612A1 (ja) 2008-03-12 2009-09-17 日本電気株式会社 半導体装置
JP2009231396A (ja) 2008-03-19 2009-10-08 Sumitomo Chemical Co Ltd 半導体装置および半導体装置の製造方法
US8076699B2 (en) 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US7985986B2 (en) 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP2010050347A (ja) 2008-08-22 2010-03-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
TWI371163B (en) 2008-09-12 2012-08-21 Glacialtech Inc Unidirectional mosfet and applications thereof
US8524562B2 (en) * 2008-09-16 2013-09-03 Imec Method for reducing Fermi-Level-Pinning in a non-silicon channel MOS device
US9112009B2 (en) 2008-09-16 2015-08-18 International Rectifier Corporation III-nitride device with back-gate and field plate for improving transconductance
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
JP2010087076A (ja) 2008-09-30 2010-04-15 Oki Electric Ind Co Ltd 半導体装置
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US7884394B2 (en) 2009-02-09 2011-02-08 Transphorm Inc. III-nitride devices and circuits
JP2010219117A (ja) 2009-03-13 2010-09-30 Toshiba Corp 半導体装置
KR101620987B1 (ko) 2009-04-08 2016-05-13 이피션트 파워 컨버젼 코퍼레이션 갈륨 나이트라이드 완충층에서의 도펀트 확산 변조
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
WO2011027523A1 (ja) 2009-09-03 2011-03-10 パナソニック株式会社 半導体装置およびその製造方法
KR101204613B1 (ko) 2009-09-25 2012-11-23 삼성전기주식회사 반도체 소자 및 그 제조 방법
US20120217512A1 (en) 2009-11-19 2012-08-30 Philippe Renaud Lateral power transistor device and method of manufacturing the same
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
JP2013513944A (ja) 2009-12-11 2013-04-22 ナショナル セミコンダクター コーポレーション ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償
US8227833B2 (en) * 2009-12-23 2012-07-24 Intel Corporation Dual layer gate dielectrics for non-silicon semiconductor devices
US8530904B2 (en) 2010-03-19 2013-09-10 Infineon Technologies Austria Ag Semiconductor device including a normally-on transistor and a normally-off transistor
KR101046055B1 (ko) 2010-03-26 2011-07-01 삼성전기주식회사 반도체 소자 및 그 제조 방법
US8223458B2 (en) 2010-04-08 2012-07-17 Hitachi Global Storage Technologies Netherlands B.V. Magnetic head having an asymmetrical shape and systems thereof
US8772832B2 (en) 2010-06-04 2014-07-08 Hrl Laboratories, Llc GaN HEMTs with a back gate connected to the source
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
JP5775321B2 (ja) 2011-02-17 2015-09-09 トランスフォーム・ジャパン株式会社 半導体装置及びその製造方法、電源装置
US8786327B2 (en) 2011-02-28 2014-07-22 Transphorm Inc. Electronic components with reactive filters
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
KR20120120829A (ko) 2011-04-25 2012-11-02 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
JP5075264B1 (ja) 2011-05-25 2012-11-21 シャープ株式会社 スイッチング素子
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US20130328061A1 (en) 2012-06-07 2013-12-12 Hrl Laboratories, Llc. Normally-off gallium nitride transistor with insulating gate and method of making the same
JP5985282B2 (ja) * 2012-07-12 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置
US8803246B2 (en) 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9281183B2 (en) * 2014-01-15 2016-03-08 The Regents Of The University Of California Metalorganic chemical vapor deposition of oxide dielectrics on N-polar III-nitride semiconductors with high interface quality and tunable fixed interface charge
CN106030809B (zh) * 2014-03-25 2019-12-31 英特尔公司 具有提供陡峭的亚阈值摆幅的外延层的iii-n晶体管

Also Published As

Publication number Publication date
WO2017123999A1 (en) 2017-07-20
JP2019505992A (ja) 2019-02-28
CN108604597A (zh) 2018-09-28
TWI719116B (zh) 2021-02-21
US11322599B2 (en) 2022-05-03
CN108604597B (zh) 2021-09-17
US20210043750A1 (en) 2021-02-11
TW201735184A (zh) 2017-10-01

Similar Documents

Publication Publication Date Title
JP6888013B2 (ja) ＡＬ（１−ｘ）Ｓｉ（ｘ）Ｏゲート絶縁体を有するエンハンスメントモードＩＩＩ族窒化物デバイス
US20250220949A1 (en) Lateral iii-nitride devices including a vertical gate module
US9935190B2 (en) Forming enhancement mode III-nitride devices
US9490324B2 (en) N-polar III-nitride transistors
JP5208463B2 (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
US9171730B2 (en) Electrodes for semiconductor devices and methods of forming the same
JP5334149B2 (ja) 窒化物半導体電界効果トランジスタ
US10784361B2 (en) Semiconductor device and method for manufacturing the same
KR20110005775A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2009231396A (ja) 半導体装置および半導体装置の製造方法
JP2018037435A (ja) 半導体装置
US11362190B2 (en) Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
US11967642B2 (en) Semiconductor structure, high electron mobility transistor and fabrication method thereof
US11942519B2 (en) Semiconductor structure and high electron mobility transistor
KR102080744B1 (ko) 질화물 반도체 소자 및 그 제조 방법
WO2019008658A1 (ja) 半導体装置、および、半導体装置の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20190709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190709

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210519

R150 Certificate of patent or registration of utility model

Ref document number: 6888013

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250