[go: up one dir, main page]

JP6701565B2 - Electronic device, method of manufacturing electronic device, and mounting substrate including electronic device - Google Patents

Electronic device, method of manufacturing electronic device, and mounting substrate including electronic device Download PDF

Info

Publication number
JP6701565B2
JP6701565B2 JP2016074571A JP2016074571A JP6701565B2 JP 6701565 B2 JP6701565 B2 JP 6701565B2 JP 2016074571 A JP2016074571 A JP 2016074571A JP 2016074571 A JP2016074571 A JP 2016074571A JP 6701565 B2 JP6701565 B2 JP 6701565B2
Authority
JP
Japan
Prior art keywords
base material
electronic device
portions
line
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016074571A
Other languages
Japanese (ja)
Other versions
JP2017188510A (en
Inventor
澤 周 介 金
澤 周 介 金
隆 佳 二連木
隆 佳 二連木
本 慎 也 藤
本 慎 也 藤
江 充 孝 永
江 充 孝 永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2016074571A priority Critical patent/JP6701565B2/en
Publication of JP2017188510A publication Critical patent/JP2017188510A/en
Application granted granted Critical
Publication of JP6701565B2 publication Critical patent/JP6701565B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Pressure Sensors (AREA)
  • Thin Film Transistor (AREA)

Description

本開示の実施形態は、複数の素子を備える電子デバイス及びその製造方法に関する。また、本開示の実施形態は、電子デバイスを備える実装基板に関する。   Embodiments of the present disclosure relate to an electronic device including a plurality of elements and a manufacturing method thereof. Further, the embodiment of the present disclosure relates to a mounting board including an electronic device.

近年、変形性を有する電子デバイスの研究がおこなわれている。例えば特許文献1は、フィルム上にマトリクス状に有機トランジスタ及び画素電極を設けることにより、丸めることができるディスプレイを構成することを提案している。また、例えば特許文献2は、マトリクス状に有機トランジスタが設けられたフィルムと、加えられる圧力に応じて抵抗値が変化する感圧導電体とを組み合わせて、人体の表面に取り付けることができる圧力センサを構成することを提案している。   In recent years, research on electronic devices having deformability has been conducted. For example, Patent Document 1 proposes that a rollable display is configured by providing organic transistors and pixel electrodes in a matrix on a film. Further, for example, Patent Document 2 discloses a pressure sensor that can be attached to the surface of a human body by combining a film in which organic transistors are provided in a matrix and a pressure-sensitive conductor whose resistance value changes according to the applied pressure. Propose to configure.

特開2008−159935号公報JP, 2008-159935, A 国際公開第2015/119211号パンフレットInternational Publication No. 2015/1119211 Pamphlet

変形性を有する電子デバイスの用途を拡大させるためには、電子デバイスが、曲げ可能であることに加えて、伸縮可能であることが好ましい。   In order to expand the use of the deformable electronic device, it is preferable that the electronic device is stretchable as well as bendable.

本開示の実施形態は、このような点を考慮してなされたものであり、伸縮可能な電子デバイスを提供することを目的とする。   The embodiment of the present disclosure has been made in consideration of such points, and an object thereof is to provide a stretchable electronic device.

本開示の一実施形態は、基材と、前記基材に設けられた複数の第1ラインと、前記複数の第1ラインと交差する複数の第2ラインと、前記第1ライン及び前記第2ラインに電気的に接続された素子と、を備え、前記基材は、対応する前記第1ラインを支持する複数の第1部分と、対応する前記第2ラインを支持する複数の第2部分と、を少なくとも含み、前記素子は、隣り合う2つの前記第1部分と、隣り合う2つの前記第2部分とによって囲われた領域として画定される単位領域に配置されており、前記基材は、前記単位領域のうち前記素子と重ならない部分に形成された穴を有する、電子デバイスである。   According to an embodiment of the present disclosure, a base material, a plurality of first lines provided on the base material, a plurality of second lines intersecting with the plurality of first lines, the first line and the second line. An element electrically connected to a line, wherein the base material includes a plurality of first portions supporting the corresponding first line, and a plurality of second portions supporting the corresponding second line. At least, the element is arranged in a unit area defined as an area surrounded by two adjacent first portions and two adjacent second portions, and the substrate is The electronic device has a hole formed in a portion of the unit region that does not overlap with the element.

本開示の一実施形態による電子デバイスにおいて、前記基材の前記穴は、前記基材を貫通する貫通孔を含んでいてもよい。   In the electronic device according to the embodiment of the present disclosure, the hole of the base material may include a through hole penetrating the base material.

本開示の一実施形態による電子デバイスにおいて、前記基材の前記穴は、前記基材を貫通しない凹部を含んでいてもよい。   In the electronic device according to the embodiment of the present disclosure, the hole of the base material may include a recess not penetrating the base material.

本開示の一実施形態による電子デバイスにおいて、前記単位領域の面積に対する、前記単位領域のうち前記穴が形成されている領域の面積の比率が、0.7以上であってもよい。   In the electronic device according to an embodiment of the present disclosure, the ratio of the area of the unit region in which the hole is formed to the area of the unit region may be 0.7 or more.

本開示の一実施形態は、基板と、基板に設けられた電子デバイスと、を備え、前記電子デバイスは、基材と、前記基材に設けられた複数の第1ラインと、前記複数の第1ラインと交差する複数の第2ラインと、前記第1ライン及び前記第2ラインに電気的に接続された素子と、を備え、前記基材は、対応する前記第1ラインを支持する複数の第1部分と、対応する前記第2ラインを支持する複数の第2部分と、を少なくとも含み、前記素子は、隣り合う2つの前記第1部分と、隣り合う2つの前記第2部分とによって囲われた領域として画定される単位領域に配置されており、前記基材は、前記単位領域のうち前記素子と重ならない部分に形成された穴を有する、実装基板である。   One embodiment of the present disclosure includes a substrate and an electronic device provided on the substrate, wherein the electronic device includes a base material, a plurality of first lines provided on the base material, and a plurality of the first lines. A plurality of second lines intersecting with one line; and an element electrically connected to the first line and the second line, wherein the base material supports a plurality of corresponding first lines. At least a first portion and a plurality of second portions supporting the corresponding second lines are included, and the element is surrounded by two adjacent first portions and two adjacent second portions. The mounting substrate is disposed in a unit area defined as a divided area, and the base has a hole formed in a portion of the unit area that does not overlap the element.

本開示の一実施形態による実装基板において、前記基板は、可撓性を有していてもよい。   In the mounting substrate according to the embodiment of the present disclosure, the substrate may have flexibility.

本開示の一実施形態による実装基板において、前記素子は、電極及び半導体層を含むトランジスタ素子を含み、前記実装基板は、前記トランジスタ素子の前記電極に電気的に接続された感圧体を更に備えていてもよい。   In the mounting substrate according to an embodiment of the present disclosure, the element includes a transistor element including an electrode and a semiconductor layer, and the mounting substrate further includes a pressure sensitive body electrically connected to the electrode of the transistor element. May be.

本開示の一実施形態は、支持体を準備する工程と、前記支持体上に、複数の穴が形成された基材を設ける基材準備工程と、前記基材のうち前記穴が形成されていない領域に、複数の第1ライン、前記複数の第1ラインと交差する複数の第2ライン、並びに、前記第1ライン及び前記第2ラインに電気的に接続された素子を形成する素子形成工程と、を備え、前記基材のうち前記穴が形成されていない領域は、対応する前記第1ラインを支持する複数の第1部分と、対応する前記第2ラインを支持する複数の第2部分と、を少なくとも含み、前記素子は、隣り合う2つの前記第1部分と、隣り合う2つの前記第2部分とによって囲われた領域として画定される単位領域に配置されている、電子デバイスの製造方法である。   One embodiment of the present disclosure includes a step of preparing a support, a base material preparing step of providing a base material having a plurality of holes formed on the support, and the hole of the base material being formed. A device forming step of forming a plurality of first lines, a plurality of second lines intersecting the plurality of first lines, and a device electrically connected to the first line and the second line in a non-existing region. And a plurality of first portions supporting the corresponding first line, and a plurality of second portions supporting the corresponding second line. And at least, and the element is arranged in a unit area defined as an area surrounded by two adjacent first portions and two adjacent second portions. Is the way.

本開示の一実施形態による電子デバイスの製造方法において、前記素子形成工程の後、前記素子が形成された前記基材を前記支持体から分離する分離工程を更に備えていてもよい。   The method for manufacturing an electronic device according to an embodiment of the present disclosure may further include a separation step of separating the base material on which the element is formed from the support after the element formation step.

本開示の一実施形態による電子デバイスの製造方法において、前記支持体は、支持基板と、前記支持基板上に設けられた剥離層と、を備え、前記基材準備工程は、前記基材を、前記支持体のうち前記剥離層が形成されている側に設け、前記分離工程は、前記剥離層を溶解させる工程を含んでいてもよい。   In the method for manufacturing an electronic device according to an embodiment of the present disclosure, the support includes a support substrate, and a release layer provided on the support substrate, and the base material preparing step includes the base material, It may be provided on the side of the support on which the release layer is formed, and the separating step may include a step of dissolving the release layer.

本開示の実施形態によれば、伸縮可能な電子デバイスを提供することができる。   According to the embodiments of the present disclosure, it is possible to provide a stretchable electronic device.

一実施の形態に係る電子デバイスを示す平面図である。It is a top view which shows the electronic device which concerns on one Embodiment. 図1の電子デバイスを拡大して示す平面図である。It is a top view which expands and shows the electronic device of FIG. 図2の電子デバイスをIII−III方向から見た断面図である。FIG. 3 is a cross-sectional view of the electronic device of FIG. 2 viewed from a III-III direction. 図2の電子デバイスの一変形例を示す平面図である。FIG. 9 is a plan view showing a modified example of the electronic device of FIG. 2. 電子デバイスが伸縮する様子を示す図である。It is a figure which shows a mode that an electronic device expands-contracts. 電子デバイスを用いて圧力センサを構成する例を示す図である。It is a figure which shows the example which comprises a pressure sensor using an electronic device. 圧力センサの回路を示す図である。It is a figure which shows the circuit of a pressure sensor. 電子デバイスを備える実装基板を示す図である。It is a figure which shows the mounting substrate provided with an electronic device. 電子デバイスを製造する製造装置を示す図である。It is a figure which shows the manufacturing apparatus which manufactures an electronic device. 支持基板及び支持基板上に設けられた剥離層を備える支持体を準備する工程を示す図である。It is a figure which shows the process of preparing the support body provided with a support substrate and the peeling layer provided on the support substrate. 支持体上に基材を設ける基材準備工程を示す図である。It is a figure which shows the base material preparation process which provides a base material on a support body. 基材上に素子を形成する素子形成工程を示す図である。It is a figure which shows the element formation process of forming an element on a base material. 第1の変形例に係る電子デバイスを示す断面図である。It is sectional drawing which shows the electronic device which concerns on a 1st modification. 第2の変形例に係る電子デバイスを示す断面図である。It is sectional drawing which shows the electronic device which concerns on a 2nd modification. 第2の変形例に係る電子デバイスを示す平面図である。It is a top view which shows the electronic device which concerns on a 2nd modification.

以下、本開示の実施形態に係る電子デバイスの構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」など用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。   Hereinafter, a configuration of an electronic device and a manufacturing method thereof according to an embodiment of the present disclosure will be described in detail with reference to the drawings. The embodiments described below are examples of the embodiments of the present disclosure, and the present disclosure should not be construed as being limited to these embodiments. Further, in the present specification, terms such as “substrate”, “base material”, “sheet”, and “film” are not distinguished from each other based only on the difference in designation. For example, “substrate” and “base material” are concepts that include members that can be called sheets and films. Further, as used in this specification, the terms such as “parallel” and “orthogonal” and the values of length and angle that specify the shape and geometric conditions and their degrees are bound to strict meanings. Instead, the same function should be interpreted in a range including the extent to which it can be expected. Further, in the drawings referred to in this embodiment, the same portions or portions having similar functions are denoted by the same reference numerals or similar reference numerals, and repeated description thereof may be omitted. In addition, the dimensional ratios in the drawings may be different from the actual ratios for convenience of description, or a part of the configuration may be omitted from the drawings.

以下、図1乃至図12を参照して、本開示の一実施の形態について説明する。   Hereinafter, an embodiment of the present disclosure will be described with reference to FIGS. 1 to 12.

(電子デバイス)
まず、図1を参照して、本実施の形態に係る電子デバイス10について説明する。図1は、電子デバイス10を示す平面図である。
(Electronic device)
First, an electronic device 10 according to the present embodiment will be described with reference to FIG. FIG. 1 is a plan view showing the electronic device 10.

電子デバイス10は、基材20、基材20の第1面21に設けられた複数の第1ラインX及び複数の第2ラインY、並びに、基材20の第1面21に設けられた複数のトランジスタ素子30を備える。複数の第1ラインX1〜Xmはそれぞれ、第1方向D1に沿って延びている。また、複数の第2ラインY1〜Ynはそれぞれ、第1方向D1に交差する第2方向D2に沿って延びている。このため、基材20の法線方向に沿って電子デバイス10を見た場合、電子デバイス10の領域は、図1に示すように、複数の第1ラインX及び複数の第2ラインYによって、マトリクス状に区画される。m及びnは、任意の正の整数である。複数のトランジスタ素子30はそれぞれ、複数の第1ラインX1〜Xmと複数の第2ラインY〜Ynとの交点に対応して設けられている。   The electronic device 10 includes a base 20, a plurality of first lines X and a plurality of second lines Y provided on the first surface 21 of the base 20, and a plurality of provided on the first surface 21 of the base 20. The transistor element 30 of FIG. Each of the plurality of first lines X1 to Xm extends along the first direction D1. In addition, each of the plurality of second lines Y1 to Yn extends along a second direction D2 that intersects the first direction D1. Therefore, when the electronic device 10 is viewed along the normal direction of the base material 20, the region of the electronic device 10 is defined by a plurality of first lines X and a plurality of second lines Y as shown in FIG. It is divided into a matrix. m and n are arbitrary positive integers. The plurality of transistor elements 30 are provided corresponding to the intersections of the plurality of first lines X1 to Xm and the plurality of second lines Y to Yn, respectively.

本実施の形態において、複数の第1ラインX1〜Xmが延びる第1方向D1は、複数の第2ラインY1〜Ynが延びる第2方向D2に直交している。すなわち、第1方向D1と第2方向D2とが成す角度は90°である。しかしながら、第1方向D1と第2方向D2とが成す角度が90°に限られることはない。なお、以下の説明において、第1ラインX1〜Xmに共通する事項を説明する際には、第1ラインX1〜Xmを第1ラインXと記す場合がある。また、第2ラインY1〜Ynに共通する事項を説明する際には、第2ラインY1〜Ynを第2ラインYと記す場合がある。   In the present embodiment, the first direction D1 in which the plurality of first lines X1 to Xm extend is orthogonal to the second direction D2 in which the plurality of second lines Y1 to Yn extend. That is, the angle formed by the first direction D1 and the second direction D2 is 90°. However, the angle formed by the first direction D1 and the second direction D2 is not limited to 90°. In the following description, the first lines X1 to Xm may be referred to as the first line X when describing matters common to the first lines X1 to Xm. Further, when describing the items common to the second lines Y1 to Yn, the second lines Y1 to Yn may be referred to as the second line Y.

後述するように、第1ラインXは、トランジスタ素子30のゲート電極に電気的に接続される。第1ラインXは、走査線、スキャンライン、ワードラインなどとも称されるラインである。また、第2ラインYは、トランジスタ素子30のソース電極に電気的に接続される。第2ラインYは、信号線、データライン、ビットラインなどとも称されるラインである。   As will be described later, the first line X is electrically connected to the gate electrode of the transistor element 30. The first line X is a line also called a scan line, a scan line, a word line, or the like. The second line Y is electrically connected to the source electrode of the transistor element 30. The second line Y is a line also called a signal line, a data line, a bit line, or the like.

図1に示すように、基材20は、第1ラインX及び第2ラインYを支持する網目状の部分を含む。具体的には、基材20は、第1方向D1に延びる複数の第1部分20a、及び、第2方向D2に延びる複数の第2部分20bを含む。第1部分20aは、対応する第1ラインXを支持する。また、第2部分20bは、対応する第2ラインYを支持する。本実施の形態において、隣り合う2つの第2部分20bと、隣り合う2つの第1部分20aとによって囲われた領域のことを、単位領域15と称する。上述の複数のトランジスタ素子30はそれぞれ、単位領域15の一部に配置されている。なお、本実施の形態においては、1つの単位領域15に1つのトランジスタ素子30が設けられる例を示すが、これに限られることはなく、1つの単位領域15に複数のトランジスタ素子30を設けてもよい。   As shown in FIG. 1, the base material 20 includes a mesh portion that supports the first line X and the second line Y. Specifically, the base material 20 includes a plurality of first portions 20a extending in the first direction D1 and a plurality of second portions 20b extending in the second direction D2. The first portion 20a supports the corresponding first line X. In addition, the second portion 20b supports the corresponding second line Y. In the present embodiment, a region surrounded by two adjacent second portions 20b and two adjacent first portions 20a is referred to as a unit region 15. Each of the plurality of transistor elements 30 described above is arranged in a part of the unit region 15. In the present embodiment, an example in which one transistor element 30 is provided in one unit area 15 is shown, but the present invention is not limited to this, and a plurality of transistor elements 30 may be provided in one unit area 15. Good.

また、基材20は、図1に示すように、単位領域15に位置し、トランジスタ素子30を支持する第3部分20cを更に含む。基材20の第3部分20cは、単位領域15の全域にわたっては広がらないように構成されている。言い換えると、基材20は、単位領域15のうちトランジスタ素子30と重ならない部分に形成された穴を有する。本実施の形態において、穴は、基材20の第1面21から第2面22へ貫通する貫通孔23である。   Further, as shown in FIG. 1, the base material 20 further includes a third portion 20c located in the unit region 15 and supporting the transistor element 30. The third portion 20c of the base material 20 is configured so as not to spread over the entire unit region 15. In other words, the base material 20 has a hole formed in a portion of the unit region 15 that does not overlap the transistor element 30. In the present embodiment, the hole is a through hole 23 that penetrates from the first surface 21 of the base material 20 to the second surface 22.

以下、図2及び図3を参照して、電子デバイス10の構成について詳細に説明する。図2は、電子デバイス10を拡大して示す平面図であり、図3は、図2の電子デバイス10をIII−III方向から見た断面図である。なお、図2においては、後述するゲート絶縁膜32及び絶縁層36を省略している。   Hereinafter, the configuration of the electronic device 10 will be described in detail with reference to FIGS. 2 and 3. 2 is a plan view showing the electronic device 10 in an enlarged manner, and FIG. 3 is a cross-sectional view of the electronic device 10 of FIG. 2 seen from the III-III direction. Note that the gate insulating film 32 and the insulating layer 36, which will be described later, are omitted in FIG.

(基材)
まず、基材20について詳細に説明する。図2において、符号W1は、第1方向D1における基材20の第2部分20bの幅を表し、符号W2は、第2方向D2における基材20の第1部分20aの幅を表す。また、符号L1は、隣り合う2つの第2部分20bの間の、第1方向D1における距離を表し、符号L2は、隣り合う2つの第1部分20aの間の、第2方向D2における距離を表す。上述の単位領域15は、隣り合う2つの第2部分20bと、隣り合う2つの第1部分20aとによって画定されるので、単位領域15は、L1×L2によって算出される面積15Sを有する四角形である。
(Base material)
First, the base material 20 will be described in detail. In FIG. 2, reference numeral W1 represents the width of the second portion 20b of the base material 20 in the first direction D1, and reference numeral W2 represents the width of the first portion 20a of the base material 20 in the second direction D2. Further, the symbol L1 represents the distance in the first direction D1 between two adjacent second portions 20b, and the symbol L2 represents the distance in the second direction D2 between two adjacent first portions 20a. Represent Since the above-mentioned unit area 15 is defined by the two adjacent second portions 20b and the adjacent two first portions 20a, the unit area 15 is a quadrangle having an area 15S calculated by L1×L2. is there.

幅W1、幅W2、距離L1、及び距離L2は、例えば、電子デバイス10を図1のような平面図として撮影することによって得られた画像に基づいて測定される。画像に基づいて幅や距離を測定するシステムとしては、例えば、Nikon社のCNC画像測定システム Nexiv VMR-3030を用いることができる。この場合、好ましくは、幅W1などの値として、複数の箇所において幅W1を測定した結果の平均値を用いる。例えば、同一の単位領域15において、幅W1を複数の箇所で、例えば少なくとも3箇所で測定する。更に、複数の単位領域15においてそれぞれ、複数箇所における幅W1の測定を実施する。このようにして得られた複数の測定結果の平均値を、幅W1の値として採用する。幅W2、距離L1、及び距離L2についても同様である。   The width W1, the width W2, the distance L1, and the distance L2 are measured based on, for example, an image obtained by photographing the electronic device 10 in a plan view as shown in FIG. As a system for measuring width and distance based on an image, for example, a CNC image measurement system Nexiv VMR-3030 manufactured by Nikon Corporation can be used. In this case, preferably, the average value of the results of measuring the width W1 at a plurality of points is used as the value of the width W1 and the like. For example, in the same unit area 15, the width W1 is measured at a plurality of points, for example, at least three points. Further, the width W1 is measured at a plurality of locations in each of the plurality of unit regions 15. The average value of the plurality of measurement results thus obtained is adopted as the value of the width W1. The same applies to the width W2, the distance L1, and the distance L2.

幅W1などを測定する対象となる複数の単位領域15は、好ましくは、対象となる複数の単位領域15の中心点の間の距離が適切な値以上になるよう、決定される。例えば、はじめに、対象となる電子デバイス10を第1方向及び第2方向において2等分以上に分割する。例えば、150mm×150mmの面積を持つ電子デバイス10を、第1方向及び第2方向にそれぞれに仮想的に3分割して、50mm×50mmの面積を有する9つの領域に区画する。次に、9つの領域の中央に位置する単位領域15に関してそれぞれ、複数の箇所で、例えば3箇所で幅W1を測定する。この結果として得られる27個の測定結果の平均値を、対象となる電子デバイス10の幅W1の値とする。   The plurality of unit areas 15 for which the width W1 and the like are to be measured are preferably determined such that the distance between the center points of the plurality of target unit areas 15 is an appropriate value or more. For example, first, the target electronic device 10 is divided into two or more equal parts in the first direction and the second direction. For example, the electronic device 10 having an area of 150 mm×150 mm is virtually divided into three in the first direction and the second direction, and divided into nine regions having an area of 50 mm×50 mm. Next, the width W1 is measured at a plurality of locations, for example, three locations, with respect to the unit area 15 located at the center of the nine areas. The average value of the 27 measurement results obtained as a result is set as the value of the width W1 of the target electronic device 10.

幅W1及び幅W2は、例えば4μm以上且つ1000μm以下が好ましく、7μm以上且つ700μm以下が更に好ましい。
幅W1及び幅W2を4μm以上にすることにより、第1部分20a上に設けられる第1ラインXの幅、及び、第2部分20b上に設けられる第2ラインYの幅を十分に確保することができ、第1ラインX及び第2ラインYの配線抵抗を十分に低くすることができる。これによって、トランジスタ素子30を適切に電気的に駆動又は制御することができる。また、フォトリソグラフィーのような一般的な製造方法で第1ラインX及び第2ラインYを形成することが可能になる。
また、幅W1及び幅W2を1000μm以下にすることにより、トランジスタ素子30を駆動又は制御する回路における寄生容量が、回路の動作に支障をきたす程度に大きくなってしまうことを抑制することができる。
The width W1 and the width W2 are, for example, preferably 4 μm or more and 1000 μm or less, and more preferably 7 μm or more and 700 μm or less.
Sufficiently securing the width of the first line X provided on the first portion 20a and the width of the second line Y provided on the second portion 20b by setting the width W1 and the width W2 to 4 μm or more. Therefore, the wiring resistance of the first line X and the second line Y can be made sufficiently low. Thereby, the transistor element 30 can be appropriately electrically driven or controlled. Further, the first line X and the second line Y can be formed by a general manufacturing method such as photolithography.
In addition, by setting the width W1 and the width W2 to 1000 μm or less, it is possible to prevent the parasitic capacitance in the circuit that drives or controls the transistor element 30 from becoming large enough to hinder the operation of the circuit.

また、距離L1及び距離L2は、例えば30μm以上且つ10000μm以下が好ましく、50μm以上且つ5000μm以下が更に好ましい。
距離L1及び距離L2を30μm以上にすることにより、第2部分20bの幅W1及び第1部分20aの幅W2、並びに、第2部分20b上の第2ラインYの幅及び第1部分20a上の第1ラインXの幅を十分に確保することができる。このため、フォトリソグラフィーのような一般的な製造方法で第1ラインX及び第2ラインYを形成することが可能になる。
距離L1及び距離L2を10000μm以下にすることにより、トランジスタ素子30の分布密度を十分に確保することができる。このため、後述するように例えば電子デバイス10を用いて圧力センサを構成する場合に、圧力を測定する計測点の数を十分に確保することができる。
Further, the distance L1 and the distance L2 are, for example, preferably 30 μm or more and 10000 μm or less, and more preferably 50 μm or more and 5000 μm or less.
By setting the distance L1 and the distance L2 to 30 μm or more, the width W1 of the second portion 20b and the width W2 of the first portion 20a, the width of the second line Y on the second portion 20b, and the width of the first portion 20a. The width of the first line X can be sufficiently secured. Therefore, the first line X and the second line Y can be formed by a general manufacturing method such as photolithography.
By setting the distance L1 and the distance L2 to 10000 μm or less, it is possible to sufficiently secure the distribution density of the transistor elements 30. Therefore, as will be described later, when the electronic device 10 is used to form a pressure sensor, for example, a sufficient number of measurement points for measuring pressure can be secured.

また、隣り合う2つの第2部分20bの間の、第1方向D1における距離L1に対する、第1方向D1における基材20の第2部分20bの幅W1の比率を表すW1/L1は、例えば0.005以上且つ0.5以下が好ましく、0.01以上且つ0.1以下が更に好ましい。同様に、隣り合う2つの第1部分20aの間の、第2方向D2における距離L2に対する、第2方向D2における基材20の第1部分20aの幅W2の比率を表すW2/L2は、例えば0.005以上且つ0.5以下が好ましく、0.01以上且つ0.1以下がさらに好ましい。
比率を0.005以上にすることにより、第1部分20a上に設けられる第1ラインXの幅、及び、第2部分20b上に設けられる第2ラインYの幅を十分に確保することができ、第1ラインX及び第2ラインYの配線抵抗を十分に低くすることができる。
また、比率を0.5以下にすることにより、トランジスタ素子30を駆動又は制御する回路における寄生容量が、回路の動作に支障をきたす程度に大きくなってしまうことを抑制することができる。
Further, W1/L1 representing the ratio of the width W1 of the second portion 20b of the base material 20 in the first direction D1 to the distance L1 in the first direction D1 between two adjacent second portions 20b is, for example, 0. It is preferably 0.005 or more and 0.5 or less, and more preferably 0.01 or more and 0.1 or less. Similarly, W2/L2 indicating the ratio of the width W2 of the first portion 20a of the base material 20 in the second direction D2 to the distance L2 in the second direction D2 between two adjacent first portions 20a is, for example, It is preferably 0.005 or more and 0.5 or less, more preferably 0.01 or more and 0.1 or less.
By setting the ratio to 0.005 or more, the width of the first line X provided on the first portion 20a and the width of the second line Y provided on the second portion 20b can be sufficiently secured. , The wiring resistance of the first line X and the second line Y can be made sufficiently low.
Further, by setting the ratio to 0.5 or less, it is possible to prevent the parasitic capacitance in the circuit that drives or controls the transistor element 30 from becoming large enough to hinder the operation of the circuit.

なお、幅W1及び幅W2は、同一であってもよく、若しくは、異なっていてもよい。同様に、距離L1及び距離L2は、同一であってもよく、若しくは、異なっていてもよい。同様に、比率W1/L1及び比率W2/L2は、同一であってもよく、若しくは、異なっていてもよい。   The width W1 and the width W2 may be the same or different. Similarly, the distance L1 and the distance L2 may be the same or different. Similarly, the ratio W1/L1 and the ratio W2/L2 may be the same or different.

図2に示すように、第3部分20cは、第1部分20a及び第2部分20bに接続され、トランジスタ素子30を支持する四角形状の部分である。図2において、符号M1は、第1方向D1における第3部分20cの幅を表し、符号M2は、第2方向D2における第3部分20cの幅を表す。幅M1及び幅M2は、好ましくは、単位領域15の面積に対する第3部分20cの面積の比率が0.3以下になるよう、設定されている。例えば、単位領域15及び第3部分20cがいずれも四角形状を有し、距離L1及び距離L2が上述の範囲内の値である場合、幅M1及び幅M2は、例えば16.2μm以上且つ5400μm以下が好ましく、27μm以上且つ2700μm以下が更に好ましい。   As shown in FIG. 2, the third portion 20c is a rectangular portion that is connected to the first portion 20a and the second portion 20b and supports the transistor element 30. In FIG. 2, the symbol M1 represents the width of the third portion 20c in the first direction D1, and the symbol M2 represents the width of the third portion 20c in the second direction D2. The width M1 and the width M2 are preferably set such that the ratio of the area of the third portion 20c to the area of the unit region 15 is 0.3 or less. For example, when the unit region 15 and the third portion 20c both have a quadrangular shape and the distance L1 and the distance L2 are values within the above range, the width M1 and the width M2 are, for example, 16.2 μm or more and 5400 μm or less. Is preferable, and 27 μm or more and 2700 μm or less is more preferable.

幅M1及び幅M2は、例えば、Nikon社のCNC画像測定システム Nexiv VMR-3030を用いて、上述の幅W1、幅W2、距離L1、及び距離L2の場合と同様に測定され得る。   The width M1 and the width M2 can be measured using, for example, a Nikon CNC image measurement system Nexiv VMR-3030 in the same manner as in the case of the width W1, the width W2, the distance L1, and the distance L2 described above.

好ましくは、第3部分20cの幅M1は、上述の距離L1すなわち単位領域15の第1方向D1における幅の半分以下であり、10分の1以下であれば更に好ましい。また、好ましくは、第3部分20cの幅M2は、上述の距離L2すなわち単位領域15の第2方向D2における幅の半分以下であり、10分の1以下であれば更に好ましい。   Preferably, the width M1 of the third portion 20c is equal to or less than half of the above-described distance L1, that is, the width of the unit region 15 in the first direction D1, and more preferably equal to or less than 1/10. In addition, preferably, the width M2 of the third portion 20c is equal to or less than half of the above-described distance L2, that is, the width of the unit region 15 in the second direction D2, and more preferably equal to or less than 1/10.

好ましくは、単位領域15の面積15Sに対する、単位領域15のうち貫通孔23が形成されている領域の面積23Sの比率は、0.7以上である。このように面積23Sを設定することにより、電子デバイス10に伸縮性を持たせることができる。また、比率を0.7以上にすることにより、貫通孔23が形成されている領域の面積23Sを十分に確保し、これによって、電子デバイス10を伸縮させた場合に電子デバイス10が破損してしまうことを抑制することができる。より好ましくは、面積15Sに対する面積23Sの比率は、0.9以上である。これによって、より大きな伸縮動作に電子デバイス10が対応可能になる。本実施の形態において、面積23Sは、単位領域15の面積15Sから、M1×M2によって算出される第3部分20cの面積20Sを引くことによって算出され得る。   Preferably, the ratio of the area 23S of the region in which the through holes 23 are formed in the unit region 15 to the area 15S of the unit region 15 is 0.7 or more. By setting the area 23S in this way, the electronic device 10 can be made elastic. In addition, by setting the ratio to 0.7 or more, the area 23S of the region in which the through hole 23 is formed is sufficiently secured, so that when the electronic device 10 is expanded and contracted, the electronic device 10 is damaged. It can be suppressed. More preferably, the ratio of the area 23S to the area 15S is 0.9 or more. This allows the electronic device 10 to cope with a larger expansion/contraction operation. In the present embodiment, the area 23S can be calculated by subtracting the area 20S of the third portion 20c calculated by M1×M2 from the area 15S of the unit region 15.

図3において、符号Tは、基材20の厚みを表す。基材20の厚みTは、例えば10μm以上且つ200μm以下が好ましく、20μm以上且つ200μm以下がさらに好ましい。
基材20の厚みTを10μm以上にすることにより、基材20の強度を確保し、これによって、電子デバイス10を伸縮させたときに基材20が降伏するまで変形してしまうことを抑制することができる。
また、基材20の厚みTを200μm以下にすることにより、基材20の十分な伸縮性を確保することができる。なお、基材20の第1部分20aの厚み、第2部分20bの厚み、及び第3部分20cの厚みは、同一であってもよく、異なっていてもよい。
In FIG. 3, the symbol T represents the thickness of the base material 20. The thickness T of the base material 20 is, for example, preferably 10 μm or more and 200 μm or less, and more preferably 20 μm or more and 200 μm or less.
By setting the thickness T of the base material 20 to 10 μm or more, the strength of the base material 20 is secured, and thereby, when the electronic device 10 is expanded and contracted, the base material 20 is prevented from being deformed until it yields. be able to.
Further, by setting the thickness T of the base material 20 to 200 μm or less, it is possible to secure sufficient elasticity of the base material 20. The thickness of the first portion 20a, the thickness of the second portion 20b, and the thickness of the third portion 20c of the base material 20 may be the same or different.

基材20の厚みTとしては、好ましくは、上述の幅W1などの場合と同様に、複数の箇所で基材20の端部の厚みを測定した結果の平均値を用いる。例えば、第1方向D1において少なくとも2箇所で基材20の第2部分20bの端部の厚みを測定し、且つ、第2方向D2において少なくとも2箇所で基材20の第1部分20aの端部の厚みを測定する。これらの測定結果の平均値を、基材20の厚みTとする。   As the thickness T of the base material 20, preferably, an average value of the results of measuring the thicknesses of the end portions of the base material 20 at a plurality of locations is used, as in the case of the width W1 described above. For example, the thickness of the end portion of the second portion 20b of the base material 20 is measured at at least two locations in the first direction D1, and the end portion of the first portion 20a of the base material 20 is provided at least at two locations in the second direction D2. Measure the thickness of. Let the average value of these measurement results be the thickness T of the base material 20.

各箇所における基材20の厚みは、例えば、マイクロメータを用いて測定することができる。マイクロメータとしては、例えば、ミツトヨ社製の高精度デジマチックマイクロメータ MDH−25Mを用いることができる。
また、各箇所における基材20の厚みを、電子デバイス10の総厚みから、トランジスタ素子30単体の厚みを引くことによって算出してもよい。電子デバイス10の総厚みとは、トランジスタ素子30の厚み、及びトランジスタ素子30を支持する基材20の第3部分20cの厚みの合計である。電子デバイス10の総厚みは、例えば、ミツトヨ社製の高精度デジマチックマイクロメータ MDH−25Mなどのマイクロメータを用いて測定することができる。トランジスタ素子30単体の厚みは、例えば、トランジスタ素子30の表面と基材20の第3部分20cの表面との間の段差として測定され得る。段差は、例えば、小坂研究所製の表面粗さ測定機 SE4000を用いて測定することができる。
The thickness of the base material 20 at each location can be measured using, for example, a micrometer. As the micrometer, for example, a high precision digimatic micrometer MDH-25M manufactured by Mitutoyo can be used.
Further, the thickness of the base material 20 at each position may be calculated by subtracting the thickness of the transistor element 30 alone from the total thickness of the electronic device 10. The total thickness of the electronic device 10 is the sum of the thickness of the transistor element 30 and the thickness of the third portion 20c of the base material 20 supporting the transistor element 30. The total thickness of the electronic device 10 can be measured using, for example, a micrometer such as a high precision digimatic micrometer MDH-25M manufactured by Mitutoyo Corporation. The thickness of the transistor element 30 alone can be measured, for example, as a step between the surface of the transistor element 30 and the surface of the third portion 20c of the base material 20. The level difference can be measured using, for example, a surface roughness measuring device SE4000 manufactured by Kosaka Laboratory.

基材20を構成する材料としては、貫通孔23が形成された基材20を伸縮させた場合に基材20が破断しない程度の柔軟性を有する材料が用いられる。例えば、基材20を構成する材料として、エポキシ樹脂、アクリル樹脂、スチレン樹脂、ポリイミド樹脂、ポリビニルアルコール樹脂、ポリパラキシリレン樹脂などの樹脂材料を用いることができる。また、フォトリソグラフィー法によって貫通孔23を形成する場合、基材20を構成する材料として、上記の樹脂材料と光酸発生剤等とを混合して感光性を持たせた材料が用いられる。   As a material for forming the base material 20, a material having flexibility such that the base material 20 is not broken when the base material 20 having the through holes 23 is expanded and contracted is used. For example, a resin material such as an epoxy resin, an acrylic resin, a styrene resin, a polyimide resin, a polyvinyl alcohol resin, or a polyparaxylylene resin can be used as a material forming the base material 20. Further, when the through holes 23 are formed by the photolithography method, as the material forming the base material 20, a material having photosensitivity obtained by mixing the above resin material with a photoacid generator or the like is used.

(トランジスタ素子)
以下、基材20の第3部分20cに配置されるトランジスタ素子30について詳細に説明する。図3に示すように、トランジスタ素子30は、ゲート電極31、ゲート絶縁膜32、ソース電極33、ドレイン電極34、半導体層35、及び絶縁層36を含む。
(Transistor element)
Hereinafter, the transistor element 30 arranged on the third portion 20c of the base material 20 will be described in detail. As shown in FIG. 3, the transistor element 30 includes a gate electrode 31, a gate insulating film 32, a source electrode 33, a drain electrode 34, a semiconductor layer 35, and an insulating layer 36.

図3に示すトランジスタ素子30は、いわゆるトップゲート型のトランジスタ素子である。この場合、ソース電極33、ドレイン電極34、及び半導体層35は、第3部分20cの第1面21に設けられる。また、ゲート絶縁膜32は、ソース電極33、ドレイン電極34及び半導体層35を覆うように設けられ、ゲート電極31は、ゲート絶縁膜32上に設けられる。また、絶縁層36は、ゲート電極31及びゲート絶縁膜32を覆うように設けられる。図示はしないが、トランジスタ素子30は、トランジスタ素子30の表面を構成するパッシベーション層など、その他の層を更に含んでいてもよい。   The transistor element 30 shown in FIG. 3 is a so-called top gate type transistor element. In this case, the source electrode 33, the drain electrode 34, and the semiconductor layer 35 are provided on the first surface 21 of the third portion 20c. The gate insulating film 32 is provided so as to cover the source electrode 33, the drain electrode 34, and the semiconductor layer 35, and the gate electrode 31 is provided on the gate insulating film 32. The insulating layer 36 is provided so as to cover the gate electrode 31 and the gate insulating film 32. Although not shown, the transistor element 30 may further include other layers such as a passivation layer forming the surface of the transistor element 30.

ゲート電極31は、第1ラインXに電気的に接続されている。例えば、図2に示すように、トランジスタ素子30は、ゲート電極31と対応する第1ラインXとを接続するように延びる第1接続ライン31aを含む。第1接続ライン31aは、第1方向D1において、ゲート電極31よりも小さい幅を有する。また、ソース電極33は、第2ラインYに電気的に接続されている。例えば、図2に示すように、トランジスタ素子30は、ソース電極33と対応する第2ラインYとを接続するように延びる第2接続ライン33aを含む。第2接続ライン33aは、第2方向D2において、ソース電極33よりも小さい幅を有する。なお、図示はしないが、ゲート電極31が直接的に第1ラインXに接続されていてもよい。同様に、ソース電極33が直接的に第2ラインYに接続されていてもよい。   The gate electrode 31 is electrically connected to the first line X. For example, as shown in FIG. 2, the transistor element 30 includes a first connection line 31a extending so as to connect the gate electrode 31 and the corresponding first line X. The first connection line 31a has a width smaller than that of the gate electrode 31 in the first direction D1. The source electrode 33 is electrically connected to the second line Y. For example, as shown in FIG. 2, the transistor element 30 includes a second connection line 33a extending so as to connect the source electrode 33 and the corresponding second line Y. The second connection line 33a has a width smaller than that of the source electrode 33 in the second direction D2. Although not shown, the gate electrode 31 may be directly connected to the first line X. Similarly, the source electrode 33 may be directly connected to the second line Y.

図2に示すように、ドレイン電極34にドレインパッド34aが接続されていてもよい。この場合、図3に示すように、ゲート絶縁膜32及び絶縁層36のうちドレインパッド34aと重なる部分に開口部37を形成し、開口部37に、ドレインパッド34aに接続される貫通電極38を設けてもよい。貫通電極38は、後述するように、電子デバイス10を用いて圧力センサを構成する場合などに利用される。   As shown in FIG. 2, the drain pad 34 a may be connected to the drain electrode 34. In this case, as shown in FIG. 3, an opening 37 is formed in a portion of the gate insulating film 32 and the insulating layer 36 that overlaps with the drain pad 34a, and a through electrode 38 connected to the drain pad 34a is formed in the opening 37. It may be provided. The through electrode 38 is used when a pressure sensor is formed using the electronic device 10 as described later.

ゲート電極31、ゲート絶縁膜32、ソース電極33、ドレイン電極34、絶縁層36及び貫通電極38を構成する材料としては、トランジスタ素子において用いられる公知の材料が用いられる。例えば、特開2010−79196号公報において開示されている材料を用いることができる。   As a material forming the gate electrode 31, the gate insulating film 32, the source electrode 33, the drain electrode 34, the insulating layer 36, and the through electrode 38, a known material used in a transistor element is used. For example, the material disclosed in JP 2010-79196A can be used.

半導体層35を構成する材料としては、無機半導体材料または有機半導体材料のいずれが用いられてもよいが、好ましくは有機半導体材料が用いられる。有機半導体材料は一般に、無機半導体材料に比べて低い温度で基材20上に形成され得る。このため、耐熱性の低い材料を用いて基材20を構成することが可能になる。また、印刷法等の塗布プロセスを用いて有機半導体材料を基材20上に形成することが可能になる。   As a material for forming the semiconductor layer 35, either an inorganic semiconductor material or an organic semiconductor material may be used, but an organic semiconductor material is preferably used. The organic semiconductor material can generally be formed on the substrate 20 at a lower temperature than the inorganic semiconductor material. Therefore, the base material 20 can be made of a material having low heat resistance. Further, it becomes possible to form the organic semiconductor material on the base material 20 by using a coating process such as a printing method.

有機半導体材料としては、ペンタセン等の低分子有機半導体材料や、ポリピロール類等の高分子有機半導体材料が用いられ得る。より具体的には、特開2013−21190号公報において開示されている低分子有機半導体材料や高分子有機半導体材料を用いることができる。ここで「低分子有機半導体材料」とは、例えば、分子量が10000未満の有機半導体材料を意味している。また「高分子有機半導体材料」とは、例えば、分子量が10000以上の有機半導体材料を意味している。   As the organic semiconductor material, a low molecular weight organic semiconductor material such as pentacene or a high molecular weight organic semiconductor material such as polypyrrole can be used. More specifically, the low molecular weight organic semiconductor material and the high molecular weight organic semiconductor material disclosed in JP 2013-21190 A can be used. Here, the "low molecular weight organic semiconductor material" means, for example, an organic semiconductor material having a molecular weight of less than 10,000. The “polymer organic semiconductor material” means, for example, an organic semiconductor material having a molecular weight of 10,000 or more.

(本実施の形態の作用)
本実施の形態において、基材20は、上述のように、第1ラインX及び第2ラインYを支持する網目状の第1部分20a及び第2部分20bと、第1部分20a及び第2部分20bによって画定される単位領域15に設けられ、トランジスタ素子30を支持する第3部分20cと、を含む。また、単位領域15において、基材20のうち第3部分20c以外の部分には貫通孔23を形成している。この場合、基材20は、網目構造に起因する伸縮性を有することができる。具体的には、例えば図4に示すように、電子デバイス10に張力Sを加えた場合、基材20は、第1部分20aと第2部分20bとが成す角度θが変化することによって、伸縮することができる。なお、このような網目構造に起因する伸縮は、電子デバイス10に張力Sを加える前の状態における、第1部分20aが延びる第1方向D1と第2部分20bが延びる第2方向D2とが成す角度を二等分する第3方向D3において生じやすい。
(Operation of the present embodiment)
In the present embodiment, as described above, the base material 20 includes the mesh-shaped first portion 20a and the second portion 20b that support the first line X and the second line Y, and the first portion 20a and the second portion. A third portion 20c provided in the unit region 15 defined by 20b and supporting the transistor element 30. Further, in the unit region 15, the through hole 23 is formed in the portion of the base material 20 other than the third portion 20c. In this case, the base material 20 can have elasticity due to the mesh structure. Specifically, for example, as shown in FIG. 4, when tension S is applied to the electronic device 10, the base material 20 expands and contracts by changing the angle θ formed by the first portion 20a and the second portion 20b. can do. The expansion and contraction due to such a mesh structure is performed by the first direction D1 in which the first portion 20a extends and the second direction D2 in which the second portion 20b extends before the tension S is applied to the electronic device 10. It is likely to occur in the third direction D3 that bisects the angle.

また、本実施の形態によれば、基材20に貫通孔23を形成することにより、貫通孔23を形成しない場合に比べて、基材20の体積を低減することができる。このことも、基材20の伸縮性及び曲げ性を高めることに寄与する。   Further, according to the present embodiment, by forming the through hole 23 in the base material 20, it is possible to reduce the volume of the base material 20 as compared with the case where the through hole 23 is not formed. This also contributes to enhancing the stretchability and bendability of the base material 20.

なお、上述の図2においては、第3部分20cが第1部分20a及び第2部分20bに直接的に接続される例を示したが、これに限られることはない。例えば図5に示すように、基材20は、第1部分20aと第3部分20cとを接続する第1接続部分20dを含んでいてもよい。この場合、上述の第1接続ライン31aは、第1接続部分20d上に設けられる。貫通孔23は、第1部分20aと第3部分20cとの間において第1接続部分20dに達するまで広がっており、このため、第1接続部分20dは、第1方向D1において、第3部分20cよりも小さな幅を有している。   Although FIG. 2 described above shows an example in which the third portion 20c is directly connected to the first portion 20a and the second portion 20b, the present invention is not limited to this. For example, as shown in FIG. 5, the base material 20 may include a first connection portion 20d that connects the first portion 20a and the third portion 20c. In this case, the above-mentioned first connection line 31a is provided on the first connection portion 20d. The through hole 23 is widened between the first portion 20a and the third portion 20c until reaching the first connecting portion 20d, and therefore the first connecting portion 20d extends in the first direction D1 in the third portion 20c. It has a smaller width than.

第1接続部分20dを介して第1部分20aと第3部分20cとを接続することにより、第1部分20aの変形や変位が第3部分20cによって阻害されてしまうことを抑制することができる。これによって、基材20の伸縮性を更に高めることができる。   By connecting the first portion 20a and the third portion 20c via the first connecting portion 20d, it is possible to prevent the deformation and displacement of the first portion 20a from being obstructed by the third portion 20c. Thereby, the stretchability of the base material 20 can be further enhanced.

また、図5に示すように、基材20は、第2部分20bと第3部分20cとを接続する第2接続部分20eを含んでいてもよい。この場合、上述の第2接続ライン33aは、第2接続部分20e上に設けられる。貫通孔23は、第2部分20bと第3部分20cとの間において第2接続部分20eに達するまで広がっており、このため、第2接続部分20eは、第2方向D2において、第3部分20cよりも小さな幅を有している。   Further, as shown in FIG. 5, the base material 20 may include a second connection portion 20e that connects the second portion 20b and the third portion 20c. In this case, the above-mentioned second connection line 33a is provided on the second connection portion 20e. The through hole 23 expands between the second portion 20b and the third portion 20c until it reaches the second connecting portion 20e, so that the second connecting portion 20e extends in the second direction D2. It has a smaller width than.

第2接続部分20eを介して第2部分20bと第3部分20cとを接続することにより、第2部分20bの変形や変位が第3部分20cによって阻害されてしまうことを抑制することができる。これによって、基材20の伸縮性を更に高めることができる。   By connecting the second portion 20b and the third portion 20c via the second connecting portion 20e, it is possible to prevent the deformation and displacement of the second portion 20b from being obstructed by the third portion 20c. Thereby, the stretchability of the base material 20 can be further enhanced.

図5に示す例において、貫通孔23の面積23Sは、近似的には、単位領域15の面積15Sから、M1×M2によって算出される第3部分20cの面積20Sを引くことによって算出され得る。   In the example shown in FIG. 5, the area 23S of the through hole 23 can be approximately calculated by subtracting the area 20S of the third portion 20c calculated by M1×M2 from the area 15S of the unit region 15.

(圧力センサ)
以下、図6及び図7を参照して、本実施の形態による電子デバイス10の一応用例について説明する。ここでは、電子デバイス10を用いて圧力センサを構成する例について説明する。図6は、電子デバイス10を用いて構成された圧力センサを示す図である。また、図7は、圧力センサの回路を示す図である。
(Pressure sensor)
Hereinafter, an application example of the electronic device 10 according to the present embodiment will be described with reference to FIGS. 6 and 7. Here, an example of configuring a pressure sensor using the electronic device 10 will be described. FIG. 6 is a diagram showing a pressure sensor configured using the electronic device 10. FIG. 7 is a diagram showing a circuit of the pressure sensor.

図6に示すように、電子デバイス10は、第1電極41、感圧体42及び第2電極43を更に備える。第1電極41は、トランジスタ素子30上に設けられ、且つトランジスタ素子30の貫通電極38に電気的に接続されている。感圧体42は、第1電極41上に設けられ、第2電極43は、感圧体42上に設けられている。   As shown in FIG. 6, the electronic device 10 further includes a first electrode 41, a pressure sensitive body 42, and a second electrode 43. The first electrode 41 is provided on the transistor element 30 and is electrically connected to the through electrode 38 of the transistor element 30. The pressure sensitive body 42 is provided on the first electrode 41, and the second electrode 43 is provided on the pressure sensitive body 42.

感圧体42は、感圧体42に加えられる圧力に応じて、圧力が加えられた方向における感圧体42の電気抵抗または静電容量が変化するよう構成されたものである。感圧体42としては、例えば、感圧体に加えられる圧力に応じて、圧力が加えられた方向ここでは厚み方向における感圧体の電気抵抗が変化するよう構成された、いわゆる感圧導電体が用いられ得る。感圧導電体は例えば、シリコーンゴムなどのゴムと、ゴムに添加されたカーボンなどの導電性を有する複数の粒子と、を含んでいる。   The pressure sensitive body 42 is configured such that the electric resistance or the electrostatic capacitance of the pressure sensitive body 42 in the direction in which the pressure is applied changes according to the pressure applied to the pressure sensitive body 42. The pressure-sensitive body 42 is, for example, a so-called pressure-sensitive conductor configured such that the electric resistance of the pressure-sensitive body changes in the direction in which the pressure is applied, here, in the thickness direction, according to the pressure applied to the pressure-sensitive body. Can be used. The pressure-sensitive conductor includes, for example, rubber such as silicone rubber and a plurality of conductive particles such as carbon added to the rubber.

図6に示す圧力センサに圧力Fが加えられると、圧力Fを加えられた部分において、感圧体42が厚み方向において圧縮される。この結果、厚み方向において感圧体42内の粒子が互いに接触し、厚み方向における感圧体42の電気抵抗値が低くなる。このため、圧力Fが加えられた部分の感圧体42に接続されたトランジスタ素子30においては、ソース電極33およびドレイン電極34に流れる電流が増加する。このような圧力センサによれば、各トランジスタ素子30に流れる電流値を検出することにより、圧力センサに加えられている圧力Fの分布を算出することができる。   When the pressure F is applied to the pressure sensor shown in FIG. 6, the pressure sensitive body 42 is compressed in the thickness direction at the portion to which the pressure F is applied. As a result, the particles in the pressure sensitive body 42 contact each other in the thickness direction, and the electric resistance value of the pressure sensitive body 42 in the thickness direction becomes low. Therefore, in the transistor element 30 connected to the pressure sensitive body 42 in the portion to which the pressure F is applied, the current flowing through the source electrode 33 and the drain electrode 34 increases. According to such a pressure sensor, the distribution of the pressure F applied to the pressure sensor can be calculated by detecting the current value flowing in each transistor element 30.

圧力センサをヘルスケア、スポーツ用品、建材等の分野において広く応用するためには、圧力センサを曲面に固定可能であることが重要であると考えられる。ここで、本実施の形態による電子デバイス10を用いた圧力センサによれば、基材20の網目構造に起因する伸縮性のため、曲面に対する圧力センサの固定のし易さを向上させることができる。   In order to apply the pressure sensor widely in the fields of healthcare, sports equipment, building materials, etc., it is considered important that the pressure sensor can be fixed on a curved surface. Here, according to the pressure sensor using the electronic device 10 according to the present embodiment, it is possible to improve the ease of fixing the pressure sensor to the curved surface due to the elasticity due to the mesh structure of the base material 20. ..

(実装基板)
以下、電子デバイス10を基板52に搭載して実装基板50を構成する例について、図8を参照して説明する。
(Mounting board)
Hereinafter, an example in which the electronic device 10 is mounted on the substrate 52 to form the mounting substrate 50 will be described with reference to FIG. 8.

図8に示すように、実装基板50は、基板52と、基板52に設けられた電子デバイス10とを備える。図8に示す例によれば、基板52が電子デバイス10を支持するので、電子デバイス10が損傷してしまうことを抑制することができる。また、電子デバイス10の取り扱い性を高めることができる。実装基板50の用途は、例えば、ディスプレイ、圧力センサなどである。   As shown in FIG. 8, the mounting substrate 50 includes a substrate 52 and the electronic device 10 provided on the substrate 52. According to the example shown in FIG. 8, since the substrate 52 supports the electronic device 10, it is possible to prevent the electronic device 10 from being damaged. Further, the handleability of the electronic device 10 can be improved. The application of the mounting substrate 50 is, for example, a display or a pressure sensor.

基板52の表面がある程度の平坦性を有する限りにおいて、基板52が特に限られることはない。例えば、基板52は、ガラス板やステンレス板などである。また、基板52は、樹脂フィルムや、1mm以下の厚みを有する薄ガラスなど、可撓性を有する部材であってもよい。樹脂フィルムの材料は、例えば、ポリエチレンテレフタレート、ペンタセン、ポリカーボネート、ポリイミドなどである。なお、「可撓性」とは、室温例えば25℃の環境下で基板52を直径10mmのロール状の形態に巻き取った場合に、基板52に折れ目が生じない程度の柔軟性を意味している。「折れ目」とは、基板52に現れる変形であって、変形を元に戻すように基板52を逆向きに巻き取ったとしても元には戻らない程度の変形を意味している。   The substrate 52 is not particularly limited as long as the surface of the substrate 52 has a certain degree of flatness. For example, the substrate 52 is a glass plate, a stainless plate, or the like. The substrate 52 may be a flexible member such as a resin film or thin glass having a thickness of 1 mm or less. The material of the resin film is, for example, polyethylene terephthalate, pentacene, polycarbonate, polyimide or the like. The term “flexibility” means flexibility that does not cause a fold in the substrate 52 when the substrate 52 is wound into a roll shape having a diameter of 10 mm in an environment of room temperature, for example, 25° C. ing. The “fold” is a deformation that appears on the substrate 52 and means a deformation that does not return even if the substrate 52 is wound in the opposite direction so as to restore the deformation.

本実施の形態による電子デバイス10を備えた実装基板50によれば、基材20の網目構造により、実装基板50に伸縮性を持たせることができる。このため、ゴム材料で構成されたリストバンドのような伸縮性の可動部材などに、電子的な機能を備えた実装基板50を搭載することができる。従って、電子デバイス10の用途を広げることができ、また、電子的な機能を様々な部材に持たせることが可能になる。   According to the mounting board 50 provided with the electronic device 10 according to the present embodiment, the mounting board 50 can be made elastic due to the mesh structure of the base material 20. Therefore, the mounting substrate 50 having an electronic function can be mounted on a stretchable movable member such as a wristband made of a rubber material. Therefore, the application of the electronic device 10 can be expanded, and various members can have various electronic functions.

(電子デバイスの製造方法)
以下、図9乃至図12を参照して、電子デバイス10の製造方法について説明する。ここでは、後述する支持体70上に電子デバイス10を形成し、次に、電子デバイス10を支持体70から分離することによって、電子デバイス10を得る例について説明する。
(Method of manufacturing electronic device)
Hereinafter, a method of manufacturing the electronic device 10 will be described with reference to FIGS. 9 to 12. Here, an example in which the electronic device 10 is formed by forming the electronic device 10 on a support 70 described below and then separating the electronic device 10 from the support 70 will be described.

図9は、電子デバイス10を製造する製造装置60を示す図である。製造装置60は、支持基板72上に剥離層74を形成する剥離層形成部62と、剥離層74上に電子デバイス10を形成する電子デバイス形成部64と、電子デバイス10を支持体70から分離する分離部65と、を備える。   FIG. 9 is a diagram showing a manufacturing apparatus 60 for manufacturing the electronic device 10. The manufacturing apparatus 60 separates the release layer forming unit 62 that forms the release layer 74 on the support substrate 72, the electronic device forming unit 64 that forms the electronic device 10 on the release layer 74, and the electronic device 10 from the support body 70. And a separating section 65 for

(支持体準備工程)
電子デバイス10の製造工程においては、まず、可撓性を有する支持基板72が巻き取られた巻回体72mを準備する。次に、巻回体72mから支持基板72を巻き出して、搬送方向P1に沿って支持基板72を搬送する。その後、支持基板72を搬送しながら、剥離層形成部62を用いて支持基板72上に剥離層74を形成する。このようにして、支持基板72と、支持基板72上に設けられた剥離層74と、を備える支持体70を準備する。図10は、支持体70の搬送方向P1に直交する、支持体70の幅方向P2における支持体70の断面図である。
(Support preparation process)
In the manufacturing process of the electronic device 10, first, the wound body 72m around which the flexible support substrate 72 is wound is prepared. Next, the support substrate 72 is unwound from the winding body 72m, and the support substrate 72 is transported along the transport direction P1. Then, the peeling layer 74 is formed on the supporting substrate 72 using the peeling layer forming portion 62 while the supporting substrate 72 is being transported. Thus, the support 70 including the support substrate 72 and the peeling layer 74 provided on the support substrate 72 is prepared. FIG. 10 is a cross-sectional view of the support body 70 in the width direction P2 of the support body 70, which is orthogonal to the transport direction P1 of the support body 70.

支持基板72は、電子デバイス10の製造工程において電子デバイス10を支持する部材である。支持基板72を構成する材料としては、ガラス、金属、シリコンなどを用いることができる。   The support substrate 72 is a member that supports the electronic device 10 in the manufacturing process of the electronic device 10. As a material forming the support substrate 72, glass, metal, silicon or the like can be used.

剥離層74は、電子デバイス10を支持基板72から分離する分離工程の際に、溶解用流体によって溶解される層である。溶解用流体に溶解可能である限り、剥離層74を構成する材料は特には限られない。例えば、溶解用流体が水成分を含む場合、剥離層74は、水成分に対する溶解性を有する無機化合物を含む。特に好ましくは、剥離層74は、潮解によって水成分に溶解する無機化合物の塩またはホウ素を有する化合物を含む。なお、塩とは、酸に含まれている水素イオンの全部または一部が金属イオンなどの陽イオンで置換された無機化合物のことである。水成分に対する溶解性を有する無機化合物の塩の例としては、塩酸の塩、ヨウ化水素酸の塩、フッ化水素酸の塩、臭化水素酸の塩、硫酸の塩、炭酸の塩、硝酸の塩などを挙げることができる。ホウ素を含む化合物としては、3酸化2ホウ素、4ホウ酸ナトリウム、ホウ砂、4ホウ酸カリウムを挙げることができる。   The peeling layer 74 is a layer that is dissolved by the dissolving fluid in the separation step of separating the electronic device 10 from the support substrate 72. The material forming the peeling layer 74 is not particularly limited as long as it can be dissolved in the dissolving fluid. For example, when the dissolving fluid contains a water component, the peeling layer 74 contains an inorganic compound having solubility in the water component. Particularly preferably, the release layer 74 contains a salt of an inorganic compound or a compound having boron, which dissolves in the water component by deliquescent. The salt is an inorganic compound in which all or some of the hydrogen ions contained in the acid are replaced with cations such as metal ions. Examples of salts of inorganic compounds having solubility in water components include hydrochloric acid salt, hydroiodic acid salt, hydrofluoric acid salt, hydrobromic acid salt, sulfuric acid salt, carbonic acid salt, and nitric acid. And the like. Examples of the compound containing boron include diboron trioxide, sodium borate, borax, and potassium borate.

図10に示すように、支持体70は、剥離層74の一対の側部74eを覆う封止層76をさらに有していてもよい。これによって、電子デバイス10を支持体70から分離する前に何らかの処理液が支持基板72と剥離層74との間に浸入してしまうことを抑制することができる。このことにより、電子デバイス10を支持体70から分離する前に剥離層74が支持基板72から剥離してしまうことを抑制することができる。封止層76を構成する材料としては、酸化珪素など、剥離層74を構成する材料とは異なる材料を用いることができる。   As shown in FIG. 10, the support 70 may further include a sealing layer 76 that covers the pair of side portions 74 e of the release layer 74. Accordingly, it is possible to prevent some processing liquid from entering between the support substrate 72 and the peeling layer 74 before the electronic device 10 is separated from the support 70. This can prevent the peeling layer 74 from peeling from the support substrate 72 before the electronic device 10 is separated from the support 70. As a material forming the sealing layer 76, a material different from the material forming the peeling layer 74 such as silicon oxide can be used.

(基材準備工程)
次に、図11に示すように、複数の貫通孔23が形成された基材20を支持体70上に設ける基材準備工程を実施する。例えば、はじめに、感光性を有する樹脂層を、コーティング法などによって支持体70上に設ける。次に、貫通孔23に対応したパターンで樹脂層を露光し、現像することにより、複数の貫通孔23が形成された基材20を得ることができる。その他の例としては、スクリーン印刷法やインクジェット印刷法などによって、貫通孔23に対応したパターンで樹脂層を支持体70に印刷することにより、複数の貫通孔23が形成された基材20を得てもよい。
(Substrate preparation process)
Next, as shown in FIG. 11, a base material preparation step of providing the base material 20 having the plurality of through holes 23 formed on the support 70 is performed. For example, first, a resin layer having photosensitivity is provided on the support 70 by a coating method or the like. Next, by exposing and developing the resin layer in a pattern corresponding to the through holes 23, the base material 20 having the plurality of through holes 23 formed therein can be obtained. As another example, a resin layer is printed on the support 70 in a pattern corresponding to the through holes 23 by a screen printing method, an inkjet printing method, or the like to obtain the base material 20 in which the plurality of through holes 23 are formed. May be.

(素子形成工程)
次に、図12に示すように、基材20のうち貫通孔23が形成されていない領域に第1ラインX、第2ラインY及びトランジスタ素子30を形成する素子形成工程を実施する。
(Element formation process)
Next, as shown in FIG. 12, an element forming step of forming the first line X, the second line Y, and the transistor element 30 in the region of the base material 20 in which the through hole 23 is not formed is performed.

例えば、はじめに、基材20上に導電層を設け、次に、導電層をパターニングし、これによって、基材20上に第2ラインY、ソース電極33及びドレイン電極34を形成する。導電層は、例えば、銀、銅、アルミニウムやそれらの合金などの金属材料や、酸化物導電材料などを含む層である。   For example, first, a conductive layer is provided on the base material 20, and then the conductive layer is patterned to form the second line Y, the source electrode 33, and the drain electrode 34 on the base material 20. The conductive layer is, for example, a layer containing a metal material such as silver, copper, aluminum or an alloy thereof, or an oxide conductive material.

次に、ソース電極33とドレイン電極34との間に半導体層35を設ける。その後、ソース電極33、ドレイン電極34及び半導体層35の上にゲート絶縁膜32を設ける。また、ゲート絶縁膜32の上に導電層を設け、次に、導電層をパターニングして、ゲート絶縁膜32上にゲート電極31を形成する。ゲート電極31用の導電層から更に第1ラインXを形成してもよい。なお、第1ラインXと第2ラインYとが交差する部分においては、第1ラインXと第2ラインYとの間にゲート絶縁膜32を設ける。   Next, the semiconductor layer 35 is provided between the source electrode 33 and the drain electrode 34. After that, the gate insulating film 32 is provided over the source electrode 33, the drain electrode 34, and the semiconductor layer 35. Further, a conductive layer is provided on the gate insulating film 32, and then the conductive layer is patterned to form the gate electrode 31 on the gate insulating film 32. The first line X may be further formed from the conductive layer for the gate electrode 31. Note that the gate insulating film 32 is provided between the first line X and the second line Y at the intersection of the first line X and the second line Y.

その後、ゲート電極31及びゲート絶縁膜32の上に絶縁層36を設ける。また、絶縁層36上にパッシベーション層を設けてもよい。また、ゲート絶縁膜32及び絶縁層36に開口部37を形成し、開口部37に貫通電極38を設けてもよい。   Then, the insulating layer 36 is provided on the gate electrode 31 and the gate insulating film 32. Further, a passivation layer may be provided on the insulating layer 36. Further, the opening 37 may be formed in the gate insulating film 32 and the insulating layer 36, and the through electrode 38 may be provided in the opening 37.

(分離工程)
次に、分離部65を用いて電子デバイス10を支持体70から分離する分離工程を実施する。図9に示すように、分離部65は、搬送方向P1における剥離層74の先端部74dに向けて溶解用流体68を吐出する吐出部67と、溶解用流体68が剥離層74の先端部74dに接触する位置において支持体70及び電子デバイス10にそれぞれ接する一対のローラー66と、を備える。
(Separation process)
Next, a separation step of separating the electronic device 10 from the support 70 using the separation unit 65 is performed. As shown in FIG. 9, the separating portion 65 discharges the dissolving fluid 68 toward the tip portion 74d of the peeling layer 74 in the transport direction P1, and the dissolving fluid 68 is the tip portion 74d of the peeling layer 74. And a pair of rollers 66 that come into contact with the support 70 and the electronic device 10 at a position where the rollers 70 come into contact with each other.

溶解用流体68の状態は、剥離層74の先端部74dに接触することができるよう設定される。例えば、溶解用流体68は、液体状態、気体状態、又はプラズマ状態である。例えば、溶解用流体68が水成分を含む場合、溶解用流体68は水蒸気である。   The state of the dissolving fluid 68 is set so that it can contact the tip portion 74d of the peeling layer 74. For example, the dissolving fluid 68 is in a liquid state, a gas state, or a plasma state. For example, when the dissolving fluid 68 contains a water component, the dissolving fluid 68 is steam.

分離工程においては、剥離層74の先端部74dに溶解用流体68を接触させることにより、搬送方向P1に沿って連続的に剥離層74を溶解させる。これによって、電子デバイス10を支持基板72から連続的に分離することができる。このようにして、搬送方向P1に沿って延びる形態の電子デバイス10を製造することができる。   In the separation step, the peeling layer 74 is continuously melted along the transport direction P1 by bringing the dissolving fluid 68 into contact with the tip portion 74d of the peeling layer 74. This allows the electronic device 10 to be continuously separated from the support substrate 72. In this way, it is possible to manufacture the electronic device 10 in a form extending along the transport direction P1.

上述の製造方法によれば、電子デバイス10を形成する間、電子デバイス10の構成要素を、支持体70によって支持することができる。このため、伸びや湾曲などの変形が電子デバイス10の基材20やその他の構成要素に生じてしまうことを抑制することができる。従って、高い寸法精度を有する電子デバイス10を得ることができる。   According to the manufacturing method described above, the constituent elements of the electronic device 10 can be supported by the support body 70 while the electronic device 10 is formed. Therefore, it is possible to prevent deformation such as stretching and bending from occurring in the base material 20 and other components of the electronic device 10. Therefore, the electronic device 10 having high dimensional accuracy can be obtained.

また、上述の製造方法によれば、水成分を含む溶解用流体68を用いて電子デバイス10を支持基板72から分離することができる。このため、溶解用流体68が電子デバイス10に接触することによって電子デバイス10の物性や電気特性が劣化してしまうことを抑制することができる。   Further, according to the manufacturing method described above, the electronic device 10 can be separated from the supporting substrate 72 by using the dissolving fluid 68 containing the water component. Therefore, it is possible to prevent the physical properties and electrical characteristics of the electronic device 10 from being deteriorated due to the dissolution fluid 68 coming into contact with the electronic device 10.

なお、上述した実施の形態に対して様々な変更を加えることが可能である。以下、必要に応じて図面を参照しながら、変形例について説明する。以下の説明および以下の説明で用いる図面では、上述した実施の形態と同様に構成され得る部分について、上述の実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。また、上述した実施の形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略することもある。   Various modifications can be made to the above-described embodiment. Modifications will be described below with reference to the drawings as necessary. In the following description and the drawings used in the following description, for the portions that can be configured in the same manner as the above-described embodiment, the same reference numerals as those used for the corresponding portions in the above-described embodiment are used. A duplicate description will be omitted. Further, when it is clear that the effects obtained in the above-described embodiment can be obtained in the modified example as well, the description thereof may be omitted.

(第1の変形例)
上述の実施の形態においては、単位領域15において基材20に形成された穴が、基材20を貫通する貫通孔23である例を示した。しかしながら、これに限られることはなく、図13に示すように、基材20に形成された穴は、基材20を貫通しない凹部24であってもよい。なお、凹部24は、図13に示すように、基材20の第1面21側に形成されていてもよく、若しくは、図示はしないが、基材20の第2面22側に形成されていてもよい。
(First modification)
In the above-described embodiment, the hole formed in the base material 20 in the unit region 15 is the through hole 23 penetrating the base material 20. However, the present invention is not limited to this, and as shown in FIG. 13, the hole formed in the base material 20 may be a recess 24 that does not penetrate the base material 20. Note that the recess 24 may be formed on the first surface 21 side of the base material 20 as shown in FIG. 13, or, although not shown, is formed on the second surface 22 side of the base material 20. May be.

以下の説明において、単位領域15に属する基材20のうち、凹部24が形成されていない領域のことを第1領域R1と称し、凹部24が形成されている領域のことを第2領域R2と称する。第1領域R1の厚みT1は、例えば10μm以上且つ200μm以下が好ましく、20μm以上且つ200μm以下がさらに好ましい。また、第2領域R2の厚みT2は、例えば0.2μm以上且つ5μm以下が好ましく、0.5μm以上且つ3μm以下がさらに好ましい。また、第1ラインX及び第2ラインYを支持する第1部分20a及び第2部分20bの厚みT3は、例えば10μm以上且つ200μm以下が好ましく、20μm以上且つ200μm以下がさらに好ましい。   In the following description, of the base material 20 belonging to the unit region 15, the region where the recess 24 is not formed is referred to as a first region R1, and the region where the recess 24 is formed is referred to as a second region R2. To call. The thickness T1 of the first region R1 is, for example, preferably 10 μm or more and 200 μm or less, and more preferably 20 μm or more and 200 μm or less. The thickness T2 of the second region R2 is preferably 0.2 μm or more and 5 μm or less, and more preferably 0.5 μm or more and 3 μm or less. Further, the thickness T3 of the first portion 20a and the second portion 20b supporting the first line X and the second line Y is, for example, preferably 10 μm or more and 200 μm or less, and more preferably 20 μm or more and 200 μm or less.

基材20の強度を確保する部分である第1領域R1、第1部分20a及び第2部分20bにおいて、厚みT1及び厚みT3を10μm以上にすることにより、電子デバイス10を伸縮させたときに基材20が降伏するまで変形してしまうことを抑制することができる。
また、第2領域R2の厚みT2を厚みT1及び厚みT3に比べて十分に小さくすることにより、基材20に十分な柔軟性を持たせることができる。また、第2領域R2の厚みT2を0.2μm以上にすることにより、電子デバイス10を伸縮させたときに第2領域R2が破損してしまうことを抑制することができる。
In the first region R1, the first portion 20a, and the second portion 20b, which are the portions that secure the strength of the base material 20, by setting the thickness T1 and the thickness T3 to 10 μm or more, the base when the electronic device 10 is stretched It is possible to prevent the material 20 from being deformed until it yields.
Further, by making the thickness T2 of the second region R2 sufficiently smaller than the thicknesses T1 and T3, the base material 20 can have sufficient flexibility. In addition, by setting the thickness T2 of the second region R2 to 0.2 μm or more, it is possible to prevent the second region R2 from being damaged when the electronic device 10 is expanded and contracted.

第2領域R2の厚みT2は、第1領域R1の厚みT1よりも小さく、且つ、第1部分20a及び第2部分20bの厚みT3よりも小さい。好ましくは、T2/T1は、0.01以上且つ0.1以下である。また、好ましくは、T2/T3は、0.01以上且つ0.1以下である。このように厚みT1、厚みT2及び厚みT3を設定することにより、基材20に十分な柔軟性を持たせながら、電子デバイス10を伸縮させたときに基材20が破損してしまうことを抑制することができる。   The thickness T2 of the second region R2 is smaller than the thickness T1 of the first region R1 and smaller than the thickness T3 of the first portion 20a and the second portion 20b. Preferably, T2/T1 is 0.01 or more and 0.1 or less. In addition, T2/T3 is preferably 0.01 or more and 0.1 or less. By setting the thickness T1, the thickness T2, and the thickness T3 in this way, it is possible to prevent the base material 20 from being damaged when the electronic device 10 is expanded or contracted while the base material 20 has sufficient flexibility. can do.

厚みT1及び厚みT3としては、好ましくは、上述の本実施の形態の場合と同様に、複数の箇所で厚みT1及び厚みT3を測定した結果の平均値を用いる。
例えば、第1方向D1において少なくとも2箇所で基材20の第1領域R1の厚みを測定し、且つ、第2方向D2において少なくとも2箇所で基材20の第1領域R1の厚みを測定する。これらの測定結果の平均値を、厚みT1とする。
また、第1方向D1において少なくとも2箇所で基材20の第2部分20bの端部の厚みを測定し、且つ、第2方向D2において少なくとも2箇所で基材20の第1部分20aの端部の厚みを測定する。これらの測定結果の平均値を、厚みT3とする。
As the thickness T1 and the thickness T3, preferably, as in the case of the above-described present embodiment, an average value of the results of measuring the thickness T1 and the thickness T3 at a plurality of locations is used.
For example, the thickness of the first region R1 of the base material 20 is measured at at least two locations in the first direction D1, and the thickness of the first region R1 of the base material 20 is measured at least at two locations in the second direction D2. The average value of these measurement results is taken as the thickness T1.
Further, the thickness of the end portion of the second portion 20b of the base material 20 is measured at at least two locations in the first direction D1, and the end portion of the first portion 20a of the base material 20 is at least two locations in the second direction D2. Measure the thickness of. The average value of these measurement results is referred to as thickness T3.

各箇所における厚みT1及び厚みT3は、例えば、マイクロメータを用いて測定することができる。マイクロメータとしては、例えば、ミツトヨ社製の高精度デジマチックマイクロメータ MDH−25Mを用いることができる。
また、上述の本実施の形態の場合と同様に、各箇所における厚みT1及び厚みT3を、電子デバイス10の総厚みから、トランジスタ素子30単体の厚みを引くことによって算出してもよい。
The thickness T1 and the thickness T3 at each location can be measured using, for example, a micrometer. As the micrometer, for example, a high precision digimatic micrometer MDH-25M manufactured by Mitutoyo can be used.
Further, similarly to the case of the present embodiment described above, the thickness T1 and the thickness T3 at each location may be calculated by subtracting the thickness of the transistor element 30 alone from the total thickness of the electronic device 10.

厚みT2は、例えば、第1領域R1と第2領域R2との間の段差、又は、第1部分20a及び第2部分20bと第2領域R2との間の段差に基づいて算出することができる。例えば、はじめに、複数の箇所、例えば少なくとも3箇所において上述の段差を測定して、段差の平均値を算出する。次に、厚みT1又は厚みT3の値から、段差の平均値を引くことによって、厚みT2を算出することができる。段差を測定する装置としては、例えば、小坂研究所製の表面粗さ測定機 SE4000を用いることができる。   The thickness T2 can be calculated based on, for example, the step between the first region R1 and the second region R2 or the step between the first portion 20a and the second portion 20b and the second region R2. .. For example, first, the steps are measured at a plurality of locations, for example, at least three locations, and the average value of the steps is calculated. Next, the thickness T2 can be calculated by subtracting the average value of the step from the value of the thickness T1 or the thickness T3. As a device for measuring the step, for example, a surface roughness measuring device SE4000 manufactured by Kosaka Laboratory can be used.

本変形例によれば、単位領域15に属する基材20に凹部24を形成することにより、第1部分20a及び第2部分20bの変形や変位が、単位領域15に属する基材20によって阻害されてしまうことを抑制することができる。これによって、基材20の伸縮性を高めることができる。   According to this modification, by forming the recesses 24 in the base material 20 belonging to the unit area 15, the deformation and displacement of the first portion 20a and the second portion 20b are hindered by the base material 20 belonging to the unit area 15. It can be suppressed. Thereby, the elasticity of the base material 20 can be improved.

なお、上述の実施の形態及び第1の変形例において、貫通孔23や凹部24などの穴は、複数の単位領域15の全てに形成されていてもよく、複数の単位領域15のうちの一部に形成されていてもよい。   In addition, in the above-described embodiment and the first modification, the holes such as the through holes 23 and the recesses 24 may be formed in all of the plurality of unit regions 15, and one of the plurality of unit regions 15 may be formed. It may be formed in the part.

(第2の変形例)
上述の実施の形態及び第1の変形例においては、単位領域15に属する基材20に貫通孔23や凹部24などの穴を形成し、これによって、基材20の伸縮性を高める例を示した。本変形例においては、単位領域15全体の面積15Sに対する、単位領域15のうちトランジスタ素子30が配置される素子領域30Rの面積の比率を小さくすることにより、基材20の伸縮性を高める例について説明する。なお、本変形例において、単位領域15は、隣り合う2本の第1ラインX及び隣り合う2本の第2ラインYによって囲われた領域として画定される。
(Second modified example)
In the above-described embodiment and the first modified example, an example is shown in which holes such as the through holes 23 and the recesses 24 are formed in the base material 20 belonging to the unit region 15, and thereby the elasticity of the base material 20 is enhanced. It was In this modification, the ratio of the area of the element region 30R in which the transistor element 30 is arranged in the unit region 15 to the area 15S of the entire unit region 15 is reduced to increase the elasticity of the base material 20. explain. In this modification, the unit region 15 is defined as a region surrounded by two adjacent first lines X and two adjacent second lines Y.

図14は、第2の変形例に係る電子デバイス10を示す平面図である。また、図15は、図14の電子デバイスをXV−XV方向から見た断面図である。図15に示すように、基材20は、均一な厚みTを有する。厚みTは、例えば10μm以上且つ200μm以下が好ましく、20μm以上且つ200μm以下がさらに好ましい。
厚みTを10μm以上にすることにより、電子デバイス10を伸縮させたときに基材20が降伏するまで変形してしまうことを抑制することができる。また、基材20の厚みTを200μm以下にすることにより、基材20の十分な伸縮性を確保することができる。
FIG. 14 is a plan view showing an electronic device 10 according to the second modification. Further, FIG. 15 is a cross-sectional view of the electronic device of FIG. 14 seen from the XV-XV direction. As shown in FIG. 15, the base material 20 has a uniform thickness T. The thickness T is, for example, preferably 10 μm or more and 200 μm or less, more preferably 20 μm or more and 200 μm or less.
By setting the thickness T to 10 μm or more, it is possible to prevent the base material 20 from being deformed until it yields when the electronic device 10 is expanded and contracted. Further, by setting the thickness T of the base material 20 to 200 μm or less, it is possible to secure sufficient elasticity of the base material 20.

基材20の厚みTとしては、好ましくは、上述の本実施の形態の場合と同様に、複数の箇所で基材20の端部の厚みを測定した結果の平均値を用いる。例えば、第1方向D1において少なくとも2箇所で基材20の第2部分20bの端部の厚みを測定し、且つ、第2方向D2において少なくとも2箇所で基材20の第1部分20aの端部の厚みを測定する。これらの測定結果の平均値を、基材20の厚みTとする。   As the thickness T of the base material 20, preferably, as in the case of the above-described present embodiment, an average value of the results of measuring the thicknesses of the end portions of the base material 20 at a plurality of locations is used. For example, the thickness of the end portion of the second portion 20b of the base material 20 is measured at at least two locations in the first direction D1, and the end portion of the first portion 20a of the base material 20 is at least two locations in the second direction D2. Measure the thickness of. Let the average value of these measurement results be the thickness T of the base material 20.

本変形例においては、図14に示すように、点C1と点C2とを結ぶ直線を対角線とする長方形の領域を、トランジスタ素子30が配置される素子領域30Rとする。点C1は、第1ラインXと第2ラインYとの交点である。点C2は、単位領域15に配置されたトランジスタ素子30のうち、交点C1から最も遠い部分に位置する。素子領域30Rは、第1方向D1における幅B1と、第2方向D2における幅B2とを有する。   In this modification, as shown in FIG. 14, a rectangular region having a straight line connecting the points C1 and C2 as a diagonal line is defined as an element region 30R in which the transistor element 30 is arranged. The point C1 is the intersection of the first line X and the second line Y. The point C2 is located at the farthest portion from the intersection C1 among the transistor elements 30 arranged in the unit region 15. The element region 30R has a width B1 in the first direction D1 and a width B2 in the second direction D2.

図14に示す例において、点C2は、ドレインパッド34a上に位置する。なお、点C2が位置するトランジスタ素子30の構成要素が、ドレインパッド34aに限られることはない。例えば、点C1から最も遠くに位置するトランジスタ素子30の構成要素が、絶縁層36やパッシベーション層であってもよい。   In the example shown in FIG. 14, the point C2 is located on the drain pad 34a. The constituent element of the transistor element 30 where the point C2 is located is not limited to the drain pad 34a. For example, the constituent element of the transistor element 30 located farthest from the point C1 may be the insulating layer 36 or the passivation layer.

単位領域15の面積15Sは、A1×A2によって算出される。本変形例において、A1は、隣り合う2つの第2ラインYの間の、第1方向D1における距離である。また、A2は、隣り合う2つの第1ラインXの間の、第2方向D2における距離である。   The area 15S of the unit region 15 is calculated by A1×A2. In the present modification, A1 is a distance between two adjacent second lines Y in the first direction D1. A2 is the distance between two adjacent first lines X in the second direction D2.

幅B1、幅B2、距離A1、及び距離A2は、例えば、電子デバイス10を図14のような平面図として撮影することによって得られた画像に基づいて測定される。画像に基づいて幅や距離を測定するシステムとしては、例えば、上述の本実施の形態における幅M1、幅M2、距離L1、及び距離L2の場合と同様に、Nikon社のCNC画像測定システム Nexiv VMR-3030を用いることができる。この場合、好ましくは、幅B1などの値として、複数の箇所において幅B1を測定した結果の平均値を用いる。例えば、同一の単位領域15において、幅B1を複数の箇所で、例えば少なくとも3箇所で測定する。更に、複数の単位領域15においてそれぞれ、複数箇所における幅B1の測定を実施する。このようにして得られた複数の測定結果の平均値を、幅B1の値として採用する。幅B2、距離A1、及び距離A2についても同様である。具体的な測定方法は、上述の本実施の形態における幅M1、幅M2、距離L1、及び距離L2の場合と同様である。   The width B1, the width B2, the distance A1, and the distance A2 are measured based on, for example, an image obtained by photographing the electronic device 10 in a plan view as shown in FIG. As a system for measuring a width and a distance based on an image, for example, as in the case of the width M1, the width M2, the distance L1, and the distance L2 in the above-described present embodiment, a CNC image measuring system Nexiv VMR manufactured by Nikon Corporation is used. -3030 can be used. In this case, preferably, the average value of the results of measuring the width B1 at a plurality of points is used as the value of the width B1 and the like. For example, in the same unit area 15, the width B1 is measured at a plurality of points, for example, at least three points. Furthermore, the width B1 is measured at a plurality of locations in each of the plurality of unit regions 15. The average value of the plurality of measurement results thus obtained is adopted as the value of the width B1. The same applies to the width B2, the distance A1, and the distance A2. The specific measuring method is the same as the case of the width M1, the width M2, the distance L1, and the distance L2 in the above-described present embodiment.

また、本変形例において、単位領域15のうち素子領域30Rを除く領域を、非素子領域25Rと称する。非素子領域25Rにおいては、基材20上に、パッシベーション層などの伸縮性の低い構成要素を含むトランジスタ素子30が存在しない。このため、非素子領域25Rは、素子領域30Rに比べて変形し易い。非素子領域25Rの面積25Sは、単位領域15の面積15Sから、素子領域30Rの面積30Sを引くことによって算出される。   In addition, in the present modification, the region of the unit region 15 excluding the element region 30R is referred to as a non-element region 25R. In the non-element region 25R, the transistor element 30 including a component having low elasticity such as a passivation layer does not exist on the base material 20. Therefore, the non-element region 25R is more easily deformed than the element region 30R. The area 25S of the non-element region 25R is calculated by subtracting the area 30S of the element region 30R from the area 15S of the unit region 15.

本変形例において、単位領域15の面積15Sに対する、非素子領域25Rの面積25Sの比率は、0.7以上であり、より好ましくは0.9以上である。このように単位領域15に非素子領域25Rを設けることにより、基材20の変形や変位が、単位領域15に配置されたトランジスタ素子30によって阻害されてしまうことを抑制することができる。これによって、電子デバイス10の伸縮性を高めることができる。   In this modification, the ratio of the area 25S of the non-element region 25R to the area 15S of the unit region 15 is 0.7 or more, and more preferably 0.9 or more. By providing the non-element region 25R in the unit region 15 as described above, it is possible to prevent the deformation or displacement of the base material 20 from being hindered by the transistor element 30 arranged in the unit region 15. Thereby, the elasticity of the electronic device 10 can be improved.

なお、上述の説明においては、素子領域30Rが、第1方向D1における幅B1及び第2方向D2における幅B2を有する長方形の領域であるとして、素子領域30Rの面積を算出する例を示したが、これに限られることはない。例えば、単位領域15のうちトランジスタ素子30の構成要素が存在する領域の面積を、素子領域30Rの面積としてもよい。   In the above description, the element region 30R is assumed to be a rectangular region having a width B1 in the first direction D1 and a width B2 in the second direction D2, but an example of calculating the area of the element region 30R has been described. , But not limited to this. For example, the area of the unit region 15 where the constituent elements of the transistor element 30 exist may be the area of the element region 30R.

(その他の変形例)
上述の実施の形態及び変形例においては、トランジスタ素子30がいわゆるトップゲート型である例を示したが、これに限られることはない。例えば、図示はしないが、トランジスタ素子30は、ゲート電極31がソース電極33、ドレイン電極34及び半導体層35よりも基材20に近い位置に配置される、いわゆるボトムゲート型であってもよい。
(Other modifications)
Although the example in which the transistor element 30 is a so-called top gate type is shown in the above-described embodiment and modification, the invention is not limited to this. For example, although not shown, the transistor element 30 may be a so-called bottom gate type in which the gate electrode 31 is arranged closer to the base material 20 than the source electrode 33, the drain electrode 34, and the semiconductor layer 35.

上述の実施の形態及び変形例においては、単位領域15に配置される素子が、トランジスタ素子30である例を示した。しかしながら、単位領域15に配置される素子が特に限られることはない。例えば、抵抗器やインダクタなどの受動素子を単位領域15に配置してもよい。   In the above-described embodiments and modified examples, the element arranged in the unit region 15 is the transistor element 30. However, the elements arranged in the unit region 15 are not particularly limited. For example, passive elements such as resistors and inductors may be arranged in the unit region 15.

上述の実施の形態においては、支持体70を搬送しながら電子デバイス10を支持体70の支持基板72から分離して電子デバイス10を製造する例を示した。すなわち、いわゆるロールトゥーロール方式で電子デバイス10を製造する例を示した。しかしながら、これに限られることはなく、いわゆる枚葉方式で電子デバイス10を製造してもよい。例えば、はじめに、可撓性を有さない支持基板72と、支持基板72上に設けられた剥離層74と、を備える支持体70を準備する。次に、支持体70上に電子デバイス10を形成する。その後、溶解用流体を用いて剥離層74を溶解させて、電子デバイス10を支持体70の支持基板72から分離することにより、電子デバイス10を得ることができる。   In the above-mentioned embodiment, the example in which the electronic device 10 is manufactured by separating the electronic device 10 from the support substrate 72 of the support 70 while conveying the support 70 has been described. That is, an example of manufacturing the electronic device 10 by the so-called roll-to-roll method has been shown. However, the invention is not limited to this, and the electronic device 10 may be manufactured by a so-called single wafer method. For example, first, a support 70 including a support substrate 72 having no flexibility and a peeling layer 74 provided on the support substrate 72 is prepared. Next, the electronic device 10 is formed on the support 70. Then, the release layer 74 is dissolved using a dissolving fluid, and the electronic device 10 is separated from the support substrate 72 of the support body 70, whereby the electronic device 10 can be obtained.

上述の実施の形態においては、支持体70上に電子デバイス10を形成し、支持体70の支持基板72から電子デバイス10を分離することによって、電子デバイス10を製造する例を示した。しかしながら、上述の実施の形態による電子デバイス10や、各変形例による電子デバイス10を得ることができる限りにおいて、電子デバイス10の製造方法が特に限られることはない。例えば、基板52上に電子デバイス10を形成して、製品として流通可能な実装基板50を得てもよい。   In the above-described embodiments, the example in which the electronic device 10 is manufactured by forming the electronic device 10 on the support 70 and separating the electronic device 10 from the support substrate 72 of the support 70 has been shown. However, the manufacturing method of the electronic device 10 is not particularly limited as long as the electronic device 10 according to the above-described embodiment and the electronic device 10 according to each modification can be obtained. For example, the electronic device 10 may be formed on the substrate 52 to obtain the mounting substrate 50 that can be distributed as a product.

なお、上述した実施の形態に対するいくつかの変形例を説明してきたが、当然に、複数の変形例を適宜組み合わせて適用することも可能である。   Although some modified examples of the above-described embodiment have been described, it goes without saying that a plurality of modified examples can be appropriately combined and applied.

次に、本開示を実施例により更に具体的に説明するが、本開示はその要旨を超えない限り、以下の実施例の記載に限定されるものではない。   Next, the present disclosure will be described more specifically by way of examples, but the present disclosure is not limited to the description of the following examples unless it exceeds the gist.

(実施例1)
〔電子デバイスの製造〕
まず、支持基板72、剥離層74及び封止層76を備える支持体70を準備した。具体的には、はじめに、1辺が150mmの正方形状を有し、厚み0.7mmの無アルカリガラスからなる支持基板72を準備した。次に、真空蒸着法によって、支持基板72上に、厚み30nmのホウ砂からなる剥離層74を形成した。その後、真空蒸着法によって、厚み100nmのアルミニウムからなる封止層76を形成した。
(Example 1)
[Manufacturing of electronic devices]
First, the support 70 including the support substrate 72, the peeling layer 74, and the sealing layer 76 was prepared. Specifically, first, a support substrate 72 having a square shape with a side of 150 mm and a thickness of 0.7 mm and made of alkali-free glass was prepared. Next, a peeling layer 74 made of borax having a thickness of 30 nm was formed on the supporting substrate 72 by a vacuum vapor deposition method. After that, a sealing layer 76 made of aluminum having a thickness of 100 nm was formed by a vacuum vapor deposition method.

次に、支持体70上に、上述の第1部分20a、第2部分20b及び第3部分20cを有し、複数の貫通孔23が形成された基材20を設けた。具体的には、はじめに、スピンコート法によって、支持体70上に、ネガ型の感光性を有する樹脂層を形成した。樹脂層の材料としては、日本化薬製のエポキシ系感光性樹脂 SU−8を用いた。次に、ホットプレートを用いて樹脂層を乾燥させた後、貫通孔23に対応するパターンを有するシャドウマスクを介して、樹脂層を紫外線で露光した。ホットプレートとしては、アズワンEC1200Nを用いた。その後、露光された樹脂層を現像液で現像することにより、支持体70上に、複数の貫通孔23が形成された基材20を設けた。現像液としては、関東化学製のプロピレングリコール1-モノメチルエーテル2-アセタート溶液を用いた。また、現像後、基材20を焼成して基材20を硬化させた。基材20を焼成するためのオーブンとしては、エスペック社製のPVC−212を用いた。   Next, the base material 20 having the first portion 20a, the second portion 20b, and the third portion 20c described above and having the plurality of through holes 23 formed thereon was provided on the support 70. Specifically, first, a negative photosensitive resin layer was formed on the support 70 by spin coating. As a material for the resin layer, an epoxy photosensitive resin SU-8 manufactured by Nippon Kayaku was used. Next, the resin layer was dried using a hot plate, and then the resin layer was exposed to ultraviolet rays through a shadow mask having a pattern corresponding to the through holes 23. As one EC1200N was used as the hot plate. Then, the exposed resin layer was developed with a developing solution to provide the base material 20 having the plurality of through holes 23 formed on the support 70. As a developing solution, a propylene glycol 1-monomethyl ether 2-acetate solution manufactured by Kanto Kagaku was used. After the development, the base material 20 was baked to cure the base material 20. As an oven for firing the base material 20, PVC-212 manufactured by Espec Corporation was used.

上述のようにして形成された基材20において、基材20の第1部分20a及び第2部分20bによって画定される単位領域15は、一辺1mmの正方形状であり、単位領域15の面積15Sは、1mmであった。また、第1部分20a及び第2部分20bに接続される第3部分20cは、一辺0.3mmの正方形状であり、第3部分20cの面積20Sは、0.09mmであった。従って、単位領域15の面積15Sに対する、単位領域15のうち貫通孔23が形成されている領域の面積23Sの比率は、0.91である。 In the base material 20 formed as described above, the unit area 15 defined by the first portion 20a and the second portion 20b of the base material 20 has a square shape with a side of 1 mm, and the area 15S of the unit area 15 is It was 1 mm 2 . Further, the third portion 20c connected to the first portion 20a and the second portion 20b has a square shape with one side of 0.3 mm, and the area 20S of the third portion 20c was 0.09 mm 2 . Therefore, the ratio of the area 23S of the region in which the through holes 23 are formed in the unit region 15 to the area 15S of the unit region 15 is 0.91.

次に、基材20の第1部分20a及び第2部分20bに第1ラインX及び第2ラインYを形成し、基材20の第3部分20cにトランジスタ素子30を形成した。   Next, the first line X and the second line Y were formed on the first portion 20a and the second portion 20b of the base material 20, and the transistor element 30 was formed on the third portion 20c of the base material 20.

具体的には、はじめに、真空蒸着法によって、基材20上に、厚み50nmの金からなる導電層を設けた。次に、フォトリソグラフィー法によって導電層をパターニングして、第2部分20b上に第2ラインYを形成し、第3部分20c上にソース電極33及びドレイン電極34を形成した。フォトリソグラフィー法においては、はじめに、スピンコート法によって、金からなる導電層上にポジ型のフォトレジストを設けた。ポジ型のフォトレジストとしては、AZエレクトロニクス製のAZ5206を用いた。次に、マスクを介してフォトレジストを露光し現像して、導電層のうち第2ラインY、ソース電極33及びドレイン電極34が形成されるべき部分の上にレジストパターンを設けた。その後、関東化学製のAURUMをエッチング液として用いて、金からなる導電層をエッチングした。次に、関東化学製のポジレジスト剥離液を用いて、レジストパターンを除去した。   Specifically, first, a conductive layer made of gold and having a thickness of 50 nm was provided on the base material 20 by the vacuum vapor deposition method. Next, the conductive layer was patterned by the photolithography method to form the second line Y on the second portion 20b and the source electrode 33 and the drain electrode 34 on the third portion 20c. In the photolithography method, first, a positive photoresist was provided on the conductive layer made of gold by spin coating. As the positive type photoresist, AZ5206 manufactured by AZ Electronics was used. Next, the photoresist was exposed through a mask and developed to form a resist pattern on the portion of the conductive layer where the second line Y, the source electrode 33 and the drain electrode 34 should be formed. Then, the conductive layer made of gold was etched by using AURUM manufactured by Kanto Kagaku as an etching solution. Next, the resist pattern was removed using a positive resist stripper manufactured by Kanto Kagaku.

次に、インクジェット装置を用いて、ソース電極33とドレイン電極34との間に半導体層35を形成した。インクジェット装置としては、フジフイルム社製のDMP−2831を用いた。半導体層35を構成する有機半導体材料としては、シグマアルドリッチ製のPlexcore(R) OS 1100を用いた。具体的には、はじめに、Plexcore(R) OS 1100を1重量%の濃度でデカヒドロナフタレンに溶解させた有機半導体溶液を、ソース電極33及びドレイン電極34を覆うように、インクジェット装置を用いて塗布した。次に、塗布した有機半導体溶液を、ホットプレートで乾燥させて、半導体層35を得た。 Next, the semiconductor layer 35 was formed between the source electrode 33 and the drain electrode 34 using an inkjet device. As the inkjet device, DMP-2831 manufactured by Fujifilm Corporation was used. As the organic semiconductor material forming the semiconductor layer 35, Plexcore (R) OS 1100 manufactured by Sigma-Aldrich was used. Specifically, first, an organic semiconductor solution prepared by dissolving Plexcore (R) OS 1100 at a concentration of 1% by weight in decahydronaphthalene is applied using an inkjet device so as to cover the source electrode 33 and the drain electrode 34. did. Next, the applied organic semiconductor solution was dried on a hot plate to obtain a semiconductor layer 35.

次に、ソース電極33、ドレイン電極34及び半導体層35の上にゲート絶縁膜32を形成した。具体的には、スピンコート法によって、基材20上に、ネガ型の感光性を有する樹脂層を設けた。樹脂層の材料としては、基材20の場合と同様に、日本化薬製のSU−8を用いた。その後、基材20の場合と同様にして樹脂層をパターニングすることにより、ソース電極33、ドレイン電極34及び半導体層35の上にゲート絶縁膜32を設けた。   Next, the gate insulating film 32 was formed on the source electrode 33, the drain electrode 34, and the semiconductor layer 35. Specifically, a negative photosensitive resin layer was provided on the substrate 20 by spin coating. As the material of the resin layer, SU-8 manufactured by Nippon Kayaku Co., Ltd. was used as in the case of the base material 20. After that, the gate insulating film 32 was provided on the source electrode 33, the drain electrode 34, and the semiconductor layer 35 by patterning the resin layer in the same manner as the case of the base material 20.

次に、真空蒸着法によって、基材20上に、厚み50nmの金からなる導電層を設けた。その後、第2ラインY、ソース電極33及びドレイン電極34の場合と同様にして導電層をパターニングすることにより、第1部分20a上に第1ラインXを形成し、ゲート絶縁膜32上にゲート電極31を形成した。   Next, a conductive layer made of gold and having a thickness of 50 nm was provided on the base material 20 by the vacuum vapor deposition method. Thereafter, the conductive layer is patterned in the same manner as the second line Y, the source electrode 33, and the drain electrode 34 to form the first line X on the first portion 20a and the gate electrode on the gate insulating film 32. 31 was formed.

このようにして、支持体70上に、基材20、第1ラインX、第2ラインY及びトランジスタ素子30を備える電子デバイス10を形成した。   In this way, the electronic device 10 including the base material 20, the first line X, the second line Y, and the transistor element 30 was formed on the support 70.

次に、電子デバイス10を支持体70の支持基板72から分離した。具体的には、はじめに、支持体70及び電子デバイス10を含む積層体を、和光純薬工業製のアルミニウム用エッチング液に浸して、封止層76を除去した。次に、積層体を純水に晒して、剥離層74を除去した。これによって、電子デバイス10を支持基板72から分離した。   Next, the electronic device 10 was separated from the supporting substrate 72 of the supporting body 70. Specifically, first, the laminate including the support 70 and the electronic device 10 was immersed in an aluminum etchant manufactured by Wako Pure Chemical Industries, Ltd. to remove the sealing layer 76. Next, the laminate was exposed to pure water to remove the peeling layer 74. As a result, the electronic device 10 was separated from the support substrate 72.

〔電子デバイスの伸縮性の評価〕
電子デバイス10から、長さ50mm、幅30mmの長方形状のサンプルを切り出した。この際、上述の第3方向D3が、サンプルの長さ方向となるよう、電子デバイス10からサンプルを切り出した。
[Evaluation of elasticity of electronic devices]
A rectangular sample having a length of 50 mm and a width of 30 mm was cut out from the electronic device 10. At this time, the sample was cut out from the electronic device 10 so that the above-described third direction D3 was the length direction of the sample.

次に、サンプルを長さ方向に引っ張って、サンプルを長さ方向に伸ばした。結果、サンプルは、元の長さに対して120%まで伸びた。すなわち、元の長さ50mmのサンプルが、長さ110mmになるまで伸びた。また、サンプルを元の長さに対して120%まで伸ばし、その後に元の長さに戻すという動作を1万回繰り返した。このような1万回の繰り返し評価の後、サンプルに塑性変形や損傷は生じなかった。この測定には、イマダ社製のテンシロン万能材料試験機 RTF−2430を用いた。   Next, the sample was stretched in the length direction by pulling the sample in the length direction. As a result, the sample stretched by 120% with respect to the original length. That is, the original sample having a length of 50 mm was stretched to a length of 110 mm. In addition, the operation of extending the sample to 120% of the original length and then returning it to the original length was repeated 10,000 times. After such 10,000 repeated evaluations, no plastic deformation or damage occurred in the sample. For this measurement, a Tensilon universal material testing machine RTF-2430 manufactured by Imada was used.

(実施例2)
第3部分20cを一辺0.5mmの正方形状とし、第3部分20cの面積20Sを0.25mmとしたこと以外は、実施例1の場合と同様にして、電子デバイス10を作製した。単位領域15の面積15Sに対する、単位領域15のうち貫通孔23が形成されている領域の面積23Sの比率は、0.75である。
(Example 2)
An electronic device 10 was produced in the same manner as in Example 1 except that the third portion 20c had a square shape with a side of 0.5 mm and the area 20S of the third portion 20c was 0.25 mm 2 . The ratio of the area 23S of the region in which the through hole 23 is formed in the unit region 15 to the area 15S of the unit region 15 is 0.75.

また、実施例1の場合と同様にして、電子デバイス10からサンプルを切り出して、サンプルの伸張性を評価した。結果、サンプルは、元の長さに対して70%まで伸びた。また、1万回の繰り返し評価の後、サンプルに塑性変形や損傷は生じなかった。   Further, in the same manner as in Example 1, the sample was cut out from the electronic device 10 and the extensibility of the sample was evaluated. As a result, the sample was stretched to 70% of its original length. Further, after 10,000 times of repeated evaluation, no plastic deformation or damage occurred in the sample.

(実施例3)
第3部分20cを一辺0.8mmの正方形状とし、第3部分20cの面積20Sを0.64mmとしたこと以外は、実施例1の場合と同様にして、電子デバイス10を作製した。単位領域15の面積15Sに対する、単位領域15のうち貫通孔23が形成されている領域の面積23Sの比率は、0.36である。
(Example 3)
An electronic device 10 was produced in the same manner as in Example 1 except that the third portion 20c had a square shape with a side of 0.8 mm and the area 20S of the third portion 20c was 0.64 mm 2 . The ratio of the area 23S of the region in which the through holes 23 are formed in the unit region 15 to the area 15S of the unit region 15 is 0.36.

また、実施例1の場合と同様にして、電子デバイス10からサンプルを切り出して、サンプルの伸張性を評価した。結果、サンプルは、元の長さに対して4%まで伸びた。また、1万回の繰り返し評価の後、サンプルに塑性変形や損傷は生じなかった。   Further, in the same manner as in Example 1, the sample was cut out from the electronic device 10 and the extensibility of the sample was evaluated. As a result, the sample was stretched to 4% of its original length. Further, after 10,000 times of repeated evaluation, no plastic deformation or damage occurred in the sample.

(比較例1)
基材20に貫通孔23を形成しなかったこと以外は、実施例1の場合と同様にして、電子デバイス10を作製した。
(Comparative Example 1)
An electronic device 10 was produced in the same manner as in Example 1 except that the through hole 23 was not formed in the base material 20.

また、実施例1の場合と同様にして、電子デバイス10からサンプルを切り出して、サンプルの伸張性を評価した。結果、サンプルの伸びが1%未満の状態で、サンプルの基材20に亀裂が生じ、トランジスタ素子30が破損した。   Further, in the same manner as in Example 1, the sample was cut out from the electronic device 10 and the extensibility of the sample was evaluated. As a result, when the elongation of the sample was less than 1%, the base material 20 of the sample was cracked and the transistor element 30 was broken.

10 電子デバイス
15 単位領域
20 基材
20a 第1部分
20b 第2部分
20c 第3部分
20d 第1接続部分
20e 第2接続部分
21 第1面
22 第2面
23 貫通孔
24 凹部
25R 非素子領域
30 トランジスタ素子
30R 素子領域
31 ゲート電極
32 ゲート絶縁膜
33 ソース電極
34 ドレイン電極
34a ドレインパッド
35 半導体層
36 絶縁層
37 開口部
38 貫通電極
41 第1電極
42 感圧体
43 第2電極
50 実装基板
52 基板
60 製造装置
62 剥離層形成部
64 電子デバイス形成部
65 分離部
70 支持体
72 支持基板
74 剥離層
76 封止層
R1 第1領域
R2 第2領域
X1〜Xm 第1ライン
Y1〜Yn 第2ライン
10 electronic device 15 unit area 20 base material 20a first portion 20b second portion 20c third portion 20d first connecting portion 20e second connecting portion 21 first surface 22 second surface 23 through hole 24 recess 25R non-element region 30 transistor Element 30R Element region 31 Gate electrode 32 Gate insulating film 33 Source electrode 34 Drain electrode 34a Drain pad 35 Semiconductor layer 36 Insulating layer 37 Opening 38 Through electrode 41 First electrode 42 Pressure sensitive body 43 Second electrode 50 Mounting substrate 52 Substrate 60 Manufacturing apparatus 62 Release layer forming unit 64 Electronic device forming unit 65 Separation unit 70 Support 72 Support substrate 74 Release layer 76 Sealing layer R1 First region R2 Second region X1 to Xm First line Y1 to Yn Second line

Claims (8)

基材と、
前記基材に設けられた複数の第1ラインと、
前記複数の第1ラインと交差する複数の第2ラインと、
前記第1ライン及び前記第2ラインに電気的に接続された素子と、を備え、
前記基材は、対応する前記第1ラインを支持する複数の第1部分と、対応する前記第2ラインを支持する複数の第2部分と、を少なくとも含み、
前記素子は、隣り合う2つの前記第1部分と、隣り合う2つの前記第2部分とによって囲われた領域として画定される単位領域に配置されており、
前記基材は、前記単位領域を画定する2つの前記第1部分及び2つの前記第2部分のうちの1つの前記第1部分及び1つの前記第2部分に接続され、他の1つの前記第1部分及び他の1つの前記第2部分には接続されておらず、前記素子を支持する第3部分と、前記単位領域のうち前記素子と重ならない部分に形成され、前記基材を貫通する貫通孔と、を有する、電子デバイス。
Base material,
A plurality of first lines provided on the base material;
A plurality of second lines intersecting the plurality of first lines;
An element electrically connected to the first line and the second line,
The base material includes at least a plurality of first portions supporting the corresponding first lines and a plurality of second portions supporting the corresponding second lines,
The element is arranged in a unit area defined as an area surrounded by two adjacent first portions and two adjacent second portions,
The base material is connected to the first portion and the second portion of one of the two first portions and the two second portions that define the unit area, and the other one of the first portion and the second portion. One portion and another one of the other second portions, which are not connected to each other, are formed in a third portion that supports the element and a portion of the unit region that does not overlap with the element, and penetrate the base material. An electronic device having a through hole .
前記単位領域の面積に対する、前記単位領域のうち前記貫通孔が形成されている領域の面積の比率が、0.7以上である、請求項1に記載の電子デバイス。 The electronic device according to claim 1, wherein a ratio of an area of a region in which the through hole is formed in the unit region to an area of the unit region is 0.7 or more. 基板と、
基板に設けられた電子デバイスと、を備え、
前記電子デバイスは、
基材と、
前記基材に設けられた複数の第1ラインと、
前記複数の第1ラインと交差する複数の第2ラインと、
前記第1ライン及び前記第2ラインに電気的に接続された素子と、を備え、
前記基材は、対応する前記第1ラインを支持する複数の第1部分と、対応する前記第2ラインを支持する複数の第2部分と、を少なくとも含み、
前記素子は、隣り合う2つの前記第1部分と、隣り合う2つの前記第2部分とによって囲われた領域として画定される単位領域に配置されており、
前記基材は、前記単位領域を画定する2つの前記第1部分及び2つの前記第2部分のうちの1つの前記第1部分及び1つの前記第2部分に接続され、他の1つの前記第1部分及び他の1つの前記第2部分には接続されておらず、前記素子を支持する第3部分と、前記単位領域のうち前記素子と重ならない部分に形成され、前記基材を貫通する貫通孔と、を有する、実装基板。
Board,
An electronic device provided on the substrate,
The electronic device is
Base material,
A plurality of first lines provided on the base material;
A plurality of second lines intersecting the plurality of first lines;
An element electrically connected to the first line and the second line,
The base material includes at least a plurality of first portions that support the corresponding first lines, and a plurality of second portions that support the corresponding second lines,
The element is arranged in a unit area defined as an area surrounded by two adjacent first portions and two adjacent second portions,
The base material is connected to the first portion and the second portion of one of the two first portions and the two second portions that define the unit area, and the other one of the first portion and the second portion. One portion and another one of the other second portions, which are not connected to each other, are formed in a third portion that supports the element and a portion of the unit region that does not overlap with the element, and penetrate the base material. A mounting board having a through hole .
前記基板は、可撓性を有する、請求項の実装基板。 The mounting board according to claim 3 , wherein the board has flexibility. 前記素子は、電極及び半導体層を含むトランジスタ素子を含み、
前記実装基板は、前記トランジスタ素子の前記電極に電気的に接続された感圧体を更に備える、請求項又はに記載の実装基板。
The device includes a transistor device including an electrode and a semiconductor layer,
The mounting substrate further comprises an electrically connected pressure sensitive element to the electrode of the transistor element, the mounting substrate according to claim 3 or 4.
支持体を準備する工程と、
前記支持体上に、複数の貫通孔が形成された基材を設ける基材準備工程と、
前記基材のうち前記貫通孔が形成されていない領域に、複数の第1ライン、前記複数の第1ラインと交差する複数の第2ライン、並びに、前記第1ライン及び前記第2ラインに電気的に接続された素子を形成する素子形成工程と、を備え、
前記基材のうち前記貫通孔が形成されていない領域は、対応する前記第1ラインを支持する複数の第1部分と、対応する前記第2ラインを支持する複数の第2部分と、を少なくとも含み、
前記素子は、隣り合う2つの前記第1部分と、隣り合う2つの前記第2部分とによって囲われた領域として画定される単位領域に配置されており、
前記基材は、前記単位領域を画定する2つの前記第1部分及び2つの前記第2部分のうちの1つの前記第1部分及び1つの前記第2部分に接続され、他の1つの前記第1部分及び他の1つの前記第2部分には接続されておらず、前記素子を支持する第3部分と、前記単位領域のうち前記素子と重ならない部分に形成され、前記基材を貫通する前記貫通孔と、を有する、電子デバイスの製造方法。
A step of preparing a support,
On the support, a base material preparing step of providing a base material having a plurality of through holes ,
Electricity is applied to a plurality of first lines, a plurality of second lines intersecting the plurality of first lines, and the first line and the second line in a region of the base material where the through holes are not formed. A step of forming elements that are electrically connected to each other,
A region of the base material in which the through hole is not formed has at least a plurality of first portions supporting the corresponding first line and a plurality of second portions supporting the corresponding second line. Including,
The element is arranged in a unit area defined as an area surrounded by two adjacent first portions and two adjacent second portions ,
The base material is connected to the first portion and the second portion of one of the two first portions and the two second portions that define the unit region, and the other one of the first portion and the second portion. One portion and another one of the other second portions, which are not connected to each other, are formed in a third portion that supports the element and a portion of the unit region that does not overlap with the element, and penetrate the base material. A method for manufacturing an electronic device , comprising: the through hole .
前記素子形成工程の後、前記素子が形成された前記基材を前記支持体から分離する分離工程を更に備える、請求項に記載の電子デバイスの製造方法。 The method of manufacturing an electronic device according to claim 6 , further comprising a separation step of separating the base material on which the element is formed from the support after the element formation step. 前記支持体は、支持基板と、前記支持基板上に設けられた剥離層と、を備え、
前記基材準備工程は、前記基材を、前記支持体のうち前記剥離層が形成されている側に設け、
前記分離工程は、前記剥離層を溶解させる工程を含む、請求項に記載の電子デバイスの製造方法。
The support comprises a support substrate and a release layer provided on the support substrate,
In the base material preparing step, the base material is provided on the side of the support on which the release layer is formed,
The method for manufacturing an electronic device according to claim 7 , wherein the separating step includes a step of dissolving the release layer.
JP2016074571A 2016-04-01 2016-04-01 Electronic device, method of manufacturing electronic device, and mounting substrate including electronic device Expired - Fee Related JP6701565B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016074571A JP6701565B2 (en) 2016-04-01 2016-04-01 Electronic device, method of manufacturing electronic device, and mounting substrate including electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016074571A JP6701565B2 (en) 2016-04-01 2016-04-01 Electronic device, method of manufacturing electronic device, and mounting substrate including electronic device

Publications (2)

Publication Number Publication Date
JP2017188510A JP2017188510A (en) 2017-10-12
JP6701565B2 true JP6701565B2 (en) 2020-05-27

Family

ID=60045712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016074571A Expired - Fee Related JP6701565B2 (en) 2016-04-01 2016-04-01 Electronic device, method of manufacturing electronic device, and mounting substrate including electronic device

Country Status (1)

Country Link
JP (1) JP6701565B2 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07239480A (en) * 1994-03-01 1995-09-12 Hitachi Ltd LCD display board
GB0108309D0 (en) * 2001-04-03 2001-05-23 Koninkl Philips Electronics Nv Matrix array devices with flexible substrates
JP4052631B2 (en) * 2002-05-17 2008-02-27 株式会社東芝 Active matrix display device
JP2009239110A (en) * 2008-03-27 2009-10-15 Seiko Epson Corp Semiconductor device, electro-optical device, and electronic apparatus
US20130020573A1 (en) * 2010-03-29 2013-01-24 Keiichi Fukuyama Pressure detecting device and method for manufacturing the same, display device and method for manufacturing the same, and tft substrate with pressure detecting device
JP6320713B2 (en) * 2013-10-03 2018-05-09 株式会社ジャパンディスプレイ Display device and manufacturing method thereof
JP5860517B2 (en) * 2014-09-22 2016-02-16 株式会社半導体エネルギー研究所 Semiconductor device

Also Published As

Publication number Publication date
JP2017188510A (en) 2017-10-12

Similar Documents

Publication Publication Date Title
TWI696097B (en) Touch sensor device
CN102947781B (en) There is narrow frame touch input thin slice and the manufacture method thereof of rust-preventing characteristic
CN109976578B (en) Touch substrate and manufacturing method thereof, and touch display device
US9011703B2 (en) Method for manufacturing touch screen panel
US9161455B2 (en) Method of fabricating of circuit board
US10207916B2 (en) MEMS devices on flexible substrate
US20170177108A1 (en) Transparent conductive component with interconnect circiut tab comprising cured organic polymeric material
JP4855536B1 (en) Manufacturing method of touch input sheet with excellent rust prevention
KR20140121325A (en) stretchable electric device and manufacturing method of the same
TWI449479B (en) Method for manufacturing circuit
JP3687204B2 (en) Multilayer wiring pattern forming method
US10479069B2 (en) Method for manufacturing angle and curvature detection sensor, and sensor
JP5810810B2 (en) Top gate type active matrix substrate and manufacturing method thereof
JP6701565B2 (en) Electronic device, method of manufacturing electronic device, and mounting substrate including electronic device
TWI718540B (en) Touch structure and manufacturing method thereof and touch display device
CN111061398A (en) A touch display panel, a touch compensation method therefor, and a touch display device
CN111276633B (en) Composite flexible substrate, manufacturing method thereof and electronic equipment
JP2019534572A (en) Delayed via formation of electronic elements
CN101820721B (en) Substrate for circuit board, circuit board and method for manufacturing circuit board
JP6627392B2 (en) Manufacturing method of thermoelectric conversion module
JP6745065B2 (en) Electronic device
KR101350435B1 (en) Integrated circuit device package and method for manufacturing the same
JP6986926B2 (en) Manufacturing method of tape base material for wiring board and tape base material for wiring board
KR20100056015A (en) A tactile sensor array and its manufacturing method
KR20200124500A (en) Stretchable substrate and electronic device comprising same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200416

R150 Certificate of patent or registration of utility model

Ref document number: 6701565

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees