JP6790665B2 - 校正回路、校正方法及びプログラム - Google Patents
校正回路、校正方法及びプログラム Download PDFInfo
- Publication number
- JP6790665B2 JP6790665B2 JP2016186985A JP2016186985A JP6790665B2 JP 6790665 B2 JP6790665 B2 JP 6790665B2 JP 2016186985 A JP2016186985 A JP 2016186985A JP 2016186985 A JP2016186985 A JP 2016186985A JP 6790665 B2 JP6790665 B2 JP 6790665B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- correction
- amplitude
- phase
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
- Radio Transmission System (AREA)
Description
特許文献1には、関連する技術として、経時変化や温度変化によって生じるアンプの特性の変化を補償する技術が記載されている。
特許文献2には、関連する技術として、アンプの特性を補正する技術が記載されている。
しかしながら、この関連する技術を用いた方法では、キャリブレーションを行う時に、キャリブレーション信号を送信する必要がある。そのため、関連する技術を用いて起動時にキャリブレーションを一回のみ行った場合には、その後の送信系統系の温度変化や経時変化によって校正がずれてしまう。また、関連する技術を用いて運用中にキャリブレーションを定期的に行うには、送信信号を一旦止めてキャリブレーション信号を送信する必要があった。
そこで、携帯電話基地局等に用いられるアクティブアンテナを使用する装置において、信号を止めることなく、経時変化や温度変化に応じてアンテナの位相、振幅を校正することができる技術が求められていた。
本発明の実施形態について図面を用いて詳細を説明する。
(構成)
本発明の実施形態に係るアクティブアンテナ装置100の校正回路を図1に示す。図1に示す校正回路1の例では簡略化して3系統の送信回路とアンテナを記載しているが、実際にアクティブアンテナとして動作させるためにはさらに多くの系統から構成されている。各送信系の信号は、ビームフォーマ1を通った後、位相振幅補正回路2、歪補正回路4、送信AMP12を経由してアンテナ13から出力される。またビームフォーマ1には校正用の信号を生成するCAL信号発生器3が接続されている。歪補正回路4にはDPD回路5(デジタルプリディストータ)が接続されており、このDPD回路5の内部は、振幅変換回路6、遅延回路7、ルックアップテーブル8、比較回路9、遅延オフセット加算回路10、ダウンコンバータ11から構成されている。また各アンテナ13の直前の信号は、カプラ17で分岐されたのち、セレクター14にて1系統が選択されDPD回路5のダウンコンバータ部11に入力されている。
(動作の説明)
次に本発明の実施形態に係るアクティブアンテナ装置100の校正回路200の動作について説明する。本発明のアクティブアンテナ装置100の校正回路200では携帯基地局を想定しているので、各送信系にはOFDM(Orthogonal Frequency−Division Multiplexing)等の変調波信号が入力されている。携帯基地局では送信AMP12の歪特性が重要であり、かつ消費電力を下げるためAMPの高効率化が要求されるため。DPD回路5が良く採用される。
最初に本発明のアクティブアンテナ装置100の起動時は、各アンテナ13の出力での位相、振幅を合わせ込むためにキャリブレーションが行われる。この時は通常の信号ではなく、ビームフォーマ1に接続されたCAL信号発生器3でパイロット信号を発生させる。ビームフォーマ1はスルー回路として動作し、各送信系にそのままキャリブレーション信号が送られる。パイロット信号の位相、振幅は既知なので、ここで各送信系の振幅位相がそろうように、位相振幅補正回路2に初期オフセットをセットして、初期状態のアンテナ間での位相振幅がそろう。
つづいて運用時にはOFDM変調の送信信号が各系に入力される。送信AMP12で発生する変調波の歪を補正するためにDPD回路5の動作を用いているが、一般的なデジタルプリディストータでは、入力振幅に応じて、送信AMP12の逆特性になるような位相と振幅を送信AMP12の前段で逆加算するのであるが、本発明のDPD回路5ではさらに入力と送信AMP12の出力の位相のズレも検出して遅延補正を行う。このDPD回路5を用いた校正回路200について説明する。変調波の信号はまず、振幅変換回路6にてichとqchの二乗和を計算することで振幅に変換される。この振幅をインデックスとしてルックアップテーブル8にてあらかじめ学習した振幅や位相のズレ量の逆算値を引出し、この値を歪補正回路4にインプットして変調波信号と乗算することで、送信AMP12の歪を補正した信号を作り出す。ルックアップテーブル8に格納されている値は、入力の信号と送信AMP12の出力信号を比較して逐次学習されて更新される。送信AMP12の出力信号はカプラ17にて分岐させられて、ダウンコンバータ部11でベースバンドに変換され、入力の信号は遅延回路7を通して回路の遅延分を送信AMP12の出力と同じタイミングに調整した上で、比較回路9で比較され、これを平均化するなどしてルックアップデータの更新データとする。ここで遅延回路7は一定の遅延値を加算するだけあるが、ルックアップテーブル8には遅延オフセット加算回路10も接続されており、送信系の遅延量が変化した時の遅延の合わせ込みもできるようになっている。
ここで補正の様子をグラフで示したのが図2ならびに図3である。図2ではX軸に入力レベル、Y軸に補正出力レベルの振幅を示す。送信AMP12は一般的な特性では入力レベルが高いとゲインが落ちるコンプレッション特性をしている。この特性を補正するためにルックアップテーブル8には、逆特性となる入力レベルが高いほど出力レベルをかさ上げするような補正データを収納している。参考に図4にルックアップデータの代表例を示す。ここで初期状態では実線で示す補正カーブであるが、継時変化により送信AMP12のゲインが下がった場合、このルックアップテーブル8のデータは破線のようなカーブに逐次変更される。これによりゲインを上げる補正が行われることになり、結果としては送信AMP12の出力、つまりアンテナ13の出力が一定に保たれる。次に位相の補正は図3のようになり、Y軸は補正出力レベルの位相を示す。一般的に送信AMP12では出力レベルが低いときには位相が一定で、出力レベルがあがると位相が急激に変化する。このため図3の実線のような補正特性がルップアップテーブル8に収納されている。通常の送信AMP12の歪補償での位相変化は、小信号の時の位相は同じで、飽和に近い右側でのみ位相がずれているが、経時変化で送信AMP12の遅延が動いた場合は破線で示すようにY軸方向に平行移動したカーブになる。この時はルックアップテーブル8のデータそのものは変わらずにアドレスが変更されることにより位相のオフセットが加算されることで実現される、遅延オフセット加算回路10は、入出力の波形により定期的にパターンのマッチングを行っており、入出力が一致する位相の分のオフセットが収納される。このアクティブアンテナ装置100ではLTE(Long Term Evolution)のOFDM変調波を用いており、信号がランダムなためパターンマッチングが可能で入出力の位相差の検出が可能である。このようにして送信AMP12の経時変化による振幅や位相変動に対して補正されることにより、アンテナ13の出力の位相、振幅は一定に保たれる。
本発明の実施形態による最小構成の校正回路200は、図5に示すように、DPD回路5と、歪補正回路4とを備える。
DPD回路5は、ルックアップテーブル8と、遅延オフセット加算回路10とを備える。ルックアップテーブル8は、経時変化または温度変化による振幅および位相を校正するための補正特性を収納する。遅延オフセット加算回路10は、ルックアップテーブル8におけるアドレスの指定を変更して、前記補正特性における振幅及び位相のそれぞれにオフセットを加算し、そのオフセットが加算された補正特性をルックアップテーブル8から歪補正回路4へ出力させる。
歪補正回路4は、入力したOFDMの変調信号を用いて、ルックアップテーブル8から出力された補正特性に基づいて、前記振幅および位相を校正する。
このようにすれば、アクティブアンテナ装置1において、起動時にアンテナ60のそれぞれが出力する位相及び振幅を所定の位相及び振幅に揃えるためのキャリブレーションを行うことができ、さらに、運用時に送信系統における経時変化または温度変化による位相及び振幅の変動を補正することができる。この結果、アクティブアンテナ装置1において、運用中にも送信信号の送信を停止することなく送信AMPにおいて生じる位相及び振幅の変動を補正することができ、アンテナのそれぞれが出力する信号の位相及び振幅を揃えることができる。
2(2a、2b、2c)・・・位相振幅補正回路
3・・・CAL信号発生器
4(4a、4b、4c)・・・歪補正回路
5・・・DPD回路
6・・・振幅変換回路
7・・・遅延回路
8・・・ルックアップテーブル
9・・・比較回路
10・・・遅延オフセット加算回路
11・・・ダウンコンバータ部2(12a、12b、12c)・・・送信AMP
13(13a、13b、13c)・・・アンテナ
14・・・セレクター
17(17a、17b、17c)・・・カプラ
100・・・アクティブアンテナ装置
Claims (6)
- アクティブアンテナ装置の校正にデジタルプリディストータを使う手段、
を備え、
前記デジタルプリディストータに遅延オフセット加算回路の機能をするレジスタを設け、複数AMP系統の遅延を前記遅延オフセット加算回路によって、アンテナ端で合わせこむ、
校正回路。 - 前記アクティブアンテナ装置の校正用の信号としてOFDM変調波を使う手段、
を備える請求項1に記載の校正回路。 - 前記デジタルプリディストータに送信AMPの位相補償だけでなく、送信系遅延変化のズレを補正する手段、
を備える請求項1または請求項2に記載の校正回路。 - ルックアップテーブル及び遅延オフセット加算回路を有するDPD回路と、歪補正回路とを含む校正回路であって、
前記ルックアップテーブルは、
経時変化または温度変化による振幅および位相を校正するための補正特性を収納し、
前記遅延オフセット加算回路は、
前記ルックアップテーブルにおけるアドレスの指定を変更して、前記補正特性における振幅に振幅のオフセットが加算され、前記補正特性における位相に位相のオフセットが加算された、オフセット加算後の補正特性を、前記ルックアップテーブルから前記歪補正回路へ出力させ、
前記歪補正回路は、
入力したOFDMの変調信号を用いて、前記ルックアップテーブルから出力された前記オフセット加算後の補正特性に基づいて、前記振幅および位相を校正し、
複数AMP系統の遅延をアンテナ端で合わせこむ校正回路。 - ルックアップテーブル及び遅延オフセット加算回路を有するDPD回路と、歪補正回路とを含み、複数AMP系統の遅延をアンテナ端で合わせこむ校正回路の校正方法であって、
経時変化または温度変化による振幅および位相を校正するための補正特性を収納することと、
前記補正特性を収納する前記ルックアップテーブルにおけるアドレスの指定を変更して、前記補正特性における振幅に振幅のオフセットが加算され、前記補正特性における位相に位相のオフセットが加算されたオフセット加算後の補正特性を、前記ルックアップテーブルから前記歪補正回路へ出力させることと、
前記歪補正回路が入力したOFDMの変調信号を用いて、前記オフセット加算後の補正特性に基づき、前記経時変化または温度変化による振幅および位相を校正することと、
を含む校正回路の校正方法。 - ルックアップテーブル及び遅延オフセット加算回路を有するDPD回路と、歪補正回路とを含み、複数AMP系統の遅延をアンテナ端で合わせこむ校正回路のコンピュータに、
経時変化または温度変化による振幅および位相を校正するための補正特性を収納することと、
前記補正特性を収納する前記ルックアップテーブルにおけるアドレスの指定を変更して、前記補正特性における振幅に振幅のオフセットが加算され、前記補正特性における位相に位相のオフセットが加算されたオフセット加算後の補正特性を、前記ルックアップテーブルから前記歪補正回路へ出力させることと、
前記歪補正回路が入力したOFDMの変調信号を用いて、前記オフセット加算後の補正特性に基づき、前記経時変化または温度変化による振幅および位相を校正することと、
を実行させるプログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016186985A JP6790665B2 (ja) | 2016-09-26 | 2016-09-26 | 校正回路、校正方法及びプログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016186985A JP6790665B2 (ja) | 2016-09-26 | 2016-09-26 | 校正回路、校正方法及びプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018056631A JP2018056631A (ja) | 2018-04-05 |
| JP6790665B2 true JP6790665B2 (ja) | 2020-11-25 |
Family
ID=61837145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016186985A Expired - Fee Related JP6790665B2 (ja) | 2016-09-26 | 2016-09-26 | 校正回路、校正方法及びプログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6790665B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019167137A (ja) | 2018-03-23 | 2019-10-03 | アサヒビール株式会社 | 液体品質管理装置及び方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008078195A2 (en) * | 2006-12-26 | 2008-07-03 | Dali Systems Co., Ltd. | Method and system for baseband predistortion linearization in multi-channel wideband communication systems |
| EP2175555B1 (en) * | 2007-07-31 | 2012-11-28 | Fujitsu Limited | Distortion compensating apparatus and method |
| JP5300597B2 (ja) * | 2009-05-29 | 2013-09-25 | 三菱電機株式会社 | 歪補償装置 |
| US8699620B1 (en) * | 2010-04-16 | 2014-04-15 | Marvell International Ltd. | Digital Predistortion for nonlinear RF power amplifiers |
| US9300462B2 (en) * | 2013-05-18 | 2016-03-29 | Bernd Schafferer | Methods, devices, and algorithms for the linearization of nonlinear time variant systems and the synchronization of a plurality of such systems |
-
2016
- 2016-09-26 JP JP2016186985A patent/JP6790665B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018056631A (ja) | 2018-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10469109B2 (en) | Predistortion for transmitter with array | |
| EP2560279B1 (en) | Wireless apparatus and distortion compensation method used on time division duplex system | |
| JP5124655B2 (ja) | 歪補償増幅器 | |
| US9912467B2 (en) | Full duplex technique | |
| US9584167B2 (en) | Wireless communication system, distortion compensation device, and distortion compensation method | |
| JP2020136772A (ja) | 電力増幅回路及びアンテナ装置 | |
| US20170346537A1 (en) | Wireless communication device and calibration method | |
| JP4447380B2 (ja) | アレーアンテナ受信装置及び送信装置 | |
| JP6790665B2 (ja) | 校正回路、校正方法及びプログラム | |
| JP7622756B2 (ja) | 信号処理装置、信号処理方法及びプログラム | |
| US20040004516A1 (en) | Power amplifier distortion compensation apparatus and method thereof | |
| US6904267B2 (en) | Amplifying device | |
| US20110124304A1 (en) | Transmission apparatus and adjustment value measurement method | |
| CN111226397B (zh) | 一种在波束赋形中进行数字预失真处理的方法和装置 | |
| JP2017017667A (ja) | 通信装置及び受信方法 | |
| JP6056956B2 (ja) | 通信装置及びその歪み抑制方法 | |
| JP7597126B2 (ja) | 信号処理装置、信号処理方法及びプログラム | |
| US20240171292A1 (en) | Signal processing apparatus, radio communication apparatus, signal processing method, and non-transitory computer readable medium on which program is stored | |
| WO2021019885A1 (ja) | 無線通信装置及び無線通信方法 | |
| US9825658B2 (en) | Distortion compensation apparatus and distortion compensation method | |
| JP2004179943A (ja) | 無線送信装置および無線送信方法 | |
| JP2013207422A (ja) | 基地局および通信方法 | |
| JP2001217655A (ja) | 増幅装置 | |
| JP2011055074A (ja) | 無線装置および送信特性補正方法 | |
| JP2013012912A (ja) | 利得制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190807 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201006 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201019 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6790665 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |