[go: up one dir, main page]

JP6789161B2 - Capacitive keyboard device - Google Patents

Capacitive keyboard device Download PDF

Info

Publication number
JP6789161B2
JP6789161B2 JP2017057121A JP2017057121A JP6789161B2 JP 6789161 B2 JP6789161 B2 JP 6789161B2 JP 2017057121 A JP2017057121 A JP 2017057121A JP 2017057121 A JP2017057121 A JP 2017057121A JP 6789161 B2 JP6789161 B2 JP 6789161B2
Authority
JP
Japan
Prior art keywords
key
pressing
amount
threshold value
keys
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017057121A
Other languages
Japanese (ja)
Other versions
JP2018160110A (en
Inventor
重樹 峯崎
重樹 峯崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Topre Corp
Original Assignee
Topre Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Topre Corp filed Critical Topre Corp
Priority to JP2017057121A priority Critical patent/JP6789161B2/en
Publication of JP2018160110A publication Critical patent/JP2018160110A/en
Application granted granted Critical
Publication of JP6789161B2 publication Critical patent/JP6789161B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Input From Keyboards Or The Like (AREA)

Description

本発明は、複数のキーを有するキーボードに係り、特に、キーが押下されたときの静電容量の変化並びにキーの押下時間を検出して、キーの押下速度を検出する静電容量式キーボード装置に関する。 The present invention relates to a keyboard having a plurality of keys, and in particular, a capacitive keyboard device that detects a change in capacitance when a key is pressed and a key pressing time to detect a key pressing speed. Regarding.

キーを押下することによる静電容量の変化に基づいて、キー操作を検出する静電容量式キーボード装置が提案され、実用に供されている。その一方で、アスキーキーボード等の複数のキーを有するキーボード装置を、MIDI(musical instrument digital interface)鍵盤として使用したり、或いはゲーム機の操作器として用いることが提案されている。このため、キー操作時の押下速度を検出することが望まれる。押下速度を検出するためには、各キーの押下量を少なくとも2点で検出する。キー押下時の2点間の時間差に基づいて押下速度を検出する。具体的には、それぞれのキーに第1押下量、及び第1押下量よりも深い第2押下量を設定し、第1押下量から第2押下量に達するまでの所要時間を演算し、この所要時間に基づいてキー押下時の押下速度を検出する。 A capacitive keyboard device that detects a key operation based on a change in capacitance due to pressing a key has been proposed and put into practical use. On the other hand, it has been proposed to use a keyboard device having a plurality of keys such as an ASCII keyboard as a MIDI (musical instrument digital interface) keyboard or as an operator of a game machine. Therefore, it is desired to detect the pressing speed at the time of key operation. In order to detect the pressing speed, the pressing amount of each key is detected at at least two points. The pressing speed is detected based on the time difference between two points when the key is pressed. Specifically, the first pressing amount and the second pressing amount deeper than the first pressing amount are set for each key, and the time required from the first pressing amount to the second pressing amount is calculated, and this is calculated. Detects the pressing speed when a key is pressed based on the required time.

静電容量式キーボード装置で、キーの押下量を検出するためには、各キーを順繰りにスキャンする。例えば、n個のキーKy1、Ky2、Ky3、・・Kynが存在する場合には「Ky1→Ky2→・・Kyn→Ky1→・・・」といったように、各キーを順繰りにスキャンし、例えば、キーKy1で押下量が第1閾値Th1に達したことが検出され、次回以降のキーKy1のスキャンで押下量が第2閾値Th2に達したことが検出された場合には、第1閾値Th1が検出された時刻から第2閾値Th2が検出された時刻までの所要時間に基づいて、押下速度を演算する。 Capacitive keyboard devices scan each key in sequence to detect the amount of key presses. For example, when n keys Ky1, Ky2, Ky3, ... Kyn exist, each key is scanned in order, for example, "Ky1 → Ky2 → ... Kyn → Ky1 → ...". When it is detected that the pressing amount has reached the first threshold Th1 with the key Ky1, and it is detected that the pressing amount has reached the second threshold Th2 in the subsequent scans of the key Ky1, the first threshold Th1 is set. The pressing speed is calculated based on the required time from the detected time to the time when the second threshold Th2 is detected.

しかし、上記の方法では、複数のキーを順繰りにスキャンするので、スキャン周期が長くなってしまい、今回のスキャンから次回のスキャンまでに長時間を要する。このため、正確な押下速度を検出できない可能性が有る。以下詳細に説明する。
図11は、横軸を時間、縦軸を電圧としている。静電容量式のキーボード装置は、キーの押下に伴って静電容量が変化し、ひいてはキーに生じる電圧が変化するので、電圧を測定することによりキーの押下量を検出する。従って、縦軸を「押下量」ということもできる。図11に示す直線q1は、任意のキー(これを「キーKy1」とする)が押下されたときに生じる電圧、及びキーKy1をスキャンするタイミングを示している。
However, in the above method, since a plurality of keys are scanned in sequence, the scan cycle becomes long, and it takes a long time from this scan to the next scan. Therefore, there is a possibility that an accurate pressing speed cannot be detected. This will be described in detail below.
In FIG. 11, the horizontal axis is time and the vertical axis is voltage. In the capacitance type keyboard device, the capacitance changes with the pressing of the key, and the voltage generated in the key changes. Therefore, the amount of pressing the key is detected by measuring the voltage. Therefore, the vertical axis can also be referred to as the "pressing amount". The straight line q1 shown in FIG. 11 indicates the voltage generated when an arbitrary key (this is referred to as “key Ky1”) is pressed, and the timing for scanning the key Ky1.

上述したように、n個のキーを順繰りにスキャンするので、キーKy1のスキャンタイミングを、時刻t1、t2、t3としている。即ち、t1〜t2の時間、t2〜t3の時間がキーボードのスキャン周期(前回のスキャンから今回のスキャンまでの所要時間)である。時間の経過に伴ってキーKy1の押下量が増加するので、直線q1は一次関数的に増加している。キーKy1の押下量の第1閾値をTh1、第2閾値をTh2で示している。 As described above, since n keys are scanned in sequence, the scan timing of the key Ky1 is set to time t1, t2, and t3. That is, the time of t1 to t2 and the time of t2 to t3 are the keyboard scan cycle (the time required from the previous scan to the current scan). Since the amount of key Ky1 pressed increases with the passage of time, the straight line q1 increases linearly. The first threshold value of the amount of pressing the key Ky1 is indicated by Th1, and the second threshold value is indicated by Th2.

いま、図11に示すように、時刻t1でキーKy1の押下量が第1閾値Th1に達したことが検出され、その後、時刻t3で第2閾値Th2に達したことが検出された場合には、第1閾値Th1に達してから第2閾値Th2に達するまでにt1〜t3の時間ΔT11を要していることが検出される。従って、時間ΔT11に基づいてキーKy1の押下時の押下速度を求めることができる。 Now, as shown in FIG. 11, when it is detected that the pressing amount of the key Ky1 reaches the first threshold Th1 at time t1, and then it is detected that the second threshold Th2 is reached at time t3. It is detected that it takes time ΔT11 of t1 to t3 from reaching the first threshold value Th1 to reaching the second threshold value Th2. Therefore, the pressing speed at the time of pressing the key Ky1 can be obtained based on the time ΔT11.

一方、図12に示す直線q2では、時刻t1にて押下量が第1閾値Th1に達していない。その後、時刻t2で第1閾値Th1に達したことが検出され、更に、時刻t3で第2閾値Th2に達したことが検出される。この場合には、第1閾値Th1が検出されてから第2閾値Th2が検出されるまでにt2〜t3の時間ΔT12を要していることが検出される。この場合、実際には時刻t1の直後に押下量が第1閾値Th1に達しているにも関わらず、時刻t2までこれが検出されないので、押下量が第1閾値Th1に達してから第2閾値Th2に達するまでの時間に大きな誤差が生じてしまう。従って、押下速度の演算精度が低下するという問題が発生する。 On the other hand, in the straight line q2 shown in FIG. 12, the pressing amount does not reach the first threshold Th1 at time t1. After that, it is detected that the first threshold value Th1 is reached at time t2, and further, it is detected that the second threshold value Th2 is reached at time t3. In this case, it is detected that it takes time ΔT12 of t2 to t3 from the detection of the first threshold value Th1 to the detection of the second threshold value Th2. In this case, although the pressing amount actually reaches the first threshold Th1 immediately after the time t1, this is not detected until the time t2. Therefore, after the pressing amount reaches the first threshold Th1, the second threshold Th2 There will be a large error in the time it takes to reach. Therefore, there arises a problem that the calculation accuracy of the pressing speed is lowered.

そこで、押下速度の演算精度を向上させることを目的としたキーボードとして、例えば特許文献1に開示されたものが知られている。特許文献1では、第1スイッチ及び第2スイッチを有する2点スイッチ式のキー(鍵盤)を備えた電子楽器が開示され、第1スイッチを定期的にスキャンし、第2スイッチは第1スイッチがオンであるキーを含むキー群(鍵盤群)のみをスキャンすることが示されている。第1スイッチがオンとされていないキー群のスキャンを行わないことにより、第2スイッチのスキャン周期を短縮化することができる。 Therefore, as a keyboard for the purpose of improving the calculation accuracy of the pressing speed, for example, the one disclosed in Patent Document 1 is known. Patent Document 1 discloses an electronic musical instrument having a two-point switch type key (keyboard) having a first switch and a second switch, periodically scans the first switch, and the second switch is the first switch. It is shown to scan only the keys (keys) that contain the keys that are on. By not scanning the key group in which the first switch is not turned on, the scan cycle of the second switch can be shortened.

特開平5−165471号公報Japanese Unexamined Patent Publication No. 5-165471

しかしながら、上述した特許文献1に開示された従来例は、各キーを複数のキー群に区分する方法を採用しているので、第1スイッチがオンとされたキーを含むキー群については、第1スイッチがオンとされていなくても第2スイッチのスキャンが実施されることになり、スキャン周期をより短縮化して押下速度を高精度に検出したいという要望が高まっていた。 However, since the conventional example disclosed in Patent Document 1 described above employs a method of dividing each key into a plurality of key groups, the key group including the key in which the first switch is turned on is the first. The scan of the second switch will be performed even if the first switch is not turned on, and there is an increasing demand for shortening the scan cycle and detecting the pressing speed with high accuracy.

本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、押下したキーの押下速度を高精度に検出することが可能な静電容量式キーボード装置を提供することにある。 The present invention has been made to solve such a conventional problem, and an object of the present invention is a capacitive keyboard device capable of detecting the pressing speed of a pressed key with high accuracy. Is to provide.

上記目的を達成するため、本願発明は、複数のドライブライン(M)、及び前記ドライブラインと交差する複数のセンシングライン(N)と、前記各ドライブラインと各センシングラインとの交差点に設けられたキー(Ky)と、前記各キーに設けられ、該キーの押下量に応じて前記ドライブラインとセンシングラインとの間の静電容量が変化する静電容量素子と、各キーをスキャンし、前記静電容量素子の静電容量変化に基づいて、キーの押下量を検出する押下量検出部と、前記押下量検出部にて検出される押下量が、予め設定した基準値(Th0)に達した場合に、このキーのスキャン周期を短くする高速スキャンを実施するように制御する入力制御部と、前記基準値よりも大きい第1閾値、及び前記第1閾値よりも大きい第2閾値が設定され、キーの押下量が第1閾値に達してから、第2閾値に達するまでの所要時間を測定する所要時間測定部と、を備え、前記入力制御部は、一のキーの押下量が前記第2閾値に達した場合には、前記一のキーの押下量が前記基準値未満となるまで、前記一のキーによる前記高速スキャンの実施を停止するように制御することを特徴とする。 In order to achieve the above object, the present invention is provided at a plurality of drive lines (M), a plurality of sensing lines (N) intersecting the drive lines, and at the intersection of each drive line and each sensing line. A key (Ky), a capacitance element provided on each key and whose capacitance between the drive line and the sensing line changes according to the amount of pressing the key, and each key are scanned and described. The pressing amount detection unit that detects the pressing amount of the key and the pressing amount detected by the pressing amount detecting unit based on the change in the capacitance of the capacitance element reach a preset reference value (Th0). In this case, an input control unit that controls to perform a high-speed scan that shortens the scan cycle of this key, a first threshold value that is larger than the reference value, and a second threshold value that is larger than the first threshold value are set. The input control unit includes a required time measuring unit for measuring the required time from when the key pressing amount reaches the first threshold value to reaching the second threshold value, and the input control unit has the first key pressing amount. When the two threshold values are reached, it is characterized in that the execution of the high-speed scan by the one key is stopped until the pressing amount of the one key becomes less than the reference value .

本発明に係る静電容量式キーボード装置では、押下したキーの押下速度を高精度に検出することが可能となる。 In the capacitive keyboard device according to the present invention, it is possible to detect the pressing speed of the pressed key with high accuracy.

図1は、本発明の実施形態に係る静電容量式キーボード装置及びその周辺機器の構成を模式的に示す説明図である。FIG. 1 is an explanatory diagram schematically showing a configuration of a capacitive keyboard device and its peripheral devices according to an embodiment of the present invention. 図2は、本発明の実施形態に係る静電容量式キーボード装置で用いられるキーの詳細な構成を示す分解斜視図である。FIG. 2 is an exploded perspective view showing a detailed configuration of keys used in the capacitive keyboard device according to the embodiment of the present invention. 図3は、本発明の実施形態に係る静電容量式キーボード装置で用いられるキーの、2つの電極とコイルスプリングの関係を模式的に示す説明図である。FIG. 3 is an explanatory diagram schematically showing the relationship between the two electrodes and the coil spring of the key used in the capacitive keyboard device according to the embodiment of the present invention. 図4は、本発明の実施形態に係る静電容量式キーボード装置の、ドライブ回路、センシング回路、及び制御回路の詳細な構成を示すブロック図である。FIG. 4 is a block diagram showing a detailed configuration of a drive circuit, a sensing circuit, and a control circuit of the capacitive keyboard device according to the embodiment of the present invention. 図5は、時間経過に対するキーの押下量の変化を示すグラフであり、直線a1はキーの押下速度が速い場合、直線a2はキーの押下速度が遅い場合を示している。FIG. 5 is a graph showing a change in the amount of key pressing with respect to the passage of time. The straight line a1 shows a case where the key pressing speed is high, and the straight line a2 shows a case where the key pressing speed is slow. 図6は、本発明の実施形態に係る静電容量式キーボード装置の処理手順を示すフローチャートである。FIG. 6 is a flowchart showing a processing procedure of the capacitive keyboard device according to the embodiment of the present invention. 図7は、本発明の実施形態に係る静電容量式キーボード装置の処理手順を示すフローチャートである。FIG. 7 is a flowchart showing a processing procedure of the capacitive keyboard device according to the embodiment of the present invention. 図8は、時間経過に対する押下量の変化、パラメータF0、F1の変化、タイマカウンタTcの変化を示すグラフである。FIG. 8 is a graph showing a change in the pressing amount with the passage of time, a change in the parameters F0 and F1, and a change in the timer counter Tc. 図9は、本発明の第1実施形態に係り、押下されたキーのスキャン周期を短くしたときの、スキャンタイミング及び押下量の変化を示すグラフである。FIG. 9 is a graph showing changes in scan timing and pressing amount when the scanning cycle of pressed keys is shortened according to the first embodiment of the present invention. 図10は、本発明の第2実施形態に係り、押下されたキーのスキャン周期を短くしたときの、スキャンタイミング及び押下量の変化を示すグラフである。FIG. 10 is a graph showing changes in the scan timing and the pressing amount when the scanning cycle of the pressed key is shortened according to the second embodiment of the present invention. 図11は、従来における静電容量式キーボード装置で任意のキーの押下量を測定するタイミングを示すグラフである。FIG. 11 is a graph showing the timing of measuring the amount of pressing an arbitrary key with a conventional capacitive keyboard device. 図12は、従来における静電容量式キーボード装置で任意のキーの押下量を測定するタイミングを示すグラフであり、押下量がTh1に達するタイミングが時刻t1よりも若干遅れた場合を示す。FIG. 12 is a graph showing the timing of measuring the pressing amount of an arbitrary key with a conventional capacitive keyboard device, and shows a case where the timing at which the pressing amount reaches Th1 is slightly delayed from the time t1.

以下、本発明の実施形態を図面に基づいて説明する。図1は、本発明の一実施形態に係る静電容量式キーボード装置の構成を模式的に示す説明図である。図1に示すように、本実施形態に係る静電容量式キーボード装置10は、複数(図では、個数i)のドライブラインM(M-1,M-2,M-3,・・,M-i)と、複数(図では、個数j)のセンシングラインN(N-1,N-2,N-3,・・,N-j)が互いに交差して配置されている。なお、以下では、ドライブラインを特定せずに示す場合には、符号「M」を付して示し、個々のドライブラインを特定して示す場合には「M-1」のようにサフィックスを付して示すことにする。センシングラインについても同様に、個々を特定せずに示す場合には、符号「N」を付し、個々を特定して示す場合には「N-1」のようにサフィックスを付する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is an explanatory diagram schematically showing a configuration of a capacitive keyboard device according to an embodiment of the present invention. As shown in FIG. 1, the capacitive keyboard device 10 according to the present embodiment has a plurality of drive lines M (M-1, M-2, M-3, ..., M) (number i in the figure). -i) and a plurality of sensing lines N (N-1, N-2, N-3, ..., N-j) (the number j in the figure) are arranged so as to intersect each other. In the following, when the drive line is not specified, the symbol "M" is added, and when the individual drive line is specified, the suffix is added as "M-1". I will show it. Similarly, when the sensing line is indicated without specifying the individual, the symbol "N" is added, and when the individual is specified and indicated, a suffix such as "N-1" is added.

図1に示すように各ドライブラインMは、ドライブ回路11に接続され、各センシングラインNは、センシング回路12に接続されている。ドライブ回路11、及びセンシング回路12は、制御回路15に接続されており、該制御回路15の制御によりドライブ回路11及びセンシング回路12の駆動が制御される。
制御回路15、ドライブ回路11、及びセンシング回路12は、例えば、中央演算ユニット(CPU)や、RAM、ROM、ハードディスク等の記憶手段からなる一体型のコンピュータとして構成することができる。
As shown in FIG. 1, each drive line M is connected to the drive circuit 11, and each sensing line N is connected to the sensing circuit 12. The drive circuit 11 and the sensing circuit 12 are connected to the control circuit 15, and the drive of the drive circuit 11 and the sensing circuit 12 is controlled by the control of the control circuit 15.
The control circuit 15, the drive circuit 11, and the sensing circuit 12 can be configured as, for example, an integrated computer including a central processing unit (CPU) and storage means such as a RAM, a ROM, and a hard disk.

各ドライブラインMと各センシングラインNは、それぞれの交差点においてキーKyにより接続されており、通常時(キーKyが押下されていないとき)には双方のラインM,Nは互いの交差点にて電気的に導通していない。そして、後述するように、キーKyは可変容量コンデンサ(静電容量素子)を備えているので、図では各キーKyを可変容量コンデンサの記号にて示している。 Each drive line M and each sensing line N are connected by a key Ky at each intersection, and in normal times (when the key Ky is not pressed), both lines M and N are electrically connected at each intersection. Not conducting. As will be described later, since the key Ky includes a variable capacitance capacitor (capacitance element), each key Ky is indicated by a symbol of the variable capacitance capacitor in the figure.

キーKyは、図2に示すように、一対の電極Q1、Q2を有する基板21、及びハウジング22を備えており、基板21とハウジング22との間には、円錐形状のコイルスプリング23と、柔軟性を有するラバー24、及びプランジャ25が設けられている。なお、電極Q1、Q2とコイルスプリング23は、図示しない絶縁層にて電気的に絶縁されているので、コンデンサを構成する。更に、ハウジング22の上方にキートップ26が設けられており、操作者がこのキートップ26を押下することにより、コイルスプリング23が付勢されて、電極Q1、Q2間の静電容量が変化する。即ち、キーKyは、キートップ26を押下する際の押下量に応じて電極Q1、Q2間の静電容量が増大するように構成されている。 As shown in FIG. 2, the key Ky includes a substrate 21 having a pair of electrodes Q1 and Q2, and a housing 22, and a conical coil spring 23 and flexibility are provided between the substrate 21 and the housing 22. A rubber 24 having a property and a plunger 25 are provided. Since the electrodes Q1 and Q2 and the coil spring 23 are electrically insulated by an insulating layer (not shown), they form a capacitor. Further, a key top 26 is provided above the housing 22, and when the operator presses the key top 26, the coil spring 23 is urged and the capacitance between the electrodes Q1 and Q2 changes. .. That is, the key Ky is configured so that the capacitance between the electrodes Q1 and Q2 increases according to the pressing amount when the key top 26 is pressed.

図2に示したキーKyは、特に構造を規定するものではなく、キートップ26を押下する際の押下量に応じて、電極間の静電容量が増大するように構成されているものであれば良い。また、キーの押下量に応じて電圧が単調に増加する構成であれば良い。直線的に増加するものが好ましい。
なお、以下では、複数のキーKyを特定しない場合には符号「Ky」を付して示し、個々を特定する場合には、交差点となるドライブラインMの番号とセンシングラインNの番号を括弧内に付して示すことにする。例えば、ドライブラインM-4とセンシングラインN-5との交差点に設けられるキーは「キーKy(4,5)」と示す。
The key Ky shown in FIG. 2 does not particularly define the structure, and may be configured so that the capacitance between the electrodes increases according to the pressing amount when the key top 26 is pressed. Just do it. Further, the voltage may be monotonously increased according to the amount of key pressing. Those that increase linearly are preferable.
In the following, when a plurality of key Kys are not specified, the code "Ky" is added, and when each key is specified, the number of the drive line M and the number of the sensing line N, which are intersections, are shown in parentheses. I will show it with. For example, the key provided at the intersection of the drive line M-4 and the sensing line N-5 is indicated by "key Ky (4,5)".

そして、上述したキーKyに設けられる2つの電極Q1、Q2のうちの、一方の電極Q1がドライブラインMに接続され、他方の電極Q2がセンシングラインNに接続されている。具体的には、図3の模式図に示すように、電極Q1と電極Q2が一定の距離をもって対向配置されており、電極Q1はドライブラインMに接続され、電極Q2はセンシングラインNに接続されている。そして、2つの電極Q1、Q2間に設けられるコイルスプリング23の伸縮状態(即ち、図2に示すキートップ26の押下量)に応じて電極Q1、Q2間の静電容量が変化するので、これに伴って電極Q1から電極Q2に向けて流れる電流が変化する。従って、センシング回路12(図1参照)で検出される電圧が変化することになる。 Then, of the two electrodes Q1 and Q2 provided on the key Ky described above, one electrode Q1 is connected to the drive line M and the other electrode Q2 is connected to the sensing line N. Specifically, as shown in the schematic diagram of FIG. 3, the electrode Q1 and the electrode Q2 are arranged to face each other at a certain distance, the electrode Q1 is connected to the drive line M, and the electrode Q2 is connected to the sensing line N. ing. Then, the capacitance between the electrodes Q1 and Q2 changes according to the expansion / contraction state of the coil spring 23 provided between the two electrodes Q1 and Q2 (that is, the pressing amount of the key top 26 shown in FIG. 2). Along with this, the current flowing from the electrode Q1 to the electrode Q2 changes. Therefore, the voltage detected by the sensing circuit 12 (see FIG. 1) changes.

以下、図4に示すブロック図を参照して、ドライブ回路11、センシング回路12、及び制御回路15の詳細について説明する。制御回路15は、主制御部41と、記憶制御部42と、記憶部44、及び出力インターフェース43を備えている。 Hereinafter, the details of the drive circuit 11, the sensing circuit 12, and the control circuit 15 will be described with reference to the block diagram shown in FIG. The control circuit 15 includes a main control unit 41, a storage control unit 42, a storage unit 44, and an output interface 43.

主制御部41は、制御回路15を総括的に制御すると共に、ドライブ回路11及びセンシング回路12に各種の制御信号を出力する。具体的には、ドライブ回路11に対して、各ドライブラインMを択一的にHレベルとするためのドライブ制御信号を出力する。また、センシング回路12に対して、マルチプレクサ31(後述)の切替制御信号を出力し、ピークホールド回路32(後述)のリセット信号を出力し、A/D変換回路33(後述)の変換開始信号を出力する。 The main control unit 41 comprehensively controls the control circuit 15 and outputs various control signals to the drive circuit 11 and the sensing circuit 12. Specifically, a drive control signal for selectively setting each drive line M to H level is output to the drive circuit 11. Further, the switching control signal of the multiplexer 31 (described later) is output to the sensing circuit 12, the reset signal of the peak hold circuit 32 (described later) is output, and the conversion start signal of the A / D conversion circuit 33 (described later) is output. Output.

また、主制御部41は、A/D変換回路33より出力される各キーKyに生じる電圧に基づいて、キーKyの押下量を演算する。即ち、主制御部41は、各キーKyをスキャンし、可変容量コンデンサ(静電容量素子)の静電容量変化に基づいて、キーKyの押下量を検出する押下量検出部としての機能を備える。
更に、主制御部41は、押下量が後述する基準値Th0に達するキーKyが存在する場合に、このキーKyのスキャン周期を短くするように制御する入力制御部としての機能を備えている。
Further, the main control unit 41 calculates the pressing amount of the key Ky based on the voltage generated in each key Ky output from the A / D conversion circuit 33. That is, the main control unit 41 has a function as a pressing amount detecting unit that scans each key Ky and detects the pressing amount of the key Ky based on the change in the capacitance of the variable capacitance capacitor (capacitive element). ..
Further, the main control unit 41 has a function as an input control unit that controls to shorten the scan cycle of the key Ky when there is a key Ky whose pressing amount reaches the reference value Th0 described later.

記憶部44は、各キーKyに対しての記憶領域を有している。具体的には、m番目のドライブラインM、n番目のセンシングラインNに対して、それぞれ記憶領域を有しており、センシング回路12で検出される電圧を、キーKy(m,n)に対応する電圧Vk(m,n)として記憶する。更に、記憶部44には、後述するようにキーKyの押下速度を演算するための、タイマカウンタTc(m,n)が設定されている。 The storage unit 44 has a storage area for each key Ky. Specifically, each of the m-th drive line M and the n-th sensing line N has a storage area, and the voltage detected by the sensing circuit 12 corresponds to the key Ky (m, n). It is stored as the voltage Vk (m, n). Further, the storage unit 44 is set with a timer counter Tc (m, n) for calculating the pressing speed of the key Ky as described later.

記憶制御部42は、HレベルとされたドライブラインMと、各センシングラインNに生じる電圧に基づいて、各交差点に設けられるキーKyに対応する電圧を取得し、取得した電圧を記憶部44に設定された各キーKyに対応する記憶領域に書き込む。更には、記憶領域に記憶されている電圧を読み出す制御を行う。また、上述したタイマカウンタTc(m,n)に記憶されたカウント値に基づいて、キーKyの押下量が後述する第1閾値Th1に達してから、第2閾値Th2に達するまでの時間を測定する。即ち、記憶制御部42は、所要時間測定部としての機能を備えている。 The storage control unit 42 acquires a voltage corresponding to a key Ky provided at each intersection based on the voltage generated in the drive line M set to H level and each sensing line N, and stores the acquired voltage in the storage unit 44. Write to the storage area corresponding to each set key Ky. Further, it controls to read out the voltage stored in the storage area. Further, based on the count value stored in the timer counter Tc (m, n) described above, the time from when the key Ky pressing amount reaches the first threshold value Th1 described later to when the second threshold value Th2 is reached is measured. To do. That is, the memory control unit 42 has a function as a required time measurement unit.

なお、基準値Th0、第1閾値Th1、第2閾値Th2は、任意に設定することができる。また、各キーKy毎に、押下量と発生電圧の間にばらつきが存在する場合には、このばらつきを補正するために、各キー毎に上記の基準値Th0、第1閾値Th1、第2閾値Th2を異なる数値とすることも可能である。 The reference value Th0, the first threshold value Th1, and the second threshold value Th2 can be arbitrarily set. Further, if there is a variation between the pressing amount and the generated voltage for each key Ky, in order to correct this variation, the above reference values Th0, the first threshold value Th1, and the second threshold value are used for each key. It is also possible to set Th2 to a different numerical value.

出力インターフェース43は、主制御部41にて演算される各キーKyの押下量の情報をキーコードに変換し、ホストコンピュータ16(図1参照)に送信する。ホストコンピュータ16では、キーKyの押下量の時間的な変化に基づいて、押下速度を演算することができる。 The output interface 43 converts the information on the pressing amount of each key Ky calculated by the main control unit 41 into a key code and transmits it to the host computer 16 (see FIG. 1). The host computer 16 can calculate the pressing speed based on the temporal change in the pressing amount of the key Ky.

ドライブ回路11は、制御回路15より出力される制御指令(ドライブ制御信号)に基づき、各ドライブラインM(M-1〜M-i)に対して択一的に一定時間だけHレベル(ハイレベル)の電圧を印加するように制御する。具体的には、M-1、M-2、・・、M-i、M-1・・の順に各ドライブラインMの電圧をHレベルとする。それ以外のドライブラインMの電圧は、Lレベル(ローレベル)とする。なお、電圧を印加する順序は、上記に限定されず、一定の周期で択一的にドライブラインMの電圧をHレベルとすればよい。 The drive circuit 11 selectively has an H level (high level) for a certain period of time for each drive line M (M-1 to Mi) based on a control command (drive control signal) output from the control circuit 15. ) Is applied. Specifically, the voltage of each drive line M is set to H level in the order of M-1, M-2, ..., M-i, M-1 ... The voltage of the other drive line M is L level (low level). The order of applying the voltage is not limited to the above, and the voltage of the drive line M may be selectively set to the H level at regular intervals.

なお、上述したように各ドライブラインMはドライブ回路11の制御により、Hレベル及びLレベルが切り替えられるので、図4では、この切替を便宜的にスイッチSW、及びドライブ制御信号を示す矢印で示している。即ち、制御回路15より出力されるドライブ制御信号により、ドライブラインMをHレベルとする指令が供給された場合には、スイッチSWが、「L」から「H」に切り替わり、キーKyにHレベルの電圧が印加されることになる。 As described above, the H level and the L level of each drive line M can be switched by the control of the drive circuit 11. Therefore, in FIG. 4, this switching is indicated by the switch SW and the arrow indicating the drive control signal for convenience. ing. That is, when a command to set the drive line M to the H level is supplied by the drive control signal output from the control circuit 15, the switch SW is switched from "L" to "H", and the key Ky is set to the H level. Voltage will be applied.

また、後述するように制御回路15は、任意のキーKyにて発生電圧が基準値Th0に達する押下量が検出された場合には、このキーKyのスキャン周期が短くなるようにスキャンの順序を変更する制御を実施する。例えば、基準値Th0に達する押下量のキーKyについては4回毎にスキャンを実施するように制御する。 Further, as will be described later, when a pressing amount at which the generated voltage reaches the reference value Th0 is detected by an arbitrary key Ky, the control circuit 15 sets the scanning order so that the scan cycle of the key Ky is shortened. Implement control to change. For example, the key Ky of the pressing amount that reaches the reference value Th0 is controlled to be scanned every four times.

センシング回路12は、各センシングラインNに流れる電流に応じた電圧を検出する。以下、詳細に説明する。図4に示すようにセンシング回路12は、抵抗R1とR2の直列接続回路を備え、各抵抗R1、R2の接続点P1は、キーKyの出力端(即ち、図3に示す電極Q2)に接続されている。なお、図4では、各ドライブラインMについてそれぞれ1つのキーKyを記載しているが、実際には、図1に示すように、1つのドライブラインMに対して、j個のキーKyが設けられている。 The sensing circuit 12 detects a voltage corresponding to the current flowing through each sensing line N. The details will be described below. As shown in FIG. 4, the sensing circuit 12 includes a series connection circuit of resistors R1 and R2, and the connection point P1 of each of the resistors R1 and R2 is connected to the output end of the key Ky (that is, the electrode Q2 shown in FIG. 3). Has been done. Although one key Ky is shown for each drive line M in FIG. 4, in reality, as shown in FIG. 1, j key Ky are provided for one drive line M. Has been done.

抵抗R1の一端は電源電圧VBの端子に接続され、抵抗R2の一端はグランドに接続されている。そして、この直列接続回路は、上記したように各センシングラインN毎にそれぞれ設けられており、接続点P1はマルチプレクサ31に接続されている。抵抗R1とR2は同一の抵抗値を有している。従って、接続点P1の電圧は、センシング回路12に供給される電源電圧VBとグランド電圧との中間値の電圧となる。 One end of the resistor R1 is connected to the terminal of the power supply voltage VB, and one end of the resistor R2 is connected to the ground. The series connection circuit is provided for each sensing line N as described above, and the connection point P1 is connected to the multiplexer 31. The resistors R1 and R2 have the same resistance value. Therefore, the voltage at the connection point P1 is an intermediate value between the power supply voltage VB supplied to the sensing circuit 12 and the ground voltage.

マルチプレクサ31は、各キーKy(Ky(1,1)〜Ky(i,j))を経由してセンシングラインNに流れる電流に応じた電圧(接続点P1に生じる電圧)を一定の周期で択一的に切り替えて、ピークホールド回路32に出力する。具体的には、キーKy(1,1)、Ky(1,2)、Ky(1,3)、・・Ky(1,j)、Ky(2,1)、Ky(2,2)、Ky(2,3)、・・Ky(2,j)、Ky(3,1)、・・・Ky(i,j)の順に電圧を出力する。 The multiplexer 31 selects a voltage (voltage generated at the connection point P1) according to the current flowing through the sensing line N via each key Ky (Ky (1,1) to Ky (i, j)) at a constant cycle. It is switched uniformly and output to the peak hold circuit 32. Specifically, the keys Ky (1,1), Ky (1,2), Ky (1,3), ... Ky (1, j), Ky (2,1), Ky (2,2), The voltage is output in the order of Ky (2,3), ... Ky (2, j), Ky (3,1), ... Ky (i, j).

ピークホールド回路32は、接続点P1に生じる電圧のピーク値を検出し、検出したピーク値を保持する。制御回路15よりリセット信号が与えられた際に、保持したピーク値をリセットする。 The peak hold circuit 32 detects the peak value of the voltage generated at the connection point P1 and holds the detected peak value. When a reset signal is given from the control circuit 15, the held peak value is reset.

A/D変換回路33は、制御回路15より変換開始信号が与えられた際に、ピークホールド回路32で保持した電圧のピーク値をデジタル化し、このデジタルデータを制御回路15に出力する。ピーク値のデジタルデータは、記憶部44に記憶される。 When the conversion start signal is given by the control circuit 15, the A / D conversion circuit 33 digitizes the peak value of the voltage held by the peak hold circuit 32 and outputs this digital data to the control circuit 15. The peak value digital data is stored in the storage unit 44.

従って、図4に示すスイッチSWがオフからオンに切り替わり(即ち、ドライブラインMの電圧がLレベルからHレベルに切り替わり)、このとき操作者の操作により、キーKyが押下されている場合には、電極Q1、Q2間の静電容量が増加し電流が流れるので、接続点P1の電圧が増加する。この電圧は、マルチプレクサ31を経由してピークホールド回路32に供給され、該ピークホールド回路32に一時的に保持された状態で、A/D変換回路33でデジタル化され、制御回路15に出力される。つまり、キーKyの押下量に対して一次関数的に変化する電圧が検出される。 Therefore, when the switch SW shown in FIG. 4 is switched from off to on (that is, the voltage of the drive line M is switched from the L level to the H level), and the key Ky is pressed by the operator's operation at this time. Since the capacitance between the electrodes Q1 and Q2 increases and a current flows, the voltage at the connection point P1 increases. This voltage is supplied to the peak hold circuit 32 via the multiplexer 31, and while being temporarily held by the peak hold circuit 32, it is digitized by the A / D conversion circuit 33 and output to the control circuit 15. To. That is, a voltage that changes linearly with the amount of key Ky pressed is detected.

主制御部41は、デジタル化された電圧値を読み取ることにより、キーKyが押下されたか否かを判定する。また、ピークホールド回路32で検出されるピーク値に基づいて、押下されたキーKyの押下量を検出する。そして、各キーKyについての押下情報をキーコードに変換し、出力インターフェース43を介してホストコンピュータ16に送信する。ホストコンピュータ16では、キーKyの押下量の時間的な変化に基づいて、押下速度を演算する。 The main control unit 41 determines whether or not the key Ky is pressed by reading the digitized voltage value. Further, the pressing amount of the pressed key Ky is detected based on the peak value detected by the peak hold circuit 32. Then, the pressing information for each key Ky is converted into a key code and transmitted to the host computer 16 via the output interface 43. The host computer 16 calculates the pressing speed based on the temporal change in the pressing amount of the key Ky.

[押下速度の検出方法の説明]
次に、キーKyを押下したときの、押下速度の検出方法について説明する。図5はキーKyが押下されたときの、時間経過に対する押下量の変化を示すグラフであり、直線a1は、キーKyを強い力で押下した場合、直線a2は相対的に弱い力で押下したときのキーKyに生じる電圧の変化を示している。なお、キーKyの押下量と、キーKyに発生する電圧は厳密には比例関係とならないが、ここでは便宜的に比例関係とする。即ち、図5の縦軸を「電圧(押下量)」としている。
[Explanation of pressing speed detection method]
Next, a method of detecting the pressing speed when the key Ky is pressed will be described. FIG. 5 is a graph showing the change in the pressing amount with respect to the passage of time when the key Ky is pressed. The straight line a1 is pressed with a relatively weak force when the key Ky is pressed with a strong force. It shows the change in voltage that occurs in the key Ky at the time. The amount of key Ky pressed and the voltage generated by the key Ky are not strictly proportional, but here, for convenience, they are proportional. That is, the vertical axis of FIG. 5 is "voltage (pressing amount)".

図5に示す直線a1では、キーKyの押下量が時刻t1にて第1閾値Th1に達し、時刻t3にて第2閾値Th2に達している。従って、t1〜t3の時間ΔT21に基づいて押下速度を演算できる。一方、直線a2では、押下量が時刻t2にて第1閾値Th1に達し、時刻t4にて第2閾値Th2に達している。従って、t2〜t4の時間ΔT22に基づいて押下速度を演算できる。 In the straight line a1 shown in FIG. 5, the amount of pressing the key Ky reaches the first threshold value Th1 at time t1 and reaches the second threshold value Th2 at time t3. Therefore, the pressing speed can be calculated based on the time ΔT21 of t1 to t3. On the other hand, in the straight line a2, the pressing amount reaches the first threshold value Th1 at time t2 and reaches the second threshold value Th2 at time t4. Therefore, the pressing speed can be calculated based on the time ΔT22 of t2 to t4.

しかし、前述した図11、図12で説明したように、各キーKyのスキャン周期が長いと、押下量が第1閾値Th1及び第2閾値Th2に達した時刻を高精度に検出できないことがある。本実施形態では、図5に示した第1閾値Th1よりも低い基準値Th0を設定し、押下量が基準値Th0に達したキーKyが検出された際に、このキーKyのスキャン周期を短くする制御を行う。以下、詳細に説明する。 However, as described with reference to FIGS. 11 and 12 described above, if the scan cycle of each key Ky is long, the time when the pressing amount reaches the first threshold Th1 and the second threshold Th2 may not be detected with high accuracy. .. In the present embodiment, a reference value Th0 lower than the first threshold value Th1 shown in FIG. 5 is set, and when a key Ky whose pressing amount reaches the reference value Th0 is detected, the scan cycle of this key Ky is shortened. Control to do. The details will be described below.

上述したように、全てのキーKyを順繰りにスキャンする方法を採用すると、一のキーKyについて今回のスキャンから次回のスキャンまでの時間に、全てのキーKyについての1回のスキャンが実施されるので、長時間を要してしまう。例えば、全体のキー数が100個である場合には、一のキーKyの今回のスキャンから、それ以外の99回のスキャン後に一のキーKyの次回のスキャンが実施されることになる。本実施形態では、押下量が基準値Th0に達したキーKyについてのスキャン周期を短くするために、スキャンの周期を4回毎とする。即ち、全体のキー数よりも少ない間隔でスキャンする。 As described above, if the method of scanning all key ky in sequence is adopted, one scan of all key ky is performed for one key ky during the time from this scan to the next scan. Therefore, it takes a long time. For example, when the total number of keys is 100, the next scan of one key Ky will be performed after the other 99 scans from this scan of one key Ky. In the present embodiment, in order to shorten the scan cycle for the key Ky whose pressing amount has reached the reference value Th0, the scan cycle is set to every four times. That is, scanning is performed at intervals smaller than the total number of keys.

例えば、1回目のスキャンで、キーKy(1,1)の押下量が基準値Th0に達した場合には、Ky(1,1)、Ky(1,2)、Ky(1,3)、Ky(1,1)、Ky(1,4)、Ky(1,5)、Ky(1,6)、Ky(1,1)、Ky(1,7)、Ky(1,8)、Ky(1,9)、Ky(1,1)、・・・Ky(i,j)の順にスキャンする。つまり、キーKy(1,1)については、短い周期(4回毎)でスキャンが実施されることになる。なお、本発明は、4回毎のスキャンに限定されない。 For example, if the amount of key Ky (1,1) pressed reaches the reference value Th0 in the first scan, Ky (1,1), Ky (1,2), Ky (1,3), Ky (1,1), Ky (1,4), Ky (1,5), Ky (1,6), Ky (1,1), Ky (1,7), Ky (1,8), Ky Scan in the order of (1,9), Ky (1,1), ... Ky (i, j). That is, the key Ky (1,1) is scanned in a short cycle (every 4 times). The present invention is not limited to scanning every four times.

図4に示す主制御部41にて、ドライブ回路11に出力するドライブ制御信号、及びマルチプレクサ31に出力する切替制御信号を制御することにより、キーKyのスキャン周期が短くなるように制御する。また、複数(例えば、2個)のキーKyが押下され基準値Th0に達した場合には、押下された全てのキーKyのスキャン周期を短くする。 The main control unit 41 shown in FIG. 4 controls the drive control signal output to the drive circuit 11 and the switching control signal output to the multiplexer 31 so that the scan cycle of the key Ky is shortened. Further, when a plurality of (for example, two) key Kys are pressed and the reference value Th0 is reached, the scan cycle of all the pressed keys Ky is shortened.

[処理手順の説明]
以下、図6、図7に示すフローチャートを参照して、本実施形態に係る静電容量式キーボード装置10の具体的な処理手順について説明する。初めに、図6のステップS11において、主制御部41は、演算に用いる各パラメータを初期化する。また、上述した基準値Th0、第1閾値Th1、及び第2閾値Th2を設定する。この処理は、図4に示した主制御部41に予め設定されているか、或いは、操作者が初期入力操作により設定することができる。更に、後述するタイマカウンタTc(m,n)の値を全て0に設定し、図1に示すドライブライン(行数)を示す符号m、センシングライン(列数)を示す符号nをそれぞれ「1」とし、更に、今回のスキャンと次回のスキャンのインターバルのスキャン回数(詳細は後述)を示す符号Lを「0」に設定する。
[Explanation of processing procedure]
Hereinafter, a specific processing procedure of the capacitive keyboard device 10 according to the present embodiment will be described with reference to the flowcharts shown in FIGS. 6 and 7. First, in step S11 of FIG. 6, the main control unit 41 initializes each parameter used in the calculation. Further, the above-mentioned reference value Th0, the first threshold value Th1 and the second threshold value Th2 are set. This process is preset in the main control unit 41 shown in FIG. 4, or can be set by the operator by an initial input operation. Further, all the values of the timer counters Tc (m, n) described later are set to 0, and the code m indicating the drive line (number of rows) and the code n indicating the sensing line (number of columns) shown in FIG. 1 are set to “1”, respectively. Further, the code L indicating the number of scans (details will be described later) between the current scan and the next scan is set to “0”.

ステップS12において、主制御部41は、ドライブ制御信号を出力して各ドライブラインM-1〜M-iに印加する電圧を順次「H」レベルに切り替え、センシング回路12で検出される電圧を測定する。更に、測定した電圧を、キーKyに対応させて記憶部44に記憶する。具体的には、m行、n列のキーKy(m,n)にて検出された電圧Vk(m,n)を記憶部44に記憶する。初期的には、m=1、n=1であるから、キーKy(1,1)にて検出された電圧Vk(1,1)を、記憶部44に設定した記憶領域に記憶する。 In step S12, the main control unit 41 outputs a drive control signal, sequentially switches the voltage applied to each drive line M-1 to Mi to the "H" level, and measures the voltage detected by the sensing circuit 12. To do. Further, the measured voltage is stored in the storage unit 44 in correspondence with the key Ky. Specifically, the voltage Vk (m, n) detected by the key Ky (m, n) in rows m and columns n is stored in the storage unit 44. Initially, since m = 1 and n = 1, the voltage Vk (1,1) detected by the key Ky (1,1) is stored in the storage area set in the storage unit 44.

ステップS13において、電圧Vk(m,n)と基準値Th0を比較する。「Vk(m,n)<Th0」である場合には、キーKy(m,n)は押下されていないものと判断し、ステップS14において、F0(m,n)、F1(m,n)をそれぞれ「0」に設定する。F0(m,n)は、キーKyの押下量が基準値Th0に達したことを示すパラメータ、F1(m,n)は、キーKyの押下量が第2閾値Th2に達したことを示すパラメータである。一方、「Vk(m,n)≧Th0」である場合には、キーKy(m,n)は押下されたものと判断し、ステップS15において、F0(m,n)を「1」に設定する。 In step S13, the voltage Vk (m, n) is compared with the reference value Th0. When "Vk (m, n) <Th0", it is determined that the key Ky (m, n) is not pressed, and in step S14, F0 (m, n) and F1 (m, n) Are set to "0" respectively. F0 (m, n) is a parameter indicating that the amount of key Ky pressed has reached the reference value Th0, and F1 (m, n) is a parameter indicating that the amount of key Ky pressed has reached the second threshold Th2. Is. On the other hand, when "Vk (m, n) ≥ Th0", it is determined that the key Ky (m, n) has been pressed, and F0 (m, n) is set to "1" in step S15. To do.

ステップS16において、主制御部41はインターバルのスキャン回数を示すパラメータLをインクリメントし(L=L+1とし)、更に、ステップS17において、「L=3」であるか否かを判断する。「L=3」である場合には、ステップS18において高速スキャンを実施する。「L=3」でなければ、高速スキャンを実施せずにステップS20に処理を進める。「高速スキャン」とは、ステップS51〜ステップS63までの処理手順を指しており、全てのキーKyを順繰りにスキャンする通常スキャンに割り込んで、基準値Th0に達したキーKyについての電圧測定を含む処理のことである。 In step S16, the main control unit 41 increments the parameter L indicating the number of scans of the interval (L = L + 1), and further determines in step S17 whether or not “L = 3”. If “L = 3”, a high-speed scan is performed in step S18. If it is not “L = 3”, the process proceeds to step S20 without performing the high-speed scan. The “high-speed scan” refers to the processing procedure from step S51 to step S63, and includes voltage measurement for the key ky that has reached the reference value Th0 by interrupting the normal scan that scans all the key ky in sequence. It is a process.

以下、図7に示すフローチャートを参照して、図6のステップS18に示す高速スキャンの処理手順について説明する。初めに、図7のステップS51において、行数を示す符号m’、列数を示す符号n’を初期化する。即ち、「m’=1」、「n’=1」とする。なお、図7では、図6のフローチャートで使用したm、nと区別するために、各符号m、nに「’」を付して示している。 Hereinafter, the high-speed scan processing procedure shown in step S18 of FIG. 6 will be described with reference to the flowchart shown in FIG. 7. First, in step S51 of FIG. 7, the code m'indicating the number of rows and the code n'indicating the number of columns are initialized. That is, "m'= 1" and "n'= 1". In FIG. 7, "'" is added to each of the reference numerals m and n in order to distinguish them from m and n used in the flowchart of FIG.

ステップS52において、主制御部41は、対象となるキーKyについて、「F0(m',n')=1」であるか否かを判断する。図6に示したステップS15の処理が実行されている場合、即ち、キーKy(m',n')が押下されて電圧が基準値Th0に達した場合に、ステップS52にてYES判定となり、ステップS53に処理を進める。一方、NO判定の場合には、対象となるキーKyについてはスキャンを行わず、ステップS60に処理を進める。 In step S52, the main control unit 41 determines whether or not “F0 (m', n') = 1” is set for the target key Ky. When the process of step S15 shown in FIG. 6 is executed, that is, when the key Ky (m', n') is pressed and the voltage reaches the reference value Th0, a YES determination is made in step S52. The process proceeds to step S53. On the other hand, in the case of NO determination, the target key Ky is not scanned, and the process proceeds to step S60.

ステップS53において、主制御部41は、「F1(m',n')=1」であるか否かを判断する。上述したように、F1(m,n)は押下量が第2閾値Th2に達したときに「1」となるので、初期的には「0」であり、NO判定となって、ステップS54に処理を進める。 In step S53, the main control unit 41 determines whether or not "F1 (m', n') = 1". As described above, F1 (m, n) becomes "1" when the pressing amount reaches the second threshold Th2, so that it is initially "0", and a NO determination is made, and step S54 is performed. Proceed with processing.

ステップS54において、主制御部41は、キーKy(m',n')に生じる電圧Vk(m',n')の測定を実施する。この処理では、キーKy(1,1)、Ky(1,2)、・・のように、各キーKyに生じる電圧を順繰りに測定することになるが、実際には、図6のS13で押下が検出されたキーKyについてのみ電圧検出を実行するので、短時間での実施が可能である。即ち、図6のS12に示した処理と対比して、図7のS54に示した処理は、処理時間が極めて短い。 In step S54, the main control unit 41 measures the voltage Vk (m', n') generated in the key Ky (m', n'). In this process, the voltage generated in each key Ky is measured in sequence like the keys Ky (1,1), Ky (1,2), ..., But in reality, in S13 of FIG. Since voltage detection is executed only for the key Ky for which pressing is detected, it can be performed in a short time. That is, the processing time of the processing shown in S54 of FIG. 7 is extremely short as compared with the processing shown in S12 of FIG.

ステップS55において、キーKy(m',n')にて検出された電圧Vk(m',n')が第1閾値Th1以上であるか否かを判断する。第1閾値Th1に達していない場合には(ステップS55でNO)、ステップS60に処理を進める。即ち、電圧が第1閾値Th1に達しない場合には押下速度を演算する必要が無いので、後述するステップS56〜S59の処理を実施しない。 In step S55, it is determined whether or not the voltage Vk (m', n') detected by the key Ky (m', n') is equal to or higher than the first threshold value Th1. If the first threshold Th1 has not been reached (NO in step S55), the process proceeds to step S60. That is, when the voltage does not reach the first threshold value Th1, it is not necessary to calculate the pressing speed, so the processes of steps S56 to S59 described later are not performed.

一方、第1閾値Th1以上である場合には(ステップS55でYES、後述する図9のt7に対応)、ステップS56において、キーKy(m',n')についてのタイマカウンタTc(m',n')をインクリメントする。上述したように、タイマカウンタTc(m',n')は、初期的には「0」である。 On the other hand, when the first threshold value is Th1 or more (YES in step S55, corresponding to t7 in FIG. 9 described later), in step S56, the timer counter Tc (m', n') for the key Ky (m', n') Increment n'). As described above, the timer counter Tc (m', n') is initially "0".

ステップS57において、主制御部41は、キーKy(m',n')にて検出された電圧Vk(m',n')が第2閾値Th2以上であるか否かを判断する。第2閾値Th2に達していない場合には(ステップS57でNO)、ステップS60に処理を進める。第2閾値Th2以上である場合には(ステップS57でYES、図9のt22に対応)、ステップS58に処理を進める。 In step S57, the main control unit 41 determines whether or not the voltage Vk (m', n') detected by the key Ky (m', n') is equal to or higher than the second threshold value Th2. If the second threshold Th2 has not been reached (NO in step S57), the process proceeds to step S60. If the second threshold value is Th2 or more (YES in step S57, corresponding to t22 in FIG. 9), the process proceeds to step S58.

ステップS58において、主制御部41は、キーKy(m',n')についてのタイマカウンタTc(m',n')を、図4に示す出力インターフェース43より、ホストコンピュータ16に出力する。ホストコンピュータ16では、タイマカウンタTc(m',n')に基づいて、キーKy(m',n')が押下されたときの押下速度を演算する。即ち、キーKyを押下することにより生じる電圧が第1閾値Th1から第2閾値Th2に達するまでの時間が検出されるので、キーKyを押下する際の押下速度を算出することができる。 In step S58, the main control unit 41 outputs the timer counter Tc (m', n') for the key Ky (m', n') to the host computer 16 from the output interface 43 shown in FIG. The host computer 16 calculates the pressing speed when the key Ky (m', n') is pressed based on the timer counter Tc (m', n'). That is, since the time from the first threshold Th1 to the second threshold Th2 for the voltage generated by pressing the key Ky is detected, the pressing speed when the key Ky is pressed can be calculated.

ステップS59において、主制御部41は、タイマカウンタTc(m',n')を「0」とし、パラメータF1(m',n')を「1」とする。パラメータF1(m',n')を「1」とすることにより、次回の処理では、図7のステップS53にてYES判定となり、電圧の測定は行われない。 In step S59, the main control unit 41 sets the timer counter Tc (m', n') to "0" and the parameter F1 (m', n') to "1". By setting the parameter F1 (m', n') to "1", in the next process, a YES determination is made in step S53 of FIG. 7, and the voltage is not measured.

ステップS60において、主制御部41は、m’をインクリメントする。ステップS61において、主制御部41は、m’がi+1(iは行数)となったか否かを判断する。つまり、最終行に達したか否かを判断する。m’=i+1でなければ(ステップS61でNO)、ステップS52に処理を戻す。 m’=i+1であれば(ステップS61でYES)、ステップS62に処理を進める。 In step S60, the main control unit 41 increments m'. In step S61, the main control unit 41 determines whether or not m'is i + 1 (i is the number of rows). That is, it is determined whether or not the last line has been reached. If m'= i + 1 is not satisfied (NO in step S61), the process returns to step S52. If m'= i + 1 (YES in step S61), the process proceeds to step S62.

ステップS62において、主制御部41は、m’を「1」とし、n’をインクリメントする。ステップS63において、主制御部41は、n’がj+1(jは列数)となったか否かを判断する。つまり、最終列に達したか否かを判断する。n’=j+1でなければ(ステップS63でNO)、ステップS52に処理を戻す。n’=j+1であれば(ステップS63でYES)、図6のステップS19に処理を進める。 In step S62, the main control unit 41 sets m'to be "1" and increments n'. In step S63, the main control unit 41 determines whether or not n'is j + 1 (j is the number of columns). That is, it is determined whether or not the last row has been reached. If n'= j + 1 is not satisfied (NO in step S63), the process returns to step S52. If n'= j + 1 (YES in step S63), the process proceeds to step S19 in FIG.

図6のステップS19において、主制御部41は、「L=0」とし、ステップS20に処理を進める。
ステップS20において、主制御部41は、mをインクリメントし、更に、ステップS21において、m=i+1であるか否かを判断する。m=i+1でなければ(ステップS21でNO)、ステップS12に処理を戻し、m=i+1であれば(ステップS21でYES)、ステップS22に処理を進める。
In step S19 of FIG. 6, the main control unit 41 sets “L = 0” and proceeds to step S20.
In step S20, the main control unit 41 increments m, and in step S21, determines whether or not m = i + 1. If m = i + 1 (NO in step S21), the process returns to step S12, and if m = i + 1 (YES in step S21), the process proceeds to step S22.

ステップS22において、主制御部41は、mを「1」とし、nをインクリメントする。ステップS23において、主制御部41は、nがj+1となったか否かを判断する。つまり、最終列に達したか否かを判断する。n=j+1でなければ(ステップS23でNO)、ステップS12に処理を戻す。n=j+1であれば(ステップS23でYES)、ステップS24において、nをインクリメントし、ステップS12に処理を戻す。
こうして、各ドライブラインM、センシングラインNをスキャンし、電圧値が基準値Th0に達したキーKyの押下量を短い周期(4回のスキャン毎)で測定して、押下速度を演算することができる。
In step S22, the main control unit 41 sets m to "1" and increments n. In step S23, the main control unit 41 determines whether or not n has become j + 1. That is, it is determined whether or not the last row has been reached. If n = j + 1 (NO in step S23), the process returns to step S12. If n = j + 1 (YES in step S23), n is incremented in step S24 and the process is returned to step S12.
In this way, each drive line M and sensing line N can be scanned, the amount of key Ky pressed when the voltage value reaches the reference value Th0 is measured in a short cycle (every four scans), and the pressing speed can be calculated. it can.

図8は、時間経過と任意のキーKyに生じる電圧との関係、及び上述したパラメータF0、F1、タイマカウンタTcの変化を示すグラフである。
図8(a)に示すように、任意のキーKyが押下されると、このキーKyに生じる電圧が徐々に増加し、その後キーが離されると徐々に低下するように変化する。時刻t31にて電圧が基準値Th0に達すると、図8(b)に示すように、パラメータF0を「0」から「1」に切り替える。即ち、図6のステップS15の処理が実行される。
FIG. 8 is a graph showing the relationship between the passage of time and the voltage generated in an arbitrary key Ky, and changes in the parameters F0 and F1 and the timer counter Tc described above.
As shown in FIG. 8A, when an arbitrary key Ky is pressed, the voltage generated in this key Ky gradually increases, and then when the key is released, the voltage gradually decreases. When the voltage reaches the reference value Th0 at time t31, the parameter F0 is switched from "0" to "1" as shown in FIG. 8B. That is, the process of step S15 of FIG. 6 is executed.

時刻t32にて電圧が第1閾値Th1に達すると、図8(d)に示すように、タイマカウンタTcがカウントを開始する。即ち、図7のステップS56の処理が実行される。
時刻t33にて電圧が第2閾値Th2に達すると、図8(c)、(d)に示すように、パラメータF1を「0」から「1」に切り替える。更に、タイマカウンタTcがカウントを終了する。即ち、図7のステップS59の処理が実行される。このときのタイマカウント値X1は、キーKyの押下量が第1閾値Th1から第2閾値Th2に達するまでの所要時間を示すから、キーKyの押下速度に対応する。このタイマカウント値は図4に示す出力インターフェース43よりホストコンピュータ16に出力される。
When the voltage reaches the first threshold Th1 at time t32, the timer counter Tc starts counting as shown in FIG. 8D. That is, the process of step S56 of FIG. 7 is executed.
When the voltage reaches the second threshold value Th2 at time t33, the parameter F1 is switched from "0" to "1" as shown in FIGS. 8C and 8D. Further, the timer counter Tc ends the count. That is, the process of step S59 in FIG. 7 is executed. Since the timer count value X1 at this time indicates the time required for the key pressing amount to reach the first threshold Th1 to the second threshold Th2, it corresponds to the pressing speed of the key Ky. This timer count value is output to the host computer 16 from the output interface 43 shown in FIG.

時刻t34にて電圧が基準値Th0未満まで低下すると、パラメータF0、F1をそれぞれ「0」とする。即ち、図6のステップS14の処理が実行される。次に、時刻t35にてキーKyが再度押下され押下量が基準値Th0に達するまで維持される。こうして、タイマカウント値X1が求められ、ホストコンピュータ16に送信されるので、該ホストコンピュータ16では、キーKyを押下したときの押下速度を演算することができる。 When the voltage drops below the reference value Th0 at time t34, the parameters F0 and F1 are set to "0", respectively. That is, the process of step S14 of FIG. 6 is executed. Next, at time t35, the key Ky is pressed again and the pressing amount is maintained until the reference value Th0 is reached. In this way, the timer count value X1 is obtained and transmitted to the host computer 16, so that the host computer 16 can calculate the pressing speed when the key Ky is pressed.

次に、上記の処理を実施したことによる、キーKyのスキャンタイミングと電圧の変化について図9に示すグラフを参照して説明する。
図9は、キーKy(1,1)が押下されたときのスキャンのタイミングと、押下により生じる電圧の変化を示す特性図である。図6のステップS17の処理でL=3としたことにより、3回のインターバル(即ち、4回毎)に、キーKy(1,1)のスキャンが実施されることになる。このため、図9に示すように時刻t2、t3、・・・t22、t23のタイミングでスキャンが実施されている。前述した図5に示したスキャン周期と対比して、スキャン周期が短くなっていることが理解される。このため、図9に示す時刻t2にて電圧が基準値Th0に達し、時刻t7にて電圧が第1閾値Th1に達し、更に、時刻t22にて電圧が第2閾値Th2に達したことを検出できる。
Next, the scan timing of the key Ky and the change in voltage due to the above processing will be described with reference to the graph shown in FIG.
FIG. 9 is a characteristic diagram showing the scanning timing when the key Ky (1,1) is pressed and the change in voltage caused by the pressing. By setting L = 3 in the process of step S17 of FIG. 6, the key Ky (1,1) is scanned at three intervals (that is, every four times). Therefore, as shown in FIG. 9, the scan is performed at the timings t2, t3, ... T22, and t23. It is understood that the scan cycle is shorter than the scan cycle shown in FIG. 5 described above. Therefore, it is detected that the voltage reaches the reference value Th0 at the time t2 shown in FIG. 9, the voltage reaches the first threshold value Th1 at the time t7, and the voltage reaches the second threshold value Th2 at the time t22. it can.

このため、キーKy(1,1)の押下量が第1閾値Th1に達してから第2閾値Th2となるまでの時間ΔTを高精度に検出することが可能となる。ひいては、キーKy(1,1)を押下したときの押下速度を高精度に演算することが可能となる。 Therefore, it is possible to detect with high accuracy the time ΔT from when the pressing amount of the key Ky (1,1) reaches the first threshold value Th1 to when it reaches the second threshold value Th2. As a result, it is possible to calculate the pressing speed when the key Ky (1,1) is pressed with high accuracy.

このようにして、第1実施形態に係る静電容量式キーボード装置10では、複数のキーKyを順繰りにスキャンし、一のキーKy(上述の例では、キーKy(1,1))の押下量が基準値Th0に達したことが検出された場合には、このキーKyについて、スキャン周期を短くしている。具体的には、4回のスキャン毎にこのキーKyのスキャンを実施している。従って、押下量検出の分解能が向上し、キーKyの押下量が第1閾値Th1に達した時刻、及び第2閾値Th2に達した時刻を高精度に検出することができる。その結果、押下速度を高精度に演算でき、MIDI鍵盤として用いる場合に極めて有用である。 In this way, in the capacitive keyboard device 10 according to the first embodiment, a plurality of key Kys are scanned in sequence, and one key Ky (in the above example, the key Ky (1,1)) is pressed. When it is detected that the amount has reached the reference value Th0, the scan cycle is shortened for this key Ky. Specifically, this key Ky scan is performed every four scans. Therefore, the resolution of pressing amount detection is improved, and the time when the pressing amount of the key Ky reaches the first threshold value Th1 and the time when the pressing amount reaches the second threshold value Th2 can be detected with high accuracy. As a result, the pressing speed can be calculated with high accuracy, which is extremely useful when used as a MIDI keyboard.

また、キーKyの押下量が第2閾値Th2に達した場合には、その後、このキーKyについて高速スキャン内の電圧の測定並びにカウンタタイマのインクリメントを行わない。即ち、キーKyの押下量(電圧値)が第2閾値Th2に達した場合には、図7のステップS57でYES判定となり、その後、ステップS59の処理でパラメータF1が「1」に設定される。このため、次回のスキャンでは、ステップS53の処理でYES判定となり、ステップS54の電圧の測定並びにステップS56のカウントタイマのインクリメントを行わない。従って、不要な演算が行われることを防止でき、演算負荷を軽減できる。
次に、キーKyが離され押下量が減っても、パラメータF1が「1」に設定されているので、上記状態が維持される。更に、キーKyの押下量が基準値Th0未満まで一旦低下し、再度基準値Th0に達するまで維持される。
Further, when the pressing amount of the key Ky reaches the second threshold value Th2, the voltage in the high-speed scan and the counter timer are not incremented thereafter for this key Ky. That is, when the pressing amount (voltage value) of the key Ky reaches the second threshold value Th2, a YES determination is made in step S57 of FIG. 7, and then the parameter F1 is set to "1" in the process of step S59. .. Therefore, in the next scan, a YES determination is made in the process of step S53, and the voltage measurement in step S54 and the count timer in step S56 are not incremented. Therefore, it is possible to prevent unnecessary calculation from being performed and reduce the calculation load.
Next, even if the key Ky is released and the pressing amount is reduced, the parameter F1 is set to "1", so that the above state is maintained. Further, the amount of key Ky pressed is once reduced to less than the reference value Th0, and is maintained until the reference value Th0 is reached again.

[第2実施形態の説明]
次に、本発明の第2実施形態について説明する。装置構成は、図1、図4に示したものと同様であるので、構成説明を省略する。第2実施形態では、前述した第1閾値Th1、第2閾値Th2に加えて、第2閾値Th2よりも大きい第3閾値Th3を設定している点で、前述した第1実施形態と相違する。即ち、キーKyの押下量の閾値を3以上設定している。
[Explanation of the second embodiment]
Next, the second embodiment of the present invention will be described. Since the apparatus configuration is the same as that shown in FIGS. 1 and 4, the description of the configuration will be omitted. The second embodiment is different from the first embodiment described above in that a third threshold value Th3 larger than the second threshold value Th2 is set in addition to the first threshold value Th1 and the second threshold value Th2 described above. That is, the threshold value of the pressing amount of the key Ky is set to 3 or more.

図10は、キーKy(1,1)の押下量が基準値Th0に達し、更に、第1閾値Th1,第2閾値Th2、第3閾値Th3に達したときの、スキャンタイミングを示すグラフである。具体的には、時刻t2にて基準値Th0に達し、時刻t7にて第1閾値Th1に達し、時刻t14にて第2閾値Th2に達し、時刻t22にて第3閾値Th3に達した場合を示している。 FIG. 10 is a graph showing the scan timing when the pressing amount of the key Ky (1,1) reaches the reference value Th0 and further reaches the first threshold Th1, the second threshold Th2, and the third threshold Th3. .. Specifically, when the reference value Th0 is reached at time t2, the first threshold value Th1 is reached at time t7, the second threshold value Th2 is reached at time t14, and the third threshold value Th3 is reached at time t22. Shown.

この場合には、時刻t7〜t14までの時間ΔT1、時刻t14〜t22までの時間ΔT2、及び時刻t7〜t22までの時間ΔT3を検出できる。即ち、複数の閾値間の所要時間を測定できる。従って、時間ΔT1、ΔT2、ΔT3のうちのいずれか一つを選択して押下速度を求めることができる。 In this case, the time ΔT1 from time t7 to t14, the time ΔT2 from time t14 to t22, and the time ΔT3 from time t7 to t22 can be detected. That is, the time required between a plurality of threshold values can be measured. Therefore, the pressing speed can be obtained by selecting any one of the times ΔT1, ΔT2, and ΔT3.

本発明の第2実施形態により、例えば、押下量がTh0→Th1→Th2→Th3の順に大きくなり、その後、Th1とTh2の間の押下量に戻され、再度Th2→Th3を超えるように変化することが有る。このような場合には、Th2とTh3との間の時間であるΔT2を用いて押下速度を求めることにより、アコースティックピアノの連打感を表現することが可能となる。 According to the second embodiment of the present invention, for example, the pressing amount increases in the order of Th0 → Th1 → Th2 → Th3, then is returned to the pressing amount between Th1 and Th2, and changes so as to exceed Th2 → Th3 again. There are times. In such a case, it is possible to express the feeling of repeated striking of an acoustic piano by obtaining the pressing speed using ΔT2, which is the time between Th2 and Th3.

このように、第2実施形態に係る静電容量式キーボード装置では、第1、第2閾値に加えて、第3閾値Th3を設定することにより、より汎用性に富む押下速度の演算が可能になる。このため、MIDI機器用の鍵盤として用いる場合には、楽器の種別に応じてより楽器自体の音源に近づけた音色を出力することが可能となる。 As described above, in the capacitive keyboard device according to the second embodiment, by setting the third threshold value Th3 in addition to the first and second threshold values, it is possible to calculate the pressing speed more versatilely. Become. Therefore, when used as a keyboard for a MIDI device, it is possible to output a timbre closer to the sound source of the musical instrument itself according to the type of the musical instrument.

[第3実施形態の説明]
次に、本発明の第3実施形態について説明する。装置構成は、図1、図4に示したものと同様であるので、構成説明を省略する。第3実施形態では、一のキーKyが押下され押下速度を演算しているときに、他のキーKyが押下された場合の、スキャン順序を変更する。
[Explanation of Third Embodiment]
Next, a third embodiment of the present invention will be described. Since the apparatus configuration is the same as that shown in FIGS. 1 and 4, the description of the configuration will be omitted. In the third embodiment, the scanning order is changed when another key Ky is pressed while one key Ky is pressed and the pressing speed is calculated.

キーKy(1,1)、Ky(1,2)の2キーが押下され、押下量が基準値Th0に達した場合には、スキャン順序は以下のようになる。
Ky(1,1)、Ky(1,2)、Ky(1,3)、Ky(1,1)、Ky(1,2)、Ky(1,4)、Ky(1,5)、Ky(1,6)、Ky(1,1)、Ky(1,2)、・・・Ky(2,1)、Ky(1,1)、Ky(1,2)、Ky(2,2)、Ky(2,3)、Ky(2,4)、Ky(1,1)、Ky(1,2)、・・・Ky(m,n)
つまり、複数のキーKyが押下された場合には、これ以外のキーKyが3回スキャンされる毎に、押下されたキーKyのスキャンを実行する。こうすることにより、複数のキーKyが押下された場合でも、押下されたキーKyのスキャン周期を短くして、高精度な押下速度演算を行うことができる。
When the two keys Ky (1,1) and Ky (1,2) are pressed and the pressing amount reaches the reference value Th0, the scanning order is as follows.
Ky (1,1), Ky (1,2), Ky (1,3), Ky (1,1), Ky (1,2), Ky (1,4), Ky (1,5), Ky (1,6), Ky (1,1), Ky (1,2), ... Ky (2,1), Ky (1,1), Ky (1,2), Ky (2,2) , Ky (2,3), Ky (2,4), Ky (1,1), Ky (1,2), ... Ky (m, n)
That is, when a plurality of key Kys are pressed, the pressed key Ky is scanned every time the other keys Ky are scanned three times. By doing so, even when a plurality of key Kys are pressed, the scan cycle of the pressed keys Ky can be shortened, and highly accurate pressing speed calculation can be performed.

以上、本発明の静電容量式キーボード装置を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。 Although the capacitive keyboard device of the present invention has been described above based on the illustrated embodiment, the present invention is not limited to this, and the configuration of each part is an arbitrary configuration having the same function. Can be replaced with.

例えば、上記した実施形態では、各ドライブラインMと各センシングラインNの交差点にそれぞれキーKyが配置される構成を示したが、本発明は、これに限定されるものではなく、交差点にキーKyが配置されていない箇所が存在しても良い。また、ドライブラインMとセンシングラインNの数は同数であってもよい。即ち、i=jとすることもできる。 For example, in the above-described embodiment, the key Ky is arranged at the intersection of each drive line M and each sensing line N, but the present invention is not limited to this, and the key Ky is not limited to this. There may be a place where is not arranged. Further, the number of drive lines M and the number of sensing lines N may be the same. That is, i = j can also be set.

更に、上述した実施形態では、センシング回路12に設ける2つの抵抗R1、R2の抵抗値が同一である例について説明したが、本発明はこれに限定されず、異なる抵抗値としてもよい。 Further, in the above-described embodiment, an example in which the resistance values of the two resistors R1 and R2 provided in the sensing circuit 12 are the same has been described, but the present invention is not limited to this, and different resistance values may be used.

10 静電容量式キーボード装置
11 ドライブ回路
12 センシング回路
15 制御回路
16 ホストコンピュータ
21 基板
22 ハウジング
23 コイルスプリング
24 ラバー
25 プランジャ
26 キートップ
31 マルチプレクサ
32 ピークホールド回路
33 A/D変換回路
41 主制御部
42 記憶制御部
43 出力インターフェース
44 記憶部
Q1,Q2 電極
R1 抵抗
R2 抵抗
SW スイッチ
10 Capacitive keyboard device 11 Drive circuit 12 Sensing circuit 15 Control circuit 16 Host computer 21 Board 22 Housing 23 Coil spring 24 Rubber 25 Plunger 26 Key top 31 multiplexer 32 Peak hold circuit 33 A / D conversion circuit 41 Main control unit 42 Memory control unit 43 Output interface 44 Storage unit Q1, Q2 Electrode R1 Resistance R2 Resistance SW switch

Claims (4)

複数のドライブライン、及び前記ドライブラインと交差する複数のセンシングラインと、
前記各ドライブラインと各センシングラインとの交差点に設けられたキーと、
前記各キーに設けられ、該キーの押下量に応じて前記ドライブラインとセンシングラインとの間の静電容量が変化する静電容量素子と、
各キーをスキャンし、前記静電容量素子の静電容量変化に基づいて、キーの押下量を検出する押下量検出部と、
前記押下量検出部にて検出される押下量が、予め設定した基準値に達した場合に、このキーのスキャン周期を短くする高速スキャンを実施するように制御する入力制御部と、
前記基準値よりも大きい第1閾値、及び前記第1閾値よりも大きい第2閾値が設定され、キーの押下量が第1閾値に達してから、第2閾値に達するまでの所要時間を測定する所要時間測定部と、を備え、
前記入力制御部は、
一のキーの押下量が前記第2閾値に達した場合には、前記一のキーの押下量が前記基準値未満となるまで、前記一のキーによる前記高速スキャンの実施を停止するように制御すること
を特徴とする静電容量式キーボード装置。
A plurality of drive lines and a plurality of sensing lines intersecting the drive lines,
Keys provided at the intersection of each drive line and each sensing line,
A capacitance element provided on each of the keys and whose capacitance between the drive line and the sensing line changes according to the amount of pressing the key.
A pressing amount detection unit that scans each key and detects the pressing amount of the key based on the change in capacitance of the capacitance element.
An input control unit that controls to perform a high-speed scan that shortens the scan cycle of this key when the pressing amount detected by the pressing amount detection unit reaches a preset reference value.
A first threshold value larger than the reference value and a second threshold value larger than the first threshold value are set, and the time required from when the key press amount reaches the first threshold value to when the second threshold value is reached is measured. Equipped with a required time measurement unit
The input control unit
When the amount of pressing one key reaches the second threshold value, control is performed so that the execution of the high-speed scan by the one key is stopped until the amount of pressing one key becomes less than the reference value. capacitive keyboard apparatus characterized by.
前記入力制御部は、全てのキーの押下量が前記基準値に達していない場合には、全てのキーを順繰りにスキャンし、一のキーの押下量が前記基準値に達した場合には、前記一のキーについて、前記高速スキャンを実施すること
を特徴とする請求項1に記載の静電容量式キーボード装置。
The input control unit scans all the keys in order when the pressing amount of all the keys does not reach the reference value, and when the pressing amount of one key reaches the reference value, the input control unit scans all the keys in order. The capacitive keyboard device according to claim 1 , wherein the high-speed scanning is performed on the one key.
前記入力制御部は、押下量が前記基準値に達するキーが複数存在する場合には、この複数のキー全てについて、前記高速スキャンを実施すること
を特徴とする請求項2に記載の静電容量式キーボード装置。
The capacitance according to claim 2, wherein when there are a plurality of keys whose pressing amount reaches the reference value, the input control unit performs the high-speed scan on all of the plurality of keys. Type keyboard device.
前記キーの押下量の閾値を3以上設定し、前記所要時間測定部は、複数の閾値間の所要時間を測定すること
を特徴とする請求項1〜3のいずれか1項に記載の静電容量式キーボード装置。
The capacitance according to any one of claims 1 to 3 , wherein a threshold value for the amount of pressing the key is set to 3 or more, and the required time measuring unit measures the required time between a plurality of threshold values. Capacitive keyboard device.
JP2017057121A 2017-03-23 2017-03-23 Capacitive keyboard device Active JP6789161B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017057121A JP6789161B2 (en) 2017-03-23 2017-03-23 Capacitive keyboard device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017057121A JP6789161B2 (en) 2017-03-23 2017-03-23 Capacitive keyboard device

Publications (2)

Publication Number Publication Date
JP2018160110A JP2018160110A (en) 2018-10-11
JP6789161B2 true JP6789161B2 (en) 2020-11-25

Family

ID=63796678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017057121A Active JP6789161B2 (en) 2017-03-23 2017-03-23 Capacitive keyboard device

Country Status (1)

Country Link
JP (1) JP6789161B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4770539B2 (en) * 2006-03-24 2011-09-14 ヤマハ株式会社 Electronic musical instruments
JP5557165B2 (en) * 2011-03-23 2014-07-23 株式会社デンソー Input signal processor
JP6187043B2 (en) * 2013-08-29 2017-08-30 富士通株式会社 Touch detection device
JP2015090727A (en) * 2013-11-04 2015-05-11 株式会社デンソー Electrostatic capacitance type switch device
JP2015216611A (en) * 2014-05-12 2015-12-03 東プレ株式会社 Input apparatus

Also Published As

Publication number Publication date
JP2018160110A (en) 2018-10-11

Similar Documents

Publication Publication Date Title
US5790107A (en) Touch sensing method and apparatus
US20090046827A1 (en) Time interval measurement for capacitive detection
US20080238448A1 (en) Capacitance sensing for percussion instruments and methods therefor
US9921668B1 (en) Touch panel controller integrated with host processor for dynamic baseline image update
CN101369195A (en) Power efficient capacitance detection method and module
JP2016532228A5 (en)
JP2009531709A (en) Control circuit for pressure sensitive sensor array and related method
JP2011507121A5 (en)
CN106558335B (en) Memory driving device and method
CN109313518A (en) Piezoelectric sensor element detection
JP6420661B2 (en) Capacitive keyboard
WO2014124415A1 (en) Touch panel apparatus and methods
CN101650377A (en) Signal measurement system and method thereof
JP6789161B2 (en) Capacitive keyboard device
US20130222330A1 (en) Method and system for selectively sampling data from resistive touch panels
TWI780222B (en) Electrostatic capacitive keyboard device
US20140077814A1 (en) Method and system for testing matrices and method for controlling voltage clocks
CN110908520B (en) Electrostatic capacitive keyboard
CN110162210A (en) Capacitive sensing device, the preparation method of touch threshold and its bearing calibration
CN110555350A (en) Elastic wave signal calibration device and method
JP2006155608A (en) Identification method for touch control sensing device
US20020181748A1 (en) Surface shape recognition sensor device
CN110162208B (en) Method for correcting measurement threshold of capacitive sensing device and capacitive sensing device
TW201935209A (en) Capacitive sensor device and method for obtaining a reference level thereof
CN110162209B (en) Capacitive sensing device, environmental event detection method and correction time judgment method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201102

R150 Certificate of patent or registration of utility model

Ref document number: 6789161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250