JP6675565B1 - 量子計算素子 - Google Patents

Abstract

電極の数をより少なくした量子計算素子を提供する。量子計算素子は、平面視において少なくとも２つの単位格子を形成するように配置され、それぞれ電磁的状態によって量子ビットを構成する複数の超電導線路と、複数の超電導線路の交差箇所に設けられ、２つの量子ビットを相互作用させる複数の第１カプラと、少なくとも２つの単位格子のうち異なる単位格子に含まれる２つの量子ビットを相互作用させる複数の第２カプラと、複数の超電導線路、複数の第１カプラ及び複数の第２カプラのいずれかに電気的に接続される複数の電極と、を備え、複数の第２カプラの少なくとも一部は、複数の電極のいずれにも電気的に接続されていない。

Description

本発明は、量子計算素子に関する。

近年、ループ状の超電導線路によって、電流の周回方向を２つの量子状態とする量子ビットを構成し、量子ビットを相互作用させた後、周回方向の違いを超伝導量子干渉計(superconducting quantum interference device, SQUID)によって測定する量子コンピュータが研究されている。このような量子コンピュータでは、量子ビット間の相互作用をカプラによって制御することがある。

例えば下記非特許文献１には、２つの量子ビット間の相互作用の強さを制御することができるカプラが開示されている。

R. Harris、他９名、"Compound Josephson-junction coupler for flux qubits with minimal crosstalk"、Physical Review B, 80, 052506 (2009)

カプラは、相互作用の強さを制御する信号を入力するための電極に電気的に接続されている。ここで、超電導線路及びカプラは、フォトリソグラフィによって微細に形成することができるが、その電極は外部から電気信号を入れる配線とコンタクト可能なサイズとするため、比較的大きな面積で形成する必要がある。

量子計算素子を基板上に形成する場合、素子の大きさが電極の数に支配され、超電導線路及びカプラを微細に形成しても、基板の大きさを小さくできないことがある。そのため、超電導線路及びカプラを微細化しても、量子計算素子を超電導状態に保つための冷却効率が向上しないことがある。

そこで、本発明は、電極の数をより少なくした量子計算素子を提供する。

本発明の一態様に係る量子計算素子は、平面視において少なくとも２つの単位格子を形成するように配置され、それぞれ電磁的状態によって量子ビットを構成する複数の超電導線路と、複数の超電導線路の交差箇所に設けられ、２つの量子ビットを相互作用させる複数の第１カプラと、少なくとも２つの単位格子のうち異なる単位格子に含まれる２つの量子ビットを相互作用させる複数の第２カプラと、複数の超電導線路、複数の第１カプラ及び複数の第２カプラのいずれかに電気的に接続される複数の電極と、を備え、複数の第２カプラの少なくとも一部は、複数の電極のいずれにも電気的に接続されていない。

この態様によれば、異なる単位格子に含まれる２つの量子ビットを相互作用させる複数の第２カプラの少なくとも一部に電極を接続しないことで、全ての第２カプラに電極を接続する場合に比べて電極の数をより少なくすることができ、量子計算素子を小面積化できる。これにより、量子計算素子を超電導状態に保つ冷却効率を高めることができる。

上記態様において、異なる単位格子に含まれる２つの量子ビットの一方を構成する第１超電導線路は、平面視において時計回り又は反時計回りに周回する第１ループを含み、異なる単位格子に含まれる２つの量子ビットの他方を構成する第２超電導線路は、平面視において第１ループと同じ方向に周回する第２ループを含み、第２カプラは、第１ループと対向して、平面視において時計回り又は反時計回りに周回する第１カプラループ及び第２ループと対向して、平面視において第１カプラループと同じ方向に周回する第２カプラループを含んでもよい。

この態様によれば、異なる単位格子に含まれる２つの超電導線路により構成される２つの量子ビットを、互いに同じ状態とすることができる。

上記態様において、異なる単位格子に含まれる２つの量子ビットの一方を構成する第１超電導線路は、平面視において時計回り又は反時計回りに周回する第１ループを含み、異なる単位格子に含まれる２つの量子ビットの他方を構成する第２超電導線路は、平面視において第１ループと反対方向に周回する第２ループを含み、第２カプラは、第１ループと対向して時計回り又は反時計回りに周回する第１カプラループ及び第２ループと対向して第１カプラループと反対方向に周回する第２カプラループを含んでもよい。

この態様によれば、異なる単位格子に含まれる２つの超電導線路により構成される２つの量子ビットを、互いに同じ状態とすることができる。

上記態様において、異なる単位格子に含まれる２つの量子ビットの一方を構成する第１超電導線路は、平面視において時計回り又は反時計回りに周回する第１ループを含み、異なる単位格子に含まれる２つの量子ビットの他方を構成する第２超電導線路は、平面視において第１ループと同じ方向に周回する第２ループを含み、第２カプラは、第１ループと対向して時計回り又は反時計回りに周回する第１カプラループ及び第２ループと対向して第１カプラループと反対方向に周回する第２カプラループを含んでもよい。

この態様によれば、異なる単位格子に含まれる２つの超電導線路により構成される２つの量子ビットを、互いに反対の状態とすることができる。

上記態様において、複数の超電導線路は、ニューラルネットワークの複数のニューロンを構成し、複数の第１カプラは、複数のニューロンの間の結合係数を制御してもよい。

この態様によれば、任意の結合係数を有するニューラルネットワークを構成することができる。

上記態様において、複数の超電導線路は、第１方向に延伸する第１の複数の超電導線路及び第１方向と交差する第２方向に延伸する第２の複数の超電導線路を含み、第１の複数の超電導線路は、ニューラルネットワークの入力層のニューロンを構成し、第２の複数の超電導線路は、ニューラルネットワークの隠れ層又は出力層のニューロンを構成してもよい。

この態様によれば、任意の数の隠れ層を有するニューラルネットワークを構成することができる。

上記態様において、第２の複数の超電導線路は、入力層のニューロンに入力されるデータを修正したトレーニングデータを出力する層のニューロンを構成してもよい。

この態様によれば、学習済みのニューラルネットワークの性能を評価するために用いることができるトレーニングデータの生成を、ニューラルネットワークのフォワードプロパゲーションと同時に行うことができ、メモリ容量やバス帯域を別途確保することなく、トレーニングデータの生成を行うことができる。

上記態様において、ニューラルネットワークは、トレーニングデータを用いて性能が評価されてもよい。

この態様によれば、予め用意したトレーニングデータの一部をテスト用に残す必要がなくなり、ニューラルネットワークの学習に用いることができるデータ数を増やすことができる。

上記態様において、入力層のニューロンを構成する第１の複数の超電導線路及び第１隠れ層のニューロンを構成する第２の複数の超電導線路は、第１単位格子において交差し、第１隠れ層のニューロンを構成する第２の複数の超電導線路及び第２隠れ層のニューロンを構成する第１の複数の超電導線路は、第１単位格子に隣接する第２単位格子において交差し、入力層のニューロンを構成する第１の複数の超電導線路及び第３隠れ層のニューロンを構成する第２の複数の超電導線路は、第１単位格子に隣接する第３単位格子において交差してもよい。

この態様によれば、層をまたいでニューロンが結合するニューラルネットワークを構成することができる。

本発明によれば、電極の数をより少なくした量子計算素子を提供することができる。

本発明の実施形態に係る量子計算システムの概要を示す図である。 本実施形態に係る量子計算素子の３つの超電導線路、第１カプラ及び第２カプラの概要を示す図である。 本実施形態に係る量子計算素子の２つの超電導線路及び第１カプラを示す図である。 本実施形態に係る量子計算素子の１つの超電導線路を示す図である。 本実施形態に係る量子計算素子により構成されるニューラルネットワークの第１例を示す図である。 本実施形態に係る量子計算素子の第１例の概要を示す図である。 本実施形態に係る量子計算素子の１つの単位格子を示す図である。 本実施形態に係る量子計算素子の第２カプラによる相互作用の強さとフラックスの数の関係を示す図である。 本実施形態に係る量子計算素子の第２カプラによる相互作用の第１例を示す図である。 本実施形態に係る量子計算素子の第２カプラによる相互作用の第２例を示す図である。 本実施形態に係る量子計算素子の２つの超電導線路及び第２カプラを示す図である。 従来例に係る量子計算素子の２つの超電導線路及び第２カプラを示す図である。 本実施形態に係る量子計算素子の２つの超電導線路及び第２カプラの第１例の第１層を示す図である。 本実施形態に係る量子計算素子の２つの超電導線路及び第２カプラの第１例の第２層を示す図である。 本実施形態に係る量子計算素子の２つの超電導線路及び第２カプラの第１例の第３層を示す図である。 本実施形態に係る量子計算素子の２つの超電導線路及び第２カプラの第１例の第４層を示す図である。 本実施形態に係る量子計算素子の２つの超電導線路及び第２カプラの第２例の第１層を示す図である。 本実施形態に係る量子計算素子の２つの超電導線路及び第２カプラの第２例の第２層を示す図である。 本実施形態に係る量子計算素子の２つの超電導線路及び第２カプラの第２例の第３層を示す図である。 本実施形態に係る量子計算素子の２つの超電導線路及び第２カプラの第２例の第４層を示す図である。 本実施形態に係る量子計算素子の２つの超電導線路及び第２カプラの第３例の第１層を示す図である。 本実施形態に係る量子計算素子の２つの超電導線路及び第２カプラの第３例の第２層を示す図である。 本実施形態に係る量子計算素子の２つの超電導線路及び第２カプラの第３例の第３層を示す図である。 本実施形態に係る量子計算素子の２つの超電導線路及び第２カプラの第３例の第４層を示す図である。 本実施形態に係る量子計算素子の１つの超電導線路の動作例を示す図である。 本実施形態に係る量子計算素子により構成されるニューラルネットワークの第２例を示す図である。 本実施形態に係る量子計算素子により構成されるニューラルネットワークの第２例の動作例を示す図である。 本実施形態に係る量子計算素子の第２例の概要を示す図である。 本実施形態に係る量子計算素子の第３例の概要を示す図である。 本実施形態に係る量子計算素子により構成されるニューラルネットワークの第３例を示す図である。 本実施形態に係る量子計算素子の第４例の概要を示す図である。 本実施形態に係る量子計算システムにより実行される処理のフローチャートである。

添付図面を参照して、本発明の実施形態について説明する。なお、各図において、同一の符号を付したものは、同一又は同様の構成を有する。

図１は、本発明の実施形態に係る量子計算システム１００の概要を示す図である。量子計算システム１００は、量子コンピュータ１及び古典コンピュータ２０を含む。ここで、量子コンピュータ１は、量子効果を積極的に利用した計算機であり、例えば量子断熱計算を行う計算機であってよい。また、古典コンピュータ２０は、量子効果を積極的に利用することなく、古典的な自然法則に基づいて動作する計算機であり、例えばノイマン型コンピュータであってよい。

量子コンピュータ１は、量子計算素子１０を備える。量子計算素子１０は、複数の量子ビットを構成する複数の超電導線路と、２つの量子ビットを相互作用させる複数のカプラとを備える。量子計算素子１０は、超電導線路及びカプラを形成する材料の超電導転移温度以下に冷却された状態で使用される。そのため、量子コンピュータ１は、量子計算素子１０の他に、冷却機構を備える。

量子コンピュータ１は、電気信号を伝搬するケーブル(同軸ケーブル等)、ＬＡＮ（Local Area Network）やインターネット等の通信ネットワークＮを介して古典コンピュータ２０と接続され、古典コンピュータ２０による設定に従って動作する。例えば、古典コンピュータ２０は、複数の量子ビットの間の相互作用の強さを設定する。量子コンピュータ１は、量子コンピュータ１とは異なるチップに形成され、そのチップ上に構成された信号源から出力される信号で制御してもよい。その際、異なるチップ及び配線は、室温におかれる場合や量子計算素子とは異なる温度環境におかれる場合がある。例えば、液体ヘリウム温度の環境(約４．２Ｋ)に置かれ、配線で１０ｍＫ以下の温度に設置された量子計算素子のチップと接続する場合もある。

図２は、本実施形態に係る量子計算素子１０の３つの超電導線路、第１カプラ及び第２カプラの概要を示す図である。同図では、複数の超電導線路として「格子Ｂの量子ビット１（Horizontal qubit）」、「格子Ａの量子ビット２（Horizontal qubit）」及び「格子Ａの量子ビット３（Vertical qubit）」を示している。ここで、「格子Ａ」及び「格子Ｂ」は、異なる単位格子を表す。「格子Ｂの量子ビット１（Horizontal qubit）」、「格子Ａの量子ビット２（Horizontal qubit）」及び「格子Ａの量子ビット３（Vertical qubit）」は、それぞれSQUIDから出発してSQUIDに戻る超電導線路で構成されている。複数の超電導線路は、複数の異なる層に形成された線路によって構成されてよく、本例では、層の違いをハッチングの違いによって図示し、複数の超電導線路を平面視した場合を図示している。また、本例では、SQUIDに含まれるジョセフソン接合を黒塗りの四角で図示している。

量子ビットの量子状態は、超電導線路を流れる電流の周回方向によって表されてよい。ここで、超電導線路を流れる電流の周回方向は、SQUIDから出発してSQUIDに戻る経路を流れる電流の方向で定義される。

「格子Ｂの量子ビット１（Horizontal qubit）」には、「量子ビット１のreadout SQUID」が設けられている。「量子ビット１のreadout SQUID」によって、「格子Ｂの量子ビット１（Horizontal qubit）」の電流の周回方向、すなわち量子状態が読み取られる。同様に、「格子Ａの量子ビット２（Horizontal qubit）」には、「量子ビット２のreadout SQUID」が設けられており、「格子Ａの量子ビット３（Vertical qubit）」には、「量子ビット３のreadout SQUID」が設けられている。

本例では、「格子Ａの量子ビット２（Horizontal qubit）」及び「格子Ａの量子ビット３（Vertical qubit）」の交差箇所に「Variable coupler」が設けられている。「Variable coupler」は、本発明の第１カプラに相当する。「Variable coupler」は、磁場印加用の配線を有し、「格子Ａの量子ビット２（Horizontal qubit）」及び「格子Ａの量子ビット３（Vertical qubit）」の相互作用の強さを制御することができる。

また、本例では、「格子Ｂの量子ビット１（Horizontal qubit）」及び「格子Ａの量子ビット２（Horizontal qubit）」の間に「Static coupler」が設けられている。「Static coupler」は、本発明の第２カプラに相当する。「Static coupler」は、磁場印加用の配線を有さず、「格子Ｂの量子ビット１（Horizontal qubit）」及び「格子Ａの量子ビット２（Horizontal qubit）」を固定の強さで相互作用させる。

なお、図２に示した超電導線路のレイアウトは一例にすぎず、平面視において四角形だけでなく、リング状、円形等他のレイアウトであってもよい。超電導線路は、β_Ｌ＝２π×Ｌ×I_Ｃ／Φ_０の値が、２〜１０となるように設計されていればよく、好ましくはβ_Ｌが３〜８となるように設計されていてよい。ここで、Ｌは超電導線路のインダクタンスであり、I_Ｃはジョセフソン接合の閾値電流であり、Φ_０は磁束量子（Φ_０＝ｈ／２ｅ＝２．０６７×１０^−１５Ｗｂ）である。なお、β_Ｌが小さいと、超電導線路を流れる周回電流の向きの制御が容易となるものの、熱擾乱に弱くなるため、量子状態の安定性が低くなる。また、I_Ｃは量子ビット作製プロセスと、ジョセフソン接合の面積で定まる量である。例えば、I_Ｃ＝５．３uＡとなるようなジョセフソン接合と、Ｌ＝２６０ｐＨとなるような線路で量子ビットを作製すると、β_Ｌは４．２となる。

なお、量子ビットはI_Ｃが低くなるようにジョセフソン接合の面積を小さく作ることが一般的だが、readout SQUIDについてはI_Ｃが低い必要性はなく、量子ビットよりも面積が大きいジョセフソン接合で作製されてよい。例えば、readout SQUIDのI_Ｃは、３０uＡ程度であってよい。

図３は、本実施形態に係る量子計算素子１０の２つの超電導線路及び第１カプラを示す図である。同図では、２つの超電導線路として「Vertical qubit」及び「Horizontal qubit」を示し、第１カプラとして「Variable coupler」を示している。同図では、２つの超電導線路を省略して直線として図示しているが、図２を用いて説明したように、２つの超電導線路は、SQUIDから出発してSQUIDに戻る超電導線路で構成されている。

２つの超電導線路は、それぞれ「Ring for applying h-bias」と示された磁場印加のためのリングと、「Ring for coupling with neighboring lattice」と示された第２カプラと相互作用するためのリングと、「Ring for coupling with neighboring qubit」と示された第１カプラと相互作用するためのリングと、「Ring for coupling with QFP」と示された磁束量子パラメトロン（Quantum Flux Parametron; QFP）と相互作用するためのリングとを含む。なお、量子ビットは、SQUIDを出発し、描かれたリングを経て、SQUIDに戻る経路を描く構造となっている。好ましくは一筆書きの経路であるが、いくつかの箇所で２通り以上の経路を持ち、SQUIDに戻るような構造となっていてもよい。「Ring for coupling with neighboring qubit」と示された第一カプラと相互作用するためのリングが5つの場合を図示しているが、リングの数は２−６個であってもよい。

第１カプラの一例である「Variable coupler」は、「Vertical qubit」の「Ring for coupling with neighboring qubit」及び「Horizontal qubit」の「Ring for coupling with neighboring qubit」とそれぞれ非接触で対向するリングを含み、電磁誘導により２つの超電導線路を相互作用させる。ここで、相互作用の強さは、「Variable coupler」に印加される磁場によって制御される。当該リングおよびカプラは、実線で示している最上層（第４層）の線路Ｍ４と、破線で示している第３層の線路Ｍ３と、一点鎖線で示している第２層の線路Ｍ２と、二点鎖線で示している最下層（第１層）の線路Ｍ１とで構成され、非接触で対向する構成を為し、電磁誘導により相互作用することが可能な構造となっている。

図４は、本実施形態に係る量子計算素子１０の１つの超電導線路を示す図である。超電導線路は、「Qubit SQUID」、「Connector for different lattice」、「Ring for coupling neighboring qubit」及び「Read-out(QFP+SQUID)」を含む。ここで、「Connector for different lattice」は、図４の「Ring for coupling with neighboring lattice」と同等のものであり、「Ring for coupling neighboring qubit」は、図４の「Ring for coupling with neighboring qubit」と同等のものである。また、「Read-out(QFP+SQUID)」は、超電導線路の量子状態を読み出すための磁束量子パラメトロン及び超伝導量子干渉計である。図５において、ReadoutはSQUIDのみであってもよい。また、Qubit SQUIDとReadoutが曲げられた位置に図示されているが、これは量子ビットをレイアウト上に並べた時の位置をイメージしたものであり、真っすぐに並んだ配置となっていてもよい。

図５は、本実施形態に係る量子計算素子１０により構成されるニューラルネットワークの第１例を示す図である。本例では、量子計算素子１０により制限ボルツマンマシンを構成する場合を示している。なお、制限ボルツマンマシンは量子計算素子１０により構成されるモデルの一例であり、量子計算素子１０によって、リカレント型ニューラルネットワークを構成したり、ニューラルネットワーク以外の機械学習モデルを構成したりすることができる。

本例の制限ボルツマンマシンは、可視層（入力層、Ｉｎｐｕｔ）に６つのノード（第１〜第６ノード）を含み、隠れ層（出力層、Ｏｕｔｐｕｔ）に６つのノード（第７〜第１２ノード）を含む。可視層に含まれる６つのノードと、隠れ層に含まれる６つのノードは、互いに全結合している。

図６は、本実施形態に係る量子計算素子１０の第１例の概要を示す図である。同図では、複数の超電導線路と、第１カプラＣ１と、第２カプラＣ２とを示している。なお、同図では、複数の超電導線路の「Connector for different lattice」及び「Ring for coupling neighboring qubit」を四角で図示し、「Qubit SQUID」及び「Read-out」の図示を省略している。また、同図では、第１カプラＣ１に設けられている磁場印加用の配線の図示を省略している。

複数の超電導線路は、平面視において少なくとも２つの単位格子を形成するように配置され、それぞれ電磁的状態によって量子ビットを構成する。量子ビットの量子状態は、超電導線路を流れる電流の周回方向によって表されてよい。また、複数の超電導線路は、ニューラルネットワークの複数のニューロンを構成してよい。複数の超電導線路は、第１方向に延伸する第１の複数の超電導線路及び第１方向と交差する第２方向に延伸する第２の複数の超電導線路を含んでよい。そして、第１方向に延伸する第１の複数の超電導線路は、ニューラルネットワークの入力層のニューロンを構成し、第２方向に延伸する第２の複数の超電導線路は、ニューラルネットワークの隠れ層又は出力層のニューロンを構成してよい。これにより、任意の数の隠れ層を有するニューラルネットワークを構成することができる。なお、第一方向に延伸する第一の複数の超伝導線路を出力層のニューロンに対応させてもよい。

本例では、図３における縦方向（第１方向）に延伸する６つの第１の超電導線路によって、制限ボルツマンマシンの可視層（入力層、Input）に含まれる第１〜第６ノードが構成されている。また、図３における横方向（第２方向）に延伸する６つの第２の超電導線路によって、制限ボルツマンマシンの隠れ層（出力層、Output）に含まれる第７〜第１２ノードが構成されている。なお、本例では、第１方向と第２方向は直交しているが、第１方向と第２方向は斜交していてもよい。なお、第一方向と第一方向への割り当て方が逆の場合であってもよい。

複数の第１カプラＣ１は、複数の超電導線路の交差箇所に設けられ、２つの量子ビットを相互作用させる。例えば、第１カプラＣ１は、制限ボルツマンマシンの第１ノードを構成する第１の超電導線路Ｌ１ａと、制限ボルツマンマシンの第７ノードを構成する第２の超電導線路Ｌ７ａとの交差箇所に設けられ、第１ノードの値を表す量子ビットと、第７ノードの値を表す量子ビットとを相互作用させる。量子計算素子１０により構成されるニューラルネットワークにおいて、複数の第１カプラＣ１は、複数のニューロンの間の結合係数を制御するものであってよい。なお、第１カプラＣ１は、例えば非特許文献１に開示された構成を有してよい。複数の第１カプラＣ１を設けることで、任意の結合係数を有するニューラルネットワークを構成することができる。第１カプラＣ１の相互作用の強さ、すなわちニューラルネットワークのニューロン間の結合係数は、第１カプラＣ１に印加する磁場の強さによって制御することができる。

複数の第２カプラＣ２は、少なくとも２つの単位格子のうち異なる単位格子に含まれる２つの量子ビットを相互作用させる。本例の量子計算素子１０は、第１単位格子ＵＬ１、第２単位格子ＵＬ２、第３単位格子ＵＬ３及び第４単位格子ＵＬ４を含み、符号１’〜４’で示された第２カプラＣ２は、第１単位格子ＵＬ１と第３単位格子ＵＬ３にそれぞれ含まれる４つの量子ビットを相互作用させ、符号５’及び６’で示された第２カプラＣ２は、第２単位格子ＵＬ２と第４単位格子ＵＬ４にそれぞれ含まれる４つの量子ビットを相互作用させ、符号７’〜１０’で示された第２カプラＣ２は、第１単位格子ＵＬ１と第２単位格子ＵＬ２にそれぞれ含まれる４つの量子ビットを相互作用させ、符号１１’及び１２’で示された第２カプラＣ２は、第３単位格子ＵＬ３と第４単位格子ＵＬ４にそれぞれ含まれる４つの量子ビットを相互作用させる。複数の第２カプラＣ２は、後述する構成により、異なる単位格子に含まれる２つの量子ビットを同じ量子状態又は反対の量子状態にするように、２つの量子ビットを相互作用させてよい。

従来、複数の超電導線路には、量子状態を読み取るための電極が電気的に接続され、複数の第１カプラＣ１及び複数の第２カプラＣ２には、相互作用の強さを制御する信号が入力される電極が電気的に接続される。電極は、比較的面積が大きく、量子計算素子の小面積化を妨げる要因となる。また、カプラの値を変化させる磁場印加コイルへの通電は、周囲に意図しない磁束を与える場合があり、誤動作やノイズの原因となることがある。

本実施形態に係る量子計算素子１０は、複数の超電導線路、複数の第１カプラＣ１及び複数の第２カプラＣ２のいずれかに電気的に接続される複数の電極を備えるが（図３において不図示）、複数の第２カプラＣ２の少なくとも一部は、複数の電極のいずれにも電気的に接続されていない。具体的には、符号１’〜１２’で示された第２カプラＣ２は、いずれも電極に接続されていない。すなわち、符号１’〜１２’で示された第２カプラＣ２は、２つの量子ビットを固定された強さで相互作用させ、相互作用の強さが可変でない。これらの第２カプラＣ２は、異なる単位格子に含まれる２つの量子ビットを互いに同じ状態にするように構成されていてよい。例えば、第１単位格子ＵＬ１に含まれる第２の超電導線路Ｌ７ａと、第２単位格子ＵＬ２に含まれる第２の超電導線路Ｌ７ｂとは、第２カプラＣ２によって同じ量子状態になるように相互作用されており、制限ボルツマンマシンの第５ノードを構成する第１の超電導線路と、制限ボルツマンマシンの第７ノードを構成する第２の超電導線路Ｌ７ａとの交差箇所に設けられた第１カプラＣ１によって、第５ノードの値を表す量子ビットと、第７ノードの値を表す量子ビットとの相互作用が実現される。

このように、本実施形態に係る量子計算素子１０によれば、異なる単位格子に含まれる２つの量子ビットを相互作用させる複数の第２カプラＣ２の少なくとも一部に電極を接続しないことで、全ての第２カプラＣ２に電極を接続する場合に比べて電極の数をより少なくすることができ、量子計算素子１０を小面積化できる。これにより、量子計算素子１０を超電導状態に保つ冷却効率を高めることができる。量子計算素子は冷凍機内に設置される。量子計算素子の電極は、外部電源及び電圧計と配線で接続する。しかし、冷凍機内につなげることができる配線数は限られている。そのため、第２カプラＣ２の電極数を削減することで、実装できる量子ビット数を増やすことができ、より高次のニューラルネットワークを構築できる恩恵が得られる。また、第２カプラＣ２への通電用配線は、動作時に意図せぬ磁界を周辺ビットに印加することがある。第２カプラＣ２への配線を削減することで、ノイズを低減し、誤動作を防ぐ恩恵が得られる。

また、量子計算素子１０は、ニューラルネットワークのノードを構成する超電導線路と、ニューラルネットワークのノードを構成しない超電導線路との交差箇所に第１カプラＣ１を備えなくてもよい。さらに、量子計算素子１０は、異なる単位格子に含まれる、ニューラルネットワークのノードを構成しない超電導線路の間には第２カプラＣ２を備えなくてもよい。これにより、電極の数をより少なくすることができ、量子計算素子１０を小面積化できる。量子計算素子は冷凍機内に設置される。量子計算素子の電極は、外部電源及び電圧計と配線で接続する。しかし、冷凍機内につなげることができる配線数は限られている。そのため、第２カプラＣ２の電極数を削減することで、実装できる量子ビット数を増やすことができ、より高次のニューラルネットワークを構築できる恩恵が得られる。また、第２カプラＣ２への通電用配線は、動作時に意図せぬ磁界を周辺ビットに印加することがある。第２カプラＣ２への配線を削減することで、ノイズを低減し、誤動作を防ぐ恩恵が得られる。なお、本例の量子計算素子１０は、複数の超電導線路によって図２に示すニューラルネットワーク（制限ボルツマンマシン）の複数のニューロンを構成することに適したものであるが、ニューラルネットワークのノードを構成する超電導線路と、ニューラルネットワークのノードを構成しない超電導線路との交差箇所に第１カプラＣ１を設けて、当該第１カプラＣ１の相互作用の強さをゼロに制御することとしてもよい。また、異なる単位格子に含まれる、ニューラルネットワークのノードを構成しない超電導線路の間に第２カプラＣ２を設けることとしてもよい。

図７は、本実施形態に係る量子計算素子１０の１つの単位格子ＵＬを示す図である。同図では、一例として、「Vertical qubit」及び「Horizontal qubit」を図示している。また、複数の超電導線路は、それぞれ「Connector for different lattice」及び「Ring for coupling with neighboring qubit」を有する。本例の単位格子ＵＬは、垂直方向に延伸する４つの超電導線路と、水平方向に延伸する４つの超電導線路とを含む。それぞれの超電導線路は、互いに第１カプラにより制御される強さで相互作用する。なお、同図では、各超電導線路に設けられている「Qubit SQUID」及び「Read-out(QFP+SQUID)」の図示を省略している。また、同図では単位格子が４×４の超伝導線路を示しているが、２×２、３×３、４×４、２×２又は５×５等の異なる組みあわせであってもよい。単位格子の大きさは、超伝導線路のβ_Ｌを考慮して決められる。すなわち、制御性を上げるためにはβ_Ｌは３〜８の間であることが望ましく、超伝導線路内の他の超伝導線路との相互作用させるためのリング形状の数が少なくなる。例えばβ_Ｌ＝５とすると、リング数は６となり、２個のリングが格子間接合に用いられるため、他の超伝導線路と相互作用させるリングの数は４個となる。この場合、最大の単位格子は４×４となる。

図８は、本実施形態に係る量子計算素子１０の第２カプラによる相互作用の強さと磁束の数の関係を示す図である。同図では、縦軸に第２カプラによる相互作用の強さを相互インダクタンスで示し、横軸に第２カプラに印加する磁束の数（Number of flux）を示している。

同図によると、磁束の数が０の場合（磁束を印加しない場合）、相互作用の強さはＭ＝３ｐＨ程度となり、２つの超電導線路の量子状態は互いに逆の状態となる。一方、磁束の数が０．６程度の場合、相互作用の強さはＭ＝−３ｐＨ程度となり、２つの超電導線路の量子状態は互いに同じ状態となる。本明細書において、第２カプラＣ２をねじらない構成とは、第２カプラＣ２を構成する線路がねじられないで配置される構造であり、磁場を印加しない状態で結合係数Ｍ＝３が実現されることに対応する。一方、第２カプラＣ２をねじる構成では、磁束が反転するような線路となり、磁束を印加しない状態でＭ＝−３が実現されることに対応する。

図９は、本実施形態に係る量子計算素子１０の第２カプラによる相互作用の第１例を示す図である。わかりやすくするため、２つの超伝導線路を横には並べた図としているが、単位格子を作る場合は縦に並ぶ構造となる。第１例は、異なる単位格子に含まれる２つの量子ビットを、電極に接続されておらず、ねじらない配置の第２カプラによって相互作用させる場合である。

本例の場合、電極が接続されていない第２カプラによって、Ｍ＝３ｐＨの相互作用が実現され、２つの量子ビットの状態は、互いに逆の状態に固定される。すなわち、左側の量子ビットが「量子状態＝１」であれば、右側の量子ビットは「量子状態＝０」に固定される。

図１０は、本実施形態に係る量子計算素子１０の第２カプラによる相互作用の第２例を示す図である。第２例は、異なる単位格子に含まれる２つの量子ビットを、電極に接続されておらず、ねじった配置の第２カプラによって相互作用させる場合である。

本例の場合、電極が接続されていない第２カプラによって、Ｍ＝−３ｐＨの相互作用が実現され、２つの量子ビットの状態は、互いに同じ状態に固定される。すなわち、左側の量子ビットが「量子状態＝１」であれば、右側の量子ビットは「量子状態＝１」に固定される。

図１１は、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２を示す図である。同図では、第１単位格子ＵＬ１に含まれる超電導線路Ｌ１ａと、第３単位格子ＵＬ３に含まれる超電導線路Ｌ１ｂと、これら２つの超電導線路に電気的に接続されている複数の電極Ｅと、超電導線路Ｌ１ａ及び超電導線路Ｌ１ｂを相互作用させる第２カプラＣ２と、第１配線Ｗ１と、第２配線Ｗ２と、第３配線Ｗ３とを示している。第１配線Ｗ１は、超電導線路Ｌ１ａ及び超電導線路Ｌ１ｂへの磁場印加用の配線であり、第２配線Ｗ２は、超電導線路Ｌ１ｂのh-bias印加用の配線であり、第３配線Ｗ３は、超電導線路Ｌ１ａのh-bias印加用の配線である。なお、図３では、２つの超電導線路Ｌ１ａ，Ｌ１ｂが一直線上に隣接している場合を模式的に示したが、図１０では、２つの超電導線路Ｌ１ａ，Ｌ１ｂが並列している場合を示し、この場合も説明のわかりやすさを優先している。実施形態としては、Ｌ１ａとＬ１ｂが縦に並ぶ配置となることがあり、その場合は電極Ｅは一列に並ぶのではなく、２か所以上に分散された配置となり得る。超電導線路Ｌ１ａは、異なる単位格子（第１単位格子ＵＬ１及び第３単位格子ＵＬ３）に含まれる２つの量子ビットの一方を構成する第１超電導線路に相当する。また、超電導線路Ｌ１ｂは、異なる単位格子に含まれる２つの量子ビットの他方を構成する第２超電導線路に相当する。図１０において下方に並べられた正方形は、電極パッドを表す。この電極パッドと、外部電源及び電圧計等の配線を接続し、コンタクトを取る。同図では図示されていないが、第１カプラＣ１は、結合定数を可変とするため、外部電源との接続が必要であり、電極パッドを有する。

図１２は、従来例に係る量子計算素子の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２を示す図である。従来、異なる単位格子に含まれる２つの超電導線路Ｌ１ａ，Ｌ１ｂを相互作用させる第２カプラＣ２は、第４配線ｗ４によって電極Ｅ２に電気的に接続され、磁場が印加されていた。第２カプラＣ２は、異なる単位格子に含まれる複数の超電導線路の間に複数設けられるため、従来、電極Ｅ２が多くの面積を占めていた。また、第２カプラＣ２に第４配線Ｗ４を介して磁場を印加することで、周辺の量子ビットに意図しない磁場を印加してしまうことがある。一方、本実施形態に係る第２カプラＣ２は、複数の電極Ｅのいずれにも電気的に接続されておらず、電極Ｅ２を備えない。そのため、本実施形態に係る量子計算素子１０によれば、電極の数をより少なくして、基板をより小さくし、量子計算素子１０を超電導状態に保つための冷却効率を向上させることができる。また、第２カプラＣ２周囲の量子ビットに対して、意図しない磁場の印加が生じず、量子状態の安定性を向上させることができる。

図１３Ａは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第１例の第１層を示す図である。第１例では、超電導線路Ｌ１ａ及び超電導線路Ｌ１ｂによって構成される２つの量子ビットが互いに反対の状態となるように第２カプラＣ２によって相互作用させる場合を示す。同図では、第１層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。

超電導線路Ｌ１ａは、平面視において時計回り又は反時計回りに周回する第１ループを含み、超電導線路Ｌ１ｂは、平面視において第１ループと同じ方向に周回する第２ループを含む。第１ループ及び第２ループは、第１層に形成されておらず、図１３Ａでは図示されていない。

第２カプラＣ２は、超電導線路Ｌ１ａの第１ループと対向して、平面視において時計回り又は反時計回りに周回する第１カプラループＣＬａを含む。第１カプラループＣＬａの下半分は、第１層の金属層で形成されており、第１ビアＶ１ａ及び第２ビアＶ２ａを介して下層の金属層と電気的に接続されている。第１カプラループＣＬａは、第２ビアＶ２ａから第１ビアＶ１ａに電流が周回する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。

また、第２カプラＣ２は、超電導線路Ｌ１ｂの第２ループと対向して、平面視において第１カプラループＣＬａと反対方向に周回する第２カプラループＣＬｂを含む。第２カプラループＣＬｂの上半分は、第１層の金属層で形成されており、第１ビアＶ１ｂ及び第２ビアＶ２ｂを介して下層の金属層と電気的に接続されている。第２カプラループＣＬｂは、第２ビアＶ２ｂから第１ビアＶ１ｂに電流が周回する場合、平面視において反時計回りに周回する電流によって磁場を生じさせる。

図１３Ｂは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第１例の第２層を示す図である。同図では、第２層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。

超電導線路Ｌ１ａは、平面視において時計回り又は反時計回りに周回する第１ループＬａを含む。第１ループＬａの右半分は、第２層の金属層で形成されている。

超電導線路Ｌ１ｂは、平面視において第１ループＬａと同じ方向に周回する第２ループＬｂを含む。第２ループＬｂの右半分は、第２層の金属層で形成されている。

第２カプラＣ２の第１カプラループＣＬａは、第１ビアＶ１ａ及び第３ビアＶ３ａによって第３層に電気的に接続されている。同様に、第２カプラＣ２の第２カプラループＣＬｂは、第１ビアＶ１ｂ及び第３ビアＶ３ｂによって第３層の金属層に電気的に接続されている。また、第１カプラループＣＬａ及び第２カプラループＣＬｂは、第２ビアＶ２ａ，Ｖ２ｂによって第２層の金属層に電気的に接続されている。

図１３Ｃは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第１例の第３層を示す図である。同図では、第３層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。

超電導線路Ｌ１ａは、第４ビアＶ４ａ及び第５ビアＶ５ａによって、第３層から第４層の金属層に電気的に接続されている。

超電導線路Ｌ１ｂは、第４ビアＶ４ｂ及び第５ビアＶ５ｂによって、第３層から第４層の金属層に電気的に接続されている。

第２カプラＣ２の第１カプラループＣＬａは、第３ビアＶ３ａによって第３層に電気的に接続されており、第１カプラループＣＬａの上半分は、第３層の金属層で形成されている。第１カプラループＣＬａは、第３ビアＶ３ａから電流が流出する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。

第２カプラＣ２の第２カプラループＣＬｂは、第３ビアＶ３ｂによって第３層の金属層に電気的に接続されており、第２カプラループＣＬｂの下半分は、第３層の金属層で形成されている。第２カプラループＣＬｂは、第３ビアＶ３ａに電流が流入する場合、平面視において反時計回りに周回する電流によって磁場を生じさせる。

図１３Ｄは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第１例の第４層を示す図である。同図では、第４層に形成された金属層及びビアを実線で示している。

超電導線路Ｌ１ａは、第４ビアＶ４ａ及び第５ビアＶ５ａによって第４層の金属層に電気的に接続されており、第１ループＬａの左半分は、第４層の金属層で形成されている。第１ループＬａは、超電導線路Ｌ１ａに流れる電流の向きが第２層において下方であり、第３層において上方である場合、平面視において時計回りに周回する電流によって磁場を生じさせる。

超電導線路Ｌ１ｂは、第４ビアＶ４ｂ及び第５ビアＶ５ｂによって第４層の金属層に電気的に接続されており、第２ループＬｂの左半分は、第４層の金属層で形成されている。第２ループＬｂは、超電導線路Ｌ１ａに流れる電流の向きが第２層において下方であり、第３層において上方である場合、平面視において時計回りに周回する電流によって磁場を生じさせる。

以上のように、平面視において第１ループＬａに時計回りの電流が流れる場合、基板に対して垂直下向きの磁場が生じ、第１カプラループＣＬａには反時計回りの誘導電流が生じる。これによって、第１カプラループＣＬａと反対向きに周回する第２カプラループＣＬｂには時計回りに電流が流れて基板に対して垂直下向きの磁場が生じ、第２ループＬｂには反時計回りの誘導電流が生じる。このように、異なる単位格子に含まれる２つの超電導線路Ｌ１ａ，Ｌ１ｂにより構成される２つの量子ビットを、互いに反対の状態とすることができる。

図１４Ａは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第２例の第１層を示す図である。第２例では、超電導線路Ｌ１ａ及び超電導線路Ｌ１ｂによって構成される２つの量子ビットが互いに同じ状態となるように第２カプラＣ２によって相互作用させる場合を示す。同図では、第１層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。

超電導線路Ｌ１ａは、平面視において時計回り又は反時計回りに周回する第１ループを含み、超電導線路Ｌ１ｂは、平面視において第１ループと同じ方向に周回する第２ループを含む。第１ループ及び第２ループは、第１層に形成されておらず、図１４Ａでは図示されていない。

第２カプラＣ２は、超電導線路Ｌ１ａの第１ループと対向して、平面視において時計回り又は反時計回りに周回する第１カプラループＣＬａを含む。第１カプラループＣＬａの下半分は、第１層の金属層で形成されており、第１ビアＶ１ａ及び第２ビアＶ２ａを介して下層の金属層と電気的に接続されている。第１カプラループＣＬａは、第２ビアＶ２ａから第１ビアＶ１ａに電流が周回する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。

また、第２カプラＣ２は、超電導線路Ｌ１ｂの第２ループと対向して、平面視において第１カプラループＣＬａと反対方向に周回する第２カプラループＣＬｂを含む。第２カプラループＣＬｂの上半分は、第１層の金属層で形成されており、第１ビアＶ１ｂ及び第２ビアＶ２ｂを介して下層の金属層と電気的に接続されている。第２カプラループＣＬｂは、第２ビアＶ２ｂから第１ビアＶ１ｂに電流が周回する場合、平面視において反時計回りに周回する電流によって磁場を生じさせる。

図１４Ｂは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第２例の第２層を示す図である。同図では、第２層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。

超電導線路Ｌ１ａは、平面視において時計回り又は反時計回りに周回する第１ループＬａを含む。第１ループＬａの右半分は、第２層の金属層で形成されている。

超電導線路Ｌ１ｂは、平面視において第１ループＬａと反対方向に周回する第２ループＬｂ’を含む。第２ループＬｂ’の左半分は、第２層の金属層で形成されている。

第２カプラＣ２の第１カプラループＣＬａは、第１ビアＶ１ａ及び第３ビアＶ３ａによって第３層に電気的に接続されている。同様に、第２カプラＣ２の第２カプラループＣＬｂは、第１ビアＶ１ｂ及び第３ビアＶ３ｂによって第３層の金属層に電気的に接続されている。また、第１カプラループＣＬａ及び第２カプラループＣＬｂは、第２ビアＶ２ａ，Ｖ２ｂによって第２層の金属層に電気的に接続されている。

図１４Ｃは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第２例の第３層を示す図である。同図では、第３層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。

超電導線路Ｌ１ａは、第４ビアＶ４ａ及び第５ビアＶ５ａによって、第３層から第４層の金属層に電気的に接続されている。

超電導線路Ｌ１ｂは、第４ビアＶ４ｂ及び第５ビアＶ５ｂによって、第３層から第４層の金属層に電気的に接続されている。

第２カプラＣ２の第１カプラループＣＬａは、第３ビアＶ３ａによって第３層に電気的に接続されており、第１カプラループＣＬａの上半分は、第３層の金属層で形成されている。第１カプラループＣＬａは、第３ビアＶ３ａから電流が流出する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。

第２カプラＣ２の第２カプラループＣＬｂは、第３ビアＶ３ｂによって第３層の金属層に電気的に接続されており、第２カプラループＣＬｂの下半分は、第３層の金属層で形成されている。第２カプラループＣＬｂは、第３ビアＶ３ａに電流が流入する場合、平面視において反時計回りに周回する電流によって磁場を生じさせる。

図１４Ｄは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第２例の第４層を示す図である。同図では、第４層に形成された金属層及びビアを実線で示している。

超電導線路Ｌ１ａは、第４ビアＶ４ａ及び第５ビアＶ５ａによって第４層の金属層に電気的に接続されており、第１ループＬａの左半分は、第４層の金属層で形成されている。第１ループＬａは、超電導線路Ｌ１ａに流れる電流の向きが第２層において下方であり、第３層において上方である場合、平面視において時計回りに周回する電流によって磁場を生じさせる。

超電導線路Ｌ１ｂは、第４ビアＶ４ｂ及び第５ビアＶ５ｂによって第４層の金属層に電気的に接続されており、第２ループＬｂ’の右半分は、第４層の金属層で形成されている。 第２ループＬｂ’は、超電導線路Ｌ１ａに流れる電流の向きが第２層において下方であり、第３層において上方である場合、平面視において反時計回りに周回する電流によって磁場を生じさせる。

以上のように、平面視において第１ループＬａに時計回りの電流が流れる場合、基板に対して垂直下向きの磁場が生じ、第１カプラループＣＬａには反時計回りの誘導電流が生じる。これによって、第１カプラループＣＬａと反対向きに周回する第２カプラループＣＬｂには時計回りに電流が流れて基板に対して垂直下向きの磁場が生じ、第２ループＬｂ’には反時計回りの誘導電流が生じる。ここで、第１ループＬａと第２ループＬｂ’は、互いに逆向きに周回しているため、超電導線路Ｌ１ａの第２層に下向きの電流が流れ、第３層に上向きの電流が流れる場合（第１ループＬａに時計回りの電流が流れる場合）、超電導線路Ｌ１ｂの第２層に下向きの電流が流れ、第３層に上向きの電流が流れる（第２ループＬｂ’に反時計回りの電流が流れる）。このように、異なる単位格子に含まれる２つの超電導線路Ｌ１ａ，Ｌ１ｂにより構成される２つの量子ビットを、互いに同じ状態とすることができる。

図１５Ａは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第３例の第１層を示す図である。第３例では、超電導線路Ｌ１ａ及び超電導線路Ｌ１ｂによって構成される２つの量子ビットが互いに同じ状態となるように第２カプラＣ２によって相互作用させる場合を示す。同図では、第１層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。

超電導線路Ｌ１ａは、平面視において時計回り又は反時計回りに周回する第１ループを含み、超電導線路Ｌ１ｂは、平面視において第１ループと同じ方向に周回する第２ループを含む。第１ループ及び第２ループは、第１層に形成されておらず、図１５Ａでは図示されていない。

第２カプラＣ２は、超電導線路Ｌ１ａの第１ループと対向して、平面視において時計回り又は反時計回りに周回する第１カプラループＣＬａを含む。第１カプラループＣＬａの下半分は、第１層の金属層で形成されており、第１ビアＶ１ａ及び第２ビアＶ２ａを介して下層の金属層と電気的に接続されている。第１カプラループＣＬａは、第２ビアＶ２ａから第１ビアＶ１ａに電流が周回する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。

また、第２カプラＣ２は、超電導線路Ｌ１ｂの第２ループと対向して、平面視において第１カプラループＣＬａと同じ方向に周回する第２カプラループＣＬｂ’を含む。第２カプラループＣＬｂ’の下半分は、第１層の金属層で形成されており、第１ビアＶ１ｂ及び第２ビアＶ２ｂを介して下層の金属層と電気的に接続されている。第２カプラループＣＬｂ’は、第２ビアＶ２ｂから第１ビアＶ１ｂに電流が周回する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。

図１５Ｂは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第３例の第２層を示す図である。同図では、第２層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。

超電導線路Ｌ１ａは、平面視において時計回り又は反時計回りに周回する第１ループＬａを含む。第１ループＬａの右半分は、第２層の金属層で形成されている。

超電導線路Ｌ１ｂは、平面視において第１ループＬａと同じ方向に周回する第２ループＬｂを含む。第２ループＬｂの右半分は、第２層の金属層で形成されている。

第２カプラＣ２の第１カプラループＣＬａは、第１ビアＶ１ａ及び第３ビアＶ３ａによって第３層に電気的に接続されている。同様に、第２カプラＣ２の第２カプラループＣＬｂ’は、第１ビアＶ１ｂ及び第３ビアＶ３ｂによって第３層の金属層に電気的に接続されている。また、第１カプラループＣＬａ及び第２カプラループＣＬｂ’は、第２ビアＶ２ａ，Ｖ２ｂによって第２層の金属層に電気的に接続されている。

図１５Ｃは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第３例の第３層を示す図である。同図では、第３層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。

超電導線路Ｌ１ａは、第４ビアＶ４ａ及び第５ビアＶ５ａによって、第３層から第４層の金属層に電気的に接続されている。

超電導線路Ｌ１ｂは、第４ビアＶ４ｂ及び第５ビアＶ５ｂによって、第３層から第４層の金属層に電気的に接続されている。

第２カプラＣ２の第１カプラループＣＬａは、第３ビアＶ３ａによって第３層に電気的に接続されており、第１カプラループＣＬａの上半分は、第３層の金属層で形成されている。第１カプラループＣＬａは、第３ビアＶ３ａから電流が流出する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。

第２カプラＣ２の第２カプラループＣＬｂ’は、第３ビアＶ３ｂによって第３層の金属層に電気的に接続されており、第２カプラループＣＬｂ’の上半分は、第３層の金属層で形成されている。第２カプラループＣＬｂ’は、第３ビアＶ３ａに電流が流入する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。

図１５Ｄは、本実施形態に係る量子計算素子１０の２つの超電導線路Ｌ１ａ，Ｌ１ｂ及び第２カプラＣ２の第３例の第４層を示す図である。同図では、第４層に形成された金属層及びビアを実線で示している。

超電導線路Ｌ１ａは、第４ビアＶ４ａ及び第５ビアＶ５ａによって第４層の金属層に電気的に接続されており、第１ループＬａの左半分は、第４層の金属層で形成されている。第１ループＬａは、超電導線路Ｌ１ａに流れる電流の向きが第２層において下方であり、第３層において上方である場合、平面視において時計回りに周回する電流によって磁場を生じさせる。

超電導線路Ｌ１ｂは、第４ビアＶ４ｂ及び第５ビアＶ５ｂによって第４層の金属層に電気的に接続されており、第２ループＬｂの左半分は、第４層の金属層で形成されている。第２ループＬｂは、超電導線路Ｌ１ａに流れる電流の向きが第２層において下方であり、第３層において上方である場合、平面視において時計回りに周回する電流によって磁場を生じさせる。

以上のように、平面視において第１ループＬａに時計回りの電流が流れる場合、基板に対して垂直下向きの磁場が生じ、第１カプラループＣＬａには反時計回りの誘導電流が生じる。これによって、第１カプラループＣＬａと同じ向きに周回する第２カプラループＣＬｂ’には反時計回りに電流が流れて基板に対して垂直上向きの磁場が生じ、第２ループＬｂには時計回りの誘導電流が生じる。このように、異なる単位格子に含まれる２つの超電導線路Ｌ１ａ，Ｌ１ｂにより構成される２つの量子ビットを、互いに同じ状態とすることができる。

図１６は、本実施形態に係る量子計算素子１０の１つの超電導線路の動作例を示す図である。同図では、量子ビットに０又は１の状態を書き込む磁束を与える電流Ｉ_ｆｌｕｘと、
ＱＦＰを動作させて量子ビットの磁束を取り込む電流Ｉ_ＱＦＰと、読出用のSQUIDに与える電流Ｉ_ＲＯと、読み出した量子ビットの状態を表す電圧Ｖ_ＪＪと、を示している。

電流Ｉ_ｆｌｕｘは、量子ビットに近接した線路に流す電流であり、電流Ｉ_ｆｌｕｘにより発生する磁束で量子ビットに０又は１の状態を書き込む。本例では、量子ビットに０の状態を書き込む磁束を与える電流Ｉ_ｆｌｕｘと、量子ビットに１の状態を書き込む磁束を与える電流Ｉ_ｆｌｕｘとを示している。

電流Ｉ_ＱＦＰは、ＱＦＰを動作させて、量子ビットを構成する超電導線路を周回する電流によって生じる磁束を取り込むための電流である。電流Ｉ_ＱＦＰの振幅は、Φ_０／２の磁束に相当する。電流Ｉ_ＱＦＰは、電流Ｉ_ｆｌｕｘより遅れて立ち上がる。

電流Ｉ_ＲＯは、読出用のSQUIDに与える電流であり、電流Ｉ_ＲＯにより読出用のSQUIDがＱＦＰの磁束を取り込み、量子ビットの状態を識別する。そのため、電流Ｉ_ＲＯはは、電流Ｉ_ＱＦＰより遅れて立ち上がっている。

電圧Ｖ_ＪＪは、読み出した量子ビットの状態を表す。本例では、読み出した量子ビットの状態が０の場合（電圧Ｖ_ＪＪが０の場合）と、読み出した量子ビットの状態が１の場合（電圧Ｖ_ＪＪが周期的に振動する場合）とを示している。

図１７は、本実施形態に係る量子計算素子１０により構成されるニューラルネットワークの第２例を示す図である。本例のニューラルネットワークは、入力層（Ｉｎｐｕｔ）、隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ）及び出力層（Ｏｕｔｐｕｔ）を含む、全結合ニューラルネットワークである。

本例のニューラルネットワークは、入力層に２つのノード（第１〜第２ノード）を含み、隠れ層に４つのノード（第３〜第６ノード）を含み、出力層に２つのノード（第７〜第８ノード）を含む。各層に含まれる複数のノードは、隣接する層に含まれる複数のノードと全結合している。

本例では、入力層の第１ノードに０を入力し、入力層の第２ノードに１を入力する場合を示している。また、本例では、結合係数が０．５であるノード間の結合を実線で示し、結合係数が−０．５であるノード間の結合を破線で示している。なお、図１７及び図１８では、簡単のため結合係数を固定した場合について例示しているが、出力層の値の誤差に応じて誤差逆伝播法により結合係数を更新することとしてよい。

図１８は、本実施形態に係る量子計算素子１０により構成されるニューラルネットワークの第２例の動作例を示す図である。同図では、入力層の第１ノード及び第２ノードを構成する量子ビットに０又は１の状態を書き込む磁束を与える電流Ｉ_ｆｌｕｘと、隠れ層及び出力層の第３〜第８ノードを構成する量子ビットに与える横磁場を制御する電流Ｉ_Ａと、ＱＦＰを動作させて出力層の第７ノード及び第８ノードを構成する量子ビットの磁束を取り込む電流Ｉ_ＱＦＰと、読出用のSQUIDに与える電流Ｉ_ＲＯと、読み出した量子ビットの状態を表す電圧Ｖ_ＪＪと、を示している。

本例では、入力層の第１ノードを構成する量子ビットに０の状態を書き込む磁束を与える電流Ｉ_ｆｌｕｘと、入力層の第２ノードを構成する量子ビットに１の状態を書き込む磁束を与える電流Ｉ_ｆｌｕｘとを示している。

電流Ｉ_Ａは、隠れ層及び出力層の第３〜第８ノードを構成する量子ビットにΦ_０の半分相当の横磁場を与えた後、横磁場を弱めていくように制御する電流である。印加する磁束の大きさは、Φ_０の半分から±３０％程度ずれていてもよい。隠れ層及び出力層の第３〜第８ノードを構成する量子ビットは、量子アニーリングの過程を経て終状態に漸近する。

電流Ｉ_ＱＦＰは、出力層の第７ノード及び第８ノードを構成する量子ビットの磁束を取り込むＱＦＰを作動させ、その後、電流Ｉ_ＲＯは、第７ノード及び第８ノードを構成する量子ビットに設けられた読出用のSQUIDを作動させる。

電圧Ｖ_ＪＪは、出力層の第７ノードを構成する量子ビットの状態が０であり、出力層の第８ノードを構成する量子ビットの状態が１であることを示している。このように、入力層の第１ノード及び第２ノードに入力データを与えて、隠れ層及び出力層の第３〜第８ノードについて量子アニーリングを行うことで、出力層の第７ノード及び第８ノードを構成する量子ビットの状態が適切な終状態となることが確かめられる。

図１９は、本実施形態に係る量子計算素子１０の第２例の概要を示す図である。本例では、ニューラルネットワークの入力層（Ｉｎｐｕｔ）、第１隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ１）、第２隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ２）、第３隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ３）及び出力層（Ｏｕｔｐｕｔ）を、複数の超電導線路で構成する場合について示している。同図に示す矩形は、複数の超電導線路が縦方向（第１方向）及び横方向（第２方向）に延伸する１つの単位格子を表す。なお、本例では、入力層、第１隠れ層、第２隠れ層、第３隠れ層及び出力層それぞれに含まれるニューロンの数が、単位格子の第１方向又は第２方向に含まれる超電導線路の数以下である場合を想定している。もっとも、各層に含まれるニューロンの数が、単位格子の第１方向又は第２方向に含まれる超電導線路の数より多くてもよく、その場合、一層に含まれるニューロンが、複数の単位格子に含まれる超電導線路にまたがることとなる。

入力層に対応する超電導線路は、縦方向（第１方向）に延伸し、第１隠れ層に対応する超電導線路は、横方向（第２方向）に延伸し、第２隠れ層に対応する超電導線路は、縦方向（第１方向）に延伸している。入力層のニューロンを構成する第１の複数の超電導線路及び第１隠れ層のニューロンを構成する第２の複数の超電導線路は、第１単位格子ＵＬ１において交差し、第１隠れ層のニューロンを構成する第２の複数の超電導線路及び第２隠れ層のニューロンを構成する第１の複数の超電導線路は、第１単位格子に隣接する第２単位格子ＵＬ２において交差している。

入力層のニューロンを構成する超電導線路と、第１隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第１カプラが設けられており、入力層のニューロンから第１隠れ層のニューロンへ信号が伝播される。また、第１隠れ層のニューロンを構成する超電導線路と第２隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第１カプラが設けられており、第１隠れ層のニューロンから第２隠れ層のニューロンへ信号が伝播される。

一方、第３隠れ層に対応する超電導線路は、横方向（第２方向）に延伸している。入力層のニューロンを構成する第１の複数の超電導線路及び第３隠れ層のニューロンを構成する第２の複数の超電導線路は、第１単位格子ＵＬ１に隣接する第３単位格子ＵＬ３において交差している。

入力層のニューロンを構成する超電導線路と、第３隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第１カプラが設けられており、入力層のニューロンから第３隠れ層のニューロンへ信号が伝播される。これにより、入力層から第３隠れ層へ、第２隠れ層をまたいだ信号の伝播が行われる。また、第２隠れ層のニューロンを構成する超電導線路と第３隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第１カプラが設けられており、第２隠れ層のニューロンから第３隠れ層のニューロンへ信号が伝播される。

出力層に対応する超電導線路は、縦方向（第１方向）に延伸している。第３隠れ層のニューロンを構成する超電導線路と出力層のニューロンを構成する超電導線路との交差箇所には、複数の第１カプラが設けられており、第３隠れ層のニューロンから出力層のニューロンへ信号が伝播される。そして、出力層のニューロンを構成する超電導線路の量子状態によって、ニューラルネットワークの出力が表される。なお、出力層に対応する超電導線路の量子状態は、破線で示した単位格子で読み出されてもよい。

このように、本実施形態に係る量子計算素子１０によれば、層をまたいでニューロンが結合するニューラルネットワークを構成することができる。なお、入力層を構成する超電導線路が横方向に延伸し、第１隠れ層を構成する超電導線路が縦方向に延伸してもよい。

図２０は、本実施形態に係る量子計算素子１０の第３例の概要を示す図である。本例では、ニューラルネットワークの入力層（Ｉｎｐｕｔ）、第１隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ１）、第２隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ２）、第３隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ３）、第４隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ４）及び出力層（Ｏｕｔｐｕｔ）を、複数の超電導線路で構成する場合について示している。同図に示す矩形は、複数の超電導線路が縦方向（第１方向）及び横方向（第２方向）に延伸する１つの単位格子を表す。なお、本例では、入力層、第１隠れ層、第２隠れ層、第３隠れ層、第４隠れ層及び出力層それぞれに含まれるニューロンの数が、単位格子の第１方向又は第２方向に含まれる超電導線路の数以下である場合を想定している。もっとも、各層に含まれるニューロンの数が、単位格子の第１方向又は第２方向に含まれる超電導線路の数より多くてもよく、その場合、一層に含まれるニューロンが、複数の単位格子に含まれる超電導線路にまたがることとなる。

入力層に対応する超電導線路は、縦方向（第１方向）に延伸し、第１隠れ層に対応する超電導線路は、横方向（第２方向）に延伸し、第２隠れ層に対応する超電導線路は、縦方向（第１方向）に延伸している。入力層のニューロンを構成する第１の複数の超電導線路及び第１隠れ層のニューロンを構成する第２の複数の超電導線路は、第１単位格子ＵＬ１において交差し、第１隠れ層のニューロンを構成する第２の複数の超電導線路及び第２隠れ層のニューロンを構成する第１の複数の超電導線路は、第１単位格子に隣接する第２単位格子ＵＬ２において交差している。

入力層のニューロンを構成する超電導線路と、第１隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第１カプラが設けられており、入力層のニューロンから第１隠れ層のニューロンへ信号が伝播される。また、第１隠れ層のニューロンを構成する超電導線路と第２隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第１カプラが設けられており、第１隠れ層のニューロンから第２隠れ層のニューロンへ信号が伝播される。

一方、第３隠れ層に対応する超電導線路は、横方向（第２方向）に延伸している。入力層のニューロンを構成する第１の複数の超電導線路及び第３隠れ層のニューロンを構成する第２の複数の超電導線路は、第１単位格子ＵＬ１に隣接する第３単位格子ＵＬ３において交差している。

入力層のニューロンを構成する超電導線路と、第３隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第１カプラが設けられており、入力層のニューロンから第３隠れ層のニューロンへ信号が伝播される。これにより、入力層から第３隠れ層へ、第２隠れ層をまたいだ信号の伝播が行われる。また、第２隠れ層のニューロンを構成する超電導線路と第３隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第１カプラが設けられており、第２隠れ層のニューロンから第３隠れ層のニューロンへ信号が伝播される。

第４隠れ層に対応する超電導線路は、縦方向（第１方向）に延伸している。第３隠れ層のニューロンを構成する超電導線路と第４隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第１カプラが設けられており、第３隠れ層のニューロンから第４隠れ層のニューロンへ信号が伝播される。

出力層に対応する超電導線路は、縦方向（第１方向）に延伸している。第４隠れ層のニューロンを構成する超電導線路と出力層のニューロンを構成する超電導線路との交差箇所には、複数の第１カプラが設けられており、第４隠れ層のニューロンから出力層のニューロンへ信号が伝播される。そして、出力層のニューロンを構成する超電導線路の量子状態によって、ニューラルネットワークの出力が表される。なお、第４隠れ層のニューロンから縦方向（第１方向）に信号を伝播させ、破線で示した単位格子に設けられた複数の第１カプラによって横方向（第２方向）に信号を伝播させ、出力層に対応する超電導線路の量子状態を読み出してもよい。また、入力層を構成する超電導線路が横方向に延伸し、第１隠れ層が縦方向に延伸する構成であってもよい。

図２１は、本実施形態に係る量子計算素子１０により構成されるニューラルネットワークの第３例を示す図である。本例のニューラルネットワークは、入力層（Ｉｎｐｕｔ）、第１隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ１）、第２隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ２）及び出力層（Ｏｕｔｐｕｔ）を含む、全結合ニューラルネットワークである。

本例のニューラルネットワークは、入力層に５つのノード（第１〜第５ノード）を含み、第１隠れ層に７つのノード（第６〜第１２ノード）を含み、第２隠れ層に７つのノード（第１３〜第１９ノード）を含み、出力層に５つのノード（第２０〜第２４ノード）を含む。各層に含まれる複数のノードは、隣接する層に含まれる複数のノードと全結合している。

図２２は、本実施形態に係る量子計算素子１０の第４例の概要を示す図である。同図では、複数の超電導線路と、第１カプラＣ１と、第２カプラＣ２とを示している。

複数の超電導線路は、平面視において少なくとも２つの単位格子を形成するように配置され、それぞれ電磁的状態によって量子ビットを構成する。量子ビットの量子状態は、超電導線路を流れる電流の周回方向によって表されてよい。また、複数の超電導線路は、ニューラルネットワークの複数のニューロンを構成してよい。複数の超電導線路は、第１方向に延伸する第１の複数の超電導線路及び第１方向と交差する第２方向に延伸する第２の複数の超電導線路を含んでよい。そして、第１方向に延伸する第１の複数の超電導線路は、ニューラルネットワークの入力層のニューロンを構成し、第２方向に延伸する第２の複数の超電導線路は、ニューラルネットワークの隠れ層又は出力層のニューロンを構成してよい。これにより、任意の数の隠れ層を有するニューラルネットワークを構成することができる。

本例では、図２２における縦方向（第１方向）に延伸する５つの第１の超電導線路によって、ニューラルネットワークの入力層（Ｉｎｐｕｔ）に含まれる第１〜第５ノードが構成されている。また、図２２における横方向（第２方向）に延伸する７つの第２の超電導線路によって、ニューラルネットワークの第１隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ１）に含まれる第６〜第１２ノードが構成されている。また、図２２における縦方向（第１方向）に延伸する７つの第１の超電導線路によって、ニューラルネットワークの第２隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ２）に含まれる第１３〜第１９ノードが構成されている。また、図２２における横方向（第２方向）に延伸する５つの第２の超電導線路によって、ニューラルネットワークの出力層（Ｏｕｔｐｕｔ）に含まれる第２０〜第２４ノードが構成されている。なお、本例では、第１方向と第２方向は直交しているが、第１方向と第２方向は斜交していてもよい。

さらに、図２２における横方向（第２方向）に延伸する５つの第２の超電導線路によって、入力データを修正したトレーニングデータ（Ｔｒａｉｎｉｎｇ ｄａｔａ）を出力する層に含まれる５つのノード（ｔ１〜ｔ５）が構成されている。なお、トレーニングデータを出力するノードは必須でなく、省略されてもよい。

複数の第１カプラＣ１は、複数の超電導線路の交差箇所に設けられ、２つの量子ビットを相互作用させる。例えば、第１カプラＣ１は、ニューラルネットワークの第１ノードを構成する第１の超電導線路Ｌ１ａと、ニューラルネットワークの第６ノードを構成する第２の超電導線路Ｌ６ａとの交差箇所に設けられ、第１ノードの値を表す量子ビットと、第６ノードの値を表す量子ビットとを相互作用させる。量子計算素子１０により構成されるニューラルネットワークにおいて、複数の第１カプラＣ１は、複数のニューロンの間の結合係数を制御するものであってよい。なお、第１カプラＣ１は、例えば非特許文献１に開示された構成を有してよい。複数の第１カプラＣ１を設けることで、任意の結合係数を有するニューラルネットワークを構成することができる。

複数の第２カプラＣ２は、少なくとも２つの単位格子のうち異なる単位格子に含まれる２つの量子ビットを相互作用させる。本例の量子計算素子１０は、第１単位格子ＵＬ１、第２単位格子ＵＬ２、第３単位格子ＵＬ３、第４単位格子ＵＬ４、第５単位格子ＵＬ５、第６単位格子ＵＬ６、第７単位格子ＵＬ７、第８単位格子ＵＬ８、第９単位格子ＵＬ９、第１０単位格子ＵＬ１０、第１１単位格子ＵＬ１１、第１２単位格子ＵＬ１２、第１３単位格子ＵＬ１３、第１４単位格子ＵＬ１４及び第１５単位格子ＵＬ１５を含む。符号１’〜４’で示された第２カプラＣ２は、第１単位格子ＵＬ１と第４単位格子ＵＬ４にそれぞれ含まれる４つの量子ビットと、第４単位格子ＵＬ４と第７単位格子ＵＬ７にそれぞれ含まれる４つの量子ビットと、第７単位格子ＵＬ７と第１０単位格子ＵＬ１０にそれぞれ含まれる４つの量子ビットと、第１０単位格子ＵＬ１０と第１３単位格子ＵＬ１３にそれぞれ含まれる４つの量子ビットとを相互作用させる。また、符号６’〜９’で示された第２カプラＣ２は、第１単位格子ＵＬ１と第２単位格子ＵＬ２にそれぞれ含まれる４つの量子ビットと、第２単位格子ＵＬ２と第３単位格子ＵＬ３にそれぞれ含まれる４つの量子ビットとを相互作用させる。また、符号５’、１３’〜１５’で示された第２カプラＣ２は、第２単位格子ＵＬ２と第５単位格子ＵＬ５にそれぞれ含まれる４つの量子ビットと、第５単位格子ＵＬ５と第８単位格子ＵＬ８にそれぞれ含まれる４つの量子ビットと、第８単位格子ＵＬ８と第１１単位格子ＵＬ１１にそれぞれ含まれる４つの量子ビットと、第１１単位格子ＵＬ１１と第１４単位格子ＵＬ１４にそれぞれ含まれる４つの量子ビットとを相互作用させる。また、符号１６’〜１９’で示された第２カプラＣ２は、第３単位格子ＵＬ３と第６単位格子ＵＬ６にそれぞれ含まれる４つの量子ビットと、第６単位格子ＵＬ６と第９単位格子ＵＬ９にそれぞれ含まれる４つの量子ビットと、第９単位格子ＵＬ９と第１２単位格子ＵＬ１２にそれぞれ含まれる４つの量子ビットとを相互作用させる。また、符号ｔ１’〜ｔ３’で示された第２カプラＣ２は、第１０単位格子ＵＬ１０と第１１単位格子ＵＬ１１にそれぞれ含まれる量子ビットを相互作用させる。さらに、符号ｔ４’及びｔ５’で示された第２カプラＣ２は、第１３単位格子ＵＬ１３と第１４単位格子ＵＬ１４にそれぞれ含まれる量子ビットを相互作用させる。複数の第２カプラＣ２は、前述した構成により、異なる単位格子に含まれる２つの量子ビットを同じ量子状態又は反対の量子状態にするように、２つの量子ビットを相互作用させてよい。

本実施形態に係る量子計算素子１０は、複数の超電導線路、複数の第１カプラＣ１及び複数の第２カプラＣ２のいずれかに電気的に接続される複数の電極を備えるが、複数の第２カプラＣ２の少なくとも一部は、複数の電極のいずれにも電気的に接続されていない。具体的には、符号１’〜２４’、ｔ１’〜ｔ５’で示された第２カプラＣ２は、いずれも電極に接続されていない。これらの第２カプラＣ２は、異なる単位格子に含まれる２つの量子ビットを互いに同じ状態にするように構成されていてよい。例えば、第１単位格子ＵＬ１に含まれる第２の超電導線路Ｌ６ａと、第２単位格子ＵＬ２に含まれる第２の超電導線路Ｌ６ｂとは、第２カプラＣ２によって同じ量子状態になるように相互作用されており、ニューラルネットワークの第５ノードを構成する第１の超電導線路と、ニューラルネットワークの第６ノードを構成する第２の超電導線路Ｌ６ａとの交差箇所に設けられた第１カプラＣ１によって、第５ノードの値を表す量子ビットと、第６ノードの値を表す量子ビットとの相互作用が実現される。

このように、本実施形態に係る量子計算素子１０によれば、異なる単位格子に含まれる２つの量子ビットを相互作用させる複数の第２カプラＣ２の少なくとも一部に電極を接続しないことで、全ての第２カプラＣ２に電極を接続する場合に比べて電極の数をより少なくすることができ、量子計算素子１０を小面積化できる。これにより、量子計算素子１０を超電導状態に保つ冷却効率を高めることができる。量子計算素子は冷凍機内に設置される。量子計算素子の電極は、外部電源及び電圧計と配線で接続する。しかし、冷凍機内につなげることができる配線数は限られている。そのため、第２カプラＣ２の電極数を削減することで、実装できる量子ビット数を増やすことができ、より高次のニューラルネットワークを構築できる恩恵が得られる。また、第２カプラＣ２への通電用配線は、動作時に意図せぬ磁界を周辺ビットに印加することがある。第２カプラＣ２への配線を削減することで、ノイズを低減し、誤動作を防ぐ恩恵が得られる。

本例の量子計算素子１０は、入力層（Ｉｎｐｕｔ）のニューロンを構成する第１単位格子ＵＬ１の超電導線路の量子状態を、第２カプラ１’〜５’によって第１０単位格子ＵＬ１０及び第１３単位格子ＵＬ１３の超電導線路にコピーして、第１カプラによって、トレーニングデータを構成する超電導線路（ｔ１〜ｔ５）の量子状態と相互作用させることで、入力データを修正してトレーニングデータを生成する。より具体的には、以下の処理を行う。はじめに、第１カプラの初期値を古典コンピュータ２０によって設定し、入力層（Ｉｎｐｕｔ）のニューロンを構成する第１単位格子ＵＬ１の超電導線路の量子状態を適切な磁場の印加によって入力データに相当する状態に固定する。次に、第１隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ１）、第２隠れ層（Ｈｉｄｄｅｎ ｌａｙｅｒ２）、出力層（Ｏｕｔｐｕｔ）及びトレーニングデータ（Ｔｒａｉｎｉｎｇ ｄａｔａ）を構成する超電導線路に対して、横磁場を印加し、量子アニーリングを行う。具体的には、磁束量子Φ_０の半分に対応する磁束を印加する。印加する磁束の大きさΦ_０／２は、その値から±３０％程度ずれていてもよい。その後、徐々に横磁場を弱めた後、出力層（Ｏｕｔｐｕｔ）及びトレーニングデータ（Ｔｒａｉｎｉｎｇ ｄａｔａ）を構成する超電導線路の量子状態を測定する。そして、古典コンピュータ２０によって、トレーニングデータを記憶部に記憶し、測定された出力データと正答を示すデータの誤差を算出し、誤差が十分に小さいか否かを判定する。誤差が十分に小さくない場合、古典コンピュータ２０によって、誤差逆伝播の方法で、第１カプラの結合強度を更新して、量子コンピュータ１００に第１カプラの値を再設定する。その後、量子コンピュータ１００によって、入力層を入力データの状態で固定して、隠れ層、出力層及びトレーニングデータを出力する層への横磁場の印加を行い、出力データ及びトレーニングデータの測定を行う。一方、誤差が十分に小さい場合、蓄積したトレーニングデータを用いて、学習済みのニューラルネットワークの性能を評価し、処理を終了する。ここで、学習済みのニューラルネットワークの性能は、トレーニングデータを学習済みのニューラルネットワークに入力し、例えば、精度（accuracy）、適合率（precision）、再現率（recall）、特異度（specificity）及びＦ１値の少なくともいずれかによって評価してよい。ニューラルネットワークの学習過程で蓄積したトレーニングデータを用いて学習済みのニューラルネットワークの性能を評価することで、予め用意したトレーニングデータの一部をテスト用に残す必要がなくなり、ニューラルネットワークの学習に用いることができるデータ数を増やすことができる。

なお、第１カプラの値を更新する場合、出力データ及びトレーニングデータの測定を複数回（例えば１００回）繰り返した後、複数の出力データの誤差の平均値に基づいて第１カプラの値を更新してもよい。

このようにして、学習済みのニューラルネットワークの性能を評価するために用いることができるトレーニングデータの生成を、ニューラルネットワークのフォワードプロパゲーションと同時に行うことができ、メモリ容量やバス帯域を別途確保することなく、トレーニングデータの生成を行うことができる。また、ノイズ、転置又はコントラスト変調といった加工を第１カプラＣ１の結合値に乱数を用いて入力データを変調することで、トレーニングデータとすることができる。これにより、入力データを与えた状態で量子アニーリングを行うと、結果として出力データとトレーニングデータが得られることとなり、その値を測定して重みの更新を行うことができる。なお、図２２は一例であり、入力層（Input）を横方向、第１隠れ層（Hidden layer1）を縦方向に対応させてもよい。学習後、ニューラルネットワークの重みが確定した後は、トレーニングデータの位置の第１カプラＣ１の値をゼロとしてもよい。

また、量子計算素子１０は、ニューラルネットワークのノードを構成する超電導線路と、ニューラルネットワークのノードを構成しない超電導線路との交差箇所に第１カプラを備えなくてもよい。さらに、量子計算素子１０は、異なる単位格子に含まれる、ニューラルネットワークのノードを構成しない超電導線路の間には第２カプラＣ２を備えなくてもよい。これにより、電極の数をより少なくすることができ、量子計算素子１０を小面積化できる。なお、本例の量子計算素子１０は、複数の超電導線路によって図１６に示すニューラルネットワークの複数のニューロンを構成することに適したものであるが、ニューラルネットワークのノードを構成する超電導線路と、ニューラルネットワークのノードを構成しない超電導線路との交差箇所に第１カプラＣ１を設けて、当該第１カプラＣ１の相互作用の強さをゼロに制御することとしてもよい。また、異なる単位格子に含まれる、ニューラルネットワークのノードを構成しない超電導線路の間に第２カプラＣ２を設けることとしてもよい。

図２３は、本実施形態に係る量子計算システム１００により実行される処理のフローチャートである。はじめに、古典コンピュータ２０によって、複数の第１カプラの初期値を設定する（Ｓ１０）。

その後、古典コンピュータ２０によって量子コンピュータ１を制御し、量子計算素子１０の入力層を構成する複数の超電導線路の量子状態を、入力データに相当する状態に設定する（Ｓ１１）。

さらに、古典コンピュータ２０によって量子コンピュータ１を制御し、量子計算素子１０の中間層、出力層、トレーニングデータを出力する層を構成する超電導線路に横磁場を印加する（Ｓ１２）。その後、横磁場を弱めた後、量子計算素子１０によって、出力層を構成する超電導線路の量子状態と、トレーニングデータを構成する超電導線路の量子状態を測定する（Ｓ１３）。測定されたトレーニングデータは、古典コンピュータ２０により取得され、記憶部に記憶される（Ｓ１４）。

また、測定された出力データ（出力層を構成する超電導線路の量子状態）は、古典コンピュータ２０により取得され、正答を示すデータとの誤差が所定値以下であるか判定される（Ｓ１５）。出力誤差が所定値以下でない場合（Ｓ１５：ＮＯ）、すなわち出力誤差が所定値より大きい場合、古典コンピュータ２０は、量子コンピュータ１を制御し、誤差逆伝播により算出した第１カプラの値を設定し（Ｓ１６）、処理Ｓ１２〜Ｓ１４を再び実行する。

一方、出力誤差が所定値以下である場合（Ｓ１５：ＹＥＳ）、古典コンピュータ２０は、蓄積したトレーニングデータを用いて、学習済みのニューラルネットワークの性能を評価する（Ｓ１７）。なお、学習済みのニューラルネットワークの性能を評価する場合、蓄積したトレーニングデータ以外のデータを用いてもよい。以上で、量子計算システム１００により実行される処理が終了する。

以上説明した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。実施形態が備える各要素並びにその配置、材料、条件、形状及びサイズ等は、例示したものに限定されるわけではなく適宜変更することができる。また、異なる実施形態で示した構成同士を部分的に置換し又は組み合わせることが可能である。

例えば、複数の超電導線路によってニューラルネットワークを構成し、複数の第１カプラで複数のニューロンの間の結合係数を制御する場合、ニューラルネットワークの学習時に、ランダムに第１カプラの結合をゼロにすることで、ドロップコネクトの手法を再現して、ニューラルネットワークの汎化性能を向上させることができる。

Claims (9)

1. 平面視において少なくとも２つの単位格子を形成するように配置され、それぞれ電磁的状態によって量子ビットを構成する複数の超電導線路と、
   前記複数の超電導線路の交差箇所に設けられ、２つの量子ビットを相互作用させる複数の第１カプラと、
   前記少なくとも２つの単位格子のうち異なる単位格子に含まれる２つの量子ビットを相互作用させる複数の第２カプラと、
   前記複数の超電導線路、前記複数の第１カプラ及び前記複数の第２カプラのいずれかに電気的に接続される複数の電極と、を備え、
   前記複数の第２カプラの少なくとも一部は、前記複数の電極のいずれにも電気的に接続されていない、
   量子計算素子。
2. 前記異なる単位格子に含まれる２つの量子ビットの一方を構成する第１超電導線路は、平面視において時計回り又は反時計回りに周回する第１ループを含み、
   前記異なる単位格子に含まれる２つの量子ビットの他方を構成する第２超電導線路は、平面視において前記第１ループと同じ方向に周回する第２ループを含み、
   前記第２カプラは、前記第１ループと対向して、平面視において時計回り又は反時計回りに周回する第１カプラループ及び前記第２ループと対向して、平面視において前記第１カプラループと同じ方向に周回する第２カプラループを含む、
   請求項１に記載の量子計算素子。
3. 前記異なる単位格子に含まれる２つの量子ビットの一方を構成する第１超電導線路は、平面視において時計回り又は反時計回りに周回する第１ループを含み、
   前記異なる単位格子に含まれる２つの量子ビットの他方を構成する第２超電導線路は、平面視において前記第１ループと反対方向に周回する第２ループを含み、
   前記第２カプラは、前記第１ループと対向して時計回り又は反時計回りに周回する第１カプラループ及び前記第２ループと対向して前記第１カプラループと反対方向に周回する第２カプラループを含む、
   請求項１に記載の量子計算素子。
4. 前記異なる単位格子に含まれる２つの量子ビットの一方を構成する第１超電導線路は、平面視において時計回り又は反時計回りに周回する第１ループを含み、
   前記異なる単位格子に含まれる２つの量子ビットの他方を構成する第２超電導線路は、平面視において前記第１ループと同じ方向に周回する第２ループを含み、
   前記第２カプラは、前記第１ループと対向して時計回り又は反時計回りに周回する第１カプラループ及び前記第２ループと対向して前記第１カプラループと反対方向に周回する第２カプラループを含む、
   請求項１に記載の量子計算素子。
5. 前記複数の超電導線路は、ニューラルネットワークの複数のニューロンを構成し、
   前記複数の第１カプラは、前記複数のニューロンの間の結合係数を制御する、
   請求項１から４のいずれか一項に記載の量子計算素子。
6. 前記複数の超電導線路は、第１方向に延伸する第１の複数の超電導線路及び前記第１方向と交差する第２方向に延伸する第２の複数の超電導線路を含み、
   前記第１の複数の超電導線路は、前記ニューラルネットワークの入力層のニューロンを構成し、
   前記第２の複数の超電導線路は、前記ニューラルネットワークの隠れ層又は出力層のニューロンを構成する、
   請求項５に記載の量子計算素子。
7. 前記第２の複数の超電導線路は、前記入力層のニューロンに入力されるデータを修正したトレーニングデータを出力する層のニューロンを構成する、
   請求項６に記載の量子計算素子。
8. 前記ニューラルネットワークは、前記トレーニングデータを用いて性能が評価される、
   請求項７に記載の量子計算素子。
9. 前記入力層のニューロンを構成する前記第１の複数の超電導線路及び第１隠れ層のニューロンを構成する前記第２の複数の超電導線路は、第１単位格子において交差し、
   前記第１隠れ層のニューロンを構成する前記第２の複数の超電導線路及び第２隠れ層のニューロンを構成する前記第１の複数の超電導線路は、前記第１単位格子に隣接する第２単位格子において交差し、
   前記入力層のニューロンを構成する前記第１の複数の超電導線路及び第３隠れ層のニューロンを構成する前記第２の複数の超電導線路は、前記第１単位格子に隣接する第３単位格子において交差する、
   請求項６から８のいずれか一項に記載の量子計算素子。