[go: up one dir, main page]

JP6660897B2 - Transmission quality measurement method - Google Patents

Transmission quality measurement method Download PDF

Info

Publication number
JP6660897B2
JP6660897B2 JP2017017874A JP2017017874A JP6660897B2 JP 6660897 B2 JP6660897 B2 JP 6660897B2 JP 2017017874 A JP2017017874 A JP 2017017874A JP 2017017874 A JP2017017874 A JP 2017017874A JP 6660897 B2 JP6660897 B2 JP 6660897B2
Authority
JP
Japan
Prior art keywords
transmission
signal
overhead
unit
calendar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017017874A
Other languages
Japanese (ja)
Other versions
JP2018125775A (en
Inventor
拓哉 小田
拓哉 小田
史一 犬塚
史一 犬塚
鈴木 昌弘
昌弘 鈴木
世輝 桑原
世輝 桑原
義朗 山田
義朗 山田
拓也 大原
拓也 大原
小林 正啓
正啓 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
NTT Inc USA
Original Assignee
Nippon Telegraph and Telephone Corp
NTT Inc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, NTT Inc USA filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2017017874A priority Critical patent/JP6660897B2/en
Publication of JP2018125775A publication Critical patent/JP2018125775A/en
Application granted granted Critical
Publication of JP6660897B2 publication Critical patent/JP6660897B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Description

本発明は、伝送品質の測定方法に関する。   The present invention relates to a method for measuring transmission quality.

Optical Internetworking Forum(以下「OIF」という。)において、2016年3月にFlex Ethernet(登録商標、以下「FlexE」という。)のImplementation Agreement 1.0(以下「IA1.0」という。)が発行された(例えば非特許文献1参照)。FlexEは、2つ以上の100Gigabit Ethernet(以下「100GbE」又は「100GbE−PHY」という。)を束ねた伝送路上において、5Gigabit/s単位に1つ以上のMedia Access Control(以下「MAC」という。)レートを設定し、個々のMACレートごとに独立してクライアント信号を送信する技術の標準化規格である。   At the Optical Internetworking Forum (hereinafter, referred to as “OIF”), the Implementation Agreement 1.0 (hereinafter, referred to as “IA1.0”) of Flex Ethernet (registered trademark, hereinafter, referred to as “FlexE”) was issued in March 2016 (referred to as “IA1.0”). For example, see Non-Patent Document 1). FlexE is one or more Media Access Control (hereinafter, referred to as “MAC”) in units of 5 Gigabit / s on a transmission path in which two or more 100 Gigabit Ethernet (hereinafter, “100 GbE” or “100 GbE-PHY”) are bundled. This is a standardized technology for setting a rate and transmitting a client signal independently for each MAC rate.

FlexEでは、MACレートとして10G、40G、m×25G(mは1以上の整数)が、クライアント信号として64b/66b伝送符号ブロックを用いる10Gigabit Ethernet(以下「10GbE」という。)や40Gigabit Ethernet(以下「40GbE」という。)等の信号が想定されている(例えば非特許文献1の“5.1 Requirements”を参照)。以下にFlexEの概略を説明する。   In FlexE, 10 G, 40 G, m × 25 G (m is an integer of 1 or more) as a MAC rate, and 10 Gigabit Ethernet (hereinafter, “10 GbE”) or 40 Gigabit Ethernet (hereinafter, “10 GbE”) using a 64b / 66b transmission code block as a client signal. 40GbE ”) (for example, see“ 5.1 Requirements ”in Non-Patent Document 1). The outline of FlexE will be described below.

図14は、4本の100GbEを束ねた場合のFlexEのイメージ図である。この100GbE−PHYの束をFlexE Groupと呼び、左右から入出力されるクライアント信号(10GbEや40GbE等の信号)をFlexE Clientと呼ぶ。また、FlexE GroupとFlexE Clientとの入出力を行う機能部はFlexE Shimと呼ばれ、FlexE ClientをFlexE Groupにマッピング(又はFlexE Groupからデマッピング)する機能を有する。   FIG. 14 is an image diagram of FlexE when four 100 GbEs are bundled. This bundle of 100 GbE-PHYs is called a FlexE Group, and client signals (signals such as 10 GbE and 40 GbE) input and output from the left and right are called FlexE Client. The functional unit that performs input / output between the FlexE Group and the FlexE Client is called a FlexE Shim, and has a function of mapping the FlexE Client to the FlexE Group (or demapping from the FlexE Group).

図15は、FlexE Groupで伝送されるフレームの構成を示す図である。また、図16は、FlexEで伝送されるマルチフレームの構成を示す図である。FlexEでは、FlexE Shimが64b/66b伝送符号ブロックからなる一列のMaster Calendarを構成する。FlexEにおいてMaster Calendarを構成する個々の64b/66b伝送符号ブロックはSlotと呼ばれ、Master Calendarは20個のSlotからなるSub-calendarに分割される。そして、このSub-calendarの単位でMaster Calendarが4つの100GbE−PHYに振り分けられる(例えば非特許文献1の“6.3 FlexE Calendar”参照)。   FIG. 15 is a diagram illustrating a configuration of a frame transmitted by the FlexE Group. FIG. 16 is a diagram showing a configuration of a multi-frame transmitted by FlexE. In FlexE, FlexE Shim constitutes a row of Master Calendar composed of 64b / 66b transmission code blocks. The individual 64b / 66b transmission code blocks constituting the Master Calendar in FlexE are called Slots, and the Master Calendar is divided into Sub-calendars consisting of 20 Slots. Then, the Master Calendar is divided into four 100 GbE-PHYs in units of the Sub-calendar (for example, see “6.3 FlexE Calendar” in Non-Patent Document 1).

各100G−PHY(100G PHY #1〜#4)に振り分けられたSub-calendarには1023個のごとに1Slotのオーバーヘッド(Flex OH)が挿入されることにより1つのフレームが構成される。そして更に、8つのフレームで1つのマルチフレームが構成される(例えば非特許文献1の“6.4 FlexE Overhead and Alignment”参照)。一方で、FlexE Clientは、64b/66b伝送符号ブロック単位でMaster Calendarにマッピングされる。   One frame is configured by inserting 1Slot overhead (Flex OH) for every 1023 sub-calendars allocated to each 100G-PHY (100G PHY # 1 to # 4). Further, one multi-frame is composed of eight frames (for example, see “6.4 FlexE Overhead and Alignment” in Non-Patent Document 1). On the other hand, the FlexE Client is mapped to the Master Calendar in 64b / 66b transmission code block units.

図17は、Master Calendarに対するFlexE Clientのマッピングの例を示す図である。以下の説明では、Master Calendarにマッピングされる個々のクライアント信号(FlexE Client)のことをチャネルと呼ぶ。FlexEでは、あるチャネルのクライアント信号が同じ100GbE−PHYで送信される場合もあれば、異なる複数の100GbE−PHYで分散して送信される場合もある。図17は、10GbEのチャネルのクライアント信号が100G PHY #1で送信され、25GbEのチャネルのクライアント信号が100G PHY #3及び#4の2つの100GbE−PHYで送信される場合を例示している(例えば非特許文献1の“7.4 FlexE Mux Data Flow”参照)。   FIG. 17 is a diagram illustrating an example of mapping of the FlexE Client to the Master Calendar. In the following description, each client signal (FlexE Client) mapped to the Master Calendar is called a channel. In FlexE, a client signal of a certain channel may be transmitted by the same 100 GbE-PHY, or may be distributed and transmitted by a plurality of different 100 GbE-PHYs. FIG. 17 illustrates a case where a client signal of a 10 GbE channel is transmitted by 100 G PHY # 1, and a client signal of a 25 GbE channel is transmitted by two 100 Gb E-PHYs of 100 G PHY # 3 and # 4 ( For example, see “7.4 FlexE Mux Data Flow” in Non-Patent Document 1).

このようなFlexEにおいて、FlexE Groupを構成する100GbE−PHYの一部に障害が発生した場合(例えば、受信光の強度が閾値以下に下がった状態や、64b/66b伝送符号ブロックが一定数連続して正しく受信されない状態など)、FlexE Group全体が通信断と判断される。この場合、全ての100GbE−PHYにおいて、オーバーヘッドのRPF(Remote PHY Fault)領域に障害の発生を示すフラグが立てられたフレームが伝送される。このようなフレームが送受信されることにより、FlexE Group全体が非通信状態に遷移する(例えば非特許文献1の“7.5.2 FlexE Demux Fault Handling”参照)。   In such a FlexE, when a failure occurs in a part of the 100 GbE-PHY constituting the FlexE Group (for example, a state where the intensity of the received light has dropped below a threshold, or a certain number of 64b / 66b transmission code blocks are continuously generated). And the entire FlexE Group is determined to be disconnected. In this case, in every 100 GbE-PHY, a frame in which a flag indicating the occurrence of a fault is set in an RPF (Remote PHY Fault) area of the overhead is transmitted. By transmitting and receiving such a frame, the entire FlexE Group transits to a non-communication state (for example, see “7.5.2 FlexE Demux Fault Handling” in Non-Patent Document 1).

Flex Ethernet Implementation Agreement 1.0(IA # OIF−FLEXE−01.0)Flex Ethernet Implementation Agreement 1.0 (IA # OIF-FLEXE-01.0)

FlexEの主な適用先は、データセンタ(以下「DC」という。)内のサーバ間、もしくはDC間接続であり、FlexEは通信キャリア向けのITU−T(International Telecommunication Union Telecommunication Standardization Sector)標準であるOptical Transport Network(以下「OTN」という。)等と比べて簡素な規格となっている。そのため、FlexEには10GbE以上のEthernetと同等な伝送品質指標(BER:Bit Error Rate)を測定する機能しか存在しない。具体的には、64b/66b伝送ブロック符号の2ビットのオーバーヘッド部分を用いて100GbE−PHY単位のビット誤り率を測定することは可能であるが、FlexE Client単位(チャネル単位)で伝送品質を監視することはできない。例えば非特許文献1の“7.1 FlexE Group Functions”には、物理層(PHY)は100G Ethernet規格(Clause 82)に準ずる旨が記載されている。しかしながら、Ethernetにはチャネルに相当する概念がないため、チャネル単位で伝送品質を監視する機能は存在しない。   The main application of FlexE is connection between servers in a data center (hereinafter referred to as “DC”) or between DCs. FlexE is an ITU-T (International Telecommunication Union Telecommunication Standardization Sector) standard for communication carriers. It is a simpler standard than Optical Transport Network (hereinafter referred to as “OTN”) and the like. Therefore, FlexE has only a function of measuring a transmission quality index (BER: Bit Error Rate) equivalent to Ethernet of 10 GbE or more. Specifically, it is possible to measure the bit error rate in units of 100 GbE-PHY using the 2-bit overhead part of the 64b / 66b transmission block code, but monitor the transmission quality in units of FlexE Client (in units of channels). I can't. For example, “7.1 FlexE Group Functions” in Non-Patent Document 1 describes that the physical layer (PHY) conforms to the 100G Ethernet standard (Clause 82). However, since Ethernet does not have a concept corresponding to a channel, there is no function of monitoring transmission quality in units of channels.

上記事情に鑑み、本発明は、一以上の伝送媒体を束ねた上に論理的な伝送路を形成する伝送方式において、クライアント信号単位(チャネル単位)又はクライアント信号の構成単位(FlexEではSlot単位)ごとに伝送品質を監視することができる技術を提供することを目的としている。   In view of the above circumstances, the present invention relates to a transmission system in which one or more transmission media are bundled to form a logical transmission path, and a client signal unit (channel unit) or a client signal constituent unit (Slot unit in FlexE). It is an object of the present invention to provide a technique capable of monitoring transmission quality for each transmission.

本発明の一態様は、一以上のチャネルから入力される信号を一以上の物理リンクを介して伝送する送信側装置と、前記物理リンクを介して前記送信側装置から前記信号を受信する受信側装置とを備える伝送システムが前記物理リンクを介した伝送の品質を測定する伝送品質測定方法であって、前記送信側装置が、前記信号を伝送符号ブロックの単位に分割して送信する送信ステップと、前記受信側装置が、前記送信側装置から受信した前記伝送符号ブロック単位の信号の一部に基づいて、前記信号の伝送誤り率を測定する測定ステップと、を有する伝送品質測定方法である。   One embodiment of the present invention provides a transmitting device that transmits a signal input from one or more channels via one or more physical links, and a receiving device that receives the signal from the transmitting device via the physical link. A transmission quality measuring method in which a transmission system including a device measures the quality of transmission over the physical link, wherein the transmitting device transmits the signal by dividing the signal into transmission code block units. A measurement step of measuring the transmission error rate of the signal based on a part of the signal in transmission code block units received from the transmission side device.

本発明の一態様は上記の伝送品質測定方法であって、前記受信側装置は、前記伝送符号ブロックのそれぞれに付与されるオーバーヘッドの信号に基づいて前記伝送誤り率を測定する。   One aspect of the present invention is the above-described transmission quality measurement method, wherein the reception-side device measures the transmission error rate based on an overhead signal added to each of the transmission code blocks.

本発明の一態様は上記の伝送品質測定方法であって、前記送信側装置は、一部の伝送符号ブロックのペイロードに所定パターンの信号を格納して送信し、前記受信側装置は、前記送信側装置から受信した前記伝送符号ブロックのペイロードから前記所定パターンの信号を検出することによって前記伝送誤り率を測定する。   One aspect of the present invention is the transmission quality measurement method described above, wherein the transmitting device stores and transmits a signal of a predetermined pattern in a payload of a part of transmission code blocks, and the receiving device transmits the transmission signal. The transmission error rate is measured by detecting the signal of the predetermined pattern from the payload of the transmission code block received from the side device.

本発明の一態様は上記の伝送品質測定方法であって、前記所定パターンは疑似ランダムパターンである。   One embodiment of the present invention is the above transmission quality measuring method, wherein the predetermined pattern is a pseudo random pattern.

本発明の一態様は上記の伝送品質測定方法であって、前記伝送符号ブロックは、2ビットのオーバーヘッドと64ビットのペイロードとからなる64b/66b伝送符号ブロックである。   One embodiment of the present invention is the above transmission quality measurement method, wherein the transmission code block is a 64b / 66b transmission code block including a 2-bit overhead and a 64-bit payload.

本発明の一態様は上記の伝送品質測定方法であって、前記伝送符号ブロックは、一以上の前記64b/66b伝送符号ブロックを再構成して得られる(64×n)b/(64×n+m)b伝送符号ブロック(m及びnは1以上の整数)である。   One embodiment of the present invention is the above-described transmission quality measurement method, wherein the transmission code block is obtained by reconstructing one or more of the 64b / 66b transmission code blocks. (64 × n) b / (64 × n + m) ) B Transmission code block (m and n are integers of 1 or more).

本発明の一態様は上記の伝送品質測定方法であって、前記受信側装置は、前記伝送符号ブロックごとに取得した伝送誤り率を前記チャネルごとに足し合わせることにより前記チャネルごとの伝送誤り率を測定する。   One aspect of the present invention is the above-described transmission quality measurement method, wherein the reception-side device adds the transmission error rate obtained for each of the transmission code blocks for each of the channels to thereby reduce the transmission error rate for each of the channels. Measure.

本発明の一態様は上記の伝送品質測定方法であって、前記一以上のチャネルから入力される信号は、一以上の物理リンクに分散して伝送される。   One embodiment of the present invention is the above-described transmission quality measurement method, wherein the signals input from the one or more channels are distributed and transmitted to one or more physical links.

本発明により、一以上の伝送媒体を束ねた上に論理的な伝送路を形成する伝送方式において、クライアント信号単位(チャネル単位)又はクライアント信号の構成単位(FlexEではSlot単位)ごとに伝送品質を監視することが可能となる。   According to the present invention, in a transmission method in which a logical transmission path is formed by bundling one or more transmission media, the transmission quality is determined for each client signal unit (channel unit) or each client signal constituent unit (Slot unit in FlexE). It becomes possible to monitor.

第1実施形態における送信側装置1の機能構成の具体例を示すブロック図。FIG. 2 is a block diagram showing a specific example of a functional configuration of a transmitting device 1 according to the first embodiment. 第1実施形態における制御部14の機能構成の具体例を示すブロック図。FIG. 2 is a block diagram showing a specific example of a functional configuration of a control unit 14 according to the first embodiment. 第1実施形態における送信側装置1がSub-calendarに対してオーバーヘッドを挿入する処理の流れを示すフローチャート。9 is a flowchart illustrating a flow of a process in which the transmission-side apparatus 1 according to the first embodiment inserts overhead into a sub-calendar. 第1実施形態における受信側装置2の機能構成の具体例を示すブロック図。FIG. 2 is a block diagram showing a specific example of a functional configuration of a receiving device 2 according to the first embodiment. 第1実施形態におけるビット誤り率測定部24の機能構成の具体例を示すブロック図。FIG. 3 is a block diagram showing a specific example of a functional configuration of a bit error rate measurement unit 24 according to the first embodiment. 第1実施形態における受信側装置2がBER値を測定する処理の流れを示すフローチャート。5 is a flowchart illustrating a flow of a process in which the receiving device 2 measures a BER value in the first embodiment. 第1実施形態におけるBER値測定の動作例を示す図。FIG. 5 is a diagram showing an operation example of BER value measurement in the first embodiment. 第1実施形態の第1の変形例におけるBER値測定の動作例を示す図。FIG. 9 is a diagram showing an operation example of BER value measurement in a first modification of the first embodiment. 第1実施形態の第2の変形例におけるBER値測定の動作例を示す図。FIG. 11 is a diagram showing an operation example of BER value measurement in a second modification of the first embodiment. 第1実施形態の第3の変形例におけるBER値測定の動作例を示す図。FIG. 14 is a diagram showing an operation example of BER value measurement in a third modification of the first embodiment. 第2実施形態における送信側装置1aの機能構成の具体例を示すブロック図。FIG. 9 is a block diagram showing a specific example of a functional configuration of a transmitting device 1a according to the second embodiment. 第2実施形態における制御部14aの機能構成の具体例を示すブロック図。FIG. 13 is a block diagram showing a specific example of a functional configuration of a control unit 14a according to the second embodiment. 第2実施形態におけるBER値測定の動作例を示す図。FIG. 9 is a diagram illustrating an operation example of BER value measurement according to the second embodiment. 4本の100GbEを束ねた場合のFlexEのイメージ図。FIG. 4 is an image diagram of FlexE when four 100 GbEs are bundled. FlexE Groupで伝送されるフレームの構成を示す図。FIG. 4 is a diagram showing a configuration of a frame transmitted by FlexE Group. FlexEで伝送されるマルチフレームの構成を示す図。The figure which shows the structure of the multi-frame transmitted by FlexE. Master Calendarに対するFlexE Clientのマッピングの例を示す図。The figure which shows the example of mapping of FlexE Client with Master Calendar.

以下、クライアント信号単位(チャネル単位)又はクライアント信号の構成単位(FlexEではSlot単位)ごとに伝送品質を監視することができるFlexEの送信側装置及び受信側装置について説明する。具体的には、送信側装置はFlexEにおける送信側のFlexE Shimであり、受信側装置は受信側のFlexE Shimである。   Hereinafter, a transmitting device and a receiving device of FlexE capable of monitoring the transmission quality for each client signal unit (channel unit) or each constituent unit of the client signal (Slot unit in FlexE) will be described. Specifically, the transmitting device is a FlexE Shim on the transmitting side in FlexE, and the receiving device is a FlexE Shim on the receiving side.

<第1実施形態>
図1は、第1実施形態における送信側装置1の機能構成の具体例を示すブロック図である。送信側装置1は、バスで接続されたCPU(Central Processing Unit)やメモリや補助記憶装置などを備え、プログラムを実行する。送信側装置1は、プログラムの実行によってマッピング部11、Sub-calendar12、100GbE−PHY13及び制御部14を備える装置として機能する。なお、送信側装置1の各機能の全て又は一部は、ASIC(Application Specific Integrated Circuit)やPLD(Programmable Logic Device)やFPGA(Field Programmable Gate Array)等のハードウェアを用いて実現されてもよい。プログラムは、コンピュータ読み取り可能な記録媒体に記録されてもよい。コンピュータ読み取り可能な記録媒体とは、例えばフレキシブルディスク、光磁気ディスク、ROM、CD−ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置である。プログラムは、電気通信回線を介して送信されてもよい。
<First embodiment>
FIG. 1 is a block diagram illustrating a specific example of a functional configuration of the transmitting device 1 according to the first embodiment. The transmitting device 1 includes a CPU (Central Processing Unit), a memory, an auxiliary storage device, and the like connected by a bus, and executes a program. The transmitting device 1 functions as a device including a mapping unit 11, a sub-calendar 12, a 100GbE-PHY 13, and a control unit 14 by executing a program. Note that all or a part of each function of the transmitting apparatus 1 may be realized using hardware such as an ASIC (Application Specific Integrated Circuit), a PLD (Programmable Logic Device), and an FPGA (Field Programmable Gate Array). . The program may be recorded on a computer-readable recording medium. The computer-readable recording medium is, for example, a portable medium such as a flexible disk, a magneto-optical disk, a ROM, and a CD-ROM, and a storage device such as a hard disk built in a computer system. The program may be transmitted via a telecommunication line.

マッピング部11は、64b/66b伝送符号ブロック(Slot)からなる一列のMaster Calendarを構成し、クライアント装置から入力されたクライアント信号を複数の100GbE−PHY(以下「PHY」という。)に振り分けて出力することにより、PHYごとのSub-calendarを生成する機能を有する。   The mapping unit 11 configures a one-row Master Calendar composed of 64b / 66b transmission code blocks (Slots), and distributes a client signal input from a client device to a plurality of 100 GbE-PHYs (hereinafter, referred to as “PHY”) and outputs them. By doing so, it has a function of generating a sub-calendar for each PHY.

例えば図1は、マッピング部11に対してClient_1、Client_2、…、Client_kのk(1以上の整数)個のチャネルのクライアント信号が入力され、k個のクライアント信号がN(1以上の整数)個のSub-calendar12に振り分けられる例を示している。N個のSub-calendar12−1〜12−Nは、それぞれPHY13−1〜13−Nに対応する。この場合、マッピング部11は、入力されたk個のクライアント信号を、N個のSub-calendar12のいずれかに割り当てる。Sub-calendar12にマッピングされたクライアント信号は、それぞれのSub-calendarに対応するPHY13に出力される。   For example, in FIG. 1, client signals of k (an integer of 1 or more) channels of Client_1, Client_2,..., Client_k are input to the mapping unit 11, and k client signals are N (an integer of 1 or more) 2 shows an example of distribution to the Sub-calendar 12. N Sub-calendars 12-1 to 12-N correspond to PHYs 13-1 to 13-N, respectively. In this case, the mapping unit 11 allocates the input k client signals to any of the N Sub-calendars 12. The client signal mapped to the sub-calendar 12 is output to the PHY 13 corresponding to each sub-calendar.

制御部14は、フレームを生成する機能を有する。具体的には、制御部14はクライアント信号が所定数のSlotにマッピングされるごとに、1Slotのオーバーヘッド(Flex OH)を挿入することにより1つのフレームを構成する。制御部14は、個々のフレームのオーバーヘッドに加えて、マルチフレームのオーバーヘッドを挿入してもよい。   The control unit 14 has a function of generating a frame. Specifically, the control unit 14 configures one frame by inserting an overhead (Flex OH) of one slot every time a client signal is mapped to a predetermined number of slots. The control unit 14 may insert a multi-frame overhead in addition to the overhead of each frame.

図2は、第1実施形態における制御部14の機能構成の具体例を示すブロック図である。制御部14は、カレンダ情報取得部141、オーバーヘッド生成部142及びオーバーヘッド出力部143を備える。カレンダ情報取得部141はマッピング部11からカレンダ情報を取得する。カレンダ情報は、クライアント信号、及びそのSub-calendarへのマッピングに関する情報を含む。カレンダ情報を参照することにより、クライアント信号の信号値、クライアント信号とSub-calendarとの対応関係、及びクライアント信号とチャネルとの対応関係を識別することができる。カレンダ情報取得部141は、取得したカレンダ情報をオーバーヘッド生成部142及びオーバーヘッド出力部143に出力する。   FIG. 2 is a block diagram illustrating a specific example of a functional configuration of the control unit 14 according to the first embodiment. The control unit 14 includes a calendar information acquisition unit 141, an overhead generation unit 142, and an overhead output unit 143. Calendar information acquisition section 141 acquires calendar information from mapping section 11. The calendar information includes information on the client signal and its mapping to the Sub-calendar. By referring to the calendar information, the signal value of the client signal, the correspondence between the client signal and the Sub-calendar, and the correspondence between the client signal and the channel can be identified. The calendar information acquisition unit 141 outputs the acquired calendar information to the overhead generation unit 142 and the overhead output unit 143.

オーバーヘッド生成部142は、カレンダ情報に基づいてオーバーヘッドを生成する。オーバーヘッド生成部142は、生成したオーバーヘッドをオーバーヘッド出力部143に出力する。   The overhead generator 142 generates an overhead based on the calendar information. The overhead generation unit 142 outputs the generated overhead to the overhead output unit 143.

オーバーヘッド出力部143は、オーバーヘッド生成部142から出力されるオーバーヘッドを対応するSub-calendarに出力する。このとき、オーバーヘッド出力部143は、各Sab-calendarの所定数のSlotにクライアント信号が割り当てられるごとに1Slotのオーバーヘッドを出力する。   The overhead output unit 143 outputs the overhead output from the overhead generation unit 142 to the corresponding sub-calendar. At this time, the overhead output unit 143 outputs one slot of overhead each time a client signal is allocated to a predetermined number of slots of each Sab-calendar.

図3は、第1実施形態における送信側装置1がSub-calendarに対してオーバーヘッドを挿入する処理の流れを示すフローチャートである。まず、カレンダ情報取得部141がマッピング部11からカレンダ情報を取得する(ステップS101)。カレンダ情報取得部141は、取得したカレンダ情報をオーバーヘッド生成部142に出力する。また、カレンダ情報取得部141は、取得したカレンダ情報に基づいて識別されるフレームとチャネルとの対応関係をオーバーヘッド出力部143に通知する。   FIG. 3 is a flowchart illustrating a flow of a process in which the transmitting device 1 according to the first embodiment inserts overhead into a sub-calendar. First, the calendar information acquisition unit 141 acquires calendar information from the mapping unit 11 (Step S101). The calendar information acquisition unit 141 outputs the acquired calendar information to the overhead generation unit 142. Further, the calendar information acquisition unit 141 notifies the overhead output unit 143 of the correspondence between the frame and the channel identified based on the acquired calendar information.

オーバーヘッド生成部142は、カレンダ情報取得部141から出力されるカレンダ情報に基づいて各Sub-calendarに挿入するオーバーヘッドを生成する(ステップS102)。オーバーヘッド生成部142は、生成したオーバーヘッドをオーバーヘッド出力部143に出力する。オーバーヘッド出力部143は、オーバーヘッド生成部142から出力されたオーバーヘッドを、対応するSub-calendarの所定のSlotに挿入する(ステップS103)。   The overhead generation unit 142 generates an overhead to be inserted into each Sub-calendar based on the calendar information output from the calendar information acquisition unit 141 (Step S102). The overhead generation unit 142 outputs the generated overhead to the overhead output unit 143. The overhead output unit 143 inserts the overhead output from the overhead generation unit 142 into a predetermined slot of the corresponding Sub-calendar (Step S103).

図4は、第1実施形態における受信側装置2の機能構成の具体例を示すブロック図である。受信側装置2は、バスで接続されたCPUやメモリや補助記憶装置などを備え、プログラムを実行する。受信側装置2は、プログラムの実行によってデマッピング部21、Sub-calendar22、100GbE−PHY23及びビット誤り率測定部24を備える装置として機能する。なお、受信側装置2の各機能の全て又は一部は、ASICやPLDやFPGA等のハードウェアを用いて実現されてもよい。プログラムは、コンピュータ読み取り可能な記録媒体に記録されてもよい。コンピュータ読み取り可能な記録媒体とは、例えばフレキシブルディスク、光磁気ディスク、ROM、CD−ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置である。プログラムは、電気通信回線を介して送信されてもよい。   FIG. 4 is a block diagram illustrating a specific example of the functional configuration of the receiving device 2 according to the first embodiment. The receiving device 2 includes a CPU, a memory, an auxiliary storage device, and the like connected by a bus, and executes a program. The receiving device 2 functions as a device including a demapping unit 21, a sub-calendar 22, a 100 GbE-PHY 23, and a bit error rate measuring unit 24 by executing a program. Note that all or part of each function of the receiving device 2 may be realized using hardware such as an ASIC, a PLD, and an FPGA. The program may be recorded on a computer-readable recording medium. The computer-readable recording medium is, for example, a portable medium such as a flexible disk, a magneto-optical disk, a ROM, and a CD-ROM, and a storage device such as a hard disk built in a computer system. The program may be transmitted via a telecommunication line.

デマッピング部21は、PHY23ごとのSub-calendar22に受信された信号から各チャネルのクライアント信号を復元する機能を有する。具体的には、デマッピング部21は、各Sub-calendarに受信されたフレームのオーバーヘッドに格納されている情報に基づいてカレンダ情報を生成する。デマッピング部21は、生成したカレンダ情報に基づいて各Sub-calendarに受信された信号から各チャネルのクライアント信号を復元する。例えば図4の例では、デマッピング部21は、N系統のSub-calendar22に受信された信号から、k系統(チャネル数に対応)のクライアント信号を復元する。一方で、デマッピング部21は、生成したカレンダ情報をビット誤り率測定部24に出力する。   The demapping unit 21 has a function of restoring a client signal of each channel from a signal received by the sub-calendar 22 for each PHY 23. Specifically, the demapping unit 21 generates the calendar information based on the information stored in the overhead of the frame received in each Sub-calendar. The demapping unit 21 restores the client signal of each channel from the signal received by each Sub-calendar based on the generated calendar information. For example, in the example of FIG. 4, the demapping unit 21 restores k system (corresponding to the number of channels) client signals from the signals received by the N systems of Sub-calendars 22. On the other hand, the demapping unit 21 outputs the generated calendar information to the bit error rate measurement unit 24.

ビット誤り率測定部24は、受信信号の一部に基づき、PHY23を介した信号の伝送において伝送エラーが発生した割合を示すBER(Bit Error Rate)値を測定する。例えば、第1実施形態では、ビット誤り率測定部24は、各伝送ブロック符号のオーバーヘッドに基づいてBER値を測定する。なお、ここでのオーバーヘッドは、フレームを構成するために、送信側で20Slotごとに1つずつ挿入されるオーバーヘッドとは異なる。具体的には、ここでのオーバーヘッドは、64b/66b伝送ブロック符号における2ビットのオーバーヘッドである。以下では、これらを区別するために、フレームの構成のために挿入されるオーバーヘッドをオーバーヘッドブロック(OHB)と称し、各伝送ブロック符号のオーバーヘッドをオーバーヘッド信号と称する。ビット誤り率測定部24は、このオーバーヘッド信号に基づいてBER値を測定する。ビット誤り率測定部24は、このように測定したBER値の測定結果を示す情報を測定情報として出力する。例えば、ビット誤り率測定部24は、測定情報を他の装置に送信してもよいし、表示部を備える場合には測定情報を表示部に表示させてもよい。   The bit error rate measuring unit 24 measures a BER (Bit Error Rate) value indicating a rate of occurrence of a transmission error in signal transmission via the PHY 23 based on a part of the received signal. For example, in the first embodiment, the bit error rate measurement unit 24 measures the BER value based on the overhead of each transmission block code. Note that the overhead here is different from the overhead inserted every 20 Slots on the transmitting side to configure a frame. Specifically, the overhead here is a 2-bit overhead in the 64b / 66b transmission block code. Hereinafter, in order to distinguish between them, the overhead inserted for the configuration of the frame is called an overhead block (OHB), and the overhead of each transmission block code is called an overhead signal. The bit error rate measuring unit 24 measures a BER value based on the overhead signal. The bit error rate measurement unit 24 outputs information indicating the measurement result of the BER value measured in this way as measurement information. For example, the bit error rate measurement unit 24 may transmit the measurement information to another device, or may include the display unit if the display unit includes a display unit.

図5は、第1実施形態におけるビット誤り率測定部24の機能構成の具体例を示すブロック図である。例えば、ビット誤り率測定部24は、各Sub-calendarごとに受信側装置2に備えられ、各ビット誤り率測定部24は、SlotごとのBER値測定回路241−1〜241−21を備える。BER値測定回路241は、受信された各Slotのオーバーヘッド信号に基づいてBER値を算出する。具体的には、64b/66b伝送ブロック符号の場合、オーバーヘッド信号は“10”又は“01”のいずれかのパターンで受信される。受信されたオーバーヘッド信号がこれら以外のパターンであることは、オーバーヘッド信号の伝送においてエラーが発生したことを意味する。BER値測定回路241は、フレームが受信されるごとに各Slotのオーバーヘッド信号を検査することでSlotごとの伝送エラーの有無を識別する。BER値測定回路241は、連続して受信される所定数のフレームの検査結果に基づいてSlotごとのBER値を算出する。BER値測定回路241は、このようにして得られたBER値を測定情報として出力する。   FIG. 5 is a block diagram illustrating a specific example of a functional configuration of the bit error rate measurement unit 24 according to the first embodiment. For example, the bit error rate measuring unit 24 is provided in the receiving device 2 for each sub-calendar, and each bit error rate measuring unit 24 includes a BER value measuring circuit 241-1 to 241-21 for each slot. The BER value measurement circuit 241 calculates a BER value based on the received overhead signal of each slot. Specifically, in the case of a 64b / 66b transmission block code, the overhead signal is received in one of patterns “10” or “01”. The fact that the received overhead signal has any other pattern means that an error has occurred in transmission of the overhead signal. The BER value measurement circuit 241 examines the overhead signal of each slot every time a frame is received, thereby identifying the presence or absence of a transmission error for each slot. The BER value measurement circuit 241 calculates a BER value for each slot based on the inspection result of a predetermined number of frames received continuously. The BER value measurement circuit 241 outputs the thus obtained BER value as measurement information.

図6は、第1実施形態における受信側装置2がBER値を測定する処理の流れを示すフローチャートである。まず、各Sub-calendarにフレームが受信される。デマッピング部21は、各Sub-calendarのOHBに挿入されたオーバーヘッドに基づいて各Slotとチャネルとの対応関係を識別し、受信されたクライアント信号と各チャネルとの対応づけを行う。   FIG. 6 is a flowchart illustrating a flow of a process of measuring the BER value by the receiving device 2 in the first embodiment. First, a frame is received by each Sub-calendar. The demapping unit 21 identifies the correspondence between each slot and a channel based on the overhead inserted in the OHB of each sub-calendar, and associates the received client signal with each channel.

ビット誤り率測定部24は、各Slotに受信された信号に基づいて、SlotごとのBER値を測定する(ステップS201)。ビット誤り率測定部24は、測定したBER値を示す測定情報を出力する(ステップS202)。   The bit error rate measurement unit 24 measures a BER value for each slot based on the signal received in each slot (step S201). The bit error rate measurement unit 24 outputs measurement information indicating the measured BER value (Step S202).

図7は、第1実施形態におけるBER値測定の動作例を示す図である。図7の動作例は、ある1つのSub-calendarC1に3つのフレームF11〜F13が受信された状況を示している。この場合、受信側装置2は、受信フレームに含まれる信号(Slot#1〜#20、OHB)に基づいてSlotごとのBER値を取得する。   FIG. 7 is a diagram illustrating an operation example of the BER value measurement according to the first embodiment. The operation example of FIG. 7 illustrates a situation in which three frames F11 to F13 are received by one certain Sub-calendar C1. In this case, the receiving device 2 acquires a BER value for each slot based on the signals (Slot # 1 to # 20, OHB) included in the received frame.

このように構成された第1実施形態の受信側装置2によれば、例えばFlexEにおいて伝送品質の監視に用いることができるBER値をSlot単位で取得することが可能となる。これにより、FlexEの伝送状態をより詳細に把握することが可能となり、サービスレベルの高い通信環境を提供することができる。なお、第1実施形態では、送信側装置1及び受信側装置2が複数の物理リンク(PHY)を有する構成を示したが、第1実施形態の送信側装置1及び受信側装置2は1つの物理リンクを有する構成であってもよい。   According to the receiving-side apparatus 2 of the first embodiment configured as described above, it is possible to acquire a BER value that can be used for monitoring transmission quality in FlexE, for example, in Slot units. Accordingly, the transmission state of FlexE can be grasped in more detail, and a communication environment with a high service level can be provided. In the first embodiment, the configuration in which the transmitting device 1 and the receiving device 2 have a plurality of physical links (PHYs) has been described. However, the transmitting device 1 and the receiving device 2 of the first embodiment have one physical link (PHY). A configuration having a physical link may be used.

<第1の変形例>
受信側装置2のビット誤り率測定部24は、受信信号に基づいてチャネルごとのBER値を測定するように構成されてもよい。例えばこの場合、ビット誤り率測定部24は、デマッピング部21からカレンダ情報を取得する。ビット誤り率測定部24は、取得したカレンダ情報に基づいてSlotとチャネルとの対応関係を識別し、各Slotにおける伝送エラーの有無と各チャネルとの対応付けを行うことにより、チャネルごとのBER値を算出することができる。
<First Modification>
The bit error rate measuring unit 24 of the receiving device 2 may be configured to measure a BER value for each channel based on a received signal. For example, in this case, the bit error rate measuring unit 24 acquires the calendar information from the demapping unit 21. The bit error rate measurement unit 24 identifies the correspondence between the slots and the channels based on the acquired calendar information, and associates the presence or absence of a transmission error in each slot with each channel, thereby obtaining a BER value for each channel. Can be calculated.

図8は、第1実施形態の第1の変形例におけるBER値測定の動作例を示す図である。図8は、Ch.1、Ch.2及びCh.3の3つのチャネルが存在し、ある1つのSub-calendarC2に3つのフレームF21〜F23が受信された状況を示している。また、図8の動作例において、Slot#1〜#3はチャネルCh.1に、Slot#4〜#18はチャネルCh.2に、Slot#19及び#20はチャネルCh.3にそれぞれ対応している。例えばこの場合、受信側装置2は、Slot#1〜#3のBER値の合算値をチャネルCh.1のBER値として出力するように構成されてもよい。同様に、受信側装置2は、Slot#4〜#18のBER値の合算値をチャネルCh.2のBER値として出力し、Slot#19及び#20のBER値の合算値をチャネルCh.3のBER値として出力するように構成されてもよい。   FIG. 8 is a diagram illustrating an operation example of the BER value measurement in the first modified example of the first embodiment. FIG. 1, Ch. 2 and Ch. 3 shows a situation where three channels F3 to F23 are received in one Sub-calendar C2. In the operation example of FIG. 8, Slots # 1 to # 3 are assigned to channel Ch. 1, Slots # 4 to # 18 are assigned to channel Ch. 2, Slots # 19 and # 20 are connected to channel Ch. 3 respectively. For example, in this case, the reception-side apparatus 2 transmits the sum of the BER values of Slots # 1 to # 3 to the channel Ch. It may be configured to output as a BER value of 1. Similarly, the reception-side apparatus 2 transmits the sum of the BER values of Slots # 4 to # 18 to the channel Ch. 2 and outputs the sum of the BER values of Slots # 19 and # 20 in channel Ch. 3 may be configured to be output as the BER value.

<第2の変形例>
第1実施形態では、受信側のビット誤り率測定部24が受信フレームを構成するSlotごとにBER値測定回路251を備える構成を示したが、ビット誤り率測定部24は、チャネルごとのBER測定回路を備えるように構成されてもよい。
<Second Modification>
In the first embodiment, the configuration has been described in which the bit error rate measurement unit 24 on the receiving side includes the BER value measurement circuit 251 for each slot forming the received frame. However, the bit error rate measurement unit 24 performs the BER measurement for each channel. It may be configured to include a circuit.

図9は、第1実施形態の第2の変形例におけるBER値測定の動作例を示す図である。図9は、図8と同様にCh.1、Ch.2及びCh.3の3つのチャネルが存在し、ある1つのSub-calendarC3に3つのフレームF31〜F33が受信された状況を示している。また、図9の動作例において、各チャネルとSlotとの対応関係は図8と同様である。この場合、受信側装置2では、チャネルCh.1のBER値測定回路によってSlot#1〜Slot#3のBER値が算出される。同様に、チャネルCh.2のBER値測定回路によってSlot#4〜Slot#18のBER値が算出され、チャネルCh.3のBER値測定回路によってSlot#19及びSlot#20のBER値が算出される。この場合、各BER値測定回路は、チャネルに対応する各SlotのBER値を出力するように構成されてもよいし、各SlotのBER値の合算値を出力するように構成されてもよい。   FIG. 9 is a diagram illustrating an operation example of the BER value measurement in the second modified example of the first embodiment. FIG. 9 shows Ch. 1, Ch. 2 and Ch. 3 shows a situation where three channels F3 to F33 are received in one Sub-calendar C3. In the operation example of FIG. 9, the correspondence between each channel and Slot is the same as that of FIG. In this case, the receiving side device 2 sets the channel Ch. The BER value of Slot # 1 to Slot # 3 is calculated by the BER value measurement circuit of No.1. Similarly, channel Ch. 2 are calculated by the BER value measurement circuit of Slot # 4 to Slot # 18, and the channel Ch. The BER values of Slot # 19 and Slot # 20 are calculated by the BER value measurement circuit of No. 3. In this case, each BER value measurement circuit may be configured to output the BER value of each Slot corresponding to the channel, or may be configured to output the sum of the BER values of each Slot.

図10は、第1実施形態の第3の変形例におけるBER値測定の動作例を示す図である。図10は、図9と同様にCh.1、Ch.2及びCh.3の3つのチャネルが存在し、ある1つのSub-calendarC4に3つのフレームF41〜F43が受信され、ある1つのSub-calendarC5に3つのフレームF51〜F53が受信された状況を示している。また、図10の動作例において、Sub-calendarC4における各チャネルとSlotとの対応関係は図8と同様である。一方、Sub-calendarC5においては、Slot#1〜#3がチャネルCh.2に、Slot#4〜#20がチャネルCh.3にそれぞれ対応している。   FIG. 10 is a diagram illustrating an operation example of the BER value measurement according to the third modification of the first embodiment. FIG. 10 shows the Ch. 1, Ch. 2 and Ch. This shows a situation in which three channels of three exist, one frame of sub-calendar C4 receives three frames F41 to F43, and one frame of sub-calendar C5 receives three frames F51 to F53. Further, in the operation example of FIG. 10, the correspondence between each channel and Slot in Sub-calendar C4 is the same as that in FIG. On the other hand, in Sub-calendar C5, Slots # 1 to # 3 are assigned to channel Ch. 2, Slots # 4 to # 20 are assigned to channel Ch. 3 respectively.

この場合、受信側装置2では、チャネルCh.1のBER値測定回路によってSub-calendarC4のSlot#1〜Slot#3についてのBER値が算出される。一方、チャネルCh.2のBER値測定回路では、Sub-calendarC4のSlot#4〜Slot#18、及びSub-calendarC5のSlot#1〜#3についてのBER値が算出され、チャネルCh.3のBER値測定回路では、Sub-calendarC4のSlot#19及びSlot、及びSub-calendarC5のSlot#4〜#20のBER値が算出される。この場合、各BER値測定回路は、チャネルに対応する各SlotのBER値を出力するように構成されてもよいし、各SlotのBER値の合算値を出力するように構成されてもよい。   In this case, the receiving side device 2 sets the channel Ch. The BER value for the Slot # 1 to Slot # 3 of the Sub-calendar C4 is calculated by the BER value measurement circuit of No. 1. On the other hand, channel Ch. In the BER value measurement circuit of Sub-calendar C4, the BER values of Slot # 4 to Slot # 18 of Sub-calendar C4 and Slot # 1 to Slot # 1 of Sub-calendar C5 are calculated, and channel Ch. The BER value measurement circuit of No. 3 calculates the BER values of Slot # 19 and Slot # 4 of Sub-calendar C4 and Slot # 4 to # 20 of Sub-calendar C5. In this case, each BER value measurement circuit may be configured to output the BER value of each Slot corresponding to the channel, or may be configured to output the sum of the BER values of each Slot.

<第2実施形態>
図11は、第2実施形態における送信側装置1aの機能構成の具体例を示すブロック図である。第2実施形態における送信側装置1aは、マッピング部11に代えてマッピング部11aを備える点、制御部14に代えて制御部14aを備える点で第1実施形態における送信側装置1と異なる。マッピング部11aは、クライアント信号に加えて、制御部14aが指定する特定のSlotにビット誤りを測定するための信号(以下「測定用信号」という。)を格納する点で第1実施形態におけるマッピング部11と異なる。測定用信号は、固定パターンの信号であってもよいし、非固定パターンの信号であってもよい。非固定パターンの信号の一例として、一定周期で同じランダム信号が出現する疑似ランダムパターンを持つ信号が用いられても良い。
<Second embodiment>
FIG. 11 is a block diagram illustrating a specific example of a functional configuration of the transmission-side device 1a according to the second embodiment. The transmitting device 1a according to the second embodiment is different from the transmitting device 1 according to the first embodiment in that a mapping unit 11a is provided instead of the mapping unit 11, and a control unit 14a is provided instead of the control unit 14. The mapping unit 11a stores a signal for measuring a bit error (hereinafter referred to as a "measurement signal") in a specific slot specified by the control unit 14a in addition to the client signal, in addition to the client signal. Different from part 11. The measurement signal may be a fixed pattern signal or a non-fixed pattern signal. As an example of the signal of the non-fixed pattern, a signal having a pseudo random pattern in which the same random signal appears in a constant cycle may be used.

制御部14aは、オーバーヘッドの挿入によるフレームの制御に加えて、マッピング部11aに対して測定用信号を格納するSlotを指定する。ここで指定するSlotは予め定められた特定のSlotであってもよいし、所定の条件に基づいて処理時に決定されるものであってもよい。   The control unit 14a specifies a slot for storing the measurement signal for the mapping unit 11a, in addition to controlling the frame by inserting the overhead. The slot specified here may be a predetermined specific slot or may be determined at the time of processing based on a predetermined condition.

図12は、第2実施形態における制御部14aの機能構成の具体例を示すブロック図である。制御部14aは、オーバーヘッド生成部142に代えてオーバーヘッド生成部142aを備える点で第1実施形態における制御部14と異なる。オーバーヘッド生成部142aは、各Sub-calendarのOHBに挿入するオーバーヘッドを生成するとともに、マッピング部11aに対して測定用信号を格納するSlotを指定する。なお、オーバーヘッド生成部142aは、マッピング部11aに対して指定したSlotの情報を、生成したオーバーヘッドの所定領域に格納することで、測定用信号が格納されたSlotを受信側装置2に通知してもよい。   FIG. 12 is a block diagram illustrating a specific example of a functional configuration of the control unit 14a according to the second embodiment. The control unit 14a differs from the control unit 14 in the first embodiment in that an overhead generation unit 142a is provided instead of the overhead generation unit 142. The overhead generation unit 142a generates an overhead to be inserted into the OHB of each sub-calendar, and specifies a slot for storing a measurement signal for the mapping unit 11a. The overhead generation unit 142a stores the slot information designated for the mapping unit 11a in a predetermined area of the generated overhead, thereby notifying the reception device 2 of the slot in which the measurement signal is stored. Is also good.

図13は、第2実施形態におけるBER値測定の動作例を示す図である。図13は、図7と同様に、ある1つのSub-calendarC6に3つのフレームF61〜F63が受信された状況を示している。また、図13の動作例では、各フレームのSlot#3に測定用信号が格納される。図13は、1つのSlot#3に測定用信号が格納される例を示しているが、測定用信号は複数のSlotに格納されてもよい。この場合、受信側装置2aは、第1実施形態の受信側装置2と同様の方法で測定用信号が格納されたSlotごとのBER値を算出する。   FIG. 13 is a diagram illustrating an operation example of the BER value measurement according to the second embodiment. FIG. 13 shows a state in which three frames F61 to F63 are received by one certain Sub-calendar C6, as in FIG. Further, in the operation example of FIG. 13, the measurement signal is stored in Slot # 3 of each frame. FIG. 13 illustrates an example in which the measurement signal is stored in one slot # 3, but the measurement signal may be stored in a plurality of slots. In this case, the receiving device 2a calculates the BER value for each slot in which the measurement signal is stored by the same method as the receiving device 2 of the first embodiment.

このように構成された第2実施形態の送信側装置1a及び受信側装置2によれば、各Slotのオーバーヘッド信号に代えて、任意の測定用信号に基づいて伝送エラーの有無を識別することが可能となる。このような測定用信号に基づいて伝送エラーの有無を識別することによって、受信側装置2は、パターン依存性をもつ伝送エラーをより精度良く検出し、より精度の高いBER値を取得することが可能となる。   According to the transmission-side apparatus 1a and the reception-side apparatus 2 of the second embodiment configured as described above, it is possible to identify the presence or absence of a transmission error based on an arbitrary measurement signal instead of the overhead signal of each slot. It becomes possible. By identifying the presence or absence of a transmission error based on such a measurement signal, the reception-side apparatus 2 can more accurately detect a transmission error having a pattern dependency and acquire a more accurate BER value. It becomes possible.

<変形例>
なお、第2実施形態において、受信側装置2のビット誤り率測定部24は、第1実施形態と同様に、Slotごとに算出したBER値をチャネルごとに統合する(例えば合算値を取得する)ことにより、チャネルごとのBER値を出力するように構成されてもよい。この場合、ビット誤り率測定部24は、第1実施形態と同様に、チャネルごとのBER測定回路を備えても良い。
<Modification>
In the second embodiment, the bit error rate measurement unit 24 of the receiving device 2 integrates the BER values calculated for each slot for each channel, as in the first embodiment (for example, obtains a sum). This may be configured to output the BER value for each channel. In this case, the bit error rate measurement unit 24 may include a BER measurement circuit for each channel, as in the first embodiment.

また、第1実施形態及び第2実施形態において、受信側装置2が誤り率を算出する際の単位は、Slotに対応する64b/66b伝送符号ブロック以外のブロックであってもよい。例えば、単位ブロックは、64b/66b伝送符号ブロックを再構成して得られる(64×n)b/(64×n+m)b伝送符号ブロックであってもよい(n及びmは1以上の整数)。   In the first embodiment and the second embodiment, the unit used when the receiving-side apparatus 2 calculates the error rate may be a block other than the 64b / 66b transmission code block corresponding to the slot. For example, the unit block may be a (64 × n) b / (64 × n + m) b transmission code block obtained by reconstructing a 64b / 66b transmission code block (n and m are integers of 1 or more). .

上述した実施形態における送信側装置又は受信側装置をコンピュータで実現するようにしてもよい。その場合、この機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現してもよい。なお、ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD−ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含んでもよい。また上記プログラムは、前述した機能の一部を実現するためのものであってもよく、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよく、FPGA(Field Programmable Gate Array)等のプログラマブルロジックデバイスを用いて実現されるものであってもよい。   The transmitting device or the receiving device in the above-described embodiment may be realized by a computer. In that case, a program for realizing this function may be recorded on a computer-readable recording medium, and the program recorded on this recording medium may be read and executed by a computer system. Here, the “computer system” includes an OS and hardware such as peripheral devices. The “computer-readable recording medium” refers to a portable medium such as a flexible disk, a magneto-optical disk, a ROM, and a CD-ROM, and a storage device such as a hard disk built in a computer system. Further, a "computer-readable recording medium" refers to a communication line for transmitting a program via a network such as the Internet or a communication line such as a telephone line, and dynamically holds the program for a short time. Such a program may include a program that holds a program for a certain period of time, such as a volatile memory in a computer system serving as a server or a client in that case. The program may be for realizing a part of the functions described above, or may be a program that can realize the functions described above in combination with a program already recorded in a computer system. It may be realized using a programmable logic device such as an FPGA (Field Programmable Gate Array).

以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。   As described above, the embodiments of the present invention have been described in detail with reference to the drawings. However, the specific configuration is not limited to the embodiments and includes a design and the like within a range not departing from the gist of the present invention.

本発明は、一以上のチャネルから入力されるクライアント信号を一以上の物理リンクを介して伝送する送信側装置と、当該物理リンクを介して送信側装置からクライアント信号を受信する受信側装置とを備える伝送システムに適用可能である。   The present invention provides a transmitting device that transmits a client signal input from one or more channels via one or more physical links, and a receiving device that receives a client signal from the transmitting device via the physical link. The present invention can be applied to a transmission system provided.

1,1a…送信側装置、 2,2a…受信側装置、 11,11a…マッピング部、 12…Sub-calendar、 13…100GbE−PHY、 14,14a…制御部、 141…カレンダ情報取得部、 142,142a…オーバーヘッド生成部、 143…オーバーヘッド出力部、 21…デマッピング部、 22…Sub-calendar、 23…100GbE−PHY、 24…ビット誤り率測定部、 241…BER値測定回路 1, 1a: transmitting side device, 2, 2a: receiving side device, 11, 11a: mapping unit, 12: sub-calendar, 13: 100GbE-PHY, 14, 14a: control unit, 141: calendar information acquisition unit, 142 , 142a: Overhead generation unit, 143: Overhead output unit, 21: Demapping unit, 22: Sub-calendar, 23: 100 GbE-PHY, 24: Bit error rate measurement unit, 241: BER value measurement circuit

Claims (7)

一以上のチャネルから入力されるクライアント信号を一以上の物理リンクを介して伝送する送信側装置と、前記物理リンクを介して前記送信側装置から前記クライアント信号を受信する受信側装置とを備える伝送システムが前記物理リンクを介した伝送の品質を測定する伝送品質測定方法であって、
前記送信側装置が、前記クライアント信号を伝送符号ブロックの単位に分割して送信する送信ステップと、
前記受信側装置が、前記送信側装置から受信した前記伝送符号ブロック単位の信号の一部に基づいて、前記クライアント信号単位又は前記クライアント信号の構成単位ごとに伝送誤り率を測定する測定ステップと、
を有し、
前記受信側装置は、前記チャネルごとに含まれる全スロット分のビット誤り率の合算値を出力することを特徴とする、
伝送品質測定方法。
A transmission device comprising: a transmission device that transmits a client signal input from one or more channels via one or more physical links; and a reception device that receives the client signal from the transmission device via the physical link. A transmission quality measurement method in which a system measures the quality of transmission over the physical link,
A transmitting step of transmitting the client signal by dividing the client signal into transmission code block units,
The receiving-side device, based on a part of the signal of the transmission code block unit received from the transmitting-side device, a measurement step of measuring the transmission error rate for each of the client signal units or the constituent units of the client signal,
Has,
Wherein the receiving device outputs a sum of bit error rates for all slots included in each channel,
Transmission quality measurement method.
前記受信側装置は、前記伝送符号ブロックのそれぞれに付与されるオーバーヘッドの信号に基づいて前記伝送誤り率を測定する、
請求項1に記載の伝送品質測定方法。
The receiving-side device measures the transmission error rate based on an overhead signal given to each of the transmission code blocks,
The transmission quality measurement method according to claim 1.
前記送信側装置は、一部の伝送符号ブロックのペイロードに所定パターンの信号を格納して送信し、
前記受信側装置は、前記送信側装置から受信した前記伝送符号ブロックのペイロードから前記所定パターンの信号を検出することによって前記伝送誤り率を測定する、
請求項1又は2に記載の伝送品質測定方法。
The transmitting side device stores a signal of a predetermined pattern in a payload of some transmission code blocks and transmits the signal,
The receiving device measures the transmission error rate by detecting the signal of the predetermined pattern from the payload of the transmission code block received from the transmitting device,
The transmission quality measurement method according to claim 1.
前記所定パターンは疑似ランダムパターンである、
請求項3に記載の伝送品質測定方法。
The predetermined pattern is a pseudo random pattern,
The transmission quality measuring method according to claim 3.
前記伝送符号ブロックは、2ビットのオーバーヘッドと64ビットのペイロードとからなる64b/66b伝送符号ブロックである、
請求項1から4のいずれか一項に記載の伝送品質測定方法。
The transmission code block is a 64b / 66b transmission code block including a 2-bit overhead and a 64-bit payload.
The transmission quality measuring method according to claim 1.
前記伝送符号ブロックは、一以上の前記64b/66b伝送符号ブロックを再構成して得られる(64×n)b/(64×n+m)b伝送符号ブロック(m及びnは1以上の整数)である、
請求項5に記載の伝送品質測定方法。
The transmission code block is a (64 × n) b / (64 × n + m) b transmission code block (m and n are integers of 1 or more) obtained by reconstructing one or more of the 64b / 66b transmission code blocks. is there,
The transmission quality measurement method according to claim 5.
前記一以上のチャネルから入力される信号は、一以上の物理リンクに分散して伝送される、
請求項1からのいずれか一項に記載の伝送品質測定方法。
Signals input from the one or more channels are distributed and transmitted over one or more physical links,
Transmission quality measuring method according to any one of claims 1 to 6.
JP2017017874A 2017-02-02 2017-02-02 Transmission quality measurement method Active JP6660897B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017017874A JP6660897B2 (en) 2017-02-02 2017-02-02 Transmission quality measurement method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017017874A JP6660897B2 (en) 2017-02-02 2017-02-02 Transmission quality measurement method

Publications (2)

Publication Number Publication Date
JP2018125775A JP2018125775A (en) 2018-08-09
JP6660897B2 true JP6660897B2 (en) 2020-03-11

Family

ID=63110446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017017874A Active JP6660897B2 (en) 2017-02-02 2017-02-02 Transmission quality measurement method

Country Status (1)

Country Link
JP (1) JP6660897B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118826952A (en) * 2023-07-06 2024-10-22 中国移动通信有限公司研究院 A code block processing method, device, equipment and readable storage medium

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4810885B1 (en) * 1968-09-24 1973-04-09
JPH04239843A (en) * 1991-01-23 1992-08-27 Nec Corp Bit error ratio monitor system for transmission line
JP3543759B2 (en) * 2000-11-15 2004-07-21 日本電気株式会社 Transmission power control method, transmitting / receiving apparatus, base station and mobile station
JP4572721B2 (en) * 2004-03-31 2010-11-04 日本電気株式会社 Optical transmission system, optical repeater, and quality monitoring method thereof
JP2009060446A (en) * 2007-08-31 2009-03-19 Mitsubishi Electric Corp Decoding device, communication device, and decoding method
US9800361B2 (en) * 2015-06-30 2017-10-24 Ciena Corporation Flexible ethernet switching systems and methods

Also Published As

Publication number Publication date
JP2018125775A (en) 2018-08-09

Similar Documents

Publication Publication Date Title
ES2673571T3 (en) Method to process data on Ethernet, physical layer integrated circuit and Ethernet device
EP3013008B1 (en) Transmitting data traffic in a communication network
JP5375221B2 (en) Frame transfer apparatus and frame transfer method
EP1908199B1 (en) Virtual concatenation sequence mismatch defect detection
CA2307895A1 (en) Bus interface for transfer of sonet/sdh data
US9621410B2 (en) Method of localizing a failure occurring along a transmission path
JP6660897B2 (en) Transmission quality measurement method
JP2012044574A (en) Transmission system
JP6659530B2 (en) Transmission abnormality detection method, transmitting device, receiving device, and computer program
US20210126707A1 (en) Signal quality information notification method and relay communication apparatus
US7697445B2 (en) Autonomous data path verification in multi-module shelf configuration
US20070230083A1 (en) Communications line monitoring system, relay apparatus, and communications line monitoring method
US8483241B2 (en) Method and apparatus for monitoring virtual concatenation group performance
US10873391B2 (en) MFAS-aligned pseudorandom binary sequence (PRBS) patterns for optical transport network (OTN) testing
EP4221009A1 (en) Data frame check method, receiving device, and transmitting device
JP5245895B2 (en) Transmission apparatus and line quality evaluation method
US10277432B2 (en) Data processing method and device
US9479849B2 (en) OTU4 one level de-multiplexing spatial framer for G.709 optical transport networks
US20060153231A1 (en) Method for transmitting data signals by means of virtually linked partial signals via synchronous data networks
JP6633428B2 (en) Multi-lane transmission method and multi-lane transmission system
US20080279551A1 (en) Method and apparatus for transporting client signals over transport networks using virtual concatenation
JP6101306B2 (en) Optical transmission apparatus and optical transmission method
JP5956378B2 (en) Error rate estimation method and error rate estimation apparatus
JP2022175574A (en) Relay system, transmission device, and transmission method
KR101041567B1 (en) MAC Controller for Fast Ethernet Processing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191226

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200210

R150 Certificate of patent or registration of utility model

Ref document number: 6660897

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350