JP6651165B2 - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP6651165B2 JP6651165B2 JP2014189225A JP2014189225A JP6651165B2 JP 6651165 B2 JP6651165 B2 JP 6651165B2 JP 2014189225 A JP2014189225 A JP 2014189225A JP 2014189225 A JP2014189225 A JP 2014189225A JP 6651165 B2 JP6651165 B2 JP 6651165B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- particles
- less
- mass
- inorganic particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Thin Film Transistor (AREA)
Description
また、現在の半導体素子はシリコンが中心であり、プロセスは高価な真空装置と高温プロセスを必要とする。また、フォトリソグラフィーを用いているため複数の工程を経る必要がある。このため、半導体素子の製造コストが高いという問題がある。そこで、移動度の高い無機半導体粒子からなる層を形成する方法として、塗布法のような非真空系のプロセスの検討も盛んに行われている。
そこで本発明は、非真空系プロセスでかつ低温プロセスで製造可能であり、より高い移動度を発現することができる半導体素子及びその製造方法を提供することを目的とする。
すなわち、本発明の一態様に係る半導体素子は、無機粒子と、比誘電率が3以上150以下の有機化合物と、を含む半導体層を少なくとも1層有し、前記無機粒子は金属酸化物粒子又はシリコン粒子であり、前記半導体層中の無機粒子の比率は10質量%以上、90質量%以下であることを特徴とする。
まず、無機粒子、比誘電率が3以上150以下の有機化合物、半導体層についてそれぞれ説明する。次に、半導体素子の構造と製造方法について説明する。
本発明の無機粒子とは、金属酸化物粒子又はシリコン粒子である。金属酸化物粒子やシリコン粒子は空気中で安定であり、また長期信頼性も高いため半導体素子を作製する上で好適である。
金属酸化物粒子に用いられる金属酸化物としては、酸化銅(I)、酸化銅(II)、酸化鉄、酸化亜鉛、酸化銀、酸化チタン(ルチル、アナターゼ)、アルミニウムをドープした酸化亜鉛(AZO)、ガリウムをドープした酸化亜鉛(GZO)酸化インジウムスズ(ITO)、酸化スズ、フッ素ドープの酸化スズ(FTO)、酸化インジウム、インジウム・ガリウム・亜鉛酸化物、酸化ニッケル、CuAlO2、CuGaO2、SrCu2O2、LaCuOS、LaCuOSe、CuInO2、ZnRh2O4、12CaO・7Al2O3(C12A7)、Ga2O3等の金属酸化物が挙げられる。金属酸化物は透明性、キャリアの移動度、低コストの観点から、酸化チタン(ルチル、アナターゼ)又は酸化亜鉛、アルミニウムをドープした酸化亜鉛(AZO)、ガリウムをドープした酸化亜鉛(GZO)であることが好ましい。金属酸化物粒子に用いられるこれらの金属酸化物は、二種以上を併用してもよい。
酸化チタンの結晶型は、アナターゼ型、ルチル型、ブルッカイト型がある。酸化チタンの結晶型はアナターゼ型、ルチル型、ブルッカイト型により、格子定数、強度及び面指数が異なるため、X線回折測定により同定することできる。
酸化チタンは、結晶型の異なるものを2種類以上混合しても良く、光導電性を発現する観点からアナターゼ型酸化チタン粒子が30質量%以上含まれることが好ましく、60質量%以上含まれることがより好ましく、80質量%以上含まれることがさらに好ましく、90質量%以上含まれることが極めて好ましく、100質量%含まれることが最も好ましい。
金属酸化物粒子の表面を有機官能基で修飾しても良い。表面を有機官能基で修飾することで、有機溶媒への分散性が向上し、均一な膜が作製できる。有機官能基の修飾方法として例えばシアノエチル化などがあげられる。
金属酸化物粒子の平均粒子径は1nm以上、500nm以下が好ましい。金属酸化物粒子の平均粒子径としては、粒子間の接触抵抗の低減と拡散長の観点から、3nm以上が好ましく、5nm以上がより好ましい。また、同様の観点から、同平均粒子径は、100nm以下が好ましく、80nm以下がより好ましく、50nm以下が極めて好ましい。
本実施形態で用いる金属酸化物粒子は、粒子径分布の相対標準偏差σが0.1nm以上5.0nm以下であることが好ましい。なお、低抵抗化の観点から、この相対標準偏差σは3.0nm以下がより好ましく、2.0nm以下が更に好ましい。
シリコン粒子について説明する。シリコン粒子の製造方法としては、特に限定はなく、例えば、パルス圧力付加オリフィス噴射法を利用した高結晶性半導体マイクロ粒子製造装置を用いた方法、多結晶又は単結晶のシリコンインゴット若しくはウエハを粉砕する方法等によって製造できる。また、ウエハ作製時の切屑なども、シリコン粒子として使用できる。インゴット又はウエハを粉砕する方法としては、乾式粉砕でも湿式粉砕でもよく、双方の方法を用いてもよい。乾式粉砕には、ハンマークラッシャ等が利用できる。湿式粉砕には、ボールミル、遊星ボールミル、ビーズミル、ホモジナイザー等が利用できる。
本実施形態において、シリコン粒子等の粒子の平均粒子径は、マイクロスコープを使っ
た画像処理方法により測定される。
比誘電率とは、測定周波数を1kHz、測定温度を23℃とし、インピーダンス法で測定した値をいう。比誘電率の好ましい範囲としては、移動度向上の観点から3以上が好ましく、5以上がより好ましく、10以上がさらに好ましい。また、比誘電率は、同様の観点から150以下が好ましく、100以下がより好ましく、80以下がさらに好ましく、50以下がさらに好ましく、35以下がさらに好ましい。
有機化合物としては、一般的な樹脂として、ポリ塩化ビニリデン、アクリル樹脂、アセチルセルロース、アニリン樹脂、ABS樹脂、エボナイト、塩化ビニル樹脂、アクリルニトリル樹脂、アニリンホルムアルデヒド樹脂、アミノアルキル樹脂、ウレタン、AS樹脂、エポキシ樹脂、ビニルブチラール樹脂、シリコン樹脂、酢酸ビニル樹脂、スチレンブタジェンゴム、シリコーンゴム、酢酸セルロース、スチレン樹脂、デキストリン、ナイロン、軟質ビニルブチラール樹脂、フッ素系樹脂、フルフラル樹脂、ポリアミド、ポリエステル樹脂、ポリカーボネート樹脂、フェノール樹脂、フラン樹脂、ポリアセタール樹脂、メラミン樹脂、ユリア樹脂、ポリサルファイドポリマー、ポリエチレン等が挙げられる。また、アセトン、メチルアルコール、イソブチルアルコール、エチルアルコール、アニリン、イソブチルメチルケトン、エチレングリコール、プロピレングリコール、ポリエチレングリコール、ポリプロピレングリコール、グリセリン、クレゾールグリコール、ジアレルフタレート、デキストリン、ピラノール、フェノール、ベークライトワニス、ホルマリン、チオグリセロール、クロロピレン、コハク酸、コハク酸ニトリル、ニトロセルロース、エチルセルロース、ヒドロキシエチルセルロース、デンプン、ヒドロキシプロピルデンプン、プルラン、グルシドールプルラン、ポリビニルアルコール、シュクロース、ソルビトール、シアノ基含有有機化合物等が挙げられる。
なお、有機誘電体は、膜の柔軟性を付与する観点から分子量が500以上の高分子の有機化合物が良い。
また、製造方法を簡略化するため、後述する半導体層中の有機誘電体は、1層につき1種類が好ましい。
次に、無機粒子と、比誘電率が3以上150以下の有機化合物(即ち、有機誘電体)と、を含む半導体層について説明する。
図1に示すように、この半導体層は、無機粒子51及び有機誘電体52のみから構成される層である。または、この半導体層は、無機粒子51及び有機誘電体52とその他の成分(図示せず)とから構成される層である。その他の成分としては、例えば、溶媒、バインダー成分、又は無機成分等の何れか一つ以上が挙げられる。無機粒子51は、金属酸化物粒子又はシリコン粒子である。
金属酸化物粒子又はシリコン粒子と有機誘電体とを混合することで、これまでの粒子を使用する上での課題が解決できる。その課題とは、粒子表面に存在する欠陥が、トラップ準位となり、粒子の半導体としての特性を劣化するというものである。例えば図2に示すように、無機粒子56のみで半導体層を構成した場合でも、電子(e)は矢印で示すように陰極側から陽極側に向けて流れるが、無機粒子56の表面に存在する欠陥がトラップ準位となり、電子がトラップされる。
また、無機粒子と有機誘電体とを混合することで、半導体の電子状態を制御できる可能性がある。特に、無機粒子の誘電率と、無機粒子周辺にある有機誘電体の誘電率とが近い値となる場合において、又は、無機粒子の誘電率よりも無機粒子周辺にある有機誘電体の誘電率の方が高くなる場合において、伝導準位の電子密度を上げることで、キャリアの移動に良い影響を及ぼす。その効果がより顕著となるのは、無機粒子の誘電率と無機粒子周辺にある有機誘電体の誘電率とが同じ値となるときである。
無機粒子の密度によって、「無機粒子及び有機誘電体から構成される半導体層」中に混合する有機誘電体の質量%が変化する。よって、膜中の有機誘電体の体積%も重要である。膜のフレキシブル性や有機誘電体の効果を発現するために、膜中の有機誘電体の含有量は10体積%以上が好ましく、20体積%以上がさらに好ましい。また、同様の観点から、膜中の有機誘電体の含有量は、90体積%以下が好ましく、80体積%以下が極めて好ましい。また、膜中の無機粒子の含有量は10体積%以上が好ましく、20体積%以上がさらに好ましい。また、同様の観点から、膜中の無機粒子の含有量は90体積%以下が好ましく、80体積%以下が極めて好ましい。
無機粒子と有機誘電体とを含む半導体層は、有機誘電体と無機粒子とが均一に分布している(即ち、均一分散膜である)ことが好ましい。分布を均一にすることで、半導体層の電気特性の異方性がなくなり、半導体層の厚さ方向の導電性が一定となる。これにより、この半導体層を用いた半導体素子の性能のバラツキが小さくなる。
半導体層の移動度は、0.0001cm2/Vs以上が好ましく、0.001cm2/Vs以上がさらに好ましい。半導体層の移動度が高ければ、半導体素子の抵抗低減に寄与できるため好ましい。
半導体素子としては、ダイオード、トランジスタ、薄膜トランジスタ、メモリ、フォトダイオード、発光ダイオード、発光トランジスタ、センサ等が挙げられる。
トランジスタ及び薄膜トランジスタは、アクティブマトリックス駆動方式ディスプレイ、液晶ディスプレイ、分散型液晶ディスプレイ、電気泳動型ディスプレイ、エレクトロクロミックディスプレイ、有機発光ディスプレイ、電子ペーパー等の種々の表示装置や、粒子回転型表示素子等の種々の表示素子に利用可能である。
トランジスタ及び薄膜トランジスタは、これらの表示装置において表示画素のスイッチング用トランジスタ、信号ドライバー回路素子、メモリ回路素子、信号処理回路素子等に利用される。
半導体素子が薄膜トランジスタである場合には、その素子構造としては、例えば、基板/ゲート電極/絶縁体層(誘電体層)/ソース電極・ドレイン電極/半導体層という構造(ボトムコンタクト構造)、基板/半導体層/ソース電極・ドレイン電極/絶縁体層(誘電体層)/ゲート電極という構造(トップゲート構造)、基板/ゲート電極/絶縁体層(誘電体層)/半導体層/ソース電極・ドレイン電極という構造(トップコンタクト構造)等が挙げられる。絶縁体層(誘電体層)はゲート絶縁膜であり、例えば比誘電率が3以上150以下の有機化合物膜からなる。また、ソース電極、ドレイン電極、ゲート電極は、それぞれ複数設けてもよい。また、複数の半導体層を同一平面内に設けてもよいし、積層して設けてもよい。
トランジスタの構成としては、薄膜トランジスタのほかに、MOS(メタル−酸化物(絶縁体層)−半導体)型トランジスタ、バイポーラ型トランジスタのいずれでも採用可能である。バイポーラ型トランジスタの素子構造としては、例えば、n型半導体層/p型半導体層/n型半導体層という構造や、p型半導体層/n型半導体層/p型半導体層という構造があげられ、各半導体層に電極が接続されている。そして、p型半導体層やn型半導体層の少なくとも一つに、本発明の無機粒子と有機誘電体とを含む半導体が使用される。
無機粒子と有機誘電体とを含む半導体と、電極との接合面の少なくとも一部は、ショットキー接合及び/又はトンネル接合とすることができる。このような接合構造の例としては、例えば、電極/ショットキー接合(トンネル接合)/半導体層/電極という構造、電極/半導体層/トンネル接合/半導体層/電極という構造、電極/ショットキー接合(トンネル接合)/半導体層/トンネル接合/半導体層/電極という構造等が挙げられる。
また、本発明の無機粒子と有機誘電体とを含む半導体に、ショットキー接合及び/又はトンネル接合を適用するだけでダイオードを形成することができる。 このような接合構造を有する半導体素子は、単純な構成でダイオードやトランジスタを作製することができるので好ましい。さらに、このような接合構造を有する半導体素子を複数接合して、インバータ、オシレータ、メモリ回路、センサ等の素子を形成することもできる。
これらICカード、スマートカード、及び電子タグは、メモリ、パルスジェネレータ、信号分割器、コントローラ、キャパシタ等で構成されており、さらにアンテナ、バッテリを備えていてもよい。
さらに、本発明の半導体素子はセンサとして利用することができ、ガスセンサ、バイオセンサ、血液センサ、免疫センサ、人工網膜、味覚センサ等、種々のセンサに応用することができる。
次に、半導体素子の具体例を示す。
図3は、本実施形態に係る半導体素子100の構成例を模式的に示す断面図である。図3に示すように、この半導体素子100は、ボトムコンタクト構造の薄膜トランジスタであり、基板110と、基板110上に形成されたゲート電極120と、基板110上に形成されてゲート電極120を覆う絶縁体層130と、ソース電極140と、ドレイン電極150と、半導体層160とを有する。ソース電極140は基板110上に形成されおり、絶縁体層130を介してゲート電極120の一方の端部上を覆っている。また、ドレイン電極150は基板110上に形成されており、絶縁体層130を介してゲート電極120の他方の端部上を覆っている。半導体層160は絶縁体層130を介してゲート電極120上に形成されており、ソース電極140とドレイン電極150との間(すなわち、ギャップ)を埋め込んでいる。
図4は、本実施形態に係る半導体素子200の構成例を模式的に示す断面図である。図4に示すように、この半導体素子200は、トップゲート構造の薄膜トランジスタであり、基板210と、基板210上に形成されたソース電極240及びドレイン電極250と、基板210上に形成されてソース電極240及びドレイン電極250を覆う半導体層260と、半導体層260上に形成された絶縁体層230と、絶縁体層230上に形成されたゲート電極220とを有する。ソース電極240とドレイン電極250は互いに離れて配置されている。半導体層260は、ソース電極140とドレイン電極150との間を埋め込んでいる。また、ゲート電極220は、絶縁体層230を介して、このギャップの上方を覆うように配置されている。
図5は、本実施形態に係る半導体素子300の構成例を模式的に示す断面図である。図5に示すように、この半導体素子300は、トップコンタクト構造の薄膜トランジスタであり、基板310と、基板310上に形成されたゲート電極320と、基板310上に形成されてゲート電極320を覆う絶縁体層330と、絶縁体層330上に形成された半導体層360と、ソース電極340及びドレイン電極350とを有する。ソース電極340は基板310上に形成されており、半導体層360の一方の端部上を覆っている。また、ドレイン電極350も基板310上に形成されており、半導体層360の他方の端部上を覆っている。ソース電極340とドレイン電極350は互いに離れて配置されている。
また、図示しないが、本実施形態に係る半導体素子は、ソース電極とドレイン電極との間に半導体層が介装され、これら3層が膜厚方向に積層されたトランジスタとしてもよい。このとき、ゲート電極は、半導体層中又はソース電極(ドレイン電極)の近傍に配置するとよい。
上記のような半導体素子の製造方法としては、例えば、予めパターン形成された電極、半導体、絶縁体層の各所定領域に、半導体層形成用の塗布液を所定のパターンで塗布して半導体薄膜を形成する方法が挙げられる。また、半導体素子の他の製造方法として、基板上に半導体薄膜を形成した後に、この半導体薄膜のパターニング、電極形成、絶縁体層の形成を行う方法が挙げられる。 このときの半導体薄膜のパターニング方法としては、例えば、スクリーン印刷、グラビア印刷、オフセット印刷、インクジェット印刷、スプレイ法等の方法を用いてパターンを形成する方法が採用可能である。
図6(a)〜(c)は、本実施形態に係る半導体素子100の製造方法を工程順に示す断面図である。図6(a)に示すように、まず、基板110上にゲート電極120を形成する。次に、図6(b)に示すように、絶縁体層130を形成してゲート電極120の上面と側面とを覆う。そして、図6(c)に示すように、基板110上から絶縁体層130上にかけて、ソース電140とドレイン電極150とをそれぞれ形成する。その後、半導体層160を形成してソース電極140とドレイン電極150とのギャップを半導体層160で埋め込む。これにより、図3に示した半導体素子100が完成する。
ゲート電極、ソース電極、ドレイン電極の各材料(以下、電極材料)としては、金属、導電性セラミック材料、炭素、導電性有機材料等が挙げられる。電極材料は、金属酸化物やシリコンと良好な接合や密着性の観点から、より好ましくは金、銀、アルミニウム、銅、酸化インジウムスズ(ITO)、インジウムーガリウム合金が良い。
また、絶縁体層の材料は誘電率が高いことが好ましく、絶縁性セラミック材料、有機化合物、ポリマー等が使用される。ただし、絶縁体層の材料は、電極材料と同様に液体状である必要があるので、これらの材料の溶液、分散体、前駆体を使用するとよい。例えば、アルコラートやアセチルアセトン錯体又はこれらの溶液を塗布又は印刷して薄膜を得、これを熱、光等の輻射エネルギーによって酸化物や硫化物に変換して絶縁体層とすることができる。また、絶縁体層の材料として、ポリフッ化ビニリデン、ポリアクリロニトリル、ポリエステル、液晶ポリマー等のポリマーや極性を有する有機化合物も、好ましく使用することができる。さらに、絶縁体層の材料として、これらの有機化合物にセラミック材料等の高誘電体を分散した物を用いることもできる。
例えば、基板/ゲート電極/絶縁体層(誘電体層)/ソース電極・ドレイン電極/半導体層という構造(ボトムコンタクト構造)を有する薄膜トランジスタを製造する場合であれば、その製造工程順に直列に配置されたゲート電極印刷装置、絶縁体層印刷装置、ソース電極・ドレイン電極印刷装置、及び半導体層印刷装置に、帯状の基板を順次通す。帯状の基板は、例えば、上述のシートである。これにより、前述の薄膜トランジスタの構成要素が基板上に連続的に形成されて、薄膜トランジスタが効率よく製造される。
印刷方法、塗布方法としては、スクリーン印刷、グラビア印刷、オフセット印刷、インクジェット印刷、スプレイ法、ブレード塗布等の公知の方法が使用できる。複数の印刷装置及び/又は塗布装置において、同一の印刷方法、塗布方法を採用してもよいし、構成要素毎に異なる印刷方法、塗布方法を採用してもよい。
本実施形態に係る半導体素子の製造方法は、無機粒子と、比誘電率が3以上150以下の有機化合物(即ち、有機誘電体)と、1種以上の有機溶媒とを含む塗布液を基板に塗布し塗布膜を得る塗布工程と、前記塗布膜を20℃以上300℃以下の乾燥温度で乾燥させて、該塗布膜から前記有機溶媒の少なくとも一部を除去する乾燥工程と、を含む。半導体素子の半導体層を印刷方法又は塗布方法で形成する場合は、この塗布工程と乾燥工程とを実行して半導体層を形成すことが好ましい。
(1)塗布液準備工程
塗布液準備工程は、無機粒子、有機誘電体、1種以上の有機溶媒から塗布液を調製する工程である。有機溶媒は、無機粒子と有機誘電体を溶解もしくは分散させるための液体である。無機粒子、有機誘電体、1種以上の有機溶液を混合して、半導体層形成用の塗布液を得る。ここで、下記の通り、有機溶媒は、有機誘電体とは異なるものである。
半導体層形成用の塗布液に含まれる比誘電率が3以上150以下の有機化合物(即ち、有機誘電体)の含有量は、0.1質量%以上が好ましく、0.5質量%がさらに好ましい。また、同含有量は、49.9質量%以下が好ましく、40質量%以下が好ましい。
半導体層形成用の塗布液に含まれる無機粒子の含有量は、0.1質量%以上が好ましく、0.5質量%がさらに好ましい。また、同含有量は、49.9質量%以下が好ましく、40質量%以下が好ましい。
塗布工程は、塗布液を基板に塗布し塗布膜を得る工程である。
例えば、基板/ゲート電極/絶縁体層(誘電体層)/ソース電極・ドレイン電極/半導体層という構造(ボトムコンタクト構造)を有する薄膜トランジスタを製造する場合、塗布工程は、塗布液をソース電極及びドレイン電極が形成された基板に塗布し塗布膜を得る工程、である。
乾燥工程とは、塗布膜を乾燥させて塗布膜から有機溶媒の全部又は一部を除去する工程である。この乾燥工程は、従来の高温焼結とは異なる、低温プロセスである。低温プロセスとは、本発明において20℃以上、300℃以下の温度領域のこという。この領域の温度では、樹脂基板が利用できるようになり、工業プロセス上、非常に重要な温度領域である。この乾燥工程の温度領域は20℃以上300℃以下が好ましく、より好ましくは20℃以上、200℃以下がよく、さらに好ましくは20℃以上、150℃以下である。150℃以下になると、PETフィルムやPCフィルムなどの安い汎用樹脂基板が利用できるので最適である。
本実施形態によれば、図1に示したように、無機粒子51と有機誘電体52とを混合して、半導体素子の半導体層として、無機粒子と有機誘電体とのコンポジット膜を形成する。このコンポジット膜では、キャリアの伝導パスが多く、さらにキャリアトラップや再結合が抑制される。また、このコンポジット膜では周辺酸素を遮断できる。その結果、キャリアの流れる量が増え、キャリアの移動速度も速くなる。これにより、移動度が高く、空気中でも安定した(即ち、空気と触れても化学変化が生じにくく、劣化しにくい)半導体素子を提供することができる。
このように、本実施形態によれば、非真空系プロセスで製造可能であり、より高い移動度を発現することができる半導体素子を提供することができる。
<評価方法>
以下、特に断りのない場合は、25℃、湿度45%の条件で評価を行った。
(1)平均粒子径
金属酸化物とシリコンとで粒子径の算出装置が違うので、それぞれ記載した。
(金属酸化物粒子)
平均粒子径は、粒子径が1μm以上の場合は、卓上走査顕微鏡CarryScopeJCM5100(JEOL社製)を用いて測定した。合計10点の粒子径を測定し、その平均値を、平均粒子径とした。
真円換算半径=(Pixel数/π)2…[1]
真円換算直径=真円換算半径×0.22×2…[2]
上記の方法で合計100点(現状の点数)の粒子の真円換算直径を測定し、その平均値を、平均粒子径とした。
シリコン粒子に関しては、顕微鏡により100個の粒子を無作為に選択し、画像解析を用いて円相当径で評価した粒子直径の算術平均値を平均粒子径とした。顕微鏡としてキーエンス社製のデジタルマイクロスコープを用いた。
(2)比誘電率
比誘電率は、測定周波数を1kHz、測定温度を23℃とし、インピーダンス法で測定した値をいう。具体的には、LCRメーター(Agilent製4284AのPRESISIONLCRメーター)を用いて、下記式[3]より求めた。
サンプルの誘電率=(電極間距離×静電容量)/(電極の面積×真空の誘電率)…[3]
(ただし、真空の誘電率は8.854×10−12(F/m)である。)
サンプルが固体の場合、誘電率は、膜測定用の治具(Agilent製16451B DIELECTRIC TEST FIXTURE)を用いて、電極板上に膜を作製し、片方の電極で挟んで測定する。
TOF(Time of flight)測定での半導体層の層厚は、形状測定観察システム(TS−1260、精密ウェーブ株式会社製)によって測定した3D画像及び3Dプロファイリング機能により、膜の段差部分で層厚の計測を行った。
また、交流インピーダンス測定での半導体層の層厚は、vertscan2.0(株式会社菱化システム製)で測定した。測定用の半導体層又は接合界面層は、素子作製時と同じ条件で基板に塗工し作製した。これらの層について任意に5か所の層厚を測定し、その平均を計算し、平均層厚とした。
移動値は交流インピーダンス測定により求めた。具体的には、LCRメーター6510P(WayneKerr社製)を用いて測定した。測定は無機粒子と比誘電率が3以上150以下の有機化合物(即ち、誘電体)とを含む半導体層を、電極で挟んで測定する。cole−coleプロットをとり、インピーダンスの実部成分から半導体層の抵抗値を測定した。測定電圧は0Vとした。
移動度はTOF(Time of flight)測定により求めた。図7にTOF装置の概略図を示す。TOF装置はYAGレーザー(355nm、パルス幅4〜6ns、HOYA−Continuum社製型式Minilite I)で光を照射し、励起された電子が流れる時間を測定する装置である。移動度は次の式[4]で求められる。
走行時間:Tr、電極間距離(膜厚):L、薄膜に与えた電界:V/L(印加電圧/膜厚)、移動度(単位電界、1秒あたりの電荷の移動速度): μで表される。
より具体的に説明する。図7 で示したように測定セルと負荷抵抗RLを直流電源11に対して直列に接続した。次に、測定セルにパルスレーザー光を照射し、キャリア移動に伴う過渡電流が負荷抵抗RLを流れることによる電圧の時間変化をデジタルオシロスコープ(Tektronix社製、型式TDS3032)12で記録した。
p型シリコンウエハ(3Ωcm)を乳鉢の中でエタノール溶媒中で粉砕する。粉砕したシリコン粒子とエタノールとを含む液を撹拌し、初期に沈降する大きい粒子を除きながら、その液を目開き37μmのナイロンメッシュでろ過し、37μm以上150μm以下のシリコン粒子(ろ物)を得る。
ポリフッ化ビニリデンに代えて表1に記載の有機化合物を用いた以外は、実施例1と同様にして行った。
[比較例1]
p型シリコンウエハ(3Ωcm)を乳鉢の中でエタノール溶媒中で粉砕する。粉砕したシリコン粒子とエタノールとを含む液を撹拌し、初期に沈降する大きい粒子を除きながら、その液を目開き37μmのナイロンメッシュでろ過し、37μm以上、150μm以下のシリコン粒子(ろ物)を得る。
実施例1〜5、比較例1の半導体素子の抵抗値を測定した。その際、電極はSUSとITOとに接続して抵抗値を測定した。この抵抗値の測定結果を表1に示す。表1からわかるように、無機粒子に有機誘電体を混合することで抵抗値が下がることを見出した。特に、無機粒子がシリコン粒子の場合、比誘電率が48のグリセリンで抵抗値が最も低くなることを見出した。
まず酸化チタンAMT400(テイカ社製)を2メトキシエタノールに分散させ、33質量%の酸化チタン分散液を調整した。次にスクロースを2メトキシエタノールと混合し、20質量%の溶液を作製した。酸化チタン分散液1gに対し、前記溶液を2.01g加え、10分間撹拌した。撹拌後1日静置し、塗布液を得た。
また、ITO付きガラス基板(10Ω/□)をアセトンで洗浄した後、UVオゾン処理を行った。この基板の側面に、カプトンテープ(50μm厚)を2層貼り付けてガードとした。このガードしたガラス基板上に塗布液を滴下し、滴下した塗布液をガラス棒でガードに沿ってのばして製膜した後、室温で溶媒を乾燥させた。その後、このガラス基板をホットプレート上で120℃で2分乾燥し、半導体層(即ち、乾燥後の塗布液)が付いたITO基板を得た。
半導体層が付いたITO基板と、ブロッキング層が付いたITO基板とを貼り合せ、さらにアルミニウムの板で固定して素子を得た。
スクロースに代えて、表2に記載の有機化合物を用いた以外は実施例6と同様に素子を得た。
[実施例10]
まず酸化チタンAMT400(テイカ社製)を2メトキシエタノールに分散させ、33質量%の酸化チタン分散液を調整した。次にグリセリンを2メトキシエタノールと混合し、20質量%の溶液を作製した。酸化チタン分散液1gに対し、前記溶液を1.601g加え、10分間撹拌した。撹拌後1日静置し、塗布液を得た。
半導体層が付いたITO基板と、ブロッキング層が付いたITO基板とを貼り合せ、さらにアルミニウムの板で固定して素子を得た。
グリセリンに代えて、チオグリセロールを用いた以外は実施例10と同様に素子を得た。
[比較例2]
塗布液が酸化チタン分散液のみで構成された以外は実施例6と同じ方法で素子を作製した。ブロッキング層は酢酸セルロースを用いた。
実施例6〜11、比較例2の素子を用いて、移動度の評価を行った。実施例6〜11に対応した走行時間(Tr)を測定したグラフを図8〜13に示す。また、比較例2に対応したグラフを図14に示す。図8〜14の各図において、横軸は経過時間(Time、単位は秒(s))の対数をとり表示したもの、縦軸は光電流(Photocurrent、単位はミリアンペア(mA))の対数をとり表示したものである。これらのTrから移動度の評価を行った。その結果を表2に示す。表2からわかるように有機化合物を混合することで移動度が上がることを見出した。本結果から比誘電率が3以上、150以下の有機化合物を混合することで移動度が向上することがわかる。さらに有機化合物の比誘電率が15以上、50以下の時にもっとも良い結果となった。
半導体に酸化チタンを用い、その周辺に誘電体の誘電率を変化させた時の電子状態をシミュレーションを用いて解析した。解析方法はクラスターモデルを用い、Gaussian09を使って、種々の誘電率を有する溶媒存在下で分子軌道計算を行った。酸化チタンのクラスターモデルの作製においては、アナターゼ結晶のCIF (Crystallographic Interchange FILE)形式のデータを使用し、アナターゼの単位格子をa軸方向に3単位、b軸方向に3単位、c軸方向に1単位の大きさのクラスターモデルを計算に使用した。種々の誘電率を有する溶媒存在下での電子状態の検討を、種々の溶媒を指定したPCM(分極連続体モデル:polarizable continuum models)によって、RHF/3−21G法を用いたシングルポイントエネルギー計算によって行った。それらの計算結果に対して、Mulliken密度解析による状態密度(Density of states,DOS)スペクトルの計算を行なった。
E−500(Buruker社製)を用いてESR測定を行った。測定温度はシリコン系では108K、酸化チタン系では100Kで行った。
シリコン系サンプルについて説明する。シリコン粒子はp型シリコンウエハ(3Ωcm)を乳鉢の中でエタノール溶媒中で粉砕する。これにより得られた液を撹拌し、初期に沈降する大きい粒子を除きながら、その液を目開き37μmのナイロンメッシュでろ過し、37μm以上150μm以下のシリコン粒子(ろ物)を得る。このシリコン粒子を150℃で2分加熱し、エタノールを除去した。これをサンプル1とする。次に前記シリコン粒子をグリセリン/エタノール混合液(重量比1/4)に混合する。
次に、このシリコン粒子を混合した液を150℃で2分乾燥させ、エタノールを揮発させ、シリコンとグリセリンの混合体を作製する。これをサンプル2とする。サンプル1とサンプル2のESRの結果を図18に示す。図18の横軸は電磁波の強度(G)を示し、縦軸は信号強度を示す。
酸化チタン系サンプルについて説明する。酸化チタン(AMT400、テイカ社製)を2メトキシエタノールに分散させ、石英基板にキャスト法で成膜し、120℃で10分アニールした。これをサンプル3とする。次にシアノエチルサッカロースを2メトキシエタノールに溶かし、20質量%の溶液を作製し、酸化チタンの2メトキシエタノールと混合した(シアノエチルサッカロースと酸化チタンの割合が重量比で49:51で混合)。この混合液を石英基板にキャスト法で成膜した。これをサンプル4とする。サンプル3とサンプル4のESRの結果を図19に示す。
本発明は、以上に記載した実施形態や、各実施例に限定されるものではない。当業者の知識に基づいて実施形態や各実施例に設計の変更等を加えてもよく、また、実施形態や各実施例を任意に組み合わせてもよく、そのような変更等を加えた態様も本発明の範囲に含まれる。
12 デジタルオシロスコープ
13 電圧増幅器
51、56 無機粒子
52 比誘電率が3以上150以下の有機化合物(有機誘電体)
100、200、300 半導体素子
110、210、310 基板
120、220、320 ゲート電極
130、230、330 絶縁体層(ゲート絶縁膜)
140、240、340 ソース電極
150、250、350 ドレイン電極
160、260、360 半導体層
Claims (8)
- 無機粒子と、比誘電率が10以上150以下の有機化合物と、を含む半導体層を少なくとも1層有し、
前記無機粒子は金属酸化物粒子又はシリコン粒子であり、
前記半導体層中の無機粒子の比率は10質量%以上、99質量%以下である、薄膜トランジスタ。 - 前記半導体層の移動度が0.0001cm2/Vs以上である、請求項1に記載の薄膜トランジスタ。
- 前記半導体層を1層のみ有する、請求項1または2に記載の薄膜トランジスタ。
- 前記半導体層に接するソース電極と、
前記半導体層に接するドレイン電極とを有し、
前記ソース電極及び前記ドレイン電極はそれぞれ、金、銀、アルミニウム、銅、酸化インジウムスズ(ITO)、インジウム−ガリウム合金の中から選ばれる材料からなる、請求項3に記載の薄膜トランジスタ。 - 比誘電率が3以上150以下の有機化合物膜からなるゲート絶縁膜を有する、請求項3または4に記載の薄膜トランジスタ。
- 無機粒子と、比誘電率が10以上150以下の有機化合物と、1種以上の有機溶媒とを含む半導体層形成用の塗布液を基板に塗布し、半導体層形成用の塗布膜を得る塗布工程と、
前記塗布膜を20℃以上300℃以下の乾燥温度で乾燥させて、該塗布膜から前記有機溶媒の少なくとも一部を除去し、半導体層を得る乾燥工程と、を含む、薄膜トランジスタの製造方法。 - 前記乾燥温度が20℃以上、150℃以下である、請求項6に記載の薄膜トランジスタの製造方法。
- 前記塗布液中の前記無機粒子の割合が0.1質量%以上、49質量%以下であり、
前記塗布液中の前記有機化合物の割合が0.1質量%以上、50質量%以下であり、
前記塗布液中の前記有機溶媒の割合が1質量%以上、99.8質量%以下である、請求項6または7に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014189225A JP6651165B2 (ja) | 2014-09-17 | 2014-09-17 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014189225A JP6651165B2 (ja) | 2014-09-17 | 2014-09-17 | 薄膜トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016063047A JP2016063047A (ja) | 2016-04-25 |
| JP6651165B2 true JP6651165B2 (ja) | 2020-02-19 |
Family
ID=55798239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014189225A Active JP6651165B2 (ja) | 2014-09-17 | 2014-09-17 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6651165B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6585148B2 (ja) * | 2016-12-06 | 2019-10-02 | 旭化成株式会社 | 半導体膜の製造方法 |
| JP6746557B2 (ja) * | 2016-12-06 | 2020-08-26 | 旭化成株式会社 | 半導体膜、及びそれを用いた半導体素子 |
| JP7173070B2 (ja) * | 2020-03-13 | 2022-11-16 | 株式会社村田製作所 | 酸化物半導体素子及び酸化物半導体素子の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3515507B2 (ja) * | 2000-09-29 | 2004-04-05 | 株式会社東芝 | トランジスタおよびその製造方法 |
| DE10059498A1 (de) * | 2000-11-30 | 2002-06-13 | Infineon Technologies Ag | Substrat mit einer halbleitenden Schicht, elektronisches Bauelement mit diesem Substrat, elektronische Schaltung mit mindestens einem solchen elektronischen Bauelement, druckbare Zusammensetzung sowie Verfahren zur Herstellung eines Substrats |
| KR100694947B1 (ko) * | 2003-07-17 | 2007-03-14 | 마츠시타 덴끼 산교 가부시키가이샤 | 박막 트랜지스터 및 그 제조 방법 |
| US9206324B2 (en) * | 2005-12-22 | 2015-12-08 | Pst Sensors (Propietary) Limited | Thick film semiconducting inks |
| JP5382763B2 (ja) * | 2008-04-09 | 2014-01-08 | 独立行政法人産業技術総合研究所 | 半導体素子及びその製造方法と、該半導体素子を備えた電子デバイス |
| EP3001439B1 (en) * | 2012-07-20 | 2021-11-03 | Asahi Kasei Kabushiki Kaisha | Semiconductor film and application liquid for its fabrication |
-
2014
- 2014-09-17 JP JP2014189225A patent/JP6651165B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016063047A (ja) | 2016-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6497755B2 (ja) | 半導体素子及びその製造方法 | |
| Devi et al. | Dielectric studies on hybridised PVDF–ZnO nanocomposites | |
| Dong et al. | Enhanced photovoltaic effect in BiVO4 semiconductor by incorporation with an ultrathin BiFeO3 ferroelectric layer | |
| Qin et al. | The optimum titanium precursor of fabricating TiO2 compact layer for perovskite solar cells | |
| Wang et al. | PbTiO3 as electron‐selective layer for high‐efficiency perovskite solar cells: enhanced electron extraction via tunable ferroelectric polarization | |
| Chapi et al. | Optical, electrical, thermal and electrochemical studies of spin-coated polyblend-ZnO nanocomposites | |
| JP6651165B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| Zhang et al. | Enhanced electrochromic performances of polyaniline-coated rod-like ATO/TiO2 nanocomposites | |
| Abutalib et al. | Thickness dependent optical dispersion and nonlinear optical properties of nanocrystalline fluorescein dye thin films for optoelectronic applications | |
| Jouybar et al. | Electrochemically engineered lanthanum nickelate as a promising transparent hole-transport layer for bulk heterojunction polymer solar cells: an experimental and DFT study | |
| JP6746557B2 (ja) | 半導体膜、及びそれを用いた半導体素子 | |
| JP5943492B2 (ja) | シリコン太陽電池 | |
| JP6112744B2 (ja) | 太陽電池 | |
| JP6585148B2 (ja) | 半導体膜の製造方法 | |
| Khalil et al. | Electrical characterization of AgNPs-PVA nanocomposites thin film-based heterojunction diode | |
| TWI657586B (zh) | 半導體膜,及使用該半導體膜之半導體元件,以及分散液 | |
| Zhang et al. | CuTiO3/TiO2 MSM UV Photodetector with a Type-I Heterojunction for Rapid and Low-Power Detection | |
| JP6913473B2 (ja) | 半導体素子の半導体膜形成用分散液、並びに、それを用いた半導体膜の製造方法及び半導体素子の製造方法 | |
| Khalil | Electrical characteristics of (AgNPs-PVA)-based Schottky diode and its application as a low-voltage varistor devices | |
| Vishwakarma et al. | Unveiling the Role of Cu in Carrier Transport and Dielectric Relaxation using Impedance and Modulus Spectroscopy in TiO 2 Thin Film Electrodes | |
| Rehim et al. | Towards sustainable electronics: thermionic emission and broadband dielectric analysis of a nanolignin-Polypyrrole-based Heterostructure diode | |
| Pang et al. | Dye-sensitized solar cells composed of Ti1− xSnxO2 nanocrystals | |
| Hasan et al. | Preparation and investigation of photoelectrochemical behaviour of Ce and W co-doped TiO2 composite film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170616 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190618 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200109 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6651165 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |