[go: up one dir, main page]

JP6511947B2 - High frequency module - Google Patents

High frequency module Download PDF

Info

Publication number
JP6511947B2
JP6511947B2 JP2015096509A JP2015096509A JP6511947B2 JP 6511947 B2 JP6511947 B2 JP 6511947B2 JP 2015096509 A JP2015096509 A JP 2015096509A JP 2015096509 A JP2015096509 A JP 2015096509A JP 6511947 B2 JP6511947 B2 JP 6511947B2
Authority
JP
Japan
Prior art keywords
wiring
shield wall
electrode
plan
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015096509A
Other languages
Japanese (ja)
Other versions
JP2016213348A (en
Inventor
喜人 大坪
喜人 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2015096509A priority Critical patent/JP6511947B2/en
Publication of JP2016213348A publication Critical patent/JP2016213348A/en
Application granted granted Critical
Publication of JP6511947B2 publication Critical patent/JP6511947B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

本発明は、配線基板に実装された複数の部品を被覆する封止樹脂層と、部品間のノイズの相互干渉を防止するためのシールド壁とを備える高周波モジュールに関する。 The present invention relates to a high frequency module including a sealing resin layer for covering a plurality of components mounted on a wiring substrate, and a shield wall for preventing mutual interference of noise between the components.

携帯端末装置などに搭載される高周波モジュールには、電磁波を遮蔽するためのシールド層が設けられる場合がある。この種のモジュールの中には、配線基板上に実装された部品がモールド樹脂で被覆され、該モールド樹脂の表面を被覆するようにシールド層が設けられるものがある。   The high frequency module mounted in a portable terminal device etc. may be provided with a shield layer for shielding electromagnetic waves. Among such modules, there is one in which a component mounted on a wiring substrate is coated with a mold resin, and a shield layer is provided so as to cover the surface of the mold resin.

このようなシールド層は、外部からのノイズを遮蔽するために設けられているが、配線基板に複数の部品が実装される場合は、これらの部品から発生するノイズが、他の部品に干渉するという問題がある。そこで、従来では、外部のみならず、実装部品間のノイズを相互に遮蔽するシールドが設けられた高周波モジュールが提案されている。例えば、図10に示すように、特許文献1に記載の高周波モジュール100は、配線基板101上に2つの部品102が実装され、両部品102がモールド樹脂層103により封止される。モールド樹脂層103の両部品間には、当該モールド樹脂層103を貫通するスリットSが形成される。シールド層104は、モールド樹脂層103の表面を被覆するとともにスリットSに充填される導電性樹脂により形成される。また、スリットSに充填された導電性樹脂は、配線基板101に形成されたグランド電極105に電気的に接続される。   Such a shield layer is provided to shield noise from the outside, but when multiple components are mounted on the wiring board, the noise generated from these components interferes with other components There is a problem of Therefore, conventionally, a high frequency module provided with a shield that mutually shields noise between mounting components as well as the outside has been proposed. For example, as shown in FIG. 10, in the high frequency module 100 described in Patent Document 1, two components 102 are mounted on a wiring substrate 101, and both components 102 are sealed by a mold resin layer 103. Between the two parts of the mold resin layer 103, a slit S penetrating the mold resin layer 103 is formed. The shield layer 104 is formed of a conductive resin which covers the surface of the mold resin layer 103 and is filled in the slits S. The conductive resin filled in the slits S is electrically connected to the ground electrode 105 formed on the wiring substrate 101.

この場合、モールド樹脂層103の表面を被覆する導電性樹脂により、部品102に対する外部からのノイズを遮蔽できる。また、スリットSに充填された導電性樹脂により両部品102間のノイズの相互干渉を防止することもできる。   In this case, the conductive resin that covers the surface of the mold resin layer 103 can shield external noise on the component 102. In addition, the conductive resin filled in the slits S can also prevent mutual interference of noise between the two components 102.

特開2010−225620号公報(段落0025〜0026、図1等参照)JP 2010-225620 A (paragraphs 0025 to 0026, see FIG. 1 etc.)

ところで、上述のシールド層104は、ダイシングで形成されるため、スリットSは途中で方向を変えることが難しい。そこで、スリットSの途中で方向を変えたい場合は、例えばレーザ加工やドリル加工によりスリットSを形成する場合がある。この場合、モールド樹脂層103にスリットSを形成するときの熱や衝撃で、配線基板101に形成された配線電極の断線や変形が生じるという問題がある。また、スリットSが折れ曲がるような形状を有する場合には、当該屈曲部の真下でレーザ光またはドリルによる熱や衝撃が最も強く作用するため、このような問題が顕著化する。   By the way, since the above-mentioned shield layer 104 is formed by dicing, it is difficult to change the direction of the slit S halfway. Therefore, when it is desired to change the direction in the middle of the slit S, for example, the slit S may be formed by laser processing or drilling. In this case, there is a problem that disconnection or deformation of the wiring electrode formed on the wiring substrate 101 is caused by heat or shock when forming the slit S in the mold resin layer 103. Further, in the case where the slit S has such a shape as to be bent, such a problem becomes remarkable because the heat or impact by the laser beam or the drill is most strongly exerted immediately below the bent portion.

本発明は、上記した課題に鑑みてなされたものであり、部品間のノイズの相互干渉を防止するシールド壁を備える高周波モジュールにおいて、配線基板に形成された配線電極の断線や変形を低減することを目的とする。   The present invention has been made in view of the above problems, and in a high frequency module provided with a shield wall for preventing mutual interference of noise between components, reducing disconnection and deformation of a wiring electrode formed on a wiring substrate. With the goal.

上記した目的を達成するために、本発明の高周波モジュールは、 複数の絶縁層が積層されて成る多層配線基板と、前記多層配線基板の一方主面に実装された複数の部品と、前記多層配線基板の一方主面に積層され、前記複数の部品を封止する封止樹脂層と、前記封止樹脂層内において、前記複数の部品のうち所定の部品と他の部品との間に配置されたシールド壁と、前記多層配線基板の所定の隣接する前記絶縁層間に配置された第1配線層とを備え、前記多層配線基板を平面視して、前記シールド壁は線状に形成されるとともに、当該線は屈曲部を有し、前記第1配線層は、当該第1配線層に設けられている配線電極とは電気的に分離され、前記平面視で前記屈曲部に重なるように設けられた第1ダミー電極を有することを特徴としている。 In order to achieve the above object, a high frequency module according to the present invention comprises: a multilayer wiring board in which a plurality of insulating layers are stacked; a plurality of components mounted on one main surface of the multilayer wiring board; A sealing resin layer laminated on one main surface of the substrate and sealing the plurality of components, and disposed between a predetermined component and another component of the plurality of components in the sealing resin layer The shield wall and the first wiring layer disposed between the predetermined adjacent insulating layers of the multilayer wiring board, and the shield wall is formed in a linear shape in plan view of the multilayer wiring board The line has a bent portion, and the first wiring layer is electrically separated from the wiring electrode provided in the first wiring layer, and provided so as to overlap the bent portion in the plan view. It is characterized by having a first dummy electrode .

この場合、多層配線基板の内部の第1配線層には、シールド壁の屈曲部に平面視で重なるように第1ダミー電極が設けられる。第1ダミー電極は、封止樹脂層を形成する樹脂よりも熱導電率が高く、かつ、延性を有する。したがって、例えばレーザ加工やドリル加工時に多層配線基板の配線電極等に作用する熱や衝撃を第1ダミー電極により緩和することができるため、多層配線基板に形成された配線電極の断線や変形を低減することができる。 In this case, the first dummy electrode is provided in the first wiring layer inside the multilayer wiring board so as to overlap the bent portion of the shield wall in plan view. The first dummy electrode has a heat conductivity higher than that of the resin forming the sealing resin layer, and has ductility. Therefore, for example, the heat and impact acting on the wiring electrodes and the like of the multilayer wiring board at the time of laser processing and drilling can be alleviated by the first dummy electrode, so disconnection and deformation of the wiring electrodes formed on the multilayer wiring board are reduced can do.

また、配線電極の断線や変形が低減することで、配線電極の特性の安定化を図ることができる。また、第1ダミー電極は、レーザ加工やドリル加工時の熱や衝撃が最も強く作用するシールド壁の屈曲部に平面視で重なるように設けられる。そのため、本来、断線や変形が生じ易い屈曲部の真下の配線電極を、第1ダミー電極で保護することができる。 In addition, by reducing the breakage or deformation of the wiring electrode, the characteristics of the wiring electrode can be stabilized. Further, the first dummy electrode is provided so as to overlap in a plan view with the bent portion of the shield wall where the heat and impact at the time of laser processing and drilling work most strongly. Therefore, the first dummy electrode can protect the wiring electrode immediately below the bent portion which is likely to be broken or deformed.

また、前記第1ダミー電極は、前記平面視で前記シールド壁の全体と重なるように設けられていてもよい。多層配線基板の平面視でシールド壁に重なる部分には、レーザ加工やドリル加工時の熱や衝撃の影響を受けやすい。そのため、第1ダミー電極を、平面視でシールド壁の全体と重なるように設けることで、配線電極の断線や変形を確実に低減することができる。 Further, the first dummy electrode may be provided so as to overlap the entire shield wall in the plan view. The portions overlapping the shield wall in plan view of the multilayer wiring board are susceptible to the effects of heat and impact during laser processing and drilling. Therefore, disconnection and deformation of the wiring electrode can be reliably reduced by providing the first dummy electrode so as to overlap the entire shield wall in plan view.

また、前記配線電極は、前記平面視で前記シールド壁と重なっていない第1配線電極を有していてもよい。このようにすると、第1ダミー電極の存在によりシールド壁の形成に起因する第1配線電極の断線や変形を低減することができる。 Further, the wiring electrodes may have the have an overlap with the shield wall first wiring electrode in the plan view. In this way, disconnection and deformation of the first wiring electrode due to the formation of the shield wall can be reduced by the presence of the first dummy electrode .

また、前記配線電極は、前記平面視で前記シールド壁と交差するように配設されたライン状の第2配線電極を有し、前記第2配線電極は、前記シールド壁に交差する部分のライン幅が、他の部分のライン幅よりも太く形成されていてもよい。この場合、第2配線電極の中で、シールド壁の形成時の熱や衝撃が最も強く作用される部分のライン幅が太く形成されるため、第2配線電極の断線を低減することができる。 Further, the wiring electrode has a line-shaped second wiring electrode disposed so as to intersect the shield wall in the plan view, and the second wiring electrode is a line of a portion intersecting the shield wall The width may be formed thicker than the line width of the other part. In this case, in the second wiring electrode, the line width of the portion where the heat and impact at the time of formation of the shield wall are most strongly formed is formed large, so that the disconnection of the second wiring electrode can be reduced.

また、前記第1配線層よりも前記多層配線基板の他方主面側に配置されるとともに、隣接する前記絶縁層間に配置された第2配線層を備え、前記第2配線層は、前記平面視で前記シールド壁と交差するように配設されたライン状の第3配線電極を有し、前記第1配線層は、前記シールド壁と前記第3配線電極とが交差する部分において、前記シールド壁と前記第3配線電極との間に介在するように配設された第2ダミー電極を有していてもよい。 The semiconductor device further includes a second wiring layer disposed on the other main surface side of the multilayer wiring board than the first wiring layer, and disposed between the adjacent insulating layers, and the second wiring layer is viewed in plan view And the third wiring electrode in the form of a line disposed so as to intersect the shield wall, and the first wiring layer is the shield wall at a portion where the shield wall and the third wiring electrode intersect. And the third wiring electrode may be interposed between the second dummy electrode and the second wiring electrode.

この構成によると、第3配線電極に作用するシールド壁形成時の熱や衝撃を、第2ダミー電極により緩和できるため、シールド壁形成時の熱や衝撃に起因する第3配線電極の断線や変形を低減することができる。 According to this configuration, since the heat or shock upon forming the shield wall acting on the third wiring electrode can be mitigated by the second dummy electrode, the disconnection or deformation of the third wiring electrode resulting from the heat or shock upon forming the shield wall Can be reduced.

また、前記第1配線層と前記シールド壁との間の前記絶縁層に形成されたビア導体を備え、前記ビア導体が、前記平面視で前記屈曲部に重なるように配設されて前記第1ダミー電極に接続されていてもよい。この場合、シールド壁の形成時に最も熱や衝撃が強く作用する箇所にビア導体が配置されるため、シールド壁の形成時に多層配線基板に作用する熱や衝撃をさらに低減することができる。 Further, the semiconductor device further includes a via conductor formed in the insulating layer between the first wiring layer and the shield wall, and the via conductor is disposed to overlap the bent portion in the plan view . It may be connected to the dummy electrode . In this case, since the via conductor is disposed at the place where the heat and the shock act most strongly when the shield wall is formed, the heat and the shock acting on the multilayer wiring board when the shield wall is formed can be further reduced.

また、前記第1ダミー電極と前記第1配線電極とは、同じ金属材料で構成されていてもよい。このようにすると、シールド壁の形成時の熱や衝撃を緩和する第1ダミー電極を容易に形成することができる。 The first dummy electrode and the first wiring electrode may be made of the same metal material. In this way, it is possible to easily form the first dummy electrode that mitigates heat and shock when forming the shield wall.

本発明によれば、多層配線基板の内部の第1配線層には、シールド壁の屈曲部に平面視で重なるように第1ダミー電極が設けられる。第1ダミー電極は、封止樹脂層を形成する樹脂よりも熱導電率が高く、かつ、延性を有する。この場合、例えばレーザ加工やドリル加工時に多層配線基板の配線電極等に作用する熱や衝撃を第1ダミー電極により緩和できるため、多層配線基板に形成された配線電極の断線や変形を低減することができる。 According to the present invention, the first dummy electrode is provided in the first wiring layer inside the multilayer wiring board so as to overlap the bent portion of the shield wall in plan view. The first dummy electrode has a heat conductivity higher than that of the resin forming the sealing resin layer, and has ductility. In this case, for example, the heat and impact acting on the wiring electrodes of the multilayer wiring board during laser processing or drilling can be alleviated by the first dummy electrode, so that disconnection or deformation of the wiring electrodes formed on the multilayer wiring board can be reduced. Can.

本発明の第1実施形態にかかる高周波モジュールの平面図である。It is a top view of the high frequency module concerning a 1st embodiment of the present invention. 図1のA−A矢視断面図である。It is AA arrow sectional drawing of FIG. 図1のダミー電極を説明するための図である。It is a figure for demonstrating the dummy electrode of FIG. 図3の配線電極の変形例を示す図である。It is a figure which shows the modification of the wiring electrode of FIG. 本発明の第2実施形態にかかる高周波モジュールの平面図である。It is a top view of the high frequency module concerning a 2nd embodiment of the present invention. 本発明の第3実施形態にかかる高周波モジュールを示す図である。It is a figure which shows the high frequency module concerning 3rd Embodiment of this invention. 本発明の第4実施形態にかかる高周波モジュールの断面図である。It is sectional drawing of the high frequency module concerning 4th Embodiment of this invention. 図7のダミー電極を説明するための図である。It is a figure for demonstrating the dummy electrode of FIG. 本発明の第5実施形態にかかる高周波モジュールを示す図である。It is a figure which shows the high frequency module concerning 5th Embodiment of this invention. 従来の高周波モジュールの断面図である。It is sectional drawing of the conventional high frequency module.

<第1実施形態>
本発明の第1実施形態にかかる高周波モジュール1aについて、図1〜図3を参照して説明する。なお、図1は高周波モジュールの平面図、図2は図1のA−A矢視断面図、図
3はダミー電極13aを説明するための図である。また、図1では、シールド膜6の天面部分および封止樹脂層4を図示省略している。また、図3は、ダミー電極13aが設けられた配線層10の平面図を示す。
First Embodiment
A high frequency module 1 a according to a first embodiment of the present invention will be described with reference to FIGS. 1 to 3. 1 is a plan view of the high-frequency module, FIG. 2 is a cross-sectional view taken along the line AA of FIG. 1, and FIG. 3 is a view for explaining the dummy electrode 13a. Further, in FIG. 1, the top surface portion of the shield film 6 and the sealing resin layer 4 are not shown. FIG. 3 is a plan view of the wiring layer 10 provided with the dummy electrode 13a.

この実施形態にかかる高周波モジュール1aは、図1および図2に示すように、多層配線基板2と、該多層配線基板2の上面20aに実装された複数の部品3a,3bと、多層配線基板2の上面20aに積層された封止樹脂層4と、封止樹脂層4の表面を被覆するシールド膜6と、封止樹脂層4内に設けられたシールド壁5とを備え、例えば、高周波信号が用いられる電子機器のマザー基板等に搭載される。   As shown in FIGS. 1 and 2, the high frequency module 1 a according to this embodiment includes a multilayer wiring board 2, a plurality of components 3 a and 3 b mounted on the upper surface 20 a of the multilayer wiring board 2, and the multilayer wiring board 2. A sealing resin layer 4 stacked on the upper surface 20a of the first layer, a shield film 6 covering the surface of the sealing resin layer 4, and a shield wall 5 provided in the sealing resin layer 4; Is mounted on a mother board or the like of an electronic device to be used.

多層配線基板2は、例えば、低温同時焼成セラミックやガラスエポキシ樹脂などで形成された複数の絶縁層2a〜2dが積層されて成る。多層配線基板2の上面20a(本発明の「多層配線基板の一方主面」に相当)には、各部品3a,3bの実装用の実装電極7や後述するシールド壁5用のシールド壁用電極8が形成されるとともに、下面20c(本発明の「多層配線基板の他方主面」に相当)には、外部接続用の複数の外部電極9が形成される。また、この実施形態では、隣接する絶縁層2a〜2d間それぞれに、各種の配線電極10a〜12aや後述するダミー電極13aを有する配線層10〜12が配置される。これにより、多層配線基板2は、絶縁層2a〜2dと配線層10〜12が交互に積層されたような構造になっている。また、多層配線基板2の内部には、異なる配線層10〜12の配線電極10a〜12a同士を接続するための複数のビア導体14が形成される。   The multilayer wiring board 2 is formed, for example, by laminating a plurality of insulating layers 2a to 2d formed of low-temperature cofired ceramic, glass epoxy resin, or the like. On the upper surface 20a of the multilayer wiring board 2 (corresponding to "one main surface of the multilayer wiring board" of the present invention), there are mounted electrodes 7 for mounting the components 3a and 3b and electrodes for shield wall 5 to be described later. A plurality of external electrodes 9 for external connection are formed on the lower surface 20 c (corresponding to “the other main surface of the multilayer wiring board of the present invention”) of the lower surface 20 c. Further, in this embodiment, wiring layers 10 to 12 having various wiring electrodes 10 a to 12 a and dummy electrodes 13 a described later are disposed between the adjacent insulating layers 2 a to 2 d. Thus, the multilayer wiring board 2 has a structure in which the insulating layers 2a to 2d and the wiring layers 10 to 12 are alternately stacked. Further, a plurality of via conductors 14 for connecting the wiring electrodes 10 a to 12 a of different wiring layers 10 to 12 are formed in the multilayer wiring board 2.

実装電極7、シールド壁用電極8、外部電極9、配線電極10a〜12a、およびダミー電極13aは、いずれもCuやAg、Al等の配線電極として一般的に採用される金属で形成されている。また、各ビア導体14は、AgやCu等の金属で形成されている。なお、各実装電極7、シールド壁用電極8、各外部電極9には、Ni/Auめっきがそれぞれ施されていてもよい。また、シールド壁用電極8には、例えば、半田膜等の、シールド壁用電極8を保護する金属部材が積層されていてもよい。   The mounting electrode 7, the shield wall electrode 8, the external electrode 9, the wiring electrodes 10a to 12a, and the dummy electrode 13a are all formed of a metal generally employed as a wiring electrode, such as Cu, Ag, or Al. . Each via conductor 14 is formed of a metal such as Ag or Cu. Note that Ni / Au plating may be applied to each of the mounting electrodes 7, the shield wall electrode 8, and each of the external electrodes 9. Further, a metal member such as a solder film for protecting the shield wall electrode 8 may be stacked on the shield wall electrode 8, for example.

各部品3a,3bは、SiやGaAs等の半導体で形成された半導体素子や、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品で構成される。   Each of the components 3a and 3b is composed of a semiconductor element formed of a semiconductor such as Si or GaAs, or a chip component such as a chip inductor, a chip capacitor, or a chip resistor.

封止樹脂層4は、配線基板2の上面20aと各部品3a,3bとを被覆するように多層配線基板2に積層される。封止樹脂層4は、エポキシ樹脂等の封止樹脂として一般的に採用される樹脂で形成することができる。   The sealing resin layer 4 is laminated on the multilayer wiring board 2 so as to cover the upper surface 20 a of the wiring board 2 and the components 3 a and 3 b. The sealing resin layer 4 can be formed of a resin generally employed as a sealing resin such as an epoxy resin.

シールド膜6は、多層配線基板2内の各種配線電極10a〜12aや各部品3a,3bに対する外部からのノイズを遮蔽するためのものであり、封止樹脂層4の多層配線基板2の上面20aとの反対面4aおよび周側面4bを被覆するように封止樹脂層4に積層される。なお、シールド膜6が、多層配線基板2の側面20bをさらに被覆するように設けられ、当該側面20bに露出した多層配線基板2のグランド電極(図示省略)とシールド膜6とを接続するようにしてもよい。   The shield film 6 is for shielding external noise from the various wiring electrodes 10 a to 12 a and the components 3 a and 3 b in the multilayer wiring substrate 2, and the upper surface 20 a of the multilayer wiring substrate 2 of the sealing resin layer 4. And the sealing resin layer 4 so as to cover the opposite surface 4a and the peripheral side surface 4b. The shield film 6 is provided so as to further cover the side surface 20b of the multilayer wiring board 2, and the ground film (not shown) of the multilayer wiring board 2 exposed to the side surface 20b is connected to the shield film 6. May be

また、シールド膜6は、封止樹脂層4の表面に積層された密着膜と、密着膜に積層された導電膜と、導電膜に積層された保護膜とを有する多層構造で形成することができる。   Further, the shield film 6 may be formed in a multilayer structure having an adhesion film laminated on the surface of the sealing resin layer 4, a conductive film laminated on the adhesion film, and a protective film laminated on the conductive film. it can.

密着膜は、導電膜と封止樹脂層4との密着強度を高めるために設けられたものであり、例えば、SuSなどの金属で形成することができる。導電膜は、シールド膜6の実質的なシールド機能を担う層であり、例えば、Cu、Ag、Alのうちのいずれかの金属で形成することができる。保護膜は、導電膜が腐食したり、傷が付いたりするのを防止するために設けられたものであり、例えば、SUSで形成することができる。   The adhesion film is provided to increase the adhesion strength between the conductive film and the sealing resin layer 4 and can be formed of, for example, a metal such as SuS. The conductive film is a layer responsible for the substantial shielding function of the shield film 6, and can be formed of, for example, any metal of Cu, Ag, and Al. The protective film is provided to prevent the conductive film from being corroded or scratched, and can be formed of, for example, SUS.

シールド壁5は、封止樹脂層4内で所定の部品3a,3b間に配置される。具体的には、この実施形態のシールド壁5は、図1に示すように、多層配線基板2の上面20aを2つの領域に区切るように配設され、当該区切られた領域間の各部品3a,3bの間でノイズの相互干渉を防止する。また、シールド壁5は、その上端部がシールド膜6の天面と電気的に接続される。   The shield wall 5 is disposed between the predetermined components 3 a and 3 b in the sealing resin layer 4. Specifically, as shown in FIG. 1, the shield wall 5 of this embodiment is disposed so as to divide the upper surface 20a of the multilayer wiring board 2 into two regions, and each component 3a between the divided regions is , 3b to prevent mutual interference of noise. Further, the upper end portion of the shield wall 5 is electrically connected to the top surface of the shield film 6.

また、シールド壁5は、多層配線基板2の上面20aに垂直な方向から見た平面視(以下、平面視という)で線状(直線状、曲線状)に形成されるとともに、当該線は複数(この実施形態では2つ)の屈曲部5aを有する。シールド壁用電極8は、平面視でシールド壁5を投影したような形状(平面視形状がシールド壁5の平面視形状とほぼ同じ)に形成され、シールド壁5の下端部に接続される。なお、シールド壁用電極8は、多層配線基板2の内部のグランド電極(図示省略)に接続されている。なお、図1では、シールド壁5の屈曲部5aが形成している角度は平面視して90°であるが、本発明において、屈曲部5aが形成する角度は90°でなくてもよい。   In addition, the shield wall 5 is formed in a linear shape (a linear shape, a curved shape) in a plan view (hereinafter referred to as a plan view) as viewed in a direction perpendicular to the upper surface 20a of the multilayer wiring board 2 There are (two in this embodiment) bent portions 5a. The shield wall electrode 8 is formed in a shape in which the shield wall 5 is projected in plan view (the plan view shape is substantially the same as the plan view shape of the shield wall 5), and is connected to the lower end portion of the shield wall 5. The shield wall electrode 8 is connected to a ground electrode (not shown) inside the multilayer wiring board 2. In addition, in FIG. 1, although the angle which the bending part 5a of the shield wall 5 forms is planarly viewed 90 degrees, in this invention, the angle which the bending part 5a forms may not be 90 degrees.

シールド壁5は、例えば、Cu、Ag、Alのいずれかの金属フィラを含有する導電性ペーストで形成される。なお、封止樹脂層4にレーザ加工などでシールド壁5用の溝を形成し、該溝に成膜技術を用いて金属を成膜することで、シールド壁5を形成することもできる。   The shield wall 5 is formed of, for example, a conductive paste containing a metal filler of any of Cu, Ag, and Al. The shield wall 5 can also be formed by forming a groove for the shield wall 5 in the sealing resin layer 4 by laser processing or the like and forming a metal film on the groove using a film forming technique.

最上層の絶縁層2aとこれに隣接する絶縁層2bとの間に配置された最上層の配線層10(本発明の「第1配線層」に相当)は、図3に示すように、2つのダミー電極13a(本発明の「第1電極部」に相当)と、複数の配線電極10a(本発明の「第1配線電極」に相当)を有する。2つのダミー電極13aと複数の配線電極10aとは、典型的には、同じ材料で構成されている。   The uppermost wiring layer 10 (corresponding to the “first wiring layer” in the present invention) disposed between the uppermost insulating layer 2 a and the insulating layer 2 b adjacent thereto is, as shown in FIG. It has three dummy electrodes 13a (corresponding to the "first electrode portion" of the present invention) and a plurality of wiring electrodes 10a (corresponding to the "first wiring electrode" of the present invention). The two dummy electrodes 13a and the plurality of wiring electrodes 10a are typically made of the same material.

このとき、ダミー電極13aは、平面視でシールド壁5の屈曲部5aに重なるように配設される。この実施形態のシールド壁5は、屈曲部5aが2箇所あり、両屈曲部5aそれぞれに、平面視矩形状のダミー電極13aが平面視で重なるように配設される。ここで、ダミー電極13aは、高周波モジュール1aに形成される電気回路とは無関係の電極であり、配線電極10aと電気的に分離されている。ダミー電極13aは、典型的には、電源ラインやグラウンドラインに接続されていない電極である。ただし、第4の実施形態において後述するように、本発明の「ダミー電極」は、シールド壁5と電気的に接続されることにより、接地されていてもよい。   At this time, the dummy electrode 13a is disposed so as to overlap the bent portion 5a of the shield wall 5 in a plan view. The shield wall 5 of this embodiment has two bent portions 5a, and the dummy electrodes 13a each having a rectangular shape in plan view are disposed on the both bent portions 5a so as to overlap each other in plan view. Here, the dummy electrode 13a is an electrode unrelated to the electric circuit formed in the high frequency module 1a, and is electrically separated from the wiring electrode 10a. The dummy electrode 13a is typically an electrode not connected to the power supply line or the ground line. However, as described later in the fourth embodiment, the “dummy electrode” of the present invention may be grounded by being electrically connected to the shield wall 5.

なお、ダミー電極13aは、平面視でシールド壁5の屈曲部5aに重なるように形成されていればよく、その平面視形状は適宜変更することができる。また、この実施形態では、ダミー電極13aをシールド壁5に近い最上層の配線層10に設けたが、これよりも下層の配線層11,12に設けるようにしてもよい。ただし、シールド壁5用の溝の形成時に各配線層10〜12に作用する熱や衝撃を低減するには、シールド壁5に近い配線層(例えば、配線層10)にダミー電極を設けるのが好ましい。   The dummy electrode 13a may be formed so as to overlap the bent portion 5a of the shield wall 5 in plan view, and the shape in plan view can be appropriately changed. Further, in this embodiment, the dummy electrode 13a is provided on the uppermost wiring layer 10 close to the shield wall 5, but may be provided on the lower wiring layers 11 and 12 below this. However, in order to reduce the heat or shock acting on each of the wiring layers 10 to 12 when forming the groove for the shield wall 5, it is preferable to provide a dummy electrode on the wiring layer (for example, the wiring layer 10) close to the shield wall 5. preferable.

また、各配線電極10aは、いずれもライン状に形成されるとともに、平面視でシールド壁5と重ならないように配設される。すなわち、この実施形態の各配線電極10aは、いずれも平面視でシールド壁5を跨がないように引き回されている。なお、最上層以外の配線層11,12の各配線電極11a,12aも、平面視でシールド壁5を跨がないように形成されていてもよい。   Each of the wiring electrodes 10a is formed in a line shape and is disposed so as not to overlap with the shield wall 5 in a plan view. That is, each wiring electrode 10a of this embodiment is routed so as not to straddle the shield wall 5 in plan view. The wiring electrodes 11a and 12a of the wiring layers 11 and 12 other than the uppermost layer may also be formed so as not to cross the shield wall 5 in a plan view.

(高周波モジュールの製造方法)
次に、高周波モジュール1aの製造方法について説明する。まず、実装電極7、シールド壁用電極8、各配線層10〜12およびビア導体9が形成された多層配線基板2を準備する。このとき、最上層の配線層10のダミー電極13aは、後に形成されるシールド壁5の屈曲部5aに平面視で重なる位置に配設されるように形成する。また、当該配線層10の各配線電極10aは、いずれも平面視でシールド壁5を跨がないように形成する。
(Method of manufacturing high frequency module)
Next, a method of manufacturing the high frequency module 1a will be described. First, the multilayer wiring board 2 on which the mounting electrode 7, the shield wall electrode 8, the wiring layers 10 to 12, and the via conductor 9 are formed is prepared. At this time, the dummy electrode 13a of the uppermost wiring layer 10 is formed so as to be overlapped with the bent portion 5a of the shield wall 5 to be formed later in plan view. Each wiring electrode 10a of the wiring layer 10 is formed so as not to straddle the shield wall 5 in plan view.

次に、多層配線基板2の上面20aに、半田実装などの周知の表面実装技術を用いて各部品3a,3bを実装する。   Next, the components 3a and 3b are mounted on the upper surface 20a of the multilayer wiring board 2 using a well-known surface mounting technique such as solder mounting.

次に、各部品3a,3bを被覆するように、多層配線基板2の上面20aに封止樹脂層4を積層する。封止樹脂層4は、例えば、塗布方式、印刷方式、トランスファモールド方式、コンプレッションモールド方式などで形成することができる。   Next, the sealing resin layer 4 is laminated on the upper surface 20 a of the multilayer wiring board 2 so as to cover the components 3 a and 3 b. The sealing resin layer 4 can be formed by, for example, a coating method, a printing method, a transfer molding method, a compression molding method, or the like.

次に、封止樹脂層4の反対面4aを平坦化するために、封止樹脂層4の表面を研磨または研削する。   Next, in order to planarize the opposite surface 4 a of the sealing resin layer 4, the surface of the sealing resin layer 4 is polished or ground.

次に、封止樹脂層4の反対面4a側からシールド壁5を配置する箇所にレーザ光を照射して溝を形成する。このとき、シールド壁5用の溝は、平面視で屈曲部5aを有するように形成する。なお、シールド壁5用の溝を、ドリル加工により形成してもよい。   Next, a groove is formed by irradiating the portion where the shield wall 5 is disposed from the side of the opposite surface 4 a of the sealing resin layer 4 with a laser beam. At this time, the groove for the shield wall 5 is formed to have the bending portion 5a in a plan view. The groove for the shield wall 5 may be formed by drilling.

次に、塗布方式や印刷方式などにより、例えば、Cuフィラを含有する導電性ペーストを封止樹脂層4に形成した溝に充填して、シールド壁5を形成する。   Next, a conductive paste containing a Cu filler, for example, is filled in the groove formed in the sealing resin layer 4 by a coating method, a printing method or the like to form the shield wall 5.

次に、スパッタ装置や真空蒸着装置を用いて、封止樹脂層4の表面(反対面4aおよび側面4b)を被覆するようにシールド膜6を成膜して、高周波モジュール1aが完成する。なお、シールド壁5を、シールド膜6と同様の成膜技術を用いて形成してもよい。この場合、シールド膜6の成膜時に、併せてシールド壁5用の溝を埋めるようにすればよい。   Next, the shield film 6 is formed to cover the surface (the opposite surface 4 a and the side surface 4 b) of the sealing resin layer 4 using a sputtering apparatus or a vacuum evaporation apparatus, and the high frequency module 1 a is completed. The shield wall 5 may be formed using the same film forming technique as the shield film 6. In this case, the groove for the shield wall 5 may be filled at the same time when the shield film 6 is formed.

したがって、上記した実施形態によれば、多層配線基板2の最上層の配線層10には、シールド壁5の屈曲部5aに平面視で重なるようにダミー電極13aが設けられる。ダミー電極13aは、封止樹脂層4を形成する樹脂よりも熱導電率が高く、かつ、延性を有する。したがって、例えば封止樹脂層4のレーザ加工やドリル加工時に多層配線基板2の各配線層10〜12等に作用する熱や衝撃をダミー電極13aで緩和できるため、多層配線基板2の各配線電極10a〜12aが断線したり、変形したりするのを低減することができる。また、各配線電極10a〜12aの断線や変形が低減することで、各配線電極10a〜12aの特性の安定化を図ることができる。   Therefore, according to the embodiment described above, the dummy electrode 13 a is provided in the wiring layer 10 of the uppermost layer of the multilayer wiring board 2 so as to overlap the bent portion 5 a of the shield wall 5 in plan view. The dummy electrode 13 a has higher thermal conductivity than the resin forming the sealing resin layer 4 and has ductility. Therefore, for example, since the heat and impact acting on the respective wiring layers 10 to 12 etc. of the multilayer wiring substrate 2 can be mitigated by the dummy electrode 13a at the time of laser processing or drilling of the sealing resin layer 4, each wiring electrode It is possible to reduce breakage or deformation of 10a to 12a. Further, the characteristics of the wiring electrodes 10a to 12a can be stabilized by reducing the disconnection and deformation of the wiring electrodes 10a to 12a.

ところで、部品3a、3b間に配置されたシールド壁5は、上述のように、レーザ加工やドリル加工などで封止樹脂層4に溝を形成し、当該溝に導電性ペーストを充填することにより形成される。この場合、シールド壁5の平面視形状に屈曲部5aがある場合、当該屈曲部5aには、溝形成時のレーザ光の熱エネルギーが他の箇所と比較して強く作用する。そうすると、多層配線基板2の各配線電極10a〜12a(特に、平面視で屈曲部5a近傍に配置される配線電極10a〜12a)が断線したり変形したりしてダメージを受ける。   By the way, as described above, the shield wall 5 disposed between the components 3a and 3b is formed by forming a groove in the sealing resin layer 4 by laser processing, drilling, or the like, and filling the groove with the conductive paste. It is formed. In this case, when the bent portion 5a is present in the plan view shape of the shield wall 5, the heat energy of the laser beam at the time of forming the groove acts more strongly on the bent portion 5a than at other places. Then, the wiring electrodes 10a to 12a of the multilayer wiring board 2 (in particular, the wiring electrodes 10a to 12a arranged in the vicinity of the bent portion 5a in a plan view) are broken or deformed to be damaged.

しかしながら、この実施形態では、ダミー電極13aが平面視でシールド壁5の屈曲部5aに重なるように配設されるとともに、最上層の配線層10に設けられるため、レーザ加工やドリル加工時の熱や衝撃が、下層側の配線層11,12の各配線電極11a,12aに与えるダメージを効果的に低減することができる。   However, in this embodiment, the dummy electrode 13a is disposed so as to overlap the bent portion 5a of the shield wall 5 in a plan view, and is provided in the uppermost wiring layer 10, so that heat during laser processing or drilling Damage to the wiring electrodes 11a and 12a of the lower wiring layers 11 and 12 can be effectively reduced.

また、最上層の配線層10に設けられる各配線電極10aは、平面視でシールド壁5に重ならないように配設される。このように、各配線電極10aを、シールド壁5用の溝形成時に作用する熱や衝撃が最も強く作用するシールド壁5の直下を避けて引き回すことで、各配線電極10aの断線や変形を低減することができる。   Each wiring electrode 10a provided in the uppermost wiring layer 10 is disposed so as not to overlap the shield wall 5 in a plan view. In this manner, disconnection and deformation of each wiring electrode 10a are reduced by drawing each wiring electrode 10a away from immediately below the shield wall 5 where the heat or shock acting at the time of forming the groove for the shield wall 5 most strongly acts. can do.

(配線電極の変形例)
次に、この実施形態の最上層の配線層10aに設けられた配線電極10aの変形例について、図4を参照して説明する。なお、図4は配線電極の変形例を示す図で、図3に対応する図である。
(Modification of wiring electrode)
Next, a modified example of the wiring electrode 10a provided in the uppermost wiring layer 10a of this embodiment will be described with reference to FIG. FIG. 4 is a view showing a modification of the wiring electrode, which corresponds to FIG.

上述の配線層10では、各配線電極10aを平面視でシールド壁5と重ならないように設ける場合について説明したが、例えば、図4に示すように、各配線電極10bを、平面視でシールド壁5と交差するように配設してもよい。この場合、各配線電極10bは、シールド壁5に交差する部分のライン幅W1が、他の部分のライン幅W2よりも太く形成される(W1>W2)。   In the wiring layer 10 described above, the wiring electrodes 10a are provided so as not to overlap the shield wall 5 in plan view, but for example, as shown in FIG. It may be arranged to intersect 5. In this case, in each wiring electrode 10b, the line width W1 of the portion intersecting the shield wall 5 is formed larger than the line width W2 of the other portion (W1> W2).

この構成によると、配線電極10bの中で、シールド壁5用の溝の形成時の熱や衝撃が最も強く作用する部分のライン幅W1が、他の部分よりも太く形成されるため、配線電極10bの断線を低減することができる。   According to this configuration, in the wiring electrode 10b, the line width W1 of the portion where the heat or shock acts most strongly at the time of forming the groove for the shield wall 5 is formed thicker than the other portions. The disconnection of 10 b can be reduced.

<第2実施形態>
本発明の第2実施形態にかかる高周波モジュール1bについて、図5を参照して説明する。なお、図5は高周波モジュール1bの平面図で、図1に対応する図である。
Second Embodiment
A high frequency module 1b according to a second embodiment of the present invention will be described with reference to FIG. FIG. 5 is a plan view of the high frequency module 1b, which corresponds to FIG.

この実施形態にかかる高周波モジュール1bが、図1〜図3を参照して説明した第1実施形態の高周波モジュール1aと異なるところは、図5に示すように、シールド壁5の構成が異なることである。その他の構成は、第1実施形態の高周波モジュール1aと同じであるため、同一符号を付すことにより説明を省略する。   The high frequency module 1b according to this embodiment is different from the high frequency module 1a of the first embodiment described with reference to FIGS. 1 to 3 in that the configuration of the shield wall 5 is different as shown in FIG. is there. The other configuration is the same as that of the high frequency module 1a of the first embodiment, and thus the description will be omitted by giving the same reference numerals.

この場合、シールド壁5は、平面視で屈曲部5aの幅W3が、他の部分よりも幅W4よりも大きく形成されている(W3>W4)。また、シールド壁用電極8は、平面視でシールド壁5を投影したような形状(平面視形状がシールド壁5の平面視形状とほぼ同じ)に形成され、シールド壁5の下端部に接続される。   In this case, the shield wall 5 is formed such that the width W3 of the bent portion 5a in plan view is larger than the width W4 than the other portions (W3> W4). Further, the shield wall electrode 8 is formed in a shape in which the shield wall 5 is projected in plan view (the plan view shape is substantially the same as the plan view shape of the shield wall 5), and is connected to the lower end portion of the shield wall 5 Ru.

この構成によると、例えば、シールド壁用電極8の平面視でシールド壁5の屈曲部5aと重なる部分と、多層配線基板2の内部のグランド電極とをビア導体14を介して接続すると、シールド壁5と当該グランド電極との接続面積を容易に増やすことができる。また、シールド壁5とグランド電極との接続面積が増えることで両者の接続抵抗が減少してシールド特性が向上するとともに、両者の接続信頼性が向上する。   According to this configuration, for example, when the portion overlapping the bent portion 5a of the shield wall 5 in plan view of the shield wall electrode 8 and the ground electrode inside the multilayer wiring board 2 are connected via the via conductor 14, the shield wall It is possible to easily increase the connection area between 5 and the ground electrode. Further, as the connection area between the shield wall 5 and the ground electrode is increased, the connection resistance between the both is reduced to improve the shield characteristics, and the connection reliability between the both is improved.

<第3実施形態>
本発明の第3実施形態にかかる高周波モジュール1cについて、図6を参照して説明する。なお、図6は高周波モジュール1cを示す図で、図3に対応する図である。また、図3では、最上層の配線層10の各配線電極10aを図示省略している。
Third Embodiment
A high frequency module 1c according to a third embodiment of the present invention will be described with reference to FIG. FIG. 6 is a view showing the high frequency module 1c, which corresponds to FIG. Further, in FIG. 3, the respective wiring electrodes 10 a of the uppermost wiring layer 10 are not shown.

この実施形態にかかる高周波モジュール1cが、図1〜図3を参照して説明した第1実施形態の高周波モジュール1aと異なるところは、図6に示すように、ダミー電極13bの形状が異なることである。その他の構成は、第1実施形態の高周波モジュール1aと同じであるため、同一符号を付すことにより説明を省略する。   The high-frequency module 1c according to this embodiment is different from the high-frequency module 1a according to the first embodiment described with reference to FIGS. 1 to 3 in that the shape of the dummy electrode 13b is different as shown in FIG. is there. The other configuration is the same as that of the high frequency module 1a of the first embodiment, and thus the description will be omitted by giving the same reference numerals.

この場合、最上層の配線層10に設けられたダミー電極13bは、シールド壁用電極8と同様に、平面視形状がシールド壁5の平面視形状とほぼ同じ、すなわち、平面視でシールド壁5の全体と重なるように線状に形成される。なお、ダミー電極13bの平面視の幅を、シールド壁5よりも大きくしてもよい。   In this case, the dummy electrode 13b provided in the uppermost wiring layer 10 has the same plan view shape as the plan view shape of the shield wall 5 in the same manner as the shield wall electrode 8, that is, the shield wall 5 in plan view. It is formed in a line so that it may overlap with the whole of. The width in plan view of the dummy electrode 13 b may be larger than that of the shield wall 5.

多層配線基板2の平面視でシールド壁5に重なる領域には、シールド壁5用の溝形成時のレーザ光やドリルの熱や衝撃の影響を受けやすい。そのため、ダミー電極13bを、平面視でシールド壁5の全体と重なるように設けることで、ダミー電極13bよりも下層の配線層11,12に設けられた各配線電極11a,12aの断線や変形を確実に低減することができる。   The region overlapping with the shield wall 5 in plan view of the multilayer wiring board 2 is susceptible to the influence of the laser light and the heat and impact of the drill when forming the groove for the shield wall 5. Therefore, by providing the dummy electrode 13b so as to overlap the entire shield wall 5 in a plan view, disconnection or deformation of each of the wiring electrodes 11a, 12a provided in the wiring layers 11, 12 lower than the dummy electrode 13b. It can be reliably reduced.

<第4実施形態>
本発明の第4実施形態にかかる高周波モジュール1dについて、図7および図8を参照して説明する。なお、図7は高周波モジュール1dの断面図で、図1に対応する図、図8は高周波モジュール1dの配線層10の平面図である。また、図8では、配線層10の各配線電極10aを図示省略している。
Fourth Embodiment
A high frequency module 1 d according to a fourth embodiment of the present invention will be described with reference to FIGS. 7 and 8. 7 is a cross-sectional view of the high frequency module 1d corresponding to FIG. 1, and FIG. 8 is a plan view of the wiring layer 10 of the high frequency module 1d. Further, in FIG. 8, the wiring electrodes 10 a of the wiring layer 10 are not shown.

この実施形態にかかる高周波モジュール1dが、図1〜図3を参照して説明した第1実施形態の高周波モジュール1aと異なるところは、図7に示すように、ダミー電極13aとシールド壁用電極8とが、最上層の絶縁層2aに形成されたダミービア導体14a(本発明の「ビア導体」に相当)により接続されていることである。その他の構成は、第1実施形態の高周波モジュール1aと同じであるため、同一符号を付すことにより説明を省略する。   The high frequency module 1d according to this embodiment is different from the high frequency module 1a of the first embodiment described with reference to FIGS. 1 to 3 in the dummy electrode 13a and the shield wall electrode 8 as shown in FIG. Are connected by the dummy via conductor 14a (corresponding to the "via conductor" of the present invention) formed in the uppermost insulating layer 2a. The other configuration is the same as that of the high frequency module 1a of the first embodiment, and thus the description will be omitted by giving the same reference numerals.

この構成によると、シールド壁5の形成時に最も熱や衝撃が強く作用する箇所にビア導体14aが配置されるため、シールド壁5の形成時に多層配線基板2に作用する熱や衝撃をさらに低減することができる。なお、ダミービア導体14aは、平面視でシールド壁5の屈曲部5aに重なるように配置されていればよく、必ずしもシールド壁用電極8とダミー電極13aとを接続するものでなくてもよい。また、屈曲部5a以外の平面視でシールド壁5に重なる部分に、さらに他のダミービア導体を配置する構成であってもよい。   According to this configuration, since the via conductor 14a is disposed at the place where the heat and the shock are most strongly exerted when the shield wall 5 is formed, the heat and the shock acting on the multilayer wiring board 2 when the shield wall 5 is formed are further reduced. be able to. The dummy via conductor 14a may be disposed so as to overlap the bent portion 5a of the shield wall 5 in a plan view, and may not necessarily connect the shield wall electrode 8 and the dummy electrode 13a. Further, another dummy via conductor may be disposed in a portion overlapping the shield wall 5 in plan view other than the bending portion 5a.

<第5実施形態>
本発明の第4実施形態にかかる高周波モジュール1eについて、図9を参照して説明する。なお、図9は高周波モジュール1eを示す図で、図3に対応する図である。また、図9では、配線層10の各配線電極10aを図示省略している。
Fifth Embodiment
A high frequency module 1e according to a fourth embodiment of the present invention will be described with reference to FIG. FIG. 9 is a view showing the high frequency module 1 e, which corresponds to FIG. Further, in FIG. 9, the wiring electrodes 10 a of the wiring layer 10 are not shown.

この実施形態にかかる高周波モジュール1eが、図1〜図3を参照して説明した第1実施形態の高周波モジュール1aと異なるところは、図9に示すように、ダミー電極13a,13cの構成が異なることと、上から2番目の配線層11の構成が異なることである。その他の構成は、第1実施形態の高周波モジュール1aと同じであるため、同一符号を付すことにより説明を省略する。   The high frequency module 1e according to this embodiment is different from the high frequency module 1a of the first embodiment described with reference to FIGS. 1 to 3 in the configuration of the dummy electrodes 13a and 13c as shown in FIG. And the configuration of the second top wiring layer 11 is different. The other configuration is the same as that of the high frequency module 1a of the first embodiment, and thus the description will be omitted by giving the same reference numerals.

この場合、最上層の配線層10の一つ下層の配線層11(本発明の「第2配線層」に相当)は、平面視でシールド壁5と交差するように配設されたライン状の複数の配線電極11a(本発明の「第3配線電極」に相当)を有する。また、最上層の配線層10は、平面視でシールド壁5の屈曲部5aに重なるように配置された2つのダミー電極13a(本発明の「第1電極部」に相当)に加え、さらに2つのダミー電極13c(本発明の「第2電極部」に相当)を有する。   In this case, the wiring layer 11 (corresponding to the “second wiring layer” of the present invention) which is one layer lower than the wiring layer 10 of the uppermost layer is a line-shaped wiring disposed to intersect the shield wall 5 in plan view. A plurality of wiring electrodes 11 a (corresponding to “third wiring electrode” in the present invention) are provided. Further, the uppermost wiring layer 10 is added to two dummy electrodes 13a (corresponding to the “first electrode portion” of the present invention) disposed so as to overlap the bent portion 5a of the shield wall 5 in plan view, and two more. Dummy electrode 13c (corresponding to the "second electrode portion" in the present invention).

両ダミー電極13cは、いずれも平面視でシールド壁5と、各配線電極11aとが交差する部分において、シールド壁5と各配線電極11aとの間に介在するように配置される。なお、当該両ダミー電極13cは、必ずしも最上層の配線層10に設ける必要はなく、例えば、平面視でシールド壁5に交差する配線電極がさらに下層側にある場合は、その配線電極を有する配線層と、シールド壁5との間にある配線層のいずれかに設ければよい。また、両ダミー電極13cの平面視形状や数は、シールド壁5に交差する配線電極11aの引き回しの構成や数に応じて、適宜変更することができる。   Both of the dummy electrodes 13c are disposed so as to be interposed between the shield wall 5 and each wiring electrode 11a at a portion where the shield wall 5 and each wiring electrode 11a intersect in plan view. The two dummy electrodes 13c need not necessarily be provided in the uppermost wiring layer 10. For example, in the case where the wiring electrode intersecting the shield wall 5 in a lower layer in plan view is a wiring having the wiring electrode It may be provided in any of the wiring layers between the layer and the shield wall 5. Further, the shape and the number in plan view of both dummy electrodes 13 c can be appropriately changed in accordance with the configuration and the number of wiring of the wiring electrodes 11 a intersecting the shield wall 5.

この構成によると、上から2番目の配線層11の各配線電極11aに作用するシールド壁5の形成時における熱や衝撃を、ダミー電極13cにより緩和できるため、シールド壁5の形成時における熱や衝撃に起因する各配線電極11aの断線や変形を低減することができる。   According to this configuration, the heat and impact at the time of formation of the shield wall 5 acting on each wiring electrode 11a of the second uppermost wiring layer 11 can be mitigated by the dummy electrode 13c. It is possible to reduce the disconnection and deformation of each wiring electrode 11 a caused by the impact.

なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した各実施形態や変形例の構成を組合わせてもよい。   The present invention is not limited to the above-described embodiments, and various modifications can be made other than those described above without departing from the scope of the invention. For example, the configurations of the above-described embodiments and modifications may be combined.

また、上記した各実施形態では、シールド壁5が、平面視で多層配線基板2の上面20aを2つの領域に区切るように配設される場合について説明したが、例えば、シールド壁5が所定の部品3a,3bの周囲を囲むように形成されていてもよい。   In each of the above-described embodiments, the shield wall 5 is disposed so as to divide the upper surface 20a of the multilayer wiring board 2 into two regions in a plan view. You may form so that the circumference | surroundings of components 3a and 3b may be enclosed.

また、多層配線基板2を構成する絶縁層や配線層の層数は、適宜変更することができる。   Further, the number of insulating layers and wiring layers constituting the multilayer wiring board 2 can be appropriately changed.

また、本発明は、配線基板に実装された部品を被覆する封止樹脂層と、部品間のノイズの相互干渉を防止するシールド壁とを備える種々の高周波モジュールに適用することができる。   Further, the present invention can be applied to various high frequency modules provided with a sealing resin layer for covering a component mounted on a wiring substrate and a shield wall for preventing mutual interference of noise between the components.

1a〜1e 高周波モジュール
2 多層配線基板
2a〜2d 絶縁層
3a,3b 部品
4 封止樹脂層
5 シールド壁
5a 屈曲部
10 配線層(第1配線層)
10a 配線電極(第1配線電極)
10b 配線電極(第2配線電極)
11 配線層(第2配線層)
11a 配線電極(第3配線電極)
13a,13b ダミー電極(第1電極部)
13c ダミー電極(第2電極部)
14a ダミービア導体(ビア導体)
1a to 1e High Frequency Module 2 Multilayer Wiring Board 2a to 2d Insulating Layers 3a and 3b Parts 4 Sealing Resin Layer 5 Shield Wall 5a Bend 10 Wiring Layer (First Wiring Layer)
10a Wiring electrode (first wiring electrode)
10b Wiring electrode (second wiring electrode)
11 Wiring layer (second wiring layer)
11a Wiring electrode (third wiring electrode)
13a, 13b Dummy electrode (first electrode portion)
13c Dummy electrode (second electrode part)
14a Dummy via conductor (via conductor)

Claims (7)

複数の絶縁層が積層されて成る多層配線基板と、
前記多層配線基板の一方主面に実装された複数の部品と、
前記多層配線基板の一方主面に積層され、前記複数の部品を封止する封止樹脂層と、
前記封止樹脂層内において、前記複数の部品のうち所定の部品と他の部品との間に配置されたシールド壁と、
前記多層配線基板の所定の隣接する前記絶縁層間に配置された第1配線層とを備え、
前記多層配線基板を平面視して、前記シールド壁は線状に形成されるとともに、当該線は屈曲部を有し、
前記第1配線層は、当該第1配線層に設けられている配線電極とは電気的に分離され、前記平面視で前記屈曲部に重なるように設けられた第1ダミー電極を有することを特徴とする高周波モジュール。
A multilayer wiring board formed by laminating a plurality of insulating layers;
A plurality of components mounted on one main surface of the multilayer wiring board;
A sealing resin layer which is laminated on one main surface of the multilayer wiring substrate and seals the plurality of components;
A shield wall disposed between a predetermined part of the plurality of parts and another part in the sealing resin layer;
And a first wiring layer disposed between the predetermined adjacent insulating layers of the multilayer wiring board,
When the multilayer wiring board is viewed in plan, the shield wall is formed in a linear shape, and the line has a bent portion,
The first wiring layer is electrically separated from the wiring electrode provided in the first wiring layer, and has a first dummy electrode provided so as to overlap the bent portion in the plan view. High frequency module.
前記第1ダミー電極は、前記平面視で前記シールド壁の全体と重なるように設けられることを特徴とする請求項1に記載の高周波モジュール。 The high frequency module according to claim 1, wherein the first dummy electrode is provided so as to overlap the entire shield wall in the plan view. 前記配線電極は、前記平面視で前記シールド壁と重なっていない第1配線電極を有することを特徴とする請求項1または2に記載の高周波モジュール。 The high frequency module according to claim 1 or 2, wherein the wiring electrode has a first wiring electrode which does not overlap the shield wall in the plan view. 前記配線電極は、前記平面視で前記シールド壁と交差するように配設されたライン状の第2配線電極を有し、
前記第2配線電極は、前記シールド壁に交差する部分のライン幅が、他の部分のライン幅よりも太く形成されていることを特徴とする請求項1に記載の高周波モジュール。
The wiring electrode has a line-shaped second wiring electrode disposed to intersect the shield wall in the plan view,
2. The high frequency module according to claim 1, wherein a line width of a portion intersecting the shield wall of the second wiring electrode is formed wider than a line width of another portion.
前記第1配線層よりも前記多層配線基板の他方主面側に配置されるとともに、隣接する前記絶縁層間に配置された第2配線層を備え、
前記第2配線層は、前記平面視で前記シールド壁と交差するように配設されたライン状の第3配線電極を有し、
前記第1配線層は、前記シールド壁と前記第3配線電極とが交差する部分において、前記シールド壁と前記第3配線電極との間に介在するように配設された第2ダミー電極を有することを特徴とする請求項1に記載の高周波モジュール。
And a second wiring layer disposed on the other main surface side of the multilayer wiring board than the first wiring layer, and disposed between the adjacent insulating layers.
The second wiring layer has a line-shaped third wiring electrode disposed to intersect the shield wall in the plan view,
The first wiring layer has a second dummy electrode disposed so as to be interposed between the shield wall and the third wiring electrode at a portion where the shield wall and the third wiring electrode intersect. The high frequency module according to claim 1, characterized in that:
前記第1配線層と前記シールド壁との間の前記絶縁層に形成されたビア導体を備え、
前記ビア導体が、前記平面視で前記屈曲部に重なるように配設されて前記第1ダミー電極に接続されていることを特徴とする請求項1ないし5のいずれかに記載の高周波モジュール。
A via conductor formed in the insulating layer between the first wiring layer and the shield wall;
The high frequency module according to any one of claims 1 to 5, wherein the via conductor is disposed to overlap the bent portion in the plan view and connected to the first dummy electrode .
前記第1ダミー電極と前記第1配線電極とは、同じ金属材料で構成されていることを特徴とする請求項に記載の高周波モジュール。 The high frequency module according to claim 3 , wherein the first dummy electrode and the first wiring electrode are made of the same metal material.
JP2015096509A 2015-05-11 2015-05-11 High frequency module Active JP6511947B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015096509A JP6511947B2 (en) 2015-05-11 2015-05-11 High frequency module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015096509A JP6511947B2 (en) 2015-05-11 2015-05-11 High frequency module

Publications (2)

Publication Number Publication Date
JP2016213348A JP2016213348A (en) 2016-12-15
JP6511947B2 true JP6511947B2 (en) 2019-05-15

Family

ID=57552081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015096509A Active JP6511947B2 (en) 2015-05-11 2015-05-11 High frequency module

Country Status (1)

Country Link
JP (1) JP6511947B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019135376A1 (en) * 2018-01-05 2019-07-11 株式会社村田製作所 High-frequency module
KR102551803B1 (en) 2018-10-19 2023-07-06 삼성전자주식회사 The electronic device including the conductive member disposed to having space for filling the dielectric along the wire

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722758A (en) * 1993-07-02 1995-01-24 Fujitsu Ltd Multilayer circuit board
JP5767268B2 (en) * 2013-04-02 2015-08-19 太陽誘電株式会社 Circuit module and manufacturing method thereof
JP5622906B1 (en) * 2013-08-09 2014-11-12 太陽誘電株式会社 Circuit module manufacturing method
JP5550159B1 (en) * 2013-09-12 2014-07-16 太陽誘電株式会社 Circuit module and manufacturing method thereof

Also Published As

Publication number Publication date
JP2016213348A (en) 2016-12-15

Similar Documents

Publication Publication Date Title
JP7120295B2 (en) high frequency module
US11602089B2 (en) High-frequency module
US10349512B2 (en) High-frequency module
JP6806166B2 (en) High frequency module
CN110073488B (en) Module
US10312172B2 (en) High-frequency module
JP7067609B2 (en) High frequency module
WO2018101382A1 (en) High-frequency module
WO2018101381A1 (en) High-frequency module
CN108029226A (en) High frequency module
US9907180B2 (en) Multilayer electronic device and manufacturing method therefor
JP6511947B2 (en) High frequency module
KR102518174B1 (en) Electronic component module
JP6070588B2 (en) Multilayer wiring board
WO2019230705A1 (en) High-frequency module
JP7320923B2 (en) module
JP6414639B2 (en) High frequency module and manufacturing method thereof
KR20200011181A (en) Electronic component module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190325

R150 Certificate of patent or registration of utility model

Ref document number: 6511947

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150