JP6489701B2 - Detection diode - Google Patents
Detection diode Download PDFInfo
- Publication number
- JP6489701B2 JP6489701B2 JP2016014769A JP2016014769A JP6489701B2 JP 6489701 B2 JP6489701 B2 JP 6489701B2 JP 2016014769 A JP2016014769 A JP 2016014769A JP 2016014769 A JP2016014769 A JP 2016014769A JP 6489701 B2 JP6489701 B2 JP 6489701B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier
- semiconductor layer
- inp
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
- H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/50—PIN diodes
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、検波ダイオードに関し、より詳細には、THz周波数帯(0.1〜10THz)のRF電気信号を受信し、ゼロバイアスで動作する低雑音で高速な半導体検波ダイオードに関する。 The present invention relates to detection diodes, and more particularly, to a low noise, high speed semiconductor detection diode that receives RF electrical signals in the THz frequency band (0.1 to 10 THz) and operates with zero bias.
従来、THz周波数帯の無線システムにおける検波手段として、一般的に、ダイオードの非線形電流電圧特性(I−V特性)が利用されている。典型的には、Schottky Barrier Diode(SBD)、Backward Diode、Planar Doped Barrier(PDB)Diode等が用いられている。例えば、SBDを用いた包絡線検波において、微弱な信号を検出する際には、電源ノイズの影響を抑制すべく、ゼロバイアスで動作させることが望ましく、良好な感度を得るためには、飽和電流値Isを大きくする必要がある。また、THz周波数帯で動作する受信器を構成する場合、半導体基板に形成した純抵抗アンテナのインピーダンスZ0が約75Ωと低いために、インピーダンス整合が取りにくい。このとき、結合効率を確保するためには、SBDの微分抵抗値RDをZ0に近づけるために、飽和電流値Isを大きくする必要がある。 Conventionally, a non-linear current-voltage characteristic (I-V characteristic) of a diode is generally used as a detection means in a radio system of the THz frequency band. Typically, Schottky Barrier Diode (SBD), Backward Diode, Planar Doped Barrier (PDB) Diode, etc. are used. For example, in envelope detection using SBD, when detecting a weak signal, it is desirable to operate at zero bias in order to suppress the influence of power supply noise, and in order to obtain good sensitivity, saturation current It is necessary to increase the value Is. Further, when configuring a receiver operating in the THz frequency band, it is difficult to obtain impedance matching because the impedance Z 0 of the pure resistance antenna formed on the semiconductor substrate is as low as about 75 Ω. At this time, in order to ensure the coupling efficiency, it is necessary to increase the saturation current value Is in order to bring the differential resistance value R D of the SBD close to Z 0 .
飽和電流値Isを大きくするために、バリア高さφBが小さくなる、すなわち飽和電流密度Jc(A/cm2)が大きくなる半導体材料としてInPに格子整合したInGaAsPを用いたSBDが知られている。しかしながら、数百GHz以上の高周波動作を行う場合には、必要な接合面積が極めて小さくなるので、InPに格子整合したInGaAsP系の材料を用いるかぎり、所望の飽和電流値Isを得られる程度にバリア高さφBを小さくすることができない。そこで、バリア高さφBを任意に制御できるHetero Barrier Diode (HBD)が提案されている(例えば、非特許文献1参照)。 In order to increase the saturation current value Is, the SBD using InGaAsP lattice-matched to InP is known as a semiconductor material in which the barrier height φ B decreases, that is, the saturation current density Jc (A / cm 2 ) increases. There is. However, when high frequency operation of several hundred GHz or more is performed, the required junction area is extremely small. Therefore, as long as an InGaAsP-based material lattice-matched to InP is used, the barrier can be obtained to a desired saturation current value Is. The height φ B can not be reduced. Therefore, Hetero Barrier Barrier (HBD) capable of arbitrarily controlling the barrier height φ B has been proposed (see, for example, Non-Patent Document 1).
図1に、従来のHBDの構造を示す。高濃度のn+−InPカソード層3(第3の半導体層)、アンドープ(=低濃度)のInPバリア層2(第2の半導体層)、高濃度のn+−InGaAsアノード層1(第1の半導体層)が順に積層され、カソード層3にカソード電極5が形成され、アノード層1にアノード電極4が形成されている。バリア層2は、アノード層1と比較してより小さな電子親和力を有し、両者の界面(InGaAs/InP界面)のバリア層2側に、電子に対するエネルギーバリア(ヘテロバリア)が形成されている。バリア高さφBは、n+−InGaAsアノード層1のフェルミ準位から測った量であるため、アノード層1のドーピングレベルを調整することにより、φB=0まで任意に小さくできる。 FIG. 1 shows the structure of a conventional HBD. High concentration n + -InP cathode layer 3 (third semiconductor layer), undoped (= low concentration) InP barrier layer 2 (second semiconductor layer), high concentration n + -InGaAs anode layer 1 (first) The semiconductor layers are sequentially stacked, the cathode electrode 5 is formed on the cathode layer 3, and the anode electrode 4 is formed on the anode layer 1. The barrier layer 2 has smaller electron affinity than the anode layer 1, and an energy barrier (heterobarrier) for electrons is formed on the barrier layer 2 side of the interface (InGaAs / InP interface) of the two. Since the barrier height φ B is an amount measured from the Fermi level of the n + -InGaAs anode layer 1, the barrier height φ B can be arbitrarily reduced to φ B = 0 by adjusting the doping level of the anode layer 1.
以下に、各パラメータと焦点となるダイオードの微分抵抗値RDとの関係を説明する。HBDの非線形I−V特性は、飽和電流値Is、熱電圧VT、準方向電流の理想係数nを用いると、
ID(V)=Is{exp[V×(nVT)-1]−exp[−V×(n−1)×(nVT)-1]} (1)
と表現できる(例えば、非特許文献2)。さらに、飽和電流値Isは、ダイオードの接合面積をSj、バリアの材料のRichardson常数をA*、温度をT(K)をとして、
Is(Sj、T)=Sj×A*×T2×exp(−qφB/VT) (2)
で与えられる。
The relationship between each parameter and the differential resistance value R D of the diode serving as the focal point will be described below. The nonlinear I-V characteristics of the HBD can be calculated using the saturation current value Is, the thermal voltage V T , and the ideal coefficient n of the quasi-directional current:
I D (V) = Is {exp [V x (nV T ) -1 ]-exp [-V x (n-1) x (nV T ) -1 ]} (1)
It can be expressed as (for example, non-patent document 2). Furthermore, assuming that the saturation current value Is is the junction area of the diode S j , the material of the barrier is Richardson's constant A * , and the temperature is T (K),
Is (S j , T) = S j × A * × T 2 × exp (−qφ B / V T ) (2)
Given by
例えば、Sj=1μm2、T=300K、A*=9.2A/cm2/Kとして、仮にqφB=85meV、n=1.2に設定すると、ダイオードの微分抵抗値RD(=dV/dI)は、(1)式から、84Ωと計算される。この微分抵抗値RDは、Si半球レンズ上に形成された自己相補アンテナ(Self-Complementary Antenna)のインピーダンスZ0(75Ω)に近いことがわかる。Sj=1μm2の様に、THz周波数帯の動作に必要な小さな接合面積であっても、十分に低い微分抵抗値RDを実現できる。従って、このHBDは、THz周波数帯で動作し、ゼロバイアスで動作する低雑音の検波手段として、適用することができる。 For example, assuming that S j = 1 μm 2 , T = 300 K, A * = 9.2 A / cm 2 / K, and qφ B = 85 meV, n = 1.2, then the differential resistance value R D of the diode (= dV) / DI) is calculated as 84 Ω from the equation (1). It is understood that this differential resistance value R D is close to the impedance Z 0 (75 Ω) of the self-complementary antenna formed on the Si hemispherical lens. Even with a small junction area required for operation in the THz frequency band, such as S j = 1 μm 2 , a sufficiently low differential resistance value R D can be realized. Therefore, this HBD operates in the THz frequency band and can be applied as a low noise detection means operating at zero bias.
しかしながら、低濃度のInPバリア層を用いたHBDは、バリア高さqφBを小さくすることにより、以下のような問題があった。 However, HBD using a low concentration InP barrier layer, by reducing the barrier height Qfai B, has the following problems.
図2に、従来のHBDの伝導帯端のプロファイルの一例を示す。バンドの非放物線性と電子電荷のエネルギー分布を考慮して、InGaAs/InP界面にヘテロ構造を有するHBDの伝導帯端のプロファイル(バンドプロファイル)を計算した結果である。HBDの構造は、アンドープのInPバリア層2の厚さを1000A,n+−InPカソード層3のキャリア濃度を1×1018/cm3とした。電子のエネルギーは、n+−InGaAsアノード層1の伝導帯端EC1=0とし、アノード層1のフェルミ準位(Ef)の位置を破線で示す。 FIG. 2 shows an example of the profile of the conduction band edge of the conventional HBD. It is the result of calculating the profile (band profile) of the conduction band edge of the HBD having a heterostructure at the InGaAs / InP interface in consideration of the nonparabolicity of the band and the energy distribution of the electronic charge. In the structure of the HBD, the thickness of the undoped InP barrier layer 2 is 1000 A, and the carrier concentration of the n + -InP cathode layer 3 is 1 × 10 18 / cm 3 . The energy of the electron is the conduction band edge E C1 = 0 of the n + -InGaAs anode layer 1, and the position of the Fermi level (Ef) of the anode layer 1 is indicated by a broken line.
フェルミ準位(Ef)を変化させたときの、バリア層2の伝導帯端(EC2)を示し、バリア高さqφBをパラメータとして、
(A)Ef−EC1=140meV,qφB=100meV
(B)Ef−EC1=114meV,qφB=126meV
(C)Ef−EC1=88meV,qφB=152meV
の場合を示している。
The conduction band edge (E C2 ) of the barrier layer 2 when the Fermi level (Ef) is changed is shown, with the barrier height qφ B as a parameter:
(A) Ef−E C1 = 140 meV, qφ B = 100 meV
(B) Ef−E C1 = 114 meV, qφ B = 126 meV
(C) Ef−E C1 = 88 meV, qφ B = 152 meV
Shows the case.
バリア高さqφBが高い(C)の場合、InGaAs/InPヘテロ界面付近のInPバリアは、三角形形状のポテンシャル形状を成しているが、フェルミ準位を上昇させて、バリア高さqφBを縮小するにつれて(B)〜(A)、ヘテロ界面付近のバンド形状が平坦化される様子がわかる。このバンドの曲りは、アンドープのInPバリア層2中に広がって分布する電子のマイナス電荷によるものであり、バリア高さqφBが小さくなるほど、フェルミ準位よりも上にエネルギーが分布する電子の全電荷量が増えるので、平坦化の影響が強く出てくる。 When the barrier height qφ B is high (C), the InP barrier near the InGaAs / InP hetero interface has a triangular potential shape, but the Fermi level is raised to increase the barrier height qφ B It can be seen that as the size decreases (B) to (A), the band shape near the heterointerface is flattened. The bending of this band is due to the negative charge of electrons distributed and distributed in the undoped InP barrier layer 2, and the smaller the barrier height qφ B , the more all electrons whose energy is distributed above the Fermi level. As the amount of charge increases, the influence of planarization becomes strong.
上述したように、第1の半導体層のドーピングレベルを調整することにより、フェルミ準位の位置を上下させて、へテロバリアのバリア高さを調整することができる。しかしながら、計算結果から明らかなように、フェルミ準位Efが上がるにつれて、バンド形状が上方に凸状になり、平坦な形状となる傾向が見られる。最適なバリア高さqφBは100meV程度、またはそれ以下の値であるので、従来のHBDでは、ヘテロ界面付近のバンド形状が平坦化してしまうという問題があった。 As described above, by adjusting the doping level of the first semiconductor layer, it is possible to adjust the barrier height of the hetero barrier by raising and lowering the position of the Fermi level. However, as apparent from the calculation results, as the Fermi level Ef rises, the band shape tends to be convex upward and to be flat. Since the optimum barrier height qφ B is about 100 meV or less, in the conventional HBD, there is a problem that the band shape in the vicinity of the hetero interface is flattened.
InGaAs/InPヘテロ界面付近のInPバリアが平坦となる問題は、第1に、理想係数n値の劣化(=n値の増大)にある。電子に対する「実効的な」ポテンシャルのピーク位置xmはヘテロ界面にはない。これは、InGaAs/InP界面付近の電子に対して、イメージ力が働くことにより、
xm ∝ 界面付近の電界強度-1/2
に従って、界面からInP側に遠ざかることによる。バリア高さqφBが小さいほど電界強度は下がるので、xmは大きくなり、HBDのn値が増大してしまう。その結果、HBDのI−V特性の非線形性が弱くなり、検波性能が劣化してしまう。
The problem that the InP barrier near the InGaAs / InP hetero interface becomes flat is, first, deterioration of the ideal coefficient n value (= increase of n value). The peak position xm of the "effective" potential for electrons is not at the heterointerface. This is because image power acts on electrons near the InGaAs / InP interface.
Electric field strength near the xm 界面 interface- 1/2
By moving away from the interface to the InP side. As the barrier height qφ B decreases, the electric field strength decreases, so xm increases and the n value of the HBD increases. As a result, the non-linearity of the IV characteristic of the HBD is weakened, and the detection performance is degraded.
第2に、InGaAs/InPヘテロ界面付近のバリア形状が平坦になると、ダイオード電流そのものが変調され、低下することである。これは、バリアの電界強度の低下に伴い、(2)式に示した界面付近の電子熱放出電流を支配するパラメータが、熱放出で律速される状態から、拡散で律速される状態に変化する傾向があることによる(例えば、非特許文献3)。電子輸送メカニズムが拡散律速の傾向になると、実効的なIS(Sj,T)が下がり、HBD電流そのものが低下して、微分抵抗値RDの増大と検波電流の減少をもたらす。微分抵抗値RDを下げるべくダイオード面積を増大させると、接合容量の増大が起こるので、周波数特性が劣化してしまう。 Second, when the barrier shape near the InGaAs / InP hetero interface becomes flat, the diode current itself is modulated and lowered. This is because the parameter that governs the electron thermal emission current near the interface shown in equation (2) changes from the state limited by heat emission to the state limited by diffusion as the electric field strength of the barrier decreases. It is because there is a tendency (for example, nonpatent literature 3). When the electron transport mechanism tends to be diffusion limited, the effective I S (S j , T) decreases and the HBD current itself decreases, leading to an increase in the differential resistance value R D and a decrease in the detection current. When the diode area is increased to lower the differential resistance value R D , the junction capacitance is increased, and the frequency characteristics are degraded.
本発明の目的は、THz周波数帯でゼロバイアス動作させるHBDにおいて、I−V特性の劣化を抑制することにより、良好な検波特性を確保することにある。 An object of the present invention is to ensure good detection characteristics by suppressing deterioration of IV characteristics in an HBD operated at zero bias in a THz frequency band.
本発明は、このような目的を達成するために、一実施態様は、高濃度のn形の第1の半導体層と、前記第1の半導体層と比較してより小さな電子親和力を有する第2の半導体層と、高濃度のn形の第3の半導体層とが順に積層され、前記第1の半導体層と前記第2の半導体層との界面の前記第2の半導体層側にヘテロバリアが形成され、前記第1の半導体層のドーピングレベルを調整することにより、前記へテロバリアのバリア高さが調整されており、前記第1の半導体層上にアノード電極が形成され、前記第3の半導体層が形成されたサブカソード層上にカソード電極が形成された半導体積層構造を備え、前記第2の半導体層は、前記第1の半導体層と接するアンドープのバリア層と、前記第3の半導体層と接するn形のバリア層とを含むことを特徴とする。
In order to achieve the object of the present invention, in one embodiment, the second semiconductor layer has a high concentration of n-type first semiconductor layer and a second electron affinity smaller than that of the first semiconductor layer. And a high concentration n-type third semiconductor layer are sequentially stacked, and a hetero barrier is formed on the second semiconductor layer side of the interface between the first semiconductor layer and the second semiconductor layer. And adjusting the doping level of the first semiconductor layer to adjust the barrier height of the hetero barrier, forming an anode electrode on the first semiconductor layer, and the third semiconductor layer A semiconductor laminated structure in which a cathode electrode is formed on the sub-cathode layer on which the second semiconductor layer is formed, the second semiconductor layer is an undoped barrier layer in contact with the first semiconductor layer, and the third semiconductor layer Including n-type barrier layer in contact And wherein the door.
従来の典型的なHBDにおける「電子のマイナス電荷によるバリア層のバンドの曲り」の問題を解決するため、本発明においては、適切なバリア形状を実現するための手段を提供する。すなわち、第2の半導体層の一部、カソード(第3の半導体層)側にn形のドーピング(ドナーの導入)を施した領域を設けることにより、へテロバリアのバンドプロファイルを改善することができ、THz周波数帯においてゼロバイアス動作させるHBDのI−V特性の劣化の問題を解決し、良好な検波特性を確保することができる。 In order to solve the problem of "bending of the barrier layer due to the negative charge of electrons" in the conventional typical HBD, the present invention provides means for realizing an appropriate barrier shape. That is, the band profile of the hetero barrier can be improved by providing a region where n-type doping (introduction of donor) is performed on a part of the second semiconductor layer and the cathode (third semiconductor layer) side. In the THz frequency band, it is possible to solve the problem of the deterioration of the I-V characteristics of the HBD operated at zero bias and to ensure good detection characteristics.
以下、図面を参照しながら本発明の実施形態について詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図3に、本発明の一実施形態にかかるHBDの構造を示す。高濃度のn+−InGaAsサブカソード層13B、高濃度のn+−InPカソード層13A(第3の半導体層)、n−InPバリア層12B、アンドープ(=低濃度)のInPバリア層12A(第2の半導体層)、高濃度のn+−InGaAsアノード層11(第1の半導体層)が順に積層され、サブカソード層13Bにカソード電極15が形成され、アノード層11にアノード電極14が形成されている。 FIG. 3 shows the structure of the HBD according to an embodiment of the present invention. High concentration n + -InGaAs sub-cathode layer 13B, High concentration n + -InP cathode layer 13A (third semiconductor layer), n-InP barrier layer 12B, Undoped (= low concentration) InP barrier layer 12A (second Semiconductor layer), high concentration n + -InGaAs anode layer 11 (first semiconductor layer) are sequentially stacked, cathode electrode 15 is formed on sub cathode layer 13 B, and anode electrode 14 is formed on anode layer 11. There is.
このHBDを製作するには、MO−VPE法もしくはMBE法により、半絶縁性InP基板上に、サブカソード層13Bからアノード層11まで順にエピタキシャル成長させ、その基板をメサエッチング加工する。その後、アノード電極14とカソード電極15とをパタニングして、オーミック接触を形成する。従来のHBTでは、InPバリア層をアンドープ(=低濃度)としていたのに対して、本実施形態では、InPバリア層の一部、カソード側にn形のドーピング(ドナーの導入)を施した領域を設ける。このn形のドーピング領域のドナー分布は、一様であってもよいし、カソード側に向かって増大する形状であっても良い。 In order to manufacture this HBD, the sub-cathode layer 13B to the anode layer 11 are sequentially epitaxially grown on a semi-insulating InP substrate by MO-VPE method or MBE method, and the substrate is mesa-etched. Thereafter, the anode electrode 14 and the cathode electrode 15 are patterned to form an ohmic contact. In the conventional HBT, the InP barrier layer is undoped (= low concentration), whereas in the present embodiment, a region where n-type doping (introduction of donor) is applied to a part of the InP barrier layer and the cathode side Provide The donor distribution of this n-type doping region may be uniform or may be shaped to increase toward the cathode side.
本実施形態においては、上述したように、フェルミ準位よりも上にエネルギーが分布する「負の電子電荷」によるバンド形状の平坦化を抑制するために、「正のドナー電荷」によってバンドの曲りを補償する。より詳細には、エネルギーに依存する電子電荷量分布n(x)とドナー電荷量Nd(x)のバランスによって、バンドプロファイル(ポテンシャル変化)が一意に決まるので、InPバリア層のn+−InPカソード層13A側にドーピングを施したn−InPバリア層12Bを設けて、バンドプロファイルを調整する。この様な設計により、カソード側の伝導帯を下降させ、バンドプロファイルが直線的にカソード側に下降するようにし、InGaAs/InPヘテロ界面付近のInPバリアが三角形形状となるようにする。電子に対するポテンシャルのピーク位置xmは、界面付近の電界の上昇に伴ってn+−InGaAsアノード層に近づくので、n値の劣化が抑えられる。 In the present embodiment, as described above, in order to suppress the flattening of the band shape due to the “negative electron charge” whose energy is distributed above the Fermi level, the bending of the band by the “positive donor charge” To compensate. More specifically, the balance of the energy dependent electron charge distribution n (x) and the donor charge Nd (x) uniquely determines the band profile (potential change), so the n + -InP cathode of the InP barrier layer A band profile is adjusted by providing a doped n-InP barrier layer 12B on the layer 13A side. With such a design, the conduction band on the cathode side is lowered, and the band profile is linearly lowered to the cathode side, so that the InP barrier near the InGaAs / InP hetero interface has a triangular shape. Since the peak position xm of the potential for electrons approaches the n + -InGaAs anode layer as the electric field in the vicinity of the interface rises, the deterioration of the n value can be suppressed.
このようにして、本実施形態によれば、従来のHBDにおける「電子電荷によるバンドの曲り」を補償して、「ヘテロ界面付近のバンド平坦化」の問題を改善することにより、良好なI−V特性を確保し、THz周波数帯における受信感度を改善することができる。 Thus, according to the present embodiment, by compensating for the “band bending due to electron charge” in the conventional HBD and improving the problem of “band flattening near the hetero interface”, good I− V characteristics can be secured, and the reception sensitivity in the THz frequency band can be improved.
図4に、本発明の一実施形態にかかるHBDの伝導帯端のプロファイルの第1の例を示す。フェルミ準位から測るバリア高さqφB=100meVとし、n+−InPカソード層13A側にドーピングを施したn−InPバリア層12Bを設ける。n−InPバリア層12Bについては、n+−InGaAsアノード層11とInPバリア層12Aとの界面付近のバリア層内のキャリア濃度と同程度の、一定濃度(ND)のドーピングを用い、ドーピング領域を最適な位置に配置した場合のバンドプロファイルの計算結果である。n−InPバリア層12Bの位置は、バリア高さqφBと、バリア層(12A、12B)の幅により調整されるが、InPバリア層のカソード側に1/2〜2/3程度の幅で配置することで良好なバンドプロファイルが得られる。この実施形態のHBDの構造の例においては、n+−InGaAsアノード層11のキャリア濃度を5×1018/cm3とし、n−InPバリア層12Bのカソード側には、幅700A、ND=1×1017/cm3でn形不純物を導入している。バリア高さqφB=100meVを考慮すると、界面付近のバリア層内のキャリア濃度は、n+−InGaAsアノード層11のキャリア濃度の概ね1/50と見積もることができ、これはn−InPバリア層12Bのドーピング濃度と同程度になっている。 FIG. 4 shows a first example of the profile of the conduction band edge of the HBD according to an embodiment of the present invention. A barrier height qφ B = 100 meV measured from the Fermi level, and a doped n-InP barrier layer 12B is provided on the n + -InP cathode layer 13A side. The n-InP barrier layer 12B, the carrier concentration and comparable barrier layer in the vicinity of the interface between the n + -InGaAs anode layer 11 and the InP barrier layer 12A, the doping of a constant concentration (N D) used, doped regions Is a calculation result of the band profile when the is placed at the optimum position. The position of the n-InP barrier layer 12B is adjusted by the barrier height qφ B and the width of the barrier layers (12A, 12B), but the width is about 1/2 to 2/3 on the cathode side of the InP barrier layer. By doing this, a good band profile can be obtained. In the example of the structure of the HBD of this embodiment, the carrier concentration of the n + -InGaAs anode layer 11 is 5 × 10 18 / cm 3, and the width 700 A, N D = on the cathode side of the n-InP barrier layer 12 B. The n-type impurity is introduced at 1 × 10 17 / cm 3 . In consideration of the barrier height qφ B = 100 meV, the carrier concentration in the barrier layer near the interface can be estimated to be approximately 1/50 of the carrier concentration of the n + -InGaAs anode layer 11, which corresponds to the n-InP barrier layer. It is almost the same as the doping concentration of 12B.
従来例における計算結果である図2のプロファイル(A)の場合(qφB=100meV)と比較すると、図4では、InGaAs/InPヘテロ界面付近のInPバリア部分が三角形の形状に回復している様子がわかる。界面における電界強度は7.1kV/cmと計算され、InPの移動度を4,000cm2/Vsと仮定すると、実効的拡散速度はvD=2.8×107cm/sと見積もることができる。一方、熱放出速度は、vth=1×107cm/s程度であり、vth<vDとなることから、HBDの電子輸送メカニズムが熱放出で律速される状態となることがわかる。従って、本実施形態によれば、従来のHBDにおける「電子電荷によるバンドの曲り」を補償して、「ヘテロ界面付近のバンド平坦化」の問題を改善することにより、良好なI−V特性を確保し、THz周波数帯における受信感度を改善することができる。 Compared with the case of the profile (A) of FIG. 2 (qφ B = 100 meV) which is the calculation result in the conventional example, in FIG. 4, the InP barrier portion in the vicinity of the InGaAs / InP hetero interface is restored to a triangular shape. I understand. The electric field intensity at the interface is calculated to be 7.1 kV / cm, and assuming that the mobility of InP is 4,000 cm 2 / Vs, the effective diffusion rate can be estimated to be v D = 2.8 × 10 7 cm / s. it can. On the other hand, since the heat release rate is about v th = 1 × 10 7 cm / s and v th <v D , it can be understood that the electron transport mechanism of the HBD is limited by the heat release. Therefore, according to the present embodiment, good IV characteristics can be obtained by compensating for the “band bending due to electron charge” in the conventional HBD and improving the problem of “band flattening near the hetero interface”. Thus, the reception sensitivity in the THz frequency band can be improved.
図5に、本発明の一実施形態にかかるHBDの伝導帯端のプロファイルの第2の例を示す。n−InPバリア層12Bのドーピングをより適正に調整して配置した場合のバンドプロファイルの計算結果である。アンドープのInPバリア層12Aのカソード側には、n−InPバリア層12Bとして、幅800A、バリア層12Aからカソード層13Aに向けてND(x)=4×1016/cm3から4×1017/cm3まで指数関数的に濃度が増加するようにn形不純物を導入している。 FIG. 5 shows a second example of the profile of the conduction band edge of the HBD according to an embodiment of the present invention. It is the calculation result of the band profile when the doping of the n-InP barrier layer 12B is more appropriately adjusted and disposed. On the cathode side of the undoped InP barrier layer 12A, as the n-InP barrier layer 12B, a width 800A from the barrier layer 12A to the cathode layer 13A N D (x) = 4 × 10 16 / cm 3 to 4 × 10 3 An n-type impurity is introduced to increase the concentration exponentially to 17 / cm 3 .
図4に示したバンドプロファイルと比較して、InGaAs/InPヘテロ界面付近のInPバリア部分がより良好な三角形の形状になっていることがわかる。n−InPバリア層12Bにおける電子のエネルギー分布が指数関数的に変化しているので、上述した一定濃度のバリア層12よりも、良好なバンドプロファイルが得られる。このようにして、本実施形態によれば、従来のHBDにおける「電子電荷によるバンドの曲り」を補償して、「ヘテロ界面付近のバンド平坦化」の問題を改善することにより、良好なI−V特性を確保し、THz周波数帯における受信感度を改善することができる。 It can be seen that, compared to the band profile shown in FIG. 4, the InP barrier portion near the InGaAs / InP hetero interface has a better triangular shape. Since the energy distribution of electrons in the n-InP barrier layer 12B changes exponentially, a better band profile can be obtained than the above-described barrier layer 12 of constant concentration. Thus, according to the present embodiment, by compensating for the “band bending due to electron charge” in the conventional HBD and improving the problem of “band flattening near the hetero interface”, good I− V characteristics can be secured, and the reception sensitivity in the THz frequency band can be improved.
1,11 高濃度のn+−InGaAsアノード層
2,12A アンドープ(=低濃度)のInPバリア層
3,13A 高濃度のn+−InPカソード層
4,14 アノード電極
5,15 カソード電極
12B n−InPバリア層
13B 高濃度のn+−InGaAsサブカソード層
1, 11 high concentration n + -InGaAs anode layer 2, 12A undoped (= low concentration) InP barrier layer 3, 13A high concentration n + -InP cathode layer 4, 14 anode electrode 5, 15 cathode electrode 12B n- InP barrier layer 13B high concentration n + -InGaAs sub cathode layer
Claims (5)
前記第1の半導体層と比較してより小さな電子親和力を有する第2の半導体層と、
高濃度のn形の第3の半導体層とが順に積層され、
前記第1の半導体層と前記第2の半導体層との界面の前記第2の半導体層側にヘテロバリアが形成され、前記第1の半導体層のドーピングレベルを調整することにより、前記へテロバリアのバリア高さが調整されており、
前記第1の半導体層上にアノード電極が形成され、前記第3の半導体層が形成されたサブカソード層上にカソード電極が形成された半導体積層構造を備え、
前記第2の半導体層は、前記第1の半導体層と接するアンドープのバリア層と、前記第3の半導体層と接するn形のバリア層とを含むことを特徴とする検波ダイオード。 A high concentration n-type first semiconductor layer,
A second semiconductor layer having a smaller electron affinity as compared to the first semiconductor layer;
A high concentration n-type third semiconductor layer is sequentially stacked,
A hetero barrier is formed on the second semiconductor layer side of the interface between the first semiconductor layer and the second semiconductor layer, and the barrier level of the hetero barrier is achieved by adjusting the doping level of the first semiconductor layer. The height is adjusted,
The semiconductor laminate structure includes an anode electrode formed on the first semiconductor layer, and a cathode electrode formed on the sub-cathode layer on which the third semiconductor layer is formed .
The detection diode characterized in that the second semiconductor layer includes an undoped barrier layer in contact with the first semiconductor layer and an n-type barrier layer in contact with the third semiconductor layer.
前記アノード層と比較してより小さな電子親和力を有するInPバリア層と、
高濃度のn形のInPカソード層とが順に積層され、
前記アノード層と前記バリア層との界面の前記バリア層側にヘテロバリアが形成され、
前記アノード層上にアノード電極が形成され、前記カソード層が形成されたサブカソード層上にカソード電極が形成された半導体積層構造を備え、
前記バリア層は、前記アノード層と接するアンドープのInPバリア層と、前記カソード層と接するn形のInPバリア層とを含むことを特徴とする検波ダイオード。 High concentration n-type InGaAs anode layer,
An InP barrier layer having a smaller electron affinity as compared to the anode layer;
High concentration n-type InP cathode layers are sequentially stacked,
A hetero barrier is formed on the barrier layer side of the interface between the anode layer and the barrier layer,
The semiconductor laminate structure includes an anode electrode formed on the anode layer , and a cathode electrode formed on a sub-cathode layer on which the cathode layer is formed.
The detection diode characterized in that the barrier layer includes an undoped InP barrier layer in contact with the anode layer, and an n-type InP barrier layer in contact with the cathode layer.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016014769A JP6489701B2 (en) | 2016-01-28 | 2016-01-28 | Detection diode |
| PCT/JP2017/000896 WO2017130722A1 (en) | 2016-01-28 | 2017-01-12 | Detection diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016014769A JP6489701B2 (en) | 2016-01-28 | 2016-01-28 | Detection diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017135291A JP2017135291A (en) | 2017-08-03 |
| JP6489701B2 true JP6489701B2 (en) | 2019-03-27 |
Family
ID=59398220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016014769A Active JP6489701B2 (en) | 2016-01-28 | 2016-01-28 | Detection diode |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6489701B2 (en) |
| WO (1) | WO2017130722A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102019003068A1 (en) * | 2019-04-30 | 2020-11-05 | 3-5 Power Electronics GmbH | InGaAS stacked high-blocking semiconductor power diode |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4353081A (en) * | 1980-01-29 | 1982-10-05 | Bell Telephone Laboratories, Incorporated | Graded bandgap rectifying semiconductor devices |
| US8334550B1 (en) * | 2011-06-09 | 2012-12-18 | Northrop Grumman Systems Corporation | Unipolar diode with low turn-on voltage |
-
2016
- 2016-01-28 JP JP2016014769A patent/JP6489701B2/en active Active
-
2017
- 2017-01-12 WO PCT/JP2017/000896 patent/WO2017130722A1/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017130722A1 (en) | 2017-08-03 |
| JP2017135291A (en) | 2017-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5504745B2 (en) | Semiconductor element | |
| JP2014199965A (en) | Oscillator | |
| US6835969B1 (en) | Split-channel high electron mobility transistor (HEMT) device | |
| JP6193849B2 (en) | Heterojunction unipolar diode with low turn-on voltage | |
| Seabaugh et al. | Room temperature hot electron transistors with InAs-notched resonant-tunneling-diode injector | |
| KR102371319B1 (en) | Schottky barrier diode and method for manufacturing the same | |
| JP6489701B2 (en) | Detection diode | |
| JP2018056381A (en) | Semiconductor device and manufacturing method thereof | |
| US5920231A (en) | Negative differential resistance amplifier | |
| Vukusic et al. | HBV tripler with 21% efficiency at 102 GHz | |
| JP2001156301A (en) | Resonance tunneling equipment | |
| Kim et al. | InP/In0. 53Ga0. 47As/InP double heterojunction bipolar transistors on GaAs substrates using InP metamorphic buffer layer | |
| JP6751869B2 (en) | Detection diode | |
| US11217705B2 (en) | Semiconductor element, semiconductor device, and method for manufacturing same | |
| TW202105722A (en) | Compound semiconductor heterojunction bipolar transistor | |
| JP6721663B2 (en) | Semiconductor element, semiconductor device, and manufacturing method | |
| Mohiuddin et al. | Study of switching and Kirk effects in InALAs/InGaAs/InALAs double heterojunction bipolar transistors | |
| JP2018093054A (en) | Tunnel type semiconductor element | |
| CN105097960A (en) | Varactor diode with heterostructure | |
| JP2000114551A (en) | Semiconductor tunnel device, method of manufacturing the same, and integrated circuit | |
| JP6303915B2 (en) | Compound semiconductor device and manufacturing method thereof | |
| Zeng et al. | Microwave noise characterisation of AlInAs/GaAsSb/InP DHBTs | |
| JP2015149378A (en) | Heterojunction bipolar transistor | |
| JP2019004131A (en) | Compound semiconductor device, method of manufacturing the same, and receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20180208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190225 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6489701 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |