JP6476669B2

JP6476669B2 - 高周波ｉｃおよび無線通信用モジュール

Info

Publication number: JP6476669B2
Application number: JP2014181453A
Authority: JP
Inventors: 勇介和智; 一郎杣田; 孝男岡崎
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2014-09-05
Filing date: 2014-09-05
Publication date: 2019-03-06
Anticipated expiration: 2034-09-05
Also published as: US20160072434A1; US9444402B2; JP2016058788A

Description

本発明は、ミリ波レーダシステム用における送信機ＩＣ、受信機ＩＣ、送受信機ＩＣ、およびその出荷時検査における試験回路あるいは試験方法に関するものである。

欧州、米国、日本において、車両事故の発生件数および致死率を軽減する取り組みとして、交通事故を未然に防ぐ予防安全システムの車両搭載が進められている。その中でも、特にプリクラッシュセーフティシステムやブラインドスポット検知システム等、周辺を検知して運転者などに危険を知らせるシステムが注目されている。これらのシステムを実現するには、車両周辺の物体を検知するデバイスが必須であり、ステレオカメラモジュールやミリ波レーダモジュールなどが用いられている。前者は比較的低コストで実現できるものの、夜間時に検知感度が低下する問題がある。一方、後者では、その問題は生じないもののコストの面から大衆車への普及が進んでおらず、コストの低減が課題となっている。

ミリ波レーダモジュールのコストを高めている要因の一つに、その検査コストの高さが挙げられる。

図１はミリ波レーダモジュール内のＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ：集積回路）の一構成例を示したものである。この構成例において、ＩＣはミリ波帯の信号を生成する信号生成器ＩＣ１、ミリ波信号を送信する送信機ＩＣ２、ミリ波信号を受信する受信機ＩＣ３〜６、受信機ＩＣで受信した信号を、信号処理するためのＢＢＩＣ（ＢａｓｅＢａｎｄＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ:ベースバンド）７の７つのＩＣから構成されている。この例では、送信機ＩＣ２は、可変利得増幅器（ＰＧＡ）と電力増幅器（ＰＡ）を含み、各受信機ＩＣ３〜６は、ローノイズアンプ（ＬＮＡ）、周波数変換機（Ｍｉｘｅｒ）、アンプ（ＡＭＰ）を含む。

ミリ波レーダモジュールの動作を簡単に説明すると、信号生成器ＩＣ１で生成したミリ波帯周波数信号を、送信機ＩＣ２において信号電力を増幅し、送信アンテナ８において信号を電波として空間に放射する。目標物から反射してきた信号を受信アンテナ９で電気信号として受信し、受信機ＩＣ３〜６で受信した信号を増幅したあと、ＢＢＩＣ７において信号処理を行って目標物の情報を検知する。受信機ＩＣ３〜６が４つ存在するのは、レーダの角度検出性能向上のために受信チャンネル数を増加させているためである。

上記のように、複数のＩＣを用いてモジュールを構成している理由は、ミリ波レーダモジュールの設計者が、任意の送信機ＩＣ、受信機ＩＣを組み合わせて、システムを設計するための汎用性向上のためである。このため、ミリ波レーダモジュール内には、複数の高周波ＩＣが実装される。ミリ波レーダシステムは、２４ＧＨｚ、７７ＧＨｚ、７９ＧＨｚという非常に高い周波数帯で動作する。このため、ミリ波帯を扱える試験環境の構築、高周波プローブもしくは高周波ソケットを使用することによる試験精度、試験時間等の制約からＩＣ出荷時の検査コストが課題となっている。特に送信機ＩＣと受信機ＩＣは、ＩＣ内部にミリ波帯の信号源が組み込まれていないため、測定器からミリ波帯信号を供給する必要があり、さらなる試験コストがかかる。

高周波帯で動作するＩＣにおいて、出荷時検査の試験コストを低減する技術が特許文献１に記載されている。特許文献１では、インダクタを有する入力整合回路と、入力整合回路を通過した入力信号を増幅するトランジスタと、入力整合回路内にスイッチでＯＮ/ＯＦＦ可能な、負性抵抗用トランジスタを有し、試験モードの際は、上記負性抵抗をＯＮとして試験用高周波発振器が構成され、通常動作モード時はＯＦＦとして発振器の動作を止める。これにより、試験用の高周波信号を内蔵することで、直流特性をモニタするのみで、ＩＣの高周波特性を保証することが可能となる。

特開２０１１−２０５２８０号公報

黒田監訳(２００２) 「ＲＦマイクロエレクトロニクス」丸善出版４７−５２ｐｐ.

しかしながら、特許文献１の回路構成では、試験用発振器が電力増幅器の前段に位置しており、動作切り替え用のスイッチトランジスタ等が入力整合回路部にあるため、通常動作状態における電力損失が大きくなる。特にミリ波帯の周波数では、トランジスタがＯＦＦ状態であっても、トランジスタの寄生容量を介して損失の大きいシリコン基板と結合するため電力損失はさらに増大する。増幅器における整合入力部の電力損失は、非特許文献１の４７ページに記載されるように雑音性能であるＳＮＲ（ＳｉｇｎａｌｔｏＮｏｉｓｅＲａｔｉｏ：信号雑音比）を低下させ信号の品質を劣化させる。特に、特許文献１の技術を受信機に組み込んだ場合は影響が顕著となるという問題がある。

本発明は上記問題を解決するためになされたものであり、その代表的な目的は、通常動作状態における電力損失が小さく良好な雑音性能を確保しつつ、送信機ＩＣ、受信機ＩＣの両者に搭載可能な、高周波特性モニタ用の試験用発振器付き増幅器を提供することである。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

負荷インダクタを具備した増幅器と、試験用発振器が同一チップ内に配置された高周波ＩＣにおいて、前記試験用発振器は前記増幅器の負荷インダクタを共用し、前記増幅器は動作状態を活性／非活性と切り替えるためのバイアス電圧端子を有し、前記発振器は動作状態を活性／非活性と切り替えるためのバイアス電圧端子を有し、試験動作モード時は前記増幅器を非活性状態かつ前記試験用発振器を活性化し、通常動作モード時は前記増幅器を活性状態かつ前記試験発振器を非活性とすることを特徴とする。

本発明の他の側面は、少なくとも負荷インダクタと、増幅器と、発振器を有する高周波ＩＣまたは回路構成であって、増幅器と発振器は、負荷インダクタを共用する。増幅器は増幅器の動作状態を活性／非活性と切り替えるための第１のバイアス電圧端子を有し、発振器は発振器の動作状態を活性／非活性と切り替えるための第２のバイアス電圧端子をする。第１のモード時は増幅器を非活性状態かつ前記発振器を活性化し、第２のモード時は前記増幅器を活性状態かつ前記発振器を非活性とするように制御することができる。これにより、出荷時等のテストにおいては、第１のモードにより製品動作のテストを行うことができる。

本発明の他の側面は、負荷インダクタと、増幅器と、発振器と、パワーセンサを有する高周波ＩＣまたは回路構成である。増幅器の出力端子にパワーセンサが接続され、増幅器の負荷側に前記負荷インダクタが接続され、発振器の出力側に負荷インダクタが接続される。増幅器は増幅器の動作状態を活性／非活性と切り替えるための第１のバイアス電圧端子を有し、発振器は発振器の動作状態を活性／非活性と切り替えるための第２のバイアス電圧端子を有する。試験動作モード時は増幅器を非活性状態かつ前記発振器を活性化して試験を行い、通常動作モード時は増幅器を活性状態かつ発振器を非活性とするよう制御することができる。

本発明のさらに他の側面は、高周波ＩＣまたは回路を搭載する無線通信用モジュールであって、高周波ＩＣは、負荷インダクタと、増幅器と、試験用発振器を有し、増幅器と試験用発振器は、増幅器と試験用発振器の出力側に接続されている負荷インダクタを共用する。増幅器と試験用発振器は、モード切り替え信号により通常動作中には増幅器が動作し、試験中には試験用発信器が動作するように制御することができる。

また本発明の他の側面は、上記した高周波ＩＣ、回路構成、あるいは無線通信用モジュールを用い、試験動作時は増幅器を非活性状態かつ発振器を活性化して試験を行う試験方法である。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

すなわち、代表的な効果は、送信機、受信機の通常動作モード時におけて良好な雑音特性を確保しつつ、試験コストの低減が可能となる。

一般的な多チャンネル構成のミリ波レーダモジュールの構成例を示すブロック図である。本発明の基本的な構成を示す回路図である。本発明の実施の形態１による高周波ＩＣの構成を示す回路図である。本発明の実施の形態１による試験用発振器と増幅器のトランジスタ素子配置の一例を示した平面図である。本発明の実施の形態２による高周波ＩＣの構成を示す回路図である。本発明の実施の形態３による高周波ＩＣの構成を示す回路図である。本発明の実施の形態４による高周波ＩＣの構成を示す回路図である。本発明の実施の形態５による高周波ＩＣの構成を示す回路図である。本発明の実施の形態５による高周波ＩＣを構成する可変容量の構成を示した回路図である。本発明の実施の形態６による高周波ＩＣの構成を示す回路図である。本発明の実施の形態7による高周波ＩＣの構成を示すブロック図である。本発明の実施の形態８による送信機ＩＣの構成を示すブロック図である。本発明の実施の形態９による送信機ＩＣの回路レイアウト上のブロック配置を示す平面図である。本発明の実施の形態１０による送信機ＩＣの構成を示すブロック図である。本発明の実施の形態１１による送信機ＩＣの回路レイアウト上のブロック配置を示す平面図である。本発明の実施の形態１２による送受信機ＩＣの構成を示すブロック図である。本発明の実施の形態１３によるミリ波レーダモジュールの構成を示すブロック図である。

以下の実施の形態においては、便宜上その必要があるときは、複数の実施の形態またはセクションに分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

実施の形態については、図面を用いて詳細に説明する。ただし、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは当業者であれば容易に理解される。

以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、重複する説明は省略することがある。

本明細書等における「第１」、「第２」、「第３」などの表記は、構成要素を識別するために付するものであり、必ずしも、数または順序を限定するものではない。また、構成要素の識別のための番号は文脈毎に用いられ、一つの文脈で用いた番号が、他の文脈で必ずしも同一の構成を示すとは限らない。また、ある番号で識別された構成要素が、他の番号で識別された構成要素の機能を兼ねることを妨げるものではない。

図面等において示す各構成の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面等に開示された位置、大きさ、形状、範囲などに限定されない。

図２〜図４に基づいて実施例１による高周波ＩＣについて、説明する。
図２に示されるように、実施例１における高周波ＩＣは、負荷インダクタ１１３を有する差動増幅器１１１と、試験用発振器１１２を持つ高周波ＩＣにおいて、試験用発振器１１２は増幅器１１１の負荷インダクタ１１３を共用する。接続関係としては、負荷インダクタ１１３の両端が、差動増幅器１１１の出力に接続されるとともに、試験用発信機１１２の出力に接続される。

差動増幅器１１１は動作状態を活性／非活性と切り替えるためのバイアス電圧端子ＶＢＩＡＳ１を有し、発振器１１２は動作状態を活性／非活性と切り替えるためのバイアス電圧端子ＶＢＩＡＳ２を有する。上記、高周波ＩＣにおいて、試験動作モード時は増幅器１１１を非活性状態かつ試験用発振器１１２を活性化し、通常動作モード時は増幅器１１１を活性状態かつ試験発振器１１２を非活性とする。

差動増幅器１１１に接続される負荷インダクタ１１３は、図２に示すように、差動増幅器１１１の入力と反対側に接続されている。負荷インダクタ１１３は、出力信号のフィルタリング、電源からの雑音の減衰、出力インピーダンスマッチング、高い帯域内インピーダンスの提供、利得向上など、様々な目的のために使用することができる。本実施例では、この負荷インダクタ１１３を、試験用発信機１１２の動作にも利用するので、発信機用のインダクタを個別に設けるコストや面積増大を回避することができる。

図３を用いて、本実施例１の高周波ＩＣを構成する差動増幅器１１１と、試験用発振器１１２の詳細について説明を行う。尚、図３中のトランジスタは便宜的に全てバイポーラトランジスタで構成されているが、ＭＯＳＦＥＴ等他のトランジスタについても同様の効果を持つ。

差動増幅器１１１は、トランジスタ１１１１、１１１２と抵抗素子１１１３、１１１４、１１１５から構成され、トランジスタ１１１１のベース端子は高周波ＩＣの入力端子ＩＮＰおよび抵抗１１１４に接続され、トランジスタ１１１２のベース端子は高周波ＩＣの入力端子ＩＮＮおよび抵抗１１１５に接続される。トランジスタの１１１２および１１１３のエミッタ端子は抵抗１１１３を介してＧＮＤに接続される。トランジスタ１１１１のコレクタ端子はインダクタ１１３の端子１１３１と容量１１４および出力端子ＯＵＴＰに接続され、トランジスタ１１１２のコレクタ端子はインダクタ１１３の端子１１３２と容量１１５および出力端子ＯＵＴＮに接続される。バイアス電圧端子ＶＢＩＡＳ１は、高周波特性に影響を与えないため抵抗１１１４および１１１５を介してトランジスタ１１１１および１１１２のベース端子に接続されている。

一方、試験用発振器１１２は、トランジスタ１１２１、１１２２と容量１１２４、１１２５と、抵抗１１２３、１１２６、１１２７から構成される。トランジスタ１１２１のコレクタ端子は容量１１２４を介してトランジスタ１１２２のベース端子に接続され、同時にトランジスタ１１２２のコレクタ端子は容量１１２５を介してトランジスタ１１２１のベース端子に接続されることで正帰還ループを形成している。

また、トランジスタ１１２１のコレクタ端子は、インダクタ１１３の端子１１３１と容量１１４および出力端子ＯＵＴＰに接続され、トランジスタ１１２２のコレクタ端子はインダクタ１１３の端子１１３２と容量１１５および出力端子ＯＵＴＮに接続される。トランジスタの１１１２および１１１３のエミッタ端子は抵抗１１１３を介してＧＮＤに接続される。バイアス電圧端子ＶＢＩＡＳ１は、高周波特性に影響を与えないため抵抗１１１４および１１１５を介してトランジスタ１１１１および１１１２のベース端子に接続される。インダクタ１１３の中点１１３３は電源端子ＶＣＣに接続され、差動増幅器１１１および試験用発振器１１２に電源を供給している。

このように、図３の例では、差動増幅器１１１を構成するトランジスタ１１１，１１２のコレクタがインダクタ１１３の端子と接続され、インダクタ１１３の端子とトランジスタのコレクタの間に、試験用発信機１１２の出力が接続される構成になる。

次に実施例１における回路動作について説明する。本実施例の高周波ＩＣは少なくとも二つの動作モードを持つ。一つ目の動作モードは、本高周波ＩＣの外部から入力された高周波信号を増幅した後、外部へ出力する通常動作モードである。二つ目の動作モードは、本高周波ＩＣの出荷試験時において、本発明の高周波ＩＣ内部に実装された試験用発振器から高周波信号を生成し、生成した信号の信号レベルおよび周波数を確認することで回路が正常動作しているかを確認するための試験動作モードである。

一つ目の通常動作モード時は、バイアス電圧端子ＶＢＩＡＳ２のバイアス電圧をＧＮＤレベルに落とし試験用発振器をＯＦＦ状態とし、一方、バイアス電圧端子ＶＢＩＡＳ１のバイアス電圧は、差動増幅器１１２が正常動作する直流電圧値を印加しＯＮ状態とする。これにより高周波ＩＣは前述の外部入力信号を増幅し、外部へ出力することが可能となる。

二つ目の試験動作モード時は、前記バイアス電圧端子ＶＢＩＡＳ１のバイアス電圧をＧＮＤレベルに落とし差動増幅器をＯＦＦ状態とし、一方、バイアス電圧端子ＶＢＩＡＳ２のバイアス電圧は、試験用発振器１１２が正常動作する直流電圧値を印加しＯＮ状態とする。これにより、試験用発振器はインダクタ１１３と容量１１４、１１５、トランジスタ等の寄生容量で決定する共振周波数にて発振信号を出力する。

図２、図３の回路構成では、試験用発振器１１２を差動増幅器１１１の後段に配置しており、差動増幅器１１１の前段に配置した場合に比べ電力損失や雑音特性上の利点を活用することができる。

図４は、実施例１における差動増幅器１１１を構成するトランジスタ１１１１、１１１２と、試験用発振器１１２を構成するトランジスタ１１２１、１１２２のチップレイアウトにおける配置について模式的に表している。本実施例の高周波ＩＣにおいて、差動増幅器１１１のトランジスタ１１１１、１１１２と、試験用発振器１１２のトランジスタ１１２１、１１２２のトランジスタは同等の電流駆動能力を持つことが望ましい。そのため、図４のようにコモンセントロイドでトランジスタ１１１１、１１１２、１１２１、１１２２を配置することで、トランジスタ同士の特性をほぼ一致させることができる。

本実施例によれば、高周波ＩＣにおいて試験用発振器１１２を差動増幅器１１１の負荷側に配置することが可能となり、特許文献１のように差動増幅器の前段に発振器が配置される場合と比較して、差動増幅器１１１に入力される電力損失を抑えられ、通常動作モード時において良好な雑音性能を確保でき、かつ試験用の高周波信号源を内蔵することで、外付けの高価な高周波信号源が不要となることで、ＩＣ出荷時の試験コストを抑えることが可能となる。また図４のようなトランジスタの配置とすることで、差動増幅器１１１と試験用発振器１１２のトランジスタ１１１１、１１１２、１１２１、１１２２は、ほぼ同等性能を持つため、試験モード時における試験用発振器１１２の出力信号の信号レベルをモニタすれば、差動増幅器１１１の性能を見ていることと等価となる。

以上のように、本実施例では、送信機、受信機の通常動作モード時におけて良好な雑音特性を確保しつつ、直流動作試験のみを実施することにより高周波ＩＣの高周波特性を保証することで、高周波ＩＣの出荷可能となることで試験コスト低減が可能となる。

図５に基づいて、実施例２による高周波ＩＣについて、説明する。
実施例２は実施例１の高周波ＩＣの変形例であり、インダクタ１１３をトランスフォーマ構成としている。トランスフォーマの１次側が差動増幅器１１１と試験用発振器１１２に接続され、２次側が高周波ＩＣの出力端子ＯＵＴＰ、ＯＵＴＮに接続されている。その他の回路構成、および回路動作、トランジスタのコモンセントロイド配置については実施例１と同様のため、繰り返しの説明については省略する。

本実施例によれば、実施例１と同様の良好な雑音性能の確保、ＩＣ出荷時における試験コストの低減を実現しつつ、トランスフォーマ出力を取ることで、後段に配置される増幅器とのインピーダンス整合を取りやすくする効果がある。

図６に基づいて実施例３による高周波ＩＣについて、説明する。
実施例３は、実施例１の高周波ＩＣの変形例であり、差動増幅器１１１がカスコード型となっているのが特徴である。以下、差動増幅器１１１の回路構成について説明する。

差動増幅器１１１は、トランジスタ１１１１、１１１２、１１１６、１１１７と抵抗素子１１１３、１１１４、１１１５から構成され、トランジスタ１１１１のベース端子は高周波ＩＣの入力端子ＩＮＰおよび抵抗１１１４に接続され、トランジスタ１１１２のベース端子は高周波ＩＣの入力端子ＩＮＮおよび抵抗１１１５に接続される。トランジスタの１１１２および１１１３のエミッタ端子は抵抗１１１３を介してＧＮＤに接続され、トランジスタ１１１１のコレクタ端子はトランジスタ１１１６のエミッタ端子に接続され、トランジスタ１１１２のコレクタ端子は、トランジスタ１１１７のエミッタ端子に接続される。トランジスタ１１１６とトランジスタ１１１７のベース端子は、電源端子に接続される。トランジスタ１１１６のコレクタ端子は、インダクタ１１３の端子１１３１と容量１１４および出力端子ＯＵＴＰに接続され、トランジスタ１１１７のコレクタ端子はインダクタ１１３の端子１１３２と容量１１５および出力端子ＯＵＴＮに接続される。バイアス電圧端子ＶＢＩＡＳ１は、高周波特性に影響を与えないため抵抗１１１４および１１１５を介してトランジスタ１１１１および１１１２のベース端子に接続されている。一方、試験用発振器１１２およびインダクタ１１３については、実施例１と同様の回路構成であるため説明は省略する。また、二つの動作モードおよび、その動作原理についても同様のため繰り返しの説明は省略する。

本実施例によれば、実施例１と同様の良好な雑音性能の確保、ＩＣ出荷時における試験コストの低減を実現しつつ、かつカスコード型の構成のため、入出力間のアイソレーション特性を確保するとともにミラー効果による影響を低減できるため、動作周波数帯域の拡大が可能となる。

図７に基づいて実施例４による高周波ＩＣについて、説明する。
実施例４は、実施例２で示したトランスフォーマ１１３を用いた出力部の構成と、実施例３で示したカスコード型の構成の両者を合成した高周波ＩＣである。回路構成および動作原理については、実施例１〜３で示した通りであるため繰り返しの説明は省略する。

本実施例によれば、実施例１と同様の良好な雑音性能の確保、ＩＣ出荷時における試験コストの低減を実現しつつ、トランスフォーマ出力を取ることで、後段に配置される増幅器とのインピーダンス整合を取りやすい効果があり、かつカスコード型の構成のため、入出力間のアイソレーション特性を確保するとともにミラー効果による影響を低減できるため、動作周波数帯域の拡大が可能となる。

図８に基づいて実施例５による高周波ＩＣについて、説明する。
実施例５は、実施例４の高周波ＩＣにおいて、容量１１４、１１５が可変容量となっていることを特徴としている。可変容量１１４、１１５は制御電圧ＶＦＩＮＥによって、容量値を可変とすることができる容量である。

図９は可変容量の一構成例を示した図であり、可変容量１１４、１１５は、容量１１４１と可変容量ダイオード、抵抗１１４３から構成されている。容量１１４１は、可変容量ダイオードのアノード端子の直流電圧と差動増幅器１１１および試験用発振器の直流電圧とを分離するために挿入されており、抵抗１１４３は高周波信号を分離しつつ可変容量ダイオード１１４２のアノードをＧＮＤ電位に固定するために挿入されている。ここで可変容量ダイオード１１４２のカソードに接続された制御電圧端子ＶＦＩＮＥの電圧値を上昇されると、可変容量ダイオードのＰＮジャンクションの空乏層が広がるため容量値が減少する。すなわち図８の回路構成によって、制御電圧ＶＦＩＮＥによって容量１１４、１１５の容量を可変とすることが可能となる。その他の差動増幅器１１１および試験用発振器の回路構成および動作原理については、実施例１〜４で示した通りであるため繰り返しの説明は省略する。

本実施例によれば、試験動作モード時の試験用発振器の発振周波数を可変とすることが可能となるため、例えば後述する実施例８における送信機ＩＣにおいて、送信機チェーンの出力電力の周波数依存性などの試験を低コストで実施することが可能となる。

図１０に基づいて実施例６による高周波ＩＣについて、説明する。
実施例６は、実施例５の高周波ＩＣにおいて、差動増幅器１１１がインダクタ２１１７を用いたエミッタ縮退型となっていることを特徴としている。以下、本実施例における差動増幅器１１１の回路構成について説明する。差動増幅器１１１は、トランジスタ１１１１、１１１２、１１１６、１１１７と抵抗素子１１１３、１１１４、１１１５、インダクタ２２１８、２１１７から構成され、トランジスタ１１１１のベース端子は高周波ＩＣの入力端子ＩＮＰおよび抵抗１１１４に接続され、トランジスタ１１１２のベース端子は高周波ＩＣの入力端子ＩＮＮおよび抵抗１１１５に接続される。トランジスタ１１１２のエミッタ端子はインダクタ２１１７と抵抗１１１３を介してＧＮＤに接続され、トランジスタ１１１３はインダクタ２１１８と抵抗１１１３を介してＧＮＤに接続される。トランジスタ１１１１のコレクタ端子はトランジスタ１１１６のエミッタ端子に接続され、トランジスタ１１１２のコレクタ端子は、トランジスタ１１１７のエミッタ端子に接続される。トランジスタ１１１６とトランジスタ１１１７のベース端子は、電源端子に接続される。トランジスタ１１１６のコレクタ端子は、インダクタ１１３の端子１１３１と容量１１４および出力端子ＯＵＴＰに接続され、トランジスタ１１１７のコレクタ端子はインダクタ１１３の端子１１３２と容量１１５および出力端子ＯＵＴＮに接続される。バイアス電圧端子ＶＢＩＡＳ１は、高周波特性に影響を与えないため抵抗１１１４および１１１５を介してトランジスタ１１１１および１１１２のベース端子に接続されている。一方、試験用発振器１１２およびインダクタ１１３については、実施例５と同様の回路構成であるため説明は省略する。

本実施例によれば、インダクタを差動増幅器１１１のエミッタ端子に接続しているため、電力整合とともに雑音整合も同時に取ることが可能となるため、実施例１〜５の高周波ＩＣと比較して雑音性能を向上させることが可能となる。本実施例は、後述する実施例９の受信機ＩＣに用いると特に高い効果が得られる。

図１１に基づいて実施例７による高周波ＩＣについて、説明する。
実施例７は、実施例１〜６の高周波ＩＣにおいて出力端子ＯＵＴＰ、ＯＵＴＮにパワーセンサ１４０を具備していることを特徴としている。パワーセンサ１４０は、差動増幅器１１１および試験用発振器１１２から出力される高周波信号を検波することで、その出力信号レベルに比例した直流電圧もしくは直流電流を出力する回路ブロックである。以下で、実施例７の詳細動作について説明する。

実施例７における高周波ＩＣは、少なくとも図１１に示されるように負荷インダクタ１１３を有する差動増幅器１１１と、試験用発振器１１２とパワーセンサ１４０を持つ高周波ＩＣにおいて、試験用発振器１１２は増幅器１１１の負荷インダクタ１１３を共用し、増幅器１１１は動作状態を活性／非活性と切り替えるためのバイアス電圧端子ＶＢＩＡＳ１を有し、発振器１１２は動作状態を活性／非活性と切り替えるためのバイアス電圧端子ＶＢＩＡＳ２を有する。

上記、高周波ＩＣにおいて、試験動作モード時は増幅器１１１を非活性状態かつ試験用発振器１１２を活性化し、通常動作モード時は増幅器１１１を活性状態かつ試験発振器１１２を非活性とする。

本実施例の高周波ＩＣは少なくとも二つの動作モードを持つ。一つ目の動作モードは、本高周波ＩＣの外部から入力された高周波信号を増幅した後、外部へ出力する通常動作モードである。二つ目の動作モードは、本高周波ＩＣの出荷試験時において、本実施例の高周波ＩＣ内部に実装された試験用発振器から高周波信号を生成し、生成した高周波信号をパワーセンサ１４０によって、高周波信号の信号レベルに応じた直流電圧もしくは直流電圧に変換し、その直流電圧値をモニタすることで、回路が正常動作しているかを確認するための試験動作モードである。

二つ目の試験動作モード時は、バイアス電圧端子ＶＢＩＡＳ１のバイアス電圧をＧＮＤレベルに落とし差動増幅器をＯＦＦ状態とし、一方、前記バイアス電圧端子ＶＢＩＡＳ２のバイアス電圧は、試験用発振器１１２が正常動作する直流電圧値を印加しＯＮ状態とする。これにより、試験用発振器１１２はインダクタ１１３と容量１１４、１１５、トランジスタ等の寄生容量で決定する共振周波数にて発振信号を出力する。試験用発振器１１２で生成された高周波信号はパワーセンサ１４０に入力されて前記高周波信号の信号レベルに応じた直流電圧もしくは直流電流に変換し、その直流電圧値もしくは直流電流値をモニタする。

本実施例によれば、ＩＣ出荷時の試験動作モード時において、試験用発振器１１２で生成した高周波信号の信号レベルをパワーセンサ１４０にて直流電圧に変換できる。そのため、試験環境から完全に高周波測定器を廃することができるため、実施例１〜６と比較してさらなる試験コストの低減が可能となる。

図１２、１３に基づいて実施例８による送信機ＩＣについて、説明する。
図１２は、実施例８の送信機ＩＣ１００の回路構成図である。実施例８は、実施例１〜６で示した高周波ＩＣの後段に、ＰＧＡ１２０（ＰｌｏｇｒａｍａｂｌｅＧａｉｎＡｍｐｌｉｆｉｅｒ：可変利得増幅器）と、ＰＡ１３０（ＰｏｗｅｒＡｍｐｌｉｆｉｅｒ：電力増幅器）およびパワーセンサ１４０が接続されることを特徴とする。ここで本実施例では、実施例１〜６で示した高周波ＩＣは、ＩＣ内の一ブロックとなるため、本実施例以降では試験用発振器付き差動増幅器１１０として定義する。

実施例８における送信機ＩＣは、少なくとも実施例１〜６で示した試験用発振器付き差動増幅器１１０と、回路利得を任意に制御可能なＰＧＡ１２０と、ＩＣ外部の送信アンテナを駆動するための電力を出力するＰＡ１３０と、ＰＡ１３０の高周波出力信号をその出力信号レベルに比例した直流電圧もしくは直流電流を出力するパワーセンサ１４０から構成されている。送信機ＩＣの入力端子ＩＮＰ、ＩＮＮは、試験用発振器付き差動増幅器１１０に接続され、試験用発振器付き差動増幅器１１０の出力はＰＧＡ１２０に接続され、ＰＧＡ１２０から出力はＰＡ１３０に接続され、ＰＡ１３０の出力はパワーセンサ１４０と送信機ＩＣの出力端子ＯＵＴＰ、ＯＵＴＮに接続される。

次に実施例８における回路動作について説明する。本実施例の送信機ＩＣ１００は実施例１〜７と同様に少なくとも二つの動作モードを持つ。一つ目の動作モードは、本送信機ＩＣ１００の外部から入力された高周波信号を増幅した後、外部へ出力する通常動作モードである。二つ目の動作モードは、本送信機ＩＣ１００の出荷試験時において、本発明の送信機ＩＣ１００の内部に実装された試験用発振器付き差動増幅器１１０内の試験用発振器１１２から高周波信号を生成し、生成した信号の信号レベルおよび周波数を確認することで回路が正常動作しているかを確認するための試験動作モードである。

一つ目の通常動作モード時は、実施例１内で記述したバイアス電圧端子ＶＢＩＡＳ２のバイアス電圧をＧＮＤレベルに落とし試験用発振器１１２をＯＦＦ状態とし、一方、同様に実施例１内で記述したバイアス電圧端子ＶＢＩＡＳ１のバイアス電圧は、差動増幅器１１１が正常動作する直流電圧値を印加しＯＮ状態とする。これにより送信機ＩＣは、差動増幅器１１１とＰＧＡ１２０とＰＡ１３０と接続される送信チェーンを通過することで外部入力信号を増幅し、送信機ＩＣ１００外部へ出力することが可能となる。

二つ目の試験動作モード時は、バイアス電圧端子ＶＢＩＡＳ１のバイアス電圧をＧＮＤレベルに落とし差動増幅器１１１をＯＦＦ状態とし、一方、バイアス電圧端子ＶＢＩＡＳ２のバイアス電圧は、試験用発振器１１２が正常動作する直流電圧値を印加しＯＮ状態とする。これにより、試験用発振器１１２はインダクタ１１３と容量１１４、１１５、トランジスタ等の寄生容量で決定する共振周波数にて発振信号を出力する。試験用発振器１１２で生成された高周波信号は、ＰＧＡ１２０とＰＡ１３０にて増幅された後、パワーセンサ１４０に入力され、高周波信号の信号レベルに応じた直流電圧もしくは直流電流に変換し、その直流電圧値もしくは直流電流値をモニタする。

なお、図１２では試験用発振器付き差動増幅器１１０、ＰＧＡ１２０、ＰＡ１３０、パワーセンサ１４０は一系統の構成だが、これを複数セット備え多チャンネル化することもできる。複数のセットは、同一チップ上に配置してもよいし、別チップでもよい。

図１３は、実施例８における送信機ＩＣ１００のチップレイアウト上における各ブロックの配置を模式的に示した図である。実施例１で説明したとおり、試験用発振器付き差動増幅器１１０内の差動増幅器１１１と試験用発振器１１２のトランジスタは、同等の電流駆動能力を持つことがＩＣ出荷試験時の精度を確保する上でも望ましい。そのため、差動増幅器１１１と試験用発振器１１２のレイアウト配置は図１３に示すとおり近接することが望ましい。また、差動増幅器１１１と試験用発振器１１２のトランジスタ配置は、図４で示したようなコモンセントロイドとすると、さらに試験の精度を高めることが可能となる。

本実施例によれば、送信機ＩＣ１００において、通常動作モード時において良好な雑音性能を確保でき、かつ試験用の高周波信号源を内蔵することで、外付けの高価な高周波信号源が不要となることで、ＩＣ出荷時の試験コストを抑えることが可能となる。なお、本実施例８において、実施例７に記載の試験用発振器付き差動増幅器１１０を用いることで、ＩＣ出荷時試験において、前述のＶＦＩＮＥ電圧を振ることで送信機ＩＣ１００が出力する出力電力の周波数依存性の試験も可能となり、送信機ＩＣの出荷歩留まりを向上することでさらなる低コスト化が可能となる。

図１４、１５に基づいて実施例９による受信機ＩＣについて、説明する。
図１４は、実施例９の受信機ＩＣ２００の回路構成図である。実施例９は、実施例１〜６で示した試験用発振器付き差動増幅器１１０の後段に、ＭＩＸ２２０（Ｍｉｘｅｒ：周波数変換機）と、ＩＦＡ２３０（ＩｎｔｅｒｍｅｄｉａｔｅＦｒｅｑｕｅｎｃｙＡｍｐｌｉｆｉｅｒ：中間周波数増幅器）が接続されることを特徴とする受信機ＩＣ２００である。

実施例９における受信機ＩＣは、少なくとも実施例１〜６で示した試験用発振器付き差動増幅器１１０と、試験用発振器付き差動増幅器１１０の出力信号と、受信機ＩＣ外部から供給される高周波のローカル信号をミキシングして周波数変換し中間周波数信号を生成するＭＩＸ２２０と、ＭＩＸ２２０で生成した中間周波数信号を適切な信号レベルまで増幅するＩＦＡ２３０から構成されている。受信機ＩＣ２００の入力端子ＩＮＰ、ＩＮＮは、試験用発振器付き差動増幅器１１０に接続され、前記試験用発振器付き差動増幅器１１０の出力と受信機ＩＣのローカル信号端子ＬＯはＭＩＸ２２０に接続され、ＭＩＸ２２０からの出力はＩＦＡ２３０に接続され、ＩＦＡ２３０の出力は受信機ＩＣ２００の出力端子ＯＵＴＰ、ＯＵＴＮへ接続される。

次に実施例９における回路動作について説明する。本実施例の受信機ＩＣ２００は実施例１〜８と同様に少なくとも二つの動作モードを持つ。一つ目の動作モードは、本受信機ＩＣ２００の外部から入力された高周波信号を増幅した後、ＭＩＸ２００にて前記高周波信号を中間周波数へダウンコンバードし、ＩＦＡ２３０で増幅した中間周波数帯信号を外部へ出力する通常動作モードである。二つ目の動作モードは、本受信機ＩＣ２００の出荷試験時において、本発明の受信機ＩＣ２００の内部に実装された試験用発振器付き差動増幅器１１０内の試験用発振器１１２から高周波信号を生成し、ＭＩＸ２２０で中間周波数帯へダウンコンバートした中間周波数帯信号の信号レベルを確認することで回路が正常動作しているかを確認するための試験動作モードである。

一つ目の通常動作モード時は、実施例１内で記述したバイアス電圧端子ＶＢＩＡＳ２のバイアス電圧をＧＮＤレベルに落とし試験用発振器１１２をＯＦＦ状態とし、一方、同様に実施例１内で記述したバイアス電圧端子ＶＢＩＡＳ１のバイアス電圧は、差動増幅器１１１が正常動作する直流電圧値を印加しＯＮ状態とする。これにより受信機ＩＣ２００は、差動増幅器１１１とＭＩＸ２２０とＩＦＡ２３０と接続される受信チェーンを通過することで外部入力信号を増幅し、受信機ＩＣ２００外部へ出力することが可能となる。

二つ目の試験動作モード時は、前記バイアス電圧端子ＶＢＩＡＳ１のバイアス電圧をＧＮＤレベルに落とし差動増幅器１１１をＯＦＦ状態とし、一方、前記バイアス電圧端子ＶＢＩＡＳ２のバイアス電圧は、試験用発振器１１２が正常動作する直流電圧値を印加しＯＮ状態とする。これにより、試験用発振器１１２はインダクタ１１３と容量１１４、１１５、トランジスタ等の寄生容量で決定する共振周波数にて発振信号を出力する。試験用発振器１１２で生成された高周波信号は、ＭＩＸ２２０にて中間周波数帯信号にダウンコンバートされ、ＩＦＡ２３０にて増幅された後、受信機ＩＣ２００の出力端子ＯＵＴＰ、ＯＵＴＮにおける中間周波数帯信号の信号レベルをモニタする。上記中間周波数帯信号は、上記の試験用発振器１１２で生成した高周波信号の周波数と比較すると十分に低いため高価な測定器を必要とせずに、その信号レベルを測定することができる。

なお、図１４では試験用発振器付き差動増幅器１１０、ＭＩＸ２２０、ＩＦＡ２３０は一系統の構成だが、これを複数セット備え多チャンネル化することもできる。複数のセットは、同一チップ上に配置してもよいし、別チップでもよい。

図１５は、実施例９における受信機ＩＣ２００のチップレイアウト上における各ブロックの配置を模式的に示した図である。実施例１で説明したとおり、試験用発振器付き差動増幅器１１０内の差動増幅器１１１と試験用発振器１１２のトランジスタは、同等の電流駆動能力を持つことがＩＣ出荷試験時の精度を確保する上でも望ましい。そのため、差動増幅器１１１と試験用発振器１１２のレイアウト配置は図１５に示すとおり近接することが望ましい。また、差動増幅器１１１と試験用発振器１１２のトランジスタ配置は、図４で示したようなコモンセントロイド構造とすると、さらに試験の精度を高めることが可能となる。

本実施例によれば、受信機ＩＣ２００において、通常動作モード時において良好な雑音性能を確保でき、かつ試験用の高周波信号源を内蔵することで、外付けの高価な高周波信号源が不要となることで、ＩＣ出荷時の試験コストを抑えることが可能となる。なお、本実施例９において、実施例７に記載の試験用発振器付き差動増幅器１１０を用いることで、
入力段の電力整合と雑音整合を同時に取ることが可能となるため、実施例１〜５の試験用発振器付き差動増幅器１１０と比較して雑音性能を向上させることが可能となる。

図１６に基づいて実施例１０による送受信機ＩＣについて、説明する。
実施例１０における送受信機ＩＣ１０は、送信ブロック１００、受信ブロック２００、ＳＹＮＴＨ３１０から構成されている。

受信ブロック２００は、少なくとも実施例１〜６で示した試験用発振器付き差動増幅器１１０と、試験用発振器付き差動増幅器１１０の出力信号と、送受信機ＩＣ３００内部のＳＹＮＴＨ３１０から供給される高周波のローカル信号をミキシングして周波数変換し中間周波数信号を生成するＭＩＸ２２０と、ＭＩＸ２２０で生成した中間周波数信号を適切な信号レベルまで増幅するＩＦＡ２３０から構成される。

送信ブロック１００は、入力差動増幅器１５０と、回路利得を任意に制御可能なＰＧＡ１２０と、ＩＣ外部の送信アンテナを駆動するための電力を出力するＰＡ１３０と、ＰＡ１２０の高周波出力信号をその出力信号レベルに比例した直流電圧もしくは直流電流を出力するパワーセンサ１４０から構成される。

ＳＹＮＴＨ３１０（周波数シンセサイザ）は、通常動作モード時に送信ブロックと受信ブロック内のＭＩＸ２２０に高周波信号を供給する。

送受信機ＩＣ１０内のＳＹＮＴＨ３１０の出力は、送信ブロック１００の入力差動増幅器１５０と、受信ブロックのＭＩＸ２２０に接続される。送信ブロック１００において、入力差動増幅器１５０の出力はＰＧＡ１２０に接続され、ＰＧＡ１２０から出力はＰＡ１３０に接続され、ＰＡ１３０の出力はパワーセンサ１４０と送受信機ＩＣ１０の送信出力端子ＴＸＯＵＴＰ、ＴＸＯＵＴＮに接続される。一方、受信ブロック２００においては、送受信機ＩＣ１０の入力端子ＲＸＩＮＰ、ＲＸＩＮＮは、試験用発振器付き差動増幅器１１０に接続され、前記試験用発振器付き差動増幅器１１０の出力とＳＹＮＴＨ３１０のローカル信号はＭＩＸ２２０に接続され、ＭＩＸ２２０からの出力はＩＦＡ２３０に接続され、ＩＦＡ２３０の出力は送受信機ＩＣ１０の出力端子ＩＦＯＵＴＰ、ＩＦＯＵＴＮへ接続される。

次に実施例１０における回路動作について説明する。本実施例の送受信機ＩＣ１０は実施例１〜９と同様に少なくとも二つの動作モードを持つ。一つ目の動作モードは、送信ブロック１００においては、ＳＹＮＴＨ３１０から生成された高周波信号を増幅した後、外部へ出力し、受信ブロック２００においては本送受信機ＩＣ１０の外部から入力された高周波信号を増幅した後、ＭＩＸ２２０にて高周波信号を中間周波数へダウンコンバードし、ＩＦＡ２３０で増幅した中間周波数帯信号を外部へ出力する通常動作モードである。

二つ目の動作モードは、本送受信機ＩＣ１０の出荷試験時において、送信ブロック１００では、ＳＹＮＴＨ３１０から生成された高周波信号を送信チェーンで増幅し、その増幅した高周波信号の信号レベルを確認することで回路が正常動作しているかを確認し、受信ブロックにおいては、送受信機ＩＣ１０の内部に実装された試験用発振器付き差動増幅器１１０内の試験用発振器１１２から高周波信号を生成し、ＭＩＸ２２０で中間周波数帯へダウンコンバートした中間周波数帯信号の信号レベルを確認することで回路が正常動作しているかを確認するための試験動作モードである。

一つ目の通常動作モード時は、送信ブロック１００においては、ＳＹＮＴＨ３１０により供給された高周波信号を入力差動増幅器１５０とＰＧＡ１２０とＰＡ１３０と接続される送信チェーンを通過することで高周波信号を増幅し、送受信機ＩＣ１０外部へ出力する。受信ブロック２００においては、実施例１内で記述したバイアス電圧端子ＶＢＩＡＳ２のバイアス電圧をＧＮＤレベルに落とし試験用発振器１１２をＯＦＦ状態とし、一方、同様に実施例１内で記述したバイアス電圧端子ＶＢＩＡＳ１のバイアス電圧は、差動増幅器１１１が正常動作する直流電圧値を印加しＯＮ状態とする。これにより送受信機ＩＣ１０は、差動増幅器１１１とＭＩＸ２２０とＩＦＡ２３０と接続される受信チェーンを通過することで外部入力信号を増幅し、送受信機ＩＣ１０外部へ出力することが可能となる
二つ目の試験動作モード時は、送信ブロック１００においてはＳＹＮＴＨ３１０により供給された高周波信号を入力差動増幅回路１５０とＰＧＡ１２０とＰＡ１３０にて増幅された後、パワーセンサ１４０に入力され、高周波信号の信号レベルに応じた直流電圧もしくは直流電流に変換し、その直流電圧値もしくは直流電流値をモニタする。一方の受信ブロック２００においては実施例９と同様に、前記バイアス電圧端子ＶＢＩＡＳ１のバイアス電圧をＧＮＤレベルに落とし差動増幅器１１１をＯＦＦ状態とし、一方、前記バイアス電圧端子ＶＢＩＡＳ２のバイアス電圧は、試験用発振器１１２が正常動作する直流電圧値を印加しＯＮ状態とする。これにより、試験用発振器１１２はインダクタ１１３と容量１１４、１１５、トランジスタ等の寄生容量で決定する共振周波数にて発振信号を出力する。試験用発振器１１２で生成された高周波信号は、ＭＩＸ２２０にて中間周波数帯信号にダウンコンバートされ、ＩＦＡ２３０にて増幅された後、送受信機ＩＣ１０の出力端子ＯＵＴＰ、ＯＵＴＮにおける中間周波数帯信号の信号レベルをモニタする。上記中間周波数帯信号は、上記の試験用発振器１１２で生成した高周波信号の周波数と比較すると十分に低いため高価な測定器を必要とせずに、その信号レベルを測定することができる。

本実施例によれば、送受信機ＩＣ１０において、通常動作モード時において良好な雑音性能を確保でき、かつ試験用の高周波信号源を内蔵することで、外付けの高価な高周波信号源が不要となることで、ＩＣ出荷時の試験コストを抑えることが可能となる。なお、本実施例１０において、実施例７に記載の試験用発振器付き差動増幅器１１０を用いることで、入力段の電力整合と雑音整合を同時に取ることが可能となるため、実施例１〜５の試験用発振器付き差動増幅器１１０と比較して雑音性能を向上させることが可能となる。

図１７に基づいて実施例１１によるミリ波レーダモジュールについて、説明する。
実施例１１におけるミリ波レーダモジュール１は、少なくとも実施例１〜１０で示した高周波ＩＣ１１０、送信機ＩＣ１００、受信機ＩＣ２００、送受信機ＩＣ１０のいずれか一つもしくは複数と、ＢＢＩＣ４００と、送信アンテナＴＸＡＮＴ５００と、受信アンテナＲＸＡＮＴ６００から構成されている。本実施例では、送受信機ＩＣ１０と、ＢＢＩＣ４００と、送信アンテナＴＸＡＮＴ５００と、受信アンテナＲＸＡＮＴ６００から構成されるミリ波レーダモジュール１について説明を行う。

実施例１０のミリ波レーダモジュール１は、ＢＢＩＣ４００からの制御信号によって、送受信機ＩＣ１０内のＳＹＮＴＨ３１０から出力される高周波信号の変調動作を制御し、前記ＳＹＮＴＨ３１０の出力は送信ブロック１００に接続され、送信ブロック１００は入力された高周波信号の電力増幅を行い、送信アンテナ５００に接続し、送信アンテナ５００は入力された高周波信号を空間に放射する。受信アンテナ６００によって受信した高周波信号は送受信機ＩＣ１０内の受信ブロック２００に入力され、受信ブロック２００は受信した高周波信号の増幅およびダウンコンバートを行い、ダウンコンバートした中間周波数帯信号をＢＢＩＣ４００へ出力する。ＢＢＩＣ４００では入力された中間周波数帯信号の信号処理を行い対象物の検知を行う。

本実施例によれば、実施例１〜１０で示した低コストの高周波ＩＣ１１０、送信機ＩＣ１００、受信機ＩＣ２００、送受信機ＩＣ１０を用いてミリ波レーダモジュール１を実現できるため、ミリ波レーダモジュールのコスト削減が可能となる。

本明細書において単数形で表される構成要素は、特段文脈で明らかに示されない限り、複数形を含むものとする。

本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることが可能である。また、各実施例の構成の一部について、他の実施例の構成の追加・削除・置換をすることが可能である。

１…ミリ波レーダモジュール
１０…送受信機ＩＣ
１００…送信機ＩＣ
１１０…試験用発振器付き差動増幅器
１１１…差動増幅器
１１１１、１１１２、１１１６、１１１７…バイポーラトランジスタ
１１１３、１１１４、１１１５…抵抗
１１２…試験用発振器
１１２１、１１２２…バイポーラトランジスタ
１１２３、１１２６、１１２７…抵抗
１１２４、１１２５…容量
１１３…インダクタもしくはトランスフォーマ
１１３１、１１３２…インダクタの入力端子
１１３３…インダクタの中点
１１３４、１１３５…トランスフォーマの２次側出力端子
１１４、１１５…容量もしくは可変容量
１１４１…容量
１１４２…可変容量ダイオード
１１４３…抵抗
１２０…ＰＧＡ
１３０…ＰＡ
１４０…パワーセンサ
１５０…入力差動増幅器
２００…受信機ＩＣ
２１１７、２１１８…インダクタ
２２０…Ｍｉｘｅｒ
２３０…ＩＦＡ
３１０…ＳＹＮＴＨ

Claims

少なくとも負荷インダクタと、増幅器と、発振器を有し、
前記増幅器と前記発振器は、前記負荷インダクタを共用し、
前記増幅器は前記増幅器の動作状態を活性／非活性と切り替えるための第１のバイアス電圧端子を有し、
前記発振器は前記発振器の動作状態を活性／非活性と切り替えるための第２のバイアス電圧端子を有し、
前記負荷インダクタは、第１と第２と第３の端子を具備し、前記第１と第２の端子によって高周波ＩＣの出力端子対が構成されており、前記第３の端子は電源端子と接続され、
前記増幅器は、第１のトランジスタ、第２のトランジスタを具備し、
前記第１のトランジスタのベース端子と前記第２のトランジスタのベース端子が高周波ＩＣの入力対となっており、
前記第１のトランジスタのエミッタ端子と前記第２のトランジスタのエミッタ端子同士が接続され交流接地となっており、
前記第１のトランジスタのコレクタ端子は前記負荷インダクタの第１の端子と接続され、
前記第２のトランジスタのコレクタ端子は前記負荷インダクタの第２の端子と接続され、
前記第１のトランジスタのベース端子と前記第２のトランジスタのベース端子には、前記第１のバイアス電圧端子が接続され、
前記発振器は、第３と第４のトランジスタと、第１と第２の容量素子を具備し、
前記第３のトランジスタと前記第４のトランジスタのエミッタ端子同士が接続され高周波接地となっており、
前記第３のトランジスタのコレクタ端子は前記負荷インダクタの第１の端子と接続されるとともに、前記第１の容量素子を介して前記第４のトランジスタのベース端子に接続され、前記第４のトランジスタのコレクタ端子は前記負荷インダクタの第２の端子と接続されるとともに、前記第２の容量素子を介して前記第３のトランジスタのベース端子に接続されることで正帰還ループを形成し、
前記第３のトランジスタのベース端子と前記第４のトランジスタのベース端子には、前記第２のバイアス電圧端子が接続され、
前記増幅器の第１のトランジスタおよび第２のトランジスタと、前記発振器の第３のトランジスタと第４のトランジスタとは、同等の電流駆動能力を有することを特徴とする高周波ＩＣ。
請求項１に記載の高周波ＩＣにおいて、
前記増幅器を動作状態とし前記発振器を非活性状態とする通常動作モード時は、
前記第２のバイアス電圧端子のバイアス電圧をＧＮＤレベルに落とし前記発振器をＯＦＦ状態とし、一方、前記第１のバイアス電圧端子のバイアス電圧は、前記増幅器が正常動作する直流電圧値を印加しＯＮ状態とし、
前記発振器を動作状態とし前記増幅器を非活性状態とする試験動作モード時は、
前記第１のバイアス電圧端子のバイアス電圧をＧＮＤレベルに落とし前記増幅器をＯＦＦ状態とし、一方、前記第２のバイアス電圧端子のバイアス電圧は、前記発振器が正常動作する直流電圧値を印加しＯＮ状態とすることを特徴とする高周波ＩＣ。
少なくとも負荷インダクタと、増幅器と、発振器を有し、
前記増幅器と前記発振器は、前記負荷インダクタを共用し、
前記増幅器は前記増幅器の動作状態を活性／非活性と切り替えるための第１のバイアス電圧端子を有し、
前記発振器は前記発振器の動作状態を活性／非活性と切り替えるための第２のバイアス電圧端子を有し、
前記負荷インダクタは、第１と第２と第３と第４と第５の端子を持つトランスフォーマであり、
前記第１の端子と前記第２の端子間で１次側のインダクタを形成し、
前記第４の端子と前記第５の端子間で２次側のインダクタを形成し、
前記第３の端子は電源端子と接続され、
前記第４の端子と前記第５の端子によって高周波ＩＣの出力端子対が構成され、
前記増幅器は、第１のトランジスタ、第２のトランジスタを具備し、
前記第１のトランジスタのベース端子と前記第２のトランジスタのベース端子が高周波ＩＣの入力対となっており、
前記第１のトランジスタのエミッタ端子と前記第２のトランジスタのエミッタ端子同士が接続され交流接地となっており、
前記第１のトランジスタのコレクタ端子は前記負荷インダクタの第１の端子と接続され、
前記第２のトランジスタのコレクタ端子は前記負荷インダクタの第２の端子と接続され、
前記第１のトランジスタのベース端子と前記第２のトランジスタのベース端子には、前記第１のバイアス電圧端子が接続され、
前記発振器は、第３と第４のトランジスタと、第１と第２の容量素子を具備し、
前記第３のトランジスタと前記第４のトランジスタのエミッタ端子同士が接続され高周波接地となっており、
前記第３のトランジスタのコレクタ端子は前記負荷インダクタの第１の端子と接続されるとともに、前記第１の容量素子を介して前記第４のトランジスタのベース端子に接続され、前記第４のトランジスタのコレクタ端子は前記負荷インダクタの第２の端子と接続されるとともに、前記第２の容量素子を介して前記第３のトランジスタのベース端子に接続されることで正帰還ループを形成し、
前記第３のトランジスタのベース端子と前記第４のトランジスタのベース端子には、前記第２のバイアス電圧端子が接続され、
前記増幅器の第１のトランジスタおよび第２のトランジスタと、前記発振器の第３のトランジスタと第４のトランジスタとは、同等の電流駆動能力を有することを特徴とする高周波ＩＣ。
少なくとも負荷インダクタと、増幅器と、発振器を有し、
前記増幅器と前記発振器は、前記負荷インダクタを共用し、
前記増幅器は前記増幅器の動作状態を活性／非活性と切り替えるための第１のバイアス電圧端子を有し、
前記発振器は前記発振器の動作状態を活性／非活性と切り替えるための第２のバイアス電圧端子を有し、
前記負荷インダクタは、第１と第２と第３の端子を具備し、前記第１と第２の端子によって高周波ＩＣの出力端子対が構成されており、前記第３の端子は電源端子と接続され、
前記増幅器は、第１のトランジスタ、第２のトランジスタを具備し、
前記増幅器は、さらに第５のトランジスタ、第６のトランジスタを具備し、
前記第１のトランジスタのベース端子と前記第２のトランジスタのベース端子が高周波ＩＣの入力対となっており、
前記第１のトランジスタのエミッタ端子と前記第２のトランジスタのエミッタ端子同士が接続され交流接地となっており、
前記第１のトランジスタのコレクタ端子は前記第５のトランジスタのエミッタ端子に接続し、
前記第２のトランジスタのコレクタ端子は前記第６のトランジスタのエミッタ端子に接続し、
前記第５と第６のトランジスタのベース端子は電源端子と接続され、
前記第５のトランジスタのコレクタ端子は前記負荷インダクタの第１の端子と接続され、
第６のトランジスタのコレクタ端子は前記負荷インダクタの第２の端子と接続され、
前記第１のトランジスタのベース端子と前記第２のトランジスタのベース端子には、前記第１のバイアス電圧端子が接続され、
前記発振器は、第３と第４のトランジスタと、第１と第２の容量素子を具備し、
前記第３のトランジスタと前記第４のトランジスタのエミッタ端子同士が接続され高周波接地となっており、
前記第３のトランジスタのコレクタ端子は前記負荷インダクタの第１の端子と接続されるとともに、前記第１の容量素子を介して前記第４のトランジスタのベース端子に接続され、前記第４のトランジスタのコレクタ端子は前記負荷インダクタの第２の端子と接続されるとともに、前記第２の容量素子を介して前記第３のトランジスタのベース端子に接続されることで正帰還ループを形成し、
前記第３のトランジスタのベース端子と前記第４のトランジスタのベース端子には、前記第２のバイアス電圧端子が接続され、
前記増幅器の第１のトランジスタおよび第２のトランジスタと、前記発振器の第３のトランジスタと第４のトランジスタとは、同等の電流駆動能力を有することを特徴とする高周波ＩＣ。
少なくとも負荷インダクタと、増幅器と、発振器を有し、
前記増幅器と前記発振器は、前記負荷インダクタを共用し、
前記増幅器は前記増幅器の動作状態を活性／非活性と切り替えるための第１のバイアス電圧端子を有し、
前記発振器は前記発振器の動作状態を活性／非活性と切り替えるための第２のバイアス電圧端子を有し、
前記負荷インダクタは、第１と第２と第３と第４と第５の端子を持つトランスフォーマであり、
前記第１の端子と第２の端子間で１次側のインダクタを形成し、
前記第４と第５の端子間で２次側のインダクタを形成し、
前記第３の端子は電源端子と接続され、
前記第４と前記第５の端子によって高周波ＩＣの出力端子対が構成され、
前記増幅器は、第１のトランジスタ、第２のトランジスタを具備し、
前記増幅器は、さらに第５のトランジスタ、第６のトランジスタを具備し、
前記第１のトランジスタのベース端子と前記第２のトランジスタのベース端子が高周波ＩＣの入力対となっており、
前記第１のトランジスタのエミッタ端子と前記第２のトランジスタのエミッタ端子同士が接続され交流接地となっており、
前記第１のトランジスタのコレクタ端子は前記第５のトランジスタのエミッタ端子に接続し、
前記第２のトランジスタのコレクタ端子は前記第６のトランジスタのエミッタ端子に接続し、
前記第５と第６のトランジスタのベース端子は電源端子と接続され、
前記第５のトランジスタのコレクタ端子は前記負荷インダクタの第１の端子と接続され、
前記第６のトランジスタのコレクタ端子は前記負荷インダクタの第２の端子と接続され、
前記第１のトランジスタのベース端子と前記第２のトランジスタのベース端子には、前記第１のバイアス電圧端子が接続され、
前記発振器は、第３と第４のトランジスタと、第１と第２の容量素子を具備し、
前記第３のトランジスタと前記第４のトランジスタのエミッタ端子同士が接続され高周波接地となっており、
前記第３のトランジスタのコレクタ端子は前記負荷インダクタの第１の端子と接続されるとともに、前記第１の容量素子を介して前記第４のトランジスタのベース端子に接続され、前記第４のトランジスタのコレクタ端子は前記負荷インダクタの第２の端子と接続されるとともに、前記第２の容量素子を介して前記第３のトランジスタのベース端子に接続されることで正帰還ループを形成し、
前記第３のトランジスタのベース端子と前記第４のトランジスタのベース端子には、前記第２のバイアス電圧端子が接続され、
前記増幅器の第１のトランジスタおよび第２のトランジスタと、前記発振器の第３のトランジスタと第４のトランジスタとは、同等の電流駆動能力を有することを特徴とする高周波ＩＣ。
請求項１に記載の高周波ＩＣにおいて、
第１と第２の可変容量を具備し、
前記第１と第２の可変容量はそれぞれ第１と第２の端子を有し、
前記第１の可変容量の第１の端子は前記負荷インダクタの第１の端子に接続し、
前記第２の可変容量の第１の端子は前記負荷インダクタの第２の端子に接続し、
前記第１と第２の可変容量のそれぞれの第２の端子は周波数制御用電源端子に接続されることを特徴とする高周波ＩＣ。
請求項１に記載の高周波ＩＣにおいて、
第２のインダクタと第３のインダクタを有し、
前記増幅器の第１のトランジスタのエミッタ端子と第２のトランジスタのエミッタ端子はそれぞれ第２のインダクタと第３のインダクタを介して接続され交流接地となることを特徴とする高周波ＩＣ。
負荷インダクタと、増幅器と、発振器と、パワーセンサを有し、
前記増幅器の出力端子に前記パワーセンサが接続され、
前記増幅器の負荷側に前記負荷インダクタが接続され、
前記発振器の出力側に前記負荷インダクタが接続され、
前記増幅器は前記増幅器の動作状態を活性／非活性と切り替えるための第１のバイアス電圧端子を有し、
前記発振器は前記発振器の動作状態を活性／非活性と切り替えるための第２のバイアス電圧端子を有し、
試験動作モード時は前記増幅器を非活性状態かつ前記発振器を活性化し、
通常動作モード時は前記増幅器を活性状態かつ前記発振器を非活性とするように制御可能であり、
前記負荷インダクタは、第１と第２と第３の端子を具備し、前記第１と第２の端子によって高周波ＩＣの出力端子対が構成されており、前記第３の端子は電源端子と接続され、
前記増幅器は、第１のトランジスタ、第２のトランジスタを具備し、
前記第１のトランジスタのベース端子と前記第２のトランジスタのベース端子が高周波ＩＣの入力対となっており、
前記第１のトランジスタのエミッタ端子と前記第２のトランジスタのエミッタ端子同士が接続され交流接地となっており、
前記第１のトランジスタのコレクタ端子は前記負荷インダクタの第１の端子と接続され、
前記第２のトランジスタのコレクタ端子は前記負荷インダクタの第２の端子と接続され、
前記第１のトランジスタのベース端子と前記第２のトランジスタのベース端子には、前記第１のバイアス電圧端子が接続され、
前記発振器は、第３と第４のトランジスタと、第１と第２の容量素子を具備し、
前記第３のトランジスタと前記第４のトランジスタのエミッタ端子同士が接続され高周波接地となっており、
前記第３のトランジスタのコレクタ端子は前記負荷インダクタの第１の端子と接続されるとともに、前記第１の容量素子を介して前記第４のトランジスタのベース端子に接続され、前記第４のトランジスタのコレクタ端子は前記負荷インダクタの第２の端子と接続されるとともに、前記第２の容量素子を介して前記第３のトランジスタのベース端子に接続されることで正帰還ループを形成し、
前記第３のトランジスタのベース端子と前記第４のトランジスタのベース端子には、前記第２のバイアス電圧端子が接続され、
前記増幅器の第１のトランジスタおよび第２のトランジスタと、前記発振器の第３のトランジスタと第４のトランジスタとは、同等の電流駆動能力を有することを特徴とする高周波ＩＣ。
請求項８に記載の高周波ＩＣにおいて、該高周波ＩＣは送信機ＩＣを構成し、
さらに可変利得増幅器と、電力増幅器と、パワーセンサを備え、
前記高周波ＩＣの入力端子は前記増幅器に接続され、
前記増幅器の出力端子は前記可変利得増幅器に接続され、
前記可変利得増幅器の出力端子は前記電力増幅器に接続され、
前記電力増幅器の出力端子は前記送信機ＩＣの出力端子となるとともに前記パワーセンサに接続され、送信装置の少なくとも一部を構成することを特徴とする高周波ＩＣ。
請求項８に記載の高周波ＩＣにおいて、該高周波ＩＣは受信機ＩＣを構成し、
さらに周波数変換器と、中間周波数増幅器と、を備え、
前記高周波ＩＣの入力端子は前記増幅器に接続され、
前記増幅器の出力端子は前記周波数変換器に接続され、
前記周波数変換器によって周波数変換された後に前記中間周波数増幅器に接続され、
前記中間周波数増幅器によって増幅された信号は前記受信機ＩＣの出力端子に接続され、受信装置の少なくとも一部を構成することを特徴とする高周波ＩＣ。
請求項８記載の高周波ＩＣにおいて、
周波数生成を行う周波数生成ブロックと、
前記発振器と、前記増幅器と、周波数変換器と、中間周波数増幅器を有する受信ブロックと、
入力増幅器と、可変利得増幅器と、電力増幅器と、パワーセンサを有する送信ブロックを具備し、
前記周波数生成ブロックで生成された高周波信号は、前記送信ブロックの入力増幅器と、前記受信ブロックの周波数変換器のＬＯ端子に接続され、
前記送信ブロックでは、
前記周波数生成ブロックから入力された高周波信号を、前記入力増幅器で増幅した後に前記可変利得増幅器に入力し、
前記可変利得増幅器の出力端子は前記電力増幅器に接続され、
前記電力増幅器の出力端子は前記送信ブロックの出力端子となるとともに前記パワーセンサに接続され、
前記受信ブロックでは、
前記受信ブロックの入力端子は、前記増幅器に接続され、
前記増幅器の出力端子は前記周波数変換器に接続され、
前記周波数変換器によって周波数変換された信号は前記中間周波数増幅器に入力され、
前記中間周波数増幅器によって増幅された信号を前記受信ブロックの出力端子に接続し、送受信装置の少なくとも一部を構成することを特徴とする高周波ＩＣ。
高周波ＩＣを搭載する無線通信用モジュールであって、
前記高周波ＩＣは、
負荷インダクタと、増幅器と、試験用発振器を有し、
前記増幅器と前記試験用発振器は、前記増幅器と前記試験用発振器の出力側に接続されている前記負荷インダクタを共用し、
前記増幅器は前記増幅器の動作状態を活性／非活性と切り替えるための第１のバイアス電圧端子を有し、
前記試験用発振器は前記試験用発振器の動作状態を活性／非活性と切り替えるための第２のバイアス電圧端子を有し、
前記負荷インダクタは、第１と第２と第３の端子を具備し、前記第１と第２の端子によって高周波ＩＣの出力端子対が構成されており、前記第３の端子は電源端子と接続され、
前記増幅器は、第１のトランジスタ、第２のトランジスタを具備し、
前記第１のトランジスタのベース端子と前記第２のトランジスタのベース端子が高周波ＩＣの入力対となっており、
前記第１のトランジスタのエミッタ端子と前記第２のトランジスタのエミッタ端子同士が接続され交流接地となっており、
前記第１のトランジスタのコレクタ端子は前記負荷インダクタの第１の端子と接続され、
前記第２のトランジスタのコレクタ端子は前記負荷インダクタの第２の端子と接続され、
前記第１のトランジスタのベース端子と前記第２のトランジスタのベース端子には、前記第１のバイアス電圧端子が接続され、
前記試験用発振器は、第３と第４のトランジスタと、第１と第２の容量素子を具備し、
前記第３のトランジスタと前記第４のトランジスタのエミッタ端子同士が接続され高周波接地となっており、
前記第３のトランジスタのコレクタ端子は前記負荷インダクタの第１の端子に接続されるとともに、前記第１の容量素子を介して前記第４のトランジスタのベース端子に接続され、前記第４のトランジスタのコレクタ端子は前記負荷インダクタの第２の端子に接続されるとともに、前記第２の容量素子を介して前記第３のトランジスタのベース端子に接続されることで正帰還ループを形成し、
前記第３のトランジスタのベース端子と前記第４のトランジスタのベース端子には、前記第２のバイアス電圧端子が接続され、
前記増幅器の第１のトランジスタおよび第２のトランジスタと、前記試験用発振器の第３のトランジスタと第４のトランジスタとは、同等の電流駆動能力を有しており、
前記増幅器と前記試験用発振器は、モード切り替え信号により通常動作中には前記増幅器が動作し、試験中には前記試験用発振器が動作するように制御されることを特徴とする無線通信用モジュール。
請求項１２記載の無線通信用モジュールにおいて、
前記高周波ＩＣは、送信用ＩＣの一部を構成し、
さらに可変利得増幅器と、電力増幅器と、パワーセンサを備え、
前記高周波ＩＣの入力端子は前記増幅器に接続され、
前記増幅器の出力端子は前記可変利得増幅器に接続され、
前記可変利得増幅器の出力端子は前記電力増幅器に接続され、
前記電力増幅器の出力端子は前記送信用ＩＣの出力端子となるとともに前記パワーセンサに接続された高周波ＩＣであるか、
あるいは、
前記高周波ＩＣは、受信用ＩＣの一部を構成し、
さらに周波数変換器と、中間周波数増幅器と、を備え、
前記高周波ＩＣの入力端子は前記増幅器に接続され、
前記増幅器の出力端子は前記周波数変換器に接続され、
前記周波数変換器によって周波数変換された後に前記中間周波数増幅器に接続され、
前記中間周波数増幅器によって増幅された信号は前記受信用ＩＣの出力端子に接続された高周波ＩＣであり、
前記無線通信用モジュールは、
前記送信用ＩＣと受信用ＩＣのうちの一方を搭載するか、
あるいは、前記送信用ＩＣと受信用ＩＣの両方を搭載するか、
あるいは、前記送信用ＩＣと受信用ＩＣを一体化した送受信用ＩＣを搭載する、無線通信用モジュール。
請求項１２記載の無線通信用モジュールにおいて、
前記増幅器を動作状態とし前記試験用発振器を非活性状態とする通常動作モード時は、
前記第２のバイアス電圧端子のバイアス電圧をＧＮＤレベルに落とし前記試験用発振器をＯＦＦ状態とし、一方、前記第１のバイアス電圧端子のバイアス電圧は、前記増幅器が正常動作する直流電圧値を印加しＯＮ状態とし、
前記試験用発振器を動作状態とし前記増幅器を非活性状態とする試験動作モード時は、
前記第１のバイアス電圧端子のバイアス電圧をＧＮＤレベルに落とし前記増幅器をＯＦＦ状態とし、一方、前記第２のバイアス電圧端子のバイアス電圧は、前記試験用発振器が
正常動作する直流電圧値を印加しＯＮ状態とすることを特徴とする無線通信用モジュール。
請求項１２記載の無線通信用モジュールにおいて、
前記高周波ＩＣはさらにパワーセンサを有し、
前記試験中には、前記試験用発振器から生成された高周波信号を前記パワーセンサにより、前記高周波信号の信号レベルに応じた直流電圧もしくは直流電圧に変換することを特徴とする無線通信用モジュール。