[go: up one dir, main page]

JP6475260B2 - 物体を洗浄するための装置 - Google Patents

物体を洗浄するための装置 Download PDF

Info

Publication number
JP6475260B2
JP6475260B2 JP2016559391A JP2016559391A JP6475260B2 JP 6475260 B2 JP6475260 B2 JP 6475260B2 JP 2016559391 A JP2016559391 A JP 2016559391A JP 2016559391 A JP2016559391 A JP 2016559391A JP 6475260 B2 JP6475260 B2 JP 6475260B2
Authority
JP
Japan
Prior art keywords
substrate
electrode
voltage
support
resistive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016559391A
Other languages
English (en)
Other versions
JP2017518523A (ja
Inventor
デル ウィルク，ロナルド ヴァン
デル ウィルク，ロナルド ヴァン
ジャン グーフイス，ゲル−ヴィム
ジャン グーフイス，ゲル−ヴィム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Netherlands BV
Original Assignee
ASML Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML Netherlands BV filed Critical ASML Netherlands BV
Publication of JP2017518523A publication Critical patent/JP2017518523A/ja
Application granted granted Critical
Publication of JP6475260B2 publication Critical patent/JP6475260B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70908—Hygiene, e.g. preventing apparatus pollution, mitigating effect of pollution or removing pollutants from apparatus
    • G03F7/70925—Cleaning, i.e. actively freeing apparatus from pollutants, e.g. using plasma cleaning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/707—Chucks, e.g. chucking or un-chucking operations or structural details
    • G03F7/70708—Chucks, e.g. chucking or un-chucking operations or structural details being electrostatic; Electrostatically deformable vacuum chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Atmospheric Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Environmental & Geological Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Cleaning In General (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

関連出願への相互参照
[0001] 本願は、２０１４年４月９日に出願した欧州特許出願第１４１６４０４３．３号の優先権を主張し、その全体を本願に参考として組み込む。
[0002] 本発明は、物体、例えば、静電クランプによって保持される物体を洗浄するための装置及び方法、並びに上記の装置を含むリソグラフィ装置に関する。
[0003] リソグラフィ装置は、所望のパターンを基板上に付与するように構築された機械である。リソグラフィ装置は、例えば、集積回路（ＩＣ）の製造に用いることができる。リソグラフィ装置は、例えば、パターニングデバイス（例えば、マスク）から、基板上に設けられた放射感応性材料（レジスト）層上にパターンを投影することができる。
[0004] パターンを基板上に投影するためにリソグラフィ装置に用いられる放射の波長は、当該基板上に形成することができるフィーチャの最小サイズを決定する。４〜２０ｎｍの範囲内の波長を有する電磁放射であるＥＵＶ放射を用いるリソグラフィ装置は、従来のリソグラフィ装置（例えば、１９３ｎｍの波長を有する電磁放射を用いるリソグラフィ装置）のものより小さいフィーチャを基板上に形成するために用いることができる。
[0005] 静電クランプは、特定の波長、例えばＥＵＶで動作するリソグラフィ装置で使用することができる。なぜなら、これらの波長では、リソグラフィ装置の特定の領域は真空条件下で動作するからである。静電クランプは、マスク又は基板（ウェーハ）などの物体を、マスクテーブル又はウェーハテーブルなどの物体サポートにそれぞれ静電的にクランプ（すなわち、保持）するために設けられてよい。
[0006] 静電クランプに印加される電圧は多量になり得る。例えば、電圧はキロボルトの大きさになり得る。従来、絶縁バリアが静電クランプの電極の上に配置され、この絶縁バリアは、基板などの物体を、電極に印加される電圧から絶縁するように作用する。
[0007] 例えば、従来技術の１つ以上の問題（本明細書中で特定されているか又は他で特定されているかに関わらず）を除去又は軽減する装置及び方法を提供することが望ましい。
[0008] 本発明の第１態様によると、物体を洗浄するための装置が提供され、この装置は、物体を支持するための物体サポートと、物体が物体サポート上に配置されているときに物体の第１表面を低圧にさらすための低圧チャンバと、物体が物体サポート上に配置されているときに物体の第１表面に近接すると共に第１表面から切り離されて配置された電極であって、物体の第１表面に近接した物体サポートの表面と電気通信している、電極と、電極と物体との間に電圧を印加し、それによって物体と電極との間に放電を発生させるように配置された電源とを備える。
[0009] 物体と電極との間の放電（例えば、放電）の発生は、物体の表面上の小さい粒子又はかき傷を修正又は除去し、それによってその粒子又はかき傷は、物体が静電クランプによって続けてクランプされたときに電子エミッタとして機能しない。この物体の表面の洗浄及び結果の電子放出の減少は、静電クランプでのあらゆる電荷蓄積を減速させる。この電荷蓄積の速度の低下は、クランプに対するメンテナンス動作間の期間を増大させると共にクランプ性能（例えば、クランプ力の均一性）を高めることができる。
[0010] 物体サポートの表面と電気通信している電極は、物体の表面から放出されて物体サポートの表面に入射するあらゆる電子を、表面が絶縁表面であった場合のように（例えば、従来の静電クランプの場合のように）補足するのではなく、物体サポートの表面から運び出されることを可能にする。
[0011] 物体サポートは、物体をチャンバ内で支持するように配置されてよい。
[0012] 電極には、物体の第１表面に近接した物体サポートの表面上で抵抗層が設けられてよい。
[0013] 抵抗層を設けることは、電子が物体サポートの表面から運び出されることを確実にしながら、物体と電極との間に流れることができる瞬時の電流を物体に損害を与えないレベルに制限する。
[0014] 抵抗層は、約１０５Ωより大きい抵抗を有してよい。
[0015] 抵抗層は、約１０１２Ωより小さい抵抗を有してよい。
[0016] 抵抗層は、約１０６Ω・ｍより大きい抵抗率を有してよい。
[0017] 抵抗層は、約１０１４Ω・ｍより小さい抵抗率を有してよい。
[0018] 電圧の大きさは、約２００Ｖより大きくてよい。
[0019] 電圧の大きさは、約１０００Ｖより小さくてよい。
[0020] 物体が物体サポート上に配置されているときの物体サポートと物体の第１表面との間の離隔距離は、約５ｍｍより大きくてよい。
[0021] 物体が物体サポート上に配置されているときの物体サポートと物体の第１表面との間の離隔距離は、約２０ｍｍより小さくてよい。
[0022] 装置は第２電極をさらに含んでよく、電源は、第１電極と物体との間に第１電圧を印加し、第２電極と物体との間に第２電圧を印加するように配置される。
[0023] 第２電圧は、第１電圧とは反対の符号を有してよい。
[0024] 第２電圧は、第１電圧と実質的に等しい大きさを有してよい。
[0025] 低圧は、約１００ｍｂａｒより小さくてよい。
[0026] 低圧は、約１ｍｂａｒより大きくてよい。
[0027] 本発明の第２態様によると、本発明の第１態様による装置を含むリソグラフィツールが提供される。
[0028] 低圧チャンバはリソグラフィツールのロードロックであってよい。
[0029] 本発明の第３態様によると、物体を洗浄する方法が提供され、この方法は、洗浄される物体を提供することと、物体を支持することと、洗浄される物体の第１表面を低圧にさらすことと、物体の第１表面に近接すると共に第１表面から切り離された電極を提供することと、物体と電極との間に放電を発生させるように電極と物体との間に電圧を印加することと、電極と物体の第１表面との間に電流路を提供することとを含む。
[0030] 本発明の一態様に関連して記載した特徴及び利点は、本発明の他の態様と用いることができる。
[0031] 本発明のいくつかの実施形態を、単なる例として、添付の概略図を参照して以下に説明する。
図１は、本発明のある実施形態によるリソグラフィ装置及び放射源を含むリソグラフィシステムを示す。 図２は、リソグラフィ装置の一部をより詳細に示す。 図３は、本発明のある実施形態による装置を示す。 図４は、本発明のある実施形態による装置を示す。
[0032] 図１は、本発明の一実施形態による、物体を洗浄するための装置を含むリソグラフィシステムを示している。リソグラフィシステムは、放射源ＳＯ及びリソグラフィ装置ＬＡを含む。放射源ＳＯは、極端紫外線（ＥＵＶ）放射ビームＢを生成するように構成される。リソグラフィ装置ＬＡは、照明システムＩＬと、パターニングデバイスＭＡ（例えば、マスク）を支持するように構成されたサポート構造ＭＴと、投影システムＰＳと、基板Ｗを支持するように構成された基板テーブルＷＴとを備える。照明システムＩＬは、放射ビームＢがパターニングデバイスＭＡに入射する前にその放射ビームＢを調整するように構成される。投影システムは、（マスクＭＡによってパターン形成された）放射ビームＢを基板Ｗ上に投影するように構成される。基板Ｗは、既に形成されたパターンを含んでよい。この場合、リソグラフィ装置は、パターン形成された放射ビームＢを、既に基板Ｗ上に形成されたパターンと位置合わせさせる。
[0033] 放射源ＳＯ、照明システムＩＬ及び投影システムＰＳは全て、外部環境から離されるように構築及び配置されてよい。大気圧（例えば、水素）より低い圧力のガスを放射源ＳＯ内に提供してもよい。真空を照明システムＩＬ及び/又は投影システムＰＳ内に提供してもよい。大気圧よりはるかに低い圧力の少量のガス（例えば、水素）を照明システムＩＬ及び/又は投影システムＰＳ内に提供してもよい。
[0034] 図１に示す放射源ＳＯは、レーザ生成プラズマ（ＬＰＰ）源と呼ばれるタイプのものである。例えばＣＯ２レーザであるレーザ１は、レーザビーム２を介して、燃料エミッタ３から提供されるスズ（Ｓｎ）などの燃料にエネルギーを付与するように配置される。以下の記載ではスズと称しているが、あらゆる適切な燃料を使用してもよい。燃料は、例えば、液状であってよく、また、金属又は合金であってもよい。燃料エミッタ３は、例えば、小滴の形態のスズを、プラズマ形成領域４に向かう軌跡に沿って誘導するように構成されたノズルを含んでよい。レーザビーム２は、プラズマ形成領域４におけるスズに入射する。スズへのレーザエネルギーの付与は、プラズマ形成領域４においてプラズマ７を生成する。ＥＵＶ放射を含む放射が、プラズマのイオンの脱励起及び再結合中にプラズマ７から放出される。
[0035] ＥＵＶ放射は、近法線入射放射コレクタ５（より一般的には、法線入射放射コレクタと呼ぶこともある）によって収集及び合焦される。コレクタ５は、ＥＵＶ放射（例えば、１３．５ｎｍなどの所望の波長を有するＥＵＶ放射）を反射させるように配置された多層構造を有してよい。コレクタ５は、２つの楕円の焦点を有する楕円形の構成を有してよい。以下に記述するように、第１焦点はプラズマ形成領域４にあり、第２焦点は中間焦点６にあってもよい。
[0036] レーザ１は放射源ＳＯと別個であってもよい。そのような場合、レーザビーム２は、レーザ１から放射源ＳＯへ、例えば、適切な誘導ミラー及び/又はビームエキスパンダ、及び/又は他の光学部品を含むビームデリバリシステムＢＤ（図示せず）を使って送られる。レーザ１及び放射源ＳＯはともに、放射システムとみなされてよい。
[0037] コレクタ５によって反射された放射は放射ビームＢを形成する。放射ビームＢは点６で合焦され、照明システムＩＬのための仮想放射源として機能するプラズマ形成領域４の像を形成する。放射ビームＢが合焦される点６を中間焦点と呼ぶことができる。放射源ＳＯは、中間焦点６が放射源の閉鎖構造９内の開口８に又はその近くに配置されるように構成される。
[0038] 放射ビームＢは、放射源ＳＯから、放射ビームを調整するように構成された照明システムＩＬ内へと送られる。照明システムＩＬは、ファセット視野ミラーデバイス１０及びファセット瞳ミラーデバイス１１を含むことができる。ファセット視野ミラーデバイス１０及びファセット瞳ミラーデバイス１１はともに、所望の断面形状及び所望の角度分布を放射ビームＢに与える。放射ビームＢは照明システムＩＬから送られ、サポート構造ＭＴに保持されたパターニングデバイスＭＡに入射する。パターニングデバイスＭＡは、放射ビームＢを反射及びパターン形成する。照明システムＩＬは、ファセット視野ミラーデバイス１０及びファセット瞳ミラーデバイス１１に加えて又はその代わりに他のミラー又はデバイスを含むこともできる。
[0039] パターニングデバイスＭＡから反射した後、パターン形成された放射ビームＢは投影システムＰＳに入る。投影システムは、放射ビームＢを基板テーブルＷＴに保持された基板Ｗ上に投影するように構成された複数のミラーを含む。投影システムＰＳは、放射ビームに減少係数を適用し、パターニングデバイスＭＡ上の対応するフィーチャより小さいフィーチャを有する像を形成することができる。例えば、減少係数４を適用してもよい。図１では投影システムＰＳは２つのミラーを有するが、投影システムはあらゆる数のミラー（例えば、６つのミラー）を含んでもよい。
[0040] 基板Ｗは、ロードロック１５を介してリソグラフィ装置ＬＡ内にロードされる。ロードロック１５は、リソグラフィ装置ＬＡ内の低圧環境へと送られるために、基板Ｗが大気圧の環境からロードされる閉鎖空間である。基板Ｗはロードロック１５内に配置され、そしてロードロック１５は密閉され、大気圧からリソグラフィ装置ＬＡ内の圧力に等しい真空圧へとポンプ調整が行われる。基板Ｗは次いで基板テーブルＷＴへと移動される。ロードロック１５は、均圧化中に基板を支持する基板サポート１６を含む。
[0041] 図２は、基板テーブルＷＴの一部をより詳細に示している。基板Ｗは、静電クランプ１７によって基板テーブル上で支持及び保持される。クランプ１７は、誘電体材料から形成された誘電部１８及び電極１９を含む。複数のバール２０が誘電部１８の上面に配置される。バール２０は、誘電体材料から形成されてもよい。バール２０の上面は、基板Ｗの下面が保持される平面２１を定める。電極１９は、バール２０とは反対側にある誘電部１８の表面に設けられる。
[0042] 電極１９は、クランプ１７と基板Ｗとの間に静電クランプ力を生成するための電圧で保たれるように構成される。電圧は多量になり得る。例えば、電圧はキロボルトの大きさになり得る。基板Ｗは、電圧が電極１９に印加されたときに静電クランプ力によって平面２１で保持される。クランプ中、印加電圧、より具体的には、クランプ１７と基板Ｗとの間に確立される結果の静電フィールドは、基板Ｗとクランプ１７との間のギャップに渡って局所的な放電を引き起こし得る。この放電は、基板Ｗの下面又はクランプの上面から放出される電子の形態を有してもよい。そのようなあらゆる放電は、局所的なクランプ力における瞬時の減少へと繋がり得る。
[0043] そのようなあらゆる放出電子は、静電場によって静電クランプ１７の電極１９に向かって駆動される。しかしながら、電子は、電極１９の上に提供された誘電部１８によって電極１９への到達が妨げられる。代わりに、電子は、誘電部１８の表面で捕捉される。誘電部１８の絶縁性質が、電子が流れ出ることを防止する。したがって、そのようなあらゆる捕捉電子は、誘電部１８の表面上に残る。
[0044] 捕捉電子は、相当な期間の間、誘電部１８の表面上に残りことがあり、通常のクランプ動作によって除去されない。ウェーハがクランプされる度、電極電圧は除去及び再印加されるが、これによって捕捉電子は除去されない。したがって、捕捉電極は多数のクランプサイクルの間残る場合がある。例えば、捕捉電子は、何千ものクランプサイクルの間、クランプの表面に残り得る。
[0045] そのようなあらゆる捕捉電子の影響は、電子が捕捉される誘電体表面の領域に限局される。この影響とは、基板Ｗから電極１８に印加される電圧の効果を遮断する捕捉電荷による、当該領域において基板が受けるクランプ力の減少であり得る。あるいは、そのようなあらゆる捕捉電子は、その領域で基板が受けるクランプ力の局所的な増加をもたらし得る。当然のことながら、クランプ電圧の極性は、クランプサイクル間で逆転してもよく、これは、印加されるクランプ電圧の極性に応じて、捕捉電荷がクランプ電圧の効果を強化又は低下させることに繋がる。任意の捕捉電荷の位置は、基板の表面に渡って無作為に分散され得るあらゆる電子が放出又は受け入れられる位置に対応する。したがって、単一のクランプ動作中、クランプは、基板の表面上の電子エミッタの（１つ又は複数の）位置に対応する（１つ又は複数の）小さい領域にかなりの電荷を徐々に蓄積し得る。
[0046] さらに、通常動作では、クランプを用いて多数の基板を次から次へとクランプする。したがって、クランプは、多数の捕捉電子を多数の小さい領域に徐々に蓄積し、その表面に潜在的に重要な負電荷を蓄積する。各クランプ動作は、クランプされた基板からの電子放出という結果となり得る。蓄積された電荷の小さい領域の位置は、クランプの表面の周りに無作為に分散され、各基板は、その表面の任意の位置から電子を放出し得る。一部の基板のクランプが電子放出という結果とならないことがある一方、他の基板のクランプはかなりの量の電子放出という結果となり得る。
[0047] そのようなあらゆる捕捉電荷は、基板の取扱いに困難をもたらし得る。例えば、捕捉電荷は、不均一なクランプ効果をもたらし得る。あらゆる不均一のクランプが基板内に不均一の応力を引き起こし、基板に対する歪みという結果となり得る。さらに、基板がクランプされる前、その基板がクランプの上の位置に移動されるとき、任意の捕捉電荷が、クランプに対する基板の局所的な付着を引き起こし、基板が意図する位置に自由に移動することを妨げ、再び基板内に局所的な応力及び変形をもたらす。同様に、クランプ電圧が除去された場合、捕捉電荷は、基板をクランプに付着し続けさせ得る。
[0048] 基板内の局所的な応力及び変形は、基板に付与されるあらゆるパターンにおける歪み及び後続のアライメント誤差へと繋がり得る。例えば、既にパターンを有する基板がクランプされ、その後第２パターンが基板に付与された場合、クランプ中の基板のあらゆる歪みは、第２パターンが第１パターン上に正確に重ならなくし得る。
[0049] クランプ１７の表面から電荷を除去するために、クランプを導電性流体で洗浄することが知られている。これによって捕捉電子は運び出されるが、これはリソグラフィ装置の動作に混乱をもたらし、リソグラフィ装置からクランプを取り除くことを必要とし得る。
[0050] 基板Ｗから発生する電子放出の可能性は、基板Ｗの表面の性質及び状態に強く依存することが分かっている。特に、基板Ｗの下面にある小さな粒子又は欠陥（例えば、かき傷）は電子エミッタとして機能し、真空ギャップに渡る局所的な放電へと繋がり得る。電子放出はあらゆる材料（例えば、金属、シリコン、繊維）の粒子から生じることがあり、表面又は粒子の材料と比べて表面の形状による影響が大きい。フィールド電子放出が発生する確率は、滑らかで平坦な表面を有する基板によってかなり減少されるが、表面が鋭利なフィーチャ、例えば、小さい粒子を有する場合、その鋭利なフィーチャで電場が増強される。例えば、フィーチャのアスペクト比が１０倍高められると、電場も１０倍増強される。そのようなあらゆるフィーチャは、基板の表面に渡って無作為に分散される可能性があり、したがって、各基板上の様々な位置に現れ得る。
[0051] クランプ中に経験する状態は、例えば、約１０μｍのクランプ分離に渡る約１００Ｖ/μｍの電界強度を含み得る。さらに、鋭利なフィーチャによる電場増強係数は、例えば、２０であってよい。この状態及び電場増強の組み合わせは、約２０００Ｖ/μｍの電解強度を生成する。このような電界強度は電界電子放出へと繋がることが知られている。
[0052] 焦点問題（例えば、基板上のパターンの一部の焦点が合わない）となり得る基板内の局所的な歪み、基板の高さ問題又は非平行クランプ、及び基板の局所的な屈曲によるオーバーレイ誤差を引き起こし得る大きい粒子（例えば、＞１μｍ）を除去するためにクランプの前に基板の裏面を洗浄することが知られている。そのような洗浄は、スクラビングなどの機械的プロセスによって行うことができるが、そのような洗浄プロセスは小さい粒子を除去しない場合がある。小さい粒子は、１μｍ未満、例えば、５０ｎｍ又は１００ｎｍの寸法を有し得る粒子である。そのような小さい粒子は、大きい粒子より強く表面に付着する傾向がある。さらに、大きい粒子を標的にして除去すること目的とする洗浄プロセスは、小さい粒子及びかき傷をいっそう発生させ得る。例えば、綿又は布を伴う洗浄プロセスは、実際、０．５μｍ未満の寸法を有する粒子を多数発生させ得る。
[0053] 電子放出の発生率（及び関連する負の影響）を低下させるために、クランプの前に基板Ｗの表面上の小さい粒子及びかき傷を除去又は修正することができる。小さい粒子及びかき傷の除去又は修正は、基板Ｗの表面を放電で洗浄することによって行われる。この基板Ｗの表面の洗浄及びその後の電子放出の減少は、静電クランプ１７でのあらゆる電荷蓄積を減速させる。この電荷蓄積の速度の低下は、クランプに対するメンテナンス動作間の期間を増大させることができる。
[0054] 図３は、基板Ｗの表面を洗浄する放電のために使用することができる装置を示している。図１のロードロック１５及び基板サポート１６をより詳細に示している。基板サポート１６には、基板サポート１６の表面から突出する複数の同じ大きさのピン２２が設けられる。ピン２２は並置されており、各ピンは基板Ｗを支持するように構成された先端部を有する。複数のピン２２のそれぞれの先端部は合わせて、基板Ｗの下面が支持される平面を定める。基板Ｗの下面は、基板Ｗが基板テーブルＷＴ上で保持されているときにバール２０上で支持される表面と同じ表面（すなわち、静電クランプ１７に面する表面であり、かつクランプ中にそこから電子が放出され得る表面）である。多数のピン２２が示されているが、少ない数のピンを使用してもよい。例えば、３つのピンによって基板に対する十分なサポートを提供することができる。
[0055] 基板サポート１６は、基板Ｗに面する基板サポート１６の側面において、ピン２２の下に配置された第１電極２３ａ及び第２電極２３ｂをさらに含む。電極２３ａ及び電極２３ｂの各々は、基板サポート１６のおよそ半分に渡って広がる。図３に示すように、複数のピン２２は、基板サポート１６の表面から延在してよい。あるいは、ピンは電極の穴を通って延在してもよい。電極２３ａ，２３ｂは、基板Ｗが支持されている平面に近接すると共にその平面から切り離されて配置される。電極２３ａ，２３ｂは、さらに、基板Ｗが支持されている平面と平行に配置される。ピン２２の高さは、基板Ｗと電極２３ａ，２３ｂとの間の離隔距離を決定する。基板Ｗと電極２３ａ，２３ｂとの間の離隔距離は、例えば、約５ｍｍより大きくてよい。基板Ｗと電極２３ａ，２３ｂとの間の離隔距離は、例えば、約２０ｍｍより小さくてよい。ピン２２は導電性材料から形成されてよい。例えば、ピンはステンレス鋼であってよい。
[0056] 第１電極２３ａは第１電源２４ａに接続され、第２電極２３ｂは第２電源２４ｂに接続される。第１電源２４ａ及び第２電源２４ｂは、大きさが実質的に同等であるが互いに反対の極性（又は符号）を有する共用接地箇所２５に対する電圧を提供するように構成される。例えば、第１電源２４ａは＋５００Ｖの電圧を第１電極２３ａに提供し、第２電源２４ｂは−５００Ｖの電圧を第２電極２３ｂに提供してよい。基板Ｗは、電極２３ａ，２３ｂが基板Ｗに対する電圧で保持されるように共用接地箇所２５に接続されてもよい。ピン２２は、共用接地箇所２５と基板Ｗとの間の接続を提供してよい。あるいは、基板は接地箇所に容量結合されてもよい。そのような構成では、電極２３ａ，２３ｂに流れるあらゆる電流又はそこから流れるあらゆる電流は、直接接地箇所に流れるのではなく、電極２３ａ，２３ｂのうちの他方を介して流れる。
[0057] 電極２３ａ及び電極２３ｂの各々には、それぞれ抵抗層２６ａ，２６ｂが設けられ、この抵抗層２６ａ，２６ｂは、電極２３ａ及び電極２３ｂの各々の上面を覆う。各上面がそれぞれの抵抗層２６ａ，２６ｂで覆われる一方、電極２３ａ，２３ｂの上面は、依然として基板サポートの上面（すなわち、基板Ｗの下面に面する基板サポートの表面）と電気通信している。これにより、基板サポート１６の上面から電極２３ａ，２３ｂまでの間に電流路があることが確実となる。したがって、図２に示す静電クランプ１７によってクランプされる基板とは異なり、基板Ｗの下面から放出されるあらゆる電子は、基板サポートの表面で捕捉されるのではなく、電極２３ａ，２３ｂに流れることが可能である。
[0058] 図４は、基板サポート１６を上から示している。基板サポート１６は円形であり、使用が意図される基板と同様のサイズを有する。基板Ｗは、例えば、直径３００ｍｍを有する円形ウェーハであってよい。抵抗層２６ａ，２６ｂの各々は、基板サポート１６のおよそ半分を覆う。当然のことながら、電極２３ａ，２３ｂは抵抗層２６ａ，２６ｂの下に配置され、よって図４には示されていない。複数のピン２２は、基板サポート１６の表面に渡って分散される。基板サポート１６は、支持しようとする基板より選択的に大きくてもよい。
[0059] 上記したように、ロードロック１５は、基板Ｗが大気圧での環境から投影システムＰＳ内の低圧環境へと移動することを可能にする。通常使用時、ロードロック１５は密閉され、大気圧から投影システムＰＳ内の圧力に等しい真空圧へとポンプ調整が行われる。したがって、ロードロック１５内の圧力は、大気圧より低くなるように容易に制御することができる。
[0060] 洗浄される基板Ｗはロードロック１５内でピン２２上に位置決めされ、ロードロック内の圧力は、大気圧Ｐａｔｍより低い圧力ＰＬＬに低下される。圧力ＰＬＬは、例えば、約１００ｍｂａｒより低くてよい。圧力ＰＬＬは、例えば、約１ｍｂａｒより高くてもよい。
[0061] 一旦ロードロック圧力ＰＬＬが目標圧力になると、電圧が電極２３ａ，２３ｂに印加される。電極２３ａ，２３ｂと基板Ｗとの間のギャップに渡って印加される電圧は、静電場を確立させる。低圧と静電場との組み合わせは、ギャップ内のガスをイオン化させ、放電を形成する。この放電により、電極と基板Ｗとの間に電流が流れる。
[0062] 放電は（電子エミッタとして上記されている）粒子を蒸発させるか、又は粒子の鋭利な先端部をさらに丸くさせることができる。同様に、放電は、あらゆる表面のかき傷の鋭利な縁部を丸くさせることもできる。電極と基板との間のあらゆる流れ又は電流は、クランプされたときにフィーチャが電子を放出し得るものと同じ理由により、高いアスペクト比を有するあらゆるフィーチャ（例えば、鋭利な縁部）に集中する。すなわち、任意の高いアスペクト比の表面フィーチャの電場増強効果は、粒子又はかき傷に電子を放出させ、放電を引き起こす。この基板Ｗの表面上の粒子又はかき傷を通る電流の流れは、高い電流密度による大幅な局部加熱も引き起す。この局部加熱は、例えば、粒子を蒸発させ、かつ基板Ｗの表面から粒子を完全に除去させる。あるいは、局部加熱は、あらゆる粒子又はかき傷の放出特性が、電子をあまり放出しないように修正されることもできる。例えば、電子放出を引き起こす電場増強を担うフィーチャの鋭利な縁部は、それらの縁部を流れる高い電流密度によって部分的に丸みを帯びていてよい。この丸み付けは、電場増強効果の減少及びクランプ中の放出の減少へと繋がり得る。このようにして修正される電子エミッタは、中性化されるとみなすことができる。
[0063] 上記したように高い電流密度による局部加熱に加えて、放電の形成は、電極２３ａ，２３ｂと基板Ｗとの間にイオンを発生させる。これらのイオンは、基板Ｗの表面に衝突し、上記した洗浄効果にさらに寄与し得る。
[0064] 電子エミッタを除去又は修正するために必要な条件は、エミッタの性質及び数に応じて変化し得る。多数の特性が協働して放電洗浄に適した条件を提供する。例えば、印加される電圧、電圧が印加される期間、並びに、電極と基板との間の圧力及び離隔距離は全て、適切な条件を提供するために協働する。
[0065] 印加される電圧はＡＣ又はＤＣ電圧であってよい。印加される電圧は、約±５００Ｖ（すなわち、上記したように＋５００Ｖ及び−５００Ｖ）であってよい。印加される電圧は最高約±１ｋＶまでであってもよい。印加される電圧は約±２００Ｖより大きくてもよい。
[0066] ＤＣ電圧が印加されるところでは、電圧は２つの電極２３ａ，２３ｂの各々に順番に印加されてよい。すなわち、正の電圧が第１電極２３ａに印加されてよく、負の電圧が第２電極２３ｂに印加されてよい。その後電圧を逆にして電流の流れの方向を変更してもよい。これにより、基板の全ての部分が、電流の流れの一方向の間に電子エミッタとして機能する。例えば、ＤＣ電圧は約２秒間、各方向に印加されてよい。電圧は、表面上の電子エミッタの数に応じてより長い時間又はより短い時間の間印加されてよい。当然のことながら、電圧が印加される期間が長いほど、より多くの電子エミッタが修正又は除去される。
[0067] ＡＣ電圧が印加されるところでは、電極２３ａ，２３ｂの各々に印加される電圧は、単純に逆の相を有する同じ電圧であってよい。したがって、電流の流れの方向は各ＡＣサイクルにおいて逆になる。１つ又は２つのサイクルによって、電子エミッタを基板の表面から取り除くための十分な期間を提供することができる。例えば、５０Ｈｚ電源が使用されるところでは、ＡＣ電圧は僅か約２〜４ミリ秒の間印加される。
[0068] 電流密度は、放電が発生するところで大きくてよい。例えば、電流密度は、放電位置で約１０Ａ/ｍｍ２であってよい。この電流が流れ得る面積は、例えば、約１μｍ２であってよい。したがって、電流の流れは小さくなる（例えば、一カ所あたり約１０μＡ）。基板は、各半分において、例えば、約１００００個のそのような放電位置（すなわち、電子エミッタ）を有してよい。電極２３ａ，２３ｂと基板との間に電圧が印加された場合、約１００ｍＡの合計電流が、印加される電圧の各極性に対して基板に流れ得る（すなわち、電圧の第１極性が印加された場合、１００ｍＡが第１電極２３ａから基板の前半部に流れ、電圧の第２極性が印加された場合、１００ｍＡが第２電極２３ｂから基板の後半部に流れ得る）。
[0069] 上記したように、放電の形成中のロードロックＰＬＬ内の圧力は、例えば、約１００ｍｂａｒより小さくてよい。圧力ＰＬＬは、例えば、約１ｍｂａｒより大きくてよい。放電の形成中に存在するガスは、任意のガス、例えば、空気であってよい。
[0070] 電極２３ａ，２３ｂは、２つの別々の電極として記載しているが、本発明の実施形態では、異なる数の電極を用いることができる。例えば、単一の電極を用いてもよい。あるいは、多数の電極を用いてもよい。例えば、４つ以上の電極を用いてもよい。
[0071] 当然のことながら、単一の電極が使用されるところでは、基板から電源までの電流路が提供されるべきである。したがって、単一の電極のみが使用されるところでは、基板が接地されるべきであるが、当然のことながら、複数の電極が使用されるところでも、基板Ｗが接地されてもよい（図３に示すように）。しかしながら、上記でより詳細に説明したように、２つ以上の電極が異なる極性（すなわち、一方は正の極性であり、他方は負の極性ある）で使用されるところでは、基板Ｗへの接地接続を省略してもよい。
[0072] 電極２３ａ，２３ｂ上への抵抗層２６ａ，２６ｂの供給は、電圧が電極２３ａ，２３ｂに印加されたときに電流の流れを制限する。大きな流れの電流は基板に損害をもたらし得る。当然のことながら、抵抗層が全く存在しない場合、電極と基板との間の印加電圧は、大きな瞬時の電流の流れを引き起こし得る。これは、基板内に流れる大きな電流（例えば、放電位置から接地接続まで、又は別の放電位置まで）へと繋がり得る。基板内に流れるそのような電流は、前の処理ステップによって基板上に既に定められ得る回路又は半導体部品に損害を与え得る。
[0073] より詳細には、電極２３ａ，２３ｂ上への抵抗層２６ａ，２６ｂの供給は、電圧が電極２３ａ，２３ｂに印加されたときに電流の流れを局所的に制限する。基板Ｗと電極２３ａ，２３ｂのうちの一方との間に放電が発生するところでは、抵抗層２６ａ，２６ｂの高い抵抗力は、放電の領域において抵抗層２６ａ，２６ｂの表面で局所的な電圧低下をもたらし、かなりの電流の流れを妨げ、よって基板Ｗに対して起こり得る損害を減少させる。しかしながら、抵抗層２６ａ，２６ｂの残りの表面は、印加電圧で維持され、基板Ｗの表面上の他の電子エミッタの位置にさらなる放電が生じることを可能にする。
[0074] 抵抗層２６ａ，２６ｂは、高い電流の流れからの十分な保護を提供するために各抵抗層２６ａ，２６ｂの全抵抗が約１０５Ωより大きくなるように配置されてよい。例えば、基板サポート１６は、約０．１ｍ２の全面積を有してよい。したがって、各電極２３ａ，２３ｂ（よって、各抵抗層２６ａ，２６ｂ）は、約０．０５ｍ２の面積を有する。抵抗層２６ａ，２６ｂは、例えば、厚さ約１ｍｍを有してよい。したがって、そのような抵抗層は、約１０５Ωの全抵抗を達成するために少なくとも１０６Ω・ｍ程度の体積抵抗率を有するべきである。抵抗層２６ａ，２６ｂは、基板サポート１６の表面から電極２３ａ，３ｂまでの電流路を提供するために各抵抗層２６ａ，２６ｂの全抵抗が約１０１２Ωより小さくなるように配置されてよい。したがって、そのような抵抗層は、約１０１２Ωの全抵抗を達成するために約１０１４Ω・ｍより小さい体積抵抗率を有するべきである。抵抗層２６ａ，６ｂは、例えば、窒化アルミニウムから形成されてよい。
[0075] いくつかの実施形態では、抵抗層２６ａ，２６ｂを省略してもよい。電源は、限られた電流出力を生成するように配置されてよい。あるいは、電源は、最大出力電流を安全なレベルに効果的に制限する大きい出力インピーダンスを有するように配置されてよい。当然のことながら、大きい出力インピーダンスを有する電源は、電極上のある点でかなりの放電が発生した場合に電極全体に印加される電圧の減少をもたらし、それにより、基板対して損害が発生する可能性を減少させる。そのような電圧の減少は、電極の他の領域で放電が発生する可能性も減少させる。
[0076] さらなる代替としては、電源は、エネルギー出力を制限するように調整され（例えば、ＰＷＭ制御）てもよく、エネルギー出力を制御することによって損害の可能性を減少させる。スイッチ又はパルス電圧が印加されるところでは、印加電圧の各スイッチングは、確立された放電を第１位置で消し、第２位置で再度点火させる。
[0077] 上記したように、ロードロック１５内に基板洗浄装置を設けることは、基板Ｗが既存の処理及び移動ステップ中に便宜的に洗浄されることを可能にする。さらに、ロードロック１５内に存在する低圧状態は、適切な放電形成状態を提供し得る。したがって、ロードロックは、基板Ｗを洗浄することができる低圧チャンバの一例である。さらに、リソグラフィ装置内で基板Ｗがクランプされる直前に基板Ｗを洗浄することは、洗浄の効果を最大にする（すなわち、クランプの前にさらなる汚染物質にさらすリスクを最小にすることによってその効果を最大にする）。
[0078] しかしながら、別の実施形態では、基板洗浄装置は、リソグラフィ装置又はリソグラフィシステムの別の部分内に配置されてもよい。例えば、基板洗浄装置は、専用の基板洗浄チャンバ内に配置されてもよい。あるいは、基板洗浄装置は、ロードロック内にロードする前に使用される別のツールとして配置されてもよい。
[0079] ある実施形態では、本発明は、洗浄のために基板を囲うチャンバなしに構成されてもよい。例えば、基板は、低圧チャンバ内の開口の付近に配置されてよく、開口の周りにシールを設けてこのシールが基板の表面に対して封止する。このような構成では、基板の表面はチャンバ内の低圧にさらされ、基板全体が低圧チャンバ内に密閉されることなく、放電が表面の付近で発生する。当然のことながら、基板は高い差圧に耐えることができない場合がある。したがって、そのような基板は、高い差圧にさらされるべきではない。さらに、そのようなあらゆる差圧環境が使用されるところでは、基板に損害を与え得る変形を防止するためにサポートを基板に対して設けてもよい。
[0080] ある実施形態では、本発明は、レチクル又はマスクの表面を洗浄するように構成されてよい。したがって、基板Ｗは、本発明のある実施形態による物体洗浄装置内で洗浄され得る物体の一例である。さらに、上記した基板サポート１６は、物体洗浄装置内で物体を支持する物体サポートの一例である。別の実施形態では、物体サポートはレチクル又はマスクを支持するように構成され、したがって、円形でなくてもよい（例えば、四角形又は長方形）。
[0081] ある実施形態では、本発明は、マスク検査装置の一部を形成してよい。マスク検査装置は、ＥＵＶ放射を用いてマスクを照明し、かつイメージングセンサを用いてマスクから反射した放射を監視することができる。イメージングセンサが受け取った像を用いて、マスクに欠陥が存在するか否かを決定することができる。マスク検査装置は、ＥＵＶ放射源からＥＵＶ放射を受けてそのＥＵＶ放射をマスクに誘導される放射ビームへと形成するように構成された光学系（例えば、ミラー）を含んでよい。マスク検査装置は、マスクから反射したＥＵＶ放射を集光してイメージングセンサにおいてマスクの像を形成するように構成された光学系（例えば、ミラー）をさらに含んでよい。マスク検査装置は、イメージングセンサにおけるマスクの像を分析し、その分析からマスクに欠陥が存在す否かを決定するように構成されたプロセッサを含んでよい。プロセッサは、検出されたマスク欠陥が、マスクがリソグラフィ装置によって使用される場合に基板上に投影される像に受け入れがたい欠陥をもたらすか否かを決定するようにさらに構成されてよい。
[0082] ある実施形態では、本発明はメトロロジ装置の一部を形成してよい。メトロロジ装置を用いて、基板上に既に存在するパターンに対する、基板上のレジストに形成された投影パターンのアライメントを測定することができる。この相対的なアライメントの測定をオーバーレイと呼ぶことができる。メトロロジ装置は、例えば、リソグラフィ装置のすぐ隣に配置されてもよく、また、基板（及びレジスト）が処理される前にオーバーレイを測定するために使用してもよい。
[0083] 本明細書において、リソグラフィ装置の関連での本発明の実施形態について具体的な言及がなされているが、本発明の実施形態を他の装置で使用してもよい。本発明の実施形態は、マスク検査装置、メトロロジ装置、又はウェーハ（若しくは他の基板）若しくはマスク（若しくはパターニングデバイス）などの物体を測定若しくは処理するあらゆる装置の一部を形成してもよい。これらの装置を一般的にリソグラフィツールと呼ぶことができる。そのようなリソグラフィツールは、真空条件又は環境（非真空）条件を用いてもよい。
[0084] 「ＥＵＶ放射」という用語は、４〜２０ｎｍの範囲、例えば、１３〜１４ｎｍの範囲の波長を有する電磁放射を包含しているとみなしてよい。ＥＵＶ放射は、１０ｎｍ未満、例えば、６．７ｎｍ又は６．８ｎｍなどといった４〜１０ｎｍの範囲内の波長を有してよい。
[0085] 本明細書において、ＩＣ製造におけるリソグラフィ装置の使用について具体的な言及がなされているが、本明細書記載のリソグラフィ装置が他の用途を有し得ることが理解されるべきである。他の可能な用途としては、集積光学システム、磁気ドメインメモリ用のガイダンスパターンおよび検出パターン、フラットパネルディスプレイ、液晶ディスプレイ（ＬＣＤ）、薄膜磁気ヘッド等の製造を含む。
[0086] 光リソグラフィの関連での本発明の実施形態の使用について上述のとおり具体的な言及がなされたが、当然のことながら、本発明は、他の用途、例えば、インプリントリソグラフィに使われてもよく、さらに状況が許すのであれば、光リソグラフィに限定されることはない。インプリントリソグラフィにおいては、パターニングデバイス内のトポグラフィによって、基板上に創出されるパターンが定義される。パターニングデバイスのトポグラフィは、基板に供給されたレジスト層の中にプレス加工され、基板上では、電磁放射、熱、圧力、またはそれらの組合せによってレジストは硬化される。パターニングデバイスは、レジストが硬化した後、レジスト内にパターンを残してレジストの外へ移動される。
[0087] 以上、本発明の具体的な実施形態を説明してきたが、本発明は、上述以外の態様で実施できることが明らかである。上記の説明は、制限ではなく例示を意図したものである。したがって、当業者には明らかなように、添付の特許請求の範囲を逸脱することなく本記載の発明に変更を加えてもよい。

Claims (15)

  1. 物体を洗浄するための装置であって、前記装置は、
    前記物体を支持するための物体サポートと、
    前記物体が前記物体サポート上に配置されているときに前記物体の第１表面を低圧にさらすための低圧チャンバと、
    前記物体が前記物体サポート上に配置されているときに前記物体の前記第１表面に近接すると共に前記第１表面から切り離されて配置された電極であって、前記物体の前記第１表面に近接した前記物体サポートの表面と電気通信している、電極と、
    前記電極と前記物体との間に電圧を印加し、それによって前記物体と前記電極との間に放電を発生させる電源とを備え、
    前記電極には、前記物体の前記第１表面に近接した前記物体サポートの前記表面上で抵抗層が設けられている、装置。
  2. 前記物体サポートは、前記物体を前記チャンバ内で支持する、請求項１に記載の装置。
  3. 前記抵抗層は、約１０５Ωより大きい抵抗を有する、請求項１又は２に記載の装置。
  4. 前記抵抗層は、約１０１２Ωより小さい抵抗を有する、請求項１〜３のいずれかに記載の装置。
  5. 前記抵抗層は、約１０６Ω・ｍより大きい抵抗率を有する、請求項１〜４のいずれかに記載の装置。
  6. 前記抵抗層は、約１０１４Ω・ｍより小さい抵抗率を有する、請求項１〜５のいずれかに記載の装置。
  7. 前記電圧の大きさは、約２００Ｖより大きい、請求項１〜６のいずれかに記載の装置。
  8. 前記電圧の大きさは、約１０００Ｖより小さい、請求項１〜７のいずれかに記載の装置。
  9. 前記物体が前記物体サポート上に配置されているときの前記物体サポートと前記物体の前記第１表面との間の離隔距離は、約５ｍｍより大きい、請求項１〜８のいずれかに記載の装置。
  10. 第２電極をさらに含み、電源は、前記第１電極と前記物体との間に第１電圧を印加し、前記第２電極と前記物体との間に第２電圧を印加する、請求項１〜９のいずれかに記載の装置。
  11. 前記第２電圧は、前記第１電圧とは反対の符号を有する、請求項１０に記載の装置。
  12. 前記第２電圧は、前記第１電圧と実質的に等しい大きさを有する、請求項１１に記載の装置。
  13. 請求項１〜１２のいずれかに記載の物体を洗浄するための装置を含む、リソグラフィツール。
  14. 前記低圧チャンバはリソグラフィツールのロードロックである、請求項１３に記載のリソグラフィツール。
  15. 物体を洗浄する方法であって、前記方法は、
    洗浄される物体を提供することと、
    前記物体を支持することと、
    前記洗浄される物体の第１表面を低圧にさらすことと、
    前記物体の前記第１表面に近接すると共に前記第１表面から切り離された電極を提供することと、
    前記電極に、前記物体の前記第１表面に近接した前記物体サポートの前記表面上で抵抗層を提供することと、
    前記物体と前記電極との間に放電を発生させるように前記電極と前記物体との間に電圧を印加することと、
    前記電極と前記物体の前記第１表面との間に電流路を提供することとを含む、方法。
JP2016559391A 2014-04-09 2015-03-02 物体を洗浄するための装置 Active JP6475260B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14164043.3 2014-04-09
EP14164043 2014-04-09
PCT/EP2015/054277 WO2015154917A1 (en) 2014-04-09 2015-03-02 Apparatus for cleaning an object

Publications (2)

Publication Number Publication Date
JP2017518523A JP2017518523A (ja) 2017-07-06
JP6475260B2 true JP6475260B2 (ja) 2019-02-27

Family

ID=50440590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016559391A Active JP6475260B2 (ja) 2014-04-09 2015-03-02 物体を洗浄するための装置

Country Status (7)

Country Link
US (1) US10133196B2 (ja)
EP (1) EP3129833B1 (ja)
JP (1) JP6475260B2 (ja)
KR (1) KR102408173B1 (ja)
CN (1) CN106164776B (ja)
TW (1) TWI659270B (ja)
WO (1) WO2015154917A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7001715B2 (ja) * 2017-06-01 2022-01-20 エーエスエムエル ネザーランズ ビー．ブイ． パーティクル除去装置および関連システム
WO2019042682A1 (en) * 2017-08-28 2019-03-07 Asml Holding N.V. APPARATUS AND METHOD FOR CLEANING A SUPPORT WITHIN A LITHOGRAPHIC APPARATUS
IL276936B2 (en) * 2018-03-02 2025-08-01 Asml Netherlands Bv Method and apparatus for forming a patterned layer of material
KR102773438B1 (ko) * 2018-04-12 2025-02-27 에이에스엠엘 네델란즈 비.브이. 정전 클램프를 포함하는 장치 및 그 장치의 작동 방법
US11480885B2 (en) * 2018-11-09 2022-10-25 Asml Holding N. V. Apparatus for and method cleaning a support inside a lithography apparatus
US12287589B2 (en) 2021-03-26 2025-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for removing contamination

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2383469A (en) * 1943-12-15 1945-08-28 Libbey Owens Ford Glass Co Method of cleaning and coating glass, plastics, and other surfaces
US3868271A (en) * 1973-06-13 1975-02-25 Ibm Method of cleaning a glass substrate by ionic bombardment in a wet active gas
BE1001027A3 (nl) 1987-10-21 1989-06-13 Bekaert Sa Nv Werkwijze en inrichting voor het reinigen van een langwerpig metalen substraat, zoals een draad, een band, een koord, enz., alsmede volgens die werkwijze gereinigde substraten en met dergelijke substraten versterkte voorwerpen uit polymeermateriaal.
US4883437A (en) 1988-06-29 1989-11-28 Rca Licensing Corp. Method for spot-knocking an electron gun mount assembly of a crt utilizing a magnetic field
US5393575A (en) 1992-03-03 1995-02-28 Esterlis; Moisei Method for carrying out surface processes
US5938854A (en) * 1993-05-28 1999-08-17 The University Of Tennessee Research Corporation Method and apparatus for cleaning surfaces with a glow discharge plasma at one atmosphere of pressure
JP3162272B2 (ja) * 1995-08-22 2001-04-25 東京エレクトロン株式会社 プラズマ処理方法
US5948294A (en) 1996-08-30 1999-09-07 Mcdermott Technology, Inc. Device for cathodic cleaning of wire
US5779807A (en) 1996-10-29 1998-07-14 Applied Materials, Inc. Method and apparatus for removing particulates from semiconductor substrates in plasma processing chambers
JPH1157632A (ja) * 1997-08-28 1999-03-02 Dainippon Screen Mfg Co Ltd 基板処理装置
US5880924A (en) 1997-12-01 1999-03-09 Applied Materials, Inc. Electrostatic chuck capable of rapidly dechucking a substrate
JP3644246B2 (ja) * 1998-04-10 2005-04-27 三菱電機株式会社 Ｘ線露光方法
DE19907911C2 (de) 1999-02-24 2003-02-27 Mag Maschinen Und Appbau Ag Gr Vorrichtung und Verfahren zur Behandlung von elektrisch leitfähigem Endlosmaterial
JP3398936B2 (ja) * 1999-04-09 2003-04-21 日本エー・エス・エム株式会社 半導体処理装置
EP1329773A3 (en) 2002-01-18 2006-08-30 ASML Netherlands B.V. Lithographic apparatus, apparatus cleaning method, and device manufacturing method
JP2003257949A (ja) * 2002-03-06 2003-09-12 Matsushita Electric Ind Co Ltd 液晶表示素子の製造方法
US7092231B2 (en) 2002-08-23 2006-08-15 Asml Netherlands B.V. Chuck, lithographic apparatus and device manufacturing method
JP2007115839A (ja) * 2005-10-19 2007-05-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びプラズマ処理装置
US7894037B2 (en) * 2007-07-30 2011-02-22 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP5548841B2 (ja) * 2008-01-16 2014-07-16 チャーム エンジニアリング シーオー エルティーディー 基板処理装置
NL1036769A1 (nl) * 2008-04-23 2009-10-26 Asml Netherlands Bv Lithographic apparatus, device manufacturing method, cleaning system and method for cleaning a patterning device.
EP2145701A1 (fr) * 2008-07-16 2010-01-20 AGC Flat Glass Europe SA Procédé et installation pour la préparation de surface par décharge à barrière diélectrique
JP2010174325A (ja) * 2009-01-29 2010-08-12 Kyocera Corp 放電用電極体、放電用電極アセンブリおよび放電処理装置
US20130087287A1 (en) * 2011-10-10 2013-04-11 Korea Institute Of Machinery & Materials Plasma reactor for removal of contaminants
EP3550364A1 (en) * 2012-02-03 2019-10-09 ASML Netherlands B.V. Substrate holder, lithographic apparatus and method of manufacturing a substrate holder

Also Published As

Publication number Publication date
CN106164776B (zh) 2019-04-23
TWI659270B (zh) 2019-05-11
KR102408173B1 (ko) 2022-06-13
EP3129833B1 (en) 2018-05-02
US20170205717A1 (en) 2017-07-20
EP3129833A1 (en) 2017-02-15
JP2017518523A (ja) 2017-07-06
WO2015154917A1 (en) 2015-10-15
US10133196B2 (en) 2018-11-20
CN106164776A (zh) 2016-11-23
TW201541197A (zh) 2015-11-01
KR20160144438A (ko) 2016-12-16

Similar Documents

Publication Publication Date Title
JP6475260B2 (ja) 物体を洗浄するための装置
JP6192711B2 (ja) 静電クランプ、リソグラフィ装置および方法
KR102203118B1 (ko) 정전기 클램프
EP2875404B1 (en) Electrostatic clamp, lithographic apparatus and method
US11333984B2 (en) Apparatus for and method of in-situ particle removal in a lithography apparatus
NL2020527A (en) Particle Removal Apparatus and Associated System
KR102773438B1 (ko) 정전 클램프를 포함하는 장치 및 그 장치의 작동 방법
CN104094376B (zh) 带电粒子束装置
US12189309B2 (en) Clamp assembly
US10678149B2 (en) Method and apparatus for maintaining the surface of a reticle free of particles
NL2013552A (en) Apparatus.
US12001149B2 (en) Component for use in a lithographic apparatus, method of protecting a component and method of protecting tables in a lithographic apparatus
US20230008474A1 (en) Lithographic apparatus and electrostatic clamp designs
NL2010285A (en) Electrostatic clamp, lithographic apparatus and method.
CN120958388A (zh) 用于在光刻中使用的静电夹具

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190131

R150 Certificate of patent or registration of utility model

Ref document number: 6475260

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250