JP6467171B2

JP6467171B2 - 半導体装置

Info

Publication number: JP6467171B2
Application number: JP2014185988A
Authority: JP
Inventors: 哲弘田中; 宏充郷戸
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2013-09-17
Filing date: 2014-09-12
Publication date: 2019-02-06
Anticipated expiration: 2034-09-12
Also published as: US9887297B2; JP2015084412A; US20150076496A1

Description

本発明は、物、方法、又は製造方法に関する。又は、本発明は、プロセス、マシン、マニュファクチャ、又は組成物（コンポジション・オブ・マター）に関する。また、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法又はそれらの製造方法に関する。特に、本発明の一態様は、酸化物半導体を含む半導体装置、表示装置、又は発光装置に関する。

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、電気光学装置、半導体回路及び電子機器は、半導体装置を有する場合がある。

近年、集積回路（ＩＣ）の高集積化に伴い、トランジスタの微細化が要求されているが、トランジスタを微細化するにつれて、寄生抵抗によるオン電流の低下、サブスレッショルド特性の劣化が顕在化している。上述の問題を克服するために、半導体をフィン（Ｆｉｎ）と呼ばれる立体形状に加工し、その上面と側面をゲート電極で囲むトランジスタが、主にシリコンを用いたトランジスタで提案されている（非特許文献１、非特許文献２）。

他にトランジスタに適用可能な半導体として、酸化物半導体が注目されている。酸化物半導体を用いたトランジスタは、製造工程が容易で、アモルファスシリコンを用いたトランジスタよりも動作が速く、オフ状態のリーク電流が極めて低いことから、集積回路や画像表示装置（単に表示装置とも表記する）への応用が期待されている。

酸化物半導体の膜中および界面に存在する酸素欠損は、トランジスタの電気特性を変動させることが知られているが、酸化物半導体の界面および膜中に、効果的に酸素を供給することで、上記課題を克服できることが知られている。酸化物半導体に酸素を供給する方法として、酸化物半導体と接する絶縁体から酸素を供給する方法（特許文献１）や、ゲート電極から酸素を供給する方法（特許文献２）が開示されている。

特開２０１２−００９８３６号公報特開２０１３−１３１７４０号公報

ＩＥＥＥＥｌｅｃｔｒｏｎＤｅｖｉｃｅＬｅｔｔｅｒｓＶｏｌ．１１、ｐｐ．３６−３９、１９９０ＩＥＥＥＩｎｔｅｒｎａｔｉｏｎａｌＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓＭｅｅｔｉｎｇＴｅｃｈｎｉｃａｌＤｉｇｅｓｔ、ｐｐ．１０３２−１０３４、１９９８

本発明の一態様は、オン電流が高く、オフ電流が低い半導体装置を提供することを課題の一とする。または、安定な電気特性をもつ半導体装置を提供することを課題の一とする。または、新規な半導体装置を提供することを課題の一とする。

なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。

本発明の一態様は、酸化物半導体と、ゲート電極と、ゲート絶縁膜と、を有する半導体装置であって、酸化物半導体はフィン形状を有し、ゲート電極は、酸化物半導体の上面及び側面と面し、ゲート絶縁膜は、酸化物半導体とゲート電極の間に設けられる。また、ゲート電極は、少なくとも第１の層及び第２の層を含み、ゲート電極の第１の層は、ゲート絶縁膜と接し、ゲート電極の第１の層は、ゲート電極の第２の層よりも酸素濃度が低い、ことが好ましい。

上記態様において、ゲート電極の第１の層は、ゲート絶縁膜よりも酸化反応のギブス自由エネルギーが高い物質からなることが好ましい。

上記態様において、ゲート電極の第１の層が、銀、銅、ルテニウム、イリジウム、白金および金から選ばれる一種以上の元素を含むことが好ましい。

上記態様において、ゲート絶縁膜が酸素透過性を有することが好ましい。

本発明の一態様は、酸化物半導体と、第１のゲート電極と、第２のゲート電極と、第１のゲート絶縁膜と、第２のゲート絶縁膜と、を有する半導体装置であって、酸化物半導体はフィン形状を有し、第１のゲート電極は、酸化物半導体の上面及び側面と面し、第２のゲート電極は、酸化物半導体の下面と面し、第１のゲート絶縁膜は、酸化物半導体と第１のゲート電極の間に設けられ、第２のゲート絶縁膜は、酸化物半導体と第２のゲート電極の間に設けられる。また、第１のゲート電極は、少なくとも第１の層及び第２の層を含み、第２のゲート電極は、少なくとも第１の層及び第２の層を含み、第１のゲート電極の第１の層は、第１のゲート絶縁膜と接し、第２のゲート電極の第１の層は、第２のゲート絶縁膜と接し、第１のゲート電極の第１の層は、第１のゲート電極の第２の層よりも酸素濃度が低く、第２のゲート電極の第１の層は、第２のゲート電極の第２の層よりも酸素濃度が低い、ことが好ましい。

上記態様において、第１のゲート電極の第１の層は、第１のゲート絶縁膜よりも酸化反応のギブス自由エネルギーが高い物質からなることが好ましい。また、第２のゲート電極の第１の層は、第２のゲート絶縁膜よりも酸化反応のギブス自由エネルギーが高い物質からなることが好ましい。

上記態様において、第１のゲート電極の第１の層及び第２のゲート電極の第１の層が、銀、銅、ルテニウム、イリジウム、白金および金から選ばれる一種以上の元素を含むことが好ましい。

上記態様において、第１のゲート絶縁膜及び第２のゲート絶縁膜が、酸素透過性を有することが好ましい。

本発明の一態様は、上記態様に記載の半導体装置と、マイクロフォン、スピーカー、および操作キーのうちの少なくとも１つと、を有する電子機器である。

本発明の一態様は、フィン形状を有する酸化物半導体を形成し、酸化物半導体上にゲート絶縁膜を形成し、少なくとも酸化物層を含むゲート電極を、ゲート絶縁膜を介して、酸化物半導体の上面および側面と面するように形成し、加熱処理を行うことで、ゲート絶縁膜を介してゲート電極から酸化物半導体へ酸素を供給することを特徴とする半導体装置の作製方法である。

本発明の一態様は、少なくとも酸化物層を含む第２のゲート電極を形成し、第２のゲート電極上に、第２のゲート絶縁膜を形成し、第２のゲート絶縁膜上に、第２のゲート電極と重なるように、フィン形状を有する酸化物半導体を形成し、酸化物半導体上に第１のゲート絶縁膜を形成し、少なくとも酸化物層を含む第１のゲート電極を、第１のゲート絶縁膜を介して、酸化物半導体の上面および側面と面するように形成し、加熱処理を行うことで、第１のゲート絶縁膜を介して第１のゲート電極から酸化物半導体へ酸素を供給し、同時に、第２のゲート絶縁膜を介して第２のゲート電極から酸化物半導体へ酸素を供給することを特徴とする半導体装置の作製方法である。

本発明の一態様により、オン電流が高く、オフ電流が低い半導体装置を提供することが可能になる。また、本発明の一態様により、安定な電気特性をもつ半導体装置を提供することが可能になる。また、本発明の一態様により、新規な半導体装置を提供することが可能になる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

本発明の一態様に係るトランジスタを示す上面図および断面図。本発明の一態様の半導体装置に含まれる積層構造の断面図。本発明の一態様に係るトランジスタの作成方法を示す断面図。本発明の一態様に係るトランジスタの作成方法を示す断面図。本発明の一態様に係るトランジスタの作成方法を示す断面図。本発明の一態様に係るトランジスタを示す上面図および断面図。実施の形態に係る、半導体装置の断面図及び回路図。実施の形態に係る、記憶装置の構成例。実施の形態に係る、ＲＦＩＤタグの構成例。実施の形態に係る、ＣＰＵの構成例。実施の形態に係る、記憶素子の回路図。実施の形態に係る、電子機器。実施の形態に係る、ＲＦＩＤの使用例。酸化反応のギブス自由エネルギーを示す図。ＴＤＳ分析の結果を示す図。酸化シリコン膜中の酸素の拡散を説明する図。酸化物半導体膜のナノビーム電子回折パターンを示す図。透過電子回折測定装置の一例を示す図。透過電子回折測定による構造解析の一例を示す図。実施の形態に係る、表示装置の構成例及び回路図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ること、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態及び実施例において、同一部分又は同様の機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

また、本明細書にて用いる第１、第２等の序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば「第１の」を「第２の」又は「第３の」等を適宜置き換えて説明することができる。

また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。

（実施の形態１）
本実施の形態では、本発明の一態様に係るトランジスタについて図１を用いて説明する。

図１（Ａ）および図１（Ｂ）は、本発明の一態様のトランジスタの上面図および断面図である。図１（Ａ）は上面図であり、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ａ１−Ａ２、および一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。

図１（Ａ）および図１（Ｂ）に示すトランジスタは、基板４００と、基板４００上の凸部を有する下地絶縁膜４０２と、下地絶縁膜４０２の凸部上の酸化物半導体４０４と、酸化物半導体４０４の上面および側面と接するソース電極４０６ａおよびドレイン電極４０６ｂと、酸化物半導体４０４上、ソース電極４０６ａ上およびドレイン電極４０６ｂ上のゲート絶縁膜４０８と、ゲート絶縁膜４０８の上面に接し、酸化物半導体４０４の上面および側面に面するゲート電極４１０と、ソース電極４０６ａ上、ドレイン電極４０６ｂ上およびゲート電極４１０上の保護絶縁膜４１２と、を有し、ゲート電極４１０は、導電膜４１０ａと、導電膜４１０ａ上の導電膜４１０ｂを含む積層膜で構成されている。なお、下地絶縁膜４０２は凸部を有さなくてもよい。

なお、ソース電極４０６ａ（または／およびドレイン電極４０６ｂ）の、少なくとも一部（または全部）は、酸化物半導体４０４などの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）に設けられている。

または、ソース電極４０６ａ（または／およびドレイン電極４０６ｂ）の、少なくとも一部（または全部）は、酸化物半導体４０４などの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）と、接している。または、ソース電極４０６ａ（または／およびドレイン電極４０６ｂ）の、少なくとも一部（または全部）は、酸化物半導体４０４などの半導体の少なくとも一部（または全部）と、接している。

または、ソース電極４０６ａ（または／およびドレイン電極４０６ｂ）の、少なくとも一部（または全部）は、酸化物半導体４０４などの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）と、電気的に接続されている。または、ソース電極４０６ａ（または／およびドレイン電極４０６ｂ）の、少なくとも一部（または全部）は、酸化物半導体４０４などの半導体の少なくとも一部（または全部）と、電気的に接続されている。

または、ソース電極４０６ａ（または／およびドレイン電極４０６ｂ）の、少なくとも一部（または全部）は、酸化物半導体４０４などの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）に、近接して配置されている。または、ソース電極４０６ａ（または／およびドレイン電極４０６ｂ）の、少なくとも一部（または全部）は、酸化物半導体４０４などの半導体の少なくとも一部（または全部）に、近接して配置されている。

または、ソース電極４０６ａ（または／およびドレイン電極４０６ｂ）の、少なくとも一部（または全部）は、酸化物半導体４０４などの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）の横側に配置されている。または、ソース電極４０６ａ（または／およびドレイン電極４０６ｂ）の、少なくとも一部（または全部）は、酸化物半導体４０４などの半導体の少なくとも一部（または全部）の横側に配置されている。

または、ソース電極４０６ａ（または／およびドレイン電極４０６ｂ）の、少なくとも一部（または全部）は、酸化物半導体４０４などの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）の斜め上側に配置されている。または、ソース電極４０６ａ（または／およびドレイン電極４０６ｂ）の、少なくとも一部（または全部）は、酸化物半導体４０４などの少なくとも半導体の一部（または全部）の斜め上側に配置されている。

または、ソース電極４０６ａ（または／およびドレイン電極４０６ｂ）の、少なくとも一部（または全部）は、酸化物半導体４０４などの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）の上側に配置されている。または、ソース電極４０６ａ（または／およびドレイン電極４０６ｂ）の、少なくとも一部（または全部）は、酸化物半導体４０４などの半導体の少なくとも一部（または全部）の上側に配置されている。

基板４００は、単なる支持体に限らず、他のトランジスタやキャパシタなどの素子が形成された基板であってもよい。この場合、トランジスタのゲート電極４１０、ソース電極４０６ａ、ドレイン電極４０６ｂの少なくとも一つが、上記の他の素子と電気的に接続されていてもよい。

下地絶縁膜４０２は、基板４００からの不純物の拡散を防止する役割を有するほか、酸化物半導体４０４に酸素を供給する役割を担うことができる。したがって、下地絶縁膜４０２は酸素を含む絶縁体であることが好ましい。例えば、化学量論的組成よりも多い酸素を含む絶縁体であることがより好ましい。また、上述のように基板４００が他の素子が形成された基板である場合、下地絶縁膜４０２は、保護絶縁膜としての機能も有する。その場合、下地絶縁膜４０２の表面が平坦化されていてもよい。例えば、下地絶縁膜４０２にＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）法等で平坦化処理を行えばよい。

図１（Ｂ）に示すように、酸化物半導体４０４をフィン（Ｆｉｎ）形状に形成し、酸化物半導体４０４をゲート電極４１０で囲むことで、ゲート電極４１０の電界は、酸化物半導体４０４を電気的に囲むことができる（ゲート電極の電界によって、酸化物半導体を電気的に囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。）。ｓ−ｃｈａｎｎｅｌ構造は、酸化物半導体４０４の全体（バルク）にチャネルが形成されるため、高い駆動能力をもち、トランジスタを微細化した際に問題となる、寄生抵抗によるオン電流の低下と、ＤＩＢＬ（ＤｒａｉｎＩｎｄｕｃｅｄＢａｒｒｉｅｒＬｏｗｅｒｉｎｇ）によるリーク電流（オフ電流）の増加を防ぐことができる。そのためｓ−ｃｈａｎｎｅｌ構造は、微細化されたトランジスタに適した構造といえる。例えば、トランジスタのチャネル長を、好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下とし、かつ、フィン幅を、好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下とする。

なお、チャネル長とは、上面図において、半導体とゲート電極とが重なる領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との距離をいう。すなわち、図１（Ａ）では、チャネル長は、酸化物半導体４０４とゲート電極４１０とが重なる領域における、ソース電極４０６ａとドレイン電極４０６ｂとの距離となる。フィン幅とは図１（Ａ）および図１（Ｂ）で示した酸化物半導体４０４の幅ｗの長さをいう。

また、フィン形状とは図１（Ｂ）に示した酸化物半導体４０４の高さｈが、図１（Ｂ）に示した酸化物半導体４０４の幅ｗ以上の形状をいう。

ｓ−ｃｈａｎｎｅｌ構造のトランジスタにおいて、より高いオン電流を望む場合、酸化物半導体４０４の高さｈをより高くする必要がある。しかし、高さｈを高くするほど、下地絶縁膜４０２から供給される酸素を、酸化物半導体４０４全体に行き渡らせることが難しくなり、酸化物半導体４０４に酸素欠損が発生する。酸素欠損はトランジスタの電気特性を変動させる原因となる。

本実施の形態では、ゲート電極４１０に酸素供給能力を与えることで、上述の問題を解決する方法を示す。下地絶縁膜４０２以外に、ゲート電極４１０が酸素供給能力を持つことで、高さｈを高くしても、酸化物半導体４０４全体に酸素を供給することが可能になり、トランジスタのオン電流向上および動作の安定化を両立させることができる。以下にその詳細を説明する。

ゲート電極４１０の導電膜４１０ａは酸素を含む導電膜であり、ゲート絶縁膜４０８よりも酸化反応のギブス自由エネルギーが高い物質からなる。即ち、導電膜４１０ａはゲート絶縁膜４０８よりも還元しやすい性質を有する。言い換えると、導電膜４１０ａはゲート絶縁膜４０８よりも酸化しにくい性質を有する。導電膜４１０ａの膜厚は、好ましくは５ｎｍ以上、１００ｎｍ以下、より好ましくは１０ｎｍ以上、５０ｎｍ以下、さらに好ましくは１０ｎｍ以上、３０ｎｍ以下である。

ゲート電極４１０の導電膜４１０ｂは、導電膜４１０ａよりも導電率が高い物質からなる。また、導電膜４１０ｂは、導電膜４１０ａとくらべて、酸化反応のギブス自由エネルギーが同程度またはそれ以上に高い物質を用いることが好ましい。言い換えると、導電膜４１０ｂは、導電膜４１０ａとくらべて、同程度またはそれ以上に酸化しにくい性質を有することが好ましい。導電膜４１０ｂの膜厚は、好ましくは１０ｎｍ以上、２００ｎｍ以下、より好ましくは３０ｎｍ以上、１００ｎｍ以下である。

ゲート絶縁膜４０８は酸素透過性を有する。酸素透過性を有する膜とは、酸素分子を透過する膜、または酸素原子の拡散係数が十分高く、作製工程上の加熱処理などにより、酸素原子が透過する膜をいう。例えば、酸素分子を透過する膜は、酸素分子が透過可能な程度に低密度であればよい。具体的には、膜密度が３．２ｇ／ｃｍ^３未満であればよい。また、酸素原子が透過する膜は、ゲート絶縁膜４０８の厚さにもよるが、１５０℃以上４５０℃以下における酸素原子の拡散係数が３×１０^−１６ｃｍ^２／秒以上、好ましくは１×１０^−１５ｃｍ^２／秒以上、さらに好ましくは８×１０^−１５ｃｍ^２／秒以上であればよい。

酸素を含む導電膜４１０ａは、ゲート絶縁膜４０８よりも還元しやすい物質で構成されているため、加熱処理を施すと、導電膜４１０ａが還元する。その結果、導電膜４１０ａは酸素を放出する。このとき、導電膜４１０ｂが導電膜４１０ａから放出された酸素を奪うことはなく、奪ったとしても極めて微量である。導電膜４１０ａから放出される酸素は、ゲート絶縁膜４０８を透過し、酸化物半導体４０４に到達することができる。

なお加熱処理とは、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。

以上のようなゲート電極４１０およびゲート絶縁膜４０８を用いることにより、ゲート電極４１０からゲート絶縁膜４０８を介して酸化物半導体４０４に酸素を供給することができる。

参考として、図１４に各元素の酸化反応のギブス自由エネルギーを示す。図１４の横軸は温度［℃］であり、縦軸はギブス自由エネルギー（ΔＧ［ｋＪ／ｍｏｌ］）である。図１４に示す酸化反応のギブス自由エネルギーは、以下の計算によって求めたものである。まず、表１に示す各物質における標準生成エンタルピーΔＨおよび標準エントロピーＳの値を用いて、表２に示す各酸化反応の式に代入することで、各酸化反応における標準生成エンタルピーΔＨおよび標準生成エントロピーΔＳの値を算出する。表２に、算出した各酸化反応における標準生成エンタルピーΔＨおよび標準生成エントロピーΔＳの値を示す。なお、表１に示す各物質における標準生成エンタルピーΔＨおよび標準エントロピーＳの値は、主として日本化学会編「化学便覧基礎編ＩＩ改訂４版、丸善株式会社」から引用したものである。

次に、表２に示す標準生成エンタルピーΔＨおよび標準生成エントロピーΔＳの値を下記の数式（１）に代入して、温度が０℃以上９００℃以下の範囲における各酸化反応のギブス自由エネルギーの値を算出した。なお、数式（１）のＴは、温度［Ｋ］である。

図１４より、例えば、導電膜４１０ａは、銀、銅、ルテニウム、イリジウム、白金および金から選ばれた一種以上の元素を含む酸化物からなる層を用いればよい。当該元素を含む酸化物は、酸化反応のギブス自由エネルギーが高いため、自身は還元しやすく、かつ接する膜を酸化しやすい。なお、導電率が高いため、ルテニウムまたはイリジウムを含む酸化物を用いると好ましい。ルテニウムまたはイリジウムを含む酸化物の一例としては、ＲｕＯ_Ｘ（Ｘは０．５以上４以下）、ＩｒＯ_Ｘ（Ｘは０．５以上４以下）、ＳｒＲｕＯ_Ｘ（Ｘは１以上５以下）などが挙げられる。

導電膜４１０ｂは、銀、銅、ルテニウム、イリジウム、モリブデン、タングステン、白金および金から選ばれた一種以上の元素、または金属窒化物を含む層とする。導電膜４１０ｂは導電性を向上させるために多層にしてもよく、その場合、導電膜４１０ａと接しない層は、上述した元素および金属窒化物を含まなくてもよい。

ゲート絶縁膜４０８は酸化シリコン、酸化窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを含む絶縁体から一種以上選択して、単層または積層して用いればよい。

図１（Ｃ）は加熱処理を施して、導電膜４１０ａを還元させた後の状態を示している。

図１（Ｃ）に示すゲート電極４１１は、下から順に積層された導電膜４１１ａ、導電膜４１１ｂ及び導電膜４１１ｃを含む。図１（Ｃ）において、ゲート電極４１１以外の構成は、図１（Ｂ）と同一である。

導電膜４１１ａは、導電膜４１１ｂよりも酸素濃度が低い層であり、導電膜４１１ｃは、導電膜４１１ａおよび導電膜４１１ｂよりも導電率が高い層である。

図１（Ｂ）に示した導電膜４１０ａは、加熱処理を施すことで、ゲート絶縁膜４０８近傍の領域が還元され、導電膜４１０ａよりも酸素濃度が低減された導電膜４１１ａと、導電膜４１０ａと同程度の酸素濃度を有する導電膜４１１ｂへと変化する。導電膜４１０ｂは特に変化しないまま導電膜４１１ｃになる。

導電膜４１１ａの膜厚は、好ましくは１ｎｍ以上、５０ｎｍ以下、より好ましくは１ｎｍ以上、３０ｎｍ以下、さらに好ましくは１ｎｍ以上、１５ｎｍ以下である。

導電膜４１１ｂの膜厚は、好ましくは１ｎｍ以上、１００ｎｍ以下、より好ましくは１ｎｍ以上、５０ｎｍ以下、さらに好ましくは１ｎｍ以上、３０ｎｍ以下である。

導電膜４１１ｃの膜厚については、導電膜４１０ｂの膜厚に関する記載を参照すればよい。

なお、加熱処理の条件によって、導電膜４１０ａのすべての領域が導電膜４１１ａへと変化する場合もある。つまり、加熱処理によって、導電膜４１１ｂが形成されない場合もある。

ゲート電極４１１の導電膜４１１ａとして、イリジウム、白金、酸化ルテニウム、金など、仕事関数が５ｅＶ、好ましくは５．２ｅＶを超えるような物質を用いると、仕事関数の４．７ｅＶ以下の物質を用いた場合と比べ、ＮＭＯＳトランジスタのしきい値電圧をプラス方向にシフトさせることができて好ましい。

図１に示すソース電極４０６ａおよびドレイン電極４０６ｂには、酸化物半導体から酸素を引き抜く性質を有する導電膜を用いると好ましい。例えば、酸化物半導体から酸素を引き抜く性質を有する導電膜として、アルミニウム、チタン、クロム、ニッケル、モリブデン、タンタル、タングステンなどを含む導電膜が挙げられる。

酸化物半導体から酸素を引き抜く性質を有する導電膜の作用により、酸化物半導体中の酸素が脱離し、酸化物半導体中に酸素欠損を形成する場合がある。酸素の引き抜きは、高い温度で加熱するほど起こりやすい。トランジスタの作製工程には、いくつかの加熱工程があることから、酸化物半導体のソース電極またはドレイン電極と接触した近傍の領域には酸素欠損が形成される可能性が高い。また、加熱により該酸素欠損のサイトに水素が入りこみ、酸化物半導体がｎ型化する場合がある。したがって、ソース電極およびドレイン電極の作用により、酸化物半導体と、ソース電極またはドレイン電極と、が接する領域を低抵抗化させ、トランジスタのオン抵抗を低減することができる。

なお、チャネル長が小さい（例えば２００ｎｍ以下、または１００ｎｍ以下）トランジスタを作製する場合、ｎ型化領域の形成によってソースードレイン間が短絡してしまうことがある。そのため、チャネル長が小さいトランジスタを形成する場合は、ソース電極およびドレイン電極に酸化物半導体から適度に酸素を引き抜く性質を有する導電膜を用いればよい。適度に酸素を引き抜く性質を有する導電膜としては、例えば、ニッケル、モリブデンまたはタングステンを含む導電膜などがある。

また、チャネル長がごく小さい（４０ｎｍ以下、または３０ｎｍ以下）トランジスタを作製する場合、ソース電極４０６ａおよびドレイン電極４０６ｂとして、酸化物半導体からほとんど酸素を引き抜くことのない導電膜を用いればよい。酸化物半導体からほとんど酸素を引き抜くことのない導電膜としては、例えば、窒化タンタル、窒化チタン、またはルテニウムを含む導電膜などがある。なお、複数種の導電膜を積層しても構わない。

保護絶縁膜４１２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上の材料を含む絶縁体を用いることができる。特に、酸化アルミニウム膜は、水素、水分などの不純物及び酸素の双方に対して膜を透過させない遮断（ブロッキング）効果が高く、保護絶縁膜４１２に適用するのに好ましい。酸素を遮断する保護絶縁膜４１２が導電膜４１０ａの側面と接することで、導電膜４１０ａを還元する際に、導電膜４１０ａの側面から酸素が漏れるのを防ぐことができ、酸化物半導体４０４に効果的に酸素供給できる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態２）
本実施の形態では、実施の形態１で示した酸化物半導体４０４について、詳細な説明を行う。

酸化物半導体４０４は、インジウムを含む酸化物である。酸化物は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、酸化物半導体４０４は、元素Ｍを含むと好ましい。元素Ｍとして、例えば、アルミニウム、ガリウム、イットリウムまたはスズなどがある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。元素Ｍは、例えば、酸化物のエネルギーギャップを大きくする機能を有する元素である。また、酸化物半導体４０４は、亜鉛を含むと好ましい。酸化物が亜鉛を含むと、例えば、酸化物を結晶化しやすくなる。酸化物の価電子帯上端のエネルギーは、例えば、亜鉛の原子数比によって制御できる。

ただし、酸化物半導体４０４は、インジウムを含む酸化物に限定されない。酸化物半導体４０４は、例えば、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物であっても構わない。

また酸化物半導体４０４は、エネルギーギャップが大きい酸化物を用いる。酸化物半導体４０４のエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。

酸化物半導体４０４は、スパッタリング法、ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法、ＭＯＣＶＤ（ＭｅｔａｌＯｒｇａｎｉｃＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（ＡｔｏｍｉｃＬａｙｅｒＤｅｐｏｓｉｔｉｏｎ）法、熱ＣＶＤ法またはＰＥＣＶＤ（ＰｌａｓｍａＥｎｈａｎｃｅｄＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法を含む）、ＭＢＥ（ＭｏｌｅｃｕｌａｒＢｅａｍＥｐｉｔａｘｙ）法またはＰＬＤ（ＰｕｌｓｅｄＬａｓｅｒＤｅｐｏｓｉｔｉｏｎ）法を用いて成膜するとよい。特に、ＭＯＣＶＤ法、ＡＬＤ法または熱ＣＶＤ法を用いると、プラズマを使わないため酸化物半導体４０４にダメージを与えにくい。その結果、トランジスタのオフ状態のリーク電流を低く抑えることができるので好ましい。

例えば、熱ＣＶＤ法で酸化物半導体ＩｎＧａＺｎＯ_Ｘ（Ｘ＞０）膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ_３）_３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ_３）_３である。また、ジメチル亜鉛の化学式は、（ＣＨ_３）_２Ｚｎである。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ_２Ｈ_５）_３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式（Ｃ_２Ｈ_５）_２Ｚｎ）を用いることもできる。

例えば、ＡＬＤ法で、酸化物半導体ＩｎＧａＺｎＯ_Ｘ（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ_３）_３ガスとＯ_３ガスを順次繰り返し導入してＩｎＯ_２層を形成し、その後、Ｇａ（ＣＨ_３）_３ガスとＯ_３ガスを同時に導入してＧａＯ層を形成し、更にその後（ＣＨ_３）_２ＺｎとＯ_３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎＧａＯ_２層やＩｎＺｎＯ_２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物層を形成しても良い。なお、Ｏ_３ガスに変えてＡｒ等の不活性ガスでバブリングしたＨ_２Ｏガスを用いても良いが、Ｈを含まないＯ_３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ_３）_３ガスにかえて、Ｉｎ（Ｃ_２Ｈ_５）_３ガスやトリス（アセチルアセトナト）インジウムを用いても良い。なお、トリス（アセチルアセトナト）インジウムは、Ｉｎ（ａｃａｃ）_３とも呼ぶ。また、Ｇａ（ＣＨ_３）_３ガスにかえて、Ｇａ（Ｃ_２Ｈ_５）_３ガスやトリス（アセチルアセトナト）ガリウムを用いても良い。なお、トリス（アセチルアセトナト）ガリウムは、Ｇａ（ａｃａｃ）_３とも呼ぶ。また、Ｉｎ（ＣＨ_３）_３ガスにかえて、Ｉｎ（Ｃ_２Ｈ_５）_３ガスを用いても良い。また、（ＣＨ_３）_２Ｚｎガスや、酢酸亜鉛を用いても良い。これらのガス種には限定されない。

酸化物半導体４０４をスパッタリング法で成膜する場合、パーティクル数低減のため、インジウムを含むターゲットを用いると好ましい。また、元素Ｍの原子数比が高い酸化物ターゲットを用いた場合、ターゲットの導電性が低くなる場合がある。インジウムを含むターゲットを用いる場合、ターゲットの導電率を高めることができ、ＤＣ放電、ＡＣ放電が容易となるため、大面積の基板へ対応しやすくなる。したがって、半導体装置の生産性を高めることができる。

酸化物半導体４０４をスパッタリング法で成膜する場合、ターゲットの原子数比は、Ｉｎ：Ｍ：Ｚｎが３：１：１、３：１：２、３：１：４、１：１：０．５、１：１：１、１：１：２、１：４：４、などとすればよい。

酸化物半導体４０４をスパッタリング法で成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される場合がある。特に、亜鉛は、ターゲットの原子数比よりも膜の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０ａｔｏｍｉｃ％以上９０ａｔｏｍｉｃ％程度以下となる場合がある。

以下では、酸化物半導体４０４中における不純物の影響について説明する。なお、トランジスタの電気特性を安定にするためには、酸化物半導体４０４中の不純物濃度を低減し、低キャリア密度化および高純度化することが有効である。なお、酸化物半導体４０４のキャリア密度は、１×１０^１７個／ｃｍ^３未満、１×１０^１５個／ｃｍ^３未満、または１×１０^１３個／ｃｍ^３未満とする。酸化物半導体４０４中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。

例えば、酸化物半導体４０４中のシリコンは、キャリアトラップやキャリア発生源となる場合がある。そのため、酸化物半導体４０４と下地絶縁膜４０２との間におけるシリコン濃度を、二次イオン質量分析法（ＳＩＭＳ：ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは２×１０^１８ａｔｏｍｓ／ｃｍ^３未満とする。また、酸化物半導体４０４とゲート絶縁膜４０８との間におけるシリコン濃度を、ＳＩＭＳにおいて、１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは２×１０^１８ａｔｏｍｓ／ｃｍ^３未満とする。

また、酸化物半導体４０４中に水素が含まれると、キャリア密度を増大させてしまう場合がある。酸化物半導体４０４の水素濃度はＳＩＭＳにおいて、２×１０^２０ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下とする。また、酸化物半導体４０４中に窒素が含まれると、キャリア密度を増大させてしまう場合がある。酸化物半導体４０４の窒素濃度は、ＳＩＭＳにおいて、５×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

また、酸化物半導体４０４の水素濃度を低減するために、下地絶縁膜４０２の水素濃度を低減すると好ましい。下地絶縁膜４０２の水素濃度はＳＩＭＳにおいて、２×１０^２０ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下とする。また、酸化物半導体４０４の窒素濃度を低減するために、下地絶縁膜４０２の窒素濃度を低減すると好ましい。下地絶縁膜４０２の窒素濃度は、ＳＩＭＳにおいて、５×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

また、酸化物半導体４０４の水素濃度を低減するために、ゲート絶縁膜４０８の水素濃度を低減すると好ましい。ゲート絶縁膜４０８の水素濃度はＳＩＭＳにおいて、２×１０^２０ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下とする。また、酸化物半導体４０４の窒素濃度を低減するために、ゲート絶縁膜４０８の窒素濃度を低減すると好ましい。ゲート絶縁膜４０８の窒素濃度は、ＳＩＭＳにおいて、５×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

以下では、酸化物半導体４０４に適用可能な酸化物半導体の構造について説明する。

本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。

また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。

酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（ＣＡｘｉｓＡｌｉｇｎｅｄＣｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。

まずは、ＣＡＡＣ−ＯＳ膜について説明する。

ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。

透過型電子顕微鏡（ＴＥＭ：ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像（高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

試料面と概略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。

一方、試料面と概略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

なお、ＣＡＡＣ−ＯＳ膜に対し、電子回折を行うと、配向性を示すスポット（輝点）が観測される。例えば、ＣＡＡＣ−ＯＳ膜の上面に対し、例えば１ｎｍ以上３０ｎｍ以下の電子線を用いる電子回折（ナノビーム電子回折ともいう。）を行うと、スポットが観測される（図１７（Ａ）参照。）。

断面の高分解能ＴＥＭ像および平面の高分解能ＴＥＭ像より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。

なお、ＣＡＡＣ−ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただし、ＣＡＡＣ−ＯＳ膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域を形成する場合がある。例えば、平面の高分解能ＴＥＭ像において、２５００ｎｍ^２以上、５μｍ^２以上または１０００μｍ^２以上となる結晶領域が観察される場合がある。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−ＲａｙＤｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。

一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ_４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面の高分解能ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。

なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。

また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部の割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成されることもある。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。

また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。

不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。

また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。

次に、微結晶酸化物半導体膜について説明する。

微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。

ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある（図１７（Ｂ）参照。）。

ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。

次に、非晶質酸化物半導体膜について説明する。

非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。

非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。

非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。

なお、酸化物半導体膜は、ｎｃ−ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。

ａ−ｌｉｋｅＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。ａ−ｌｉｋｅＯＳ膜は、ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳ膜であれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られない。

なお、ａ−ｌｉｋｅＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの計測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ_４の結晶は層状構造を有し、Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ_４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺｎＯ_４の結晶のａ−ｂ面に対応すると見なした。その格子縞の観察される領域における最大長を、ａ−ｌｉｋｅＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさとする。なお、結晶部の大きさは、０．８ｎｍ以上のものを選択的に評価する。

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。

酸化物半導体膜が複数の構造を有する場合、ナノビーム電子回折を用いることで構造解析が可能となる場合がある。

図１８（Ａ）に、電子銃室１０と、電子銃室１０の下の光学系１２と、光学系１２の下の試料室１４と、試料室１４の下の光学系１６と、光学系１６の下の観察室２０と、観察室２０に設置されたカメラ１８と、観察室２０の下のフィルム室２２と、を有する透過電子回折測定装置を示す。カメラ１８は、観察室２０内部に向けて設置される。なお、フィルム室２２を有さなくても構わない。

また、図１８（Ｂ）に、図１８（Ａ）で示した透過電子回折測定装置内部の構造を示す。透過電子回折測定装置内部では、電子銃室１０に設置された電子銃から放出された電子が、光学系１２を介して試料室１４に配置された物質２８に照射される。物質２８を通過した電子は、光学系１６を介して観察室２０内部に設置された蛍光板３２に入射する。蛍光板３２では、入射した電子の強度に応じたパターンが現れることで透過電子回折パターンを測定することができる。

カメラ１８は、蛍光板３２を向いて設置されており、蛍光板３２に現れたパターンを撮影することが可能である。カメラ１８のレンズの中央、および蛍光板３２の中央を通る直線と、蛍光板３２の上面と、の為す角度は、例えば、１５°以上８０°以下、３０°以上７５°以下、または４５°以上７０°以下とする。該角度が小さいほど、カメラ１８で撮影される透過電子回折パターンは歪みが大きくなる。ただし、あらかじめ該角度がわかっていれば、得られた透過電子回折パターンの歪みを補正することも可能である。なお、カメラ１８をフィルム室２２に設置しても構わない場合がある。例えば、カメラ１８をフィルム室２２に、電子２４の入射方向と対向するように設置してもよい。この場合、蛍光板３２の裏面から歪みの少ない透過電子回折パターンを撮影することができる。

試料室１４には、試料である物質２８を固定するためのホルダが設置されている。ホルダは、物質２８を通過する電子を透過するような構造をしている。ホルダは、例えば、物質２８をＸ軸、Ｙ軸、Ｚ軸などに移動させる機能を有していてもよい。ホルダの移動機能は、例えば、１ｎｍ以上１０ｎｍ以下、５ｎｍ以上５０ｎｍ以下、１０ｎｍ以上１００ｎｍ以下、５０ｎｍ以上５００ｎｍ以下、１００ｎｍ以上１μｍ以下などの範囲で移動させる精度を有すればよい。これらの範囲は、物質２８の構造によって最適な範囲を設定すればよい。

次に、上述した透過電子回折測定装置を用いて、物質の透過電子回折パターンを測定する方法について説明する。

例えば、図１８（Ｂ）に示すように物質におけるナノビームである電子２４の照射位置を変化させる（スキャンする）ことで、物質の構造が変化していく様子を確認することができる。このとき、物質２８がＣＡＡＣ−ＯＳ膜であれば、図１７（Ａ）に示したような回折パターンが観測される。または、物質２８がｎｃ−ＯＳ膜であれば、図１７（Ｂ）に示したような回折パターンが観測される。

ところで、物質２８がＣＡＡＣ−ＯＳ膜であったとしても、部分的にｎｃ−ＯＳ膜などと同様の回折パターンが観測される場合がある。したがって、ＣＡＡＣ−ＯＳ膜の良否は、一定の範囲におけるＣＡＡＣ−ＯＳ膜の回折パターンが観測される領域の割合（ＣＡＡＣ化率ともいう。）で表すことができる場合がある。例えば、良質なＣＡＡＣ−ＯＳ膜であれば、ＣＡＡＣ化率は、６０％以上、好ましくは８０％以上、さらに好ましくは９０％以上、より好ましくは９５％以上となる。なお、ＣＡＡＣ−ＯＳ膜と異なる回折パターンが観測される領域を非ＣＡＡＣ化率と表記する。

一例として、成膜直後（ａｓ−ｄｅｐｏと表記。）、３５０℃加熱処理後または４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜を有する各試料の上面に対し、スキャンしながら透過電子回折パターンを取得した。ここでは、５ｎｍ／秒の速度で６０秒間スキャンしながら回折パターンを観測し、観測された回折パターンを０．５秒ごとに静止画に変換することで、ＣＡＡＣ化率を導出した。なお、電子線としては、プローブ径が１ｎｍのナノビーム電子線を用いた。

各試料におけるＣＡＡＣ化率を図１９に示す。成膜直後および３５０℃加熱処理後と比べて、４５０℃加熱処理後のＣＡＡＣ化率が高いことがわかる。即ち、３５０℃より高い温度（例えば４００℃以上）における加熱処理によって、非ＣＡＡＣ化率が低くなる（ＣＡＡＣ化率が高くなる）ことがわかる。ここで、ＣＡＡＣ−ＯＳ膜と異なる回折パターンのほとんどはｎｃ−ＯＳ膜と同様の回折パターンであった。したがって、加熱処理によって、ｎｃ−ＯＳ膜と同様の構造を有する領域は、隣接する領域の構造の影響を受けてＣＡＡＣ化していることが示唆される。

このような測定方法を用いれば、複数の構造を有する酸化物半導体膜の構造解析が可能となる場合がある。

酸化物半導体４０４は、酸化物半導体の積層膜であってもよい。例えば、酸化物半導体４０４は、２層構造、３層構造であってもよい。

例えば、酸化物半導体４０４が３層構造の場合について説明する。図２に、酸化物半導体４０４が、下から順に積層された酸化物半導体４０４ａ、酸化物半導体４０４ｂ及び酸化物半導体４０４ｃを含む場合を示す。

酸化物半導体４０４ｂ（中層）は、ここまでの酸化物半導体４０４についての記載を参照する。酸化物半導体４０４ａ（下層）および酸化物半導体４０４ｃ（上層）は、酸化物半導体４０４ｂを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体である。そのため、酸化物半導体４０４ａと酸化物半導体４０４ｂとの界面、および酸化物半導体４０４ｂと酸化物半導体４０４ｃとの界面において、界面準位が形成されにくい。

なお、酸化物半導体４０４ａがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたときのＩｎとＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。また、酸化物半導体４０４ｂがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたときのＩｎとＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。また、酸化物半導体４０４ｃがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたときのＩｎとＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。なお、酸化物半導体４０４ｃは、酸化物半導体４０４ａと同種の酸化物を用いても構わない。

ここで、酸化物半導体４０４ａと酸化物半導体４０４ｂとの間には、酸化物半導体４０４ａと酸化物半導体４０４ｂとの混合領域を有する場合がある。また、酸化物半導体４０４ｂと酸化物半導体４０４ｃとの間には、酸化物半導体４０４ｂと酸化物半導体４０４ｃとの混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、酸化物半導体４０４ａ、酸化物半導体４０４ｂおよび酸化物半導体４０４ｃの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる。

酸化物半導体４０４ｂは、酸化物半導体４０４ａおよび酸化物半導体４０４ｃよりも電子親和力の大きい酸化物を用いる。例えば、酸化物半導体４０４ｂとして、酸化物半導体４０４ａおよび酸化物半導体４０４ｃよりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。

このとき、ゲート電極４１０に電界を印加すると、酸化物半導体４０４ａ、酸化物半導体４０４ｂ、酸化物半導体４０４ｃのうち、電子親和力の大きい酸化物半導体４０４ｂにチャネルが形成される。

また、トランジスタのオン電流のためには、酸化物半導体４０４ｃの厚さは小さいほど好ましい。例えば、酸化物半導体４０４ｃは、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下とする。一方、酸化物半導体４０４ｃは、チャネルの形成される酸化物半導体４０４ｂへ、ゲート絶縁膜４０８を構成する酸素以外の元素（シリコンなど）が入り込まないようブロックする機能を有する。そのため、酸化物半導体４０４ｃは、ある程度の厚さを有することが好ましい。例えば、酸化物半導体４０４ｃの厚さは、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上とする。

また、信頼性を高めるためには、酸化物半導体４０４ａは厚く、酸化物半導体４０４ｃは薄いことが好ましい。具体的には、酸化物半導体４０４ａの厚さは、２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とする。酸化物半導体４０４ａの厚さを、２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とすることで、下地絶縁膜４０２と酸化物半導体４０４ａとの界面からチャネルの形成される酸化物半導体４０４ｂまでを２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上離すことができる。ただし、半導体装置の生産性が低下する場合があるため、酸化物半導体４０４ａの厚さは、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下とする。

例えば、酸化物半導体４０４ｂと酸化物半導体４０４ａとの間におけるシリコン濃度を、ＳＩＭＳにおいて、１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは２×１０^１８ａｔｏｍｓ／ｃｍ^３未満とする。また、酸化物半導体４０４ｂと酸化物半導体４０４ｃとの間におけるシリコン濃度を、ＳＩＭＳにおいて、１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは２×１０^１８ａｔｏｍｓ／ｃｍ^３未満とする。

また、酸化物半導体４０４ｂの水素濃度を低減するために、酸化物半導体４０４ａおよび酸化物半導体４０４ｃの水素濃度を低減すると好ましい。酸化物半導体４０４ａおよび酸化物半導体４０４ｃの水素濃度はＳＩＭＳにおいて、２×１０^２０ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下とする。また、酸化物半導体４０４ｂの窒素濃度を低減するために、酸化物半導体４０４ａおよび酸化物半導体４０４ｃの窒素濃度を低減すると好ましい。酸化物半導体４０４ａおよび酸化物半導体４０４ｃの窒素濃度は、ＳＩＭＳにおいて、５×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

上述の３層構造は一例である。例えば、酸化物半導体４０４ａまたは酸化物半導体４０４ｃのない２層構造としても構わない。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）

次に、実施の形態１で示したトランジスタの作製方法について、図３および図５を用いて説明する。

まず、基板４００上に下地絶縁膜４０２を成膜する（図３（Ａ）参照）。

下地絶縁膜４０２は、スパッタリング法、ＣＶＤ法（ＡＬＤ法、ＭＯＣＶＤ法、熱ＣＶＤ法またはＰＥＣＶＤ法を含む）、ＭＢＥ法またはＰＬＤ法を用いて成膜すればよい。特にＡＬＤ法、ＭＯＣＶＤ法または熱ＣＶＤ法は、プラズマを使わないためダメージが少なく好ましい。

次に、下地絶縁膜４０２の表面を平坦化するために、ＣＭＰ処理を行ってもよい。ＣＭＰ処理を行うことで、下地絶縁膜４０２の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．３ｎｍ以下、さらに好ましくは０．１ｎｍ以下とする。上述の数値以下のＲａとすることで、酸化物半導体４０４の結晶性が高くなる場合がある。Ｒａは原子間力顕微鏡（ＡＦＭ）にて測定可能である。

次に、下地絶縁膜４０２に酸素を添加することにより、過剰酸素を含む絶縁層を形成しても構わない。酸素の添加は、プラズマ処理またはイオン注入法などにより行えばよい。酸素の添加をイオン注入法で行う場合、例えば、加速電圧を２ｋＶ以上１００ｋＶ以下とし、ドーズ量を５×１０^１４ｉｏｎｓ／ｃｍ^２以上５×１０^１６ｉｏｎｓ／ｃｍ^２以下とすればよい。

次に、下地絶縁膜４０２上に、実施の形態２で記載した方法を用いて酸化物半導体４０４を形成する（図３（Ｂ）参照）。このとき、下地絶縁膜４０２を適度にエッチングしてもよい。下地絶縁膜４０２を適度にエッチングすることで、後に形成するゲート電極４１０で酸化物半導体４０４を覆いやすくすることができる。なお、トランジスタを微細化するために、酸化物半導体４０４の加工時にハードマスクを用いてもよい。

また、酸化物半導体４０４として、図２に示す酸化物半導体４０４ａ、酸化物半導体４０４ｂ、および酸化物半導体４０４ｃを含む積層膜を形成する場合、各層を大気に触れさせることなく連続して成膜すると好ましい。

不純物の混入を低減し、結晶性の高い酸化物半導体とするために、酸化物半導体４０４は、基板温度を１００℃以上、好ましくは１５０℃以上、さらに好ましくは２００℃以上として成膜する。また、成膜ガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下にまで高純度化したガスを用いる。なお、不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性と呼ぶ。

酸化物半導体４０４の形成後に、第１の加熱処理を行ってもよい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。第１の加熱処理によって、酸化物半導体４０４の結晶性を高め、さらに下地絶縁膜４０２から水素や水などの不純物を除去することができる。

次に、酸化物半導体４０４上にソース電極４０６ａおよびドレイン電極４０６ｂとなる導電膜４０５を成膜する（図３（Ｃ）参照）。導電膜４０５は、スパッタリング法、ＣＶＤ法（ＡＬＤ法、ＭＯＣＶＤ法、熱ＣＶＤ法またはＰＥＣＶＤ法を含む）、ＭＢＥ法またはＰＬＤ法を用いて成膜すればよい。特にＡＬＤ法、ＭＯＣＶＤ法または熱ＣＶＤ法は、プラズマを使わないためダメージが少なく好ましい。

例えば、ＡＬＤ法用いて、導電膜４０５としてタングステンを成膜する場合には、ＷＦ_６ガスとＢ_２Ｈ_６ガスを順次繰り返し導入して初期のタングステン膜を成膜し、その後、ＷＦ_６ガスとＨ_２ガスを同時に導入してタングステンを成膜する。なお、Ｂ_２Ｈ_６ガスに代えてＳｉＨ_４ガスを用いてもよい。

次に、導電膜４０５を分断するようにエッチングし、ソース電極４０６ａおよびドレイン電極４０６ｂを形成する（図４（Ａ）参照）。なお、導電膜４０５をエッチングする際、ソース電極４０６ａおよびドレイン電極４０６ｂの端部が丸みを帯びる（曲面を有する）場合がある。また、導電膜４０５をエッチングする際、下地絶縁膜４０２及び酸化物半導体４０４が適度にエッチングされていてもよい。

次に、酸化物半導体４０４上、ソース電極４０６ａ上およびドレイン電極４０６ｂ上に、ゲート絶縁膜４０８を形成する。ゲート絶縁膜４０８は、スパッタリング法、ＣＶＤ法（ＡＬＤ法、ＭＯＣＶＤ法、熱ＣＶＤ法またはＰＥＣＶＤ法を含む）、ＭＢＥ法またはＰＬＤ法を用いて成膜すればよい。特にＡＬＤ法、ＭＯＣＶＤ法または熱ＣＶＤ法は、プラズマを使わないためダメージが少なく好ましい。

例えば、熱ＣＶＤ法を用いて、ゲート絶縁膜４０８として酸化シリコンを成膜する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ_２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。

例えば、熱ＣＶＤ法を用いて、ゲート絶縁膜４０８として酸化ハフニウムを成膜する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム（ＴＤＭＡＨ））を気化させた原料ガスと、酸化剤としてオゾン（Ｏ_３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ_３）_２］_４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。

次に、ゲート絶縁膜４０８上に導電膜４１０ａおよび導電膜４１０ｂを成膜して、ゲート電極４１０を形成する（図４（Ｂ）参照）。導電膜４１０ａおよび導電膜４１０ｂは、スパッタリング法、ＣＶＤ法（ＡＬＤ法、ＭＯＣＶＤ法、熱ＣＶＤ法またはＰＥＣＶＤ法を含む）、ＭＢＥ法またはＰＬＤ法を用いて成膜すればよい。特にＡＬＤ法、ＭＯＣＶＤ法または熱ＣＶＤ法は、プラズマを使わないためダメージが少なく好ましい。

次に、ソース電極４０６ａ上、ドレイン電極４０６ｂ上、ゲート絶縁膜４０８上およびゲート電極４１０上に保護絶縁膜４１２を形成する（図４（Ｃ）参照）。保護絶縁膜４１２は、スパッタリング法、ＣＶＤ法（ＡＬＤ法、ＭＯＣＶＤ法、熱ＣＶＤ法またはＰＥＣＶＤ法を含む）、ＭＢＥ法またはＰＬＤ法を用いて成膜すればよい。特にＡＬＤ法、ＭＯＣＶＤ法または熱ＣＶＤ法は、プラズマを使わないためダメージが少なく好ましい。

例えば、熱ＣＶＤ法を用いて、保護絶縁膜４１２として酸化アルミニウムを成膜する場合には、溶媒とアルミニウム前駆体化合物を含む液体（ＴＭＡなど）を気化させた原料ガスと、酸化剤としてＨ_２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ_３）_３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。

次に、第２の加熱処理を行う。第２の加熱処理は、実施の形態１で示した加熱処理と同様の条件で行うことができる。第２の加熱処理により、ゲート電極４１０を還元させて、導電膜４１１ａ、導電膜４１１ｂおよび導電膜４１１ｃを作製する（図５参照）。その際、導電膜４１０ａから放出された酸素は、ゲート絶縁膜４０８を介して、酸化物半導体４０４へ酸素を供給し、酸化物半導体４０４の酸素欠損を低減することができる。

以上の工程で、実施の形態１に示すトランジスタを作製することができる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態４）

本実施の形態では、実施の形態１で示したトランジスタにボトムゲート電極（酸化物半導体と基板の間に存在するゲート電極）を追加した場合について、図面を用いて説明する。

図６（Ａ）および図６（Ｂ）は、本発明の一態様のトランジスタの上面図および断面図である。図６（Ａ）は上面図であり、図６（Ｂ）は、図６（Ａ）に示す一点鎖線Ａ１−Ａ２、および一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。

図６（Ａ）および図６（Ｂ）に示すトランジスタは、基板６００と、基板６００上の第１のゲート電極６２０と、基板６００上および第１のゲート電極６２０上の第１のゲート絶縁膜６０２と、第１のゲート絶縁膜６０２を介して第１のゲート電極６２０と重なる酸化物半導体６０４と、酸化物半導体６０４の上面および側面と接するソース電極６０６ａおよびドレイン電極６０６ｂと、酸化物半導体６０４上、ソース電極６０６ａ上およびドレイン電極６０６ｂ上の第２のゲート絶縁膜６０８と、第２のゲート絶縁膜６０８の上面に接し、酸化物半導体６０４の上面および側面に面する第２のゲート電極６１０と、ソース電極６０６ａ上、ドレイン電極６０６ｂ上および第２のゲート電極６１０上の保護絶縁膜６１２と、を有し、第１のゲート電極６２０は、導電膜６２０ｂと、導電膜６２０ｂ上の導電膜６２０ａを含む積層膜で構成され、第２のゲート電極６１０は、導電膜６１０ａと、導電膜６１０ａ上の導電膜６１０ｂを含む積層膜で構成されている。なお、基板６００と第１のゲート電極６２０との間に下地絶縁膜を設けても構わない。

図６（Ｂ）では、第１のゲート電極６２０と第２のゲート電極６１０は接続されていないため、異なる電位を同時に与えることができるが、これらの電極を電気的に接続し、同じ電位を同時に与えることもできる。

導電膜６１０ａおよび導電膜６２０ａは、実施の形態１で示した導電膜４１０ａについての記載を参照する。また、導電膜６１０ｂおよび導電膜６２０ｂは、実施の形態１で示した導電膜４１０ｂについての記載を参照する。第１のゲート絶縁膜６０２および第２のゲート絶縁膜６０８は、実施の形態１で示したゲート絶縁膜４０８についての記載を参照する。なお、その他の構成要素に関しては、図１（Ｂ）の対応する各構成要素の記載を参照すればよい。

図６（Ｃ）は加熱処理を施して、導電膜６１０ａおよび導電膜６２０ａを還元させた後の状態を示している。

図６（Ｃ）は、導電膜６２１ｃ、導電膜６２１ｃ上の導電膜６２１ｂおよび導電膜６２１ｂ上の導電膜６２１ａを含む第１のゲート電極６２１と、導電膜６１１ａ、導電膜６１１ａ上の導電膜６１１ｂおよび導電膜６１１ｂ上の導電膜６１１ｃを含む第２のゲート電極６１１を有する。図６（Ｃ）において、第１のゲート電極６２１および第２のゲート電極６１１以外の構成は、図６（Ｂ）と同一である。

導電膜６１１ａおよび導電膜６２１ａは、実施の形態１で示した導電膜４１１ａについての記載を参照する。導電膜６１１ｂおよび導電膜６２１ｂは、実施の形態１で示した導電膜４１１ｂについての記載を参照する。また、導電膜６１１ｃおよび導電膜６２１ｃは、実施の形態１で示した導電膜４１１ｃについての記載を参照する。

実施の形態１と同様に、本実施の形態でも、導電膜６２０ａおよび導電膜６１０ａを還元させることで放出される酸素を、酸化物半導体６０４に供給することを目的としている。

実施の形態１で示したトランジスタは、酸化物半導体４０４の下に、酸素供給能力を持つ下地絶縁膜４０２を有し、下地絶縁膜４０２の膜厚を厚くすることで、供給できる酸素の量を増やすことができる。本実施の形態で示すトランジスタは、酸化物半導体６０４の下に、第１のゲート絶縁膜６０２を有するが、ゲート容量の点から、第１のゲート絶縁膜６０２は厚くすることができず、十分な酸素供給能力を持たせることができない。そのため、本実施の形態で示すトランジスタにおいて、酸化物半導体の上下に配置させたゲート電極から酸素を供給することは極めて重要である。
（実施の形態５）

本実施の形態では、本発明の一態様のトランジスタを利用した回路の一例について図面を参照して説明する。

図７（Ａ）に本発明の一態様の半導体装置の断面図を示す。図７（Ａ）に示す半導体装置は、基板２２０１と、トランジスタ２２００と、トランジスタ２１００と、配線２２０２と、プラグ２２０３と、配線２２０６と、配線２２０５と、素子分離層２２０４と、絶縁層２２０７と、絶縁層２２０８と、を有している。また、トランジスタ２２００は、ソース領域又はドレイン領域として機能する不純物領域２００１と、ゲート電極２００３と、ゲート絶縁膜２００４と、側壁絶縁層２００５と、を有している。

図７（Ａ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ２２００を有し、上部に第２の半導体材料を用いたトランジスタ２１００を有している。図７（Ａ）では、第２の半導体材料を用いたトランジスタ２１００として、実施の形態１で例示したトランジスタを適用した例を示している。なお、一点鎖線より左側がトランジスタ２１００及びトランジスタ２２００のチャネル長方向の断面、右側がトランジスタ２１００及びトランジスタ２２００のチャネル幅方向の断面である。

第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが好ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素など）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、オフ電流が低い。

トランジスタ２２００は、ｎチャネル型のトランジスタまたはｐチャネル型のトランジスタのいずれであってもよく、回路によって適切なトランジスタを用いればよい。また、酸化物半導体を用いた本発明の一態様のトランジスタを用いるほかは、用いる材料や構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。

また、トランジスタ２２００は、側壁絶縁層２００５の下に、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）領域やエクステンション領域として機能する不純物領域を設けてもよい。特に、トランジスタ２２００をｎチャネル型とする場合は、ホットキャリアによる劣化を抑制するため、ＬＤＤ領域やエクステンション領域を設けることが好ましい。

また、トランジスタ２２００としてシリサイド（サリサイド）を有するトランジスタや、側壁絶縁層２００５を有さないトランジスタを用いてもよい。シリサイド（サリサイド）を有する構造であると、ソース領域およびドレイン領域がより低抵抗化でき、半導体装置の高速化が可能である。また、低電圧で動作できるため、半導体装置の消費電力を低減することが可能である。

このように、２種類のトランジスタを積層することにより、回路の占有面積が低減され、より高密度に複数の回路を配置することができる。

基板２２０１としては、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムからなる化合物半導体基板や、ＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）基板などを用いることができる。半導体基板を用いて形成されたトランジスタは、高速動作が容易である。なお、基板２２０１としてｐ型の単結晶シリコン基板を用いた場合、基板２２０１の一部にｎ型を付与する不純物元素を添加してｎ型のウェルを形成し、ｎ型のウェルが形成された領域にｐ型のトランジスタを形成することも可能である。ｎ型を付与する不純物元素としては、リン（Ｐ）、砒素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）等を用いることができる。

また、基板２２０１は絶縁基板上に半導体膜を設けたものでもよい。該絶縁基板として、例えば、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどが挙げられる。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。

なお、ある基板を用いて半導体素子を形成し、その後、別の基板に半導体素子を転置してもよい。半導体素子が転置される基板の一例としては、上述した基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステルなどを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。

トランジスタ２２００は、素子分離層２２０４により、基板２２０１に形成される他のトランジスタと分離されている。素子分離層２２０４は、酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いることができる。

ここで、下層に設けられるトランジスタ２２００にシリコン系半導体材料を用いた場合、トランジスタ２２００の半導体層の近傍に設けられる絶縁層中の水素はシリコンのダングリングボンドを終端し、トランジスタ２２００の信頼性を向上させる効果がある。一方、上層に設けられるトランジスタ２１００に酸化物半導体を用いた場合、トランジスタ２１００の半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなるため、トランジスタ２１００の信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体材料を用いたトランジスタ２２００の上層に酸化物半導体を用いたトランジスタ２１００を積層して設ける場合、これらの間に水素の拡散を防止する機能を有する絶縁層２２０７を設けることは特に効果的である。絶縁層２２０７により、下層に水素を閉じ込めることでトランジスタ２２００の信頼性が向上することに加え、下層から上層に水素が拡散することが抑制されることでトランジスタ２１００の信頼性も同時に向上させることができる。

絶縁層２２０７としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。

また、酸化物半導体層を含んで構成されるトランジスタ２１００を覆うように、トランジスタ２１００上に水素の拡散を防止する機能を有する絶縁層２２０８を形成することが好ましい。絶縁層２２０８としては、絶縁層２２０７と同様の材料を用いることができ、特に酸化アルミニウムを適用することが好ましい。酸化アルミニウム膜は、水素、水分などの不純物及び酸素の双方に対して膜を透過させない遮断（ブロッキング）効果が高い。したがって、トランジスタ２１００を覆う絶縁層２２０８として酸化アルミニウム膜を用いることで、トランジスタ２１００に含まれる酸化物半導体層からの酸素の脱離を防止するとともに、酸化物半導体層への水及び水素の混入を防止することができる。

なお、トランジスタ２２００は、プレーナ型のトランジスタだけでなく、様々なタイプのトランジスタとすることができる。例えば、ＦＩＮ（フィン）型、ＴＲＩ−ＧＡＴＥ（トライゲート）型などのトランジスタなどとすることができる。その場合の断面図の例を、図７（Ｄ）に示す。半導体基板２２１１の上に、絶縁層２２１２が設けられている。半導体基板２２１１は、先端の細い凸部（フィンともいう。）を有する。なお、凸部の上には、絶縁膜が設けられていてもよい。その絶縁膜は、凸部を形成するときに、半導体基板２２１１がエッチングされないようにするためのマスクとして機能するものである。なお、凸部は、先端が細くなくてもよく、例えば、略直方体の凸部であってもよいし、先端が太い凸部であってもよい。半導体基板２２１１の凸部の上には、ゲート絶縁膜２２１４が設けられ、その上には、ゲート電極２２１３が設けられている。半導体基板２２１１には、ソース領域およびドレイン領域２２１５が形成されている。なお、ここでは、半導体基板２２１１が、凸部を有する例を示したが、本発明の一態様に係る半導体装置は、これに限定されない。例えば、ＳＯＩ基板を加工して、凸部を有する半導体領域を形成しても構わない。

なお、図７（Ａ）及び（Ｄ）において、符号及びハッチングパターンが与えられていない領域は絶縁体で構成された領域を表している。これらの領域には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いることができる。また、当該領域には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いることもできる。

上記構成において、トランジスタ２１００やトランジスタ２２００の電極の接続構成を異ならせることにより、様々な回路を構成することができる。以下では、本発明の一態様の半導体装置を用いることにより実現できる回路構成の例を説明する。

図７（Ｂ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のトランジスタ２１００を直列に接続し、且つそれぞれのゲートを接続した、いわゆるＣＭＯＳ回路の構成を示している。

また図７（Ｃ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれぞれのソースとドレインを接続した構成を示している。このような構成とすることで、いわゆるアナログスイッチとして機能させることができる。

本発明の一態様であるトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図８に示す。

図８（Ａ）に示す半導体装置は、第１の半導体材料を用いたトランジスタ３２００と第２の半導体材料を用いたトランジスタ３３００、および容量素子３４００を有している。なお、トランジスタ３３００としては、実施の形態１で説明したトランジスタを用いることができる。

トランジスタ３３００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ３３００は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。

図８（Ａ）において、第１の配線３００１はトランジスタ３２００のソース電極と電気的に接続され、第２の配線３００２はトランジスタ３２００のドレイン電極と電気的に接続されている。また、第３の配線３００３はトランジスタ３３００のソース電極及びドレイン電極の一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲート電極と電気的に接続されている。そして、トランジスタ３２００のゲート電極、およびトランジスタ３３００のソース電極及びドレイン電極の他方は、容量素子３４００の第１の端子と電気的に接続され、第５の配線３００５は容量素子３４００の第２の端子と電気的に接続されている。

図８（Ａ）に示す半導体装置では、トランジスタ３２００のゲート電極の電位が保持可能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。

情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ３３００がオン状態となる電位にして、トランジスタ３３００をオン状態とする。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート電極、および容量素子３４００に与えられる。すなわち、トランジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ３３００がオフ状態となる電位にして、トランジスタ３３００をオフ状態とすることにより、トランジスタ３２００のゲートに与えられた電荷が保持される（保持）。

トランジスタ３３００のオフ電流は極めて小さいため、トランジスタ３２００のゲートの電荷は長時間にわたって保持される。

次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、トランジスタ３２００のゲートに保持された電荷量に応じて、第２の配線３００２は異なる電位をとる。一般に、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖ_ｔｈ＿Ｈは、トランジスタ３２００のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖ_ｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ３２００を「オン状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶ_ｔｈ＿ＨとＶ_ｔｈ＿Ｌの間の電位Ｖ_０とすることにより、トランジスタ３２００のゲートに与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ_０（＞Ｖ_ｔｈ＿Ｈ）となれば、トランジスタ３２００は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ_０（＜Ｖ_ｔｈ＿Ｌ）となっても、トランジスタ３２００は「オフ状態」のままである。このため、第２の配線３００２の電位を判別することで、保持されている情報を読み出すことができる。

なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲートの状態にかかわらずトランジスタ３２００が「オフ状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｈより小さい電位を第５の配線３００５に与えればよい。または、ゲートの状態にかかわらずトランジスタ３２００が「オン状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｌより大きい電位を第５の配線３００５に与えればよい。

図８（Ｂ）に示す半導体装置は、トランジスタ３２００を設けていない点で図８（Ａ）と相違している。この場合も上記と同様の動作により情報の書き込み及び保持動作が可能である。

次に、図８（Ｂ）に示す半導体装置の情報の読み出しについて説明する。トランジスタ３３００がオン状態となると、浮遊状態である第３の配線３００３と容量素子３４００とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子３４００の第１の端子の電位（または容量素子３４００に蓄積された電荷）によって、異なる値をとる。

例えば、容量素子３４００の第１の端子の電位をＶ、容量素子３４００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子３４００の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。

そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。

この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体材料が適用されたトランジスタを用い、トランジスタ３３００として第２の半導体材料が適用されたトランジスタを駆動回路上に積層して設ける構成とすればよい。

本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。

また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。

（実施の形態６）
本実施の形態では、先の実施の形態で説明したトランジスタ、または記憶装置を含むＲＦＩＤタグについて、図９を参照して説明する。

本実施の形態におけるＲＦＩＤタグは、内部に記憶回路を有し、記憶回路に必要な情報を記憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴から、ＲＦＩＤタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには極めて高い信頼性が要求される。

ＲＦＩＤタグの構成について図９を用いて説明する。図９は、ＲＦＩＤタグの構成例を示すブロック図である。

図９に示すようにＲＦＩＤタグ８００は、通信器８０１（質問器、リーダ／ライタなどともいう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ８０４を有する。またＲＦＩＤタグ８００は、整流回路８０５、定電圧回路８０６、復調回路８０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有している。なお、復調回路８０７に含まれる整流作用を示すトランジスタに逆方向電流を十分に抑制することが可能な材料、例えば、酸化物半導体、が用いられた構成としてもよい。これにより、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることができる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別される。本実施の形態に示すＲＦＩＤタグ８００は、そのいずれの方式に用いることも可能である。

次に各回路の構成について説明する。アンテナ８０４は、通信器８０１に接続されたアンテナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路８０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整流、例えば、半波２倍圧整流し、後段に設けられた容量素子により、整流された信号を平滑化することで入力電位を生成するための回路である。なお、整流回路８０５の入力側または出力側には、リミッタ回路を設けてもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御するための回路である。

定電圧回路８０６は、入力電位から安定した電源電圧を生成し、各回路に供給するための回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８０９のリセット信号を生成するための回路である。

復調回路８０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成するための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに応じて変調をおこなうための回路である。

論理回路８０９は復調信号を解析し、処理を行うための回路である。記憶回路８１０は、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を行うための回路である。

なお、上述の各回路は、必要に応じて、適宜、取捨することができる。

ここで、先の実施の形態で説明した記憶回路を、記憶回路８１０に用いることができる。本発明の一態様の記憶回路は、電源が遮断された状態であっても情報を保持できるため、ＲＦＩＤタグに好適に用いることができる。さらに本発明の一態様の記憶回路は、データの書き込みに必要な電力（電圧）が従来の不揮発性メモリに比べて著しく小さいため、データの読み出し時と書込み時の最大通信距離の差を生じさせないことも可能である。さらに、データの書き込み時に電力が不足し、誤動作または誤書込みが生じることを抑制することができる。

また、本発明の一態様の記憶回路は、不揮発性のメモリとして用いることが可能であるため、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデータを書き込むためのコマンドを別途用意し、ユーザが自由に書き換えできないようにしておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷することで、作製したＲＦＩＤタグすべてについて固有番号を付与するのではなく、出荷する良品にのみ固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になることがなく出荷後の製品に対応した顧客管理が容易となる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態７）
本実施の形態では、少なくとも実施の形態で説明したトランジスタを用いることができ、先の実施の形態で説明した記憶装置を含むＣＰＵについて説明する。

図１０は、先の実施の形態で説明したトランジスタを少なくとも一部に用いたＣＰＵの一例の構成を示すブロック図である。

図１０に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃｌｏｇｉｃｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（ＢｕｓＩ／Ｆ）、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９（ＲＯＭＩ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図１０に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図１０に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。

バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。

ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。

また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。

図１０に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、先の実施の形態に示したトランジスタを用いることができる。

図１０に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。

図１１は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していても良い。

ここで、回路１２０２には、先の実施の形態で説明した記憶装置を用いることができる。記憶素子１２００への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートには接地電位（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする。

スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端子はトランジスタ１２１３のソース及びドレインの一方に対応し、スイッチ１２０３の第２の端子はトランジスタ１２１３のソース及びドレインの他方に対応し、スイッチ１２０３はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１３のオン状態またはオフ状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソース及びドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソース及びドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１４のオン状態またはオフ状態）が選択される。

トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のうちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部分をノードＭ２とする。トランジスタ１２１０のソース及びドレインの一方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ１２０３の第１の端子と電気的に接続される。スイッチ１２０３の第２の端子はスイッチ１２０４の第１の端子と電気的に接続される。スイッチ１２０４の第２の端子は電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ１２０３の第２の端子と、スイッチ１２０４の第１の端子（と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。

なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。

トランジスタ１２０９の第１ゲート（第１のゲート電極）には、制御信号ＷＥが入力される。スイッチ１２０３およびスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態となる。

トランジスタ１２０９のソース及びドレインの他方には、回路１２０１に保持されたデータに対応する信号が入力される。図１１では、回路１２０１から出力された信号が、トランジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の第２の端子から出力される信号は、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介して回路１２０１に入力される。

なお、図１１では、スイッチ１２０３の第２の端子から出力される信号は、論理素子１２０６および回路１２２０を介して回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子から出力される信号が、論理値を反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ１２０３の第２の端子から出力される信号を当該ノードに入力することができる。

また、図１１において、記憶素子１２００に用いられるトランジスタのうち、トランジスタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体層で形成されるトランジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外にも、チャネルが酸化物半導体層で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることもできる。

図１１における回路１２０１には、例えばフリップフロップ回路を用いることができる。また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いることができる。

本発明の一態様である半導体装置では、記憶素子１２００に電源電圧が供給されない間は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８によって保持することができる。

また、酸化物半導体層にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体層にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。

また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が元のデータを保持しなおすまでの時間を短くすることができる。

また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態（オン状態、またはオフ状態）に変換して、回路１２０２から読み出すことができる。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。

このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。

本実施の形態では、記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（ＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ）等のＬＳＩ、ＲＦ−ＩＤ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙＩｄｅｎｔｉｆｉｃａｔｉｏｎ）にも応用可能である。

（実施の形態８）
本実施の形態では、本発明の一態様の表示装置の構成例について説明する。

［構成例］
図２０（Ａ）は、本発明の一態様の表示装置の上面図であり、図２０（Ｂ）は、本発明の一態様の表示装置の画素に液晶素子を適用する場合に用いることができる画素回路を説明するための回路図である。また、図２０（Ｃ）は、本発明の一態様の表示装置の画素に有機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図である。

画素部に配置するトランジスタは、上記実施の形態に従って形成することができる。また、当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基板上に形成する。このように、画素部や駆動回路に上記実施の形態に示すトランジスタを用いることにより、信頼性の高い表示装置を提供することができる。

アクティブマトリクス型表示装置の上面図の一例を図２０（Ａ）に示す。表示装置の基板７００上には、画素部７０１、第１の走査線駆動回路７０２、第２の走査線駆動回路７０３、信号線駆動回路７０４を有する。画素部７０１には、複数の信号線が信号線駆動回路７０４から延伸して配置され、複数の走査線が第１の走査線駆動回路７０２、及び第２の走査線駆動回路７０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置の基板７００はＦＰＣ（ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄＣｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている。

図２０（Ａ）では、第１の走査線駆動回路７０２、第２の走査線駆動回路７０３、信号線駆動回路７０４は、画素部７０１と同じ基板７００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板７００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板７００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。

〔液晶表示装置〕
また、画素の回路構成の一例を図２０（Ｂ）に示す。ここでは、ＶＡ型液晶表示装置の画素に適用することができる画素回路を示す。

この画素回路は、一つの画素に複数の画素電極層を有する構成に適用できる。それぞれの画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極層に印加する信号を、独立して制御できる。

トランジスタ７１６のゲート配線７１２と、トランジスタ７１７のゲート配線７１３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能するソース電極層又はドレイン電極層７１４は、トランジスタ７１６とトランジスタ７１７で共通に用いられている。トランジスタ７１６とトランジスタ７１７は上記実施の形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶表示装置を提供することができる。

トランジスタ７１６と電気的に接続する第１の画素電極層と、トランジスタ７１７と電気的に接続する第２の画素電極層の形状について説明する。第１の画素電極層と第２の画素電極層の形状は、スリットによって分離されている。第１の画素電極層はＶ字型に広がる形状を有し、第２の画素電極層は第１の画素電極層の外側を囲むように形成される。

トランジスタ７１６のゲート電極はゲート配線７１２と接続され、トランジスタ７１７のゲート電極はゲート配線７１３と接続されている。ゲート配線７１２とゲート配線７１３に異なるゲート信号を与えてトランジスタ７１６とトランジスタ７１７の動作タイミングを異ならせ、液晶の配向を制御できる。

また、容量配線７１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極層または第２の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。

マルチドメイン構造は、一画素に第１の液晶素子７１８と第２の液晶素子７１９を備える。第１の液晶素子７１８は第１の画素電極層と対向電極層とその間の液晶層とで構成され、第２の液晶素子７１９は第２の画素電極層と対向電極層とその間の液晶層とで構成される。

なお、図２０（Ｂ）に示す画素回路は、これに限定されない。例えば、図２０（Ｂ）に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、又は論理回路などを追加してもよい。

〔有機ＥＬ表示装置〕
画素の回路構成の他の一例を図２０（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示装置の画素構造を示す。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。

図２０（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。なお、本発明の一態様の金属酸化物膜は、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当該画素回路は、デジタル時間階調駆動を適用することができる。

適用可能な画素回路の構成及びデジタル時間階調駆動を適用した場合の画素の動作について説明する。

画素７２０は、スイッチング用トランジスタ７２１、駆動用トランジスタ７２２、発光素子７２４及び容量素子７２３を有している。スイッチング用トランジスタ７２１は、ゲート電極層が走査線７２６に接続され、第１電極（ソース電極層及びドレイン電極層の一方）が信号線７２５に接続され、第２電極（ソース電極層及びドレイン電極層の他方）が駆動用トランジスタ７２２のゲート電極層に接続されている。駆動用トランジスタ７２２は、ゲート電極層が容量素子７２３を介して電源線７２７に接続され、第１電極が電源線７２７に接続され、第２電極が発光素子７２４の第１電極（画素電極）に接続されている。発光素子７２４の第２電極は共通電極７２８に相当する。共通電極７２８は、同一基板上に形成される共通電位線と電気的に接続される。

スイッチング用トランジスタ７２１および駆動用トランジスタ７２２は上記実施の形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ表示装置を提供することができる。

発光素子７２４の第２電極（共通電極７２８）の電位は低電源電位に設定する。なお、低電源電位とは、電源線７２７に設定される高電源電位より低い電位であり、例えばＧＮＤ、０Ｖなどを低電源電位として設定することができる。発光素子７２４の順方向のしきい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子７２４に印加することにより、発光素子７２４に電流を流して発光させる。なお、発光素子７２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。

なお、容量素子７２３は駆動用トランジスタ７２２のゲート容量を代用することにより省略できる。駆動用トランジスタ７２２のゲート容量については、チャネル形成領域とゲート電極層との間で容量が形成されていてもよい。

次に、駆動用トランジスタ７２２に入力する信号について説明する。電圧入力電圧駆動方式の場合、駆動用トランジスタ７２２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を、駆動用トランジスタ７２２に入力する。なお、駆動用トランジスタ７２２を線形領域で動作させるために、電源線７２７の電圧よりも高い電圧を駆動用トランジスタ７２２のゲート電極層にかける。また、信号線７２５には、電源線電圧に駆動用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。

アナログ階調駆動を行う場合、駆動用トランジスタ７２２のゲート電極層に発光素子７２４の順方向電圧に駆動用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。なお、駆動用トランジスタ７２２が飽和領域で動作するようにビデオ信号を入力し、発光素子７２４に電流を流す。また、駆動用トランジスタ７２２を飽和領域で動作させるために、電源線７２７の電位を、駆動用トランジスタ７２２のゲート電位より高くする。ビデオ信号をアナログとすることで、発光素子７２４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。

なお、画素回路の構成は、図２０（Ｃ）に示す画素構成に限定されない。例えば、図２０（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタ又は論理回路などを追加してもよい。

図２０で例示した回路に上記実施の形態で例示したトランジスタを適用する場合、低電位側にソース電極（第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電気的に接続される構成とする。さらに、制御回路等により第１のゲート電極の電位を制御し、第２のゲート電極には図示しない配線によりソース電極に与える電位よりも低い電位など、上記で例示した電位を入力可能な構成とすればよい。

例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎＥｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒＤｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。

（実施の形態９）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１２に示す。

図１２（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８等を有する。なお、図１２（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。

図１２（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部９１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１３は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられている。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９１２との間の角度に従って、切り替える構成としても良い。また、第１表示部９１３および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。

図１２（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キーボード９２３、ポインティングデバイス９２４等を有する。

図１２（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３３等を有する。

図１２（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されており、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能である。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４２との間の角度に従って切り替える構成としても良い。

図１２（Ｆ）は普通自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト９５４等を有する。

（実施の形態１０）
本実施の形態では、本発明の一態様に係るＲＦＩＤの使用例について図１３を用いながら説明する。ＲＦＩＤの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１３（Ａ）参照）、包装用容器類（包装紙やボトル等、図１３（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１３（Ｂ）参照）、乗り物類（自転車等、図１３（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取り付ける荷札（図１３（Ｅ）、図１３（Ｆ）参照）等に設けて使用することができる。

本発明の一態様に係るＲＦＩＤ４０００は、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦＩＤ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るＲＦＩＤ４０００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るＲＦＩＤを取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦＩＤを取り付けることにより、盗難などに対するセキュリティ性を高めることができる。

以上のように、本発明の一態様に係わるＲＦＩＤを本実施の形態に挙げた各用途に用いることにより、情報の書込みや読み出しを含む動作電力を低減できるため、最大通信距離を長くとることが可能となる。また、電力が遮断された状態であっても情報を極めて長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途にも好適に用いることができる。

なお、上記実施の形態において、チャネルなどにおいて、酸化物半導体を用いた場合の例を示したが、本発明の一態様は、これに限定されない。例えば、チャネルやその近傍、ソース領域、ドレイン領域などにおいて、場合によっては、または、状況に応じて、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、などを有する材料で形成してもよい。

本実施例では、昇温脱離分析（ＴＤＳ分析）により、酸化ルテニウムに含まれる酸素の脱離に関して調査した結果について説明する。

昇温脱離分析とは、高真空で試料を赤外線加熱しながら放出されるガス分子を質量分析することにより、温度毎に試料からの脱離成分の質量スペクトルを得るものである。測定装置のバックグラウンド真空度は、１．３３×１０^−７Ｐａ（１０^−９Ｔｏｒｒ）であるため、極微量成分についての分析が可能である。本実施例では、ＥＳＣＯ社のＥＭＤ−ＷＡ１０００Ｓを使用した。

また、ＴＤＳ分析の結果を示す曲線におけるピークは、分析した試料に含まれる原子または分子が外部に放出されることで現れるピークである。なお、外部に放出される原子または分子の総量は、当該ピークの積分値に相当する。それゆえ、当該ピーク強度の高低によって、酸化ルテニウム膜に含まれる原子または分子の総量を評価することができる。

本実施例では、シリコンウェハ上に、スパッタリング法を用いて酸化ルテニウム膜を成膜した。酸化ルテニウムの成膜条件は、酸素流量を２０ｓｃｃｍ、処理室内の圧力を０．４Ｐａ、１００Ｗ（ＤＣ）、ターゲット−基板間距離を６０ｍｍ、基板温度を１５０℃とした。なお、酸化ルテニウムの膜厚を、１０ｎｍ、３０ｎｍ、５０ｎｍ、１００ｎｍ、２００ｎｍの５条件とした。ここで、膜厚が１０ｎｍの酸化ルテニウムを試料Ａとし、３０ｎｍの酸化ルテニウムを試料Ｂとし、５０ｎｍの酸化ルテニウムを試料Ｃとし、１００ｎｍの酸化ルテニウムを試料Ｄとし、２００ｎｍの酸化ルテニウムを試料Ｅとする。

次に、試料Ａ乃至試料Ｅに対して、ＴＤＳ分析を行った結果を、図１５に示す。図１５は、基板温度に対する酸素分子放出量を示したグラフである。

図１５に示すＴＤＳ分析結果より、酸化ルテニウムが１０ｎｍの場合であっても、酸素分子の放出が確認された。また、酸化ルテニウムの膜厚が増加するにつれ、酸素分子の放出量が増加することが確認された。

以上の結果から、酸化ルテニウムは、加熱によって、酸素を脱離させることが可能な膜であることが確認された。

本実施例では、二次イオン質量分析（ＳＩＭＳ：ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ）を用い、加熱処理による酸化シリコン膜中の酸素の挙動を説明する。

ＳＩＭＳは、アルバック・ファイ株式会社製四重極型二次イオン質量分析装置ＰＨＩＡＤＥＰＴ１０１０を用いた。

以下に試料の作製方法を示す。

まず、石英基板を準備し、石英基板上に^１８Ｏ_２を用いて酸化シリコン膜を成膜した。なお、当該酸化シリコン膜は、スパッタリング法により成膜した。具体的には、酸化シリコンターゲットを用い、アルゴンを２５ｓｃｃｍおよび酸素（^１８Ｏ_２）を２５ｓｃｃｍ含む雰囲気において、圧力を０．４Ｐａに制御し、成膜時の基板加熱温度を１００℃、成膜電力を１．５ｋＷ（１３．５６ＭＨｚ）として３００ｎｍの厚さで成膜した。

ここで、^１８Ｏ_２とは、原子量が１８である酸素原子の同位体（^１８Ｏ）からなる酸素分子のことをいう。

次に、^１８Ｏ_２を用いた酸化シリコン膜上に酸化シリコン膜を成膜した。なお、当該酸化シリコン膜は、スパッタリング法により成膜した。具体的には、酸化シリコンターゲットを用い、アルゴンを２５ｓｃｃｍおよび酸素を２５ｓｃｃｍ含む雰囲気において、圧力を０．４Ｐａに制御し、成膜時の基板加熱温度を１００℃、成膜電力を１．５ｋＷ（１３．５６ＭＨｚ）として１００ｎｍの厚さで成膜した。当該酸化シリコン膜は、意図的に^１８Ｏを含ませていない。

以上のようにして作製した試料に対し、窒素雰囲気において、１５０℃、２５０℃、３５０℃および５５０℃の温度で１時間の加熱処理を行った。また、特に加熱処理を行っていない試料も用意した（ａｓ−ｄｅｐｏと呼ぶ。）。

図１６は、ＳＩＭＳによる^１８Ｏの深さ方向分析結果である。図１６中に示す、ａｓ−ｄｅｐｏ、１５０℃、２５０℃、３５０℃および５５０℃の表示は、それぞれ加熱処理の条件に対応する。また、図１６中に示した破線より右側が、^１８Ｏ_２を用いて成膜した酸化シリコン膜（酸化シリコン（^１８Ｏ_２）と表記）を示す。

図１６より、加熱処理を行うことで、^１８Ｏ_２を用いて成膜した酸化シリコン膜から酸化シリコン膜へ^１８Ｏが拡散していくことがわかった。また、加熱処理の温度が高いほど、^１８Ｏ_２を用いて成膜した酸化シリコン膜から酸化シリコン膜へ^１８Ｏが拡散していく量が多いことがわかった。

以上より、１５０℃程度の加熱処理においても、酸化シリコン膜中で酸素が４０ｎｍ程度拡散することがわかった。

本実施例より、加熱処理により酸化シリコン膜中を酸素が拡散することがわかる。

１０電子銃室
１２光学系
１４試料室
１６光学系
１８カメラ
２０観察室
２２フィルム室
２４電子
２８物質
３２蛍光板
４００基板
４０２下地絶縁膜
４０４酸化物半導体
４０４ａ酸化物半導体
４０４ｂ酸化物半導体
４０４ｃ酸化物半導体
４０５導電膜
４０６ａソース電極
４０６ｂドレイン電極
４０８ゲート絶縁膜
４１０ゲート電極
４１０ａ導電膜
４１０ｂ導電膜
４１１ゲート電極
４１１ａ導電膜
４１１ｂ導電膜
４１１ｃ導電膜
４１２保護絶縁膜
６００基板
６０２ゲート絶縁膜
６０４酸化物半導体
６０６ａソース電極
６０６ｂドレイン電極
６０８ゲート絶縁膜
６１０ゲート電極
６１０ａ導電膜
６１０ｂ導電膜
６１１ゲート電極
６１１ａ導電膜
６１１ｂ導電膜
６１１ｃ導電膜
６１２保護絶縁膜
６２０ゲート電極
６２０ａ導電膜
６２０ｂ導電膜
６２１ゲート電極
６２１ａ導電膜
６２１ｂ導電膜
６２１ｃ導電膜
７００基板
７０１画素部
７０２走査線駆動回路
７０３走査線駆動回路
７０４信号線駆動回路
７１０容量配線
７１２ゲート配線
７１３ゲート配線
７１４ドレイン電極層
７１６トランジスタ
７１７トランジスタ
７１８液晶素子
７１９液晶素子
７２０画素
７２１スイッチング用トランジスタ
７２２駆動用トランジスタ
７２３容量素子
７２４発光素子
７２５信号線
７２６走査線
７２７電源線
７２８共通電極
８００ＲＦＩＤタグ
８０１通信器
８０２アンテナ
８０３無線信号
８０４アンテナ
８０５整流回路
８０６定電圧回路
８０７復調回路
８０８変調回路
８０９論理回路
８１０記憶回路
８１１ＲＯＭ
９０１筐体
９０２筐体
９０３表示部
９０４表示部
９０５マイクロフォン
９０６スピーカー
９０７操作キー
９０８スタイラス
９１１筐体
９１２筐体
９１３表示部
９１４表示部
９１５接続部
９１６操作キー
９２１筐体
９２２表示部
９２３キーボード
９２４ポインティングデバイス
９３１筐体
９３２冷蔵室用扉
９３３冷凍室用扉
９４１筐体
９４２筐体
９４３表示部
９４４操作キー
９４５レンズ
９４６接続部
９５１車体
９５２車輪
９５３ダッシュボード
９５４ライト
１１８９ＲＯＭインターフェース
１１９０基板
１１９１ＡＬＵ
１１９２ＡＬＵコントローラ
１１９３インストラクションデコーダ
１１９４インタラプトコントローラ
１１９５タイミングコントローラ
１１９６レジスタ
１１９７レジスタコントローラ
１１９８バスインターフェース
１１９９ＲＯＭ
１２００記憶素子
１２０１回路
１２０２回路
１２０３スイッチ
１２０４スイッチ
１２０６論理素子
１２０７容量素子
１２０８容量素子
１２０９トランジスタ
１２１０トランジスタ
１２１３トランジスタ
１２１４トランジスタ
１２２０回路
２００１不純物領域
２００３ゲート電極
２００４ゲート絶縁膜
２００５側壁絶縁層
２１００トランジスタ
２２００トランジスタ
２２０１基板
２２０２配線
２２０３プラグ
２２０４素子分離層
２２０５配線
２２０６配線
２２０７絶縁層
２２０８絶縁層
２２１１半導体基板
２２１２絶縁層
２２１３ゲート電極
２２１４ゲート絶縁膜
２２１５ドレイン領域
３００１配線
３００２配線
３００３配線
３００４配線
３００５配線
３２００トランジスタ
３３００トランジスタ
３４００容量素子
４０００ＲＦＩＤ

Claims

酸化物半導体と、第１のゲート電極と、第２のゲート電極と、第１のゲート絶縁膜と、第２のゲート絶縁膜と、ソース電極及びドレイン電極と、を有し、
前記酸化物半導体はフィン形状を有し、
前記ソース電極及び前記ドレイン電極の各々は、前記酸化物半導体の上面及び側面と接する領域を有し、
前記第１のゲート電極は、前記酸化物半導体の上面及び側面と面し、
前記第２のゲート電極は、前記酸化物半導体の下面と面し、
前記第１のゲート絶縁膜は、前記酸化物半導体と前記第１のゲート電極の間に設けられ、且つ前記酸化物半導体の上面及び側面と接する領域と、前記ソース電極の上面と接する領域と、前記ドレイン電極の上面と接する領域と、を有し、
前記第２のゲート絶縁膜は、前記酸化物半導体と前記第２のゲート電極の間に設けられ、
前記第１のゲート絶縁膜と前記酸化物半導体との間の領域において、前記ソース電極の端部及び前記ドレイン電極の端部の各々は、前記第１のゲート電極と重なる領域を有し、
前記第１のゲート電極は、少なくとも第１の層及び第２の層を含み、
前記第２のゲート電極は、少なくとも第３の層及び第４の層を含み、
前記第１の層は、前記第１のゲート絶縁膜と接し、
前記第３の層は、前記第２のゲート絶縁膜と接し、
前記第１の層は、前記第２の層よりも酸素濃度が低く、
前記第３の層は、前記第４の層よりも酸素濃度が低い、ことを特徴とする半導体装置。
請求項１において、
前記第１の層は、前記第１のゲート絶縁膜よりも酸化反応のギブス自由エネルギーが高い物質からなり、
前記第３の層は、前記第２のゲート絶縁膜よりも酸化反応のギブス自由エネルギーが高い物質からなる、ことを特徴とする半導体装置。
請求項１または請求項２において、
前記第１の層及び前記第３の層が、銀、銅、ルテニウム、イリジウム、白金および金から選ばれる一種以上の元素を含む、ことを特徴とする半導体装置。