JP6390485B2 - 半導体レーザ装置、半導体レーザ装置の製造方法 - Google Patents

Description

本発明は、例えば高速光応答用に設けられる半導体レーザ装置、及びその半導体レーザ装置の製造方法に関する。

高速光応答を実現する半導体レーザ装置としては、短距離伝送ではあるが比較的に安価に製造できるＤＦＢ（Distributed Feedback Laser）レーザ装置が主に用いられている。高速光応答の用途に用いられる半導体レーザ装置には、低容量化による高速応答性の実現と発光点周辺のエピ体積確保による高温特性改善（放熱性向上）の両立に加えて、チップサイズシュリンクによる収率向上（１ウエハからの理論有効チップ数向上）が求められている。収率向上のためには、ドライエッチングによりプロセスメサを形成することが望ましい。

現状の高速光応答に用いられるＤＦＢレーザ装置については、緩和振動周波数の向上を図る為に、例えば共振器長が２００μｍ以下の短い共振器長となっている。短い共振器長のＤＦＢレーザ装置の特性安定化の為にはプロセスメサをドライエッチングで形成することが必須である。

特許文献１には、ＧａＮ系半導体レーザ装置の製造方法が開示されている。

特開２００３−０５１６３６号公報

ウエハ状態の半導体レーザ装置をへき開することで、個々の半導体レーザ装置に個片化する。へき開とは、ダイシングストリートあるいは分離部と呼ばれる複数の半導体レーザ装置の境界部分で基板を割ることである。へき開の際に分離部以外の部分で基板が割れてしまうことがある。特に、リッジ構造の左右にプロセスメサ溝と呼ばれる溝が形成されている場合には、このプロセスメサ溝により薄くなった部分で割れが生じてしまう問題があった。

本発明は、上述のような課題を解決するためになされたもので、プロセスメサ溝により薄くなった部分で基板が割れることを防止しつつ、基板を分割できる半導体レーザ装置と半導体レーザ装置の製造方法を提供することを目的とする。

本願の発明に係る半導体レーザ装置は、基板と、該基板の上面にＩｎＰで形成されたバッファ層と、該バッファ層の上方に形成されたリッジ構造を有するレーザ素子と、Ａｓを含む化合物半導体を材料とし、外部に露出するエピ中間層と、を備え、該エピ中間層は、該リッジ構造の直下を避けて設けられたことを特徴とする。
本願の発明に係る他の半導体レーザ装置は、基板と、該基板の上面にＩｎＰで形成されたバッファ層と、該バッファ層の上方に形成されたリッジ構造を有するレーザ素子と、Ａｓを含む化合物半導体を材料とし、外部に露出するエピ中間層と、を備え、該エピ中間層は、該バッファ層の中間の層として形成され、該バッファ層のうち該エピ中間層の上の部分は、該エピ中間層の光強度分布が１０％以下となる厚さで形成されたことを特徴とする。

本願の発明に係る半導体レーザ装置の製造方法は、基板の上面にＩｎＰで形成されたバッファ層を形成するバッファ層形成工程と、該バッファ層の上にリッジ構造を有するレーザ素子を複数形成する素子形成工程と、平面視で複数の該レーザ素子の境界を含む領域である分離部に沿って、該基板を割り、複数の該レーザ素子をチップ化するチップ化工程と、を備え、該バッファ層形成工程又は該素子形成工程では、該分離部に、Ａｓを含む化合物半導体を材料とするエピ中間層を形成し、該エピ中間層は、該リッジ構造の直下を避けて設けられたことを特徴とする。
本願の発明に係る他の半導体レーザ装置の製造方法は、基板の上面にＩｎＰで形成されたバッファ層を形成するバッファ層形成工程と、該バッファ層の上にリッジ構造を有するレーザ素子を複数形成する素子形成工程と、平面視で複数の該レーザ素子の境界を含む領域である分離部に沿って、該基板を割り、複数の該レーザ素子をチップ化するチップ化工程と、を備え、該バッファ層形成工程又は該素子形成工程では、該分離部に、Ａｓを含む化合物半導体を材料とするエピ中間層を形成し、該エピ中間層は、該バッファ層の中間の層として形成され、該バッファ層のうち該エピ中間層の上の部分は、該エピ中間層の光強度分布が１０％以下となる厚さで形成されたことを特徴とする。

本発明によれば、半導体レーザ装置の境界部分に割れやすいエピ中間層を設けるので、プロセスメサ溝により薄くなった部分で基板が割れることを防止しつつ、基板を分割できる。

実施の形態１に係るウエハ状態の半導体レーザ装置の断面図である。 比較例に係る半導体レーザ装置の断面図である。 実施の形態２に係るウエハ状態の半導体レーザ装置の断面図である。 実施の形態３に係るウエハ状態の半導体レーザ装置の断面図である。 クラッド層の中にエピ中間層を設けた半導体レーザ装置の断面図である。 変形例に係るウエハ状態の半導体レーザ装置の断面図である。

本発明の実施の形態に係る半導体レーザ装置と半導体レーザ装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、ウエハ状態の半導体レーザ装置の断面図である。このウエハ状態の半導体レーザ装置は将来破線に沿って分割されるものである。半導体レーザ装置は、ＩｎＰで形成された基板１２と、基板１２の上面にＩｎＰで形成されたバッファ層１４を備えている。バッファ層１４は、その内部に形成されたエピ中間層１６により上の部分と下の部分に分かれている。

エピ中間層１６は、Ａｓを含む化合物半導体を材料とするものである。エピ中間層１６は例えば、ＩｎＧａＡｓＰ、ＡｌＧａＩｎＡｓ、ＡｌＩｎＡｓ、又はＩｎＧａＡｓを材料とする。これらの化合物半導体はＩｎＰで形成されたバッファ層１４と格子整合しやすい。

バッファ層１４の上方にはリッジ構造を有するレーザ素子が複数形成されている。レーザ素子は例えばＤＦＢレーザ素子である。レーザ素子の構造について説明する。バッファ層１４の上にＩｎＰで形成されたブロック層１８が設けられている。ブロック層１８の上にＩｎＰで形成されたクラッド層２０が設けられている。クラッド層２０の上にＩｎＧａＡｓで形成されたコンタクト層２２が設けられている。コンタクト層２２の上には絶縁膜で形成されたパッシベーション膜２４を介して給電メタル２６が形成されている。この給電メタル２６にはＡｕめっき２８が付加されている。リッジ構造４０には活性層４２が形成されている。リッジ構造４０では、パッシベーション膜２４が開口することによりコンタクト層２２と給電メタル２６が接している。

複数のレーザ素子の境界には、レーザ素子を個片化するためのへき開が施される分離部５０がある。分離部５０は平面視で複数のレーザ素子の境界を含む領域である。分離部５０はリッジ構造４０の長手方向と略平行に伸びる。分離部５０の上面にはクラッド層２０が露出し、分離部５０の下面には基板１２が露出している。

ところで、Journal of Material Science 23（1988）、272-280には、ＩｎＧａＡｓＰ材料系でＡｓ組成比が増加すれば材料自体のヌープ強度（ヌープ硬度）が高くなり低荷重でも割れやすくなることが開示されている。また、Ａｓ組成比が増加することで、割れ易い方向が変化し分離部でマイクロクラックが生じやすくなるので、低荷重でも割れ易い状態になることが開示されている。そのため、「Ａｓを含む化合物半導体」を材料とするエピ中間層１６により、エピ中間層１６がない場合と比べてウエハ状態の半導体レーザ装置を割れやすくすることができる。

エピ中間層１６の層厚が厚すぎると、へき開時に斜めにクラックが発生及び進展してしまう可能性が高まる。しかもエピ中間層を厚くすると、その分ヌープ強度が高まり未分離不良が多発する可能性が高まる。これらの弊害を抑制するためにエピ中間層の層厚は２００ｎｍ以下とすることが好ましい。

エピ中間層１６を設けたことによるレーザ特性の悪化を防ぐためには、エピ中間層１６の上のバッファ層１４を十分に厚くしてエピ中間層１６に掛かる活性層光強度分布を低減することが好ましい。例えば、バッファ層１４のうちエピ中間層１６の上の部分は、エピ中間層１６の光強度分布が１０％以下となるように、十分厚く形成することが好ましい。

このように、エピ中間層１６の光強度分布を低くするとともに、エピ中間層１６としてＩｎＰと格子整合しやすい薄膜材料（例えば、ＩｎＧａＡｓＰ、ＡｌＧａＩｎＡｓ、ＡｌＩｎＡｓ、又はＩｎＧａＡｓ）を用いることで、レーザ素子特性を悪化させる事なく良好なチップ分離性が得られる。

続いて、本発明の実施の形態１に係る半導体レーザ装置の製造方法を説明する。まず、基板１２の上面にエピ中間層１６を含むバッファ層１４を形成する。この工程をバッファ層形成工程という。

その後、バッファ層１４の上にリッジ構造を有するレーザ素子を複数形成する。この工程を素子形成工程という。素子形成工程では、まず、活性層４２を成長しリッジ（光導波路）を形成する。次いで、ブロック層１８、クラッド層２０、コンタクト層２２をこの順に形成する。次いで、ドライエッチング処理によりプロセスメサ溝４４を形成する。

次いで、パッシベーション膜２４、給電メタル２６、及びＡｕメッキ２８を形成する。次いで、基板１２の下面側を研削して薄板化する。次いで、給電メタル３０とメッキ３２を形成する。

その後、複数のレーザ素子をチップ化するチップ化工程を実施する。チップ化工程では、図１の分離部５０の下面（基板１２の下面）にスクライブの刃をあててスライドすることで、罫書き線を形成した後に、分離部５０に沿って、基板（ウエハ）を割る。エピ中間層１６を設けることでウエハを割れやすくしたので、図１の破線に沿って基板がまっすぐ割れる。こうしてウエハを個片化（チップ化）することにより表れる断面には、エピ中間層１６が表れる。つまり、エピ中間層１６が外部に露出する。

図２は、比較例に係る半導体レーザ装置の断面図である。この半導体レーザ装置にはエピ中間層がない。エピ中間層がないと基板を低荷重で割ることができない。そのため、ウエハに大きな荷重をかけることで、プロセスメサ溝４４により薄くなった部分でウエハが割れてしまうことがあった。これに対し、本願請求項１の発明ではエピ中間層１６を設けることで低荷重で基板を割ることができるので、プロセスメサ溝４４により薄くなった部分で基板が割れてしまう問題は生じない。

本発明の実施の形態１の半導体レーザ装置と半導体レーザ装置の製造方法は様々な変形が可能である。例えば、図１に示す半導体層以外の半導体層を備えても良い。なお、以下の実施の形態に係る半導体レーザ装置と半導体レーザ装置の製造方法は実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。

実施の形態２．
図３は、実施の形態２に係るウエハ状態の半導体レーザ装置の断面図である。分離部５０における基板１２の下面に溝１２ａが形成されている。溝１２ａは、ステッチ溝（断続的に形成された溝）でもよいし連続溝（連続的に形成された溝）でもよい。溝１２ａの幅は、スクライブの刃が入る幅であり、かつチップ幅の約１/６程度の幅とすることが好ましい。溝１２ａの深さは、エピ中間層１６に到達しない深さであれば特に限定されない。溝１２ａの深さは例えば数〜数十umである。

この溝１２ａは、レジスト選択比が高く保てるノボラック系ネガレジストマスク又は絶縁膜ハードマスクを用いて、塩素系ガス種を用いたドライエッチングで形成することが望ましい。溝１２ａはチップ化工程の前に形成する。

チップ化工程では、溝１２ａに沿って基板をへき開する。エピ中間層１６に加えて溝１２ａを設けたことにより、チップ化工程では半導体レーザ装置の個片化を容易に行うことができる。よって、プロセスメサ溝４４により薄くなった部分で基板が割れることを防止しつつ、基板を分割できる。個片化された半導体レーザ装置の基板１２の外縁部分の一部は、溝１２ａが形成された分だけ、当該外縁部分に囲まれた部分よりも厚さが薄くなっている。

実施の形態３．
図４は、実施の形態３に係るウエハ状態の半導体レーザ装置の断面図である。エピ中間層６０は、リッジ構造４０の直下を避けて分離部５０だけに設けられている。エピ中間層６０は、バッファ層１４全体にエピ中間層を形成した後にエッチングにより不所望部分を除去することで得られる。分離部５０にエピ中間層６０があるので、チップ化工程において容易に基板を割ることができる。

実施の形態１、２では、エピ中間層１６を半導体装置全体に形成したので、エピ中間層１６が活性層の光強度分布に干渉しない程度までバッファ層１４を厚くしなければならなかった。厚いバッファ層１４を形成するためには長いエピ成長時間が必要となる。また、厚いバッファ層１４の場合、チップ分離時に分離スクライブ基点がエピ中間層１６に到達するまでに、プロセスメサ溝４４により薄くなった部分にクラックが生じる可能性がある。ところが、本発明の実施の形態３では、分離部５０だけにエピ中間層６０を設けたので、バッファ層１４を厚くしなくてもエピ中間層６０の光強度分布が大きくなることを防止できる。

分離部５０だけにエピ中間層を設ける場合、エピ中間層をバッファ層１４の中以外の場所に設けることができる。つまり、エピ中間層をコンタクト層中又は他のエピ層の途中に設けることができる。図５には、分離部５０におけるクラッド層２０の中にエピ中間層６２を設けた半導体レーザ装置が示されている。

このように、エピ中間層は、バッファ層の中間以外の任意の位置に設けることができる。つまり、バッファ層形成工程又は素子形成工程で、分離部５０に、Ａｓを含む化合物半導体を材料とするエピ中間層を形成することができる。これにより、製品又は構造上の制約が緩和され設計自由度を高めることができる。また、チップ分離時のスクライブ荷重に自由度が得られる事などから、得られる半導体レーザ装置の構造を安定させる事が出来る。つまり、チップ分離の安定性向上を図る事ができる。

図６は、変形例に係るウエハ状態の半導体レーザ装置の断面図である。分離部５０だけにエピ中間層６０、６２が形成されるとともに、基板１２の下面に溝１２ａが形成されている。したがって、更なる分離安定性の向上を図る事が可能となる。なお、ここまでで説明した各実施の形態の特徴は、適宜に組み合わせて用いてもよい。

１２ 基板、 １２ａ 溝、 １４ バッファ層、 １６,６０,６２ エピ中間層

Claims (7)

1. 基板と、
   前記基板の上面にＩｎＰで形成されたバッファ層と、
   前記バッファ層の上方に形成されたリッジ構造を有するレーザ素子と、
   Ａｓを含む化合物半導体を材料とし、外部に露出するエピ中間層と、を備え、
   前記エピ中間層は、前記リッジ構造の直下を避けて設けられたことを特徴とする半導体レーザ装置。
2. 基板と、
   前記基板の上面にＩｎＰで形成されたバッファ層と、
   前記バッファ層の上方に形成されたリッジ構造を有するレーザ素子と、
   Ａｓを含む化合物半導体を材料とし、外部に露出するエピ中間層と、を備え、
   前記エピ中間層は、前記バッファ層の中間の層として形成され、
   前記バッファ層のうち前記エピ中間層の上の部分は、前記エピ中間層の光強度分布が１０％以下となる厚さで形成されたことを特徴とする半導体レーザ装置。
3. 前記基板の外縁部分の一部は、前記外縁部分に囲まれた部分よりも厚さが薄いことを特徴とする請求項１又は２に記載の半導体レーザ装置。
4. 前記エピ中間層の層厚は２００ｎｍ以下であることを特徴とする請求項１又は２に記載の半導体レーザ装置。
5. 基板の上面にＩｎＰで形成されたバッファ層を形成するバッファ層形成工程と、
   前記バッファ層の上にリッジ構造を有するレーザ素子を複数形成する素子形成工程と、
   平面視で複数の前記レーザ素子の境界を含む領域である分離部に沿って、前記基板を割り、複数の前記レーザ素子をチップ化するチップ化工程と、を備え、
   前記バッファ層形成工程又は前記素子形成工程では、前記分離部に、Ａｓを含む化合物半導体を材料とするエピ中間層を形成し、
   前記エピ中間層は、前記リッジ構造の直下を避けて設けられたことを特徴とする半導体レーザ装置の製造方法。
6. 基板の上面にＩｎＰで形成されたバッファ層を形成するバッファ層形成工程と、
   前記バッファ層の上にリッジ構造を有するレーザ素子を複数形成する素子形成工程と、
   平面視で複数の前記レーザ素子の境界を含む領域である分離部に沿って、前記基板を割り、複数の前記レーザ素子をチップ化するチップ化工程と、を備え、
   前記バッファ層形成工程又は前記素子形成工程では、前記分離部に、Ａｓを含む化合物半導体を材料とするエピ中間層を形成し、
   前記エピ中間層は、前記バッファ層の中間の層として形成され、
   前記バッファ層のうち前記エピ中間層の上の部分は、前記エピ中間層の光強度分布が１０％以下となる厚さで形成されたことを特徴とする半導体レーザ装置の製造方法。
7. 前記チップ化工程の前に、前記分離部における前記基板の下面に溝を形成する工程を備え、
   前記チップ化工程では、前記溝に沿って前記基板をへき開することを特徴とする請求項５又は６に記載の半導体レーザ装置の製造方法。

Images