[go: up one dir, main page]

JP6362405B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6362405B2
JP6362405B2 JP2014100753A JP2014100753A JP6362405B2 JP 6362405 B2 JP6362405 B2 JP 6362405B2 JP 2014100753 A JP2014100753 A JP 2014100753A JP 2014100753 A JP2014100753 A JP 2014100753A JP 6362405 B2 JP6362405 B2 JP 6362405B2
Authority
JP
Japan
Prior art keywords
insulating film
film
oxide
oxide semiconductor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014100753A
Other languages
English (en)
Other versions
JP2015005730A (ja
JP2015005730A5 (ja
Inventor
山崎 舜平
舜平 山崎
三宅 博之
博之 三宅
聖子 井上
聖子 井上
大介 松林
大介 松林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014100753A priority Critical patent/JP6362405B2/ja
Publication of JP2015005730A publication Critical patent/JP2015005730A/ja
Publication of JP2015005730A5 publication Critical patent/JP2015005730A5/ja
Application granted granted Critical
Publication of JP6362405B2 publication Critical patent/JP6362405B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6704Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6704Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733Multi-gate TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733Multi-gate TFTs
    • H10D30/6734Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

酸化物半導体膜を有するトランジスタを備えた半導体装置及びその作製方法に関する。
基板上に形成された半導体薄膜を用いてトランジスタ(薄膜トランジスタ(TFT)ともいう。)を構成する技術が注目されている。該トランジスタは、集積回路(IC)や画像表示装置(表示装置)のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、トランジスタの活性層として、インジウム(In)、ガリウム(Ga)及び亜鉛(Zn)を含む酸化物半導体を用いたトランジスタが開示されている(特許文献1参照。)。
また、酸化物半導体層を、積層構造とすることで、キャリアの移動度を向上させる技術が開示されている(特許文献2、特許文献3参照)。
特開2006−165528号公報 特開2011−138934号公報 特開2011−124360号公報
本発明の一態様は、電気特性(例えば、オン電流、電界効果移動度、周波数特性等)の優れたトランジスタを有する半導体装置を提供する。または、信頼性の高いトランジスタを有する半導体装置を提供する。
本発明の一態様は、第1のゲート電極及び第2のゲート電極の間に設けられる酸化物半導体膜と、酸化物半導体膜と第1のゲート電極または第2のゲート電極の間に設けられるゲート絶縁膜と、酸化物半導体膜に接する一対の電極とを有するデュアルゲート構造のトランジスタと、該一対の電極の一方と接続する導電膜とを有し、一対の電極の一方と導電膜の間には、該ゲート絶縁膜及び絶縁膜が積層され、該絶縁膜は少なくとも酸化物半導体膜と重なる領域において開口部を有し、第1のゲート電極または第2のゲート電極は、絶縁膜の開口部の内側においてゲート絶縁膜と接し、第1のゲート電極または第2のゲート電極と、一対の電極の一方と接続する導電膜は同じ材料で形成される半導体装置である。
なお、ゲート絶縁膜は、分離されており、トランジスタのチャネル幅方向において、第1のゲート電極または第2のゲート電極は、ゲート絶縁膜を介して酸化物半導体膜の側面と対向してもよい。
また、ゲート絶縁膜は、酸化物半導体膜を挟んで対向する複数の開口部を有し、トランジスタのチャネル幅方向において、複数の開口部に形成された第2のゲート電極は、ゲート絶縁膜を介して酸化物半導体膜の側面と対向してもよい。
なお、ゲート絶縁膜は無機絶縁膜で形成され、一対の電極の一方と導電膜の間に設けられる絶縁膜は有機絶縁膜で形成されてもよい。
また、本発明の一態様は、第1のゲート電極と、第1のゲート電極と重なる酸化物半導体膜と、第1のゲート電極及び酸化物半導体膜の間の、酸素に対する第1のバリア膜と、酸化物半導体膜に接する一対の電極と、酸化物半導体膜に接する酸化物絶縁膜と、酸素に対する第1のバリア膜、及び酸化物絶縁膜と接する酸素に対する第2のバリア膜と、酸素に対する第2のバリア膜を介して、酸化物半導体膜と重なる第2のゲート電極と、酸素に対する第1のバリア膜及び酸素に対する第2のバリア膜の間に、酸化物半導体膜及び酸化物絶縁膜が設けられるトランジスタと、酸素に対する第2のバリア膜に接し、且つ第1の開口部の内側に酸化物半導体膜が位置する絶縁膜と、少なくとも酸素に対する第2のバリア膜及び絶縁膜の第2の開口部において、一対の電極の一方と接続する導電膜と、を有する半導体装置であって、第2のゲート電極は、第1の開口部の内側において、酸素に対する第2のバリア膜と接すると共に、酸化物半導体膜と重なり、第2のゲート電極及び導電膜は、同じ材料で形成される。
なお、酸素に対する第1のバリア膜は、第1のゲート絶縁膜として機能し、酸化物絶縁膜及び酸素に対する第2のバリア膜は、第2のゲート絶縁膜として機能する。
また、上記酸素に対する第1のバリア膜上の導電性を有する膜と、導電性を有する膜に接する酸素に対する第2のバリア膜と、導電膜とを含む容量素子が形成されてもよい。
また、酸化物絶縁膜及び酸素に対する第2のバリア膜は無機絶縁膜で形成され、一対の電極の一方と導電膜の間に設けられる絶縁膜は有機絶縁膜で形成されてもよい。
また、トランジスタのチャネル幅方向において、第2のゲート電極は、酸化物絶縁膜及び酸素に対する第2のバリア膜を介して酸化物半導体膜の側面と対向してもよい。
また、酸化物絶縁膜は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を有してもよい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、表面温度が100℃以上700℃以下、または100℃以上500℃以下の範囲で行われるTDS分析にて、酸素原子に換算しての酸素の脱離量が1.0×1018atoms/cm以上である。
また、導電膜は第1の電極として機能し、導電膜上に発光層と、発光層上に第2の電極として機能する第2の導電膜を有してもよい。第1の電極、発光層、及び第2の電極は、発光素子を構成する。
また、導電膜における一対の電極の一方との接続部、及び絶縁膜の開口部の内側においてゲート絶縁膜に接する第1のゲート電極または第2のゲート電極と重なる絶縁膜を有してもよい。該絶縁膜は隔壁として機能し、発光素子を分離する。
第1のゲート電極及び第2のゲート電極は接続していてもよい。
また、上記トランジスタをチャネルエッチ構造のトランジスタとすることができる。また、酸化物半導体膜上において、一対の電極の間隔を、1μm以上4μm未満とすることができる。
酸化物半導体膜は、In、M(Mは、Al、Ga、Y、Zr、La、Ce、またはNd)、及びZnを有する酸化物であり、Inの原子数比は、Mの原子数比以上であるスパッタリングターゲットで形成することができる。
本発明の一態様により、電気特性(例えば、オン電流、電界効果移動度、周波数特性等)の優れたトランジスタを有する半導体装置を提供することができる。または、本発明の一態様により、信頼性の高いトランジスタを有する半導体装置を提供することができる。
トランジスタの一形態を説明する上面図及び断面図である。 トランジスタの作製方法の一形態を説明する断面図である。 トランジスタの作製方法の一形態を説明する断面図である。 トランジスタの作製方法の一形態を説明する断面図である。 トランジスタの一形態を説明する上面図及び断面図である。 トランジスタの構造を説明する断面図である。 電流電圧曲線を計算した結果を説明する図である。 トランジスタのポテンシャルを計算した結果を説明する図である。 モデルを説明する図である。 モデルを説明する図である。 電流電圧曲線を計算した結果を説明する図である。 トランジスタの構造を説明する断面図である。 発光装置の一形態を説明するブロック図及び回路図である。 発光装置の一形態を説明する上面図である。 発光装置の一形態を説明する断面図である。 発光装置の一形態を説明する断面図である。 発光装置の一形態を説明する断面図である。 発光装置を説明する上面図および断面図である。 電子機器の一例を説明する図である。
(実施の形態1)
本実施の形態では、本発明の一態様である半導体装置及びその作製方法について図面を参照して説明する。
図1(A)乃至図1(C)に、半導体装置が有するトランジスタ100の上面図及び断面図を示す。図1に示すトランジスタ100は、チャネルエッチ型のトランジスタである。図1(A)はトランジスタ100の上面図であり、図1(B)は、図1(A)の一点鎖線A−B間の断面図であり、図1(C)は、図1(A)の一点鎖線C−D間の断面図である。なお、図1(A)では、明瞭化のため、基板102、ゲート絶縁膜106などを省略している。
図1(B)、(C)に示すトランジスタ100は、基板102上に設けられるゲート電極104を有する。また、基板102及びゲート電極104上に形成されるゲート絶縁膜106と、ゲート絶縁膜106を介して、ゲート電極104と重なる酸化物半導体膜108と、酸化物半導体膜108に接する一対の電極110、112とを有する。また、ゲート絶縁膜106、酸化物半導体膜108、及び一対の電極110、112上には、酸化物絶縁膜114、及び窒化物絶縁膜116が形成される。酸化物絶縁膜114及び窒化物絶縁膜116は、トランジスタ100の保護膜としての機能と、トランジスタ100の第2のゲート絶縁膜としての機能を有する。
また、第2のゲート絶縁膜として機能する酸化物絶縁膜114及び窒化物絶縁膜116上にゲート電極120が形成される。また、第2のゲート絶縁膜の一部として機能する窒化物絶縁膜116に接して、第1の開口部を有する絶縁膜118が形成されている。絶縁膜118は、第1の開口部の内側に酸化物半導体膜108が位置するように形成される。また、第2のゲート絶縁膜として機能する酸化物絶縁膜114及び窒化物絶縁膜116、並びに絶縁膜118には、電極112に達する第2の開口部が設けられている。また、一対の電極110、112の一方、ここでは電極112に接続する導電膜122が絶縁膜118を覆うように形成される。なお、導電膜122は、画素電極としての機能を有する。
なお、ゲート電極120は、絶縁膜118に設けられた第1の開口部の内側において、第2のゲート絶縁膜の一部として機能する窒化物絶縁膜116と接し、且つ酸化物半導体膜108と重なる位置に設けられる。また、ゲート電極120と導電膜122は、同一工程で形成される。すなわち、ゲート電極120と導電膜122は、同じ材料で形成される。
また、窒化物絶縁膜116、絶縁膜118、ゲート電極120、及び導電膜122上には、絶縁膜124が形成される。なお、絶縁膜124は、本発明の一態様の半導体装置の上に形成される発光素子の素子分離用の隔壁として機能する。
また、本実施の形態に示すトランジスタ100は、ゲート電極104及びゲート電極120の間に酸化物半導体膜108が設けられている。また、第2のゲート絶縁膜として機能する酸化物絶縁膜114及び窒化物絶縁膜116は、分離され、酸化物半導体膜108と重畳する。具体的には、図1(B)に示すトランジスタ100のチャネル長方向において、電極112上に第2のゲート絶縁膜として機能する酸化物絶縁膜114及び窒化物絶縁膜116の端部が位置し、図1(C)に示すトランジスタ100のチャネル幅方向において、酸化物半導体膜108の外側に酸化物絶縁膜114及び窒化物絶縁膜116の端部が位置する。また、図1(C)に示すトランジスタ100のチャネル幅方向において、ゲート電極120は、第2のゲート絶縁膜として機能する酸化物絶縁膜114及び窒化物絶縁膜116を介して酸化物半導体膜108の側面と対向する。
酸化物半導体膜108は、代表的には、In−Ga酸化物、In−Zn酸化物、In−M−Zn酸化物(MはAl、Ga、Y、Zr、La、Ce、またはNd)等で形成される。
エッチング等で加工された酸化物半導体膜の端部においては、加工におけるダメージにより欠陥が形成される共に、不純物付着などにより汚染されるため、電界などのストレスが与えられることによって活性化しやすく、それによりn型(低抵抗)となりやすい。そのため、ゲート電極、本実施の形態ではゲート電極104と重なる酸化物半導体膜108の端部において、n型化しやすくなる。当該n型化された酸化物半導体膜108の端部が、一対の電極110、112の間に設けられると、n型化された領域がキャリアのパスとなってしまい、寄生チャネルが形成される。しかしながら、図1(C)に示すように、チャネル幅方向において、ゲート電極120が、第2のゲート絶縁膜として機能する酸化物絶縁膜114及び窒化物絶縁膜116の側面において、酸化物半導体膜108の側面と対向することで、ゲート電極120の電界の影響により、酸化物半導体膜108の側面、または側面及びその近傍を含む端部における寄生チャネルの発生が抑制される。この結果、しきい値電圧におけるドレイン電流の上昇が急峻である、電気特性の優れたトランジスタとなる。
また、ゲート電極104及びゲート電極120を有することで、それぞれが外部からの電界を遮蔽する機能を有するため、基板102及びゲート電極104の間、ゲート電極120上に設けられる荷電粒子等の電荷が酸化物半導体膜108に影響しない。この結果、ストレス試験(例えば、−GBT(Gate Bias−Temperature)ストレス試験)の劣化が抑制されると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を抑制することができる。なお、この効果は、ゲート電極104及びゲート電極120が、同電位、または異なる電位の場合において生じる。
なお、BTストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化(即ち、経年変化)を、短時間で評価することができる。特に、BTストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。BTストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
次に、具体的なBTストレス試験方法について説明する。はじめに、トランジスタの初期特性を測定する。次に、トランジスタが形成されている基板の温度(基板温度)を一定に維持し、トランジスタのソース及びドレインとして機能する一対の電極を同電位とし、ソース及びドレインとして機能する一対の電極とは異なる電位をゲート電極に一定時間印加する。基板温度は、試験目的に応じて適宜設定すればよい。次に、基板の温度を初期特性を測定したときと同様の温度とし、トランジスタの電気特性を測定する。この結果、初期特性におけるしきい値電圧、及びBTストレス試験後の電気特性におけるしきい値電圧の差を、しきい値電圧の変動量として得ることができる。
なお、ゲート電極に印加する電位がソース及びドレインの電位よりも高い場合をプラスGBTストレス試験といい、ゲート電極に印加する電位がソース及びドレインの電位よりも低い場合をマイナスGBTストレス試験という。また、光を照射しながらBTストレス試験を行うことを光GBTストレス試験という。光が照射され、且つゲート電極に印加する電位がソース及びドレインの電位よりも高い場合を光プラスGBTストレス試験といい、光が照射され、且つゲート電極に印加する電位がソース及びドレインの電位よりも低い場合を光マイナスGBTストレス試験という。
また、ゲート電極104及びゲート電極120を有し、且つゲート電極104及びゲート電極120を同電位とすることで、しきい値電圧のシフト量が低減される。このため、複数のトランジスタにおける電気特性のバラつきも同時に低減される。また、酸化物半導体膜108においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ100のオン電流が大きくなる共に、電界効果移動度が高くなり、代表的には電界効果移動度が20cm/V・s以上となる。
また、酸化物半導体膜108上に設けられる酸化物絶縁膜114において、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜が含まれる。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、表面温度が100℃以上700℃以下、または100℃以上500℃以下の範囲で行われるTDS分析にて、酸素原子に換算しての酸素の脱離量が1.0×1018atoms/cm以上、好ましくは3.0×1020atoms/cm以上である酸化物絶縁膜である。なお、酸化物絶縁膜114は、異なる成膜条件で2回に分けて形成してもよい。
酸化物絶縁膜114において、化学量論的組成を満たす酸素よりも多くの酸素が含まれると、酸化物絶縁膜114に含まれる酸素の一部を酸化物半導体膜108に移動させ、酸化物半導体膜108に形成されうる酸素欠損を低減することが可能である。
酸化物半導体膜中に酸素欠損が含まれている酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、酸化物半導体膜に含まれる酸素欠損に起因して電荷が生じ、低抵抗化するためである。トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、または非動作時の消費電力が高くなるなどの、様々な問題が生じる。また、経時変化やストレス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。
しかしながら、本実施の形態に示すトランジスタ100は、酸化物半導体膜108上に設けられる酸化物絶縁膜114に、化学量論的組成を満たす酸素よりも多くの酸素が含まれる。この結果、酸化物絶縁膜114に含まれる酸素が酸化物半導体膜108に移動し、酸化物半導体膜108の酸素欠損を低減することが可能である。この結果、ノーマリーオフ特性を有するトランジスタとなる。また、経時変化やストレス試験による、トランジスタの電気特性、代表的にはしきい値電圧の変動量を低減することができる。
以下に、トランジスタ100の構成の詳細について説明する。
基板102の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板102として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板102として用いてもよい。なお、基板102として、ガラス基板を用いる場合、第6世代(1500mm×1850mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2400mm)、第9世代(2400mm×2800mm)、第10世代(2950mm×3400mm)等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板102として、可撓性基板を用い、可撓性基板上に直接、トランジスタ100を形成してもよい。または、基板102とトランジスタ100の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板102より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ100は耐熱性の劣る基板や可撓性の基板にも転載できる。
ゲート電極104は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極104は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極104は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
ゲート絶縁膜106は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはGa−Zn系金属酸化物などを用いればよく、積層または単層で設ける。
また、ゲート絶縁膜106として、ハフニウムシリケート(HfSiO)、窒素が添加されたハフニウムシリケート(HfSi)、窒素が添加されたハフニウムアルミネート(HfAl)、酸化ハフニウム、酸化イットリウムなどのhigh−k材料を用いることでトランジスタのゲートリークを低減できる。
ゲート絶縁膜106の厚さは、5nm以上400nm以下、より好ましくは10nm以上300nm以下、より好ましくは50nm以上250nm以下とするとよい。
酸化物半導体膜108は、代表的には、In−Ga酸化物、In−Zn酸化物、In−M−Zn酸化物(MはAl、Ga、Y、Zr、La、Ce、またはNd)がある。
なお、酸化物半導体膜108がIn−M−Zn酸化物であるとき、ZnおよびOを除いてのInとMの原子数比率は好ましくはInが25atomic%以上、Mが75atomic%未満、さらに好ましくはInが34atomic%以上、Mが66atomic%未満とする。
酸化物半導体膜108は、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ100のオフ電流を低減することができる。
酸化物半導体膜108の厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。
酸化物半導体膜108がIn−M−Zn酸化物(MはAl、Ga、Y、Zr、La、Ce、またはNd)の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2が好ましい。なお、成膜される酸化物半導体膜108の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。
酸化物半導体膜108としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜108は、キャリア密度が1×1017個/cm以下、好ましくは1×1015個/cm以下、さらに好ましくは1×1013個/cm以下、より好ましくは1×1011個/cm以下の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性(電界効果移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜108のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、酸化物半導体膜108として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い(酸素欠損の少ない)ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が1×10μmでチャネル長Lが10μmの素子であっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10−13A以下という特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
このため、酸化物半導体膜108は酸素欠損と共に、水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜108において、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる水素濃度を、2×1020atoms/cm以下、好ましくは5×1019atoms/cm以下、より好ましくは1×1019atoms/cm以下、5×1018atoms/cm未満、好ましくは1×1018atoms/cm以下、より好ましくは5×1017atoms/cm以下、さらに好ましくは1×1016atoms/cm以下とする。
酸化物半導体膜108において、第14族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜108において酸素欠損が増加し、n型化してしまう。このため、酸化物半導体膜108におけるシリコンや炭素の濃度(二次イオン質量分析法により得られる濃度)を、2×1018atoms/cm以下、好ましくは2×1017atoms/cm以下とする。
また、酸化物半導体膜108において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm以下、好ましくは2×1016atoms/cm以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜108のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜108に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、5×1018atoms/cm以下にすることが好ましい。
また、酸化物半導体膜108は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するCAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC−OSは最も欠陥準位密度が低い。
酸化物半導体膜108は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物半導体膜108が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
一対の電極110、112は、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
トランジスタ100の保護膜及び第2のゲート絶縁膜として機能する酸化物絶縁膜114は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜114を有することが好ましい。ここでは、酸化物半導体膜108と接して、酸化物絶縁膜114を設ける。また、酸化物絶縁膜114は、酸素を透過する第1の酸化物絶縁膜と、化学量論的組成を満たす酸素よりも多くの酸素を含む第2の酸化物絶縁膜と、の積層構造とするとさらに好ましい。また、窒化物絶縁膜116は、水素及び酸素をブロックする機能を有する。
酸化物絶縁膜114としては、厚さが5nm以上150nm以下、好ましくは5nm以上50nm以下の酸化シリコン、酸化窒化シリコン等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
また、酸化物絶縁膜114として用いることのできる第1の酸化物絶縁膜は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が3×1017spins/cm以下であることが好ましい。これは、酸化物絶縁膜114として用いることのできる第1の酸化物絶縁膜に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、第1の酸化物絶縁膜における酸素の透過量が減少してしまうためである。
また、酸化物絶縁膜114として用いることのできる第1の酸化物絶縁膜と酸化物半導体膜108との界面における欠陥量が少ないことが好ましく、代表的には、ESR測定により、酸化物半導体膜108の欠陥に由来するg=1.93に現れる信号のスピン密度が1×1017spins/cm以下、さらには検出下限以下であることが好ましい。
なお、酸化物絶縁膜114に用いることのできる第1の酸化物絶縁膜においては、外部から第1の酸化物絶縁膜に入った酸素が全て第1の酸化物絶縁膜の外部に移動する場合がある。または、外部から第1の酸化物絶縁膜に入った酸素の一部が、第1の酸化物絶縁膜にとどまる場合もある。また、外部から第1の酸化物絶縁膜に酸素が入ると共に、第1の酸化物絶縁膜に含まれる酸素が第1の酸化物絶縁膜の外部へ移動することで、第1の酸化物絶縁膜において酸素の移動が生じる場合もある。
また、上述した第1の酸化物絶縁膜に接するように第2の酸化物絶縁膜が形成されると好ましい。第2の酸化物絶縁膜は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、表面温度が100℃以上700℃以下、または100℃以上500℃以下の範囲で行われるTDS分析にて、酸素原子に換算しての酸素の脱離量が1.0×1018atoms/cm以上、好ましくは3.0×1020atoms/cm以上である酸化物絶縁膜である。
酸化物絶縁膜114として用いることのできる第2の酸化物絶縁膜としては、厚さが30nm以上500nm以下、好ましくは50nm以上400nm以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、上述した第2の酸化物絶縁膜は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が1.5×1018spins/cm未満、更には1×1018spins/cm以下であることが好ましい。なお、第2の酸化物絶縁膜は、第1の酸化物絶縁膜と比較して酸化物半導体膜108から離れているため、第1の酸化物絶縁膜より、欠陥密度が多くともよい。
窒化物絶縁膜116は、少なくとも、水素及び酸素のブロッキング効果を有する。さらに、好ましくは、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する。酸化物絶縁膜114上に窒化物絶縁膜116を設けることで、酸化物半導体膜108からの酸素の外部への拡散と、外部から酸化物半導体膜108への水素、水等の侵入を防ぐことができる。
窒化物絶縁膜116としては、厚さが50nm以上300nm以下、好ましくは100nm以上200nm以下の、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。
なお、窒化物絶縁膜116の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
ゲート電極120及び導電膜122は、例えば、反射性を有する導電膜を用いることができる。反射性を有する導電膜は、例えば、タングステン(W)、モリブデン(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、チタン(Ti)、白金(Pt)、アルミニウム(Al)、銅(Cu)、銀(Ag)等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。ただし、ゲート電極120及び導電膜122に用いることのできる導電膜はこれに限定されない。例えば、透光性を有する導電膜を用いることもできる。当該透光性を有する導電膜は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ITO、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物等がある。
ゲート電極120及び導電膜122に反射性を有する導電膜を用いる場合、画素電極として機能する導電膜122を反射性の画素電極として機能させることができる。したがって、例えば、上面射出構造の発光装置を形成する場合においては、好適な構造となる。一方、ゲート電極120及び導電膜122に透光性を有する導電膜を用いる場合、画素電極として機能する導電膜122を透光性の画素電極として機能させることができる。したがって、例えば、下面射出構造の発光装置を形成する場合においては、好適な構造となる。
また、上述した反射性を有する導電膜と、透光性を有する導電膜とを積層し、半透過・半反射性の機能をゲート電極120及び導電膜122に与えてもよい。この場合、上述した反射性を有する導電膜を、透光性を有する程度に薄く形成することが好ましい。また、例えば、両面射出構造(所謂デュアルエミッション構造)の発光装置を形成する場合においては、好適な構造となる。
次に、図1に示すトランジスタ100の作製方法について、図2を用いて説明する。なお、図2(A)、(C)、(E)、(G)はそれぞれ、図1(B)に示すトランジスタ100のチャネル長方向の断面図における作製工程を示し、図2(B)、(D)、(F)、(H)はそれぞれ、図1(C)に示すトランジスタ100のチャネル幅方向の断面図における作製工程を示す。
図2(A)、(B)に示すように、基板102上にゲート電極104を形成し、ゲート電極104上に、ゲート絶縁膜106を形成する。次に、ゲート絶縁膜106上に酸化物半導体膜108を形成する。
ここでは、基板102としてガラス基板を用いる。
ゲート電極104の形成方法を以下に示す。はじめに、スパッタリング法、CVD法、蒸着法等により導電膜を形成し、導電膜上に第1のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜の一部をエッチングして、ゲート電極104を形成する。この後、マスクを除去する。
なお、ゲート電極104は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
ここでは、厚さ100nmのタングステン膜をスパッタリング法により形成する。次に、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜をドライエッチングして、ゲート電極104を形成する。
ゲート絶縁膜106は、スパッタリング法、CVD法、蒸着法等で形成する。
ゲート絶縁膜106として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
ゲート絶縁膜106として酸化ガリウム膜を形成する場合、MOCVD(Metal Organic Chemical Vapor Deposition)法を用いて形成することができる。
酸化物半導体膜108の形成方法について、以下に説明する。ゲート絶縁膜106上に、酸化物半導体膜108となる酸化物半導体膜を形成する。次に、酸化物半導体膜上に、第2のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすることで、図2(A)、(B)に示すような、素子分離された酸化物半導体膜108を形成する。この後、マスクを除去する。
のちに酸化物半導体膜108となる酸化物半導体膜は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法等を用いて形成することができる。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、RF電源装置、AC電源装置、DC電源装置等を適宜用いることができる。
スパッタリングガスとしては、希ガス(代表的にはアルゴン)雰囲気、酸化雰囲気、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
また、スパッタリングターゲットとしては、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。
高純度真性または実質的に高純度真性である酸化物半導体膜を得るためには、チャンバー内を高真空排気するのみならずスパッタリングガスの高純度化も必要である。スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−40℃以下、好ましくは−80℃以下、より好ましくは−100℃以下、より好ましくは−120℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
ここでは、In−Ga−Zn酸化物ターゲット(In:Ga:Zn=3:1:2)を用いたスパッタリング法により、酸化物半導体膜として厚さ35nmのIn−Ga−Zn酸化物膜を形成する。次に、酸化物半導体膜上にマスクを形成し、酸化物半導体膜の一部を選択的にエッチングすることで、酸化物半導体膜108を形成する。
次に、図2(C)、(D)に示すように、ゲート絶縁膜106及び酸化物半導体膜108上に導電膜109を形成する。
導電膜109の形成方法としては、スパッタリング法、CVD法、蒸着法等で導電膜109を形成する。導電膜109としては、ここでは厚さ50nmのタングステン膜及び厚さ300nmの銅膜を順にスパッタリング法により積層する。
次に、図2(E)、(F)に示すように、一対の電極110、112を形成する。
一対の電極110、112の形成方法としては、導電膜109上に第3のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜109をエッチングして、一対の電極110、112を形成する。この後、マスクを除去する。
ここでは、銅膜上にフォトリソグラフィ工程によりマスクを形成する。次に、当該マスクを用いてタングステン膜及び銅膜をドライエッチングして、一対の電極110、112を形成する。なお、ウエットエッチング法を用いて銅膜をエッチングする。次に、SFを用いたドライエッチング法により、タングステン膜をエッチングすることで、該エッチングにおいて、銅膜の表面にフッ化物が形成される。該フッ化物により、銅膜からの銅元素の拡散が低減され、酸化物半導体膜108における銅濃度を低減することができる。
次に、図2(G)、(H)に示すように、ゲート絶縁膜106、酸化物半導体膜108、及び一対の電極110、112上に、酸化物絶縁膜114を形成する。
酸化物絶縁膜114の形成方法について、以下に説明する。
ここでは、酸化物絶縁膜114は、第1の酸化物絶縁膜と第2の酸化物絶縁膜との積層構造とした。
第1の酸化物絶縁膜としては、プラズマCVD装置の真空排気された処理室内に載置された基板を280℃以上400℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を20Pa以上250Pa以下、さらに好ましくは100Pa以上250Pa以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。第1の酸化物絶縁膜の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
上記条件を用いることで、第1の酸化物絶縁膜として酸素を透過する酸化物絶縁膜を形成することができる。また、第1の酸化物絶縁膜を設けることで、後に形成する第2の酸化物絶縁膜の形成工程において、酸化物半導体膜108へのダメージ低減が可能である。
なお、第1の酸化物絶縁膜としては、プラズマCVD装置の真空排気された処理室内に載置された基板を280℃以上400℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を100Pa以上250Pa以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
当該成膜条件において、基板温度を上記温度とすることで、シリコン及び酸素の結合力が強くなる。この結果、第1の酸化物絶縁膜として、酸素が透過し、緻密であり、且つ硬い酸化物絶縁膜、代表的には、25℃において0.5重量%のフッ酸に対するエッチング速度が10nm/分以下、好ましくは8nm/分以下である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
また、加熱をしながら第1の酸化物絶縁膜を形成するため、当該工程において酸化物半導体膜108に含まれる水素、水等を脱離させることができる。酸化物半導体膜108に含まれる水素は、プラズマ中で発生した酸素ラジカルと結合し、水となる。第1の酸化物絶縁膜の成膜工程において基板が加熱されているため、酸素及び水素の結合により生成された水は、酸化物半導体膜108から脱離する。即ち、プラズマCVD法によって第1の酸化物絶縁膜を形成することで、酸化物半導体膜108に含まれる水及び水素の含有量を低減することができる。
また、第1の酸化物絶縁膜を形成する工程において加熱するため、酸化物半導体膜108が露出された状態での加熱時間が少なく、加熱処理による酸化物半導体膜からの酸素の脱離量を低減することができる。即ち、酸化物半導体膜中に含まれる酸素欠損量を低減することができる。
さらには、処理室の圧力を100Pa以上250Pa以下とすることで、第1の酸化物絶縁膜に含まれる水の含有量が少なくなるため、トランジスタ100の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。
また、処理室の圧力を100Pa以上250Pa以下とすることで、第1の酸化物絶縁膜を成膜する際に、酸化物半導体膜108へのダメージを低減することが可能であり、酸化物半導体膜108に含まれる酸素欠損量を低減することができる。特に、第1の酸化物絶縁膜または後に形成される第2の酸化物絶縁膜の成膜温度を高くする、代表的には220℃より高い温度とすることで、酸化物半導体膜108に含まれる酸素の一部が脱離し、酸素欠損が形成されやすい。また、トランジスタの信頼性を高めるため、後に形成する第2の酸化物絶縁膜の欠陥量を低減するための成膜条件を用いると、酸素脱離量が低減しやすい。これらの結果、酸化物半導体膜108の酸素欠損を補填することが困難な場合がある。しかしながら、処理室の圧力を100Pa以上250Pa以下とし、第1の酸化物絶縁膜の成膜時における酸化物半導体膜108へのダメージを低減することで、第1の酸化物絶縁膜からの少ない酸素脱離量でも酸化物半導体膜108中の酸素欠損を低減することが可能である。
なお、シリコンを含む堆積性気体に対する酸化性気体量を100倍以上とすることで、第1の酸化物絶縁膜に含まれる水素含有量を低減することが可能である。この結果、酸化物半導体膜108に混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナスシフトを抑制することができる。
ここでは、第1の酸化物絶縁膜として、流量30sccmのシラン及び流量4000sccmの一酸化二窒素を原料ガスとし、処理室の圧力を200Pa、基板温度を220℃とし、27.12MHzの高周波電源を用いて150Wの高周波電力を平行平板電極に供給したプラズマCVD法により、厚さ50nmの酸化窒化シリコン膜を形成する。当該条件により、酸素が透過する酸化窒化シリコン膜を形成することができる。
次に、第1の酸化物絶縁膜上に第2の酸化物絶縁膜を形成する。なお、第1の酸化物絶縁膜を形成した後、大気に曝すことなく、連続的に第2の酸化物絶縁膜を形成することが好ましい。第1の酸化物絶縁膜を形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、第2の酸化物絶縁膜を連続的に形成することで、第1の酸化物絶縁膜及び第2の酸化物絶縁膜における界面の大気成分由来の不純物濃度を低減することができると共に、第2の酸化物絶縁膜に含まれる酸素を酸化物半導体膜108に移動させることが可能であり、酸化物半導体膜108の酸素欠損量を低減することができる。
第2の酸化物絶縁膜としては、プラズマCVD装置の真空排気された処理室内に載置された基板を180℃以上280℃以下、さらに好ましくは200℃以上240℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を100Pa以上250Pa以下、さらに好ましくは100Pa以上200Pa以下とし、処理室内に設けられる電極に0.17W/cm以上0.5W/cm以下、さらに好ましくは0.25W/cm以上0.35W/cm以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
第2の酸化物絶縁膜の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
第2の酸化物絶縁膜の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、第2の酸化物絶縁膜中における酸素含有量が化学量論比よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。また、酸化物半導体膜108上に第1の酸化物絶縁膜が設けられている。このため、第2の酸化物絶縁膜の形成工程において、第1の酸化物絶縁膜が酸化物半導体膜108の保護膜となる。この結果、酸化物半導体膜108へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて第2の酸化物絶縁膜を形成することができる。
ここでは、第2の酸化物絶縁膜として、流量200sccmのシラン及び流量4000sccmの一酸化二窒素を原料ガスとし、反応室の圧力を200Pa、基板温度を220℃とし、27.12MHzの高周波電源を用いて1500Wの高周波電力を平行平板電極に供給したプラズマCVD法により、厚さ400nmの酸化窒化シリコン膜を形成する。なお、プラズマCVD装置は電極面積が6000cmである平行平板型のプラズマCVD装置であり、供給した電力を単位面積あたりの電力(電力密度)に換算すると0.25W/cmである。
次に、加熱処理を行う。該加熱処理の温度は、代表的には、150℃以上400℃以下、好ましくは300℃以上400℃以下、好ましくは320℃以上370℃以下とする。
該加熱処理は、電気炉、RTA装置等を用いることができる。RTA装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
加熱処理は、窒素、酸素、超乾燥空気(水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)、または希ガス(アルゴン、ヘリウム等)の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。
当該加熱処理により、酸化物絶縁膜114に含まれる酸素の一部を酸化物半導体膜108に移動させ、酸化物半導体膜108に含まれる酸素欠損を補填することが可能である。この結果、酸化物半導体膜108に含まれる酸素欠損量をさらに低減することができる。
また、酸化物絶縁膜114に水、水素等が含まれる場合、水、水素等をブロッキングする機能を有する窒化物絶縁膜116を後に形成し、加熱処理を行うと、酸化物絶縁膜114に含まれる水、水素等が、酸化物半導体膜108に移動し、酸化物半導体膜108に欠陥が生じてしまう。しかしながら、当該加熱により、酸化物絶縁膜114に含まれる水、水素等を脱離させることが可能であり、トランジスタ100の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。
ここでは、窒素及び酸素雰囲気で、350℃、1時間の加熱処理を行う。
また、一対の電極110、112を形成する際、導電膜のエッチングによって、酸化物半導体膜108はダメージを受け、酸化物半導体膜108のバックチャネル(酸化物半導体膜108において、ゲート電極104と対向する面と反対側の面)側に酸素欠損が生じる。しかし、酸化物絶縁膜114に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該バックチャネル側に生じた酸素欠損を修復することができる。これにより、酸化物半導体膜108に含まれる欠陥を低減することができるため、トランジスタ100の信頼性を向上させることができる。
次に、図3(A)、(B)に示すように、酸化物絶縁膜114にゲート絶縁膜106に達する開口部162を形成する。開口部162の形成方法を以下に説明する。
開口部162の形成方法としては、酸化物絶縁膜114上に第4のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて酸化物絶縁膜114をエッチングして、開口部162を形成する。この後、マスクを除去する。ここでは、開口部162を形成するエッチング方法としてはドライエッチング法を用いる。
なお、開口部162の形成時において、ゲート絶縁膜106の一部の膜厚が薄くなる場合がある。この場合、ゲート絶縁膜106は、段差を有する。
また、図3(B)に示すように、チャネル幅方向において、酸化物半導体膜108の外側に第2のゲート絶縁膜として機能する酸化物絶縁膜114の端部が位置するように、酸化物絶縁膜114をエッチングする。この結果、開口部162を有する酸化物絶縁膜114を形成することができる。
次に、図3(C)、(D)に示すように、開口部162を覆うように酸化物絶縁膜114上に窒化物絶縁膜116を形成する。窒化物絶縁膜116の形成方法を以下に説明する。
窒化物絶縁膜116としては、例えば、スパッタリング法、CVD法等により形成することができる。
なお、窒化物絶縁膜116をプラズマCVD法で形成する場合、プラズマCVD装置の真空排気された処理室内に載置された基板を300℃以上400℃以下、さらに好ましくは320℃以上370℃以下にとすることで、緻密な窒化物絶縁膜を形成できるため好ましい。
窒化物絶縁膜116としてプラズマCVD法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いことが好ましい。原料ガスとして、窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、原料ガスにおいて、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素それぞれの分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を5以上50以下、好ましくは10以上50以下とすることが好ましい。
ここでは、プラズマCVD装置の反応室に、流量50sccmのシラン、流量5000sccmの窒素、及び流量100sccmのアンモニアを原料ガスとし、処理室の圧力を100Pa、基板温度を350℃とし、27.12MHzの高周波電源を用いて1000Wの高周波電力を平行平板電極に供給したプラズマCVD法により、窒化物絶縁膜116として、厚さ50nmの窒化シリコン膜を形成する。なお、プラズマCVD装置は電極面積が6000cmである平行平板型のプラズマCVD装置であり、供給した電力を単位面積あたりの電力(電力密度)に換算すると1.7×10−1W/cmである。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、150℃以上400℃以下、好ましくは300℃以上400℃以下、好ましくは320℃以上370℃以下とする。
なお、図3(D)に示すように、窒化物絶縁膜116は、分離された酸化物絶縁膜114の側面を覆うように形成される。
次に、図3(E)、(F)に示すように、酸化物絶縁膜114及び窒化物絶縁膜116に電極112に達する開口部164を形成する。開口部164の形成方法を以下に説明する。
開口部164の形成方法としては、窒化物絶縁膜116上に第5のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて酸化物絶縁膜114及び窒化物絶縁膜116をエッチングして、開口部164を形成する。この後、マスクを除去する。ここでは、開口部164を形成するエッチング方法としてはドライエッチング法を用いる。
なお、図3(E)に示すように、チャネル長方向において、電極112上に第2のゲート絶縁膜として機能する酸化物絶縁膜114及び窒化物絶縁膜116の端部が位置するように、酸化物絶縁膜114及び窒化物絶縁膜116をそれぞれエッチングする。
次に、図3(G)、(H)に示すように、開口部を有する絶縁膜118を形成する。絶縁膜118の形成方法を以下に示す。
絶縁膜118としては、例えば有機絶縁膜を用いて形成することができる。該有機絶縁膜としては、例えば、ポリイミド系樹脂、ポリアミド系樹脂、アクリル系樹脂、シロキサン系樹脂、エポキシ系樹脂、またはフェノール系樹脂等の有機材料を用いることができる。なお、絶縁膜118としては、平坦化膜として機能を有する。
ここでは、絶縁膜118として、ポジ型のアクリル系樹脂を窒化物絶縁膜116及び開口部164を充填するようにスピンコーター装置を用い塗布する。その後、該アクリル系樹脂に第6のフォトマスクを用い、所望の領域に光を照射し、該アクリル系樹脂を感光させて開口部を形成する。その後、該アクリル系樹脂をホットプレート上で200℃のベークを行うことで開口部を有する絶縁膜118を形成することができる。
また、絶縁膜118は、少なくとも第1の開口部と第2の開口部を有する。該第1の開口部としては、酸化物半導体膜108と重畳する位置に形成された窒化物絶縁膜116が露出するように形成する。また、該第2の開口部としては、開口部164が露出するように形成する。
次に、図4(A)、(B)に示すように、導電膜119を形成する。導電膜119の形成方法を以下に示す。
導電膜119としては、スパッタリング法、CVD法、蒸着法等を用いて形成することができる。ここでは、導電膜119として膜厚200nmのアルミニウム膜を用いる。
次に、図4(C)、(D)に示すように、導電膜119を加工しゲート電極120及び導電膜122を形成する。ゲート電極120及び導電膜122の形成方法を以下に示す。
導電膜119上に第7のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜119の一部をエッチングして、ゲート電極120及び導電膜122を形成する。この後、マスクを除去する。
また、図4(C)に示すように、チャネル長方向において、窒化物絶縁膜116上に端部が位置するようにゲート電極120を形成する。また、ここでは、ゲート電極120の端部は、ゲート電極104の端部と概略重畳する。なお、概略重畳するとは、トランジスタの作製工程のバラツキによって、設計時とトランジスタ出来上がりに差が生じる場合がある。したがって、設計時においては、ゲート電極104の端部と、ゲート電極120の端部が重畳するように設計された場合においても、5μm程度のズレが生じる可能性がある。したがって、概略重畳するとは、ゲート電極104の端部とゲート電極120の端部がプラスマイナス5μm以内に位置する場合も、その範疇に含めるものとする。
また、図4(C)に示すように、導電膜122は、電極112と接するように形成される。
また、図4(D)に示すように、チャネル幅方向において、第2のゲート絶縁膜として機能する酸化物絶縁膜114及び窒化物絶縁膜116の側面において、酸化物半導体膜108の側面と対向するように、すなわち、酸化物半導体膜108の端部よりも外側に端部が位置するように、ゲート電極120を形成する。
次に、図4(E)、(F)に示すように、絶縁膜124を形成する。絶縁膜124の形成方法を以下に示す。
絶縁膜124としては、例えば有機絶縁膜を用いて形成することができる。該有機絶縁膜としては、例えば、ポリイミド系樹脂、ポリアミド系樹脂、アクリル系樹脂、シロキサン系樹脂、エポキシ系樹脂、またはフェノール系樹脂等の有機材料を用いることができる。なお、絶縁膜124は、本発明の一態様の半導体装置の上に形成される発光素子の素子分離用の隔壁として機能する。
ここでは、絶縁膜124として、ポジ型のポリイミド系樹脂をスピンコーター装置を用いて塗布する。その後、該ポリイミド系樹脂に第8のフォトマスクを用い、所望の領域に光を照射し、該ポリイミド系樹脂を感光させて開口部(図示しない)を形成する。その後、該ポリイミド系樹脂をホットプレート上で250℃のベークを行うことで絶縁膜124を形成することができる。
以上の工程により、トランジスタ100を作製することができる。
<変形例>
次に、図1に示す本発明の一態様である半導体装置の変形例について、図5を用いて以下説明を行う。
図5(A)乃至図5(C)に、半導体装置が有するトランジスタ150の上面図及び断面図を示す。図5に示すトランジスタ150は、チャネルエッチ型のトランジスタである。図5(A)はトランジスタ150の上面図であり、図5(B)は、図5(A)の一点鎖線A−B間の断面図であり、図5(C)は、図5(A)の一点鎖線C−D間の断面図である。なお、図5(A)では、明瞭化のため、基板102、ゲート絶縁膜106などを省略している。
図5(B)、(C)に示すトランジスタ150は、基板102上に設けられるゲート電極104を有する。また、基板102及びゲート電極104上に形成されるゲート絶縁膜106と、ゲート絶縁膜106を介して、ゲート電極104と重なる酸化物半導体膜108と、酸化物半導体膜108に接する一対の電極110、112とを有する。また、ゲート絶縁膜106、酸化物半導体膜108、及び一対の電極110、112上には、酸化物絶縁膜114、及び窒化物絶縁膜116が形成される。酸化物絶縁膜114及び窒化物絶縁膜116は、トランジスタ150の保護膜としての機能と、トランジスタ150の第2のゲート絶縁膜としての機能を有する。
また、第2のゲート絶縁膜として機能する酸化物絶縁膜114及び窒化物絶縁膜116上にゲート電極120が形成される。また、窒化物絶縁膜116に接して、開口部を有する絶縁膜118が形成されている。絶縁膜118は、開口部の内側に酸化物半導体膜108が位置するように形成される。また、第2のゲート絶縁膜として機能する酸化物絶縁膜114及び窒化物絶縁膜116、並びに絶縁膜118には、電極112に達する開口部が設けられている。また、一対の電極110、112の一方、ここでは電極112に接続する導電膜122が絶縁膜118を覆うように形成される。なお、導電膜122は、画素電極としての機能を有する。
なお、ゲート電極120は、絶縁膜118に設けられた開口部の内側において、第2のゲート絶縁膜として機能する窒化物絶縁膜116と接し、且つ酸化物半導体膜108と重なる位置に設けられる。また、ゲート電極120と導電膜122は、同一工程で形成される。すなわち、ゲート電極120と導電膜122は、同じ材料で形成される。
また、窒化物絶縁膜116、絶縁膜118、ゲート電極120、及び導電膜122上には、絶縁膜124が形成される。なお、絶縁膜124は、本発明の一態様の半導体装置の上に形成される発光素子の素子分離用の隔壁として機能する。
また、本実施の形態に示すトランジスタ150は、ゲート電極104及びゲート電極120の間に酸化物半導体膜108が設けられている。また、第2のゲート絶縁膜として機能する酸化物絶縁膜114及び窒化物絶縁膜116は、図5(C)に示すトランジスタ150のチャネル幅方向において、酸化物半導体膜108を挟む複数の開口部が形成される。また、図5(C)に示すトランジスタ150のチャネル幅方向において、酸化物半導体膜108の外側に酸化物絶縁膜114及び窒化物絶縁膜116の端部が位置する。また、図5(C)に示すトランジスタ150のチャネル幅方向において、ゲート電極120は、第2のゲート絶縁膜の一部として機能する酸化物絶縁膜114を介して酸化物半導体膜108の側面と対向する。
また、図5(C)に示すトランジスタ150のチャネル幅方向において、ゲート電極120は、ゲート電極104と接触している。すなわち、ゲート電極104とゲート電極120は、同電位とすることができる。
図5に示すトランジスタ150は、図1に示すトランジスタの第2のゲート絶縁膜として機能する酸化物絶縁膜114及び窒化物絶縁膜116と比較して、酸化物絶縁膜114及び窒化物絶縁膜116のチャネル幅方向の形状が異なる。また、酸化物絶縁膜114及び窒化物絶縁膜116の形状に伴い、ゲート電極120の形状が異なる。
図5に示すトランジスタ150の形成方法としては、例えば、酸化物絶縁膜114及び窒化物絶縁膜116を連続して形成し、その後、開口部を設け、該開口部を覆うようにゲート電極120を形成することで形成することができる。
図5に示す本発明の一態様の半導体装置においても図1に示す本発明の一態様の半導体装置と、同様の優れた効果を有する。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
(実施の形態2)
本実施の形態では、実施の形態1に示すデュアルゲート構造のトランジスタにおいて、異なるゲート電極を接続し、同電位とした場合のトランジスタの電気特性について、図6乃至図11を用いて説明する。
なお、ここでは、後述する図6(A)に示すゲート電極201と、ゲート電極215とを、電気的に短絡させてゲート電圧を加えるような駆動方法を、デュアルゲート駆動という。即ち、デュアルゲート駆動では、ゲート電極201のゲート電圧と、ゲート電極215のゲート電圧とが等しくなる。
ここで、トランジスタの電気特性について計算した。計算で用いたトランジスタの構造を図6(A)、(B)に示す。なお、計算にはデバイスシミュレーションソフト Atlas(Silvaco社製)を用いた。
図6(A)に示す構造1のトランジスタは、デュアルゲート構造のトランジスタである。
構造1のトランジスタは、ゲート電極201上に絶縁膜203が形成され、絶縁膜203上に酸化物半導体膜205が形成される。絶縁膜203及び酸化物半導体膜205上に一対の電極207、208が形成され、酸化物半導体膜205及び一対の電極207、208上に絶縁膜209が形成される。絶縁膜209上にゲート電極215が形成される。また、ゲート電極201及びゲート電極215は、絶縁膜203及び絶縁膜209に形成される開口部(図示しない。)において、接続する。
図6(B)に示す構造2のトランジスタはシングルゲート構造のトランジスタである。
構造2のトランジスタは、ゲート電極201上に絶縁膜203が形成され、絶縁膜203上に酸化物半導体膜205が形成される。絶縁膜203及び酸化物半導体膜205上に一対の電極207、208が形成され、酸化物半導体膜205及び一対の電極207、208上に絶縁膜209が形成される。
ゲート電極201の仕事関数φを5.0Vと設定した。絶縁膜203を、誘電率が4.1である厚さ100nmの膜と設定した。酸化物半導体膜205としてはIn−Ga−Zn酸化物膜(In:Ga:Zn=1:1:1)単層を想定し、In−Ga−Zn酸化物膜のバンドギャップEgを3.15eV、電子親和力χを4.6eV、比誘電率を15、電子移動度を10cm/Vsとし、ドナー密度Ndを3×1017atoms/cmと設定した。一対の電極207、208の仕事関数φsdを4.6eVとし、酸化物半導体膜205とオーミック接合と設定した。絶縁膜209の比誘電率を4.1とし、厚さを100nmと設定した。なお、酸化物半導体膜205における欠陥準位や表面散乱などのモデルは考慮していない。また、トランジスタのチャネル長及びチャネル幅をそれぞれ10μm及び100μmとした。
<初期特性バラつきの低減>
構造1に示すトランジスタのようにデュアルゲート駆動とすることで、初期特性のバラつきを低減することができる。これは、デュアルゲート駆動とすることで、Id−Vg特性のしきい値電圧Vthのシフト量が、構造2に示すトランジスタに比べて小さくなることに起因する。
ここで、一例として、半導体膜がn型化した場合によるId−Vg特性のマイナスシフトについて説明する。
ドナーイオンの電荷量の合計をQ(C)とし、ゲート電極201、絶縁膜203、及び酸化物半導体膜205で形成される容量をCBottomとし、酸化物半導体膜205、絶縁膜209、及びゲート電極215で形成される容量をCTopとする。このとき、構造1に示すトランジスタのVthのシフト量ΔVを数式(1)に示す。また、構造2に示すトランジスタのVthのシフト量ΔVを数式(2)に示す。
数式(1)に示すように、構造1に示すトランジスタのようなデュアルゲート駆動では、ドナーイオンとゲート電極の間の容量が、CBottom、及びCTopの和となるため、しきい値電圧のシフト量が小さくなる。
また、構造1及び構造2のトランジスタそれぞれにおいて、ドレイン電圧が0.1V及び1Vのときの電流電圧曲線を計算した結果を図7に示す。なお、図7(A)は、構造1に示すトランジスタの電流電圧曲線であり、図7(B)は、構造2に示すトランジスタの電流電圧曲線である。ドレイン電圧Vdが0.1Vのとき、構造1に示すトランジスタのしきい値電圧は−2.26Vであり、構造2に示すトランジスタのしきい値電圧は−4.73Vであった。
構造1に示すトランジスタのように、デュアルゲート駆動を採用すると、それぞれしきい値電圧のシフト量が低減される。このため、複数のトランジスタにおける電気特性のバラつきも同時に低減される。
なお、ここではドナーイオンによるマイナスシフトを考慮したが、絶縁膜203及び絶縁膜209中の固定電荷、可動電荷、あるいは負の電荷(アクセプターライクな準位にトラップされた電子など)によるプラスシフトも同様に抑制されるため、バラつきが低減すると考えられる。
<−GBTストレス試験の劣化の抑制>
また、構造1に示すトランジスタのようにデュアルゲート駆動とすることで、−GBTストレス試験の劣化を低減することができる。以下に、−GBTストレス試験の劣化を低減することができる理由について説明する。
一つ目の理由としては、デュアルゲート駆動とすることで、静電ストレスが生じない点がある。図8(A)に、構造1のトランジスタにおいて、ゲート電極201及びゲート電極215それぞれに−30Vを印加したときの、ポテンシャル等高線をプロットした図を示す。また、図8(B)に、図8(A)のA−B断面におけるポテンシャルを示す。
酸化物半導体膜205は真性半導体であり、ゲート電極201、215に負の電圧が印加され、完全空乏化した時は、ゲート電極201、215の間には、一切の電荷が存在しない。この状態で、ゲート電極201及びゲート電極215を等電位にすると、図8(B)に示すように、ゲート電極201及びゲート電極215の間は完全に等電位となる。電位が等しいため、絶縁膜203、酸化物半導体膜205、及び絶縁膜209に静電ストレスは生じない。この結果、可動イオンや、絶縁膜203及び絶縁膜209におけるキャリアのトラップ・デトラップなど、−GBTストレス試験の劣化の原因となる現象が発生しない。
二つ目の理由としては、デュアルゲート駆動とすることで、FETの外部からの電場が遮蔽されることである。ここでは、図6(A)に示す構造1のトランジスタ、及び図6(B)に示す構造2のトランジスタそれぞれにおいて、絶縁膜209またはゲート電極215上に空気中の荷電粒子が吸着するモデルを示す。
図9(B)に示すように、構造2に示すトランジスタにおいては、絶縁膜209表面に空気中の正の荷電粒子が吸着する。ゲート電極201に負の電圧が印加されると、正の荷電粒子が絶縁膜209に吸着される。この結果、図9(B)の矢印で示すように、正の荷電粒子の電場が酸化物半導体膜205の絶縁膜209の界面まで影響し、実質的に正のバイアスが印加された状態となる。この結果、しきい値電圧が負にシフトすると考えられる。
一方、図9(A)に示すように、構造1に示すトランジスタにおいては、ゲート電極215表面に、正の荷電粒子が付着したとしても、図9(A)の矢印で示すように、ゲート電極215が正の荷電粒子の電場を遮蔽するため、トランジスタの電気特性に正の荷電粒子が影響しない。即ち、ゲート電極215を有すると、外部からの電荷を電気的に保護することが可能であり、−GBTストレス試験の劣化が抑制される。
以上の、二つの理由からデュアルゲート駆動のトランジスタにおいて、−GBTストレス試験の劣化が抑制される。
<異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制>
ここで、構造1とした場合の、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動、及びその原因について説明する。
図10に示すトランジスタは、ゲート電極231上にゲート絶縁膜233が設けられ、ゲート絶縁膜233上に酸化物半導体膜235が設けられる。酸化物半導体膜235上に一対の電極237、238が設けられ、ゲート絶縁膜233、酸化物半導体膜235、及び一対の電極237、238上に、絶縁膜239が設けられる。
なお、計算において、ゲート電極231の仕事関数φを5.0eVと設定した。ゲート絶縁膜233を、誘電率が7.5である厚さ400nmの膜と、誘電率が4.1である厚さ50nmの膜の積層構造と設定した。酸化物半導体膜235としてはIn−Ga−Zn酸化物膜(In:Ga:Zn=1:1:1)単層を想定し、In−Ga−Zn酸化物膜のバンドギャップEgを3.15eV、電子親和力χを4.6eV、比誘電率を15、電子移動度を10cm/Vsとし、ドナー密度Ndは1×1013/cmと設定した。一対の電極237、238の仕事関数φsdを4.6eVとし、酸化物半導体膜235とオーミック接合と設定した。絶縁膜239の比誘電率を3.9とし、厚さを550nmと設定した。なお、酸化物半導体膜235における欠陥準位や表面散乱などのモデルは考慮していない。また、トランジスタのチャネル長及びチャネル幅をそれぞれ3μm及び50μmとした。
次に、図10(A)に示すトランジスタにおいて、絶縁膜239表面に正の荷電粒子が吸着したトランジスタのモデルを図10(B)及び図10(C)に示す。なお、図10(B)においては、絶縁膜239の表面に正の固定電荷を一様に仮定した構造であり、図10(C)においては、絶縁膜239の表面に正の固定電荷を部分的に仮定した構造である。
図10(A)乃至図10(C)に示すトランジスタの電気特性を計算した結果を図11(A)乃至図11(C)に示す。
図11(A)に示すように、図10(A)に示すトランジスタの絶縁膜239に正の固定電荷を仮定しない場合において、ドレイン電圧(Vd)が1V及び10V、それぞれの立ち上がり電圧が略一致している。
一方、図11(B)に示すように、図10(B)に示すトランジスタの絶縁膜239に正の固定電荷を一様に仮定した場合は、しきい値電圧がマイナスシフトしている。一方、ドレイン電圧(Vd)が1V及び10V、それぞれの立ち上がり電圧が略一致している。
また、図11(C)に示すように、図10(C)に示すトランジスタの絶縁膜239に正の固定電荷を部分的に仮定した場合は、ドレイン電圧(Vd)が1V及び10V、それぞれの立ち上がり電圧が異なっている。
一方、構造1に示すトランジスタにおいては、ゲート電極215が設けられているため、上記<−GBTストレス試験の劣化の抑制>で説明したように、ゲート電極215が外部の荷電粒子の電場を遮蔽するため、トランジスタの電気特性に荷電粒子が影響しない。即ち、ゲート電極215を有すると、外部からの電荷を電気的に保護することが可能であり、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を抑制することができる。
以上のことから、デュアルゲート構造とし、各ゲート電極に任意の電圧を印加することで、−GBTストレス試験の劣化の抑制及び異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制が可能である。また、デュアルゲート構造とし、各ゲート電極に同電位の電圧を印加することで、初期特性バラつきの低減、−GBTストレス試験の劣化の抑制及び異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制が可能である。
<チャネル幅方向におけるゲート電極の端部と酸化物半導体膜の端部との距離と、しきい値電圧の変動量について>
図12に、構造1に示すトランジスタのチャンネル幅方向の断面模式図を示す。なお、図12に示すトランジスタの断面模式図における各構成は、図6(A)に示す構造1の各構成と縮尺が異なる。
構造1に示すトランジスタにおいて、図6(A)に示すトランジスタのチャネル幅方向で、酸化物半導体膜205の側面とゲート電極215が対向するように、ゲート電極215の端部が酸化物半導体膜205の外側に位置する構造(以下、構造3(図12(A)参照。)と示す。)について、考察する。
構造3のトランジスタにおいて、酸化物半導体膜205の側面に単位面積当たりの電荷量Q(C/m)のドナーイオンが存在する場合を考える。この電荷とゲート電極201の間において形成される単位面積当たりの容量をCBottomとし、同電荷とゲート電極215の間において形成される単位面積当たりの結合容量をCTopとし、チャネル幅方向において、同電荷とゲート電極215の間において形成される単位面積当たりの容量をCSideとする。絶縁膜203において、酸化物半導体膜205の下における厚さをt、絶縁膜209において、酸化物半導体膜205の側面における厚さをt、絶縁膜209において、酸化物半導体膜205の上における厚さをt、酸化物半導体膜205の厚さをtos、絶縁膜の誘電率をεとすると、CBottom、CTop、CSideはそれぞれ近似的に次のように見積もられる。
このとき、構造3に示すトランジスタをデュアルゲート駆動したときの、電荷量QによるVthのシフト量ΔVを数式(6)に示す。
一方、ゲート電極201とゲート電極215が酸化物半導体膜205よりも、チャネル幅方向においてtだけはみ出しているものの、酸化物半導体膜205の側面に対向するゲート電極が無い構造4(図12(B)参照。)を考える。このとき、構造4に示すトランジスタをデュアルゲート駆動したときの、電荷量QによるVthのシフト量ΔVは数式(7)のようになる。
したがって、数式(6)と数式(7)の比を取ると、数式(8)のようになる。
数式(8)の右辺は1より小さくなるため、図12(A)に示す構造3のほうが、図12(B)に示す構造4よりも同じ電荷量QによるVthのシフト量を小さくできる。
なお、トランジスタにおけるVthのシフト量が数式(6)と数式(7)で表せる状況は、酸化物半導体膜205の側面における電荷量QがVthのシフトを引き起こす主要因である場合に限る。例えば、ゲート電極201あるいはゲート電極215が酸化物半導体膜205からチャネル幅方向にはみ出していないときに、酸化物半導体膜205の側面におけるドナーイオンの電荷量Qにより寄生チャネルが形成される場合がある。このようなとき、構造3あるいは構造4にすることにより、それぞれ数式(6)と数式(7)にしたがって、電荷量Qの影響が抑制される。
以上では、電荷量Qの起源として、特に酸化物半導体膜205の側面におけるドナーイオンを想定したが、絶縁膜、絶縁膜界面、あるいは酸化物半導体膜における固定電荷、あるいはトラップ準位に捉えられた電子やホールであっても、それらがVthのシフトを引き起こす主要因である場合には同様の議論が成り立つ。
構造4をより一般化した場合として、ゲート電極201とゲート電極215が酸化物半導体膜205よりも、チャネル幅方向にそれぞれX、Xだけはみ出している構造5(図12(C)参照。)を考える。このとき、CBottomとCTopは、それぞれ数式(9)と数式(10)のように書き換えられる。
、Xを変化させたときに、数式(9)と数式(10)は、それぞれX=t+tos、X=t+tosで、数式(11)、(12)に示す最大値CBottom MaxとCTop Maxをとる。
したがって、数式(7)に基づいてVthのシフト量を最も小さくするには、X=t+tos、X=t+tosとすれば良い。
(実施の形態3)
本実施の形態では、本発明の一態様である半導体装置を適用した表示装置について、図面を用いて説明する。なお、先の実施の形態に示す符号と同様の箇所、または同様の機能を有する部分については、同様の符号を付し、その詳細の説明は省略する。
図13(A)に、表示装置の一例のブロック図を示す。図13(A)に示す表示装置は、画素部600と、走査線駆動回路604と、信号線駆動回路606と、各々が平行または略平行に配設され、且つ走査線駆動回路604によって電位が制御されるm本の走査線607と、各々が平行または略平行に配設され、且つ信号線駆動回路606によって電位が制御されるn本の信号線609と、を有する。さらに、画素部600はマトリクス状に配設された複数の画素601を有する。また、走査線駆動回路604及び信号線駆動回路606をまとめて駆動回路部という場合がある。
各走査線607は、画素部600においてm行n列に配設された画素601のうち、いずれかの行に配設されたn個の画素601と電気的に接続される。また、各信号線609は、m行n列に配設された画素601のうち、いずれかの列に配設されたm個の画素601に電気的と接続される。m、nは、ともに1以上の整数である。また、各容量線615は、m行n列に配設された画素601のうち、いずれかの行に配設されたn個の画素601と電気的に接続される。なお、容量線615が、信号線609に沿って、各々が平行または略平行に配設されている場合は、m行n列に配設された画素601のうち、いずれかの列に配設されたm個の画素601に電気的と接続される。
実施の形態1で示した半導体装置は、図13(A)に示す画素601に用いることができる。
図13(B)は、図13(A)に示す表示装置の画素601に用いることができる回路構成の一例を示している。
図13に示す画素601は、データ信号のデータ書き込みを制御するトランジスタ300bと、画素の駆動を制御するトランジスタ300aと、トランジスタ300cと、容量素子370と、発光素子350と、を有する。
トランジスタ300bのソース電極及びドレイン電極の一方は、データ信号が与えられる信号線SLに電気的に接続される。さらに、トランジスタ300bのゲート電極は、ゲート信号が与えられる走査線GLに電気的に接続される。
トランジスタ300bは、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
トランジスタ300aのソース電極及びドレイン電極の一方は、アノード線として機能する配線ANO1と電気的に接続され、トランジスタ300aのソース電極及びドレイン電極の他方は、発光素子350の一方の電極に電気的に接続される。さらに、トランジスタ300aのゲート電極は、トランジスタ300bのソース電極及びドレイン電極の他方、及び容量素子370の一方の電極に電気的に接続される。
トランジスタ300aは、オン状態またはオフ状態になることにより、発光素子350に流れる電流を制御する機能を有する。
トランジスタ300cのソース電極及びドレイン電極の一方はデータの基準電位が与えられる配線MLと接続され、トランジスタ300cのソース電極及びドレイン電極の他方は、発光素子350の一方の電極、及び容量素子370の他方の電極に電気的に接続される。さらに、トランジスタ300cのゲート電極は、ゲート信号が与えられる走査線GLに電気的に接続される。
トランジスタ300cは、発光素子350に流れる電流を調整する機能を有する。例えば、トランジスタ300aのしきい値電圧や電界効果移動度のばらつきが生じた場合、またはトランジスタ300aが劣化した場合にトランジスタ300cのソース電極及びドレイン電極の一方が接続された配線MLに流れる電流をモニタリングすることで、発光素子350に流れる電流を補正することができる。配線MLに与えられる電位としては、例えば、発光素子350のしきい値電圧以下の電圧とすることができる。
容量素子370の一対の電極の一方は、トランジスタ300bのソース電極及びドレイン電極の他方、及びトランジスタ300aのゲート電極と電気的に接続され、容量素子370の一対の電極の他方は、トランジスタ300bのソース電極及びドレイン電極の他方、及び発光素子350の一方の電極に電気的に接続される。
図13(B)に示す画素601の構成において、容量素子370は、書き込まれたデータを保持する保持容量としての機能を有する。
発光素子350の一対の電極の一方は、トランジスタ300aのソース電極及びドレイン電極の他方、容量素子370の他方、及びトランジスタ300cのソース電極及びドレイン電極の他方と電気的に接続される。また、発光素子350の一対の電極の他方は、カソードとして機能する配線CATに電気的に接続される。
発光素子350としては、例えば有機エレクトロルミネセンス素子(有機EL素子ともいう)などを用いることができる。ただし、発光素子350としては、これに限定されず、無機材料からなる無機EL素子を用いても良い。
また、配線MLと平行な方向に延伸した配線ANO2が設けられる。配線ANO2は、アノード線として機能する配線ANO1と接続しており、配線ANO1、ANO2の配線抵抗を低減することが可能である。この結果、大面積基板を用いた発光装置において、配線の電圧降下を低減することが可能であり、発光装置の輝度ムラを低減することができる。
配線ANO1、ANO2と、配線CATとの一方には、高電源電位VDDが与えられ、他方には、低電源電位VSSが与えられる。図13(B)に示す構成においては、配線ANO1、ANO2に高電源電位VDDを、配線CATに低電源電位VSSを、それぞれ与える構成としている。
図13(B)の画素601を有する表示装置では、走査線駆動回路により各行の画素601を順次選択し、トランジスタ300bをオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素601は、トランジスタ300bがオフ状態になることで保持状態になる。さらに、トランジスタ300bは、容量素子370と接続しているため、書き込まれたデータを長時間保持することが可能となる。また、トランジスタ300aにより、ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子350は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
次に、図13(A)、(B)に示す画素601に用いることのできる構成について、図14乃至図18を用いて以下説明を行う。
図14は、画素601に用いることのできる画素の上面図の一部を表している。また、図15は、図14に示す一点鎖線X1−X2間の断面を、図16は、図14に示す一点鎖線X3−X4間の断面を、それぞれ表している。
図14において、走査線として機能する配線GLは、信号線に略直交する方向(図中左右方向)に延伸して設けられている。信号線として機能する配線SLは、走査線に略直交する方向(図中上下方向)に延伸して設けられている。データの基準電位が与えられる配線MLは、配線SLと平行方向に延伸して設けられている。アノード線として機能する配線ANO2は、配線SL及び配線MLと平行方向に延伸して設けられている。
トランジスタ300a、300b、300cは、画素601内に設けられている。なお、トランジスタ300a、300b、300cは、それぞれゲート電極として機能する導電膜と、ゲート絶縁膜と、ゲート絶縁膜上のチャネル領域が形成される酸化物半導体膜と、酸化物半導体膜に電気的に接続される一対の電極として機能する導電膜により構成される。例えば、トランジスタ300aにおいては、ゲート電極304bと、ゲート絶縁膜(図示しない)と、酸化物半導体膜308と、電極310、312により構成される。また、トランジスタ300aのゲート電極は配線GLと電気的に接続され、トランジスタ300aの電極310、312のいずれか一方は配線SLに電気的に接続される。
なお、トランジスタ300b、300cの構成については、特に言及しないが、トランジスタ300aに示す構成と同様の構成とすることができる。
また、電極304aは、開口部352aにおいて、電極310と電気的に接続されている。また、電極312は、開口部354、356bにおいて、画素電極322と電気的に接続されている。また、電極304dは、開口部352b及び開口部352cにおいて、電極312aと電気的に接続されている。なお、画素電極322及び電極312aは図14において図示していない。
また、電極312の下方には、電極304cが形成されている。電極312と、電極312下に形成される誘電膜と、電極304cによって、容量素子が形成される。該容量素子は、図13(B)に示す容量素子370に相当する。
次に、図14に示す一点鎖線X1−X2間、及び一点鎖線X3−X4間の断面について、図15及び図16を用いて説明する。
図15及び図16に示す画素は、基板302と、基板302上のゲート電極304b、及び電極304a、304c、304dと、基板302、ゲート電極304b、及び電極304a、304c、304d上に形成された絶縁膜306a、306bと、絶縁膜306b上の酸化物半導体膜308と、酸化物半導体膜308上の一対の電極310、312と、電極312と同一の工程で形成された電極312aと、酸化物半導体膜308、及び電極310、312、312a上に形成された酸化物絶縁膜314と、酸化物絶縁膜314上に形成された窒化物絶縁膜316と、窒化物絶縁膜316上に設けられ、且つ酸化物半導体膜308と重畳する位置に形成されたゲート電極320と、窒化物絶縁膜316上に設けられ、且つ酸化物半導体膜308と重畳する位置に開口部が設けられた絶縁膜318と、ゲート電極320と同一工程で形成され、絶縁膜318上に形成された画素電極322と、トランジスタ、及び画素電極322の端部を覆うように形成された絶縁膜324と、を有する。
また、ゲート電極304bと、絶縁膜306a、306bと、酸化物半導体膜308と、電極310、312と、酸化物絶縁膜314と、窒化物絶縁膜316と、ゲート電極320によってトランジスタ300aを構成する。絶縁膜306a、306bは、トランジスタ300aの第1のゲート絶縁膜として機能し、酸化物絶縁膜314及び窒化物絶縁膜316は、トランジスタ300aの第2のゲート絶縁膜として機能する。
また、電極312及び電極304cに挟持された領域においては、絶縁膜306a、306bは誘電体としての機能を有する。すなわち、電極312、絶縁膜306a、306b、及び電極304cは容量素子を形成する。
また、画素電極322及び絶縁膜318上には、EL層326が形成され、EL層326上には電極328が形成される。また、画素電極322と、EL層326と、電極328によって、発光素子350が形成されている。EL層326は、少なくとも発光性の物質が含まれる発光層が形成されていればよく、該発光層以外に、ホール注入層、ホール輸送層、電子輸送層、電子注入層、及び電荷発生層などの機能層が形成されていてもよい。EL層326は、一対の電極(ここでは、画素電極322と電極328)から電子と正孔が注入され電流が流れる。そして、該電子と正孔が再結合することによって発光性の物質が励起状態を形成し、その励起状態が基底状態に戻る際に発光することができる。
また、絶縁膜318は、画素電極322の下方に形成される凹凸を平坦化させる機能を有していればよく、例えば、有機絶縁膜等を用いて形成することができる。
また、絶縁膜324は、EL層326を隣接する画素間で分離する機能、すなわち隔壁としての機能を有する。絶縁膜324としては、絶縁性を有していればよく、例えば、有機絶縁膜または無機絶縁膜を用いることができる。有機絶縁膜としては、例えば、ポリイミド系樹脂、ポリアミド系樹脂、アクリル系樹脂、シロキサン系樹脂、エポキシ系樹脂、またはフェノール系樹脂等を用いることができる。無機絶縁膜としては、酸化シリコン、酸化窒化シリコン等を用いることができる。特に、感光性の有機樹脂材料を用いることで、絶縁膜324の作製が容易となるため好ましい。
また、電極304a上の絶縁膜306a、306bには、開口部352aが形成されている。電極304aは、開口部352aを介して電極310と接続される。また、電極304d上の絶縁膜306a、306bには、開口部352b、352cが形成されている。電極304dは、開口部352b、352cを介して電極312aと接続される。電極304d上に形成された開口部352b、352cのように、複数の開口部を設けることによって、電極304dと電極312aの接触抵抗を低くすることができる。なお、図16においては、開口部352b、352cの開口部を2つ形成する場合について例示したが、これに限定されず、1つの開口部または3つ以上の複数の開口部を形成してもよい。
また、トランジスタ300a上の絶縁膜318には、開口部356aが形成されている。開口部356aを形成することによって、ゲート電極320と、酸化物半導体膜308の間隔を短くすることができる。したがって、ゲート電極320に与えられる電界を酸化物半導体膜308に好適に印加することができる。
また、電極312上の酸化物絶縁膜314及び窒化物絶縁膜316には、開口部354が形成されている。また、開口部354上の絶縁膜324には開口部356bが形成されている。電極312は、開口部354、356bを介して、画素電極322と電気的に接続されている。
なお、図15及び図16に示す画素に用いることのできる材料としては、実施の形態1に示す半導体装置の記載を援用することができる。具体的には、基板302は基板102を、ゲート電極304b、及び電極304a、304c、304dはゲート電極104を、絶縁膜306a、306はゲート絶縁膜106を、酸化物半導体膜308は酸化物半導体膜108を、電極310、312は、電極110、112を、酸化物絶縁膜314は酸化物絶縁膜114を、窒化物絶縁膜316は窒化物絶縁膜116を、絶縁膜318は絶縁膜118を、ゲート電極320及び画素電極322はゲート電極120及び画素電極として機能する導電膜122を、絶縁膜324は絶縁膜124を、それぞれ援用することができる。
<変形例>
ここでは、図13(A)、(B)に示す画素601の変形例について、図17を用いて説明する。画素601の断面図を図17に示す。図17に示すトランジスタ200は、チャネルエッチ型のトランジスタである。なお、A−Bにおける断面図は、トランジスタ200のチャネル長方向、トランジスタ200と画素電極として機能する導電膜222の接続部、及び容量素子270の断面図であり、C−Dにおける断面図は、トランジスタ200のチャネル幅方向の断面図であり、E−Fにおける断面図は、ゲート電極204及びゲート電極220の接続部における断面図である。また、図13(B)に示すトランジスタ300aを、図17においては、トランジスタ200とし、図13(B)に示す容量素子370を、図17においては、容量素子270とする。また、図13(B)に示す発光素子350においては、第1の電極として機能する導電膜222のみ記載し、EL層326及び第2の電極を省略する。また、図13(B)に示すトランジスタ300b、トランジスタ300a等を省略する。
図17に示すトランジスタ200は、デュアルゲート構造のトランジスタであり、基板202上に設けられるゲート電極204を有する。また、基板202及びゲート電極204上に形成される窒化物絶縁膜206aと、窒化物絶縁膜206a上に形成される酸化物絶縁膜206bと、窒化物絶縁膜206a及び酸化物絶縁膜206bを介して、ゲート電極204と重なる酸化物半導体膜208aと、酸化物半導体膜208aに接する、一対の電極として機能する導電膜210、212とを有する。また、酸化物絶縁膜206b、酸化物半導体膜208a、及び一対の電極として機能する導電膜210、212上には、酸化物絶縁膜213が形成され、酸化物絶縁膜213上には酸化物絶縁膜214が形成される。また、窒化物絶縁膜206a、酸化物絶縁膜213、酸化物絶縁膜214、導電膜212上には窒化物絶縁膜216が形成される。また、窒化物絶縁膜216上に、酸化物半導体膜208aと重畳する位置に開口部が設けられた絶縁膜218が形成される。絶縁膜218の開口部において、窒化物絶縁膜216上に酸化物半導体膜208aと重畳する位置にゲート電極220が形成される。また、一対の電極として機能する導電膜210、212の一方、ここでは導電膜212に接続する導電膜222が絶縁膜218上に形成される。なお、導電膜222は画素電極として機能する。また、ゲート電極220及び導電膜222は同一工程で形成される。
E−Fにおける断面図に示すように、窒化物絶縁膜206a及び窒化物絶縁膜216に設けられる開口部264において、ゲート電極220は、ゲート電極204と接続する。即ち、ゲート電極204及びゲート電極220は同電位である。
窒化物絶縁膜206a及び酸化物絶縁膜206bは、第1のゲート絶縁膜として機能し、酸化物絶縁膜213、214、及び窒化物絶縁膜216は、第2のゲート絶縁膜として機能する。
トランジスタ200は、実施の形態1に示すトランジスタ100と同様に形成することができる。酸化物絶縁膜214が、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成されることが好ましい。トランジスタ200において、窒化物絶縁膜206aと、窒化物絶縁膜216とが、酸化物半導体膜208a及び酸化物絶縁膜213、214を内側に有しつつ、接している。このため、酸化物絶縁膜213または酸化物絶縁膜214に含まれる酸素の外部への移動が、窒化物絶縁膜206a及び窒化物絶縁膜216により妨げられる。この結果、酸化物絶縁膜213または酸化物絶縁膜214に含まれる酸素を効率よく酸化物半導体膜208aに移動させ、酸化物半導体膜に含まれる酸素欠損量を低減することができる。この結果、ノーマリーオフ特性を有するトランジスタとなる。また、経時変化やストレス試験による、トランジスタの電気特性、代表的にはしきい値電圧の変動量を低減することができる。
また、チャネル幅方向において、ゲート電極220が、酸化物絶縁膜213、214の側面において、酸化物半導体膜208aの側面と対向するため、しきい値電圧におけるドレイン電流の上昇が急峻である、電気特性の優れたトランジスタとなる。また、オン電流が大きく、且つ電界効果移動度の高いトランジスタとなる。
また、導電性を有する膜208b及び導電膜222に挟持された領域においては、窒化物絶縁膜216及び絶縁膜218は誘電体としての機能を有する。すなわち、導電性を有する膜208b、窒化物絶縁膜216及び絶縁膜218、及び導電膜222は容量素子270を形成する。導電性を有する膜208bは酸化物半導体膜208aと同時に形成されるため、透光性を有する。このため、導電膜222を透光性を有する導電膜で形成することで、透光性を有する容量素子となる。したがって、例えば、下面射出構造の発光装置を形成する場合においては、画素の開口率が高まり、好適な構造となる。
容量素子270において、導電性を有する膜208bは、酸化物半導体膜208aと同時に形成された酸化物半導体膜を加工して形成される。このため、導電性を有する膜208bは、酸化物半導体膜208aと同様の金属元素を有する膜である。また、酸化物半導体膜208aと同様の結晶構造、または異なる結晶構造を有する膜である。しかしながら、酸化物半導体膜208aと同時に形成された酸化物半導体膜に、不純物または酸素欠損を有せしめることで、導電性を有する膜208bとなる。導電性を有する膜208bとなる酸化物半導体膜に含まれる不純物としては、水素がある。なお、水素の代わりに不純物として、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等が含まれていてもよい。
このため、酸化物半導体膜208a及び導電性を有する膜208bは共に、酸化物絶縁膜206b上に形成されるが、不純物濃度が異なる。具体的には、酸化物半導体膜208aと比較して、導電性を有する膜208bの不純物濃度が高い。例えば、酸化物半導体膜208aに含まれる水素濃度は、5×1019atoms/cm未満、好ましくは5×1018atoms/cm未満、好ましくは1×1018atoms/cm以下、より好ましくは5×1017atoms/cm以下、さらに好ましくは1×1016atoms/cm以下であり、導電性を有する膜208b含まれる水素濃度は、8×1019atoms/cm以上、好ましくは1×1020atoms/cm以上、より好ましくは5×1020atoms/cm以上である。また、酸化物半導体膜208aと比較して、導電性を有する膜208bに含まれる水素濃度は2倍、好ましくは10倍以上である。
また、酸化物半導体膜208aと同時に形成された酸化物半導体膜をプラズマに曝すことにより、酸化物半導体膜にダメージを与え、酸素欠損を形成することができる。例えば、酸化物半導体膜上に、プラズマCVD法またはスパッタリング法で膜を成膜すると、酸化物半導体膜がプラズマに曝され、酸素欠損が生成される。または、酸化物絶縁膜213及び酸化物絶縁膜214を形成するためのエッチング処理において酸化物半導体膜がプラズマに曝されることで、酸素欠損が生成される。または、酸化物半導体膜が水素、希ガス、アンモニア、酸素及び水素の混合ガス等のプラズマに曝されることで、酸素欠損が生成される。この結果、酸化物半導体膜は導電性が高くなり、導電性を有する膜208bとなる。
即ち、導電性を有する膜208bは、導電性の高い酸化物半導体膜ともいえる。また、導電性を有する膜208bは、導電性の高い金属酸化物膜ともいえる。
また、窒化物絶縁膜216として、窒化シリコン膜を用いる場合、窒化シリコン膜は水素を含む。このため、窒化物絶縁膜216の水素が酸化物半導体膜208aと同時に形成された酸化物半導体膜に拡散すると、該酸化物半導体膜において水素は酸素と結合し、キャリアである電子が生成される。また、窒化シリコン膜をプラズマCVD法またはスパッタリング法で成膜すると、酸化物半導体膜がプラズマに曝され、酸素欠損が生成される。当該酸素欠損に、窒化シリコン膜に含まれる水素が入ることで、キャリアである電子が生成される。これらの結果、酸化物半導体膜は導電性が高くなり、導電性を有する膜208bとなる。
導電性を有する膜208bは、酸化物半導体膜208aより抵抗率が低い。導電性を有する膜208bの抵抗率が、酸化物半導体膜208aの抵抗率の1×10−8倍以上1×10−1倍未満であることが好ましく、代表的には1×10−3Ωcm以上1×10Ωcm未満、さらに好ましくは、抵抗率が1×10−3Ωcm以上1×10−1Ωcm未満であるとよい。
なお、酸化物絶縁膜213、214は、図3(A)、(B)に示す工程において、他の画素に形成される酸化物絶縁膜213、214と分離するようにエッチングすればよい。この結果、図3(C)、(D)に示す工程において、酸化物半導体膜208aと同時に形成された酸化物半導体膜が、窒化物絶縁膜216と接する。この結果、酸化物半導体膜208aと同時に形成された酸化物半導体膜の導電性が高まり、導電性を有する膜208bとなる。
本変形例に示す発光装置は、トランジスタの酸化物半導体膜と同時に、容量素子の一方となる電極が形成される。また、画素電極として機能する導電膜を容量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、一対の電極が透光性を有するため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
(実施の形態4)
本実施の形態では、本発明の一態様であるアクティブマトリクス型発光装置の一例について、図18を用いて説明する。
図18(A)は、本発明の一態様の発光装置の平面図である。また、図18(B)は、図18(A)に示す一点鎖線A1−A2およびB1−B2における断面図に相当する。
図18(A)、(B)に示すアクティブマトリクス型の発光装置は、支持基板801上に、発光部802、駆動回路部803(走査線駆動回路等)、駆動回路部804(信号線駆動回路等)および封止材805を有する。発光部802および駆動回路部803、804は、支持基板801、封止基板806および封止材805で形成された空間810に封止されている。
駆動回路部803及び駆動回路部804は、実施の形態1で説明したトランジスタを用いて形成することができる。なお、それぞれの駆動回路等を分割し、画素を挟んだ対向側に配置してもよい。
図18(B)に示す発光部802は、データ信号のデータの書込を制御する機能を有する第1のトランジスタ(図示しない。)と、発光素子に流れる電流を調整する機能を有する第2のトランジスタ811と、第2のトランジスタ811の配線(ソース電極またはドレイン電極)に電気的に接続された第1の電極831とを含む複数の画素により形成されている。
発光素子840はトップエミッション(上面射出)構造であり、第1の電極831、EL層833、および第2の電極835によって構成されている。また、第1の電極831の端部を覆って隔壁として機能する絶縁膜839が形成されている。
トランジスタ811は、デュアルゲート構造であり、絶縁膜844上に、第1の電極831と同時に形成されるゲート電極832を有する。絶縁膜839の下にトランジスタ811を設けることで、ゲート電極832における外光の反射を低減することができる。
支持基板801上には、駆動回路部803、804に外部からの信号(ビデオ信号、クロック信号、スタート信号、またはリセット信号等)や電位を伝達する外部入力端子を接続するための引き出し配線809が設けられる。ここでは、外部入力用の配線としてFPC808(Flexible Printed Circuit)を設ける例を示している。
駆動回路部803、804は複数のトランジスタを有する。図18(B)では、駆動回路部803が、nチャネル型のトランジスタ852、853を有するNMOS回路を有する例を示している。駆動回路部の回路は、種々のCMOS回路、PMOS回路またはNMOS回路で形成することができる。また、本実施の形態では、発光部が形成された基板上に駆動回路が形成された駆動回路一体型を示すが、この構成に限定されるものではなく、発光部が形成された基板とは別の基板に駆動回路を形成することもできる。
工程数の増加を防ぐため、引き出し配線809は、発光部や駆動回路部に用いる電極や配線と同一の材料、同一の工程で作製することが好ましい。例えば、引き出し配線809を発光部802および駆動回路部803に含まれるトランジスタのゲート電極と同一の材料、同一の工程で作製することができる。
支持基板801は発光装置の作製工程に耐えられる程度の耐熱性を備えた基板を用いることができる。当該基板の厚さおよび大きさは製造装置に適用可能であれば特に限定されない。
支持基板801はガスバリア性を有すると好ましい。また、ガスバリア性を有する膜を積層して用いても良い。具体的には、ガスバリア性が水蒸気透過率として10−5g/m・day以下、好ましくは10−6g/m・day以下であると、発光装置の信頼性を高めることができる。
また、支持基板801は可撓性を有していてもよい。可撓性を有する基板としては、代表的にはプラスチック基板をその例に挙げる事ができる他、厚さが50μm以上500μm以下の薄いガラスや、金属箔などを用いることもできる。
例えば、支持基板801に適用可能な基板としては、無アルカリガラス基板、バリウムホウケイ酸ガラス基板、アルミノホウケイ酸ガラス基板、セラミック基板、石英基板、サファイア基板、金属基板、ステンレス基板、プラスチック基板、ポリエチレンテレフタレート基板、ポリイミド基板等が挙げられる。
駆動回路部803が有するトランジスタの構造は特に限定されない。図18(B)に図示したトランジスタは、チャネルエッチ型のボトムゲート構造を一例として示したが、チャネル保護型のボトムゲート構造、セルフアライン型のトップゲート構造またはノンセルフアライン型のトップゲート構造であってもよい。
チャネルが形成される領域に酸化物半導体を用いたトランジスタには、極めてオフ電流が低い特性を有するものがある。当該トランジスタを用いると、画素(容量素子)に入力された信号の保持能力が高くなり、例えば静止画表示などにおいてフレーム周波数を小さくすることができる。フレーム周波数を小さくすることによって、発光装置の消費電力を低減させることができる。
絶縁膜839の材料としては、実施の形態1に示す絶縁膜118の材料を適宜用いることができる。
絶縁膜839は、第1の電極831の端部を覆って設けられている。絶縁膜839は、当該隔壁の上層に形成されるEL層833や第2の電極835の被覆性を向上させるため、側壁が曲面となるような形状とすることが好ましい。
また、絶縁膜839は、EL層833よりも屈折率の小さい材料を用いることが好ましい。当該材料で絶縁膜839を形成することで、EL層833と絶縁膜839の界面で全反射を起こさせることができ、絶縁膜839中に進入する光を減少させ、光の取り出し効率を向上させることができる。
発光装置が備える発光素子は、一対の電極(第1の電極831および第2の電極835)と、当該一対の電極間に設けられたEL層833とを有する。当該一対の電極の一方は陽極として機能し、他方は陰極として機能する。
トップエミッション構造の発光素子では、上部電極に可視光に対して透光性を有する導電膜を用いる。また、下部電極には、可視光を反射する導電膜を用いることが好ましい。ボトムエミッション(下面射出)構造の発光素子では、下部電極に可視光に対して透光性を有する導電膜を用いる。また、上部電極には、可視光を反射する導電膜を用いることが好ましい。デュアルエミッション(両面射出)構造の発光素子では、上部電極および下部電極の双方に可視光に対して透光性を有する導電膜を用いる。
第1の電極831と第2の電極835の間に、発光素子のしきい値電圧より高い電圧を印加すると、EL層833に第1の電極831側から正孔が注入され、第2の電極835側から電子が注入される。注入された電子と正孔はEL層833において再結合し、EL層833に含まれる発光物質が発光する。
EL層833は発光層を有する。EL層833は、発光層以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質(電子輸送性および正孔輸送性が高い物質)等を含む層をさらに有していても良い。
EL層833には低分子系化合物および高分子系化合物のいずれを用いることもでき、無機化合物を含んでいても良い。EL層833を構成する層は、それぞれ、蒸着法(真空蒸着法を含む)、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
また、発光素子840の第1の電極831と第2の電極835を用いて、微小共振器(マイクロキャビティともいう)を構成できる。例えば、第1の電極831にEL層833が発する光を反射する導電膜を用い、第2の電極835に、当該光の一部を反射し、一部を透過する半透過・半反射膜性の導電膜を用いて構成できる。
また、光学調整層を第1の電極831と第2の電極835の間に設けることができる。光学調整層は反射性の第1の電極831と半透過・半反射性の第2の電極835の間の光学距離を調整する層であり、光学調整層の厚さを調整することにより、第2の電極835から優先的に取り出す光の波長を調整できる。
光学調整層に用いることができる材料としては、EL層を適用できる。例えば、電荷発生領域を用いて、その厚さを調整してもよい。特に正孔輸送性の高い物質とアクセプター性物質を含む領域を光学調整層に用いると、光学調整層が厚い構成であっても駆動電圧の上昇を抑制できるため好ましい。
また、光学調整層に用いることができる他の材料としては、EL層833が発する光を透過する透光性の導電膜を適用できる。例えば、反射性の導電膜の表面に該透光性を有する導電膜を積層して、第1の電極831を構成できる。この構成によれば、隣接する第1の電極831の光学調整層の厚さを変えることが容易であるため好ましい。
絶縁膜844は、実施の形態1に示す酸化物絶縁膜114及び窒化物絶縁膜116を用いることができる。
絶縁膜846としては、トランジスタ起因の表面凹凸を低減するために平坦化膜として機能する絶縁膜を選択するのが好適である。実施の形態1に示す絶縁膜118を適宜用いることができる。
封止材805および封止基板806は、大気中の不純物(代表的には水および/または酸素)をできるだけ透過しない材料で形成することが望ましい。封止材805にはエポキシ系樹脂や、ガラスフリット等を用いることができる。
封止基板806に用いることができる材料としては、支持基板801に適用可能な基板の他、PVF(ポリビニルフロライド)、ポリエステルまたはアクリル等からなるプラスチック基板や、FRP(Fiber Reinforced Plastics)等をその例に挙げることができる。
また、支持基板801側に形成する構造物と封止基板806側に形成する構造物とが接しない空間810には、透光性を有する材料が含まれていてもよい。
当該透光性を有する材料としては、例えば、発光素子の信頼性を損なう不純物(代表的には水および/または酸素)と反応、或いは不純物を吸着する材料を用いることができる。これにより、当該不純物は、発光素子の信頼性を損なう前に、充填物に含まれる材料と優先的に反応、または吸着され、その活性を失わせることができる。したがって、発光装置の信頼性を向上させることができる。
当該透光性を有する材料には、例えば、正孔輸送性の高い物質、発光物質、ホスト材料、電子輸送性の高い物質、電子注入性の高い物質または/およびアクセプター性物質等を用いることができる。
具体的には、導電性高分子、ポリ(3,4−エチレンジオキシチオフェン)/ポリ(スチレンスルホン酸)(PEDOT/PSS)、乾燥剤、EL層833に適用可能な材料、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(略称:NPBまたはα−NPD)、トリス(8−キノリノラト)アルミニウム(III)(略称:Alq)などが挙げられる。
また、当該透光性を有する材料は、第2の電極835と封止基板806(封止基板806上に形成される構造物を含む)とを光学的に接続することができる。これにより、発光素子840から射出される光が第2の電極835から封止基板806に至る光路において、屈折率の急激な変化(屈折率の段差ともいう)が抑制され、第2の電極835側から封止基板806に、発光素子840の発光を効率よく取り出すことができる。したがって、発光装置の発光効率を向上させることができる。
当該透光性を有する材料は、第2の電極835よりも屈折率が大きい材料であることが好ましい。当該材料を用いることで、第2の電極835と当該材料との界面における全反射を抑制し、光を効率よく取り出すことができる。
なお、第2の電極835と封止基板806とを光学的に接続することができる材料としては、上述した材料の他に、液晶材料、フッ素系不活性液体(パーフルオロカーボン等)透光性を有する樹脂などを用いることができる。なお、これらの材料から、必要に応じて発光素子の信頼性を損なう不純物を除去してもよい。また、これらの材料に当該不純物と反応、または吸着する材料を分散してもよい。
なお、液晶材料としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC)、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、バナナ型液晶等の液晶、またはこれらの液晶とカイラル剤等の混合材料を用いることができる。
カラーフィルタ866は、光源からの光を調色し、色純度を高める目的で設けられている。例えば、白色の発光素子を用いてフルカラーの表示装置とする場合には、異なる色のカラーフィルタを設けた複数の画素を用いる。その場合、赤色(R)、緑色(G)、青色(B)の3色のカラーフィルタを用いてもよいし、これに黄色(Y)を加えた4色とすることもできる。また、R、G、B(およびY)に加えて白色(W)の画素を用い、4色(または5色)としてもよい。
また、隣接するカラーフィルタ866の間に、ブラックマトリクス864が設けられている。ブラックマトリクス864は隣接する画素から回り込む光を遮光し、隣接画素間における混色を抑制する。ブラックマトリクス864は異なる発光色の隣接画素間にのみ配置し、同色画素間には設けない構成としてもよい。ここで、カラーフィルタ866の端部を、ブラックマトリクス864と重なるように設けることにより、光漏れを抑制することができる。
ブラックマトリクス864は、光源の光を遮光する材料を用いることができ、金属材料や顔料を含む樹脂材料などを用いて形成することができる。なお、ブラックマトリクス864を駆動回路部などの発光部802以外の領域に重ねて設けると、導波光などによる意図しない光漏れを抑制することができる。
また、図18(B)に示すように、カラーフィルタ866とブラックマトリクス864を覆うオーバーコート868を設けると、カラーフィルタ866やブラックマトリクス864に含まれる顔料などの不純物が発光素子等に拡散することを抑制できる。オーバーコート868は透光性を有し、無機絶縁材料や有機絶縁材料で形成することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
(実施の形態5)
本実施の形態では、本発明の一態様の発光装置を搭載することのできる電子機器について説明する。
発光装置を適用した電子機器として、例えば、テレビジョン装置(テレビ、またはテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。これらの電子機器の具体例を図19に示す。
図19(A)は、テレビジョン装置の一例を示している。テレビジョン装置7100は、筐体7101に表示部7103が組み込まれている。表示部7103により、映像を表示することが可能であり、発光装置を表示部7103に用いることができる。また、ここでは、スタンド7105により筐体7101を支持した構成を示している。
テレビジョン装置7100の操作は、筐体7101が備える操作スイッチや、別体のリモートコントローラ7110により行うことができる。リモートコントローラ7110が備える操作キー7109により、チャンネルや音量の操作を行うことができ、表示部7103に表示される映像を操作することができる。また、リモートコントローラ7110に、当該リモートコントローラから出力する情報を表示する表示部7107を設ける構成としてもよい。
なお、テレビジョン装置7100は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
図19(B)はコンピュータであり、本体7201、筐体7202、表示部7203、キーボード7204、外部接続ポート7205、ポインティングデバイス7206等を含む。なお、コンピュータは、発光装置をその表示部7203に用いることにより作製される。
図19(C)は携帯型遊技機であり、筐体7301と筐体7302の2つの筐体で構成されており、連結部7303により、開閉可能に連結されている。筐体7301には表示部7304が組み込まれ、筐体7302には表示部7305が組み込まれている。また、図19(C)に示す携帯型遊技機は、その他、スピーカ部7306、記録媒体挿入部7307、LEDランプ7308、入力手段(操作キー7309、接続端子7310、センサ7311(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの)、マイクロフォン7312)等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも表示部7304および表示部7305の両方、または一方に発光装置を用いていればよく、その他付属設備が適宜設けられた構成とすることができる。図19(C)に示す携帯型遊技機は、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図19(C)に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
図19(D)は、携帯電話機の一例を示している。携帯電話機7400は、筐体7401に組み込まれた表示部7402の他、操作ボタン7403、外部接続ポート7404、スピーカ7405、マイク7406などを備えている。なお、携帯電話機7400は、発光装置を表示部7402に用いることにより作製される。
図19(D)に示す携帯電話機7400は、表示部7402を指などで触れることで、情報を入力することができる。また、電話を掛ける、或いはメールを作成するなどの操作は、表示部7402を指などで触れることにより行うことができる。
表示部7402の画面は主として3つのモードがある。第1は、画像の表示を主とする表示モードであり、第2は、文字等の情報の入力を主とする入力モードである。第3は表示モードと入力モードの2つのモードが混合した表示+入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部7402を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部7402の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
また、携帯電話機7400内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機7400の向き(縦か横か)を判断して、表示部7402の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部7402を触れること、または筐体7401の操作ボタン7403の操作により行われる。また、表示部7402に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部7402の光センサで検出される信号を検知し、表示部7402のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
表示部7402は、イメージセンサとして機能させることもできる。例えば、表示部7402に掌や指で触れ、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
図19(E)は、折りたたみ式のコンピュータの一例を示している。折りたたみ式のコンピュータ7450は、ヒンジ7454で接続された筐体7451Lと筐体7451Rを備えている。また、操作ボタン7453、左側スピーカ7455Lおよび右側スピーカ7455Rの他、コンピュータ7450の側面には図示されていない外部接続ポート7456を備える。なお、筐体7451Lに設けられた表示部7452Lと、筐体7451Rに設けられた表示部7452Rが互いに対峙するようにヒンジ7454を折り畳むと、表示部を筐体で保護することができる。
表示部7452Lと表示部7452Rは、画像を表示する他、指などで触れると情報を入力できる。例えば、インストール済みのプログラムを示すアイコンを指でふれて選択し、プログラムを起動できる。または、表示された画像の二箇所に触れた指の間隔を変えて、画像を拡大または縮小できる。または、表示された画像の一箇所に触れた指を移動して画像を移動できる。また、キーボードの画像を表示して、表示された文字や記号を指で触れて選択し、情報を入力することもできる。
また、コンピュータ7450に、ジャイロ、加速度センサ、GPS(Global Positioning System)受信機、指紋センサ、ビデオカメラを搭載することもできる。例えば、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、コンピュータ7450の向き(縦か横か)を判断して、表示する画面の向きを自動的に切り替えるようにすることができる。
また、コンピュータ7450はネットワークに接続できる。コンピュータ7450はインターネット上の情報を表示できる他、ネットワークに接続された他の電子機器を遠隔から操作する端末として用いることができる。
図19(F)は、照明装置の一例を示している。照明装置7500は、筐体7501に光源として本発明の一態様の発光装置7503a、発光装置7503b、発光装置7503c、発光装置7503dが組み込まれている。照明装置7500は、天井や壁等に取り付けることが可能である。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
100 トランジスタ
102 基板
104 ゲート電極
106 ゲート絶縁膜
108 酸化物半導体膜
109 導電膜
110 電極
112 電極
114 酸化物絶縁膜
116 窒化物絶縁膜
118 絶縁膜
119 導電膜
120 ゲート電極
122 導電膜
124 絶縁膜
150 トランジスタ
162 開口部
164 開口部
200 トランジスタ
201 ゲート電極
202 基板
203 絶縁膜
204 ゲート電極
205 酸化物半導体膜
206a 窒化物絶縁膜
206b 酸化物絶縁膜
207 電極
208 電極
208a 酸化物半導体膜
208b 膜
209 絶縁膜
210 導電膜
212 導電膜
215 ゲート電極
213 酸化物絶縁膜
214 酸化物絶縁膜
216 窒化物絶縁膜
218 絶縁膜
220 ゲート電極
222 導電膜
231 ゲート電極
233 ゲート絶縁膜
235 酸化物半導体膜
237 電極
238 電極
239 絶縁膜
264 開口部
270 容量素子
300a トランジスタ
300b トランジスタ
300c トランジスタ
302 基板
304a 電極
304b ゲート電極
304c 電極
304d 電極
306a 絶縁膜
306b 絶縁膜
308 酸化物半導体膜
310 電極
312 電極
312a 電極
314 酸化物絶縁膜
316 窒化物絶縁膜
318 絶縁膜
320 ゲート電極
322 画素電極
324 絶縁膜
326 EL層
328 電極
350 発光素子
352a 開口部
352b 開口部
352c 開口部
354 開口部
356a 開口部
356b 開口部
370 容量素子
600 画素部
601 画素
604 走査線駆動回路
606 信号線駆動回路
607 走査線
609 信号線
615 容量線
801 支持基板
802 発光部
803 駆動回路部
804 駆動回路部
805 封止材
806 封止基板
808 FPC
809 配線
810 空間
811 トランジスタ
831 電極
832 ゲート電極
833 EL層
835 電極
839 絶縁膜
840 発光素子
844 絶縁膜
846 絶縁膜
852 トランジスタ
853 トランジスタ
864 ブラックマトリクス
866 カラーフィルタ
868 オーバーコート
7100 テレビジョン装置
7101 筐体
7103 表示部
7105 スタンド
7107 表示部
7109 操作キー
7110 リモートコントローラ
7201 本体
7202 筐体
7203 表示部
7204 キーボード
7205 外部接続ポート
7206 ポインティングデバイス
7301 筐体
7302 筐体
7303 連結部
7304 表示部
7305 表示部
7306 スピーカ部
7307 記録媒体挿入部
7308 LEDランプ
7309 操作キー
7310 接続端子
7311 センサ
7312 マイクロフォン
7400 携帯電話機
7401 筐体
7402 表示部
7403 操作ボタン
7404 外部接続ポート
7405 スピーカ
7406 マイク
7450 コンピュータ
7451L 筐体
7451R 筐体
7452L 表示部
7452R 表示部
7453 操作ボタン
7454 ヒンジ
7455L 左側スピーカ
7455R 右側スピーカ
7456 外部接続ポート
7500 照明装置
7501 筐体
7503a 発光装置
7503b 発光装置
7503c 発光装置
7503d 発光装置

Claims (3)

  1. 第3の導電膜と、
    前記第3の導電膜上の第4の絶縁膜と、
    前記第4の絶縁膜を介して前記第3の導電膜と重なる領域を有する酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続されたソース電極及びドレイン電極と、
    前記酸化物半導体膜上の第1の絶縁膜と、
    前記第1の絶縁膜上の第2の絶縁膜と、
    前記第2の絶縁膜上に位置し、第1の開口部及び第2の開口部を有する第3の絶縁膜と、
    前記第1の開口部の内側に位置し、前記酸化物半導体膜と重なる領域を有し、且つ前記第3の絶縁膜と重ならない第1の導電膜と、
    前記第3の絶縁膜上の第2の導電膜と、を有し、
    前記第1の絶縁膜及び前記第2の絶縁膜は、第3の開口部を有し、
    前記第2の開口部と、前記第3の開口部とは重なる領域を有し、
    前記第2の導電膜は、前記第2の開口部及び前記第3の開口部を介して前記ソース電極及び前記ドレイン電極の一方と電気的に接続され
    前記第2の導電膜の端部は、前記第3の絶縁膜の上面と接し、
    前記酸化物半導体膜は、トランジスタのチャネル形成領域を有し、
    前記第1の絶縁膜、前記第2の絶縁膜及び前記第4の絶縁膜は、前記トランジスタのチャネル幅方向において、第4の開口部を有し、
    前記第4の開口部は、前記第1の開口部の内側に位置し、
    前記第1の導電膜は、前記第4の開口部において、前記第3の導電膜と接する領域を有することを特徴とする半導体装置。
  2. 請求項1において、
    前記第1の絶縁膜は、酸化シリコンを有し、
    前記第2の絶縁膜は、窒化シリコンを有し、
    前記第3の絶縁膜は、有機材料を有することを特徴とする半導体装置。
  3. 請求項1または2において、
    前記第1の導電膜と、前記第2の導電膜とは同じ材料を有することを特徴とする半導体装置。
JP2014100753A 2013-05-18 2014-05-14 半導体装置 Expired - Fee Related JP6362405B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014100753A JP6362405B2 (ja) 2013-05-18 2014-05-14 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013105683 2013-05-18
JP2013105683 2013-05-18
JP2014100753A JP6362405B2 (ja) 2013-05-18 2014-05-14 半導体装置

Publications (3)

Publication Number Publication Date
JP2015005730A JP2015005730A (ja) 2015-01-08
JP2015005730A5 JP2015005730A5 (ja) 2017-06-15
JP6362405B2 true JP6362405B2 (ja) 2018-07-25

Family

ID=51895091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014100753A Expired - Fee Related JP6362405B2 (ja) 2013-05-18 2014-05-14 半導体装置

Country Status (3)

Country Link
US (1) US9754971B2 (ja)
JP (1) JP6362405B2 (ja)
KR (1) KR20140135655A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI573277B (zh) * 2011-05-05 2017-03-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6168915B2 (ja) * 2013-08-22 2017-07-26 キヤノン株式会社 半導体装置の製造方法
US9653613B2 (en) * 2015-02-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2017098369A1 (en) * 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and display device
CN105514120B (zh) * 2016-01-21 2018-07-20 京东方科技集团股份有限公司 一种双栅tft阵列基板及其制造方法和显示装置
WO2017159625A1 (ja) * 2016-03-15 2017-09-21 シャープ株式会社 アクティブマトリクス基板
JP6870926B2 (ja) * 2016-06-22 2021-05-12 株式会社半導体エネルギー研究所 表示装置、表示モジュール、および電子機器
US10403204B2 (en) 2016-07-12 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for driving display device
JP2018116769A (ja) * 2017-01-16 2018-07-26 株式会社ジャパンディスプレイ 表示装置
CN112913033A (zh) * 2018-10-26 2021-06-04 株式会社半导体能源研究所 金属氧化物的制造方法及半导体装置的制造方法
JP7446076B2 (ja) * 2019-10-02 2024-03-08 株式会社ジャパンディスプレイ 半導体装置
CN112259612B (zh) * 2020-10-23 2024-07-05 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3253808B2 (ja) 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5497019A (en) * 1994-09-22 1996-03-05 The Aerospace Corporation Silicon-on-insulator gate-all-around MOSFET devices and fabrication methods
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000243963A (ja) * 1999-02-17 2000-09-08 Sanyo Electric Co Ltd 薄膜トランジスタ及び表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US20040129933A1 (en) 2001-02-16 2004-07-08 Arokia Nathan Pixel current driver for organic light emitting diode displays
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US7189997B2 (en) 2001-03-27 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4338937B2 (ja) * 2001-04-16 2009-10-07 株式会社半導体エネルギー研究所 半導体装置
JP4731718B2 (ja) 2001-04-27 2011-07-27 株式会社半導体エネルギー研究所 表示装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP2413366B1 (en) 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100594865B1 (ko) * 2004-08-10 2006-06-30 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057339B (zh) 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR101251998B1 (ko) 2006-02-20 2013-04-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5098293B2 (ja) * 2006-10-30 2012-12-12 富士電機株式会社 ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
US8822995B2 (en) * 2008-07-24 2014-09-02 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101633142B1 (ko) 2008-10-24 2016-06-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2010243894A (ja) * 2009-04-08 2010-10-28 Hitachi Displays Ltd 液晶表示装置
EP2284891B1 (en) * 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
JP5642447B2 (ja) 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
KR101962603B1 (ko) * 2009-10-16 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101084195B1 (ko) * 2010-02-19 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101403409B1 (ko) 2010-04-28 2014-06-03 한국전자통신연구원 반도체 장치 및 그 제조 방법
KR101108176B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
WO2012032749A1 (ja) * 2010-09-09 2012-03-15 シャープ株式会社 薄膜トランジスタ基板及びその製造方法、表示装置
TWI573277B (zh) 2011-05-05 2017-03-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101973584B1 (ko) * 2012-02-10 2019-04-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
TWI669824B (zh) 2013-05-16 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置
TW202535182A (zh) 2013-05-16 2025-09-01 日商半導體能源研究所股份有限公司 半導體裝置

Also Published As

Publication number Publication date
KR20140135655A (ko) 2014-11-26
US20140339543A1 (en) 2014-11-20
JP2015005730A (ja) 2015-01-08
US9754971B2 (en) 2017-09-05

Similar Documents

Publication Publication Date Title
JP6920529B2 (ja) 表示装置
JP6362405B2 (ja) 半導体装置
JP6246307B2 (ja) 半導体装置
JP6300489B2 (ja) 半導体装置の作製方法
JP5679143B2 (ja) 薄膜トランジスタならびに表示装置および電子機器
TWI429088B (zh) 邏輯電路及半導體裝置
CN103295909A (zh) 晶体管及其制造方法、半导体单元及其制造方法、显示器
US9053984B2 (en) Thin-film transistor, display unit, and electronic apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170503

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170503

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180626

R150 Certificate of patent or registration of utility model

Ref document number: 6362405

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees