JP6271235B2 - フィンfetの製造方法およびデバイスの製造方法 - Google Patents
フィンfetの製造方法およびデバイスの製造方法 Download PDFInfo
- Publication number
- JP6271235B2 JP6271235B2 JP2013251146A JP2013251146A JP6271235B2 JP 6271235 B2 JP6271235 B2 JP 6271235B2 JP 2013251146 A JP2013251146 A JP 2013251146A JP 2013251146 A JP2013251146 A JP 2013251146A JP 6271235 B2 JP6271235 B2 JP 6271235B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- ion beam
- grid
- fin
- rotation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32357—Generation remote from the workpiece, e.g. down-stream
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32403—Treating multiple sides of workpieces, e.g. 3D workpieces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32422—Arrangement for selecting ions or species in the plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32458—Vessel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32715—Workpiece holder
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
- H10D30/0241—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] doping of vertical sidewalls, e.g. using tilted or multi-angled implants
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
フィンの構造としては特許文献1に示されるI字型のフィンや、特許文献2に示されるU字型のフィンなど、種々の構造が提案されている。
本発明が適用可能なフィンFETの構造およびその製造方法の一例を、図1を用いて説明する。図1はSi基板901上に絶縁膜902及び半導体膜903が形成され、半導体膜903にトレンチ904が形成されている。トレンチ904の形成方法としては、半導体膜903上にフォトレジスト(以下PRという)を形成し、リソグラフィにより所定のパターンを形成した後に、該パターンを半導体膜903に転写することで形成される。その後PRを除去することで、半導体膜903上のパターニングされたPRが設けられていた領域にフィンFが形成される。半導体膜903のエッチングには反応性イオンエッチングが好適に用いられる。
絶縁膜902はSiO2やSiNなどから構成され、半導体膜903はSi、GeまたはSiGeなどから構成される。
上述したフィンFETの製造において、トレンチ904の側壁(即ちフィンFの側壁)には一定のラフネスが存在する。特にPRに起因する、フィンF側壁の基板面内方向に存在するラインエッジラフネス(以下LERという)は側壁の平坦性を大きく損なうため、除去されることが望ましい。本発明では形成されたフィンFの側壁にイオンビームを照射することでこのラフネスを低減する。
このグリッド9はプロセスガスに対して耐性を持つ材質が好ましい。グリッドの材質としてモリブデンやチタン、炭化チタン、パイロリティックグラファイトが挙げられる。またグリッド9をこれ以外の材質で形成し、その表面にモリブデンやチタン、炭化チタンをコーティングしたものでも良い。
また、該基板ホルダ10には、グリッド9に対する基板ホルダ10の傾きを検出できる手段が備わっていてもよい。本実施形態では、基板ホルダ10の内部に位置検出手段としての位置センサ14(不図示)が設けられており、基板11の回転位置を検出することができる。本実施形態では位置センサ14としてロータリーエンコーダを用いている。位置センサ14としては、上述のロータリーエンコーダのように回転する基板11の回転位置を検出できるものであればいずれの構成を用いても良い。
第1の実施形態と異なる第2の実施形態について説明する。なお、以降の他の実施形態の説明において、第1の実施形態と同様のものについてはその説明を省略することもある。
第1実施形態ではこのような側壁FSのラフネスの低減において、基板法線方向に対するIBの入射角θのみについて検討したが、本実施形態ではこれに加え、基板面内方向における、破線ILの法線に対するIBの入射角γについても考慮し、より効率的に側壁FSのIB処理を行う。
なお、入射角γについては、基板に入射するIBを、基板に対して平行な面に投影し、該投影されたIBと、基板面内方向であり且つフィンFの延在方向に沿う破線ILの法線との角度によって求めることができる。
まず図1に示すような、フィンFが形成された基板を用意する。基板11を、不図示の搬送手段、例えば隣接する真空搬送チャンバに備えられたハンドリング・ロボットにより、基板搬送口16を通じて処理空間1内の基板ホルダ10に載置する。あるいは、フィンFの形成を本実施形態に係るIBE装置100を用いて行ってもよい。
または基板11に付されたアライメントマークを光学カメラ等で読み取ることで回転開始位置を検出する。回転開始位置は、基板11を基板ホルダ10に載置する前に検出しても良いし、基板11を基板ホルダ10に載置した後に検出しても良い。基板11の回転開始位置を検出した結果に基づき、その後のIBEにおけるグリッド9と基板11の位置関係に応じた基板11の回転速度の制御が行われる。
あるいは、フィンFの下地である絶縁膜902に対して、側壁FSを選択的にエッチングするために反応性ガスを用いてもよい。例えば、フィンFがSiから構成され、絶縁膜902がSiO2から構成される場合、放電用ガスである不活性ガスに酸素ガスあるいは窒素ガスを添加することで、側壁FSを選択的にエッチングすることが可能となる。
なお、IBによるフィンFへのイオンの打ち込みを低減するためには、なるべく原子半径の大きな原子を用いた方がよい。従って不活性ガスとしてはKrやXeなどの不活性ガスを用いることが好ましい。
また図10は、本実施形態に係るIBE方法における基板の回転速度の制御マップを示す説明図である。
A=a・B ・・・(2)
また、基板11の回転位相が0度および180度のときに基板ホルダ10の回転速度を最も遅くすることで、0度方向および180度方向の各々の側から入射するIBによって側壁FSが均一に加工される。
もしくは回転角度Φが0度および180度のときに基板11の回転速度が最も遅くなり、Φが90度および270度のときに基板11の回転速度が最も速くなるように段階的に回転速度を変化させても良い。
第2の実施形態では、フィンFが延びる方向側から入射するIBの量を他の方向側からのIBの量よりも多くなるように基板ホルダ10の回転速度を制御していた。また基板ホルダ10の回転は連続回転であった。これに対して本実施形態では該基板ホルダ10の回転方式を非連続パルス回転としている。
図12は、本実施形態に係る、非連続で基板ホルダ10を回転する場合について、基板回転の回転停止時間を制御する場合の説明図である。
ここで形状の均一性を良好にするために、基板11を中心として対称な回転位置(例えば0度と180度)の回転停止時間を等しくすることが好ましい。
第2の実施形態では、基板ホルダ10の回転速度を制御する形態について説明したが、本実施形態では電源12からRFアンテナ6に供給される電力を制御することによって、基板へのIBの照射量を制御し、フィンFの側壁FSのトリミングを効率的に行う。
IBEにおいて、基板11へのIBの照射量(即ちイオンビーム中のイオン密度)は、プラズマ生成部2において形成されるプラズマのプラズマ密度と関係する。従ってRFアンテナ6に供給される電力を変化させることで、プラズマ生成部2のプラズマ密度を変化させることが可能となる。これにより基板11の角度位相に応じて基板11へのIBの照射量(エネルギー量)を変化させることができる。
本実施形態においても、第2の実施形態と同様に、基板ホルダの回転方式は、連続回転であっても良いし、非連続パルス回転であっても良い。
すなわち、パワー制御部60は、基板11(基板ホルダ10)が1回転する間に、RFアンテナ6(プラズマ生成手段)への供給電力を2周期変調させるように出力信号を生成する。この時、RFアンテナ6(プラズマ生成手段)への供給電力は滑らかに連続的に変化させても良いし、幅を持たせて段階的に変化させても良い。パワー制御部60は、図14A、図14Bに示すように、パターンの溝が延在する方向側にグリッド9が対向する回転角Φ=0度および180度のときに供給されるパワー(電力)を最大値にすることにより、基板11へのIB入射量が最大になり、上記の回転角以外のとき、パワーを小さくすることにより、基板11へのIB入射量が少なくなるように、電源12を制御すれば良い。
第4の実施形態では、プラズマ生成手段であるRFアンテナ6への供給電力を制御することによってフィンFの側壁FSを効率的に加工する方法について述べたが、本実施形態ではビーム引き出し電圧を変化させることで、側壁FSの加工を効率的に行う。IBEでは、プラズマ生成部2においてプラズマが形成された後にグリッド9に印加された電圧によって、プラズマ生成部2のイオンが引き出されてビームが形成される。ここでプラズマ生成部2から引き出されたIBのエネルギーはビーム引き出し電圧に依存するため、該電圧を基板の回転位相に併せて変化させることで、側壁FSの加工を効率的に行う。
通常基板ホルダ10及び第3電極72は接地電位となっている。このため、IB中の各イオンのエネルギーは第1電極70に印加された正の電圧によって決定される。従って、本実施形態においては、第1電極に印加された電圧がビーム引き出し電圧となる。以下、この第1電極70に印加された電圧を変化させることによって、ビーム引き出し電圧を変化させた場合の実施の形態を説明する。
印加電圧制御部80は、目標電圧算出部80aと、出力信号生成部80bと、を備え、基板11の回転位相とグリッド9との位置関係に基づいて、第1電極70への印加電圧を制御する機能を有する。
本実施形態においても、第1の実施形態と同様に、基板ホルダの回転方式は、連続回転であっても良いし、第2の実施形態と同様に、非連続パルス回転であっても良い。
また、本実施形態において、グリッド9は必ず3枚の電極から構成されている必要は無い。これは、上述したように本実施形態の本質は、IBのエネルギーを、基板11の回転位相に応じて変化させることにあるからである。
本実施形態では、第1の実施形態における基板11の回転速度に併せて、グリッド9に対する基板11の傾斜角度を変化させる。本実施形態は、特にフィンFの間隔が狭く、隣接するフィンの影の影響で側壁FSの全面にIBを照射することが困難な場合に有効である。以下で本実施形態の詳細について図17を用いて説明する。
図17は基板11の回転速度が、その回転位置に応じて変化している様子を示している。加えて、グリッド9に対する基板11の傾斜角度θが50度を基準として、20度〜80度の範囲で変化している。θは好ましくは、基板11の回転速度が最も遅くなる状態で最も大きくなり、基板11の回転速度が最も速くなる状態で最も小さくなる。このような制御を行うことで、基板11のフィンFに沿ってIBが入射する際は、フィンFの側壁FSを効率的に処理し、一方のIBが入射し難い状態においてはIBを垂直に近い角度から入射させることで隣接するフィンの影の影響を抑えつつ側壁FSの処理を行うことが可能となる。
上述した実施形態では、基板位相に対して、基板11に入射するIBの照射量(エネルギー量)が正弦関数で変化する場合を主に示した。これに対して本実施形態では、フィンFが延在する方向にグリッド9が位置する状態でのみ基板回転を停止させる。
図18は基板11の回転停止時間が、回転位置に応じて変化している様子を示す。フィンFが延在する方向である0度および180度の方向にグリッド9が位置したときのみ基板回転が停止し、一定時間IBを照射した後にまた回転を行う。実際のフィンFの側壁FSは基板に対して一定の傾斜角を有し、また基板に入射するIBにも発散が存在するため本実施形態を実施した場合にも、側壁FSに対してイオンビームが照射される。
図19を用いて本実施形態に係る発明を説明する。図19は基板11の回転停止時間が回転位置に応じて変化し、さらにグリッド9における第2電極に印加される電圧も変化している様子を示している。第7の実施形態では、フィンFが延在する方向にグリッド9が位置したときのみ基板11の回転を停止させて基板11にイオンビームを照射した。本実施形態ではこれに加え、フィンFが延在する方向にグリッド9が位置しないときは、基板11へのイオンビームの入射を抑制している点を特徴とする。
本実施形態によれば、TMR素子側壁に形成された再付着膜に入射し難いイオンビームを基板11に照射しないため、IBE工程における素子形状や寸法制度の劣化を低減することが可能となる。
またフィンFが延在している方向の側から基板11に入射するIBのエネルギー量と、フィンFが延在しない方向(フィンFが延在している方向の中間方向)の側から基板11に入射するIBのエネルギー量についても電力Wを求めることで比較できる。フィンFが0度から180度の方向にそって形成された図17に示すパターンの場合、グリッド9が基板位相の0度〜45度、135度〜225度、315度〜360度の方向に位置する場合のIBE工程における電力の合計と、45度〜135度、225度〜315度の方向に位置する場合のIBE工程における電力の合計を求めることで比較可能である。
まず図20に示すように、グリッド9より引き出されたIBを基板11の表面を含む面に投影させた線分Pを考える。次に、該投影された線分PをフィンFが延在する方向Dと、方向Dの中間方向であるMDの成分に分解し、該投影された線分の成分は方向Dと方向MDのどちらが大きいかを比較して行うことができる。
本実施形態では基板上の角度を設定しているため、0度から180度に向かう方向と180度から0度に向かう方向とがフィンFが延在する方向Dである。そして方向Dの中間である、90度から270度に向かう方向と270度から90度に向かう方向とが方向MDとなる。
Claims (11)
- フィンFETの製造方法であって、
基板上に形成された半導体のフィンの側壁を、グリッドから引き出されたイオンビームによってイオンビームエッチングするイオンビームエッチング工程を有し、
前記イオンビームエッチング工程では、
前記基板を、前記イオンビームが前記基板法線方向に対して入射角θをなし、かつ前記イオンビームが前記フィンの側壁延在方向に沿う線の法線に対して入射角γをなすように、前記グリッドに対して傾けて位置させ、
前記基板上に形成されたフィンが延在する方向側から入射する前記イオンビームエッチング工程におけるイオンビームのエネルギー量が、他の方向側から入射するイオンビームのエネルギー量よりも大きくなるようにイオンビームエッチングを行うことを特徴とするフィンFETの製造方法。 - 前記イオンビームエッチング工程において、前記基板をその面内方向に回転させ、
前記基板の回転速度を、前記基板上に形成されたフィンが延在する方向側に前記グリッドが位置する際に、他の方向側に前記グリッドが位置する場合よりも遅くすることを特徴とする請求項1に記載のフィンFETの製造方法。 - 前記イオンビームエッチング工程において、前記基板をその面内方向に回転させ、
前記基板の回転は、前記基板の回転及び回転の停止を繰り返し、
前記基板の回転停止時間を、前記基板上に形成されたフィンが延在する方向側に前記グリッドが位置する際に、他の方向側に前記グリッドが位置する場合よりも長くすることを特徴とする請求項1に記載のフィンFETの製造方法。 - 前記イオンビームエッチング工程において、前記基板をその面内方向に回転させ、
前記イオンビームを生成するプラズマ源に印加する電力を制御することによって前記イオンビーム中のイオン密度を、前記基板上に形成されたフィンの溝が延在する方向側に前記グリッドが位置する際に、他の方向側に前記グリッドが位置する場合よりも高くすることを特徴とする請求項1に記載のフィンFETの製造方法。 - 前記イオンビームエッチング工程において、前記基板をその面内方向に回転させ、
前記グリッドは正の電圧が印加される第1電極、前記第1電極に対して負の電圧が印加される第2電極および接地電極を備え、
前記第1電極に印加する電圧を、前記基板上に形成されたフィンが延在する方向側に前記グリッドが位置する場合に、他の方向側に前記グリッドが位置する場合よりも高くすることを特徴とする請求項1に記載のフィンFETの製造方法。 - 前記基板は、前記グリッドと前記基板が平行である状態に対して20度〜80度の傾きをもって回転させることを特徴とする請求項1乃至5のいずれか1項に記載のフィンFETの製造方法。
- 前記基板上に形成されたフィンが延在する方向側からイオンビームが入射する際の前記グリッドに対する前記基板の傾斜角度が、他の方向側からイオンビームが入射する際の前記グリッドに対する前記基板の傾斜角度よりも大きくすることを特徴とする請求項1乃至6のいずれか1項に記載のフィンFETの製造方法。
- 前記イオンビームエッチング工程の前に、フィンを形成する反応性イオンエッチングを行う反応性イオンエッチング工程を有することを特徴とする請求項1乃至7のいずれか1項に記載のフィンFETの製造方法。
- 基板上に形成された素子のフィンの側壁を、グリッドから引き出されたイオンビームによってイオンビームエッチングするイオンビームエッチング工程と、を有し、
前記イオンビームエッチング工程では、
前記基板を、前記イオンビームが前記基板法線方向に対して入射角θをなし、かつ前記イオンビームが前記フィンの側壁延在方向に沿う線の法線に対して入射角γをなすように、前記グリッドに対して傾けて位置させ、
前記基板上に形成された素子が延在する方向側から入射する前記イオンビームエッチング工程におけるイオンビームのエネルギー量が、他の方向側から入射するイオンビームのエネルギー量よりも大きくなるようにイオンビームエッチングを行うことを特徴とするデバイスの製造方法。 - 前記フィンFETは、前記基板上の半導体膜に形成されたトレンチであり、前記フィンの側壁延在方向に垂直な方向の前記半導体膜及び前記トレンチの所定の領域にゲート誘電膜及びゲート電極が形成されたものであることを特徴とする請求項1乃至8の何れか一項に記載のフィンFETの製造方法。
- 前記第2電極と前記接地電極との間の電位差を制御することにより、静電レンズ効果を利用して、イオンビームの径を所定の範囲内に制御することを特徴とする請求項5に記載のフィンFETの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013251146A JP6271235B2 (ja) | 2013-01-24 | 2013-12-04 | フィンfetの製造方法およびデバイスの製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013011096 | 2013-01-24 | ||
| JP2013011096 | 2013-01-24 | ||
| JP2013251146A JP6271235B2 (ja) | 2013-01-24 | 2013-12-04 | フィンfetの製造方法およびデバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014160802A JP2014160802A (ja) | 2014-09-04 |
| JP6271235B2 true JP6271235B2 (ja) | 2018-01-31 |
Family
ID=51208024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013251146A Active JP6271235B2 (ja) | 2013-01-24 | 2013-12-04 | フィンfetの製造方法およびデバイスの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9190287B2 (ja) |
| JP (1) | JP6271235B2 (ja) |
| KR (2) | KR101652908B1 (ja) |
| TW (1) | TWI532103B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112013003293B4 (de) | 2012-06-29 | 2020-09-24 | Canon Anelva Corporation | Ionenstrahlbearbeitungsverfahren und Ionenstrahlbearbeitungsgerät |
| US20150187915A1 (en) * | 2013-12-26 | 2015-07-02 | Samsung Electronics Co., Ltd. | Method for fabricating fin type transistor |
| KR102424963B1 (ko) | 2015-07-30 | 2022-07-25 | 삼성전자주식회사 | 집적회로 소자 및 그 제조 방법 |
| US10204909B2 (en) * | 2015-12-22 | 2019-02-12 | Varian Semiconductor Equipment Associates, Inc. | Non-uniform gate oxide thickness for DRAM device |
| US10615161B2 (en) * | 2016-02-08 | 2020-04-07 | International Business Machines Corporation | III-V fins by aspect ratio trapping and self-aligned etch to remove rough epitaxy surface |
| KR20170097270A (ko) | 2016-02-17 | 2017-08-28 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| US9984889B2 (en) * | 2016-03-08 | 2018-05-29 | Varian Semiconductor Equipment Associates, Inc. | Techniques for manipulating patterned features using ions |
| WO2018125179A1 (en) * | 2016-12-30 | 2018-07-05 | Intel Corporation | Semiconductor fin design to mitigate fin collapse |
| KR102491093B1 (ko) * | 2017-08-21 | 2023-01-20 | 삼성전자주식회사 | 패턴 형성 방법 |
| US10607999B2 (en) * | 2017-11-03 | 2020-03-31 | Varian Semiconductor Equipment Associates, Inc. | Techniques and structure for forming dynamic random access device |
| US20190148109A1 (en) * | 2017-11-10 | 2019-05-16 | Lam Research Corporation | Method and Apparatus for Anisotropic Pattern Etching and Treatment |
| US20200176232A1 (en) | 2018-12-04 | 2020-06-04 | Nanya Technology Corporation | Etching device and operating method thereof |
| US11640909B2 (en) * | 2018-12-14 | 2023-05-02 | Applied Materials, Inc. | Techniques and apparatus for unidirectional hole elongation using angled ion beams |
| EP3898068A4 (en) * | 2018-12-17 | 2022-11-23 | Applied Materials, Inc. | MODULATION OF INCLINED NETTING ROLLING K-VECTORS |
| US11043394B1 (en) | 2019-12-18 | 2021-06-22 | Applied Materials, Inc. | Techniques and apparatus for selective shaping of mask features using angled beams |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358121B2 (en) | 2002-08-23 | 2008-04-15 | Intel Corporation | Tri-gate devices and methods of fabrication |
| KR100745038B1 (ko) * | 2003-09-30 | 2007-08-01 | 닛뽄 고쿠 덴시 고교 가부시키가이샤 | 고체 표면의 평탄화 방법 및 그 장치 |
| US7071064B2 (en) | 2004-09-23 | 2006-07-04 | Intel Corporation | U-gate transistors and methods of fabrication |
| US7790334B2 (en) | 2005-01-27 | 2010-09-07 | Applied Materials, Inc. | Method for photomask plasma etching using a protected mask |
| US7348576B2 (en) | 2005-03-16 | 2008-03-25 | Varian Semiconductor Equipment Associates, Inc. | Technique for ion beam angle process control |
| US7394078B2 (en) * | 2005-03-16 | 2008-07-01 | Varian Semiconductor Equipment Associates, Inc. | Technique for ion beam angle spread control for advanced applications |
| US7868305B2 (en) | 2005-03-16 | 2011-01-11 | Varian Semiconductor Equipment Associates, Inc. | Technique for ion beam angle spread control |
| US20060236931A1 (en) | 2005-04-25 | 2006-10-26 | Varian Semiconductor Equipment Associates, Inc. | Tilted Plasma Doping |
| US8048788B2 (en) * | 2009-10-08 | 2011-11-01 | Tel Epion Inc. | Method for treating non-planar structures using gas cluster ion beam processing |
| JP5380263B2 (ja) * | 2009-12-15 | 2014-01-08 | キヤノンアネルバ株式会社 | イオンビーム発生器 |
| US8134209B2 (en) * | 2009-12-17 | 2012-03-13 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| CN102117737B (zh) | 2009-12-30 | 2015-01-07 | 中国科学院微电子研究所 | 减小半导体器件中ler的方法及半导体器件 |
| JP2011233594A (ja) | 2010-04-23 | 2011-11-17 | Panasonic Corp | 半導体装置 |
| JP5657378B2 (ja) * | 2010-12-28 | 2015-01-21 | キヤノンアネルバ株式会社 | イオンビームエッチング装置、方法及び制御装置 |
| JP5647351B2 (ja) | 2011-08-25 | 2014-12-24 | キヤノンアネルバ株式会社 | 磁気抵抗効果素子の製造方法及び磁気抵抗効果膜の加工方法 |
-
2013
- 2013-12-04 JP JP2013251146A patent/JP6271235B2/ja active Active
-
2014
- 2014-01-21 US US14/159,763 patent/US9190287B2/en active Active
- 2014-01-24 KR KR1020140008986A patent/KR101652908B1/ko active Active
- 2014-01-24 TW TW103102777A patent/TWI532103B/zh active
-
2016
- 2016-03-28 KR KR1020160036990A patent/KR20160040493A/ko not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US9190287B2 (en) | 2015-11-17 |
| US20140206197A1 (en) | 2014-07-24 |
| KR101652908B1 (ko) | 2016-08-31 |
| TW201448051A (zh) | 2014-12-16 |
| JP2014160802A (ja) | 2014-09-04 |
| KR20160040493A (ko) | 2016-04-14 |
| TWI532103B (zh) | 2016-05-01 |
| KR20140095446A (ko) | 2014-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6271235B2 (ja) | フィンfetの製造方法およびデバイスの製造方法 | |
| JP5932033B2 (ja) | イオンビーム処理方法およびイオンビーム処理装置 | |
| US10636634B2 (en) | Sputtering apparatus, film deposition method, and control device | |
| JP6053819B2 (ja) | 磁気抵抗効果素子の製造方法 | |
| US20090305507A1 (en) | Method of processing solid surface with gas cluster ion beam | |
| JP5657378B2 (ja) | イオンビームエッチング装置、方法及び制御装置 | |
| CN112385014B (zh) | 使用角度化离子来选择性地沉积层的方法、系统及装置 | |
| JP6498152B2 (ja) | エッチング方法 | |
| US10260150B2 (en) | Method and system for sculpting spacer sidewall mask | |
| TW202108792A (zh) | 使用不對稱物理氣相沉積來圖案化基板之方法及設備 | |
| KR102181419B1 (ko) | 플라즈마 처리 방법 및 플라즈마 처리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170829 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171227 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6271235 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |