[go: up one dir, main page]

JP6271235B2 - フィンfetの製造方法およびデバイスの製造方法 - Google Patents

フィンfetの製造方法およびデバイスの製造方法 Download PDF

Info

Publication number
JP6271235B2
JP6271235B2 JP2013251146A JP2013251146A JP6271235B2 JP 6271235 B2 JP6271235 B2 JP 6271235B2 JP 2013251146 A JP2013251146 A JP 2013251146A JP 2013251146 A JP2013251146 A JP 2013251146A JP 6271235 B2 JP6271235 B2 JP 6271235B2
Authority
JP
Japan
Prior art keywords
substrate
ion beam
grid
fin
rotation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013251146A
Other languages
English (en)
Other versions
JP2014160802A (ja
Inventor
隆史 中川
隆史 中川
池田 真義
真義 池田
行人 中川
行人 中川
保志 神谷
保志 神谷
吉三 小平
吉三 小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP2013251146A priority Critical patent/JP6271235B2/ja
Publication of JP2014160802A publication Critical patent/JP2014160802A/ja
Application granted granted Critical
Publication of JP6271235B2 publication Critical patent/JP6271235B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357Generation remote from the workpiece, e.g. down-stream
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32403Treating multiple sides of workpieces, e.g. 3D workpieces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422Arrangement for selecting ions or species in the plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32458Vessel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32715Workpiece holder
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0241Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] doping of vertical sidewalls, e.g. using tilted or multi-angled implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、MOSFETのデバイス構造に関する。
高性能で低コストである高周波LSIが市場から求められてきており、特にCMOSプロセスによって優れた高周波特性を持つMOSFETのデバイス構造が広く用いられている。
一方でトランジスタの高集積化、半導体装置の小型化のために、トランジスタサイズの微細化が進むと、ゲート長の微細化による短チャネル効果に起因して、ゲート電圧でドレイン電流の制御が困難になり、パンチスルーと呼ばれる現象が生じる。この現象を抑制してゲートの制御性を高めるためには、チャネル部上面と下面とをゲート電極で挟み、チャネルを完全にゲート電極でコントロールすることが可能なマルチゲートを有するMOSFETを採用することが有効である。このマルチゲート構造を実現するに当たっては、従来のプレーナ型(平面型)MOSFETの製造方法では、チャネル部の下面にゲート電極を作るのが困難であるため、チャネル部を基板に垂直に立てたフィン(Fin)状のチャネル部の両面をゲート電極で挟み込む構造のマルチゲート型電界効果トランジスタが提案され、”フィンFET”構造として知られている(例えば、特許文献1、2)。
フィンの製造方法としては、例えば特許文献1に示されるように、SiやSiGeなどから構成される半導体膜の所定の領域を、フォトレジスト(以下PRともいう)等を用いてエッチングし、エッチングされた領域間の凸部をフィンとすることにより形成される。
フィンの構造としては特許文献1に示されるI字型のフィンや、特許文献2に示されるU字型のフィンなど、種々の構造が提案されている。
特開2009−182360号公報 特開2011−181952号公報 特開2006−209128号公報
薄膜をエッチングしてフィンを形成する場合、加工後のフィン側壁には一定のラフネスが存在する。このようなラフネスを有するフィンを用いた場合、各トランジスタ間の形状等に起因する特性のばらつきが問題となり得る。エッチングによる加工後の薄膜側壁のラフネスを低減する方法として特許文献3に開示される方法が知られている。特許文献3では所定の薄膜をエッチングする際に、該薄膜上に設けられたパターニングされているマスク膜の側壁をカーボン膜で被覆し、ラフネスを低減させた後に該薄膜のエッチングを行っている。
しかし、側壁のラフネスを低減させるためには一定量以上のカーボン膜を側壁に堆積させる必要がある。このため、より高集積化が求められるフィンFETに適用する場合、パターニングされたマスク間の溝幅が小さくなり過ぎ、半導体膜のエッチングの困難化、形状精度および寸法精度の低下等の問題が生じ得る。
本発明は上述した課題を契機として成されたものであり、フィンFETの製造においてフィンの形成後の側壁ラフネスをより簡便に低減し、デバイス特性を改善可能な製造方法を提供することを目的とする。
上述した課題を解決するために、本願発明は、フィンFETの製造方法であって、基板上に形成された半導体のフィンの側壁を、グリッドから引き出されたイオンビームによってイオンビームエッチングするイオンビームエッチング工程を有することを特徴とする。
さらに本願発明は、基板上に形成された素子の側壁を、グリッドから引き出されたイオンビームによってイオンビームエッチングするイオンビームエッチング工程と、を有し、前記イオンビームエッチング工程は、前記基板を前記グリッドに対して傾けて位置させ、前記基板上に形成された素子が延在する方向側から入射する前記イオンビームエッチング工程におけるイオンビームのエネルギー量が、他の方向側から入射するイオンビームのエネルギー量よりも大きくなるようにイオンビームエッチングを行うことを特徴とする。
本発明を用いることで、フィンの側壁に存在するラフネスを簡便に低減し、デバイス特性の改善が可能となる。
本発明が適用可能なフィンFETを説明するための図である。 本発明が適用可能なフィンFETを説明するための図である。 本発明の一実施形態に係るIBE装置を示す図である。 本発明の一実施形態に係るグリッドの構成及び機能を説明するための図である。 本発明に係る第1の実施形態を説明するための図である。 イオンビームの入射角と、スパッタ率およびエッチングレートの関係を示す図である。 基板に平行な面と基板に垂直な面の夫々の面におけるエッチングレートと、イオンビームの入射角の関係を示す図である。 本発明に係る第2の実施形態を説明するための図である。 本発明に係る第2の実施形態を説明するための図である。 本発明に係る第2の実施形態を説明するための図である。 本発明に係る第2の実施形態を説明するための図である。 本発明に係る第2の実施形態を説明するための図である。 本発明に係る第3の実施形態を説明するための図である。 本発明に係る第4の実施形態を説明するための図である。 本発明に係る第4の実施形態を説明するための図である。 本発明に係る第4の実施形態を説明するための図である。 本発明に係る第5の実施形態を説明するための図である。 本発明に係る第5の実施形態を説明するための図である。 本発明に係る第5の実施形態を説明するための図である。 本発明に係る第6の実施形態を説明するための図である。 本発明に係る第7の実施形態を説明するための図である。 本発明に係る第8の実施形態を説明するための図である。 本発明におけるイオンビームの入射角とフィンの延在方向との関係を説明するための図である。
以下、図面を参照して本発明の実施の形態を説明するが、本発明は本実施形態に限定されず、その要旨を逸脱しない範囲において適宜変更可能である。なお、以下で説明する図面において、同機能を有するものは同一符号を付け、その繰り返しの説明は省略することもある。
(フィンFETの構造)
本発明が適用可能なフィンFETの構造およびその製造方法の一例を、図1を用いて説明する。図1はSi基板901上に絶縁膜902及び半導体膜903が形成され、半導体膜903にトレンチ904が形成されている。トレンチ904の形成方法としては、半導体膜903上にフォトレジスト(以下PRという)を形成し、リソグラフィにより所定のパターンを形成した後に、該パターンを半導体膜903に転写することで形成される。その後PRを除去することで、半導体膜903上のパターニングされたPRが設けられていた領域にフィンFが形成される。半導体膜903のエッチングには反応性イオンエッチングが好適に用いられる。
絶縁膜902はSiOやSiNなどから構成され、半導体膜903はSi、GeまたはSiGeなどから構成される。
その後、図2に示すように、フィンF、半導体膜903およびトレンチ904の所定の領域にゲート誘電膜905およびゲート電極906が形成される。ゲート誘電膜905およびゲート電極906については、まず半導体膜903の全面にゲート誘電膜905およびゲート電極906を形成し、所定の領域に対してPRを用いたリソグラフィによりエッチングすることで得られる。ゲート誘電膜905としてはTa、TiO又は他の高K(high−k)誘電体(例えばPZTやBSTなど)が用いられる。ゲート電極906としては多結晶SiやW,Taまたは金属窒化膜などが用いられる。
(第1の実施形態)
上述したフィンFETの製造において、トレンチ904の側壁(即ちフィンFの側壁)には一定のラフネスが存在する。特にPRに起因する、フィンF側壁の基板面内方向に存在するラインエッジラフネス(以下LERという)は側壁の平坦性を大きく損なうため、除去されることが望ましい。本発明では形成されたフィンFの側壁にイオンビームを照射することでこのラフネスを低減する。
図3に本発明に好適に用いられるイオンビームエッチング(以下IBEという)装置100の概略図を示す。IBE装置100は処理空間1とプラズマ源としてのプラズマ生成部2で構成されている。処理空間1には排気ポンプ3が設置されている。プラズマ生成部2にはベルジャ4、ガス導入部5、RFアンテナ6、整合器7、電磁石8が設置されており、処理空間1とプラズマ生成部2との境界にはグリッド9が設置されている。
グリッド9は複数枚の電極から構成される。本発明では例えば図4に示すような3枚の電極によってグリッド9が構成されている。ベルジャ4側から順に第1電極70、第2電極71、第3電極72となっている。第1電極70には正の電圧が印加され、第2電極71には第1電極70に対して負の電圧が印加されることで、電位差によってイオンが加速される。第3電極72は接地されている接地電極である。第2電極71と第3電極72との電位差を制御することにより、静電レンズ効果を用いてイオンビームの径を所定の数値範囲内に制御することができる。イオンビームはニュートラライザー13により中和される。
このグリッド9はプロセスガスに対して耐性を持つ材質が好ましい。グリッドの材質としてモリブデンやチタン、炭化チタン、パイロリティックグラファイトが挙げられる。またグリッド9をこれ以外の材質で形成し、その表面にモリブデンやチタン、炭化チタンをコーティングしたものでも良い。
処理空間1内には基板ホルダ10があり、該基板ホルダ10には不図示のESC電極が接続される。このESC電極によって、基板ホルダ10に載置された基板11が静電吸着により固定される。また、他の基板固定手段としては、クランプ支持など種々の固定手段を用いることができる。ガス導入部5からプロセスガスを導入し、RFアンテナ6に高周波を印加することでプラズマ生成部2内にエッチングガスのプラズマを発生させることができる。そしてグリッド9に直流電圧を印加し、プラズマ生成部2内のイオンをビームとして引き出し、基板11に照射することで基板11の処理が行われる。引き出されたイオンビームは、ニュートラライザー13により電気的に中和され、基板11に照射される。
基板ホルダ10は、基板11をその面内方向に回転(自転)することができる。基板ホルダ10は、基板11の回転速度、基板11の回転回数、およびグリッド9に対する基板ホルダ10の傾きを制御するための回転制御手段と基板11の回転位置を検出する手段を備えている。
また、該基板ホルダ10には、グリッド9に対する基板ホルダ10の傾きを検出できる手段が備わっていてもよい。本実施形態では、基板ホルダ10の内部に位置検出手段としての位置センサ14(不図示)が設けられており、基板11の回転位置を検出することができる。本実施形態では位置センサ14としてロータリーエンコーダを用いている。位置センサ14としては、上述のロータリーエンコーダのように回転する基板11の回転位置を検出できるものであればいずれの構成を用いても良い。
なお、本実施形態では、位置センサ14等のセンサによって基板11や基板ホルダ10の回転位置を直接検出することによって基板ホルダ10に保持された基板11の回転位置を検出しているが、基板11の回転位置を検出できればいずれの構成を用いても良い。例えば、基板ホルダ10の回転速度や回転時間から計算により求めるなどの方法により、基板11の回転位置を間接的に求めても良い。
本発明では、基板11の回転位置は、基板11のオリフラやノッチを検出することで求められる。もしくは基板11に付されたアライメントマークやパターンの配列を検出することで回転位置をより精度よく求めることができる。基板ホルダ10は、イオンビームに対して任意に傾斜することができる。
次に本実施形態に係るIBE装置100を用いて、フィンF側壁のラフネスを低減させる方法について図5を用いて説明する。図5は図1に示した基板の一部を拡大したものである。絶縁膜902上に形成されたフィンFの側壁にはLERが存在しており、側壁が基板面内方向に波打った形状となっている。本実施形態ではフィンFの形成後にフィンFの側壁に対してイオンビーム(以下IBという)を照射してラフネスを低減させる。
このとき、IBは基板法線方向に対して一定の傾斜角θを設けて基板11に入射させる必要がある。LERは側壁の基板面内方向に波打っており、稜線は主として基板法線方向に延びているため、基板法線方向よりIBを入射させると側壁のラフネスに効率的にIBを照射できないためである。また側壁にIBを照射している間はフィンFの上部およびトレンチ904の底部のエッチングが進行し、形状精度が劣化してしまう点からも、側壁に効率的にIBを照射させることが望ましい。
ここで図6AにIBの入射角とスパッタ率の関係を示す。図6Aは200eVのエネルギーでArイオンをSiに入射させた際の計算値を示すものである。図6Aにおいて横軸は基板に対するIBの傾斜角を表している。なお横軸について、基板法線方向からIBが入射する場合を0度と規定している。破線は、IBを所定の角度θから入射させた場合のスパッタ率と、0度方向から入射させた場合のスパッタ率との比を示している。実線は、IBを所定の角度θから入射させた場合のエッチングレートと、0度方向から入射させた場合のエッチングレートとの比を示している。
図6Bは、基板11に対するIBの傾斜角度θを変えたときの、基板11と平行な面におけるエッチングレート(例えばトレンチ904の底部)と、基板11に対して垂直な面におけるエッチングレート(例えば側壁FS)とを比較するための図である。破線が基板11に対して垂直な面を、実線が基板11と平行な面のエッチングレートを表している。図6Bからわかるように、基板11に対するIBの傾斜角度θが大きいほど、基板11に平行な面におけるエッチングレートが減少し、代わりに基板11に垂直な面におけるエッチングレートが上昇していることがわかる。これらの実線と破線が交差するθ≧45度の角度をもってIBを基板11に入射することで、側壁FSを効率的に処理することが可能となる。
上述したように、半導体膜903を加工してフィンFを形成した後に、フィンFの側壁にIBを照射してラフネスを低減させることで、フィンFの側壁のラフネスを容易に低減することが可能となる。またラフネスに起因する各トランジスタのしきい値電圧Vtのばらつきを低減し、歩留まりを改善することが可能となる。
(第2の実施形態)
第1の実施形態と異なる第2の実施形態について説明する。なお、以降の他の実施形態の説明において、第1の実施形態と同様のものについてはその説明を省略することもある。
図7は、図1で示されるフィンFを上部から見たときの様子を示したものである。図中の破線ILは、基板面内方向且つフィンFの延在方向に沿う線であり、理想的にはフィンFの側壁は破線ILと平行に形成されることが望ましい。破線に比べてフィンFの側壁FSは、波打つようにラフネスを有している。
第1実施形態ではこのような側壁FSのラフネスの低減において、基板法線方向に対するIBの入射角θのみについて検討したが、本実施形態ではこれに加え、基板面内方向における、破線ILの法線に対するIBの入射角γについても考慮し、より効率的に側壁FSのIB処理を行う。
なお、入射角γについては、基板に入射するIBを、基板に対して平行な面に投影し、該投影されたIBと、基板面内方向であり且つフィンFの延在方向に沿う破線ILの法線との角度によって求めることができる。
入射角γについても、上述した入射角θ同様に図6A、図6Bに示される関係が成り立つ。本実施形態では、図6A、図6Bに示される関係および、ラフネスが破線ILに沿って存在する関係を利用して効率的に側壁FSのラフネスを低減するものである。側壁FSにラフネスが存在している状態は、側壁FSに破線ILに対して局所的に傾きを有する面が複数存在している状態といえる。図6Bでは入射角θについて基板11と平行な面は、入射角γについて破線ILと平行な面に対応し、入射角θについて基板11に対して垂直な面は、入射角γについて破線ILに対して垂直な(または傾きを有する)面に対応する。図6Bに示すように、入射角γは、平坦な面(すなわち、破線ILと平行な面)に対するエッチング量を小さくし、傾斜する面(すなわち、破線ILに対して傾きを有する面)をより効率的にエッチングするため、平坦な面に対する入射角γを45度以上とすることが好ましい。図6Bによれば、γ≧45度である場合、側壁FSにおけるラフネス(即ち側壁FSに対して垂直方向の高さを有する凹凸)は、側壁FSに対して選択的にエッチングされるためである。
また、図6Aにおいて入射角θを入射角γに読み替えると、所定の入射角γを持って入射したIBに対して、入射角γが60度付近である場合に最もエッチングレート比およびスパッタ比率が大きくなる。入射角γがおおよそ70度以上である場合、側壁FSにおいて破線ILと平行である平坦な面に対してはIBの入射によるエッチング量は小さくなる。しかし破線ILに対して傾きを有する面においては、入射するIBの角度が70度よりも小さくなるためエッチング量が大きくなる。例えば、破線ILの法線に対するIBの入射角γが70度のとき、破線ILに対してIBの入射方向に10度傾いている面に対して入射するIBの角度は60度となる。この結果、破線ILに対して傾きを有する面が優先的にエッチングされ、IBの照射量に応じてより平坦になっていく。すなわち、破線ILと平行な面のエッチング速度よりも破線ILに対して傾きを有する面のエッチング速度が速くなる所定の入射角γでエッチングを行うことがより望ましい。このような構成によって、破線ILに対して傾きを有する面のエッチングがより早く進行するため、側壁FSを破線ILに平行な状態に自然と近付けることができる。さらに、一方の方向からIBを入射させたのちに、他の方向から同様に入射角γのIBを入射させることで、より側壁FSを平坦に加工することができる。
上述したように、入射角γが大きいIBを側壁FSに照射することで効率的に側壁FSのラフネスを低減することができる。次に、このようなプロセスを達成可能なIBE装置について説明する。
本実施形態に係るIBE装置100は、基板ホルダ10に載置した基板11をグリッド9に対して傾けて位置させ、基板ホルダ10の回転速度を変化させながらIBEを行うことで、入射角γ≧75度以上のIBの側壁FSへの入射量を増加させることを特徴とする。
図8を参照して、本実施形態のIBE装置100に備えられ、基板ホルダ10の回転速度およびその他関連する装置の各構成要素を制御する制御装置20について説明する。図8は本実施形態における制御装置を示すブロック図である。
図8に示すように、本実施形態の制御装置20は、例えば、一般的なコンピュータと各種のドライバを備える。すなわち、制御装置20は、種々の演算、制御、判別などの処理動作を実行するCPU(不図示)と、このCPUによって実行される様々な制御プログラムなどを格納するROMやHDD(不図示)などを有する。また、制御装置20は、上記CPUの処理動作中のデータや入力データなどを一時的に格納するRAM、フラッシュメモリまたはSRAM等の不揮発性メモリなど(不図示)を有する。このような構成において、制御装置20は、上記ROMなどに格納された所定のプログラム又は上位装置の指令に従ってIBEを実行する。その指令に従って放電時間、放電電力、グリッドへの印加電圧、プロセス圧力、および基板ホルダ10の回転および傾斜などの各種プロセス条件がコントロールされる。また、IBE装置100内の圧力を計測する圧力計(不図示)や、基板の回転位置を検出する位置検出手段としての位置センサ14などのセンサの出力値も取得可能であり、装置の状態に応じた制御も可能である。
また、制御装置20は、位置センサ14の検出した回転位置に応じて、基板11の回転速度を制御する回転制御手段としてホルダ回転制御部21を備える。ホルダ回転制御部21は、目標速度算出部21aと、駆動信号生成部21bと、を備え、基板11の回転位置とグリッド9との位置関係に基づいて、基板11の回転位置に応じて基板ホルダ10の回転部の回転を制御して基板11の回転速度を制御する機能を有する。制御装置20は、位置センサ14から、基板11の回転位置に関する情報を受信するように構成されている。制御装置20が上記回転位置に関する情報を受信すると、目標速度算出部21aは、基板11の回転位置を検知する位置センサ14から出力される基板11の現在の回転位置の値に基づいて、当該位置における目標回転速度を算出する。この目標回転速度の値は、例えば、基板11の回転位置と、目標回転速度との対応関係を予めマップとして保持しておくことで、演算可能である。駆動信号生成部21bは、目標速度算出部21aにより算出された目標回転速度に基づき、当該目標回転速度とするための駆動信号を生成し、回転駆動機構30に出力する。制御装置20は、駆動信号生成部21bにて生成された上記駆動信号を回転駆動機構30に送信するように構成されている。
なお、図8の例では、回転駆動機構30は、基板ホルダ10を駆動するモータなどのホルダ回転駆動部31と、目標値と位置センサ14から出力される実値(回転位置や回転速度)との偏差に基づきホルダ回転駆動部31の操作値を決定するフィードバック制御部32と、を備え、サーボ機構により基板ホルダ10を駆動する。しかし、フィードバック制御は本発明の必須の構成ではなく、モータもDCモータ、ACモータのいずれであってもよい。回転駆動機構30は、制御装置20から受信した駆動信号に基づいて、ホルダ回転駆動部31を駆動し、基板ホルダ10を回転させる。
次に、図3に示す本実施形態のIBE装置100の制御および、この装置を用いて実施するIBE方法について説明する。
まず図1に示すような、フィンFが形成された基板を用意する。基板11を、不図示の搬送手段、例えば隣接する真空搬送チャンバに備えられたハンドリング・ロボットにより、基板搬送口16を通じて処理空間1内の基板ホルダ10に載置する。あるいは、フィンFの形成を本実施形態に係るIBE装置100を用いて行ってもよい。
載置された基板11は、ノッチやオリフラを用いて基板の回転開始位置が検出される。
または基板11に付されたアライメントマークを光学カメラ等で読み取ることで回転開始位置を検出する。回転開始位置は、基板11を基板ホルダ10に載置する前に検出しても良いし、基板11を基板ホルダ10に載置した後に検出しても良い。基板11の回転開始位置を検出した結果に基づき、その後のIBEにおけるグリッド9と基板11の位置関係に応じた基板11の回転速度の制御が行われる。
次に、プラズマ生成部2の内部にガス導入部5からAr等の放電用ガスを導入する。放電用ガスとしてはAr以外にもHeやNe、Kr、Xeなどの不活性ガスが用いられる。
あるいは、フィンFの下地である絶縁膜902に対して、側壁FSを選択的にエッチングするために反応性ガスを用いてもよい。例えば、フィンFがSiから構成され、絶縁膜902がSiOから構成される場合、放電用ガスである不活性ガスに酸素ガスあるいは窒素ガスを添加することで、側壁FSを選択的にエッチングすることが可能となる。
なお、IBによるフィンFへのイオンの打ち込みを低減するためには、なるべく原子半径の大きな原子を用いた方がよい。従って不活性ガスとしてはKrやXeなどの不活性ガスを用いることが好ましい。
その後、放電用電源12から高周波電力を供給し、プラズマ生成部2で放電を行う。そして、グリッド9に電圧を印加し、プラズマ生成部2よりイオンを引き出してイオンビームを形成する。グリッド9により引き出されたイオンビームはニュートラライザー13により中和され、電気的に中性となる。中和されたイオンビームは基板ホルダ10上の基板11に照射され、IBEが行われる。
基板ホルダ10に基板11を載置してESC電極を動作させると、基板は静電吸着によって固定される。基板ホルダ10に載置された基板11は、フィンFの側壁FSの処理に適した傾斜、例えばグリッド9に対して80度に傾斜する。傾斜角度は、基板のパターン状況、プロセスガス、プロセス圧力及び、プラズマ密度等を考慮することにより所定の角度が決定される。
基板11を載置した基板ホルダ10がグリッド9に対して傾斜した後、基板ホルダ10は基板11の面内方向に回転を開始する。位置センサ14が基板11の回転位置を検出し、該検出された回転位置に応じたホルダ回転制御部21の制御により、位置センサ14が検出した回転位置に応じて、基板11の回転速度を制御する。
以下に、基板11の回転速度の制御についてさらに詳しく説明する。図9は、本実施形態のグリッド9と基板11の位置関係および基板11の位相を説明するための図である。
また図10は、本実施形態に係るIBE方法における基板の回転速度の制御マップを示す説明図である。
図9および図10を用いて本実施形態におけるグリッド9と基板11の回転位置関係を説明する。基板11は回転可能な基板ホルダ10の上に載置され、IBE中に、基板ホルダ10をグリッド9に対して傾斜させる。本発明では図9に示すように、基板の回転位相(回転角)Φは、ノッチ15を基点として考えて0度とする。そしてノッチ15から基板11の中心を通って、ノッチ15の反対側の位置180度と定義する。また0度から反時計回りに90度および270度を定義する。このとき、フィンFは0度から180度の方向に延びるように形成されているとする。
本実施形態に係る装置を用いたIBE方法の一例では図10、および下記式(1)に示すように、基板の回転位相Φに対し、基板の回転速度ωが正弦波となるように、回転速度を制御する。
ω=Asin(2(Φ−α))+B ・・・(1)
A=a・B ・・・(2)
すなわち、本発明の回転制御手段としてのホルダ回転制御部21は、上記式(1)に基づいて、基板11の回転角Φの2倍周期の正弦波関数として回転速度を算出する。ここで、Aは回転速度の振幅であり、式(2)に示すように、基準速度Bに変動率aを乗じたものである。Φが変化する範囲において、ω>0となるようにaは決定される。αは位相差であり、変動率aと位相差αを変えることによって、基板面内のイオンビーム入射角毎のエッチング量及びテーパ角度の分布を最適化することができる。なお、基板の回転位相Φの範囲は0度≦Φ<360度である。
基板11の回転角Φの2倍周期の正弦波関数として回転速度を算出する理由としては、図1および図2に示されるフィンFの場合、ゲートによって分離されるソース領域とドレイン領域の各々の方向から側壁FSにIBを入射させ、側壁FSの全面を均一に処理するためである。ソース領域もしくはドレイン領域の一方の側からのIBのみで側壁FSを均一に処理可能な場合は、回転角Φの1倍周期の正弦波関数として回転速度を算出してもよい。
図10の例では、基準速度BをΦに設定し、変動率aを0以上の任意の数値とし、位相差αを90度とした時の基板回転位相Φに対する基板回転速度ωを示している。この場合、基板11のノッチ15が0度および180度の位置にある時に基板回転数(回転速度)が最も遅くなることを意味する。
ここで、回転速度を回転位相によって変化させることによる具体的な作用及び効果を、図7を用いて説明する。
上記の図7の説明において、破線ILの法線に対する傾斜角γが大きいときに、効率的に側壁FSの平坦化処理を行えることを説明した。本実施形態によれば、フィンFが延びる方向(破線ILの延在方向)の側にグリッド9が位置する場合(即ち、フィンFが延在する方向からIBが入射する場合)に、基板ホルダ10の回転速度が最も遅くなる。一方で、破線ILの延在方向と垂直な方向の側にグリッド9が位置する場合に、基板ホルダ10の回転速度が最も速くなる。
このため、側壁FSの平坦化にあまり寄与しない、傾斜角γが小さいIBの入射を低減し、これに対して側壁FSの平坦化に大きく寄与する傾斜角γが大きいIBの入射を増加させることが可能となる。この結果、不必要な側壁FSのエッチングが抑制され、より寸法精度、形状精度を向上させた側壁FSの処理が可能となる。
また、基板11の回転位相が0度および180度のときに基板ホルダ10の回転速度を最も遅くすることで、0度方向および180度方向の各々の側から入射するIBによって側壁FSが均一に加工される。
本実施形態では、図10に示す制御マップを制御装置20が有するROM等のメモリに予め格納しておけば良い。このように、上記制御マップを予めメモリに格納しておくことによって、目標速度算出部21aは、位置センサ14から基板11の回転位置に関する情報を受信すると、上記メモリに格納された図10に示す制御マップを参照し、現在の基板11の回転角Φに対応する回転速度を抽出し、目標回転速度を取得し、該取得された目標回転速度を駆動信号生成部21bに出力する。
基板ホルダ10の回転速度の変化は、図10に示す正弦関数のように連続的に変化しなくても良い。例えば図11に示すように、基板11の回転角度Φが0度〜45度、135度〜225度、315度〜360度の範囲で基板の回転速度を第1の速度とし、45度〜135度、225度〜315度の範囲で基板の回転速度を第1の速度よりも速い第2の速度とする、2つの値を用いた回転速度変化でも良い。また、より側壁の平坦化への寄与が大きいIBのみを側壁FSに入射させるために、回転角度Φが0度〜30度、150度〜210度、330度〜360度の範囲で基板の回転速度を第1の速度とし、30度〜150度、210度〜330度の範囲で基板の回転速度を第1の速度よりも速い第2の速度とする、2つの値を用いた回転速度変化でも良い。
もしくは回転角度Φが0度および180度のときに基板11の回転速度が最も遅くなり、Φが90度および270度のときに基板11の回転速度が最も速くなるように段階的に回転速度を変化させても良い。
また、このようにフィンFの延在する方向側からのIBを積極的に基板に入射させることで、フィンFの互いの間隔が狭い場合にも、隣接するフィンの影の影響を低減して、側壁FSの全面にIBを照射することが可能となる。
フィンFの側壁FSをIBで処理するにあたって、IBが安定的にグリッド9から引き出され、基板11の回転が安定してから側壁FSの処理が開始されることが望ましい。このため、基板11の処理開始前に不図示の遮蔽板などでIBが基板11に入射しない状態にしておき、基板11の回転やIBが安定してから遮蔽板を開放して処理を開始してもよい。
(第3の実施形態)
第2の実施形態では、フィンFが延びる方向側から入射するIBの量を他の方向側からのIBの量よりも多くなるように基板ホルダ10の回転速度を制御していた。また基板ホルダ10の回転は連続回転であった。これに対して本実施形態では該基板ホルダ10の回転方式を非連続パルス回転としている。
図12は、本実施形態に係る、非連続で基板ホルダ10を回転する場合について、基板回転の回転停止時間を制御する場合の説明図である。
基板11(基板ホルダ10)の回転を非連続的(クロック状)に行う場合は、ホルダ回転制御部21は、回転停止時間sを図12に示すように制御する。すなわち、ホルダ回転制御部21は、例えば、基板11が所定の複数の回転角でその回転を停止し、それ以外の回転角では一定の角速度(回転速度)で基板ホルダ10の回転部が回転するように該基板ホルダ10の回転を制御する。このような制御により、基板11が非連続的に回転するように基板11の回転速度は制御される。なお、基板ホルダ10の回転部の回転速度は上述のように一定であって良いし、変化させても良い。ここで、縦軸に回転速度(角速度ω)を、横軸に時間tをとる場合の、角速度が0になっている時間を、“回転停止時間s”と呼ぶことにする。すなわち、回転停止時間sとは、基板ホルダ10を非連続に回転させる場合の、基板ホルダ10の回転を停止している時間を指す。sは、基準回転停止時間である。
本実施形態においても、第2の実施形態と同様に、グリッド9に対して基板ホルダに載置した基板を傾けて位置させること及びフィンFが延びる方向側からのIBの照射量を他の方向側からのIBの照射量に対して大きくすることが本質的な特徴である。即ち、フィンFが延びる方向側にグリッド9が位置したときに基板の回転停止時間を長くすることで、第2の実施形態と同様の効果を得ることができる。
本実施形態では、基板11(基板ホルダ10)を一回転させる間に、フィンFが延びる方向側(基板11の回転位置が0度および180度)の回転停止時間を長くするために回転停止時間を正弦的に2周期変調させている。
ここで形状の均一性を良好にするために、基板11を中心として対称な回転位置(例えば0度と180度)の回転停止時間を等しくすることが好ましい。
(第4の実施形態)
第2の実施形態では、基板ホルダ10の回転速度を制御する形態について説明したが、本実施形態では電源12からRFアンテナ6に供給される電力を制御することによって、基板へのIBの照射量を制御し、フィンFの側壁FSのトリミングを効率的に行う。
IBEにおいて、基板11へのIBの照射量(即ちイオンビーム中のイオン密度)は、プラズマ生成部2において形成されるプラズマのプラズマ密度と関係する。従ってRFアンテナ6に供給される電力を変化させることで、プラズマ生成部2のプラズマ密度を変化させることが可能となる。これにより基板11の角度位相に応じて基板11へのIBの照射量(エネルギー量)を変化させることができる。
本実施形態においても、第2の実施形態と同様に、グリッド9に対して基板ホルダ10に載置した基板11を斜向かいに位置させること及び、IBE工程におけるフィンFが延在する方向側から基板11に入射するIBの照射量を、フィンFが延在する方向側から基板11に入射するIBの照射量よりも大きくすることが本質的な特徴である。
図13は、本実施形態に係る制御装置20のブロック図である。本実施形態では、制御装置20は、位置センサ14の検出した回転位置に応じて、プラズマ生成手段へのパワー(電力)を制御する電力制御手段としてのパワー制御部60を備える。パワー制御部60は、目標パワー算出部60aと、出力信号生成部60bと、を備え、基板11の回転位置とグリッド9との位置関係に基づいて、プラズマ生成手段へのパワー(電力)を制御する機能を有する。
制御装置20は、位置センサ14から、基板ホルダ10の回転位置に関する情報を受信するように構成されている。制御装置20が上記回転位置に関する情報を受信すると、目標パワー算出部60aは、基板ホルダ10の回転位置を検知する位置センサ14から入力する基板ホルダ10の現在の回転位置の値に基づいて、当該位置における目標パワー(目標電力)を算出する。この目標パワーの値は、例えば、基板ホルダ10の回転位置と、目標パワーと、の対応関係を予めマップとして制御装置20が備えるメモリ等に保持しておくことで、演算可能である。出力信号生成部60bは、目標パワー算出部60aにより算出された目標パワーに基づき、当該目標パワーとするための出力信号を生成し、電源12に出力する。制御装置20は、出力信号生成部60bにて生成された上記出力信号を電源12に送信するように構成されている。
なお、図13の例では、電源12は、プラズマ生成手段としてのRFアンテナ6に電力を供給するパワー出力部12bと、目標値と位置センサ14から出力される実値(回転位置や回転速度)との偏差に基づきパワー出力部12bの操作値を決定するフィードバック制御部12aと、を備える。しかし、フィードバック制御は本発明の必須の構成ではない。
本実施形態においても、第2の実施形態と同様に、基板ホルダの回転方式は、連続回転であっても良いし、非連続パルス回転であっても良い。
図14Aは、本実施形態に係る、RFアンテナ6(プラズマ生成手段)への供給電力を制御する場合の、連続で基板(基板ホルダ)を回転する場合についての説明図であり、図14Bは、本実施形態に係る、RFアンテナ6(プラズマ生成手段)への供給電力を制御する場合の、非連続で基板(基板ホルダ)を回転する場合についての説明図である。非連続で基板を回転する場合についてはRFアンテナ6(プラズマ生成手段)への供給電力を一定とし、回転停止時間を変化させることで回転角Φに応じたIB照射量の制御を行っても良い。
図14Aに係る実施形態では、パワー制御部60は、式(1)と同様の2倍周期正弦波関数を用いて、基板11の回転角Φに応じた放電用パワーを算出することができる。
すなわち、パワー制御部60は、基板11(基板ホルダ10)が1回転する間に、RFアンテナ6(プラズマ生成手段)への供給電力を2周期変調させるように出力信号を生成する。この時、RFアンテナ6(プラズマ生成手段)への供給電力は滑らかに連続的に変化させても良いし、幅を持たせて段階的に変化させても良い。パワー制御部60は、図14A、図14Bに示すように、パターンの溝が延在する方向側にグリッド9が対向する回転角Φ=0度および180度のときに供給されるパワー(電力)を最大値にすることにより、基板11へのIB入射量が最大になり、上記の回転角以外のとき、パワーを小さくすることにより、基板11へのIB入射量が少なくなるように、電源12を制御すれば良い。
このように本実施形態では、基板ホルダに載置した基板をグリッド9に対して傾けて位置させること及びフィンFが延在する方向側からのIB照射量(エネルギー量)が大きくなるように、RFアンテナ6への供給電力を制御することで本発明の効果を得ることができる。また、形状の均一性を良好にするためには、基板11を中心として対称な回転位置(例えば0度と180度)における印加電圧を等しくすることが好ましい。
(第5の実施形態)
第4の実施形態では、プラズマ生成手段であるRFアンテナ6への供給電力を制御することによってフィンFの側壁FSを効率的に加工する方法について述べたが、本実施形態ではビーム引き出し電圧を変化させることで、側壁FSの加工を効率的に行う。IBEでは、プラズマ生成部2においてプラズマが形成された後にグリッド9に印加された電圧によって、プラズマ生成部2のイオンが引き出されてビームが形成される。ここでプラズマ生成部2から引き出されたIBのエネルギーはビーム引き出し電圧に依存するため、該電圧を基板の回転位相に併せて変化させることで、側壁FSの加工を効率的に行う。
以下に図4を用いて本実施形態におけるビーム引き出し電圧について説明する。
通常基板ホルダ10及び第3電極72は接地電位となっている。このため、IB中の各イオンのエネルギーは第1電極70に印加された正の電圧によって決定される。従って、本実施形態においては、第1電極に印加された電圧がビーム引き出し電圧となる。以下、この第1電極70に印加された電圧を変化させることによって、ビーム引き出し電圧を変化させた場合の実施の形態を説明する。
本実施形態においても、いずれの実施形態と同様に、ビーム引出し電圧を変化させることで、IBE工程におけるフィンFが延在する方向側から基板に入射するIBの照射量(エネルギー量)を、フィンFが延在する方向側から基板に入射するIBの照射量(エネルギー量)よりも大きくすることが本質的な特徴である。
図15は本実施形態にかかる制御装置20のブロック図である。本実施形態では、制御装置20は、位置センサ14の検出した回転位置に応じて、第1電極70に印加する電圧(ビーム引き出し電圧)を制御する電圧制御手段としての印加電圧制御部80を備える。
印加電圧制御部80は、目標電圧算出部80aと、出力信号生成部80bと、を備え、基板11の回転位相とグリッド9との位置関係に基づいて、第1電極70への印加電圧を制御する機能を有する。
制御装置20は、位置センサ14から、基板ホルダ10の回転位置に関する情報を受信するように構成されている。制御装置20が上記回転位置に関する情報を受信すると、目標電圧算出部80aは、基板ホルダ10の回転位相を検知する位置センサ14から入力する基板ホルダ10の現在の回転位相の値に基づいて、当該位置における目標電圧を算出する。この目標電圧の値は、例えば、基板ホルダ10の回転位置と、目標電圧と、の対応関係を予めマップとして制御装置20が備えるメモリ等に保持しておくことで、演算可能である。出力信号生成部80bは、目標電圧算出部80aにより算出された目標パワーに基づき、当該目標電圧とするための出力信号を生成し、第1電極用電源73に出力する。制御装置20は、出力信号生成部80bにて生成された上記出力信号を第1電極用電源73に送信するように構成されている。
なお、図15の例では、第1電極用電源73は、第1電極70に電圧を印加する印加電圧出力部73bと、目標値と位置センサ14から出力される実値(回転位置や回転速度)との偏差に基づき印加電圧出力部73bの操作値を決定するフィードバック制御部73aと、を備える。しかし、フィードバック制御は本発明の必須の構成ではない。
本実施形態においても、第1の実施形態と同様に、基板ホルダの回転方式は、連続回転であっても良いし、第2の実施形態と同様に、非連続パルス回転であっても良い。
図16Aは、本実施形態に係る、ビーム引き出し電圧(すなわち、第1電極70への印加電圧)を制御する場合の、連続で基板(基板ホルダ)を回転する場合についての説明図であり、図16Bは、本実施形態に係る、ビーム引き出し電圧を制御する場合の、非連続で基板(基板ホルダ)を回転する場合についての説明図である。非連続で基板を回転する場合についてはビーム引き出し電圧を一定とし、回転停止時間を変化させることで回転角Φに応じたIB照射量の制御を行っても良い。
図16Aに係る実施形態では、印加電圧制御部80は、式(1)と同様の2倍周期正弦波関数を用いて、基板11の回転角Φに応じた印加電圧を算出することができる。すなわち、印加電圧制御部80は、基板11(基板ホルダ10)が1回転(1周期)する間に、ビーム引き出し電圧を2周期変調させるように出力信号を生成する。この時、ビーム引き出し電圧は滑らかに連続的に変化させても良いし、幅を持たせて段階的に変化させても良い。例えば、印加電圧制御部80は、図16Bに示すように、第1の状態である回転角Φ=0度および180度のときに第1電極70へ印加される電圧を最大値にすることによりIBのエネルギーが最大になる。一方でフィンFが延在しない方向側にグリッド9が位置する際の電圧を小さくすることでIBのエネルギーが小さくなる。IBのエネルギーを小さくするにあたっては、ビーム引き出し電圧(グリッド9に印加する電圧)をゼロとし、基板11へのイオンビームの照射を停止してもよい。
このように本実施形態では、基板ホルダに載置した基板をグリッド9に対して傾けて位置させること及びフィンFが延在する方向側からのIBエネルギーが大きくなるように、第1電極用電源73から第1電極70に印加される電圧を印加電圧制御部80によって制御することで、本発明の効果を得ることができる。また、形状の均一性を良好にするためには、基板11を中心として対称な回転位置(例えば0度と180度)における供給電力を等しくすることが好ましい。
本実施形態においては、第1電極70に印加する電圧を変化させることでビーム引き出し電圧を変化させたが、他の方法でビーム引き出し電圧を変化させても良い。例えば第3電極72を第1電極70より低い正の電圧を印加し、第3電極72に印加する電圧を変化させることでビーム引き出し電圧を変化させても良い。また基板ホルダ10に印加する電圧を変化させることで、基板11にIBが入射する際のエネルギーを変化させても良い。
また、本実施形態において、グリッド9は必ず3枚の電極から構成されている必要は無い。これは、上述したように本実施形態の本質は、IBのエネルギーを、基板11の回転位相に応じて変化させることにあるからである。
(第6の実施形態)
本実施形態では、第1の実施形態における基板11の回転速度に併せて、グリッド9に対する基板11の傾斜角度を変化させる。本実施形態は、特にフィンFの間隔が狭く、隣接するフィンの影の影響で側壁FSの全面にIBを照射することが困難な場合に有効である。以下で本実施形態の詳細について図17を用いて説明する。
図17は基板11の回転速度が、その回転位置に応じて変化している様子を示している。加えて、グリッド9に対する基板11の傾斜角度θが50度を基準として、20度〜80度の範囲で変化している。θは好ましくは、基板11の回転速度が最も遅くなる状態で最も大きくなり、基板11の回転速度が最も速くなる状態で最も小さくなる。このような制御を行うことで、基板11のフィンFに沿ってIBが入射する際は、フィンFの側壁FSを効率的に処理し、一方のIBが入射し難い状態においてはIBを垂直に近い角度から入射させることで隣接するフィンの影の影響を抑えつつ側壁FSの処理を行うことが可能となる。
(第7の実施形態)
上述した実施形態では、基板位相に対して、基板11に入射するIBの照射量(エネルギー量)が正弦関数で変化する場合を主に示した。これに対して本実施形態では、フィンFが延在する方向にグリッド9が位置する状態でのみ基板回転を停止させる。
図18は基板11の回転停止時間が、回転位置に応じて変化している様子を示す。フィンFが延在する方向である0度および180度の方向にグリッド9が位置したときのみ基板回転が停止し、一定時間IBを照射した後にまた回転を行う。実際のフィンFの側壁FSは基板に対して一定の傾斜角を有し、また基板に入射するIBにも発散が存在するため本実施形態を実施した場合にも、側壁FSに対してイオンビームが照射される。
フィンFが延在する方向にグリッド9が位置したときのみ基板11の回転を停止させることに加え、第4の実施形態や第5の実施形態で述べたような、イオンビームの照射量やイオンビーム電圧の変化を組み合わせてもよい。この場合、フィンFが延在する方向にグリッド9が位置したときのみ、基板11に入射するイオンビームのエネルギー量を大きくし、それ以外の場合はイオンビームのエネルギー量を小さくする。
(第8の実施形態)
図19を用いて本実施形態に係る発明を説明する。図19は基板11の回転停止時間が回転位置に応じて変化し、さらにグリッド9における第2電極に印加される電圧も変化している様子を示している。第7の実施形態では、フィンFが延在する方向にグリッド9が位置したときのみ基板11の回転を停止させて基板11にイオンビームを照射した。本実施形態ではこれに加え、フィンFが延在する方向にグリッド9が位置しないときは、基板11へのイオンビームの入射を抑制している点を特徴とする。
本実施形態ではグリッド9の第2電極71の電圧を制御することで基板11へのIBの照射量の制御を行う。プラズマ生成部2で生成された正イオンは、第1電極70と第2電極71の間に形成された電位差によって加速されて基板に向かう。第1電極70の電圧が第2電極71の電圧よりも低い場合、正イオンは第2電極71から第1電極70に向かう方向に力を受けるため、グリッド9の通過が制限される。
本実施形態はこの作用を利用し、フィンFが延在する方向にグリッド9が位置したときは第2電極71の電圧を第1電極70よりも低くしてイオンを基板11に向けて加速し、フィンFが延在する方向にグリッド9が位置しないときは第2電極71の電圧を第1電極70よりも高くしてイオンをプラズマ生成部2に閉じ込める。
本実施形態によれば、TMR素子側壁に形成された再付着膜に入射し難いイオンビームを基板11に照射しないため、IBE工程における素子形状や寸法制度の劣化を低減することが可能となる。
なお、第4の実施形態基板における基板11に入射するIBのエネルギー量については、第1電極70に流れる電流を測ることで確認できる。プラズマ生成部2で生成されたプラズマのうち一部は第1電極70に流入し、第1電極70に電流が流れる。第1電極70に流れる電流はプラズマ生成部2で生成されるプラズマの量に比例するため、第1電極70に流れる電流を見ることで基板に入射するIBのエネルギー量を測ることができる。
いずれの実施形態もIBE工程におけるIBのエネルギー量は、基板11にイオンビームを照射している時間Tと、第1電極70に印加している電圧Vと、第1電極70に流れる電流Iの積である電力W=V・I・Tを求めることで計ることができる。
またフィンFが延在している方向の側から基板11に入射するIBのエネルギー量と、フィンFが延在しない方向(フィンFが延在している方向の中間方向)の側から基板11に入射するIBのエネルギー量についても電力Wを求めることで比較できる。フィンFが0度から180度の方向にそって形成された図17に示すパターンの場合、グリッド9が基板位相の0度〜45度、135度〜225度、315度〜360度の方向に位置する場合のIBE工程における電力の合計と、45度〜135度、225度〜315度の方向に位置する場合のIBE工程における電力の合計を求めることで比較可能である。
以上の本発明の一実施形態では、本発明の要旨を逸脱しない範囲において種々の変更が可能である。また必要に応じて適宜、各実施形態を組み合わせて用いることも可能である。例えば、第2の実施形態に第4の実施形態を組み合わせ、基板11の回転位相に応じた基板ホルダ10の回転速度の制御に加え、RFアンテナ6に供給される電力を制御してもよい。
上述した各々の実施形態において、フィンFが延在する方向側からのイオンビーム照射量と、他の方向の側からのイオンビーム照射量との比較について、図20を用いて説明する。
まず図20に示すように、グリッド9より引き出されたIBを基板11の表面を含む面に投影させた線分Pを考える。次に、該投影された線分PをフィンFが延在する方向Dと、方向Dの中間方向であるMDの成分に分解し、該投影された線分の成分は方向Dと方向MDのどちらが大きいかを比較して行うことができる。
本実施形態では基板上の角度を設定しているため、0度から180度に向かう方向と180度から0度に向かう方向とがフィンFが延在する方向Dである。そして方向Dの中間である、90度から270度に向かう方向と270度から90度に向かう方向とが方向MDとなる。
また上述した各実施形態では、I字型のフィンの製造における側壁の処理について説明した。しかしフィンの形状はこれに限らず、例えば特許文献2に示されるようなU字型のフィンなど、種々の形状のフィンに本発明は適用可能である。
フィンが延在する方向もフィンの配列によって適宜変更され得る。上述した各実施形態では、フィンが0度から180度の方向に沿って配列していた。しかし、これ以外にも、例えば特開2011−233594号公報に開示されているように、四方にフィンが延びている基板に対しても適用可能である。この場合、基板の回転位相に対するIBの照射量(エネルギー量)を4周期変調させるように制御することで、フィンの側壁を効率的に加工することができる。
本発明の一実施形態は、例示したフィンFETの製造のみならず、HDD用磁気ヘッド、HDD用磁気記録媒体、磁気センサ、発行素子、圧電素子、相変化素子、抵抗変化素子など、様々なデバイスに対して利用可能である。これらのデバイスに対して所定のパターンを形成後に、その側壁に存在するラフネスを、デバイスが延在する方向側からイオンビームにより効率的に除去できるからである。
また、本発明は、上述したフィンFの形成後の側壁FSの処理だけに限らず、他の工程における側壁FSの処理においても適用可能である。例えば、フィンF上にゲート誘電膜905およびゲート電極906を形成し、所定の領域におけるゲート誘電膜905およびゲート電極906を除去した後に、側壁FSに付着したゲート誘電膜905やゲート電極906の残渣を除去する際にも用いることができる。

Claims (11)

  1. フィンFETの製造方法であって、
    基板上に形成された半導体のフィンの側壁を、グリッドから引き出されたイオンビームによってイオンビームエッチングするイオンビームエッチング工程を有し、
    前記イオンビームエッチング工程は、
    前記基板を、前記イオンビームが前記基板法線方向に対して入射角θをなし、かつ前記イオンビームが前記フィンの側壁延在方向に沿う線の法線に対して入射角γをなすように、前記グリッドに対して傾けて位置させ、
    前記基板上に形成されたフィンが延在する方向側から入射する前記イオンビームエッチング工程におけるイオンビームのエネルギー量が、他の方向側から入射するイオンビームのエネルギー量よりも大きくなるようにイオンビームエッチングを行うことを特徴とするフィンFETの製造方法。
  2. 前記イオンビームエッチング工程において、前記基板をその面内方向に回転させ、
    前記基板の回転速度を、前記基板上に形成されたフィンが延在する方向側に前記グリッドが位置する際に、他の方向側に前記グリッドが位置する場合よりも遅くすることを特徴とする請求項に記載のフィンFETの製造方法。
  3. 前記イオンビームエッチング工程において、前記基板をその面内方向に回転させ、
    前記基板の回転は、前記基板の回転及び回転の停止を繰り返し、
    前記基板の回転停止時間を、前記基板上に形成されたフィンが延在する方向側に前記グリッドが位置する際に、他の方向側に前記グリッドが位置する場合よりも長くすることを特徴とする請求項に記載のフィンFETの製造方法。
  4. 前記イオンビームエッチング工程において、前記基板をその面内方向に回転させ、
    前記イオンビームを生成するプラズマ源に印加する電力を制御することによって前記イオンビーム中のイオン密度を、前記基板上に形成されたフィンの溝が延在する方向側に前記グリッドが位置する際に、他の方向側に前記グリッドが位置する場合よりも高くすることを特徴とする請求項に記載のフィンFETの製造方法。
  5. 前記イオンビームエッチング工程において、前記基板をその面内方向に回転させ、
    前記グリッドは正の電圧が印加される第1電極、前記第1電極に対して負の電圧が印加される第2電極および接地電極を備え、
    前記第1電極に印加する電圧を、前記基板上に形成されたフィンが延在する方向側に前記グリッドが位置する場合に、他の方向側に前記グリッドが位置する場合よりも高くすることを特徴とする請求項に記載のフィンFETの製造方法。
  6. 前記基板は、前記グリッドと前記基板が平行である状態に対して20度〜80度の傾きをもって回転させることを特徴とする請求項乃至のいずれか1項に記載のフィンFETの製造方法。
  7. 前記基板上に形成されたフィンが延在する方向側からイオンビームが入射する際の前記グリッドに対する前記基板の傾斜角度が、他の方向側からイオンビームが入射する際の前記グリッドに対する前記基板の傾斜角度よりも大きくすることを特徴とする請求項乃至のいずれか1項に記載のフィンFETの製造方法。
  8. 前記イオンビームエッチング工程の前に、フィンを形成する反応性イオンエッチングを行う反応性イオンエッチング工程を有することを特徴とする請求項1乃至のいずれか1項に記載のフィンFETの製造方法。
  9. 基板上に形成された素子のフィンの側壁を、グリッドから引き出されたイオンビームによってイオンビームエッチングするイオンビームエッチング工程と、を有し、
    前記イオンビームエッチング工程は、
    前記基板を、前記イオンビームが前記基板法線方向に対して入射角θをなし、かつ前記イオンビームが前記フィンの側壁延在方向に沿う線の法線に対して入射角γをなすように、前記グリッドに対して傾けて位置させ、
    前記基板上に形成された素子が延在する方向側から入射する前記イオンビームエッチング工程におけるイオンビームのエネルギー量が、他の方向側から入射するイオンビームのエネルギー量よりも大きくなるようにイオンビームエッチングを行うことを特徴とするデバイスの製造方法。
  10. 前記フィンFETは、前記基板上の半導体膜に形成されたトレンチであり、前記フィンの側壁延在方向に垂直な方向の前記半導体膜及び前記トレンチの所定の領域にゲート誘電膜及びゲート電極が形成されたものであることを特徴とする請求項1乃至8の何れか一項に記載のフィンFETの製造方法。
  11. 前記第2電極と前記接地電極との間の電位差を制御することにより、静電レンズ効果を利用して、イオンビームの径を所定の範囲内に制御することを特徴とする請求項5に記載のフィンFETの製造方法。
JP2013251146A 2013-01-24 2013-12-04 フィンfetの製造方法およびデバイスの製造方法 Active JP6271235B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013251146A JP6271235B2 (ja) 2013-01-24 2013-12-04 フィンfetの製造方法およびデバイスの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013011096 2013-01-24
JP2013011096 2013-01-24
JP2013251146A JP6271235B2 (ja) 2013-01-24 2013-12-04 フィンfetの製造方法およびデバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2014160802A JP2014160802A (ja) 2014-09-04
JP6271235B2 true JP6271235B2 (ja) 2018-01-31

Family

ID=51208024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013251146A Active JP6271235B2 (ja) 2013-01-24 2013-12-04 フィンfetの製造方法およびデバイスの製造方法

Country Status (4)

Country Link
US (1) US9190287B2 (ja)
JP (1) JP6271235B2 (ja)
KR (2) KR101652908B1 (ja)
TW (1) TWI532103B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013003293B4 (de) 2012-06-29 2020-09-24 Canon Anelva Corporation Ionenstrahlbearbeitungsverfahren und Ionenstrahlbearbeitungsgerät
US20150187915A1 (en) * 2013-12-26 2015-07-02 Samsung Electronics Co., Ltd. Method for fabricating fin type transistor
KR102424963B1 (ko) 2015-07-30 2022-07-25 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10204909B2 (en) * 2015-12-22 2019-02-12 Varian Semiconductor Equipment Associates, Inc. Non-uniform gate oxide thickness for DRAM device
US10615161B2 (en) * 2016-02-08 2020-04-07 International Business Machines Corporation III-V fins by aspect ratio trapping and self-aligned etch to remove rough epitaxy surface
KR20170097270A (ko) 2016-02-17 2017-08-28 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9984889B2 (en) * 2016-03-08 2018-05-29 Varian Semiconductor Equipment Associates, Inc. Techniques for manipulating patterned features using ions
WO2018125179A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Semiconductor fin design to mitigate fin collapse
KR102491093B1 (ko) * 2017-08-21 2023-01-20 삼성전자주식회사 패턴 형성 방법
US10607999B2 (en) * 2017-11-03 2020-03-31 Varian Semiconductor Equipment Associates, Inc. Techniques and structure for forming dynamic random access device
US20190148109A1 (en) * 2017-11-10 2019-05-16 Lam Research Corporation Method and Apparatus for Anisotropic Pattern Etching and Treatment
US20200176232A1 (en) 2018-12-04 2020-06-04 Nanya Technology Corporation Etching device and operating method thereof
US11640909B2 (en) * 2018-12-14 2023-05-02 Applied Materials, Inc. Techniques and apparatus for unidirectional hole elongation using angled ion beams
EP3898068A4 (en) * 2018-12-17 2022-11-23 Applied Materials, Inc. MODULATION OF INCLINED NETTING ROLLING K-VECTORS
US11043394B1 (en) 2019-12-18 2021-06-22 Applied Materials, Inc. Techniques and apparatus for selective shaping of mask features using angled beams

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
KR100745038B1 (ko) * 2003-09-30 2007-08-01 닛뽄 고쿠 덴시 고교 가부시키가이샤 고체 표면의 평탄화 방법 및 그 장치
US7071064B2 (en) 2004-09-23 2006-07-04 Intel Corporation U-gate transistors and methods of fabrication
US7790334B2 (en) 2005-01-27 2010-09-07 Applied Materials, Inc. Method for photomask plasma etching using a protected mask
US7348576B2 (en) 2005-03-16 2008-03-25 Varian Semiconductor Equipment Associates, Inc. Technique for ion beam angle process control
US7394078B2 (en) * 2005-03-16 2008-07-01 Varian Semiconductor Equipment Associates, Inc. Technique for ion beam angle spread control for advanced applications
US7868305B2 (en) 2005-03-16 2011-01-11 Varian Semiconductor Equipment Associates, Inc. Technique for ion beam angle spread control
US20060236931A1 (en) 2005-04-25 2006-10-26 Varian Semiconductor Equipment Associates, Inc. Tilted Plasma Doping
US8048788B2 (en) * 2009-10-08 2011-11-01 Tel Epion Inc. Method for treating non-planar structures using gas cluster ion beam processing
JP5380263B2 (ja) * 2009-12-15 2014-01-08 キヤノンアネルバ株式会社 イオンビーム発生器
US8134209B2 (en) * 2009-12-17 2012-03-13 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
CN102117737B (zh) 2009-12-30 2015-01-07 中国科学院微电子研究所 减小半导体器件中ler的方法及半导体器件
JP2011233594A (ja) 2010-04-23 2011-11-17 Panasonic Corp 半導体装置
JP5657378B2 (ja) * 2010-12-28 2015-01-21 キヤノンアネルバ株式会社 イオンビームエッチング装置、方法及び制御装置
JP5647351B2 (ja) 2011-08-25 2014-12-24 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法及び磁気抵抗効果膜の加工方法

Also Published As

Publication number Publication date
US9190287B2 (en) 2015-11-17
US20140206197A1 (en) 2014-07-24
KR101652908B1 (ko) 2016-08-31
TW201448051A (zh) 2014-12-16
JP2014160802A (ja) 2014-09-04
KR20160040493A (ko) 2016-04-14
TWI532103B (zh) 2016-05-01
KR20140095446A (ko) 2014-08-01

Similar Documents

Publication Publication Date Title
JP6271235B2 (ja) フィンfetの製造方法およびデバイスの製造方法
JP5932033B2 (ja) イオンビーム処理方法およびイオンビーム処理装置
US10636634B2 (en) Sputtering apparatus, film deposition method, and control device
JP6053819B2 (ja) 磁気抵抗効果素子の製造方法
US20090305507A1 (en) Method of processing solid surface with gas cluster ion beam
JP5657378B2 (ja) イオンビームエッチング装置、方法及び制御装置
CN112385014B (zh) 使用角度化离子来选择性地沉积层的方法、系统及装置
JP6498152B2 (ja) エッチング方法
US10260150B2 (en) Method and system for sculpting spacer sidewall mask
TW202108792A (zh) 使用不對稱物理氣相沉積來圖案化基板之方法及設備
KR102181419B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171227

R150 Certificate of patent or registration of utility model

Ref document number: 6271235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250