JP6256320B2

JP6256320B2 - Ｅｓｄ保護回路及びｒｆスイッチ

Info

Publication number: JP6256320B2
Application number: JP2014241931A
Authority: JP
Inventors: 山本　和也; 和也山本; 宮下　美代; 美代宮下; 傑間木
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2014-11-28
Filing date: 2014-11-28
Publication date: 2018-01-10
Anticipated expiration: 2034-11-28
Also published as: US20160156178A1; JP2016103782A; US9685949B2

Description

本発明は、ＭＩＭキャパシタを保護するＥＳＤ保護回路及びそれを用いたＲＦスイッチに関する。

図１６は携帯電話用のＲＦフロントエンドブロックを示す図である。最近の携帯電話用のＲＦフロントエンドブロックでは、地域ごと、サービスごとに異なる周波数帯をカバーできるように、複数の電力増幅器とＷＣＤＭＡ（Wideband Code Division Multiple Access）（登録商標）／ＬＴＥ（Long Term Evolution）に対応する複数のＤｕｐｌｅｘｅｒを搭載している。マルチバンド電力増幅器モジュール（MB PAM: Multi-Band Power Amplifier Module）のように、ＧａＡｓ−ＨＢＴ（Heterojunction Bipolar Transistor）電力増幅器とＲＦスイッチを一つのモジュールに搭載する場合が増えている。対応する送信帯域が異なる複数のＤｕｐｌｅｘｅｒが設けられている。例えばバンドＢ１は送信帯域１９２０〜１９８０ＭＨｚ、バンドＢ２は送信帯域１８５０−１９１０ＭＨｚに対応する。スイッチＳＷは１つのＤｕｐｌｅｘｅｒを選択する。

図１７はマルチバンド電力増幅器モジュールの片側のｃｈａｉｎを抜き出した機能ブロック図である。入力端子ＩＮから入力したＲＦ信号を電力増幅器ＰＡが増幅する。増幅された信号は、ＲＦスイッチＳＷが選択した出力端子ＯＵＴ１，ＯＵＴ２の１つから出力される。

一般に電力増幅器とＲＦスイッチをモジュールとして製品化すると、そのモジュールの各端子でＥＳＤ耐性を満足する必要がある。携帯製品の場合、ＨＢＭ（Human Body Model）試験において１ｋＶ〜２ｋＶのＥＳＤ耐性が要求される。ＢＭ試験時のＥＳＤサージは通常μｓｅｃオーダの速度で、１ｋＶなら０．６７Ａ、２ｋＶなら１．３Ａのピーク電流が端子から入力される。その電流をμｓｅｃオーダの時間にＧＮＤに逃がす必要がある。その電流を流すことができない場合、トランジスタやＭＩＭキャパシタや配線が故障する。

ＲＦスイッチの入出力に、比較的値が大きく、ＲＦ特性への影響も緩慢なキャパシタが設けられている。モジュールサイズの小型化に伴って、そのようなキャパシタをＲＦスイッチ上に形成せざるを得ない場合が生じている。この場合、キャパシタをＭＩＭキャパシタで形成する。しかし、ＭＩＭキャパシタは上部・下部電極間の層間絶縁膜厚をあまり厚くできないため、耐圧の低下は避けられず、サージ電流が通過する際にＭＩＭキャパシタがしばしば故障する。そこで、ＭＩＭキャパシタを保護するためにＥＳＤ保護回路を設ける必要がある。しかし、そのようなＥＳＤ保護回路に関する報告例はほとんどない。ＲＦスイッチで使われているＥＳＤ保護回路として、ＥモードＨＥＭＴとＤモードＨＥＭＴを組み合わせたものが提案されている（例えば、非特許文献１参照）。また、ＤモードのデュアルゲートＨＥＭＴを用いたＥＳＤ保護回路も提案されている（例えば、非特許文献２参照）。

2005 IEEE RFIC Symp., pp. 509-512, "An Antenna Switch MMIC for GSM/UMTS Handsets Using E/D Mode JPHEMT Technology" 2012 IEEE CSIC Symp., "A Novel Electrostatic Discharge (ESD) Protection Circuit in D-Mode pHEMT Technology"

非特許文献１では、ＥモードとＤモードの両方を用いるため、ＤモードＨＥＭＴだけを用いてスイッチ内のＭＩＭキャパシタを保護するという目的には合致しない。また、非特許文献２では、デュアルゲートＨＥＭＴにはサージ印加時（高電圧印加時）しか電流が流れないが、トリガーダイオードにはサージ印加時以外にも電流が流れる。抵抗があるため電流値は少ないと考えられるが、ＲＦスイッチのＭＩＭキャパシタのように電流が交番する箇所には適さない。

本発明は、上述のような課題を解決するためになされたもので、その目的は送信電力特性に影響を与えずに、入出力端子に直列に設けたＭＩＭキャパシタを保護することができるＥＳＤ保護回路及びそれを用いたＲＦスイッチを得るものである。

本発明に係るＥＳＤ保護回路は、第１の端子と第２の端子の間にＭＩＭキャパシタと並列に接続されたＥＳＤ保護回路であって、互いに直列に接続され、アノードが前記第１の端子側に接続され、カソードが前記第２の端子側に接続された複数の第１のショットキーダイオードと、互いに直列に接続され、前記複数の第１のショットキーダイオードに逆並列に接続された複数の第２のショットキーダイオードとを備え、前記第１の端子は、ＲＦ信号が前記第１及び第２の端子の何れにも入力されていない状態においてＤＣ電圧が前記第２の端子よりも高く、前記複数の第１のショットキーダイオードは前記複数の第２のショットキーダイオードよりも段数が多く、前記ＭＩＭキャパシタをＲＦ信号が通過する際に前記ＲＦ信号の振幅が所定のＲＦ信号振幅までは減衰しないように前記複数の第２のショットキーダイオードの段数が設定されていることを特徴とする。

本発明ではダイオードの段数を非対称に設定することで、最小の段数でＤＣバイアス印加時のリークを抑制し、且つＯＮ抵抗を最小にしてＥＳＤサージを低抵抗で通過させることができる。よって、送信電力特性に影響を与えずに、入出力端子に直列に設けたＭＩＭキャパシタを保護することができる。

本発明の実施の形態１に係る電力増幅器モジュールを示す図である。本発明の実施の形態１に係るＲＦスイッチを示す図である。本発明の実施の形態１に係るＥＳＤ保護回路を示す図である。図３のＥＳＤ保護回路を設けたＭＩＭキャパシタにＲＦ信号を通過させた場合にＭＩＭキャパシタの両端に発生する電圧波形を計算した際の回路を示す図である。図３のＥＳＤ保護回路を設けたＭＩＭキャパシタにＲＦ信号を通過させた場合にＭＩＭキャパシタの両端に発生する電圧波形を計算した際の計算結果を示す図である。適切に段数を設定した場合とそうでない場合の許容送信電力特性の違いを模式的に示した図である。ＤモードＨＥＭＴを使った一般的なダイオードを示す平面図である。本発明の実施の形態１に係るダイオードを示す平面図である。比較例１に係る電力増幅器モジュールを示す図である。比較例２に係る電力増幅器モジュールを示す図である。本発明の実施の形態２に係るＥＳＤ保護回路を示す図である。本発明の実施の形態２に係るＥＳＤ保護回路を用いたＲＦスイッチの許容送信電力の特性例を示す図である。本発明の実施の形態２に係るＥＳＤ保護回路のトランジスタがＯＮするゲート電圧を示す図である。本発明の実施の形態３に係るＥＳＤ保護回路を示す図である。本発明の実施の形態３に係るＥＳＤ保護回路を用いたＲＦスイッチの許容送信電力の特性例を示す図である。携帯電話用のＲＦフロントエンドブロックを示す図である。マルチバンド電力増幅器モジュールの片側のｃｈａｉｎを抜き出した機能ブロック図である。

本発明の実施の形態に係るＥＳＤ保護回路及びＲＦスイッチについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、本発明の実施の形態１に係る電力増幅器モジュールを示す図である。携帯端末用ＧａＡｓ電力増幅器（PA: Power Amplifier）の終段の電力増幅器ＨＢＴ２の出力に出力整合回路が設けられ、その後段にＲＦスイッチＳＷが接続されている。Ｌｂ１〜Ｌｂ３はボンドワイヤ、ＴＲＬ１は電力増幅器ＨＢＴ２のコレクタ電流供給線路、Ｌｓ１は出力整合用インダクタンス、Ｃｐ１，Ｃｐ２は出力整合用キャパシタンス、Ｃｖｃ２はデカップリングキャパシタである。ＤＣ／ＤＣコンバータは、バッテリ電圧Ｖｂａｔ（通常約３．７Ｖ）を適当なＤＣ電圧Ｖｃｃ２（通常３．４Ｖ、場合によっては３．４〜０．５Ｖ）に変換する。

図２は、本発明の実施の形態１に係るＲＦスイッチを示す図である。トランジスタＦｓｗａ，Ｆｓｗｂ，Ｆｓｗｃ，Ｆｓｗｄはトリプルゲート構造のＤモードＨＥＭＴ（High-Electron Mobility Transistor）である。キャパシタＣｐｃ１，Ｃｐｃ２，Ｃｐｄ１，Ｃｐｄ２はＭＩＭキャパシタ（Metal-Insulator-Metal）構造であり、低損失性やサイズの関係で表面実装部品（SMD: Surface Mount Device）が用いられる。抵抗Ｒｃｏｍ，Ｒｄｓａ〜Ｒｄｓｄ，Ｒｇａ１〜Ｒｇａ３，Ｒｇｂ１〜Ｒｇｂ３，Ｒｇｃ１〜Ｒｇｃ３，Ｒｇｄ１〜Ｒｇｄ３，Ｒｇｃａ〜Ｒｇｃｄの抵抗値は数ｋΩ〜数十ｋΩである。

トランジスタＦｓｗａ，Ｆｓｗｂがそれぞれ入力端子Ｃｏｍと出力端子Ｐ１，Ｐ２の間に接続されている。ＭＩＭキャパシタＣｃｏｍが入力端子ＣｏｍとトランジスタＦｓｗａ，Ｆｓｗｂとの間に接続されている。ＭＩＭキャパシタＣｐｏ１，Ｃｐｏ２がそれぞれ出力端子Ｐ１，Ｐ２とトランジスタＦｓｗａ，Ｆｓｗｂとの間に接続されている。入出力端子に直列に設けたＭＩＭキャパシタＣｃｏｍ，Ｃｐｏ１，Ｃｐｏ２をＥＳＤ（Electrostatic Discharge）から保護するためにＥＳＤ保護回路ＥＳＤｃ，ＥＳＤ１，ＥＳＤ２がＭＩＭキャパシタＣｃｏｍ，Ｃｐｏ１，Ｃｐｏ２にそれぞれ並列に接続されている。

続いて、本実施の形態に係るＲＦスイッチの動作を説明する。バッテリ電圧ＶｂａｔによりＲＦスイッチのトランジスタＦｓｗａ，Ｆｓｗｂ，Ｆｓｗｃ，Ｆｓｗｄのドレイン・ソースに正のＤＣ電圧を印加する。例えば携帯端末ではバッテリ電圧Ｖｂａｔとして３．４Ｖを印加する場合が多い。これにより、制御端子Ｖｇ１，Ｖｇ２に正と０Ｖ（電圧Ｖｂａｔ又は０Ｖ）のゲート電圧を印加することで、負の電圧を用いることなく、ＤモードＨＥＭＴを用いたＲＦスイッチＳＷを制御することができる。

具体的には、制御端子Ｖｇ１にバッテリ電圧Ｖｂａｔ（＝３．４Ｖ）、制御端子Ｖｇ２に０Ｖを印加すると、トランジスタＦａがＯＮ、トランジスタＦｂがＯＦＦ、トランジスタＦｃがＯＦＦ、トランジスタＦｄがＯＮとなり、入力端子Ｃｏｍから出力端子Ｐ１に向かう経路が通過状態、入力端子ＣＯＭから出力端子Ｐ２に向かう経路が阻止状態になる。一方、制御端子Ｖｇ１に０Ｖ、制御端子Ｖｇ２にバッテリ電圧Ｖｂａｔを印加すると、入力端子Ｃｏｍから出力端子Ｐ１に向かう経路が阻止状態、入力端子ＣＯＭから出力端子Ｐ２に向かう経路が通過状態になる。

このような制御を可能にするために、ＲＦスイッチＳＷではＭＩＭキャパシタＣｐｃ１，Ｃｐｃ２，Ｃｐｄ１，Ｃｐｄ２を用いて並列アームのトランジスタＦｃ，Ｆｄのドレイン・ソース電圧にもバッテリ電圧Ｖｂａｔが印加できるように構成している。

ＥＳＤ保護回路ＥＳＤｃ，ＥＳＤ１，ＥＳＤ２は、出力端子ＯＵＴ１，ＯＵＴ２から侵入したＥＳＤサージを入力端子ＣＯＭに通過させる。通過したＥＳＤサージは電力増幅器ＨＢＴ２のコレクタに到達し、ＥＳＤサージによって電力増幅器ＨＢＴ２がＯＮすることでＧＮＤに大電流のＥＳＤサージを逃がす。このようにＲＦ信号が通過するＭＩＭキャパシタＣｐｏ１，Ｃｐｏ２，Ｃｃｏｍにそれぞれ並列にＥＳＤ保護回路ＥＳＤ１，ＥＳＤ２，ＥＳＤｃを設けることで、ＲＦスイッチＳＷをＥＳＤサージから保護することができる。

図３は、本発明の実施の形態１に係るＥＳＤ保護回路を示す図である。ＥＳＤ保護回路は第１の端子Ｖａと第２の端子Ｖｂの間においてＭＩＭキャパシタＣと並列に接続されている。ＥＳＤ保護回路は図２のＥＳＤ保護回路ＥＳＤｃ，ＥＳＤ１，ＥＳＤ２に対応し、ＭＩＭキャパシタＣは図２のＭＩＭキャパシタＣｃｏｍ，Ｃｐｏ１，Ｃｐｏ２に対応する。

ショットキーダイオードＤａ１，…，Ｄａｎは、互いに直列に接続され、アノードが第１の端子Ｖａ側に接続され、カソードが第２の端子Ｖｂ側に接続されている。ショットキーダイオードＤｂ１，…，Ｄｂｍは互いに直列に接続され、ショットキーダイオードＤａ１，…，Ｄａｎに逆並列に接続されている。

第１の端子Ｖａは、ＲＦ信号が第１及び第２の端子Ｖａ，Ｖｂの何れにも入力されていない状態においてＤＣ電圧が第２の端子Ｖｂよりも高い。ショットキーダイオードＤａ１，…，ＤａｎはショットキーダイオードＤｂ１，…，Ｄｂｍよりも段数が多い。ＭＩＭキャパシタＣをＲＦ信号が通過する際にＲＦ信号の振幅が所定のＲＦ信号振幅までは減衰しないようにショットキーダイオードＤｂ１，…，Ｄｂｍの段数が設定されている。

図４及び図５は、図３のＥＳＤ保護回路を設けたＭＩＭキャパシタにＲＦ信号を通過させた場合にＭＩＭキャパシタの両端に発生する電圧波形を計算した際の回路と計算結果を示す図である。ここで、ＭＩＭキャパシタの容量は１０ｐＦ、ＲＦ信号の周波数は１ＧＨｚ、電力は３０ｄＢｍである。ＭＩＭキャパシタの両端に発生する電圧振幅は４Ｖであることが分かる。従って、３０ｄＢｍ（＝１Ｗ）の許容送信電力を有するＲＦスイッチを設計する場合には、ＥＳＤ保護回路は４Ｖの電圧振幅でＯＮしないようにダイオードの段数が設定されていることが望ましい。

一方、ＲＦスイッチＳＷにバッテリ電圧Ｖｂａｔ（＝３．４Ｖ）やＤＣ電圧Ｖｃｃ２が印加されていることを考慮してダイオードの段数を設定する必要がある。表１はＥＳＤ保護回路の両端の電位差の一例を挙げている。

例えばＥＳＤ１とＥＳＤ２の場合、Ｖｂａｔ＝３．４Ｖ、出力端子ＯＵＴ１，ＯＵＴ２の電圧が０Ｖと仮定すると、３．４ＶのＤＣ電圧が常に印加されている。一方、ＥＳＤｃの場合、Ｖｃｃ２＝３．４Ｖの場合はＥＳＤｃの両端の電位差は０Ｖであるが、ＤＣ／ＤＣコンバータでＶｃｃ２が０．５Ｖまで低下した場合（電力増幅器の出力が低い場合に該当）、電位差は最大２．９Ｖとなる。この電位差とＲＦ振幅を考慮し、且つダイオードの１段当たりの障壁電位を０．７Ｖと仮定すると、表１に示すように、ＥＳＤ１とＥＳＤ２のＡ側は１１段以上、Ｂ側は６段以上が望ましいことが分かる。同様に、ＥＳＤｃに関してはＡ側で１０段以上、Ｂ側は６段以上が望ましい。

ＤＣバイアス時のリーク電流、パワー動作時の許容送信電力特性の確保の観点から、ダイオードを多段で配置する必要がある。必要最小数に設定しても、携帯電話用途に適用するには表１に記載したような段数は必要である。そのため、実際にＳＷチップにＥＳＤ保護回路を搭載する場合、ダイオードのサイズ（接合面積やゲート幅）の小型化は重要な課題である。

図６は、適切に段数を設定した場合とそうでない場合の許容送信電力特性の違いを模式的に示した図である。３０ｄＢｍ（＝１Ｗ）以上の目標に対して、表１の段数に準拠した場合は、３０ｄＢｍ以上の送信電力特性が得られている。このように電力増幅器の出力側でバンドを切り替える機能として働くＲＦスイッチＳＷのＭＩＭキャパシタに設けるＥＳＤ保護回路のダイオードの段数は、ＲＦスイッチＳＷにバイアス電圧を印加することに起因した最適値が存在し、非対称に設定できることが分かる。

図７は、ＤモードＨＥＭＴを使った一般的なダイオードを示す平面図である。ＦＥＴと同じレイアウトでソース電極Ｓとドレイン電極Ｄが接続電極ＳＤにより接続されている。ゲート電極Ｇが細いため、ゲートパッドＧＰからゲート電極Ｇに電流が流れる断面積が小さい。このため、ＥＳＤサージ電流が流れると、ゲートパッドＧＰとゲート電極Ｇのつなぎ目で過電流による電極の溶断が起こりやすい。そこで、ゲートを複数本並べるのが通例である。従って、ダイオードのサイズが大きくなる。

図８は、本発明の実施の形態１に係るダイオードを示す平面図である。ゲート電極Ｇを太くし、その上にコンタクトＣＴを介して第１層配線Ｗが接続されている。第１層配線Ｗの配線厚はゲート電極Ｇよりも十分厚い。この第１層配線Ｗを介してゲート電極ＧとゲートパッドＧＰを接続する。これにより、過電流による溶断が起こりにくく、非常に小型にダイオードを構成できる。ゲート電極Ｇと基板との接合部分Ａｊの面積が図７の構造と同じ場合に同程度のＯＮ抵抗を呈する条件は、実験によりＤモードＨＥＭＴの閾値電圧Ｖｔｈが−０．５Ｖ以下であることが分かった。この条件を満たす図８の構造を採用することでダイオードのサイズを半分以下に縮小化できる。

続いて本実施の形態の効果を比較例と比較して説明する。図９は、比較例１に係る電力増幅器モジュールを示す図である。Ｃｓ１は出力整合用キャパシタンスである。出力端子ＯＵＴ１，ＯＵＴ２とＧＮＤとの間にＤＣカット用キャパシタＣｏ１、Ｃｏ２が設けられている。比較例１にはＥＳＤ保護回路が設けられていないため、スイッチＳＷ内部をＥＳＤから保護することができない。

図１０は、比較例２に係る電力増幅器モジュールを示す図である。比較例１の構成に加えて、出力端子ＯＵＴ１，ＯＵＴ２とＧＮＤとの間にインダクタＬｏ１、Ｌｏ２が設けられている。このＬｏ１、Ｌｏ２はインダクタンスが２７〜５６ｎＨ程度であり、０．７〜２．７ＧＨｚ帯のＲＦ信号には影響がほとんどないが、ＥＳＤサージが侵入する場合には短絡回路として機能する。従って、スイッチＳＷ内部をＥＳＤから保護することができる。なお、比較例２のインダクタＬｏ１，Ｌｏ２に相当する箇所にＥＳＤ保護回路を設けることも可能である。しかし、出力端子ＯＵＴ１，ＯＵＴ２のＲＦ電圧振幅は約１０〜１４Ｖと高いので、ＥＳＤ保護回路もそのＲＦ振幅では機能しないように設計する必要がある。これは通常、非常に大きなチップ面積の増大を伴う。特に、ＤモードＨＥＭＴしかないプロセスでは、ＥＳＤ保護回路として用いられるショットキー接合ダイオードの段数が非常に多くなり、占有面積の点で実用的ではない。

これに対して本実施の形態では、ＥＳＤ保護回路ＥＳＤｃ，ＥＳＤ１，ＥＳＤ２を設けたことによりスイッチＳＷ内部をＥＳＤから保護することができる。また、比較例２のインダクタＬｏ１，Ｌｏ２を設ける必要が無いため、チップサイズの増大を抑制できる。

また、本実施の形態ではダイオードの段数を非対称に設定することで、最小の段数でＤＣバイアス印加時のリークを抑制し、且つＯＮ抵抗を最小にしてＥＳＤサージを低抵抗で通過させることができる。よって、送信電力特性に影響を与えずに、入出力端子に直列に設けたＭＩＭキャパシタを保護することができる。また、ダイオードの段数を最小に設定することで、ＥＳＤ保護回路ＥＳＤｃ，ＥＳＤ１，ＥＳＤ２を設けたことによるＲＦスイッチＳＷのチップサイズの増大を抑制できる。

また、入出力端子に直列にＭＩＭキャパシタを設けたＲＦスイッチにおいてＥＳＤ耐性としてＨＢＭ１ｋＶ以上及び許容送信電力として１Ｗ以上を実現できる。その結果、電力増幅器とＲＦスイッチを接続したスイッチ内蔵電力増幅器モジュールにおいて、ＥＳＤ耐性とＲＦ特性を両立できる。さらにＲＦスイッチに設けたＥＳＤ保護回路の回路サイズも比較的小さいので、コストの上昇を抑制できる。

また、直列アームのＦｓｗａ，Ｆｓｗｂはゲート幅が大きいのでＥＳＤサージに強いが、並列アームのＦｓｗｃ，Ｆｓｗｄはゲート幅がＦｓｗａ，Ｆｓｗｂに比べて小さく相対的にＥＳＤサージに弱い。しかし、ＥＳＤ保護回路ＥＳＤｃ，ＥＳＤ１，ＥＳＤ２が出力端子ＯＵＴ１，ＯＵＴ２から侵入したＥＳＤサージを入力端子ＣＯＭに通過させることで、Ｆｓｗｃ，Ｆｓｗｄの方向のＣｐｃ１，Ｃｐｃ２，Ｃｐｄ１，Ｃｐｄ２にはＥＳＤ保護回路を設ける必要がない。この点においてもチップサイズの増大を抑制できる。

また、電力増幅器の整合回路の最後に設ける直列容量ＣｃｏｍにＥＳＤ保護回路を設けている。これにより、ＲＦスイッチＳＷの出力端子ＯＵＴ１，ＯＵＴ２から侵入するＥＳＤサージ耐性を確保しつつ、電力増幅器ＨＢＴ２のコレクタ電圧Ｖｃｃ２はＤＣ／ＤＣコンバータを用いて自由に設定できる。また、ＲＦスイッチＳＷ内にＭＩＭキャパシタＣｃｏｍ，Ｃｐｏ１，Ｃｐｏ２が設けられているのでモジュール全体の小型化に貢献できる。

実施の形態２．
図１１は、本発明の実施の形態２に係るＥＳＤ保護回路を示す図である。ＥＳＤ保護回路は第１の端子Ｖａと第２の端子Ｖｂの間においてＭＩＭキャパシタＣと並列に接続されている。ＥＳＤ保護回路は図２のＥＳＤ保護回路ＥＳＤｃ，ＥＳＤ１，ＥＳＤ２に対応し、ＭＩＭキャパシタＣは図２のＭＩＭキャパシタＣｃｏｍ，Ｃｐｏ１，Ｃｐｏ２に対応する。

第１のＥＳＤ保護回路は、デプレッションモードかつ電界効果型のトランジスタＦａと、互いに直列に接続されたショットキーダイオードＤａ１，…，Ｄａ４と、ショットキーダイオードＤａ０と、抵抗Ｒａとを有する。トランジスタＦａのドレインが第１の端子Ｖａに接続されている。トランジスタＦａのソースがショットキーダイオードＤａ１，…，Ｄａ４のアノードに接続されている。トランジスタＦａのゲートがショットキーダイオードＤａ０のアノードに接続されている。ショットキーダイオードＤａ１，…，Ｄａ４のカソードとショットキーダイオードＤａ０のカソードは互いに接続され、かつ第２の端子Ｖｂに接続されている。抵抗ＲａはショットキーダイオードＤａ０と直列に接続されている。ショットキーダイオードＤａ１，…，Ｄａ４のビルトイン電圧と段数の積はトランジスタＦａの閾値電圧よりも高い。

第２のＥＳＤ保護回路は、デプレッションモードかつ電界効果型のトランジスタＦｂと、互いに直列に接続されたショットキーダイオードＤｂ１，…，Ｄｂｍと、ショットキーダイオードＤｂ０と、抵抗Ｒｂとを有する。トランジスタＦｂのドレインが第２の端子Ｖｂに接続されている。トランジスタＦｂのソースがショットキーダイオードＤｂ１，…，Ｄｂｍのアノードに接続されている。トランジスタＦｂのゲートがショットキーダイオードＤｂ０のアノードに接続されている。ショットキーダイオードＤｂ１，…，ＤｂｍのカソードとショットキーダイオードＤｂ０のカソードは互いに接続され、かつ第１の端子Ｖａに接続されている。抵抗ＲｂはショットキーダイオードＤｂ０と直列に接続されている。ショットキーダイオードＤｂ１，…，Ｄｂｍのビルトイン電圧と段数の積はトランジスタＦｂの閾値電圧よりも高い。

ダイオードＤａ０，Ｄｂ０は、Ｆａ，Ｆｂのゲート・ドレイン間に形成されるショットキー接合（例えばＤｇｄａ０）と逆方向に接続されている。このため、第１の端子Ｖａと第２の端子Ｖｂの間の電圧が交番した場合でも、ゲート電流Ｉｇａが流れ難くなる。従って、本実施の形態に係るＥＳＤ保護回路は、ＭＩＭキャパシタＣの両端のように電圧が正負に交番する箇所でも損失なく動作できる。

図１２は、本発明の実施の形態２に係るＥＳＤ保護回路を用いたＲＦスイッチの許容送信電力の特性例を示す図である。このように許容送信電力の改善を図ることができる。

図１３は、本発明の実施の形態２に係るＥＳＤ保護回路のトランジスタがＯＮするゲート電圧を示す図である。ＥＳＤ保護回路のトランジスタＦａ，Ｆｂのソース側に設けるダイオードの段数の違いによって、トランジスタＦａ，ＦｂがＯＮするゲート電圧が異なる。この個数はＦａ，Ｆｂの閾値電圧Ｖｔｈによって異なる。Ｖｔｈが比較的浅い場合は、ダイオードの段数は少なくてよい。Ｖｔｈが深い場合はＤＣリーク電流を抑制するためにダイオードの段数を多くする必要がある。

実施の形態１のＥＳＤ保護回路はダイオードを多段で構成する必要があり、回路寸法の縮小化には限界がある。これに対して、本実施の形態のＥＳＤ保護回路はトランジスタＦａ，Ｆｂを用いることで実施の形態１よりも小型化できる。

実施の形態３.
図１４は、本発明の実施の形態３に係るＥＳＤ保護回路を示す図である。ＭＩＭキャパシタＣａ，Ｃｂが抵抗Ｒａ，Ｒｂにそれぞれ並列に接続されている。このＣａ，Ｃｂの容量は数ｐＦであり、保護すべき容量Ｃの容量である十数ｐＦに比べて十分小さい。その他の構成は実施の形態２と同様である。

実施の形態２のＥＳＤ保護回路は、抵抗Ｒａ，Ｒｂの抵抗値とソース側のダイオードの段数とが、許容送信電力とＥＳＤサージ耐性（どれだけ大きな電流を瞬時に流せるかの能力）に関係する。第１の端子Ｖａと第２の端子Ｖｂの間を交番するＲＦ電流が抵抗Ｒａを通過する際に電圧降下Ｒａ・Ｉｇａが生じる。抵抗Ｒａが大きいとＲａ・Ｉｇａが大きくなり、ＦａがＯＮし易くなる。ＦａがＯＮし易いとサージ印加時には電流を流しやすいが、ＲＦ動作時にはＭＩＭキャパシタの両端に発生する電位差を抑制して許容送信電力が低減するというトレードオフが存在する。

容量Ｃａ，ＣｂはＲＦ信号のＧＨｚクラスの周波数に対してほぼ抵抗Ｒａ，Ｒｂを短絡し、ＭＨｚクラスのＥＳＤサージに対しては抵抗Ｒａ，Ｒｂが有効に作用する。このため、容量Ｃａ，Ｃｂの付加により上記トレードオフを解消することができる。ただし、容量Ｃａ，Ｃｂの付加により実施の形態２に比べてやや回路寸法が増大する。

図１５は、本発明の実施の形態３に係るＥＳＤ保護回路を用いたＲＦスイッチの許容送信電力の特性例を示す図である。このように許容送信電力を改善しつつ、ＥＳＤサージ耐性の低減を抑制することができる。

また、図１の電力増幅器モジュールのＥＳＤ保護回路を実施の形態２，３のＥＳＤ保護回路に変更した場合でも、実施の形態１と同様の効果を得ることができる。

Ｃ，Ｃｃｏｍ，Ｃｐｏ１，Ｃｐｏ２ＭＩＭキャパシタ、Ｃａ，Ｃｂキャパシタ、
Ｃｏｍ入力端子、Ｄａ０，Ｄａ１，…，Ｄａｎ、Ｄｂ０，Ｄｂ１，…，Ｄｂｍショットキーダイオード、ＥＳＤｃ，ＥＳＤ１，ＥＳＤ２ＥＳＤ保護回路、Ｆｓｗａ，Ｆｓｗｂ，Ｆａ，Ｆｂトランジスタ、Ｐ１，Ｐ２出力端子、Ｒａ，Ｒｂ抵抗、ＳＷＲＦスイッチ、Ｖａ第１の端子、Ｖｂ第２の端子

Claims

第１の端子と第２の端子の間にＭＩＭキャパシタと並列に接続されたＥＳＤ保護回路であって、
互いに直列に接続され、アノードが前記第１の端子側に接続され、カソードが前記第２の端子側に接続された複数の第１のショットキーダイオードと、
互いに直列に接続され、前記複数の第１のショットキーダイオードに逆並列に接続された複数の第２のショットキーダイオードとを備え、
前記第１の端子は、ＲＦ信号が前記第１及び第２の端子の何れにも入力されていない状態においてＤＣ電圧が前記第２の端子よりも高く、
前記複数の第１のショットキーダイオードは前記複数の第２のショットキーダイオードよりも段数が多く、
前記ＭＩＭキャパシタをＲＦ信号が通過する際に前記ＲＦ信号の振幅が所定のＲＦ信号振幅までは減衰しないように前記複数の第２のショットキーダイオードの段数が設定されていることを特徴とするＥＳＤ保護回路。
電力増幅器の出力に接続されたＲＦスイッチであって、
入力端子と、
出力端子と、
前記入力端子と前記出力端子の間に接続されたＤモードＨＥＭＴのトランジスタと、
前記入力端子と前記トランジスタとの間に接続された第３のＭＩＭキャパシタと、
前記出力端子と前記トランジスタとの間に接続された第４のＭＩＭキャパシタと、
前記第３及び第４のＭＩＭキャパシタにそれぞれ並列に接続された第１及び第２のＥＳＤ保護回路とを備え、
前記第１及び第２のＥＳＤ保護回路は請求項１に記載のＥＳＤ保護回路であることを特徴とするＲＦスイッチ。