[go: up one dir, main page]

JP6121993B2 - 半導体への高濃度活性ドーピングおよびこのようなドーピングにより生成される半導体装置 - Google Patents

半導体への高濃度活性ドーピングおよびこのようなドーピングにより生成される半導体装置 Download PDF

Info

Publication number
JP6121993B2
JP6121993B2 JP2014514454A JP2014514454A JP6121993B2 JP 6121993 B2 JP6121993 B2 JP 6121993B2 JP 2014514454 A JP2014514454 A JP 2014514454A JP 2014514454 A JP2014514454 A JP 2014514454A JP 6121993 B2 JP6121993 B2 JP 6121993B2
Authority
JP
Japan
Prior art keywords
doping
layer
dopant
situ
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014514454A
Other languages
English (en)
Other versions
JP2014522576A (ja
Inventor
ジョナサン ティー ベセット
ジョナサン ティー ベセット
ヤン カイ
ヤン カイ
アグイレラ ロドルフォ イー カマチョ
アグイレラ ロドルフォ イー カマチョ
ジフェング リュー
ジフェング リュー
リオネル キメリング
リオネル キメリング
ユルゲン ミカエル
ユルゲン ミカエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Massachusetts Institute of Technology
Original Assignee
Massachusetts Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Massachusetts Institute of Technology filed Critical Massachusetts Institute of Technology
Publication of JP2014522576A publication Critical patent/JP2014522576A/ja
Application granted granted Critical
Publication of JP6121993B2 publication Critical patent/JP6121993B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/3027—IV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3086—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure doping of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3223—IV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

関連出願との相互参照
本願は、２０１１年６月１０日出願の米国仮出願第６１／４９５，４５５号の利益を主張するものであり、同仮出願の全体を参照によって本願に援用する。
連邦政府による資金提供を受けた研究開発の記載
本発明は、海軍空中戦センター航空機部門から落札した契約第Ｎ００４２１−０３−９−００２号および空軍科学研究局から落札した契約第ＦＡ９５５０−０６−１−０４７０号に基づく政府の支援を受けて成された。政府が本発明における特定の権限を有する。
本発明は一般に、半導体材料の電気的ドーピング技術に関し、より詳しくは、半導体デバイスの製造における半導体材料への高濃度ドーピングに関する。
半導体材料への高濃度電気的ドーピングは、高性能の電子および光電子デバイスを実現するために、ますますその重要性を増している。従来、１種または複数の電気的ドーパントを半導体材料に添加することができ、これはたとえば、半導体材料を成長させている間のｉｎ ｓｉｔｕ方式でのドーパント混入、既存の半導体材料中へのイオン注入、または既存の半導体材料へのドーパントの固相または気相拡散をはじめとする様々なドーピング方法によって行われる。
いずれのドーピング技術を用いるかを問わず、半導体材料中に混入されるドーパント種は電気的に活性化する必要がある。すなわち、ドーパント種は、半導体材料格子の中の、自由電気キャリア、すなわち正孔または電子をドーパント種による半導体の導電性に寄与させて、半導体材料の導電性を所望の方法で変化させるような部位に位置付けなければならない。
しかしながら、半導体材料内の活性ドーパントの濃度は、その材料中に実際に物理的に存在するドーパントの濃度よりはるかに低いことがありうる。一般に、半導体材料内の欠陥、たとえばドーピング工程そのものにより発生する損傷がドーパントの活性化を制限する可能性がある。一般に、高温でのアニーリングにより、ドーパントの活性化が促進されるとともに、格子の欠陥が低減されることが証明されている。しかし、アニーリングによってドーパントをごく高い程度まで活性化させるために必要な温度は、多くの応用において侵襲性が高すぎ、ナノメートルレベルのデバイス構成部を有する高度な半導体の製造シーケンスでは利用できない。高温アニーリング工程はまた、実際にドーパント種が半導体材料の外へと排出されてしまうほど、ドーパント拡散の度合を高める原因ともなりうる。
その結果、多くの半導体材料に関して、活性化ドーパントの濃度には、従来のドーピング工程のほとんどがそれを超えられない限界があることがわかっている。たとえば、イオン注入では、方向性を含めたドーパントの位置は十分に制御できるが、多くの材料について、重大な格子損傷を引き起こし、これは一般に、物理的には高濃度のドーパントが存在していたとしても活性ドーパントの割合が少なくなる原因となる。材料成長中のｉｎ ｓｉｔｕドーピングによる格子損傷は比較的少ないが、多くの材料について、ｉｎ ｓｉｔｕでの高ドーピングは、たとえば表面ポイズニングにより、材料成長を低下させ、または時には停止させる可能性がある。その結果、材料成長中に利用可能なｉｎ ｓｉｔｕドーピングの濃度には限界が生じ、これは半導体材料中のドーパント種の固溶度より実際にはるかに低いかもしれない。固相拡散はその半導体材料の拡散特性によって限定され、気相拡散工程では、それに一般的に必要とされる温度が多くの材料によるナノスケールデバイスの製造において耐えられない。
したがって、多様な重要な半導体材料について、高濃度の活性ドーピングは依然として困難であり、従来のシリコンに基づく高スループットの製造工程と設備では一般的に不可能である。
本願では、半導体材料中の活性ドーパントを高濃度にするための、半導体材料の電気的ドーピングの方法が提供される。これらの方法は様々な用途、たとえば高性能光電子デバイスの動作を可能にする光子デバイスの製造やこのような光子デバイスを製造するための構造に使用できる。
半導体材料の電気的ドーピングのための１つの方法において、ある層厚の半導体材料の層を形成し、この層の形成中に、層厚全体にｉｎ−ｓｉｔｕでドーパント原子を混入する。形成された層は、選択されたドーパント型の第一のドーパント濃度を有する。次に、半導体材料層の形成後に、その層厚全体に追加のドーパント原子をｅｘ−ｓｉｔｕで混入し、層厚全体を通じて、その選択されたドーパント型の、第一のドーパント濃度より高い第二のドーパント濃度を得る。
このようなドーピング方法を用いて光子デバイスを形成する方法が提供され、これはたとえば、シリコン基板上にゲルマニウム活性層を形成し、活性層の形成中にゲルマニウ活性層のｉｎ−ｓｉｔｕ ｎ型ドーピングを行うことによる。ゲルマニウム活性層形成後に、この活性層にｎ型ドーパント原子の貯蔵部が形成される。その後、ドーパント原子貯蔵部からドーパント原子をゲルマニウム活性層中に拡散させる。
光子デバイスの別の形成方法において、第一のシリコン電極を形成し、次にゲルマニウム活性層を第一のシリコン電極上に形成し、その間、層形成中にｎ型ドーパント原子をゲルマニウム層の中に含め、ゲルマニウムの真性ドーパント濃度より高いバックグラウンド電気ドーパント濃度を得る。次に、第二のシリコン電極をゲルマニウム活性層の表面上に形成する。形成されたゲルマニウム活性層に追加のドーパントをドープし、これは、レーザ利得媒質として電流励起ガイドモードをサポートするためのもので、その電気的活性化ｎ型電気ドーパント濃度は、光子デバイスの電気損失を克服するために、バックグラウンドドーパント濃度より高い。
光子デバイスを形成するための構造が提供され、これはシリコン基板と、シリコン基板上に配置されたゲルマニウムの活性層と、を含み、ゲルマニウム活性層のｎ型ドーパント濃度は少なくとも約５×１０１８ｃｍ−３である。少なくとも１つのドーパント貯蔵層の積層体がゲルマニウム活性層の上に配置される。その積層体の中のこのようなドーパント貯蔵層の各々は、リンドーパント原子の少なくとも部分的単原子層からなる。積層体中の各ドーパント貯蔵層間にゲルマニウム封止層が配置される。
さらに、電流励起光子デバイスが提供され、これは２つのシリコン電極を含み、各電極が、光子デバイス全体の電気損失に寄与する電気損失率によって特徴付けられる。ゲルマニウム活性層が、活性層を電気的に励起する２つのシリコン電極間に配置される。ゲルマニウム活性層は、レーザ利得媒質として電流励起ガイドモードをサポートし、その電気的活性化ｎ型電気ドーパント濃度は、光子デバイス全体の電気損失を克服するために、形成された活性層のバックグラウンドドーパント濃度特性より高い。
これらの方法と構造によって、これまでは達成できなかった動作パラメータを有する多様な高性能光電子デバイスとシステムが実現する。その他の特徴や利点は、以下の説明と添付の図面および特許請求の範囲から明らかとなるであろう。
半導体材料への高濃度活性ドーピングのための２段階式ｉｎ ｓｉｔｕ−ｅｘ ｓｉｔｕ工程で実行される処理の概略図である。 それぞれバルク真性Ｇｅ、伸張歪真性Ｇｅ、伸張歪ｎ＋添加Ｇｅの遷移における伝導帯と価電子帯のグラフである。 それぞれバルク真性Ｇｅ、伸張歪真性Ｇｅ、伸張歪ｎ＋添加Ｇｅの遷移における伝導帯と価電子帯のグラフである。 それぞれバルク真性Ｇｅ、伸張歪真性Ｇｅ、伸張歪ｎ＋添加Ｇｅの遷移における伝導帯と価電子帯のグラフである。 Ｇｅ活性層の高濃度活性ドーピングのための、デルタドーパント貯蔵層を利用するｅｘ ｓｉｔｕドーピング工程を含む２段階式ｉｎ ｓｉｔｕ−ｅｘ ｓｉｔｕドーピング工程の一例の概略断面図である。 Ｇｅ活性層の高濃度活性ドーピングのための、デルタドーパント貯蔵層を利用するｅｘ ｓｉｔｕドーピング工程を含む２段階式ｉｎ ｓｉｔｕ−ｅｘ ｓｉｔｕドーピング工程の一例の概略断面図である。 Ｇｅ活性層の高濃度活性ドーピングのための、デルタドーパント貯蔵層を利用するｅｘ ｓｉｔｕドーピング工程を含む２段階式ｉｎ ｓｉｔｕ−ｅｘ ｓｉｔｕドーピング工程の一例の概略断面図である。 Ｇｅ活性層の高濃度活性ドーピングのための、デルタドーパント貯蔵層を利用するｅｘ ｓｉｔｕドーピング工程を含む２段階式ｉｎ ｓｉｔｕ−ｅｘ ｓｉｔｕドーピング工程の一例の概略断面図である。 Ｇｅ活性層の高濃度活性ドーピングのための、デルタドーパント貯蔵層を利用するｅｘ ｓｉｔｕドーピング工程を含む２段階式ｉｎ ｓｉｔｕ−ｅｘ ｓｉｔｕドーピング工程の一例の概略断面図である。 Ｇｅ活性層の高濃度活性ドーピングのための、デルタドーパント貯蔵層を利用するｅｘ ｓｉｔｕドーピング工程を含む２段階式ｉｎ ｓｉｔｕ−ｅｘ ｓｉｔｕドーピング工程の一例の概略断面図である。 Ｇｅ活性層の高濃度活性ドーピングのための、デルタドーパント貯蔵層を利用するｅｘ ｓｉｔｕドーピング工程を含む２段階式ｉｎ ｓｉｔｕ−ｅｘ ｓｉｔｕドーピング工程の一例の概略断面図である。 図３Ａ〜３Ｆに示される２段階式ドーピング工程の、時間に関するガスフローのグラフである。 Ｇｅの高濃度活性ドーピングのための、ｉｎ ｓｉｔｕドーピング工程後に用いられる、イオン注入を含むｅｘ ｓｉｔｕドーピングの一例の概略断面図である。 Ｇｅの高濃度活性ドーピングのための、ｉｎ ｓｉｔｕドーピング工程後に用いられる、イオン注入を含むｅｘ ｓｉｔｕドーピングの一例の概略断面図である。 図１の２段階式ドーピング工程で製造可能な縦型注入電流励起Ｇｅレーザの本体の設計の一例の概略斜視図である。 図６Ａのレーザ本体を製作するための製造シーケンスの一例の概略断面図である。 図６Ａのレーザ本体を製作するための製造シーケンスの一例の概略断面図である。 図６Ａのレーザ本体を製作するための製造シーケンスの一例の概略断面図である。 図６Ａのレーザ本体を製作するための製造シーケンスの一例の概略断面図である。 図６Ａのレーザ本体を製作するための製造シーケンスの一例の概略断面図である。 図６Ａのレーザ本体を製作するための製造シーケンスの一例の概略断面図である。 図６Ａのレーザ本体を製作するための製造シーケンスの一例の概略断面図である。 図６Ａのレーザ本体を製作するための製造シーケンスの一例の概略断面図である。 図６Ａのレーザ本体を製作するための製造シーケンスの一例の概略断面図である。 図６Ａのレーザ本体を製作するための製造シーケンスの一例の概略断面図である。 図６Ａのレーザ本体を製作するための製造シーケンスの一例の概略断面図である。 図３ＦのようなＧｅ活性層とデルタドーピング層の、深さに関するＰドーパント濃度のグラフである。 図３Ｆのようなｉｎ ｓｉｔｕでドーピングされ、デルタドーピング層を含むＧｅ活性層の、ｅｘ ｓｉｔｕドーパント拡散ステップ後の、深さに関するＰドーパント濃度のグラフである。 温度に関するＧｅ中のＰドーパントのイントリンシック(intrinsic)拡散率とエクストリンシック(extrinsic)拡散率のグラフである。 バックグラウンドドーピングが行われていないＧｅ活性層の、深さに関するＰドーパント濃度のグラフである。 図３Ｆのようなｉｎ ｓｉｔｕでドーピングされ、デルタドーピング層を含むＧｅ活性層の、ｅｘ ｓｉｔｕドーパント拡散ステップ後の、波長に関するフォトルミネセンス強度のグラフである。 各種の注入部アニーリング条件でのリン注入Ｇｅ活性層の、波長に関するフォトルミネセンス強度測定値のグラフである。 各種の注入部アニーリング条件でのＧｅ活性層へのリン−ヒ素共イオン注入の、波長に関するフォトルミネセンス強度のグラフである。 各種の注入部アニーリング条件でのＧｅ活性層へのリン−アンチモン共イオン注入の組み合わせの、波長に関するフォトルミネセンス強度のグラフである。 縦型注入Ｇｅレーザ本体と、縦型注入Ｇｅレーザ本体からのレーザ発振放出を実験的に測定するために用いられる試験セットアップの概略図である。 図１６のレーザの、それぞれそのレーザのレーザ発振閾値より下およびそのレーザのレーザ発振閾値より上の、波長に関するレーザ強度測定値のグラフである。 図１６のレーザの、それぞれそのレーザのレーザ発振閾値より下およびそのレーザのレーザ発振閾値より上の、波長に関するレーザ強度測定値のグラフである。 図１６のレーザの、電流密度に関するレーザ発光パワーの測定値のグラフである。
図１に関して、半導体材料のドーピングのための工程１０の中で、第一の、ｉｎ ｓｉｔｕドーピングステップ１１を実行する。「ｉｎ ｓｉｔｕドーピング」という用語は、本明細書において、半導体材料の形成中、たとえば材料の層を成長させている間に半導体材料中にドーパント原子を混入する工程を指す。その後、半導体材料の形成後に、この材料に対し、第二の、ｅｘ ｓｉｔｕドーピングステップ２３が行われる。したがって、「ｅｘ ｓｉｔｕドーピング」という用語は、本明細書において、半導体材料、たとえば、それ以前にすでに形成された半導体材料の層の中にドーパント原子を混入する工程を指す。詳しくは後述するように、ｉｎ ｓｉｔｕおよびｅｘ ｓｉｔｕドーピング工程は、相乗的に作用して、どちらのドーピングステップでも単独では実現できないレベルの活性化ドーパント濃度を達成しながら、半導体材料の電気的および機械的完全性を保持することができることを発見した。
ドーピングを行うべき半導体材料は、図１に示されるように基板１２上に形成でき、所望の組成と構造を有する。基板は電気的ドープ材料でも真性材料でもよく、半導体材料自体で形成しても、その他の所望の組成で形成してもよい。半導体材料は、基板上にすでに配置された１つまたは複数の層の上に形成することができ、これらの層は下地の基板および形成される予定の半導体材料と均質でも異質でもよい。
図１に示されるように、ｉｎ ｓｉｔｕドーピングステップ１１の間に、そのような基板１２が提供され、そこに半導体材料を形成するための１つまたは複数の種１４を向ける（１６）。半導体材料形成工程は、気相、液相工程としても、またはその他適当な技術でも実行できる。好適な気相材料成長方式の例には、化学気相成長法（ＣＶＤ）、原子層堆積法（ＡＬＤ）、分子線エピタキシャル成長法（ＭＢＥ）、スパッタ堆積法等、様々な適当な工程がある。
半導体材料の形成中、半導体材料中にドーパント原子を混入するための１つまたは複数の種１８を、半導体材料を形成するための種と共に基板１２へと向ける（２０）。その結果、半導体材料の形成中にドーパント原子２１と半導体材料原子２２が基板１２上に生成され、それによってドーパント原子が、たとえば材料層の形成時に、半導体材料格子の中にその厚さ全体にわたって混入される。
ｉｎ ｓｉｔｕドーピングステップは、詳しくは後述するように、成長させた半導体材料中のドーパント原子が所望の濃度となるように選択された条件で実行され、この濃度を本明細書において、バックグラウンドドーピングレベルまたはバックグラウンド電気キャリア濃度と呼ぶ。一般に、このｉｎ ｓｉｔｕで生成されたバックグラウンドドーピングレベルは、各用途に応じて理想的に選択できる。いずれの用途に関しても、このバックグラウンドドーピングレベルは、対応する拡散温度での真性半導体材料の電気キャリア濃度より高い電気キャリア濃度を提供し、すなわち、バックグラウンドドーピングにより提供されるキャリア濃度は半導体材料の真性キャリア濃度より高い。
所望のｉｎ ｓｉｔｕバックグラウンドドーピングステップが完了したところで、図１に示されるように、ｅｘ ｓｉｔｕドーピングステップ２３が実行され、今度は外部供給源からさらに半導体材料を電気的ドーピングする。このステップでは、１つまたは複数の種２４を、形成済みの、そのバックグラウンドドーピング濃度を有する半導体材料２８に向け（２６）、別のドーパント原子をバックグラウンドドーピング濃度まで追加する。たとえば、ドーパント原子の固体層２９を半導体材料の表面上に形成できる。あるいは、ドーパント原子を半導体材料表面の中に、半導体材料内のある、選択された深さまで導入することもできる。ドーパント種２４は、ｉｎ ｓｉｔｕドーピングステップで使用されたものと同じであっても、異なっていてもよく、希望に応じて複数のドーパント種を含めることも可能である。したがって、このｅｘ ｓｉｔｕドーパントステップでのドーパント種は、材料の表面上または材料自体の内部のどちらのドーパント貯蔵部としても提供される。すると、貯蔵部からのドーパントが、たとえば図１に示されるような適当な熱工程によって材料の大部分にわたって拡散される（３０）。
この熱工程３０により、ドーパント種が半導体材料全体に拡散し、それによって材料の大部分にわたるドーパント種が活性化される。ここで熱アニーリングまたはその他の工程を各用途に応じた所望の程度まで利用して、ドーパント貯蔵部からのドーパント原子による正孔または電子が半導体材料に貢献できるようにしてもよい。詳しくは後述するように、このようなドーパント活性化処理のパラメータは、各製造シーケンスの制約の中で考慮しなければならない。
ドーパント貯蔵部形成２３のためのこのｅｘ ｓｉｔｕドーピング工程と次の拡散３０は、たとえば固体ドーパント供給源、気相ドーパント供給源または液相ドーパント供給源を使って実行でき、さらに、イオン注入、プラズマドーピング、または半導体材料層中に拡散可能なドーパント種を供給するその他の選択された工程を利用できる。
ｉｎ ｓｉｔｕおよびｅｘ ｓｉｔｕドーピングステップの上記のような組み合わせによって、ｉｎ ｓｉｔｕドーピングステップにより半導体材料中に生じるバックグラウンドキャリア濃度が、ｅｘ ｓｉｔｕドーパント拡散工程を促進し、その一方で半導体材料の損傷を最小限にすることがわかった。その結果、高濃度の活性化ドーパントを、ｉｎ ｓｉｔｕステップだけ、またはｅｘ ｓｉｔｕステップだけでは達成不能な電気キャリア濃度で、半導体材料中に混入できる。達成可能なドーピングレベルに対する唯一の物理的制約は、ある条件下でのドーパントの沈殿であるかもしれないが、一般には、この工程は平衡状態にないため、半導体材料中のドーパントの固溶限を超えることができる。
具体的には、ｉｎ ｓｉｔｕドーピングステップによって半導体材料の大部分にわたって混入されたドーパント原子は、その半導体材料の特徴である拡散率を有意に向上させるように動作する。したがって、それによってｅｘ ｓｉｔｕドーピングステップ中の半導体材料中へのドーパント原子の拡散が有意に促進され、実現可能な最終的なドーピング濃度を低下させる傾向のある他の工程を凌駕できる。ｅｘ ｓｉｔｕドーピングステップ中のドーパント原子の拡散は、ｉｎ ｓｉｔｕドーピングステップ中の半導体材料格子の完全性を保持することによってさらに促進される。ｉｎ ｓｉｔｕドーピングステップ中に発生する、比較的小さい結晶格子損傷と、その結果としての高い格子完全性は、ｅｘ ｓｉｔｕドーピングステップ中のドーパント拡散を助ける。ｅｘ ｓｉｔｕドーピング工程が、格子損傷および格子欠陥の導入も抑えるものである場合、ｅｘ ｓｉｔｕドーピングステップ中のドーパント拡散をさらに促進でき、非常に高濃度のドーピングを達成できる。
この高濃度ドーピング工程が特に好ましい半導体材料の一例はゲルマニウムである。ゲルマニウム（Ｇｅ）は本来的には間接遷移半導体材料であるが、擬似直接遷移材料として設計できる。図２Ａに示されるように、真性バルクＧｅは、０．８ｄＶの直接エネルギー遷移により特徴付けられ、これは光通信で最も一般的に使用される波長である１５５０ｎｍの波長に対応する。伝導帯のΓ谷でのこの直接遷移と伝導帯のＬ谷でのより小さい間接遷移のエネルギーの差は約０．１３６ｅＶである。１５５０ｎｍの所望の波長での直接遷移を可能にするために、これらの伝導帯の谷のエネルギーを整合させなければならない。
真性Ｇｅに機械的な伸長歪を加えると、Ｇｅエネルギー帯が相応にシフトすることがわかっており、これが図２Ｂに示されている。伸長歪を受けると、伝導帯のΓ谷と伝導帯のＬ谷のエネルギーの差は約０．１％〜約０．３％の伸長歪で約０．１１ｅＶまで縮小する。このような伸長歪は、たとえばＧｅのそれと相応に不一致の結晶格子によって特徴付けられる基板材料、たとえばシリコン上にＧｅを成長させることによって加えられる。このような方法の例は、２００５年９月２０日発行の米国特許第６，９４６，３１８号、「Ｇｅ光検出器の形成方法（Ｍｅｔｈｏｄ ｏｆ Ｆｏｒｍｉｎｇ Ｇｅ Ｐｈｏｔｏｄｅｔｅｃｔｏｒｓ）」に記載されており、その全体を参照によって本願に援用する。伸長歪０．２５％の状態にした場合、図２Ｃに示されるように、ｎ＋ドーピング濃度は、約４×１０１９ｃｍ−３の電子がＬ谷を埋め、１５５０ｎｍの波長での所望の０．７６ｅＶの遷移を実現できるものとなる。
従来のＣＶＤエピタキシャル工程によるＧｅのｉｎ ｓｉｔｕ ｎ型ドーピングで得られる活性キャリア濃度は、Ｇｅ成長中のドーパント混入とドーパントの外方拡散との間の微妙なバランスにより、わずか約１０１９ｃｍ−３であることがわかっている。比較的低温でのエピタキシャル成長は、ドーパント混入を増大させることができるとされているが、一般には、その結果として得られるＧｅ層の品質は低く、混入されたドーパントのわずかな部分しか活性化されない。分子線エピタキシャル法（ＭＢＥ）は、約１０２０ｃｍ−３の活性化ｎ型ドーパント濃度を実現できることが証明されているが、ＭＢＥは、従来のＣＭＯＳ製造工程がＭＢＥを使用しないという点で、多くの製造シーケンスにとって非現実的な工程である。その結果、従来のシリコンベースのデバイスと構造は、ＭＢＥ材料とモノリシックに集積できない。イオン注入は、高速熱アニーリング後のＧｅ内の活性ドーパントを高濃度にできることが証明されているが、注入ドーズが高いと、結果として生じるイオン注入による損傷を除去しにくく、このように注入されたＧｅで形成される光デバイスの光損失が増大する。長時間の炉内アニーリングによればこのような注入による損傷を除去できることが証明されているが、アニーリング中のドーパント種の外方拡散によって、ドーピング濃度は大幅に低下する。
２段階式ｉｎ ｓｉｔｕ−ｅｘ ｓｉｔｕドーピング工程は、光電子システム用のレーザ材料としてのＧｅの実用を可能にするＧｅドーピングレベルを達成するためのこのような限界を克服する。Ｇｅへのリン（Ｐ）ドーピングを考えると、ｉｎ ｓｉｔｕドーピングステップではＰドーピングによるキャリア濃度が１×１０１９ｃｍ−３となりえ、ｅｘ ｓｉｔｕドーピングステップ中のドーパント貯蔵部からのリンの拡散がキャリア濃度に対する二乗特性を有するエクストリンシックドーピング領域内で起こることがわかっている。
Ｇｅにリンをドーピングするための２段階式ｉｎ ｓｉｔｕ−ｅｘ ｓｉｔｕドーピング法を分析する中で、理論的な計算から、２ｅＶのＧｅ内空乏形成エネルギーが３．５ｅＶのＳｉ内のそれより有意に低いため、空乏はドーパント拡散において、ＳｉよりＧｅの中でより重要な役割を果たすことがわかった。Ｇｅは空乏メカニズムによって自己拡散し、その中で空乏は受容体として機能する。Ｐ、Ａｓ、Ｓｂ等のｎ型ドーパントのＧｅ中の拡散率は、Ｇｅの自己拡散の拡散率より高い。この事実から、ｎ型ドーパントとＧｅ空乏の間の引力相互作用の結果として、Ｇｅ内のドーパント拡散中にドーパント空乏（ＤＶ−）ペアが形成されることが明らかとなる。したがって、Ｇｅ中へのＰドーパント拡散のモデリングに空乏メカニズムを当てはめることは合理的である。
Ｇｅ内の格子空乏の荷電状態は負の二重荷電と仮定される。したがって、二重荷電Ｇｅの拡散率、Ｄ（ＤＶ）は電気キャリア濃度に対する二乗特性を有すると考えることができ、以下のように表せる。
Figure 0006121993
 式中、Ｄ０はＧｅのイントリンシック拡散率、ｎはあるＧｅサンプル中の平衡キャリア濃度、ｎｉはｅｘ ｓｉｔｕドーピングステップのドーパント拡散温度での伸長歪Ｇｅの真性キャリア濃度である。
Ｇｅ内の伸長歪が０．２５％であるとすると、その結果としての遷移の減少と価電子帯分裂によって、伸張歪Ｇｅの真性キャリア濃度ｎｉは次式のようになる。
Figure 0006121993
 式中、Ｎｃは伝導帯の電子の有効状態密度、Ｎｔｈは価電子帯の軽い正孔の有効状態密度、Ｎｈｈは価電子帯の重い正孔の有効状態密度、ΔＥはΓ谷での軽い正孔と重い正孔の分裂エネルギーである。
上記の真性濃度では、ｅｘ ｓｉｔｕドーピングステップ中のＧｅへのリンドーパント拡散をフィックの第二法則によって以式で表すことができる。
Figure 0006121993
この解析により、ｉｎ ｓｉｔｕドープＧｅのエスクトリンシック拡散率が、拡散率のキャリア濃度に対する二乗特性によって真性Ｇｅのそれより有意に増大することがわかる。リン拡散は、ｉｎ ｓｉｔｕドーピングによって相応に促進される。その結果、ｉｎ ｓｉｔｕドープＧｅ中へのリンの拡散速度は真性Ｇｅ中へのリンの拡散速度より有意に改善されることがわかった。このような拡散速度の増大は、表面と界面における外方拡散および界面欠陥トラッピングによるドーパント損失により、拡散ステップ中に一般的に発生するドーパント損失を克服する。それゆえ、ｉｎ ｓｉｔｕドーピングステップからの拡散率増大を利用することにより、ｅｘ ｓｉｔｕドーピングステップも相応に促進される。その結果、以前は実現できなかったレベルのドーピング濃度が、２段階式ｉｎ ｓｉｔｕ−ｅｘ ｓｉｔｕドーピング法により実現されることがわかった。この実現によって、結果的に得られる高濃度ドーピングゲルマニウムをシリコン電子デバイスに組み込み、１５５０ｎｍの波長で動作するモノリシック光電子システムを生成することが可能となる。
このようなＧｅへの２段階式ドーピング法を応用するための一例において、従来のようなＧｅ層成長中のｉｎ ｓｉｔｕドーピングによって実現可能なものより高いドーピングレベルの活性デバイス層を達成するために、高いキャリア濃度が望まれる選択された基板の上に、１つのＧｅ層を成長させる。図３Ａに関して、基板１２は適当であればどのような材料として提供してもよいが、多くの用途において、ＧｅまたはＳｉと同様であり、Ｇｅに選択された程度の機械的歪を与えることによって、前述の方法で伝導帯の谷を調整する格子構造を持つ材料を選択することが望ましい可能性がある。適当なＩＩ−ＶＩ族またはＩＩＩ−Ｖ族基板を多くの用途に使用できる。シリコンまたは石英は、多くの用途にとって好ましい基板材料となりうる。基板は、そのデバイスの用途にとっての必要性に応じて適当なドーパント種と濃度でドーピングすることができ、これについての詳細は後述する。
従来の方法で、成長をベア基板上にも、またはたとえばＧｅメサ構造を形成するためにＧｅ成長程度を制限するパターニング層を含む基板上にも実行でき、これについての詳細は後述する。たとえば、窓を有し、そこからＧｅ成長を伝え、横方向へのＧｅ成長を制限できるような二酸化シリコンのパターニング層を提供できる。このようなパターニングを用いた成長は、その用途に合わせて調整でき、これについての詳細は後述する。
図３Ｂに関して、多くの用途のために、第一のＧｅバッファ層４０、すなわち歪層を基板１２の上に形成してから、活性Ｇｅ層を形成することが好ましい可能性がある。バッファ層は、基板との格子ミスマッチによって誘導される歪を妥当なレベルまで緩和し、さらに転位のシンクとしても機能する。バッファ層は適当であればどの厚さでもよく、たとえば約１５ｎｍ〜約８０ｎｍであり、その用途にとっての必要性に応じて、ドーピングしてもしなくてもよい。ある加工条件の下では、バッファ層は好ましくは、約２５ｎｍ〜約８０ｎｍの厚さで形成することができる。その後、活性Ｇｅ層をこのバッファ層の上に、その用途にとって適当なあらゆる厚さに形成できる。
適当であればどの成長工程を利用してもよく、たとえばＡＬＤ、ＭＢＥおよび、たとえば超音波真空ＣＶＤ（ＵＨＶＣＶＤ）等のＣＶＤがある。ここでＵＨＶＣＶＤ工程を例にとって説明するが、これに限定されない。
Ｇｅをシリコン基板上に形成する、上記のような１つの例示的工程では、ＵＨＶＣＶＤを約１×１０−９ｔｏｒｒ未満の圧力で実行し、基板上にＧｅ層（複数の場合もある）を生成する。成膜室の温度はまず、たとえば約７２０℃に設定し、その間、水素を流して、従来の基板クリーニングの後のシリコン層からすべての自然酸化物を除去して、シリコン表面をさらに清浄化し、基板表面の成長領域を不動態化する。水素の流速は、たとえば約５．５ｓｃｃｍとすることができ、それによって室内圧は約３．４×１０−４ｍｂａｒとなる。
選択された時間、たとえば約２０分間クリーニングした後、システム温度をＧｅバッファ層成長温度、たとえば約３２０℃〜約５００℃の温度まで下げる。選択されたバッファ層成長温度で安定したら、ゲルマニウム前駆ガス、たとえばＧｅＨ４を基板に供給する。たとえば約３６０℃のバッファ層成長温度を用い、約７．５ｓｃｃｍのＧｅＨ４流速で約６０分間、室内圧約８×１０−４ｍｂａｒとして、バッファ層を生成できる。
Ｇｅバッファ層は一般的に必要ではなく、適当な用途ではＧｅ層成長から除外できることがわかる。たとえば、選択されたＧｅ成長工程で提供される歪が小さければ、ドーパント原子を分離できるドーパントトラップを含むバッファ層を除去できる。これは、非常に高いドーピングレベルが望まれる場合に魅力的な方法となりうる。その結果、ある工程シーケンスとデバイスの用途によって、このようなバッファ層が望ましくない場合、この工程ステップを省略できる。
バッファ層がシリコン基板上の所定の位置に形成された状態で、図３Ｃに関して、次に活性Ｇｅ層４２を形成する。基板をその場に保持しながら、成膜室の温度を選択された活性層成膜温度、たとえば約５００℃〜約７２０℃、たとえば約６５０℃に上昇させる。このＧｅ層成長は、Ｇｅ活性層が選択された厚さになるまで、たとえば約１２０分間行う。成長中は、Ｇｅ前駆ガスＧｅＨ４を選択された流速、たとえば約３．５ｓｃｃｍで流し、希望に応じて、選択されたドーパントガスを導入し、成長中にＧｅ層にｉｎ ｓｉｔｕドーピングを行う。たとえば、ＰＨ３ガスを、たとえば約１２ｓｃｃｍの速度、室内圧４×１０−４ｍｂａｒで導入し、前述の方法でリン原子を成長中のＧｅ層の中に混入することができる。ドーパントの流速は、Ｇｅ層により受入可能な相応のドーパント添加レベルと、気相のドーパントの希釈に基づいて選択される。
高いｉｎ ｓｉｔｕドーピングレベルを達成するために、多くの用途に関して、Ｇｅ前駆ガスフローとドーパント前駆ガスフローの比を約３：１〜約４：１とすることが好ましい可能性がある。多くの用途に関して、ｉｎ ｓｉｔｕドーピングステップでドーパント濃度を少なくとも約５×１０１８ｃｍ−３とすること、より好ましくは、合理的なＧｅ成長温度、たとえば６５０℃でｉｎ ｓｉｔｕドーピング濃度を少なくとも約１×１０１９ｃｍ−３とすることが望ましい場合がある。これより高いｉｎ ｓｉｔｕドーピング濃度の達成は、Ｐの外方拡散とＧｅの結晶品質の間のバランスによって制限される。Ｇｅ結晶度は約６００℃以下の成長温度で低下し、その一方で、Ｐは約６５０℃の温度で大きく外方拡散する。このように画定される小さい成長窓により、実現可能なｉｎ ｓｉｔｕ Ｐドーピング濃度は制限される。したがって、約６５０℃の温度でのＵＨＶＣＶＤ成長が、多くの用途でのＰのドーピングに好ましい可能性がある。
活性Ｇｅ層と下地のバッファ層が生成されたところで、ドーピング工程の第一のステップ、すなわちｉｎ ｓｉｔｕステップが完了する。その結果として得られる活性Ｇｅ層のドーピング濃度は、バックグラウンドｉｎ ｓｉｔｕドーピングレベルと呼ばれ、この濃度は第二の、ｅｘ ｘｉｔｕドーピングステップによって増大される。
再び図１に関して、ｅｘ ｓｉｔｕドーピング工程２３は、活性層中に拡散させるべきドーパントを活性層に追加するために適したどのような方法でも完了させることができる。活性層中に拡散させるべきドーパント貯蔵部を提供するために必要な特定の技術はない。一例では、図１に示されるように、Ｇｅ活性層の上に固体拡散源２９を設けることができる。ここで挙げるＧｅの例では、Ｇｅ活性層の上に、この層中に拡散させるためのリン原子の貯蔵部を設けることができる。しかし、適当であればどのような工程を用いて固体拡散源を形成してもよく、前述のように、その代わりにイオン注入またはその他適当な工程を用いてＧｅ活性層にドーパント源を提供することができ、これについての詳細は後述する。
まず、活性層上に形成される固体拡散源、すなわちドーパント貯蔵部の形成を考えると、リン原子をＣＶＤ、ＡＬＤ、ＭＢＥまたはその他適当な工程によって供給し、Ｇｅ活性層の表面の上にリンドーパント原子の複数の単原子層、１つの単原子層、または部分的な単原子層の被膜を形成でき、いわゆるデルタドーピング層が生成される。
このステップの一例では、ＵＨＶＣＤによってＧｅ活性層とバッファ層を形成した直後に、ＣＶＤ室の温度をＧｅ活性層成長温度から、たとえば約３６０℃〜約４５０℃、たとえば約４００℃に下げる。流速５．５ｓｃｃｍのＨ２を選択された期間にわたって流し続けて温度を安定化させ、その後、リン前駆体、たとえばＰＨ３を、たとえば約１２ｓｃｃｍの流速で、選択されたリン原子被膜を提供するのに適した時間、たとえば約５〜１０分間にわたり導入する。
流速は好ましくは、Ｇｅ層表面上のドーパント原子を高レベルとするために選択される。図３Ｄに関して、それによってＧｅ活性層４２の上にドーパント層４４が形成される。ドーパント層４４は、単原子層でも、部分的単原子層でも、または複数の原子層でもよい。
リン原子のドーパント層４４が生成されると、図３Ｅに示されるように、この層のすぐ上にＧｅ封止層４６が形成される。封止層の機能は、デルタドーピングリン原子層を所定の位置に保持し、希望に応じて、追加のリン原子を堆積させるための表面を提供することである。Ｇｅ封止層は適当であればどのような厚さであってもよく、たとえば最低厚さは約１ｎｍ〜約２０ｎｍでもよく、Ｇｅの単原子層の一部、単原子層、または複数の単原子層として提供できる。Ｇｅ封止層にはドーピングしてもしなくてもよい。
Ｇｅ層は、ＣＶＤシーケンスを継続することによって、たとえばＧｅＨ４をたとえば約３ｓｃｃｍの流速で、選択された時間、たとえば１０分間流すことによって形成できる。温度は調整でき、またはドーパント堆積温度に保持できる。多くの用途に関して、温度をドーパント堆積温度に保持することが好ましい可能性がある。リンドーパントとＧｅ封止層を、ＧｅとＰの固溶限が高くなるような比較的低い温度で成膜することが好ましい。
再び図１に関して、ドーパント貯蔵部の形成に続き、ドーパントを活性Ｇｅ層中に拡散させて（３０）、ｉｎ ｓｉｔｕドーピングレベルを向上させる。したがって、希望に応じて、複数のデルタドープ層を含めることによって、その後の拡散ステップでＧｅ活性層の選択されたドーピングレベルを実現するのに十分なドーピング原子を提供することができる。それゆえ、適当であればいくつのドーパントと封止層でも含めることができ、たとえば、少なくとも約３つ、および時には８つまたはそれ以上であってもよい。図３Ｆはこのような状態の一例を示しており、４つのドーパント層４４が設けられ、これらはＧｅ封止層４６によって分離される。
図４は、このＧｅ層成長とデルタドープ層の形成をすべて１回のＣＶＤシーケンスで実行するためのガスフロー制御方式の一例のグラフである。第一のバッファ層成長温度、たとえば３６０℃でＧｅＨ４を流してドープなしのＧｅバッファ層を生成し、その後、選択された活性層成長温度、たとえば６５０℃でＧｅＨ４とＰＨ３を流して、リンがｉｎ ｉｔｕドープされるＧｅ活性層を形成する。その後、ＧｅＨ４とＰＨ３を交互に流すことによって、Ｇｅ封止層により分離されるデルタドーピング層を形成する。この例示的工程を調整して、デルタドープ層形成中と封止層形成中の両方でＧｅＨ４を流し続けることにより、Ｇｅ封止層にドーピングすることができる。
選択された数のリンドーピング層と封止層を形成した後、図３Ｆに示されるように、より厚いゲルマニウム層４７を、たとえば前述のような方法で約２０〜３０分間の持続時間のＧｅ成長ステップにより、キャップ層として形成できる。このキャップ層は、表面を酸化と汚染から保護し、さらにドーピング層からのドーパントの外方拡散を防止する。その代わりに酸化物、窒化物、シリコンまたはその他の材料のキャップ層を用いて、デルタドーピング積層体表面を保護することもできる。
この時点で、熱アニーリング工程またはその他の適当な方法を実行して、デルタドーパント層の積層体の中のドーパント原子をゲルマニウム活性層中に拡散させて、活性層内の活性ドーパント濃度を増大させる。多くの用途に関して、熱アニーリング工程は、それが活性層内に存在しうる結晶格子の損傷を修復する能力によって好ましい可能性がある。デルタドーピング層からドーパントを十分に拡散するために、少なくとも約５００℃のアニーリング温度が好ましい可能性があり、Ｇｅの融点以下の最大アニーリング温度、たとえば約８００℃が好ましい可能性がある。
多くの用途に関して、この温度範囲内の温度で実行される高速熱アニール（ＲＴＡ）工程を、たとえば約５秒〜約５分間の時間にわたって使用できる。たとえば、３分間、６００℃のＲＴＡステップが適当である可能性があり、３０秒間、７００℃でのＲＴＡもまた適当でありうる。したがって、一般に、拡散ステップの持続時間と温度の最適化には実験的解析が必要であることがわかる。このステップによって、ゲルマニウム活性層に活性リン原子を、ｉｎ ｓｉｔｕドーピングステップで得られるものより高い濃度で均一にドーピングできる。それによって、封止されたドーパント層の積層体は、アニーリング中にシステム内に拡散する固体源ドーパントのカプセルを提供し、活性層全体にわたる高い活性ドーパント濃度を提供することがわかった。
図３Ｇに関してし、デルタドーピング層からのドーパントをＧｅ活性層中に拡散させた後に、化学機械研磨ステップ（ＣＭＰ）を行って、デルタドープ層と中間Ｇｅ封止層をＧｅ活性層５５の表面から除去することができる。その結果、すべてのドーパント源が除去され、所望の高濃度活性ドーパントを有する活性層５５が得られる。ＣＭＰステップの完了時に、Ｇｅ活性層の高濃度活性ドーピングが完了する。
ｉｎ ｓｉｔｕおよびｅｘ ｓｉｔｕドーピング工程のためのＵＨＶＣＶＤシーケンスのこの例は限定するものではなく、前述のように、他の工程も利用できる。たとえば、Ｇｅバッファと活性層を成長させ、ＣＶＤ工程によってｉｎ ｓｉｔｕドープさせることができ、その後、各デルタドーピング層が適当なＡＬＤまたはＭＢＥ工程によって形成される。あるいは、Ｇｅ活性層成長とｉｎ ｓｉｔｕドーピングおよびデルタドーピング層形成を、すべてＭＢＥ工程で、またはすべてＡＬＤ工程で実行することもできる。多くの用途に関して、ＣＶＤ工程は、従来のシリコンＣＭＯＳ加工との適合性によって、特に好都合である。これに対応して、従来のＣＭＯＳ製造シーケンスおよび製造設備との統合も、ＣＶＤ工程が最も好都合である。
前述のように、ｉｎ ｓｉｔｕドーピングステップのために使用されるどの工程にも、適当であればどのようなｅｘ ｓｉｔｕドーピング工程でも使用できる。ｅｘ ｓｉｔｕドーピングをｉｎ ｓｉｔｕドーピングと同じ工程で実行する必要はなく、まったく異なる工程でも実行できる。前述のＣＶＤ、ＭＢＥ、ＡＬＤ工程に加えて、ｅｘ ｓｉｔｕドーピングステップの別の例では、ドーパント種を、その後Ｇｅ層の大部分に拡散させるために活性Ｇｅ層にイオン注入できる。
図５Ａに関して、この工程の一例において、前述のようなＧｅ層成長中のｉｎ ｓｉｔｕドーピング工程の後に、ドーパント原子をＧｅ活性層４２の表面の内部に注入する（５０）。１つまたは複数のドーパント種をＧｅ活性層中に注入できる。たとえば、リンイオン、ヒ素（Ａｓ）イオン、アンチモン（Ｓｂ）イオンまたはその他の適当なドーパントイオンを、Ｇｅ活性層の表面の内部に単独で、または組み合わせて注入できる。適当な注入パラメータとしては、約１００ｋｅＶ〜約４００ｋｅＶの注入エネルギー、約３×１０１５ｃｍ−２のドーズ、たとえば約７°の適当な傾斜角度がある。
図５Ａに示されるように、イオン注入工程によって、活性Ｇｅ層４２の表面上に損傷層５２が形成され、これは活性Ｇｅ層の中の、注入エネルギーと注入ドーズに対応する深さまで延びる。この損傷層は、高濃度注入ドーパントを含み、Ｇｅ活性層のその深さまで拡散させることのできるドーパントの固体拡散源または貯蔵部として機能する。
イオン注入ステップの後、この構造に対して、前述のように熱アニーリングまたは別の適当な工程を施行し、注入されたドーパントをＧｅ活性層中に拡散させる。好ましくは、約６００℃〜約８００℃の温度、約３０秒〜約１８８０秒の持続時間でのＲＴＡ処理を多くの用途に使用できる。
図５Ｂに関して、注入されたイオンをＧｅ活性層中に拡散させた後に、化学機械研磨ステップ（ＣＭＰ）を行って、損傷された領域５２をＧｅ活性層の表面から除去する。その結果、厚さが薄くなった活性層５５が得られ、その研磨面５８において、イオン注入工程による結晶格子の損傷が除去される。ＣＭＰステップの完了時に、Ｇｅ活性層の高濃度活性ドーピングが終了する。
ｅｘ ｓｉｔｕドーピング工程は、上述のもの以外の工程で実行でき、イオン注入またはデルタドーパント層の形成に限定されない。半導体層のｉｎ ｓｉｔｕ成長およびドーピングの後に、気相源拡散、液相源拡散、またはその他の拡散工程を使って、その層のｅｘ ｓｉｔｕドーピングを行うことができる。
２段階式ｉｎ ｓｉｔｕ−ｅｘ ｓｉｔｕドーピング工程によって可能となる高い活性ドーパント濃度で、ドーピングにより可能となる動作を実現するための光電子デバイスを製造できる。引き続き高濃度Ｇｅドーピングの例において、Ｇｅレーザを製造して、そのようなＧｅレーザを利用するシリコンベースの光電子システムの中の動作させることができる。
ｎ型ドーピングレベルが１×１０１９ｃｍ−３であると、Ｇｅファブリペローキャビティの利得は約５０ｃｍ−１になると推測されている。この程度のレベル利得では、光励起によりレーザ発振でき、それは光損失が主としてＧｅ内のファセット損失と自由キャリア損失に限定されるからである。反対に、このようなキャビティの電流励起では、レーザ発振を可能にするために、追加として生じる電気コンタクトによる損失、ドープ多結晶Ｓｉ等のシステム材料内の自由キャリア損失、コンタクト金属との相互作用による損失を克服しなければならない。電気コンタクトを有するＧｅ導波路内のモード伝播のモデリングから、このような追加の損失は１００ｃｍ−１より大きいことがわかる。
上記のシステム損失を克服するために、Ｇｅ利得を相応に増大させる必要があり、これはｎ型ドーピング濃度を約３〜５×１０１９ｃｍ−３のレベルまで増大させることによって実現される。前述のｉｎ ｓｉｔｕ−ｅｘ ｓｉｔｕドーピング工程で実現できるｎ型ドーピングレベルは４×１０１９ｃｍ−３であり、この要求事項を満たす。フォトルミネセンス（ＰＬ）強度、ｎ型ドーピングレベル、材料利得測定値の相関によって、本明細書において、４×１０１９ｃｍ−３のｎ型ドーピングレベルは４００ｃｍ−１より大きいＧｅ材料利得に対応すると判断され、これは電気励起レーザデバイスの損失を克服するのに十分であり、それによってシリコンベースのＧｅ光電子システムが実現する。
図６Ａは、縦型注入Ｇｅレーザ６０の本体の一例の概略斜視図であり、これは電流励起でのレーザ発振を可能にする高濃度活性ドーピングレベルを有するＧｅレーザキャビティ６２を含む。図７Ａに関して、縦型注入Ｇｅレーザ本体を製造するためのシリコンベース工程の一例において、選択されたドーピングレベル、たとえば約１×１０１９ｃｍ−３のシリコン基板７０を提供し、これは基板がＧｅレーザキャビティに対するコンタクト電極として機能するのに十分な高さである。シリコン基板を、たとえば熱酸化によって酸化させ、基板の両側に二酸化シリコン（ＳｉＯ２）の層７２を形成し、酸化物の厚さはたとえば約３００ｎｍ〜約５００ｎｍである。
図７Ｂ〜７Ｃに関して、フォトリソグラフィステップで、二酸化シリコンの上層７０をパターニングおよびエッチングし、酸化物層内にトレンチ７４を画定し、トレンチの底にある程度の厚さの酸化物７６を残す。このトレンチ画定エッチングは、反応性イオンエッチング（ＲＩＥ）または、好ましくは酸化物の厚さに縦方向のトレンチ側壁を保持する、その他の適当な工程により行うことができる。次に、図７Ｃに示されるように、緩衝酸化物エッチング（ＢＯＥ）のウェットエッチングを用いて、トレンチの底からある厚さの酸化物７６を除去でき、その間、Ｇｅを成長させる位置でのシリコン基板表面へのプラズマ損傷を防止する。これによって、酸化物層内に完全に露出した窓７８が形成される。
図７Ｄに関して、前述のｉｎ ｓｉｔｕ−ｅｘ ｓｉｔｕドーピング工程を、Ｇｅレーザキャビティ材料の成長と同時に実行する。一例において、酸化物窓の中のシリコン基板上に、厚さ約２０ｎｍ〜約１００ｎｍのＧｅバッファ層８０、厚さ約３００ｎｎ〜約５００ｎｍのｎ＋リンドープＧｅ活性層８２、厚さ約３００ｎｍ〜約５００ｎｍのリンデルタドーピング層とＧｅ封止層の積層体８４を上記の方法で成長させる。次に、図７Ｅに示されるように、たとえばプラズマ増強化学気相成長法（ＰＥＣＶＤ）によって、厚さ約３００ｎｍ〜約５００ｎｍの二酸化シリコンまたはその他の適当な材料のキャップ層を形成して、Ｇｅおよびドーパント層を保護する。次に前述の方法での熱アニーリングステップを実行し、デルタドーピング層からドーパントをＧｅ活性層中に拡散させる。
あるいは、活性層の成長しｉｎ ｓｉｔｕドーピングの後に、前述の方法で、Ｇｅ活性層８２の中に、表面の注入領域からの拡散による活性層のドーピングに十分なドーズのドーパントイオンを注入することができる。次に、熱アニーリングステップを前述の方法で実行し、Ｇｅ活性層の表面から注入されたドーパントイオンを層の大部分にわたって拡散させる。
どのようなｅｘ ｓｉｔｕドーピング工程を行うかを問わず、アニーリングステップ完了時またはその後のステップ中に、ＣＭＰまたその他の平坦化工程を前述の方法で実行し、デルタドーピング層と封止層を除去するか、イオン注入された損傷表面領域を除去することにより、Ｇｅキャビティ活性層の表面８８を露出させる。
図７Ｇに関して、次にＧｅキャビティに上側コンタクトを形成する。そのための工程の一例において、構造の上面に厚さ約２００ｎｍのアモルファスＳｉ層９０を成膜する。好ましくは低温での長時間のアニーリングステップを用いて、Ｈ２を排出する。長時間のアニーリングの一例では、約１５０℃〜２００℃で１２時間の第一のアニーリング、約２００℃で８時間の第二のアニーリング、約３００℃で２時間の第三のアニーリング、３５０℃で２時間の第四のアニーリング、４００℃で１時間の最後のアニーリングを実行する。その後、アモルファスシリコンに、たとえばボロン注入によってドーピングし、Ｇｅレーザキャビティのためのコンタクト電極として機能するのに十分なドーピングレベルのｐドープ層を形成する。この時点で、裏面の二酸化シリコン層を除去する。次に、適当なＲＴＡ工程を、たとえば約７５０℃で約１分間実行して、注入されたドーパントを活性化させ、アモルファスシリコンを結晶化して多結晶シリコンとする。
図７Ｈに示されるように、フォトリソグラフィを行ってフォトレジスト層をパターニングし、ｐドープ多結晶シリコン層９０を、たとえばＲＥＩにより、下地の酸化物層７２までエッチングすることによって上側電極を画定する。次に、図７Ｉに示されるように、フォトリソグラフィを実行してフォトレジスト層をパターニングし、下地の酸化物層７２を、たとえばＲＩＥにより、シリコン基板７０までエッチングすることによって基板との金属コンタクトのための窓を画定し、これが下側電極として機能する。
レーザ本体構造を完成させるために、図７Ｊに示されるように、金属コンタクトのための適当な金属層、たとえば、それぞれ約１００ｎｍ、約１μｍ、約１００ｎｍの相応の厚さのＴｉ／ＴｉＮ／Ａｌの金属積層体を成膜する。図７Ｋに示されるように、金属積層体を、たとえばＲＩＥを用いたリソグラフィによりパターニングし、上側のｐ型多結晶シリコン層との上側金属コンタクト９６と、下側ｎ型シリコン基板との下側金属コンタクト９８を画定する。このステップで、縦型注入ＧｅレーザのためのＧｅレーザキャビティおよびキャビティとの電気接続の構造体が完成する。この製造シーケンスは、従来のＣＭＯＳ製造工程にシームレスに統合できるため、光電子システム内の対応するＳｉ電子部品およびその他の特徴部とデバイスを形成するための加工をこの工程に続けて実行することができる。
ここまで説明したような電流励起Ｇｅレーザキャビティ構造では、レーザシステムの良好な動作のために、高いドーピング濃度と比較的厚い、欠陥のないレーザキャビティ材料の両方が必要となる。前述のドーピングおよびレーザ製造工程によれば、従来は達成が困難であったこれらの要求事項をどちらも満たす。Ｇｅ活性層の厚さ全体にわたって高濃度ドーピングを均一に行うことは、レーザの製造を可能にする上で特に重要である。ＣＭＯＳに適合する製造工程と機器を使ってこの条件を達成できるため、これらの工程とその結果得られるデバイスを大量生産用のシリコンベースのＣＭＯＳ製造シーケンスに組み込むことが可能となる。
［実施例１］
デルタドーパント層を用いるＧｅ ｉｎ ｓｉｔｕドーピングとｅｘ ｓｉｔｕドーピング
ホットウォールＵＨＶＣＶＤ成膜装置を使って、Ｇｅ層を６”のＳｉ（１００）基板上にエピタキシャル成長させた。まず、厚さ３０ｎｍのＧｅバッファ層を３６０℃の温度でＳｉ基板上に直接成長させた。次に、温度を６５０℃に上げ、３．８ｓｃｃｍのＧｅＨ４と１２ｓｃｃｍのＰＨ３のガスフローにより、ドーピングレベル１×１０１９ｃｍ−３でリンをｉｎ ｓｉｔｕドーピングした、厚さ３００ｎｍのＧｅ層を成長させた。比較のためにＧｅ成長中にｉｎ ｓｉｔｕドーピングを行わずに、厚さ３００ｎｍのＧｅ層も成長させた。
次に、基板を４００℃で１２ｓｃｃｍのＰＨ３ガスフローに５分間曝露し、同時に水素を脱着させた。その後、厚さ６０ｎｍの真性Ｇｅ層を４００℃で成膜した。成膜装置内でＰＨ３飽和と真性Ｇｅ成長を数サイクル行い、Ｐドーパント原子の複数の層を封止した。いくつかのサンプルでは、４つの封止ドーパント層を形成し、その他のいくつかのサンプルでは、８つの封止ドーパント層を形成した。次に、一番上のＧｅ封止層の上に厚さ１００ｎｍのＳｉＯ２層を後のアニーリング中の外方拡散を防止するためのキャップ層として成膜した。その後、これらの層を、ＲＴＡにより、６００℃〜７５０℃の温度範囲といくつかのアニーリング時間でアニーリングした。
成長させ、アニーリングしたサンプルについて二次イオン質量分析（ＳＩＭＳ）による測定を行い、アニーリングステップ前後のＰドーパントの拡散プロファイルを測定した。Ｐドーパントの深さのプロファイルを、２ｎｍの精度での深さに関して記録した。
図８は、デルタドーピング層形成直後でアニーリング前の、デルタドーピング層とＧｅ活性層中の深さに関するＰドーパント濃度の測定値のグラフである。Ｇｅ層の厚さの大部分において、リンのドーピング濃度は約６×１０１８ｃｍ−３と測定された。３３５ｎｍまでの深さのＰピーク濃度は、Ｐドープ封止層の領域にリンが蓄積されたことを示す。デルタ層間への真性Ｇｅ封止層の成膜中、成膜装置の温度を４００℃以下に保持するが、Ｐ拡散は起こる。深さ３３５ｎｍ内の中の他のＰ濃度ピークは、Ｐ拡散が非対称であるため、あまり顕著ではない。ドーパントピークは、１００ｎｍの崩壊長でｉｎ ｓｉｔｕドープＧｅ層に崩壊することがわかる。Ｇｅバッファ層とＳｉ基板の界面においてＰドーパント濃度が高いのは、ドープなしのＧｅバッファ層にドーパントが蓄積したことによるものであり、これが高い転位密度によるドーパントトラップとして機能する。
成長させたＧｅ層についてホール効果測定を行い、電気的活性化Ｐドーパントの程度を測定した。測定された活性キャリア濃度は１．５×１０１９ｃｍ−３であり、これは、デルタ層を含む深さの総Ｐ濃度を厚さで割った、ＳＩＭＳプロファイルから判断される平均物理的濃度である４．４×１０１９ｃｍ−３と対照的である。このような測定値の違いから、デルタ層のＰ原子がＧｅ層の中で電気的に活性化されないこと、およびｉｎ ｓｉｔｕドープＧｅ層中にＰを拡散させることによって良好な単結晶品質を持つ、より高いドーピング濃度を達成するために構造のアニーリングが好ましいことが裏付けられる。
この構造に対して各種の条件下での高速熱アニーリングを行い、ＳＩＭＳおよびホール効果測定を使って、ドーパント分散プロファイルと電気的活性化ドーパントの濃度を調べた。ホール効果測定セットアップの標準測定誤差は±１０％に設定した。
図９は、深さに関するリンドーパントの濃度のグラフである。明確にするために記せば、このグラフでは、一番下のデルタドーピング層とＧｅ活性層表面との界面の位置が深さゼロに設定されている。濃度勾配によって、Ｐドーパントは、より長いアニーリング時間で、デルタ層からＧｅ活性層のより深くまで拡散することがわかった。アニーリング時間は、Ｇｅ活性層の厚さ全体にわたる高いキャリア濃度と均一なドーパント分散プロファイルが望ましいことを鑑みて判断した。これらの検討結果に基づき、６００℃で３分間のＲＴＡにより、ここで用いられる工程パラメータについて最適なドーパント拡散が得られることが結論付けられた。この場合、ＳＩＭＳで測定したところ、単結晶Ｇｅ活性層で２．５×１０１９ｃｍ−３の平均キャリア濃度が均一に分散された。６００℃で３分間のＲＴＡステップによるホール効果測定データは、Ｇｅ活性層の大部分における活性キャリア濃度が（２．８±０．３）×１０１９ｃｍ−３であることを示した。これは、リンドーパントが６００℃、３分間のＲＴＡステップで完全に活性化されることを実証している。
６００℃、６５０℃、７００℃でのＲＴＡ工程からのデータに基づき、Ｇｅの二重荷電イントリンシック拡散率を測定し、これを図１０のグラフに示す。一般に、拡散率はアレニウスの特徴によって温度に関係付けられ、したがって、これら３つのデータポイントのフィッティングに表現
Figure 0006121993
 を用いた。抽出された活性化エネルギーＥａ＝１．９８ｅＶであり、前指数因子は
Ｄ０ ＊＝２．２×１０−４ｃｍ２／ｓであり、これはほぼ予測された計算と同程度である。伸長歪Ｇｅの真性キャリア濃度は、６００℃で２．０９×１０１７ｃｍ−３、７００℃で３．８８×１０１７ｃｍ−３であった。Ｇｅ活性層成長中のｉｎ ｓｉｔｕドーピングステップによって、アニーリング前のＧｅ層内のキャリア濃度は７×１０１８ｃｍ−３に増大した。したがって、ｉｎ ｓｉｔｕドープＧｅ領域のエクストリンシック拡散率は、図１０の四角で示されるように、真性Ｇｅ内の拡散率より約２桁高い。
このような結果は、Ｇｅに関するキャリア濃度への拡散率の二乗特性により、Ｐドーパント拡散がｉｎｓｉｔｕドーピングによって有意に改善されることを裏付けている。Ｓｉ基板上への真性エピタキシャルＧｅ層成長と比較して、Ｓｉ上にｉｎ ｓｉｔｕドープＧｅを設けた膜での拡散は有意に速い。アニーリング中にドーパント損失も見られ、これはアニーリング時間を長くすると平均Ｐ濃度が減少することから判断される。したがって、表面と界面へのドーパントの外方拡散に打ち勝つには、エピタキシャルＧｅ層中への拡散をより速くすることが好ましい。
ｉｎ ｓｉｔｕ拡散による拡散率の改善はさらに、ｉｎ ｓｉｔｕドープＧｅ活性層とドープなしＧｅ活性層のＳＩＭＳドーパントプロファイルデータの比較によっても裏付けられる。図１１は、成長中にｉｎ ｓｉｔｕドーピングを行わずに成長させたＧｅ活性層の、深さに関するリンドーパント濃度のグラフである。このグラフにおいて、一番下のデルタドーピング層とＧｅ活性層表面との界面は、深さ約２７５ｎｍにある。このグラフは、デルタドーピング層の形成後と、デルタドーピング層形成に続くアニーリング後の両方のドーパント深さプロファイルを示している。Ｇｅ活性層の大部分において、ドーパント濃度は約３×１０１７ｃｍ−３である。６００℃、１分間のＲＴＡステップの後の、Ｇｅ活性層の大部分でのドーパント濃度は約３×１０１８ｃｍ−３である。
この測定値は、ｉｎ ｓｉｔｕドーピングと、デルタドーパント積層体形成後のアニーリングの後のＧｅ活性層の大部分におけるリン濃度の測定値、（２．８±０．３）×１０１９ｃｍ−３と顕著に異なる。ｉｎ ｓｉｔｕドーピングステップとｅｘ ｓｉｔｕドーピングステップを組み合わることによって、Ｇｅ活性層の大部分のドーパント濃度が少なくとも１桁増大することが実証された。
活性化ドーパント濃度をさらに定量化するために、各種のアニーリング条件でのＧｅ活性層のサンプルのフォトルミネセンスを測定した。光活性ドーパント濃度は、電気活性濃度と等価であるため、この測定値は活性化されたドーパント濃度をさらに証明することになる。図１２は、時間と温度の異なるアニーリングと、アニーリングを行わなかったサンプルおよび、ｉｎ ｓｉｔｕドーピングは行ったがｅｘ ｓｉｔｕドーピングを行わなかった、エピＧｅと呼ばれるＧｅ活性層についての、波長に関するフォトルミネセンス強度の測定値のグラフである。ピークがより長い波長へとシフトしているのは、キャリア濃度の増大と一致している。
［実施例２］
イオン注入によるＧｅへのｉｎ ｓｉｔｕドーピングとｅｘ ｓｉｔｕドーピング
ホットウォールＵＨＶＣＶＤ成膜装置を使って、Ｇｅ層を６”のＳｉ（１００）基板上にエピタキシャル成長させた。まず、厚さ３０ｎｍのＧｅバッファ層を３６０℃の温度でＳｉ基板上に直接成長させた。次に、温度を６５０℃に上げ、３．８ｓｃｃｍのＧｅＨ４ガスフローと１２ｓｃｃｍのＰＨ３ガスフローにより、ドーピングレベル１×１０１９ｃｍ−３でリンをｉｎ ｓｉｔｕドーピングした、厚さ５００ｎｍのＧｅ層を成長させた。
活性化層を成長された後、下表１のような３種類のイオン注入工程を実行した。
Figure 0006121993
注入後、サンプルにアニーリングを行い、注入されたイオンをＧｅ活性層中に拡散させた。温度６００℃〜８００℃、持続時間３０秒〜１８０秒のＲＴＡ工程を実行した。
図１３は、リン注入Ｇｅ活性層の、波長に関するフォトルミネセンス強度の測定値のグラフである。１６６０ｎｍの波長でのピーク強度測定値は、リン注入と７５０℃で１分間のアニーリングにより得られる約４×１０１９ｃｍ−３の活性化ドーパント濃度に対応する。
図１４は、Ｇｅ活性層内へのリン−ヒ素共イオン注入の組み合わせの、波長に関するフォトルミネセンス強度のグラフである。波長１６８０ｎｍでのピーク強度測定値は、リン注入と７５０℃で１分間のアニーリングにより得られる約５．５×１０１９ｃｍ−３の活性化ドーパント濃度に対応する。
図１５は、Ｇｅ活性層内へのリン−ヒ素共イオン注入の組み合わせの、波長に関するフォトルミネセンス強度のグラフである。波長１７００ｎｍでのピーク強度測定値は、リン注入と７００℃で３分間のアニーリングにより得られる約８．７×１０１９ｃｍ−３の活性化ドーパント濃度に対応する。
［実施例３］
Ｇｅレーザの製造と動作
縦型注入電流励起Ｇｅレーザを前述の図７Ａ〜７Ｋの製造シーケンスで製造し、その際、上記の実施例１の工程を用いて、厚さ３０ｎｍのＧｅバッファ層と約３００ｎｍのＧｅ活性層を生成し、１×１０１９ｃｍ−３のリンドーピングでｉｎ ｓｉｔｕドーピングし、ここでは、これを図７Ｄに示される二酸化シリコン層内のトレンチ窓の中にメサ構造を成長させるために行った。４つの封止リンデルタ層を形成し、外方拡散を防止するために、厚さ１００ｎｍの二酸化シリコンのキャップ層を設けた。デルタドープ層からリンをＧｅ活性層中に拡散させるための熱アニーリングを、７００℃で１分間のＲＴＡによって行った。次に、この構造を図７ＦのようにＣＭＰによって平坦化し、デルタドーピング層とキャップ層を活性Ｇｅ層表面から除去した。ＣＭＰの後に残っているＧｅ活性層の厚さを、基板全体にわたって測定したところ、表面の位置に応じて１００ｎｍ〜３００ｎｍで変化することがわかった。ＣＭＰ後の導波路の重大なディッシングにより、導波路内でサポートされる光モードを正確に測定することができなかった。最大の導波路で、６つのキャビティモードまでサポートできる。
次に、図７Ｇ〜７Ｋの方法で、厚さ１８０ｎｍのアモルファスＳｉ層をＰＥＣＶＤによって成膜し、その後、１０２０ｃｍ−３のドーピングレベルまでリンを注入した。７５０℃で１分間のドーパント活性化アニーリングステップの後に、ＴｉとＡｌからなる金属層積層体を成膜して、上下のコンタクトを形成した。電流狭窄を優良にするように、酸化物トレンチを決定した。ｎ型Ｇｅ活性層に確実に均一なキャリア注入を行うために、上側コンタクト金属をＧｅ層の上に堆積させた。ダイシング後に、導波路を劈開して、Ｇｅ活性層の導波ファセットを露出させた。このファセットの上に、酸化物保護層を持たないデバイスで観察される汚染および光ミラー衝撃劣化(catastrophic optical mirror damage)から保護するための酸化物薄膜を成膜した。
Ｇｅ導波キャビティからの発光を、ロックイン検出機能を持つ冷却ＩｎＧａＡｓ検出器を備えたＨｏｒｉｂａ Ｍｉｃｒｏ ＰＬシステムにより測定した。発光パワー測定は、ファイバ端をサンプル位置に置いたシングルモード光ファイバに連結された民生用の１５５０ｎｍレーザからの光を使って校正した。校正中、検出が入力パワーと線形の関係であることを確認した。Ｇｅキャビティの電流励起は、電流パルス幅が２０μｓ〜１００ｍｓの範囲のパルス発生器により供給した。デューティサイクルは、電流加熱効果を縮小するために、２％〜５０％の間、一般には４％とした。レーザを金属プローブと接触させ、バイアス回路内に直接設置した誘導型センサを使って電流を測定した。図１６は、Ｇｅレーザ６０の特徴に関する実験的セットアップ１５０を示している。
Ｇｅレーザキャビティを電流励起し、それによる発光スペクトルを測定した。すべての測定は、サンプルを１５℃の熱電気クーラ上に設置して行った。しかしながら、局所的なデバイス温度はこれより高い可能性があったが、高い電流注入のために、正確には測定できなかった。
図１７Ａは、レーザ発振閾値以下の発光スペクトルの測定値のグラフである。図１７Ｂは、レーザ発振閾値より高い発光スペクトルの測定値のグラフである。これらのスペクトルは短い積分時間を使い、広いスペクトル分析を確実に行えるようにした。図１７Ａのグラフは、レーザ発振閾値以下では、レーザからノイズフロアより上のスペクトル特徴は現れなかったことを示している。注入電流密度が閾値より大きくなると、図１７Ｂに示されるように、急峻なレーザ発振線が現れた。個々の発振線の観察された線幅は、この測定セットアップのスペクトル分解能の１．２ｎｍ以下である。図１７Ｂのレーザ発振スペクトル強度のグラフでは２本の線が示されている。キャビティ自由スペクトル領域（ＦＳＲ）は１ｎｍと推測され、グラフ内の線の間隔はＦＳＲの倍数となりうる３ｎｍである。
図１８は、電流密度に関するレーザ発光パワーのグラフである。約２８０ｋＡ／ｃｍ２のレーザ発振閾値が明確に見える。この測定は、図１６の測定システムを使って行われ、機器のスペクトル分解能は１０ｎｍと広かった。データポイントの数は、高電流レベルでの金属コンタクト破壊によって制限された。１ｍＷの発光パワーは低い方の推定値であり、１５００ｎｍ〜１６５０ｎｍの波長範囲で測定された。
これらの例は、２段階式ｉｎ ｓｉｔｕ−ｅｘ ｓｉｔｕ高濃度ドーピング法により、レーザ利得媒質としてのＧｅ内で、利得材料の電流励起レーザ構成の損失を克服するガイドモードを利得媒質中に生成するのに十分なドーピング濃度での均一な活性化ｎ型ドーピングを行うことにより、Ｇｅレーザ利得媒質をシリコンベースの電気光学システムの中に統合できることを実証している。
前述のように、２段階式ｉｎ ｓｉｔｕ−ｅｘ ｓｉｔｕドーピング法は、例として挙げられたＧｅのドーピングに限定されない。電気的ドーピングが望まれるどのような半導体材料も、２段階式ｉｎ ｓｉｔｕ−ｅｘ ｓｉｔｕドーピング法に従って加工できる。この方法により、従来のドーピング技術ではこれまで実現できなかったデバイスとシステムの製造が可能となる。
もちろん、当業者は本発明の工程に様々な改変や追加を行うことができ、これも技術に対する本発明の貢献の主旨と範囲から逸脱しないことがわかる。したがって、本願により請求される保護は、特許請求の範囲の主旨および本発明の範囲内に公正に含まれるすべての均等物にまで及ぶとみなすべきであると理解する。
特許請求の範囲は以下のとおり。

Claims (5)

  1. 光子デバイスを形成する方法において、
    第一のシリコン電極を形成するステップと、
    前記第一のシリコン電極の上にゲルマニウム活性層を形成し、前記ゲルマニウム活性層の形成中にｎ型ドーパント原子をｉｎ ｓｉｔｕドーピングにより混入させ、ゲルマニウムの真性ドーパント濃度より高いドーパント濃度とするステップと、
    前記ゲルマニウム活性層の表面上に第二のシリコン電極を形成するステップと、
    前記ゲルマニウム活性層に追加のドーパントをｅｘ ｓｉｔｕドーピングによりドープするステップであって、その電気的に活性化したｎ型ドーパント濃度が前記ｉｎ ｓｉｔｕドーピングにより混入されたドーパント濃度より高いステップと、
    を含むことを特徴とする方法。
  2. 請求項１に記載の方法において、
    前記ゲルマニウム活性層は、化学気相成長法により形成されることを特徴とする方法。
  3. 請求項１に記載の方法において、
    第一のシリコン電極を形成するステップが、電気的にドープされたシリコン基板を提供するステップを含むことを特徴とする方法。
  4. 請求項１に記載の方法において、
    第二の電極を形成するステップが、前記ゲルマニウム活性層の上にアモルファスシリコンの層を形成するステップと、前記アモルファスシリコンを多結晶シリコンに変換するステップを含むことを特徴とする方法。
  5. 請求項１に記載の方法において、
    前記ゲルマニウム活性層にｅｘ ｓｉｔｕドーピングによりドーピングするステップが、前記ゲルマニウム活性層に、少なくとも約２×１０19ｃｍ-3の電気的に活性化したｎ型ドーパント濃度となるようにドーピングするステップを含むことを特徴とする方法。
JP2014514454A 2011-06-10 2012-03-01 半導体への高濃度活性ドーピングおよびこのようなドーピングにより生成される半導体装置 Active JP6121993B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161495455P 2011-06-10 2011-06-10
US61/495,455 2011-06-10
PCT/US2012/027350 WO2012170087A1 (en) 2011-06-10 2012-03-01 High-concentration active doping in semiconductors and semiconductor devices produced by such doping

Publications (2)

Publication Number Publication Date
JP2014522576A JP2014522576A (ja) 2014-09-04
JP6121993B2 true JP6121993B2 (ja) 2017-04-26

Family

ID=45937542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014514454A Active JP6121993B2 (ja) 2011-06-10 2012-03-01 半導体への高濃度活性ドーピングおよびこのようなドーピングにより生成される半導体装置

Country Status (4)

Country Link
US (2) US9692209B2 (ja)
EP (1) EP2718962A1 (ja)
JP (1) JP6121993B2 (ja)
WO (1) WO2012170087A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016142588A1 (fr) 2015-03-06 2016-09-15 Stmicroelectronics (Crolles 2) Sas Laser germanium sur silicium en technologie cmos
DE102015107085B4 (de) * 2015-05-06 2025-04-10 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung
SG11201802818VA (en) * 2015-10-13 2018-05-30 Univ Nanyang Tech Method of manufacturing a germanium-on-insulator substrate
JP6598630B2 (ja) * 2015-10-22 2019-10-30 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
US10043666B2 (en) * 2016-02-26 2018-08-07 Applied Materials, Inc. Method for inter-chamber process
US11522098B2 (en) * 2016-04-01 2022-12-06 Trustees Of Dartmouth College UV/VIS/IR backside-illuminated photon-counting sensor
US10541136B2 (en) * 2016-11-29 2020-01-21 President And Fellows Of Harvard College N-type doping of strained epitaxial germanium films through co-implantation and nanosecond pulsed laser melting
US10522354B2 (en) * 2017-06-08 2019-12-31 Lam Research Corporation Antimony co-doping with phosphorus to form ultrashallow junctions using atomic layer deposition and annealing
US10884278B2 (en) * 2017-10-24 2021-01-05 Palo Alto Research Center Incorporated Liquid crystal temperature control by resistive heating
US10964835B2 (en) * 2018-08-29 2021-03-30 The Boeing Company Universal broadband photodetector design and fabrication process
US10342110B1 (en) * 2018-09-14 2019-07-02 Serendipity Technologies LLC. Plasma power generator (z-box and z-tower)
US10937654B2 (en) 2019-01-24 2021-03-02 Micron Technology, Inc. Methods of doping a silicon-containing material and methods of forming a semiconductor device
CN115117198A (zh) * 2022-05-16 2022-09-27 上海交通大学 一种δ掺杂层制备方法及电子器件

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US34509A (en) * 1862-02-25 Improved shot-hole stopper
DE1544273A1 (de) 1965-12-13 1969-09-04 Siemens Ag Verfahren zum Eindiffundieren von aus der Gasphase dargebotenem Dotierungsmaterial in einen Halbleitergrundkristall
US4392297A (en) * 1980-11-20 1983-07-12 Spire Corporation Process of making thin film high efficiency solar cells
US4593307A (en) * 1983-06-30 1986-06-03 International Business Machines Corporation High temperature stable ohmic contact to gallium arsenide
JPH0783028B2 (ja) 1986-06-02 1995-09-06 株式会社日立製作所 半導体装置及び製造方法
JP3023982B2 (ja) 1990-11-30 2000-03-21 東京エレクトロン株式会社 成膜方法
US5332689A (en) * 1993-02-17 1994-07-26 Micron Technology, Inc. Method for depositing low bulk resistivity doped films
US6723621B1 (en) 1997-06-30 2004-04-20 International Business Machines Corporation Abrupt delta-like doping in Si and SiGe films by UHV-CVD
US6599781B1 (en) * 2000-09-27 2003-07-29 Chou H. Li Solid state device
US6812495B2 (en) 2002-06-19 2004-11-02 Massachusetts Institute Of Technology Ge photodetectors
US6987037B2 (en) * 2003-05-07 2006-01-17 Micron Technology, Inc. Strained Si/SiGe structures by ion implantation
EP2230684B1 (de) * 2003-07-08 2013-10-30 Infineon Technologies AG Herstellungsverfahren für integrierte Schaltungsanordnung mit niederohmigen Kontakten
US7294848B2 (en) * 2005-05-26 2007-11-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Light-emitting Group IV semiconductor devices
WO2006132659A2 (en) * 2005-06-06 2006-12-14 President And Fellows Of Harvard College Nanowire heterostructures
JP4825269B2 (ja) * 2005-10-28 2011-11-30 マサチューセッツ インスティテュート オブ テクノロジー シリコン上のゲルマニウムレーザーの方法と構造
US7596158B2 (en) 2005-10-28 2009-09-29 Massachusetts Institute Of Technology Method and structure of germanium laser on silicon
JP5003013B2 (ja) * 2006-04-25 2012-08-15 株式会社日立製作所 シリコン発光ダイオード、シリコン光トランジスタ、シリコンレーザー及びそれらの製造方法。
US8278176B2 (en) * 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
JP2009054873A (ja) * 2007-08-28 2009-03-12 Toshiba Corp 発光素子
JP5117156B2 (ja) * 2007-10-05 2013-01-09 株式会社日立製作所 半導体装置
WO2010055750A1 (ja) * 2008-11-12 2010-05-20 株式会社日立製作所 発光素子並びに受光素子及びその製造方法
EP2202784B1 (en) 2008-12-29 2017-10-25 Imec Method for manufacturing a junction
WO2012002995A2 (en) * 2010-07-02 2012-01-05 Matheson Tri-Gas, Inc. Thin films and methods of making them using cyclohexasilane
US8759200B2 (en) * 2010-07-02 2014-06-24 Matheson Tri-Gas, Inc. Methods and apparatus for selective epitaxy of Si-containing materials and substitutionally doped crystalline Si-containing material
EP2461352B1 (en) * 2010-12-06 2013-07-10 Imec Method of manufacturing low resistivity contacts on n-type germanium
US9202693B2 (en) * 2013-01-28 2015-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Fabrication of ultra-shallow junctions

Also Published As

Publication number Publication date
US10680413B2 (en) 2020-06-09
US20140254620A1 (en) 2014-09-11
US9692209B2 (en) 2017-06-27
US20180198256A1 (en) 2018-07-12
EP2718962A1 (en) 2014-04-16
JP2014522576A (ja) 2014-09-04
WO2012170087A1 (en) 2012-12-13

Similar Documents

Publication Publication Date Title
JP6121993B2 (ja) 半導体への高濃度活性ドーピングおよびこのようなドーピングにより生成される半導体装置
TWI398061B (zh) Semiconductor device
US20120025212A1 (en) GeSn Infrared Photodetectors
TW201125162A (en) Photonic device and method of making the same
JP2011142293A (ja) ダイオードベースのデバイスとその製造方法
US7736919B2 (en) Method of producing a light-emitting diode comprising a nanostructured PN junction and diode thus obtained
US20100072518A1 (en) Semiconductor devices and methods of fabricating same
US8842710B2 (en) Process for producing semiconductor device and semiconductor device
JP4794558B2 (ja) 横型半導体デバイスを製作する方法
KR102012506B1 (ko) Ge 디바이스 및 SiGe 디바이스에서의 품질 개선을 위한 유전체 측벽 구조체
Camacho-Aguilera Ge-on-Si laser for silicon photonics
US9917171B2 (en) Low-resistive, CMOS-compatible, Au-free ohmic contact to N—InP
US20210288471A1 (en) Vertical-Cavity Surface-Emitting Device with Epitaxial Index Guide
TW200541187A (en) Method for processing oxide-confined VCSEL semiconductor devices
EP3509087B1 (en) Method for producing semiconductor crystal substrate, and method for producing infrared detection device
Li et al. Monolithic integration of GaAs/InGaAs lasers on virtual Ge substrates via aspect-ratio trapping
CN116137298A (zh) 包括基于SiGe/Ge的外围中间部分的减小暗电流的锗光电二极管
JP2013168620A (ja) 半導体レーザの製造方法
Satılmış et al. Investigation of sin x: H surface passivation impact on inasp/ingaas e-swir photodiodes
JP6984571B2 (ja) 半導体装置の製造方法
CN106356434A (zh) 多孔硅发光器件及其制造方法
CN100353501C (zh) 量子阱混合器件中接触电阻的控制
Waseem et al. Pronounced visible luminescence in GaN by high-temperature anion implantation
JP2012119567A (ja) 半導体ウエハの製造方法、半導体装置の製造方法およびセンサアレイの製造方法
CN114868263B (zh) 包括特别是由电介质形成的局部叠置以优化钝化的至少两个钝化层的二极管

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161117

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170330

R150 Certificate of patent or registration of utility model

Ref document number: 6121993

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150