[go: up one dir, main page]

JP6119921B2 - Esd保護装置およびその製造方法 - Google Patents

Esd保護装置およびその製造方法 Download PDF

Info

Publication number
JP6119921B2
JP6119921B2 JP2016547761A JP2016547761A JP6119921B2 JP 6119921 B2 JP6119921 B2 JP 6119921B2 JP 2016547761 A JP2016547761 A JP 2016547761A JP 2016547761 A JP2016547761 A JP 2016547761A JP 6119921 B2 JP6119921 B2 JP 6119921B2
Authority
JP
Japan
Prior art keywords
hole
esd protection
discharge
ceramic sheet
discharge electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016547761A
Other languages
English (en)
Other versions
JPWO2016039021A1 (ja
Inventor
譲仁 奥冨
譲仁 奥冨
足立 淳
淳 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6119921B2 publication Critical patent/JP6119921B2/ja
Publication of JPWO2016039021A1 publication Critical patent/JPWO2016039021A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T2/00Spark gaps comprising auxiliary triggering means
    • H01T2/02Spark gaps comprising auxiliary triggering means comprising a trigger electrode or an auxiliary spark gap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T1/00Details of spark gaps
    • H01T1/20Means for starting arc or facilitating ignition of spark gap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T1/00Details of spark gaps
    • H01T1/24Selection of materials for electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T21/00Apparatus or processes specially adapted for the manufacture or maintenance of spark gaps or sparking plugs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00Overvoltage arresters using spark gaps
    • H01T4/10Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257Overvoltage protection
    • H05K1/026Spark gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Spark Plugs (AREA)

Description

本発明は、ESD保護装置およびその製造方法に関する。
従来、ESD保護装置としては、WO2008/146514(特許文献1)に記載されたものがある。このESD保護装置は、セラミックスからなる素体と、素体内に設けられた第1、第2放電電極および放電補助電極とを有する。第1放電電極と第2放電電極は、隙間を介して、対向している。放電補助電極は、第1放電電極と第2放電電極との間の隙間に設けられている。
WO2008/146514
ところで、前記従来のESD保護装置では、静電気が、第1放電電極と第2放電電極との間で放電されると、放電に伴った熱が発生する。特に、静電気が、放電補助電極を経由して放電されると、放電補助電極は、放電による熱負荷を受ける。放電補助電極は、放電による熱負荷により、劣化するおそれがある。
そこで、本発明の課題は、放電補助電極にかかる熱負荷を低減し、放電補助電極の劣化を抑制できるESD保護装置およびその製造方法を提供することにある。
前記課題を解決するため、本発明のESD保護装置は、
複数のセラミックス層を積層して構成される素体と、
前記素体内に設けられると共に、隙間を有するように対向された第1放電電極および第2放電電極と、
前記セラミックス層の積層方向からみて前記隙間に重なるように設けられた放電補助電極と
を備え、
前記素体は、前記第1放電電極および前記第2放電電極に関して前記放電補助電極と反対側に設けられると共に前記隙間に連なる空洞部を有し、
前記空洞部の内面は、前記積層方向を含む断面において、前記積層方向に並んで配置されると共に前記積層方向に対して傾く第1内面と第2内面とを有することを特徴としている。
ここで、第1内面と第2内面は、平坦面や、凹曲面や、凸曲面を含む。
本発明のESD保護装置によれば、空洞部の内面は、セラミックス層の積層方向を含む断面において、セラミックス層の積層方向に対して傾く第1内面と第2内面とを有するので、空洞部の内面の表面積を増加できる。したがって、静電気の放電時に発生する熱が空洞部の内面からよりよく放出され、この結果、放電補助電極にかかる熱負荷が低減して、放電補助電極の劣化が抑制される。
また、一実施形態のESD保護装置では、前記第1内面と前記第2内面とは、前記積層方向において、同じ方向を向くように同じ方向に傾く。
また、一実施形態のESD保護装置では、前記第1内面と前記第2内面とは、前記積層方向において、反対方向を向くように反対方向に傾く。
また、一実施形態のESD保護装置では、前記第1内面の内径と前記第2内面の内径とは、同じ大きさである。
また、一実施形態のESD保護装置では、前記第1内面の内径と前記第2内面の内径とは、異なる大きさである。
本発明のESD保護装置の製造方法は、
第1セラミックスシートに、前記第1セラミックスシートの平面方向に直交する方向に対して傾く第1内面を含む第1孔部を形成して、前記第1セラミックスシートを準備する工程と、
第2セラミックスシートに、前記第2セラミックスシートの平面方向に直交する方向に対して傾く第2内面を含む第2孔部を形成して、前記第2セラミックスシートを準備する工程と、
基台用セラミックスシート上に、放電補助電極を設け、前記放電補助電極上に、第1放電電極と第2放電電極が隙間を有して対向するように、前記第1放電電極および前記第2放電電極を設ける工程と、
前記第1放電電極および前記第2放電電極上に、前記第1孔部および前記第2孔部が前記隙間に重なるように、前記第1セラミックスシートと前記第2セラミックスシートとカバー用セラミックスシートを順に積層して、積層体を形成する工程と、
前記積層体を焼成して、前記隙間に連なる空洞部を前記第1孔部および前記第2孔部から形成する工程と
を備えることを特徴としている。
ここで、第1内面と第2内面は、平坦面や、凹曲面や、凸曲面を含む。
本発明のESD保護装置の製造方法によれば、隙間に連なる空洞部を第1孔部および第2孔部から形成するので、第1孔部の第1内面と第2孔部の第2内面は、セラミックスシートの積層方向に対して傾く。したがって、空洞部の内面の表面積を増加できて、静電気の放電時に発生する熱が空洞部の内面からよりよく放出される。この結果、放電補助電極にかかる熱負荷を低減し、放電補助電極の劣化を抑制できる。
また、一実施形態のESD保護装置の製造方法では、前記第1孔部および前記第2孔部は、レーザー光により、形成される。
前記実施形態のESD保護装置の製造方法によれば、第1孔部および第2孔部は、レーザー光により、形成されるので、第1孔部および第2孔部を容易に形成することができる。
また、一実施形態のESD保護装置の製造方法では、
前記第1セラミックスシートを準備する工程では、前記第1孔部に、焼成時に焼失する性質を有するペーストを充填し、
前記第2セラミックスシートを準備する工程では、前記第2孔部に、焼成時に焼失する性質を有するペーストを充填する。
前記実施形態のESD保護装置の製造方法によれば、第1孔部および第2孔部に、焼成時に焼失する性質を有するペーストを充填する。これにより、積層体を形成する工程において、第1、第2孔部がカバー用セラミックスシートにより埋められることを、抑制できる。また、第1、第2セラミックスシートの剛性の低下を抑制し、積層体を形成する工程において、積層体が変形することを抑制できる。
本発明のESD保護装置およびその製造方法によれば、放電補助電極にかかる熱負荷を低減し、放電補助電極の劣化を抑制できる。
本発明の第1実施形態のESD保護装置を示す斜視図である。 図1のA−A断面図である。 図1のB−B断面図である。 ESD保護装置の製造方法を示す断面図である。 第1セラミックスシートの第1孔部を形成する方法を示す平面図である。 本発明の第2実施形態のESD保護装置の製造方法を示す断面図である。 本発明の第3実施形態のESD保護装置の分解状態を示す断面図である。 本発明の第4実施形態のESD保護装置の分解状態を示す断面図である。 本発明の第5実施形態のESD保護装置の分解状態を示す断面図である。
以下、本発明を図示の実施の形態により詳細に説明する。
(第1実施形態)
図1は、本発明の第1実施形態のESD保護装置を示す斜視図である。図2は、図1のA−A断面図である。図3は、図1のB−B断面図である。図1と図2と図3に示すように、ESD(Electro-Static Discharge:静電気放電)保護装置1は、素体10と、素体10内に設けられた第1放電電極21、第2放電電極22および放電補助電極30とを有する。ESD保護装置1は、例えば、電子機器に用いられ、電子機器に発生する静電気を放電して電子機器の静電気による破壊を抑制する。
素体10は、複数のセラミックス層11〜13,15〜17を積層して構成される。具体的に述べると、基台用セラミックス層15,電極用セラミックス層17、第1セラミックス層11,第2セラミックス層12、第3セラミックス層13およびカバー用セラミックス層16が、下から順に、積層される。
セラミックス層11〜13,15〜17は、例えば、Ba、Al、Siを主成分として含む低温同時焼成セラミックス(LTCC:Low Temperature Co-fired Ceramics)から構成される。セラミックス層11〜13,15〜17は、アルカリ金属成分およびホウ素成分のうちの少なくとも一方を含んでいてもよい。セラミックス層11〜13,15〜17は、ガラス成分を含んでいてもよい。
素体10は、略直方体状に形成されている。素体10の外面は、第1端面10aと、第1端面10aの反対側に位置する第2端面10bと、第1端面10aと第2端面10bの間に位置する周面10cとを有する。
ここで、第1端面10aと第2端面10bとを結ぶ方向をX方向とし、複数のセラミックス層11〜13,15〜17の積層方向をZ方向とし、X方向とZ方向に直交する方向をY方向とする。Z方向のカバー用セラミックス層16側を上側とし、Z方向の基台用セラミックス層15側を下側とする。X方向は、ESD保護装置1の長さ方向に相当し、Y方向は、ESD保護装置1の幅方向に相当し、Z方向は、ESD保護装置1の高さ方向に相当する。
第1放電電極21と第2放電電極22は、基台用セラミックス層15上に設けられる。第1放電電極21と第2放電電極22は、それぞれ、X方向に延在した帯状に形成される。第1放電電極21と第2放電電極22は、Y方向に平行に並べられている。第1放電電極21と第2放電電極22は、隙間Gを有するように対向している。
第1放電電極21の長手方向の第1端部211は、素体10の第1端面10aから露出している。第1放電電極21の長手方向の第2端部212は、素体10内に位置する。第2放電電極22の長手方向の第1端部221は、素体10の第2端面10bから露出している。第2放電電極22の長手方向の第2端部222は、素体10内に位置する。第1放電電極21の第2端部212のY方向の側面212aと、第2放電電極22の第2端部222のY方向の側面222aとは、隙間Gをあけて対向している。
第1放電電極21および第2放電電極22は、例えば、Cu、Ag,Pd,Pt,Al,Ni,Wやそれらの少なくとも一種を含む合金などの適宜の材料により構成される。
放電補助電極30は、Z方向からみて隙間Gの下側に重なるように、基台用セラミックス層15の凹部15aに設けられている。放電補助電極30は、Z方向からみて、矩形状に形成されている。放電補助電極30は、第1放電電極21の第2端部212と第2放電電極22の第2端部222とを接続する。
放電補助電極30は、例えば、導電材料と絶縁材料との混合物から構成される。導電材料は、例えば、Cu、Ag、Pd、Pt、Al、Ni、Wやこれらの組合せでもよい。また、導電材料として、SiC粉等の半導体材料や抵抗材料など、金属材料よりも導電性の低い材料を用いてもよい。半導体材料は、例えば、Si、Ge等の金属半導体、SiC、TiC、ZrC、WC等の炭化物、TiN、ZrN、窒化クロム、VN、TaN等の窒化物、ケイ化チタン、ケイ化ジルコニウム、ケイ化タングステン、ケイ化モリブデン、ケイ化クロム等のケイ化物、ホウ化チタン、ホウ化ジルコニウム、ホウ化クロム、ホウ化ランタン、ホウ化モリブデン、ホウ化タングステン等のホウ化物、チタン酸ストロンチウム等の酸化物であってもよい。また、上述の材料を、適宜、2種類以上混合してもよい。また、導電材料は、無機材料でコートされていてもよい。無機材料であれば特に限定されるものではなく、Al、ZrO、SiO等の無機材料や、セラミック基材の構成材料の混合仮焼粉などでもよい。一方、絶縁材料は、例えば、Al、SiO、ZrO、TiOなどの酸化物やSiやAINなどの窒化物や、セラミック基材の構成材料の混合仮焼粉や、ガラス質物質や、これらの組合せでもよい。
放電補助電極30は、第1放電電極21と第2放電電極22との間の放電開始電圧を低下させる機能を有する。静電気の放電には、気中放電に加えて、放電補助電極30を経由した放電がある。放電補助電極30を経由した放電には、放電補助電極30の表面に沿った放電(沿面放電)と、放電補助電極30の内部を経由した放電がある。
通常、気中放電と沿面放電と放電補助電極30の内部を経由した放電とでは、放電補助電極30の内部を経由した放電の開始電圧が最も低い。したがって、放電補助電極30を設けることにより、第1放電電極21と第2放電電極22との間の放電開始電圧を低下させることができる。よって、ESD保護装置1の絶縁破壊を抑制することができる。また、放電補助電極30を設けることによりESD保護装置1の応答性を改善することができる。
素体10の第1端面10aには、第1外部電極41が設けられている。第1外部電極41は、第1端面10aの全てを覆うと共に周面10cの第1端面10a側の端部を覆う。第1外部電極41は、第1外部電極21の第1端部211に接触して電気的に接続される。
素体10の第2端面10bには、第2外部電極42が設けられている。第2外部電極42は、第2端面10bの全てを覆うと共に周面10cの第2端面10b側の端部を覆う。第2外部電極42は、第2外部電極22の第1端部221に接触して電気的に接続される。
第1外部電極41および第2外部電極42は、例えば、Cu、Ag,Pd,Pt,Al,Ni,Wやそれらの少なくとも一種を含む合金などの適宜の材料により構成される。
素体10は、第1、第2放電電極21,22に関して放電補助電極30と反対側に設けられる空洞部100を有する。空洞部100は、隙間Gの上側に連なる。空洞部100は、第1セラミックス層11の第1孔部111と第2セラミックス層12の第2孔部121と第3セラミックス層13の第3孔部131とから構成される。第1孔部111と第2孔部121と第3孔部131とは、Z方向に同心状に並んで連通する。
第1セラミックス層11は、第1、第2放電電極21,22および電極用セラミックス層17に積層される。電極用セラミックス層17は、基台用セラミックス層15上の第1、第2放電電極21,22の周囲に配置される。放電補助電極30は、電極用セラミックス層17から露出される。電極用セラミックス層17の上面と第1、第2放電電極21,22の上面とは、略同一面となる。
第1セラミックス層11の第1孔部111は、X方向に長径を有しY方向に短径を有する長円形に形成されている。第1孔部111には、放電補助電極30のX方向の全長部分が露出し、第1放電電極21の第2端部212の側面212aと第2放電電極22の第2端部222の側面222aとが露出する。図2では、第1孔部111を示し、第2、第3孔部121,131を省略しているが、第2孔部121と第3孔部131は、第1孔部111に一致している。空洞部100の形状は、Z方向からみて、第1孔部111の形状と同じであり、長円形である。
第1孔部111は、第1内面112を有する。第1内面112は、Z方向を含む断面(図3ではYZ断面)において、Z方向に対して傾いている。具体的に述べると、第1内面112は、第1内面112の内径がZ方向(上側)に向かって連続的に小さくなるように、テーパー状に形成されている。第1内面112は、平坦面であり、線形テーパーである。
図2では、第1孔部111が二重の仮想線で示されているが、内側の仮想線は、第1内面112の最小径を示し、外側の仮想線は、第1内面112の最大径を示す。第1内面112のX方向の最小径は、放電補助電極30のX方向の長さよりも大きく、第1内面112のY方向の最小径は、隙間GのY方向の長さよりも大きい。
第2セラミックス層12の第2孔部121と第3セラミックス層13の第3孔部131とは、第1セラミックス層11の第1孔部111と同じ構成である。つまり、第2孔部121の第2内面122と第3孔部131の第3内面132とは、第1孔部111の第1内面112と同じ構成である。
具体的に述べると、第1内面112と第2内面122と第3内面132とは、Z方向において、同じ方向を向くように同じ方向に傾く。つまり、第1内面112の内径と第2内面122の内径と第3内面132の内径とは、Z方向に向かって、小さくなっている。
第1内面112の内径と第2内面122の内径と第3内面132の内径とは、同じ大きさである。つまり、第1内面112の最小径と第2内面122の最小径と第3内面132の最小径とは、同じ大きさである。第1内面112の最大径と第2内面122の最大径と第3内面132の最大径とは、同じ大きさである。
カバー用セラミックス層16は、孔部を有しておらず、第3セラミックス層13の第3孔部131を上方から閉じる。このように、空洞部100の内面は、第1内面112と第2内面122と第3内面132とを有し、空洞部100は、カバー用セラミックス層16により、覆われる。
空洞部100には、第1放電電極21の第2端部212の側面212aと第2放電電極22の第2端部222の側面222aとが露出する。隙間Gには、放電補助電極30の表面が露出する。空洞部100と隙間Gとは、連通している。これにより、静電気は、隙間Gや空洞部100の気中にも放電される。
なお、空洞部100(第1孔部111)のX方向の長さは、放電補助電極30のX方向の長さよりも長い。つまり、放電補助電極30のX方向の全長部分は、空洞部100から露出する。したがって、放電補助電極30のX方向の全長部分と素体10との重なり部分を少なくし、この重なり部分から発生する可能性のあるショートを抑制することができる。なお、空洞部100のX方向の長さは、放電補助電極30のX方向の長さと同じであってもよい。
ESD保護装置1の製造方法について説明する。
図4に示すように、第1セラミックスシート110に第1孔部111を形成して第1セラミックスシート110を準備する。このとき、第1孔部111の第1内面112を、第1セラミックスシート110の平面方向(XY面方向)に直交する方向に対して傾ける。
ここで、図5に示すように、第1孔部111は、レーザー光により、形成される。具体的に述べると、第1セラミックスシート110のZ方向の下面に、レーザー光をX方向に沿って照射する。そして、レーザー光により形成されたレーザー孔50が、X方向に沿って複数配列されて、第1孔部111を構成する。
レーザー光が有するエネルギーは、第1セラミックスシート110におけるレーザー光が入射する面(下面)から、第1セラミックスシート110におけるレーザー光が出射する面(上面)にかけて減衰するため、第1孔部111の上面側の内径は、第1孔部111の下面側の内径よりも小さくなる。この結果、第1孔部111の第1内面112をテーパー状に形成することができる。したがって、第1孔部111を容易に形成することができる。なお、レーザー光の強度や指向角度の設定により、孔の径やテーパーの角度を容易に変更することができる。
同様に、図4に示すように、第2セラミックスシート120に第2孔部121を形成して第2セラミックスシート120を準備する。このとき、第2孔部121の第2内面122を、第2セラミックスシート120の平面方向(XY面方向)に直交する方向に対して傾ける。第2孔部121は、レーザー光により、形成される。
同様に、第3セラミックスシート130に第3孔部131を形成して第3セラミックスシート130を準備する。このとき、第3孔部131の第3内面132を、第3セラミックスシート130の平面方向(XY面方向)に直交する方向に対して傾ける。第3孔部131は、レーザー光により、形成される。
そして、基台用セラミックスシート150上に、放電補助電極30を設け、放電補助電極30上に、第1放電電極21と第2放電電極22が隙間Gを有して対向するように、第1放電電極21および第2放電電極22を設ける。
そして、基台用セラミックスシート150上に、電極用セラミックスシート170を設ける。さらに、第1放電電極21および第2放電電極22上に、第1孔部111、第2孔部121および第3孔部131が隙間Gに重なるように、第1セラミックスシート110と第2セラミックスシート120と第3セラミックスシート130とカバー用セラミックスシート160を矢印方向に順に積層して、積層体5を形成する。
その後、積層体5を焼成して、図3に示すように、隙間Gに連なる空洞部100を第1〜第3孔部111,121,131から形成する。そして、図1に示すように、素体10に第1、第2外部電極41,42を設けて、ESD保護装置1を製造する。
なお、積層体5を形成する工程において、空洞部100内にアルゴンなどの不活性ガスを充填しておけば、積層体5を焼成するときに、不活性ガスを焼成に利用することができる。つまり、積層体5を形成した後で、積層体5に孔をあけて不活性ガスを充填しなくてもよい。また、空洞部100内に不活性ガスを充填しておくことで、空洞部100内で気中放電を起こしやすくすることができる。
上記構成のESD保護装置1によれば、空洞部100の内面は、Z方向を含む断面において、Z方向に対して傾く第1内面112と第2内面122と第3内面132を有するので、空洞部100の内面の表面積を増加でき、また、空洞部100内の空間を増加できる。仮に、空洞部の内面がZ方向に平行な面であると、空洞部の内面の表面積(また空洞部内の空間)は最も小さくなる。仮に、空洞部の内面の斜面が1つであっても、空洞部の内面の表面積(また空洞部内の空間)は小さいままである。
要するに、本願発明者は、ESD保護装置1の高さ方向(Z方向)は、ESD保護装置1の長さ方向(X方向)および幅方向(Y方向)に比べて、基板への実装の制約を受け難いことに着目し、空洞部100を高さ方向に広げることに思い至った。さらにその上で、本願発明者は、空洞部100を高さ方向に広げることができるということから、空洞部100の内面の斜面112,122,132を高さ方向に複数設けることに思い至った。
空洞部100の内面の表面積が増加するので、静電気の放電時に発生する熱が空洞部100の内面からよりよく放出される。したがって、放電補助電極30にかかる熱負荷を低減し、放電補助電極30の劣化を抑制できる。例えば、放電補助電極30が熱によって溶融する可能性を抑制することができる。この結果、第1放電電極21と第2放電電極22とが放電補助電極30によってショートする可能性を抑制することができる。
空洞部100内の空間が増加するので、静電気の放電が空洞部100内の気中にて発生しやすくなり、放電補助電極30を経由した放電が低減される。また、空洞部100内の空間が増加するので、静電気の放電時に発生する熱や光や衝撃などのエネルギーを空洞部100の空間にて吸収できる。
したがって、静電気の放電時に放電補助電極30にかかる負荷を低減できるので、放電補助電極30の劣化を抑制し、繰り返し放電が生じても応答性の高いESD保護装置1を実現できる。
また、第1内面112と第2内面122と第3内面132とは、Z方向において、同じ方向を向くように同じ方向に傾くので、第1〜第3セラミックス層11〜13の天地を揃えて積層することができる。
また、第1内面112の内径と第2内面122の内径と第3内面132の内径とは、同じ大きさであるので、同じ種類の第1〜第3セラミックス層11〜13を用いることができる。
また、ESD保護装置1の製造方法によれば、隙間Gに連なる空洞部100を第1〜第3孔部111,121,131から形成するので、第1孔部111の第1内面112と第2孔部121の第2内面122と第3孔部131の第3内面132とは、セラミックスシート110,120,130の積層方向(Z方向)に対して傾く。したがって、空洞部100の内面の表面積を増加できて、静電気の放電時に発生する熱が空洞部100の内面からよりよく放出される。この結果、放電補助電極30にかかる熱負荷を低減し、放電補助電極30の劣化を抑制できる。
(第2実施形態)
図6は、本発明の第2実施形態のESD保護装置の製造方法を示す断面図である。第2実施形態は、第1実施形態とは、第1〜第3セラミックスシートを準備する工程のみが相違する。この相違する工程のみを以下に説明する。なお、第2実施形態において、第1実施形態と同一の符号は、第1実施形態と同じ構成であるため、その説明を省略する。
図6に示すように、第1セラミックスシート110を準備する工程では、第1孔部111に、焼成時に焼失する性質を有するペースト60を充填する。第2セラミックスシート120を準備する工程では、第2孔部121に、焼成時に焼失する性質を有するペースト60を充填する。第3セラミックスシート130を準備する工程では、第3孔部131に、焼成時に焼失する性質を有するペースト60を充填する。
その後、第1実施形態と同様に、基台用セラミックスシート150上に、電極用セラミックスシート170、第1セラミックスシート110、第2セラミックスシート120、第3セラミックスシート130、カバー用セラミックスシート160を矢印方向に順に積層して、積層体5Aを形成する。その後、積層体5Aを焼成して、ESD保護装置1を製造する。このとき、ペースト60は、焼成により焼失する。
第2実施形態によれば、第1孔部111、第2孔部121および第3孔部131には、ペースト60が充填されているので、積層体5Aを形成する工程において、第1孔部111、第2孔部121および第3孔部131がカバー用セラミックスシート160により埋められることを抑制できる。また、第1セラミックスシート110、第2セラミックスシート120、第3セラミックスシート130の剛性の低下を抑制し、積層体5Aを形成する工程において、積層体5Aが変形することを抑制できる。
(第3実施形態)
図7Aは、本発明の第3実施形態のESD保護装置の分解状態を示す断面図である。第3実施形態は、第1実施形態とは、孔部の形状のみが相違する。この相違する構成のみを以下に説明する。なお、第3実施形態において、第1実施形態と同一の符号は、第1実施形態と同じ構成であるため、その説明を省略する。
図7Aに示すように、ESD保護装置1Aの素体10Aの空洞部100Aでは、第1内面112の内径と第3内面132の内径とは、同じ大きさである。第1内面112の内径と第2内面122の内径とは、異なる大きさであり、第2内面122の内径は、第1内面112の内径よりも小さい。つまり、第2孔部121は、第1孔部111および第3孔部131よりも小さい。
したがって、第2内面122の内径は、第1内面112の内径および第3内面132の内径と異なる大きさであるので、異なる種類の第1〜第3セラミックス層11〜13を用いることができる。
(第4実施形態)
図7Bは、本発明の第4実施形態のESD保護装置の分解状態を示す断面図である。第4実施形態は、第1実施形態とは、孔部の形状のみが相違する。この相違する構成のみを以下に説明する。なお、第4実施形態において、第1実施形態と同一の符号は、第1実施形態と同じ構成であるため、その説明を省略する。
図7Bに示すように、ESD保護装置1Bの素体10Bの空洞部100Bでは、第1〜第3内面112,122,132は、Z方向において、第1実施形態の第1〜第3内面と反対方向を向くように反対方向に傾く。つまり、第1内面112の内径と第2内面122の内径と第3内面132の内径とは、Z方向に向かって、大きくなっている。
したがって、第1〜第3セラミックス層11〜13の天地を、第1実施形態の第1〜第3セラミックス層の天地と逆向きに積層することができる。
(第5実施形態)
図7Cは、本発明の第5実施形態のESD保護装置の分解状態を示す断面図である。第5実施形態は、第1実施形態とは、孔部の形状のみが相違する。この相違する構成のみを以下に説明する。なお、第5実施形態において、第1実施形態と同一の符号は、第1実施形態と同じ構成であるため、その説明を省略する。
図7Cに示すように、ESD保護装置1Cの素体10Cの空洞部100Cでは、第1内面112と第3内面132とは、Z方向において、同じ方向を向くように同じ方向に傾く。第1内面112と第2内面122とは、Z方向において、反対方向を向くように反対方向に傾く。つまり、第1内面112の内径と第3内面132の内径とは、Z方向に向かって、大きくなっている。第2内面122の内径は、Z方向に向かって、小さくなっている。
したがって、第2内面122は、第1内面112および第3内面132とは、Z方向において、反対方向を向くように反対方向に傾くので、第1、第3セラミックス層11,13の天地を第2セラミックス層12の天地と逆向きに積層することができる。
なお、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で設計変更可能である。例えば、前記第1から前記第5実施形態のそれぞれの特徴点を様々に組み合わせてもよい。
前記実施形態では、空洞部の内面の傾斜面を、第1〜第3内面の3つとしたが、2つまたは4つ以上としてもよい。
前記実施形態では、空洞部の第1〜第3内面を、平坦面(線形テーパー)としたが、凹曲面や凸曲面(放物線テーパー)としてもよい。
前記実施形態では、セラミックスシートの第1〜第3孔部を、レーザー光により形成したが、機械加工により形成するようにしてもよい。
前記実施形態では、空洞部のZ方向からみた形状を、長円形としたが、楕円形や矩形としてもよい。
前記実施形態では、セラミックスシートを積層してESD保護装置を製造したが、セラミックス層を印刷により形成するようにしてもよい。
1,1A〜1C ESD保護装置
5,5A 積層体
10,10A〜10C 素体
11 第1セラミックス層
12 第2セラミックス層
13 第3セラミックス層
21 第1放電電極
22 第2放電電極
30 放電補助電極
41 第1外部電極
42 第2外部電極
60 ペースト
100,100A〜100C 空洞部
110 第1セラミックスシート
111 第1孔部
112 第1内面
120 第2セラミックスシート
121 第2孔部
122 第2内面
130 第3セラミックスシート
131 第3孔部
132 第3内面
G 第1放電電極と第2放電電極との間の隙間

Claims (8)

  1. 複数のセラミックス層を積層して構成される素体と、
    前記素体内に設けられると共に、隙間を有するように対向された第1放電電極および第2放電電極と、
    前記セラミックス層の積層方向からみて前記隙間に重なるように設けられた放電補助電極と
    を備え、
    前記素体は、前記第1放電電極および前記第2放電電極に関して前記放電補助電極と反対側に設けられると共に前記隙間に連なる空洞部を有し、
    前記空洞部の内面は、前記積層方向を含む断面において、前記積層方向に並んで配置されると共に前記積層方向に対して傾く第1内面と第2内面とを有することを特徴とするESD保護装置。
  2. 請求項1に記載のESD保護装置において、
    前記第1内面と前記第2内面とは、前記積層方向において、同じ方向を向くように同じ方向に傾くことを特徴とするESD保護装置。
  3. 請求項1に記載のESD保護装置において、
    前記第1内面と前記第2内面とは、前記積層方向において、反対方向を向くように反対方向に傾くことを特徴とするESD保護装置。
  4. 請求項1から3の何れか一つに記載のESD保護装置において、
    前記第1内面の内径と前記第2内面の内径とは、同じ大きさであることを特徴とするESD保護装置。
  5. 請求項1から3の何れか一つに記載のESD保護装置において、
    前記第1内面の内径と前記第2内面の内径とは、異なる大きさであることを特徴とするESD保護装置。
  6. 第1セラミックスシートに、前記第1セラミックスシートの平面方向に直交する方向に対して傾く第1内面を含む第1孔部を形成して、前記第1セラミックスシートを準備する工程と、
    第2セラミックスシートに、前記第2セラミックスシートの平面方向に直交する方向に対して傾く第2内面を含む第2孔部を形成して、前記第2セラミックスシートを準備する工程と、
    基台用セラミックスシート上に、放電補助電極を設け、前記放電補助電極上に、第1放電電極と第2放電電極が隙間を有して対向するように、前記第1放電電極および前記第2放電電極を設ける工程と、
    前記第1放電電極および前記第2放電電極上に、前記第1孔部および前記第2孔部が前記隙間に重なるように、前記第1セラミックスシートと前記第2セラミックスシートとカバー用セラミックスシートを順に積層して、積層体を形成する工程と、
    前記積層体を焼成して、前記隙間に連なる空洞部を前記第1孔部および前記第2孔部から形成する工程と
    を備えることを特徴とするESD保護装置の製造方法。
  7. 請求項6に記載のESD保護装置の製造方法において、
    前記第1孔部および前記第2孔部は、レーザー光により、形成されることを特徴とするESD保護装置の製造方法。
  8. 請求項6または7に記載のESD保護装置の製造方法において、
    前記第1セラミックスシートを準備する工程では、前記第1孔部に、焼成時に焼失する性質を有するペーストを充填し、
    前記第2セラミックスシートを準備する工程では、前記第2孔部に、焼成時に焼失する性質を有するペーストを充填することを特徴とするESD保護装置の製造方法。
JP2016547761A 2014-09-10 2015-07-23 Esd保護装置およびその製造方法 Active JP6119921B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014184467 2014-09-10
JP2014184467 2014-09-10
PCT/JP2015/070943 WO2016039021A1 (ja) 2014-09-10 2015-07-23 Esd保護装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP6119921B2 true JP6119921B2 (ja) 2017-04-26
JPWO2016039021A1 JPWO2016039021A1 (ja) 2017-04-27

Family

ID=55458782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016547761A Active JP6119921B2 (ja) 2014-09-10 2015-07-23 Esd保護装置およびその製造方法

Country Status (4)

Country Link
US (1) US10297982B2 (ja)
JP (1) JP6119921B2 (ja)
CN (1) CN106537701B (ja)
WO (1) WO2016039021A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106537701B (zh) * 2014-09-10 2017-11-07 株式会社村田制作所 Esd保护装置及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266053A (ja) 1996-03-28 1997-10-07 Mitsubishi Materials Corp チップ型サージアブソーバ及びその製造方法
JP3758442B2 (ja) * 1999-02-23 2006-03-22 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP2001043954A (ja) 1999-07-30 2001-02-16 Tokin Corp サージ吸収素子及びその製造方法
JP2001057282A (ja) * 1999-08-19 2001-02-27 Tokin Corp 表面実装型サージ吸収素子及びその製造方法
US20050093445A1 (en) * 2003-11-05 2005-05-05 Lg Electronics Inc. Plasma display panel
JP2007227259A (ja) * 2006-02-24 2007-09-06 Murata Mfg Co Ltd サージアブソーバ
KR100927714B1 (ko) * 2006-06-30 2009-11-18 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 이의 제조 방법
EP2061123B1 (en) 2007-05-28 2014-12-03 Murata Manufacturing Co. Ltd. Esd protection device
JP5262624B2 (ja) * 2008-11-26 2013-08-14 株式会社村田製作所 Esd保護デバイス及びその製造方法
CN102893467B (zh) * 2010-05-20 2015-07-22 株式会社村田制作所 Esd保护器件
US8885324B2 (en) * 2011-07-08 2014-11-11 Kemet Electronics Corporation Overvoltage protection component
US9142353B2 (en) * 2011-07-08 2015-09-22 Kemet Electronics Corporation Discharge capacitor
JP5874743B2 (ja) * 2012-01-30 2016-03-02 株式会社村田製作所 Esd保護装置
CN104145386B (zh) * 2012-02-29 2016-03-30 株式会社村田制作所 Esd保护器件及其制造方法
CN106537701B (zh) * 2014-09-10 2017-11-07 株式会社村田制作所 Esd保护装置及其制造方法
JP6164377B2 (ja) * 2014-12-18 2017-07-19 株式会社村田製作所 Esd保護装置およびその製造方法

Also Published As

Publication number Publication date
US10297982B2 (en) 2019-05-21
JPWO2016039021A1 (ja) 2017-04-27
CN106537701A (zh) 2017-03-22
US20170149215A1 (en) 2017-05-25
WO2016039021A1 (ja) 2016-03-17
CN106537701B (zh) 2017-11-07

Similar Documents

Publication Publication Date Title
JP5741708B2 (ja) Esd保護デバイス
US8711537B2 (en) ESD protection device and method for producing the same
JP6119921B2 (ja) Esd保護装置およびその製造方法
JP5954447B2 (ja) Esd保護装置
US9516728B2 (en) ESD protection device
JP6399226B2 (ja) Esd保護デバイス
JP6164377B2 (ja) Esd保護装置およびその製造方法
JP2011187439A (ja) Esd保護装置
JP6451849B2 (ja) Esd保護装置
JP6358346B2 (ja) 静電気放電保護構造体およびその製造方法
TWI713278B (zh) 製造避雷器的方法及避雷器
WO2017168879A1 (ja) Esd保護装置
JP7593888B2 (ja) 過渡電圧保護デバイス
JP6274361B2 (ja) Esd保護デバイスおよびその製造方法
WO2013187293A1 (ja) Esd保護装置
WO2014188802A1 (ja) Esd保護装置
JP2023041235A (ja) 過渡電圧保護デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161202

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20161202

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170313

R150 Certificate of patent or registration of utility model

Ref document number: 6119921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150