[go: up one dir, main page]

JP6113529B2 - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP6113529B2
JP6113529B2 JP2013043219A JP2013043219A JP6113529B2 JP 6113529 B2 JP6113529 B2 JP 6113529B2 JP 2013043219 A JP2013043219 A JP 2013043219A JP 2013043219 A JP2013043219 A JP 2013043219A JP 6113529 B2 JP6113529 B2 JP 6113529B2
Authority
JP
Japan
Prior art keywords
wafer
filament
etching
semiconductor wafer
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013043219A
Other languages
English (en)
Other versions
JP2014170901A (ja
Inventor
洋司 森數
洋司 森數
昇 武田
昇 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2013043219A priority Critical patent/JP6113529B2/ja
Priority to TW103104576A priority patent/TWI608531B/zh
Priority to US14/188,896 priority patent/US9305793B2/en
Priority to CN201410074894.9A priority patent/CN104037123B/zh
Priority to KR1020140025657A priority patent/KR102096675B1/ko
Publication of JP2014170901A publication Critical patent/JP2014170901A/ja
Application granted granted Critical
Publication of JP6113529B2 publication Critical patent/JP6113529B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Laser Beam Processing (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Description

本発明は、半導体ウエーハ等のウエーハにビアホールを形成するウエーハの加工方法に関する。
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列されたストリートと呼ばれる分割予定ラインによって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ等のデバイスを形成する。そして、半導体ウエーハをストリートに沿って切断することによりデバイスが形成された領域を分割して個々の半導体チップを製造している。
装置の小型化、高機能化を図るため、複数のデバイスを積層し、積層されたデバイスに設けられたボンディングパッドを接続するモジュール構造が実用化されている。このモジュール構造は、半導体ウエーハにおけるボンディングパッドが設けられた箇所にビアホールを形成し、このビアホールにボンディングパッドと接続する銅等の導電性材料を埋め込む構成である。（例えば、特許文献１参照。）
上述した半導体ウエーハに設けられるビアホールは、ドリルによって形成されている。しかるに、半導体ウエーハに設けられるビアホールは直径が９０〜３００μmと小さく、ドリルによる穿孔では生産性が悪いという問題がある。
上記問題を解消するために、基板の表面に複数のデバイスが形成されているとともに該デバイスにボンディングパッドが形成されているウエーハに、基板の裏面側からパルスレーザー光線を照射してボンディングパッドに達するビアホールを効率よく形成するウエーハの穿孔方法が提案されている。（例えば、特許文献２、特許文献３参照。）
特開２００３−１６３３２３号公報 特開２００７−６７０８２号公報 特開２００７−３３０９８５号公報
而して、基板の裏面側からパルスレーザー光線を照射してボンディングパッドに達するビアホールを形成する際に、基板に形成されたビアホールがボンディングパッドに達した時点でパルスレーザー光線の照射を停止することが困難であり、ボンディングパッドが溶融して穴が開くという問題がある。
また、基板の裏面側からパルスレーザー光線を照射してボンディングパッドに達するビアホールを形成する際に、ビアホールの開口部を囲繞してクレータのような幅が１０μm前後で高さが２０〜３０μmのデブリが環状に堆積しデバイスの品質を低下させるとともに、裏面にエポキシ樹脂等の絶縁膜を１０μm程の厚みで被覆したウエーハにおいては堆積したデブリが絶縁膜を突き抜けてデバイスの品質を低下させるという問題がある。
本発明は上記事実に鑑みてなされたものであり、その主たる技術的課題は、デブリを発生させることなくウエーハにビアホールを効率よく形成することができるウエーハの加工方法を提供することである。
上記主たる技術課題を解決するため、本発明によれば、ウエーハにビアホールを形成するウエーハの加工方法であって、
ウエーハに対して透過性を有する波長のパルスレーザー光線の集光点をビアホールを形成すべき領域の内部に位置付けて照射し、非晶質のフィラメントを形成するフィラメント形成工程と、
非晶質のフィラメントをエッチングするエッチング剤によってウエーハに形成された非晶質のフィラメントをエッチングすることにより、ウエーハにビアホールを形成するエッチング工程と、を含み、
該フィラメント形成工程では、中心に形成された細孔と該細孔の周囲に形成された非晶質とからなるフィラメントを形成することを特徴とするウエーハの加工方法が提供される。
上記フィラメント形成工程において照射されるパルスレーザー光線を集光する集光レンズの開口数(NA)は、０．１〜０．３に設定されている。
本発明によるウエーハの加工方法は、ウエーハに対して透過性を有する波長のパルスレーザー光線の集光点をビアホールを形成すべき領域の内部に位置付けて照射し、非晶質のフィラメントを分割予定ラインに沿って形成するフィラメント形成工程と、非晶質のフィラメントをエッチングするエッチング剤によってウエーハに形成された非晶質のフィラメントをエッチングすることにより、ウエーハにビアホールを形成するエッチング工程とを含み、該フィラメント形成工程では、中心に形成された細孔と該細孔の周囲に形成された非晶質とからなるフィラメントを形成するので、ウエーハに形成された非晶質のフィラメントをエッチングすることによりビアホールが形成されるため、デブリが発生することがなく、デバイスの品質を低下させることがないとともに、効率よくビアホールを形成することができる。
また、上述したエッチング工程においてはフィラメントをエッチングするエッチング剤が用いられるので、金属で形成されたボンディングパッドに連通するビアホールを形成する場合には、金属で形成されたボンディングパッドはエッチングされないため、ボンディングパッドに穴が開くという問題が解消される。
本発明によるウエーハの加工方法によって加工されるウエーハとしての半導体ウエーハの斜視図。 本発明によるウエーハの加工方法における保護部材貼着工程の説明図。 本発明によるウエーハの加工方法におけるフィラメント形成工程を実施するためのレーザー加工装置の要部斜視図。 本発明によるウエーハの加工方法におけるフィラメント形成工程の説明図。 本発明によるウエーハの加工方法におけるエッチング工程の説明図。
以下、本発明によるウエーハの加工方法について添付図面を参照して、更に詳細に説明する。
図１には、本発明によるウエーハの加工方法によって加工されるウエーハとしての半導体ウエーハ２の斜視図が示されている。図１に示す半導体ウエーハ２は、厚みが３００μmのシリコン基板の表面２ａに格子状に配列された複数の分割予定ライン２１によって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ等のデバイス２２がそれぞれ形成されている。この各デバイス２２は、全て同一の構成をしている。デバイス２２の表面にはそれぞれ複数のボンディングパッド２３が形成されている。このボンディングパッド２３は、アルミニウム、銅、金、白金、ニッケル等の金属材からなっており、厚さが１〜５μmに形成されている。なお、ボンディングパッド２３の間隔は、図示の実施形態においては１mmに設定されている。
上述した半導体ウエーハ２に形成された各デバイス２２のボンディングパッド２３部にビアホールを形成するウエーハの加工方法について説明する。
先ず、半導体ウエーハ２の表面２ａに形成されたデバイス２２を保護するために、半導体ウエーハ２の表面２ａに保護部材を貼着する保護部材貼着工程を実施する。即ち、図２に示すように半導体ウエーハ２の表面２ａに保護部材としての保護テープ３を貼着する。なお、保護テープ３は、図示の実施形態においては厚さが１００μｍのポリ塩化ビニル（ＰＶＣ）からなるシート状基材の表面にアクリル樹脂系の糊が厚さ５μｍ程度塗布されている。
上述した保護部材貼着工程を実施したならば、ウエーハに対して透過性を有する波長のパルスレーザー光線の集光点をビアホールを形成すべき領域の内部に位置付けて照射し、非晶質のフィラメントを形成するフィラメント形成工程を実施する。このフィラメント形成工程は、図３に示すレーザー加工装置４を用いて実施する。図３に示すレーザー加工装置４は、被加工物を保持するチャックテーブル４１と、該チャックテーブル４１上に保持された被加工物にレーザー光線を照射するレーザー光線照射手段４２と、チャックテーブル４１上に保持された被加工物を撮像する撮像手段４３を具備している。チャックテーブル４１は、被加工物を吸引保持するように構成されており、図示しない加工送り手段によって図３において矢印Ｘで示す加工送り方向に移動せしめられるとともに、図示しない割り出し送り手段によって図３において矢印Ｙで示す割り出し送り方向に移動せしめられるようになっている。
上記レーザー光線照射手段４２は、実質上水平に配置された円筒形状のケーシング４２１を含んでいる。ケーシング４２１内には図示しないパルスレーザー光線発振器や繰り返し周波数設定手段を備えたパルスレーザー光線発振手段が配設されている。上記ケーシング４２１の先端部には、パルスレーザー光線発振手段から発振されたパルスレーザー光線を集光するための集光レンズ４２２aを備えた集光器４２２が装着されている。この集光器４２２の集光レンズ４２２aは、開口数(NA)が０．１〜０．３の範囲に設定されることが重要である。図示の実施形態においては開口数(NA)が０．２５に設定されている。なお、レーザー光線照射手段４２は、集光器４２２によって集光されるパルスレーザー光線の集光点位置を調整するための集光点位置調整手段（図示せず）を備えている。
上記レーザー光線照射手段４２を構成するケーシング４２１の先端部に装着された撮像手段４３は、図示の実施形態においては可視光線によって撮像する通常の撮像素子（ＣＣＤ）の外に、被加工物に赤外線を照射する赤外線照明手段と、該赤外線照明手段によって照射された赤外線を捕らえる光学系と、該光学系によって捕らえられた赤外線に対応した電気信号を出力する撮像素子（赤外線ＣＣＤ）等で構成されており、撮像した画像信号を後述する制御手段に送る。
上述したレーザー加工装置４を用いて、半導体ウエーハ２を構成するシリコン基板に対して透過性を有する波長のパルスレーザー光線の集光点をビアホールを形成すべき領域の内部に位置付けて照射し、非晶質のフィラメントを形成するフィラメント形成工程について、図３および図４を参照して説明する。
先ず、上述した図３に示すレーザー加工装置４のチャックテーブル４１上に半導体ウエーハ２の表面２aに貼着された保護テープ３側を載置する。そして、図示しない吸引手段を作動することにより、保護テープ３を介して半導体ウエーハ２をチャックテーブル４１上に保持する（ウエーハ保持工程）。従って、チャックテーブル４１に保持された半導体ウエーハ２は、裏面２bが上側となる。このようにして、半導体ウエーハ２を吸引保持したチャックテーブル４１は、図示しない加工送り手段によって撮像手段４３の直下に位置付けられる。
チャックテーブル４１が撮像手段４３の直下に位置付けられると、チャックテーブル４１上の半導体ウエーハ２は、所定の座標位置に位置付けられた状態となる。この状態で、チャックテーブル４１に保持された半導体ウエーハ２に形成されている格子状の分割予定ライン２１がX方向とY方向に平行に配設されているか否かのアライメント作業を実施する（アライメント工程）。即ち、撮像手段４３によってチャックテーブル４１に保持された半導体ウエーハ２を撮像し、パターンマッチング等の画像処理を実行してアライメント作業を行う。このとき、半導体ウエーハ２の分割予定ライン２１が形成されている表面２ａは下側に位置しているが、撮像手段４３が上述したように赤外線照明手段と赤外線を捕らえる光学系および赤外線に対応した電気信号を出力する撮像素子（赤外線ＣＣＤ）等で構成された撮像手段を備えているので、裏面２ｂから透かして分割予定ライン２１を撮像することができる。
上述したアライメント工程を実施することにより、チャックテーブル４１上に保持された半導体ウエーハ２は、所定の座標位置に位置付けられたことになる。なお、半導体ウエーハ２の表面２aに形成されたデバイス２２に形成されている複数のボンディングパッド２３は、その設計上の座標位置が予めレーザー加工装置４の図示しない制御手段に格納されている。
上述したアライメント工程を実施したならば、図４の（ａ）に示すようにチャックテーブル４１を移動し、半導体ウエーハ２に所定方向に形成された複数のデバイス２２における図４の（ａ）において最左端のデバイス２２を集光器４２２の直下に位置付ける。そして、図４の（ａ）において最左端のデバイス２２に形成された複数のボンディングパッド２３における最左端のボンディングパッド２３を集光器４２２の直下に位置付ける。
次に、集光器４２２から照射されるパルスレーザー光線LBの集光点Ｐを半導体ウエーハ２の厚み方向中間部に位置付ける。このパルスレーザー光線の集光点Ｐは、図示の実施形態においては半導体ウエーハ２の入射面である裏面２b（上面）から１６０μm下方位置に設定されている。そして、集光器４２２からシリコン基板に対して透過性を有する波長のパルスレーザー光線を１パルス照射する（フィラメント形成工程）。
上記フィラメント形成工程における加工条件は、例えば次のように設定されている。
波長 ：１０３０ｎｍのパルスレーザー
繰り返し周波数 ：５０ｋＨｚ
パルス幅 ：１０ps
平均出力 ：３Ｗ
集光レンズの開口数(NA) ：０．２５
集光スポット径 ：φ１０μｍ
ホーカス ：−１６０μm（入射面からデホーカス）
上述した加工条件によってフィラメント形成工程を実施することにより、半導体ウエーハ２の内部には、図４の（b）に示すように入射面である裏面２b（上面）から表面２a（下面）に形成されたボンディングパッド２３に亘って非晶質のフィラメント２４が形成される。このフィラメント２４は、図４の（b）に示すように中心形成された細孔２４１と該細孔２４１の周囲に形成された非晶質層２４２とからなっている。なお、上述したフィラメント形成工程において形成される非晶質のフィラメント２４は、半導体ウエーハ２の入射面（上面）から下面に亘って形成することができるため、被加工物の厚みが厚くてもパルスレーザー光線を１回照射すればよいので、生産性が極めて良好となる。
上述したフィラメント形成工程を半導体ウエーハ２に形成された全てのボンディングパッド２３に対応するビアホールを形成すべき領域に実施する。この結果、半導体ウエーハ２には、ボンディングパッド２３に対応するビアホールを形成すべき領域に上記非晶質のフィラメント２４が形成される。
上述したフィラメント形成工程を実施したならば、フィラメント形成工程が実施された半導体ウエーハ２に形成されたフィラメント２４をエッチングするエッチング剤によってエッチングし、非晶質のフィラメント２４をエッチングすることにより、ビアホールを形成するエッチング工程を実施する。このエッチング工程は、図５の(a)に示すエッチング装置５によって実施する。図５の(a)に示すエッチング装置５は、被加工物を吸引保持するチャックテーブル５１と、該チャックテーブル５１に保持された被加工物にエッチング剤を供給するエッチング剤供給ノズル５２を具備している。このように構成されたエッチング装置５を用いて上記エッチング工程を実施するには、図５の(a)に示すようにエッチング装置５のチャックテーブル５１上にフィラメント形成工程が実施された半導体ウエーハ２の表面２aに貼着された保護テープ３側を載置する。そして、図示しない吸引手段を作動することにより、保護テープ３を介して半導体ウエーハ２をチャックテーブル５１上に保持する（ウエーハ保持工程）。従って、チャックテーブル５１に保持されたフィラメント形成工程が実施された半導体ウエーハ２は、裏面２bが上側となる。次に、チャックテーブル５１を例えば１０〜６０rpmの回転速度で回転しつつエッチング剤供給ノズル５２から光デバイスウエーハ２に形成されたフィラメント２４をエッチングするエッチング剤５０を供給する。なお、エッチング剤としては、半導体ウエーハ２がシリコン基板からなっている場合にはフッ酸、フッ酸＋硝酸を用いることができる。また、ウエーハがサファイア基板からなっている場合にはフッ酸、濃硫酸を用い、ウエーハがガラス基板からなっている場合にはフッ酸、水酸化カリウム（KOH）を用いることができる。
上述したようにフィラメント形成工程が実施された半導体ウエーハ２を保持したチャックテーブル５１を回転しつつエッチング剤供給ノズル５２からエッチング剤５０を供給すると、エッチング剤は非晶質のフィラメント２４に迅速に浸透してエッチングする。この結果、非晶質のフィラメント２４がエッチングされて除去され、図５の(b)に示すように半導体ウエーハ２には裏面２bからボンディングパッド２３に達する直径が３０μm程度のビアホール２５が形成される。
以上のように、上述したウエーハの加工方法においては、半導体ウエーハ２に形成された非晶質のフィラメント２４をエッチングすることによりボンディングパッド２３に達するビアホール２５が形成されるので、デブリが発生することがなく、デバイスの品質を低下させることがない。また、上述したエッチング工程においてはフィラメント２４をエッチングするエッチング剤（フッ酸、フッ酸＋硝酸）が用いられるので、金属で形成されたボンディングパッド２３はエッチングされないため、ボンディングパッドに穴が開くという問題が解消される。
なお、上記エッチング工程において半導体ウエーハ２の裏面２bにエッチング剤５０を供給すると、裏面２bもエッチングされるが、非晶質のフィラメント２４に比してエッチング速度が１／１０程度であるためエッチング量は僅かであり問題ない。
上述したエッチング工程を実施したならば、半導体ウエーハ２に形成されたボンディングパッド２３に達するビアホール２５に銅等の金属を埋設する。
以上、本発明を図示の実施形態に基づいて説明したが、本発明は実施形態のみに限定されるものではなく、本発明の趣旨の範囲で種々の変形は可能である。例えば、上述した実施形態においてはシリコン基板からなる半導体ウエーハ２にビアホールを形成する例を示したが、本発明はサファイア基板からなるウエーハやガラス基板からなるウエーハに適用しても上述した作用効果が得られる。
また、上述したエッチング工程においては、ウエットエッチングの例を示したが、SF6やC4F8を用いたプラズマエッチングを実施してもよい。
２：半導体ウエーハ
２１：分割予定ライン
２２：光デバイス
２４：フィラメント
２５：ビアホール
３：保護テープ
４：レーザー加工装置
４１：レーザー加工装置のチャックテーブル
４２：レーザー光線照射手段
４２２：集光器
５：エッチング装置
５１：エッチング装置のチャックテーブル
５２：エッチング剤供給ノズル

Claims (2)

  1. ウエーハにビアホールを形成するウエーハの加工方法であって、
    ウエーハに対して透過性を有する波長のパルスレーザー光線の集光点をビアホールを形成すべき領域の内部に位置付けて照射し、非晶質のフィラメントを形成するフィラメント形成工程と、
    非晶質のフィラメントをエッチングするエッチング剤によってウエーハに形成された非晶質のフィラメントをエッチングすることにより、ウエーハにビアホールを形成するエッチング工程と、を含み、
    該フィラメント形成工程では、中心に形成された細孔と該細孔の周囲に形成された非晶質とからなるフィラメントを形成することを特徴とするウエーハの加工方法。
  2. 該フィラメント形成工程において照射されるパルスレーザー光線を集光する集光レンズの開口数(NA)は、０．１〜０．３に設定されている、請求項１記載のウエーハの加工方法。
JP2013043219A 2013-03-05 2013-03-05 ウエーハの加工方法 Active JP6113529B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013043219A JP6113529B2 (ja) 2013-03-05 2013-03-05 ウエーハの加工方法
TW103104576A TWI608531B (zh) 2013-03-05 2014-02-12 Wafer processing method (2)
US14/188,896 US9305793B2 (en) 2013-03-05 2014-02-25 Wafer processing method
CN201410074894.9A CN104037123B (zh) 2013-03-05 2014-03-03 晶片的加工方法
KR1020140025657A KR102096675B1 (ko) 2013-03-05 2014-03-04 웨이퍼 가공 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013043219A JP6113529B2 (ja) 2013-03-05 2013-03-05 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2014170901A JP2014170901A (ja) 2014-09-18
JP6113529B2 true JP6113529B2 (ja) 2017-04-12

Family

ID=51467844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013043219A Active JP6113529B2 (ja) 2013-03-05 2013-03-05 ウエーハの加工方法

Country Status (5)

Country Link
US (1) US9305793B2 (ja)
JP (1) JP6113529B2 (ja)
KR (1) KR102096675B1 (ja)
CN (1) CN104037123B (ja)
TW (1) TWI608531B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6301203B2 (ja) * 2014-06-02 2018-03-28 株式会社ディスコ チップの製造方法
KR20210022773A (ko) * 2014-09-16 2021-03-03 엘피케이에프 레이저 앤드 일렉트로닉스 악티엔게젤샤프트 판 모양의 작업물 안으로 적어도 하나의 컷아웃부 또는 구멍을 도입하기 위한 방법
JP6466692B2 (ja) * 2014-11-05 2019-02-06 株式会社ディスコ ウエーハの加工方法
JP6495056B2 (ja) * 2015-03-06 2019-04-03 株式会社ディスコ 単結晶基板の加工方法
JP2016171214A (ja) 2015-03-12 2016-09-23 株式会社ディスコ 単結晶基板の加工方法
DE102016215473B4 (de) * 2015-09-10 2023-10-26 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP6549014B2 (ja) * 2015-10-13 2019-07-24 株式会社ディスコ 光デバイスウエーハの加工方法
JP6755705B2 (ja) * 2016-05-09 2020-09-16 株式会社ディスコ レーザー加工装置
WO2018071617A1 (en) * 2016-10-13 2018-04-19 Corning Incorporated Creation of holes and slots in glass substrates
JP6837905B2 (ja) * 2017-04-25 2021-03-03 株式会社ディスコ ウエーハの加工方法
JP6985060B2 (ja) 2017-08-17 2021-12-22 株式会社ディスコ ウエーハの加工方法
JP7407499B2 (ja) 2017-12-26 2024-01-04 株式会社ディスコ 凹部又は貫通孔の形成方法、電極の形成方法
JP2024048470A (ja) * 2022-09-28 2024-04-09 株式会社ディスコ 基板の加工方法及びチップの製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252647B1 (en) * 1990-11-15 2001-06-26 Nikon Corporation Projection exposure apparatus
US5486264A (en) * 1992-03-25 1996-01-23 The Trustees Of Columbia University Laser etching of semiconductors
JPH10305420A (ja) 1997-03-04 1998-11-17 Ngk Insulators Ltd 酸化物単結晶からなる母材の加工方法、機能性デバイスの製造方法
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP4659300B2 (ja) 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
JP2003163323A (ja) 2001-11-27 2003-06-06 Sony Corp 回路モジュール及びその製造方法
ES2285634T3 (es) 2002-03-12 2007-11-16 Hamamatsu Photonics K. K. Metodo para dividir un siustrato.
JP4158481B2 (ja) * 2002-10-21 2008-10-01 セイコーエプソン株式会社 レーザー加工方法およびその装置、並びにその装置を用いた穴あけ加工方法
JP4182841B2 (ja) * 2003-08-28 2008-11-19 セイコーエプソン株式会社 単結晶基板の加工方法
JP2007012878A (ja) 2005-06-30 2007-01-18 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2007067082A (ja) 2005-08-30 2007-03-15 Disco Abrasive Syst Ltd ウエーハの穿孔方法
JP2007142001A (ja) * 2005-11-16 2007-06-07 Denso Corp レーザ加工装置およびレーザ加工方法
JP4917361B2 (ja) 2006-06-13 2012-04-18 株式会社ディスコ ビアホールの加工方法
KR101506355B1 (ko) * 2007-05-25 2015-03-26 하마마츠 포토닉스 가부시키가이샤 절단용 가공방법
JP5117920B2 (ja) 2008-04-28 2013-01-16 株式会社ディスコ レーザー加工装置
JP5775265B2 (ja) * 2009-08-03 2015-09-09 浜松ホトニクス株式会社 レーザ加工方法及び半導体装置の製造方法
JP2011178642A (ja) * 2010-03-03 2011-09-15 Nippon Sheet Glass Co Ltd 貫通電極付きガラス板の製造方法および電子部品
JP5471692B2 (ja) * 2010-03-25 2014-04-16 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
KR101164418B1 (ko) * 2010-06-16 2012-07-12 한국과학기술원 펨토초 펄스 레이저의 비선형 초점이동을 통한 절단방법
KR102088722B1 (ko) * 2010-07-12 2020-03-17 로핀-시나르 테크놀로지스 엘엘씨 레이저 필라멘테이션에 의한 재료 가공 방법
JP2013251456A (ja) * 2012-06-01 2013-12-12 Denso Corp 半導体装置の製造方法および半導体装置
JP6062287B2 (ja) 2013-03-01 2017-01-18 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
KR102096675B1 (ko) 2020-04-02
US9305793B2 (en) 2016-04-05
KR20140109331A (ko) 2014-09-15
TWI608531B (zh) 2017-12-11
JP2014170901A (ja) 2014-09-18
CN104037123B (zh) 2018-11-27
CN104037123A (zh) 2014-09-10
US20140256150A1 (en) 2014-09-11
TW201442102A (zh) 2014-11-01

Similar Documents

Publication Publication Date Title
JP6113529B2 (ja) ウエーハの加工方法
JP6062287B2 (ja) ウエーハの加工方法
JP5443104B2 (ja) ウエーハの加工方法
JP6026222B2 (ja) ウエーハの加工方法
US20140213040A1 (en) Laser processing method
JP2005203541A (ja) ウエーハのレーザー加工方法
JP2006229021A (ja) ウエーハの分割方法
JP6147982B2 (ja) ウエーハの加工方法
JP2011161491A (ja) レーザー加工装置
JP2020050563A (ja) ダイヤモンド基板生成方法
JP4787091B2 (ja) ビアホールの加工方法
JP4977432B2 (ja) ヒ化ガリウムウエーハのレーザー加工方法
JP2016162809A (ja) ウエーハの加工方法
JP2019036643A (ja) ウエーハの加工方法
JP2014013807A (ja) ウエーハの加工方法
JP2006202933A (ja) ウエーハの分割方法
JP2015095497A (ja) ウエーハのレーザー加工方法
JP6438304B2 (ja) ウエーハの加工方法
JP2014011381A (ja) ウエーハの加工方法
JP2008068292A (ja) ビアホールの加工方法
JP5840875B2 (ja) 光デバイスウエーハの加工方法
JP2009277778A (ja) ウエーハの分割方法
JP2008010659A (ja) ビアホールの加工方法
JP2008155274A (ja) ウエーハの加工方法
JP2007194515A (ja) ウエーハの分割方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170315

R150 Certificate of patent or registration of utility model

Ref document number: 6113529

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250