[go: up one dir, main page]

JP6111398B2 - 表示装置および電子機器 - Google Patents

表示装置および電子機器 Download PDF

Info

Publication number
JP6111398B2
JP6111398B2 JP2011278266A JP2011278266A JP6111398B2 JP 6111398 B2 JP6111398 B2 JP 6111398B2 JP 2011278266 A JP2011278266 A JP 2011278266A JP 2011278266 A JP2011278266 A JP 2011278266A JP 6111398 B2 JP6111398 B2 JP 6111398B2
Authority
JP
Japan
Prior art keywords
film
insulating film
display device
region
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011278266A
Other languages
English (en)
Other versions
JP2013130615A5 (ja
JP2013130615A (ja
Inventor
成浩 諸沢
成浩 諸沢
俊明 荒井
俊明 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Priority to JP2011278266A priority Critical patent/JP6111398B2/ja
Priority to TW101146739A priority patent/TWI497725B/zh
Priority to CN201210555624.0A priority patent/CN103178057B/zh
Priority to US13/722,339 priority patent/US9698164B2/en
Publication of JP2013130615A publication Critical patent/JP2013130615A/ja
Publication of JP2013130615A5 publication Critical patent/JP2013130615A5/ja
Priority to US15/478,685 priority patent/US20170207254A1/en
Application granted granted Critical
Publication of JP6111398B2 publication Critical patent/JP6111398B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6704Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756Amorphous oxide semiconductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6757Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40Crystalline structures
    • H10D62/402Amorphous materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • H10D86/0221Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本開示は、酸化物半導体を用いた薄膜トランジスタを有する表示装置、およびこれを備えた電子機器に関する。
アクティブ駆動方式の液晶表示装置または有機EL表示装置では、薄膜トランジスタを駆動素子として用いると共に、映像を書き込むための信号電圧に対応する電荷を保持容量に保持させている。しかし、薄膜トランジスタのゲート電極とソース電極またはドレイン電極との交差領域に生じる寄生容量が大きくなると、信号電圧が変動してしまい、画質の劣化を引き起こす場合がある。
特に有機EL表示装置では、寄生容量が大きい場合には保持容量も大きくする必要があり、画素のレイアウトにおいて配線等の占める割合が大きくなる。その結果、配線間のショート等の確率が増加し、製造歩留まりが低下してしまう。
そこで、従来では、例えば酸化亜鉛(ZnO)または酸化インジウムガリウム亜鉛(IGZO)等の酸化物半導体をチャネルに用いた薄膜トランジスタについて、ゲート電極とソース電極またはドレイン電極との交差領域に形成される寄生容量を低減する試みがなされている。
例えば特許文献1および非特許文献1では、酸化物半導体薄膜層のチャネル領域上に、ゲート電極およびゲート絶縁膜を同一形状に形成したのち、酸化物半導体薄膜層のゲート電極およびゲート絶縁膜に覆われていない領域を低抵抗化してソース・ドレイン領域を形成するセルフアライン(自己整合)トップゲート薄膜トランジスタが記載されている。また、非特許文献2には、ゲート電極をマスクとした裏面露光により酸化物半導体膜にソース領域およびドレイン領域を形成するセルフアライン構造のボトムゲート薄膜トランジスタが記載されている。
特開2007−220817号公報
J.Park、外11名,"Self-aligned top-gate amorphous gallium indium zinc oxide thin film transistors ",Applied Physics Letters ,American Institute of Physics ,2008年,第93巻,053501 R. Hayashi、外6名,"Improved Amorphous In-Ga-Zn-O TFTs",SID 08 DIGEST,2008年,42.1,p.621−624
上記のような酸化物半導体を利用したトランジスタと共に基板上に設けられる保持容量素子において、所望の容量を保持して画質劣化を抑制することが望まれている。
本開示はかかる問題点に鑑みてなされたもので、その目的は、画質劣化を抑制することが可能な表示装置および電子機器を提供することにある。
本開示による表示装置は、基板に、酸化物半導体膜を共有するトランジスタおよび保持容量素子と、トランジスタにより駆動される表示素子と、高抵抗膜と、層間絶縁膜とを備え、酸化物半導体膜は、トランジスタのチャネル領域を有すると共に、チャネル領域以外の領域の表面から厚み方向の少なくとも一部に、チャネル領域よりも抵抗率の低い低抵抗領域を有し、高抵抗膜は、酸化物半導体膜の低抵抗領域側の表面に設けられると共に、金属酸化膜により構成され、層間絶縁膜は、低抵抗領域の側から、シリコン酸化膜,シリコン窒化膜およびシリコン酸窒化膜のうちの1種よりなる無機絶縁膜と、有機絶縁膜とを順に含む多層構造を有し、保持容量素子は、高抵抗膜およびその上方に形成された無機絶縁膜の積層構造を間にして、低抵抗領域を一方の電極、無機絶縁膜と有機絶縁膜との間に設けられた導電膜を他方の電極として有し、導電膜は、トランジスタから分離された選択的な領域に配置され、有機絶縁膜によって覆われているものである。
本開示の表示装置では、酸化物半導体膜のチャネル領域以外の領域の表面から厚み方向の少なくとも一部に、チャネル領域よりも抵抗率の低い低抵抗領域が設けられている。酸化物半導体膜の低抵抗領域側の表面に、金属酸化膜よりなる高抵抗膜が設けられている。層間絶縁膜は、低抵抗領域の側から、シリコン酸化膜,シリコン窒化膜およびシリコン酸窒化膜のうちの1種よりなる無機絶縁膜と、有機絶縁膜とを順に含む多層構造を有している。保持容量素子は、高抵抗膜および無機絶縁膜を間にして、低抵抗領域を一方の電極、無機絶縁膜と有機絶縁膜との間に設けられた導電膜を他方の電極として有している。これにより、保持容量素子において印加電圧に依存する容量変動が抑制され、所望の容量が保持される。
本開示の電子機器は、上記本開示の表示装置を備えたものである。
本開示の電子機器では、上記本開示の表示装置により表示動作がなされる。
本開示の表示装置、または本開示の電子機器によれば、酸化物半導体膜のチャネル領域以外の表面から厚み方向の少なくとも一部に、チャネル領域よりも抵抗率の低い低抵抗領域を設けている。酸化物半導体膜の低抵抗領域側の表面に、金属酸化膜よりなる高抵抗膜を設け、層間絶縁膜を、低抵抗領域の側から、シリコン酸化膜,シリコン窒化膜およびシリコン酸窒化膜のうちの1種よりなる無機絶縁膜と、有機絶縁膜とを順に含む多層構造とし、保持容量素子を、高抵抗膜および無機絶縁膜を間にして、低抵抗領域を一方の電極、無機絶縁膜と有機絶縁膜との間に設けられた導電膜を他方の電極として構成している。これにより、保持容量素子において、印加電圧に依存する容量変動を抑制し、所望の容量を保持することが可能となり、画質劣化を抑制することが可能となる。
本開示の第1の実施の形態に係る有機EL表示装置の構成を表す断面図である。 図1に示した保持容量素子を拡大して表す断面図である。 図1に示した有機EL表示装置の周辺回路を含む全体構成を表す図である。 図3に示した画素の回路構成を表す図である。 図1に示した有機EL表示装置の製造方法を工程順に表す断面図である。 図5に続く工程を表す断面図である。 図6に続く工程を表す断面図である。 図7に続く工程を表す断面図である。 従来の保持容量素子の構成を表す断面図である。 本開示の第2の実施の形態に係る有機EL表示装置の構成を表す断面図である。 変形例1に係る液晶表示装置の構成を表す断面図である。 変形例2に係る電子ペーパーの構成を表す断面図である。 上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。 上記実施の形態の表示装置の適用例1の外観を表す斜視図である。 適用例2の外観を表す斜視図である。 適用例3の外観を表す斜視図である。 (A)は適用例4の表側から見た外観を表す斜視図であり、(B)は裏側から見た外観を表す斜視図である。 適用例5の外観を表す斜視図である。 適用例6の外観を表す斜視図である。 (A)は適用例6の開いた状態の正面図、(B)はその側面図、(C)は閉じた状態の正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。
以下、本開示の実施の形態について図面を参照して詳細に説明する。尚、説明は以下の順序で行う。

1.第1の実施の形態(無機絶縁膜を間にして、酸化物半導体膜の低抵抗領域を一方の電極、無機絶縁膜と有機絶縁膜との間に設けられた導電膜を他方の電極として有する保持容量素子を備えた有機EL表示装置の例)
2.第2の実施の形態(保持容量素子の導電膜を透明導電材料により構成した例)
3.変形例1(液晶表示装置の例)
4.変形例2(電子ペーパー表示装置の例)
5.適用例(モジュール,電子機器の例)
(第1の実施の形態)
図1は、本開示の第1の実施の形態に係る表示装置(有機EL表示装置1A)の断面構造を表したものである。有機EL表示装置1Aは、例えばアクティブマトリクス駆動方式によって駆動される複数の画素(有機EL素子10A)を有している。ただし、図1には、一画素(サブピクセル)に対応する領域のみを示している。この有機EL表示装置1Aでは、駆動側基板10上に、例えば酸化物半導体膜11を共有するトランジスタ10Bおよび保持容量素子10Cが配設されており、これらの上層に有機EL素子10Aが設けられている。この有機EL表示装置1Aの発光方式は、いわゆるトップエミッション方式(上面発光方式)であってもよいし、ボトムエミッション方式(下面発光方式)であってもよい。以下、有機EL素子10A,トランジスタ10Bおよび保持容量素子10Cの具体的な構成について説明する。
(有機EL素子10A)
有機EL素子10Aでは、第1電極21上に、画素毎に開口を有する画素分離膜22が設けられており、この画素分離膜22の開口部分に、有機層23が形成されている。この有機層23上に、第2電極24が設けられている。有機EL素子10Aは、例えば保護層25によって封止されている。保護層25上には、熱硬化樹脂または紫外線硬化樹脂などの接着層26を間にして、封止用基板27が貼り合わせられている。
第1電極21は、例えばアノードとして機能するものであり、画素毎に設けられている。第1電極21は、ボトムエミッション方式の場合には、透明導電膜、例えば酸化インジウム錫(ITO),酸化インジウム亜鉛(IZO),インジウム亜鉛オキシド(InZnO)等のうちのいずれかよりなる単層膜またはそれらのうちの2種以上からなる積層膜により構成されている。この第1電極21は、トップエミッション方式の場合には、例えば、アルミニウム(Al),マグネシウム(Mg),カルシウム(Ca)およびナトリウム(Na)のうちの少なくとも1種からなる単体金属、またはこれらのうちの少なくとも1種を含む合金よりなる単層膜、あるいはそれらのうちの2種以上を積層した多層膜からなる。
画素分離膜22は、各画素の発光領域を区画分離するためのものであり、例えばポリイミド,アクリル樹脂またはノボラック系樹脂などの感光性樹脂により構成されている。
有機層23は、有機電界発光層(有機EL層)を含むものであり、駆動電流の印加によって発光を生じるものである。有機層23は、駆動側基板10の側から順に、例えば正孔注入層,正孔輸送層,有機EL層および電子輸送層(いずれも図示せず)等を積層したものである。有機EL層は、電界をかけることにより電子と正孔との再結合が起こり、光を発生するものである。この有機EL層の構成材料は、一般的な低分子または高分子有機材料であればよく、特に限定されない。また、例えば赤、緑、青の各色の発光層が画素毎に塗り分けられていてもよいし、白色発光層(例えば赤、緑、青の各色発光層を積層したもの)が基板全面にわたって設けられていてもよい。正孔注入層は、正孔注入効率を高めると共に、リークを防止するために設けられる。正孔輸送層は、有機EL層への正孔輸送効率を高めるためのものである。これらの有機EL層以外の層は必要に応じて設けられていればよい。
第2電極24は、例えばカソードとして機能するものであり、金属導電膜により構成されている。この第2電極24は、ボトムエミッション方式の場合には、反射性を有する金属膜、例えば、アルミニウム,マグネシウム,カルシウムおよびナトリウムのうちの少なくとも1種からなる単体金属、またはこれらのうちの少なくとも1種を含む合金よりなる単層膜、あるいはそれらのうちの2種以上を積層した多層膜からなる。あるいは、トップエミッション方式の場合には、ITOやIZOなどの透明導電膜が用いられる。この第2電極24は、第1電極21と絶縁された状態で有機層23上に形成され、各画素に共通して設けられている。
保護層25は、絶縁性材料または導電性材料のいずれにより構成されていてもよい。絶縁性材料としては、例えばアモルファスシリコン(a−Si),アモルファス炭化シリコン(a−SiC),アモルファス窒化シリコン(a−Si1−x Nx )、アモルファスカーボン(a−C)等が挙げられる。
駆動側基板10および封止用基板27は、例えば、石英、ガラス、シリコンまたはプラスチックなどの板材である。後述のスパッタ法において、駆動側基板10を加熱することなく酸化物半導体膜11を成膜するため、安価なプラスチックフィルムを用いることができる。プラスチック材料としては、例えばPET(ポリエチレンテレフタレート)、PEN(ポリエチレンナフタレート)などが挙げられる。この他にも、目的に応じて、ステンレス鋼(SUS)などの金属基板が用いられてもよい。但し、トップエミッション方式の場合、封止用基板27は、ガラスやプラスチックなどの透明基板により構成され、また図示しないカラーフィルタや遮光膜などを有していてもよい。ボトムエミッション方式の場合には、駆動側基板10が透明基板により構成される。
(トランジスタ10B)
トランジスタ10Bは、例えば後述の画素駆動回路50Aにおけるサンプリング用トランジスタTr1または駆動トランジスタTr2に相当するものであり、スタガ構造を有する(いわゆるトップゲート型の)薄膜トランジスタである。このトランジスタ10Bでは、駆動側基板10上に、酸化物半導体膜11が設けられている。この酸化物半導体膜11上の選択的な領域に、ゲート絶縁膜12を間にして、ゲート電極13が配設されている。これらの酸化物半導体膜11、ゲート絶縁膜12およびゲート電極13を覆って、高抵抗膜14および層間絶縁膜15が設けられている。層間絶縁膜15上には、ソース・ドレイン電極層16が設けられている。ソース・ドレイン電極層16は、高抵抗膜14および層間絶縁膜15に設けられたコンタクトホールH1を介して、酸化物半導体膜11の後述する低抵抗領域11Bに電気的に接続されている。
酸化物半導体膜11は、ゲート電圧の印加によりチャネルを形成するものであり、例えば、厚みが50nm程度であり、インジウム(In),ガリウム(Ga),亜鉛(Zn),シリコン(Si)およびスズ(Sn)のうちの少なくとも1種を含む酸化物半導体よりなる。このような酸化物半導体としては、例えば、非晶質のものには、酸化インジウムスズ亜鉛(ITZO),酸化インジウムガリウム亜鉛(IGZO,InGaZnO)が挙げられる。結晶質の酸化物半導体としては、酸化亜鉛(ZnO),酸化インジウム亜鉛(IZO),酸化インジウムガリウム(IGO),ITO,酸化インジウム(InO)等が挙げられる。
この酸化物半導体膜11では、ゲート電極13に対向する領域(ゲート電極13直下の領域)が、チャネル領域11Aとなっている。一方、酸化物半導体膜11のチャネル領域11A以外の領域の表面(上面)から厚み方向の一部は、チャネル領域11Aよりも低い電気抵抗率を有する低抵抗領域11Bとなっている。低抵抗領域11Bは、例えば、後述の製造工程において、アルミニウム等の金属を反応させることにより、酸化物半導体中に拡散させて低抵抗化されている。これにより、トランジスタ10Bは、いわゆるセルフアライン(自己整合)構造を有すると共に特性を安定させることが可能となっている。
酸化物半導体膜11および低抵抗領域11Bは、トランジスタ10Bと保持容量素子10Cとの両方に共通に設けられている。低抵抗領域11Bのうちチャネル領域11Aに隣接する領域は、トランジスタ10Bのソース・ドレイン領域となっている。また、後述するように、低抵抗領域11Bは、保持容量素子10Cの一方の電極となる領域を含んでいる。
ゲート絶縁膜12は、例えば、厚みが300nm程度であり、シリコン酸化膜(SiOx )、シリコン窒化膜(SiNx)、シリコン窒化酸化膜(SiON)および酸化アルミニウム膜(AlOx )のうちの1種よりなる単層膜、またはそれらのうちの2種以上よりなる積層膜である。これらのうり、シリコン酸化膜または酸化アルミニウム膜は、酸化物半導体を還元させにくいので好ましい。
ゲート電極13は、トランジスタ10Bに印加されるゲート電圧(Vg)によって酸化物半導体膜11中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。このゲート電極13は、例えばモリブデン(Mo),チタン(Ti),アルミニウム,銀,ネオジウム(Nd)および銅(Cu)のうちの1種からなる単体もしくは合金、もしくはこれらのうちの2種以上からなる積層膜である。具体的には、アルミニウムや銀などの低抵抗金属をモリブデンまたはチタンにより挟み込んだ積層構造や、アルミニウムとネオジウムとの合金(Al−Nd合金)が挙げられる。このゲート電極13は、あるいはITO等の透明導電膜から構成されていてもよい。ゲート電極13の厚みは、例えば10nm〜500nmである。
高抵抗膜14は、後述する製造工程において酸化物半導体膜11の低抵抗領域11Bに拡散される金属の供給源となる金属膜が、酸化膜となって残存したものである。高抵抗膜14は、例えば、厚みが20nm以下であり、酸化チタン,酸化アルミニウム,酸化インジウムまたは酸化スズ等により構成されている。このような高抵抗膜14は、外気に対して良好なバリア性を有しているため、上記のようなプロセス上の役割の他、トランジスタ10Bにおける酸化物半導体膜11の電気的特性を変化させる酸素や水分の影響を低減する機能をも有している。高抵抗膜14を設けることにより、トランジスタ10Bおよび保持容量素子10Cの電気特性を安定化させることが可能となり、層間絶縁膜15の効果をより高めることが可能となる。
層間絶縁膜15は、例えば、低抵抗領域11Bの側から、無機絶縁膜15Aと、有機絶縁膜15Bとをこの順に含む多層構造を有している。無機絶縁膜15Aは、例えば、厚みが200nm程度であり、シリコン酸化膜,シリコン窒化膜,シリコン酸窒化膜および酸化アルミニウム膜のうちの1種よりなる単層膜、またはそれらのうちの2種以上よりなる積層膜である。特に、シリコン窒化膜,シリコン酸窒化膜または酸化アルミニウム膜などのバリア性の高い膜やこれらの多層膜を用いることにより、酸化物半導体膜11への水分の混入や拡散を抑え、トランジスタ10Bの電気的特性や信頼性を高めることが可能となる。
無機絶縁膜15Aに含まれる水素濃度は、例えば、1×1020cm-3以下であることが好ましい。水素濃度がこれよりも高い場合には、酸化物半導体膜11への悪影響が生じるおそれがあるからである。
また、無機絶縁膜15Aは、スパッタ法により形成されたものであることが好ましい。スパッタ法により形成された無機絶縁膜15Aは、CVD法により形成されたものよりも水素濃度を低くすることが可能となり、酸化物半導体膜11への悪影響を抑えることが可能となるからである。
有機絶縁膜15Bは、例えば、厚みが2μm程度であり、アクリル樹脂,ポリイミドまたはシロキサン等の有機材料により構成されている。このような有機材料を用いることにより、有機絶縁膜15Bの厚みを容易に厚くすることが可能となり、後述する製造工程においてゲート電極13の加工後に形成される段差についても十分に絶縁することが可能となる。
ソース・ドレイン電極層16は、トランジスタ10Bのソース電極またはドレイン電極として機能するものである。このソース・ドレイン電極層16は、例えば、厚みが200nm程度であり、上記ゲート電極13において列挙したものと同様の金属または透明導電膜により構成されている。ソース・ドレイン電極層16は、例えば、アルミニウムまたは銅などの低抵抗金属により構成されていることが好ましく、このような低抵抗金属を、チタンまたはモリブデンよりなるバリア層により挟み込んでなる積層膜であることがより好ましい。このような積層膜を用いることにより、配線遅延の少ない駆動が可能となる。また、ソース・ドレイン電極層16は、ゲート電極12の直上の領域を回避して設けられていることが望ましい。ゲート電極12とソース・ドレイン電極層16との交差領域に寄生容量が形成されることを防ぐためである。
これらの層間絶縁膜15およびソース・ドレイン電極層16を覆って、平坦化膜17が設けられている。平坦化膜17は、例えばポリイミドまたはアクリル系樹脂よりなり、表示領域の全面にわたって設けられている。平坦化膜17には、トランジスタ10Bのソース・ドレイン電極層16と、有機EL素子10Aの第1電極21との電気的接続を確保するためのコンタクトホールH2が設けられている。第1電極21は、このコンタクトホールH2を埋め込むように、平坦化膜17上に配設されている。
(保持容量素子10C)
保持容量素子10Cは、例えば後述の画素駆動回路50Aにおいて、映像信号に対応する電荷を保持する容量素子である。図2は、この保持容量素子10Cの断面構造を拡大して表したものである。具体的には、保持容量素子10Cは、駆動側基板10側から順に、酸化物半導体膜11の低抵抗領域11B、高抵抗膜14、無機絶縁膜15Aおよび導電膜18を積層した構造を有し、高抵抗膜14および無機絶縁膜15Aを間にして、低抵抗領域11Bを一方の電極(下部電極)、導電膜18を他方の電極(上部電極)として構成されている。これにより、この有機EL表示装置1Aでは、画質劣化を抑制することが可能となっている。
酸化物半導体膜11の低抵抗領域11Bは、トランジスタ10Bにおいては上述したようにソース・ドレイン領域としての機能を有する一方、保持容量素子10Cにおいては一方の電極(下部電極)としての機能を有している。低抵抗領域11Bはほぼ金属と同等の低抵抗率となっているので、印加電圧によって容量が変動してしまうことが抑えられる。酸化物半導体膜11の低抵抗領域11Bは、トランジスタ10Bから延在して(一体的に)設けられている。
高抵抗膜14および無機絶縁膜15Aは、低抵抗領域11Bと導電膜18とに挟まれて容量を構成する部分であり、トランジスタ10Bから延在して(一体的に)設けられている。ここでは、保持容量素子10Cを、高抵抗膜14および無機絶縁膜15Aの一部を用いた積層構造として構成することにより、大きな容量を確保することが可能となっている。
導電膜18は、保持容量素子10Cの他方の電極(上部電極)となるものである。導電膜18は、無機絶縁膜15Aの低抵抗領域11Bとは反対側(無機絶縁膜15Aと有機絶縁膜15Bとの間)に設けられると共に、トランジスタ10Bから分離された選択的な領域に配置されている。導電膜18は、例えば、厚みが200nm程度であり、モリブデン(Mo),チタン(Ti)およびアルミニウム(Al)のうちの1種よりなる単層膜またはそれらのうちの2種以上を積層した積層膜により構成されている。
(周辺回路および画素回路の構成)
次に、上記のような有機EL表示装置1Aの周辺回路および画素回路の構成について説明する。図3は、有機EL表示装置1Aの周辺回路を含む全体構成を表したものである。駆動側基板10上の表示領域50には、有機EL素子10Aを含む複数の画素PXLCがマトリクス状に配置されている。表示領域50の周辺には、信号線駆動回路としての水平セレクタ(HSEL)51と、走査線駆動回路としてのライトスキャナ(WSCN)52と、電源線駆動回路としての電源スキャナ(DSCN)53とが設けられている。
表示領域50において、列方向には複数(整数n個)の信号線DTL1〜DTLnが配置され、行方向には、複数(整数m個)の走査線WSL1〜WSLmおよび電源線DSL1〜DSLmがそれぞれ配置されている。また、各信号線DTLと各走査線WSLとの交差点に、各画素PXLC(R、G、Bに対応する画素のいずれか1つ)が設けられている。各信号線DTLは水平セレクタ51に接続され、この水平セレクタ51から各信号線DTLへ映像信号が供給されるようになっている。各走査線WSLはライトスキャナ52に接続され、このライトスキャナ52から各走査線WSLへ走査信号(選択パルス)が供給されるようになっている。各電源線DSLは電源スキャナ53に接続され、この電源スキャナ53から各電源線DSLへ電源信号(制御パルス)が供給されるようになっている。
図4は、画素PXLCにおける具体的な回路構成例を表したものである。各画素PXLCは、有機EL素子10Aを含む画素回路50Aを有している。この画素回路50Aは、サンプリング用トランジスタTr1および駆動用トランジスタTr2と、保持容量素子10Cと、有機EL素子10Aとを有するアクティブ型の駆動回路である。なお、サンプリング用トランジスタTr1(または駆動用トランジスタTr2)が、上記実施の形態等のトランジスタ10Bに相当する。
サンプリング用トランジスタTr1は、そのゲートが対応する走査線WSLに接続され、そのソースおよびドレインのうちの一方が対応する信号線DTLに接続され、他方が駆動用トランジスタTr2のゲートに接続されている。駆動用トランジスタTr2は、そのドレインが対応する電源線DSLに接続され、ソースが有機EL素子10Aのアノードに接続されている。また、この有機EL素子10Aのカソードは、接地配線5Hに接続されている。なお、この接地配線5Hは、全ての画素PXLCに対して共通に配線されている。保持容量素子10Cは、駆動用トランジスタTr2のソースとゲートとの間に配置されている。
サンプリング用トランジスタTr1は、走査線WSLから供給される走査信号(選択パルス)に応じて導通することにより、信号線DTLから供給される映像信号の信号電位をサンプリングし、保持容量素子10Cに保持するものである。駆動用トランジスタTr2は、所定の第1電位(図示せず)に設定された電源線DSLから電流の供給を受け、保持容量素子10Cに保持された信号電位に応じて、駆動電流を有機EL素子10Aへ供給するものである。有機EL素子10Aは、この駆動用トランジスタTr2から供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
このような回路構成では、走査線WSLから供給される走査信号(選択パルス)に応じてサンプリング用トランジスタTr1が導通することにより、信号線DTLから供給された映像信号の信号電位がサンプリングされ、保持容量素子10Cに保持される。また、上記第1電位に設定された電源線DSLから駆動用トランジスタTr2へ電流が供給され、保持容量素子10Cに保持された信号電位に応じて、駆動電流が有機EL素子10A(赤色、緑色および青色の各有機EL素子)へ供給される。そして、各有機EL素子10Aは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。これにより、表示装置において、映像信号に基づく映像表示がなされる。
この有機EL表示装置1Aは、例えば次のようにして製造することができる。
(トランジスタ10Bおよび保持容量素子10Cを形成する工程)
まず、図5(A)に示したように、駆動側基板10に、上述した材料よりなる酸化物半導体膜11を成膜する。具体的には、駆動側基板10の全面にわたって、例えばスパッタリング法により、酸化物半導体材料膜(図示せず)を成膜する。この際、ターゲットとしては、成膜対象の酸化物半導体と同一組成のセラミックを用いる。また、酸化物半導体中のキャリア濃度は、スパッタリングの際の酸素分圧に大きく依存するので、所望のトランジスタ特性が得られるように酸素分圧を制御する。次いで、例えばフォトリソグラフィおよびエッチングにより、成膜した酸化物半導体材料膜を所定の形状にパターニングする。その際、リン酸と硝酸と酢酸との混合液を用いたウェットエッチングにより加工することが好ましい。リン酸、硝酸および酢酸の混合液は、下地との選択比を十分に大きくすることが可能であり、比較的容易に加工が可能となる。
続いて、図5(B)に示したように、駆動側基板10の全面にわたって、例えばシリコン酸化膜よりなる絶縁膜12Aを、例えばプラズマCVD(Chemical Vapor Deposition ;化学気相成長)法により成膜する。シリコン酸化膜はプラズマCVD法のほか、反応性スパッタリング法により形成することも可能である。また、酸化アルミニウム膜を成膜する場合には、これらの反応性スパッタリング法,CVD法に加え、原子層成膜法を用いることも可能である。
そののち、同じく図5(B)に示したように、絶縁膜12Aの全面に、例えばスパッタリング法により、例えばモリブデンまたはチタンとアルミニウムの積層膜よりなる導電膜13Aを成膜する。
導電膜13Aを形成したのち、図5(C)に示したように、この導電膜13Aを、例えばフォトリソグラフィおよびエッチングによりパターニングし、酸化物半導体膜11上の選択的な領域にゲート電極13を形成する。
続いて、同じく図5(C)に示したように、形成したゲート電極13をマスクとして絶縁膜12Aをエッチングする。この際、酸化物半導体膜11をZnO,IZO,IGO等の結晶性材料により構成した場合には、フッ酸等を用いて非常に大きなエッチング選択比を維持するようにすると、容易に加工することが可能となる。これにより、ゲート絶縁膜12がゲート電極13と略同一形状にパターニングされる。
続いて、図6(A)に示したように、駆動側基板10上の全面に渡って、例えばスパッタリング法により、例えばチタン,アルミニウムまたはインジウム等の酸素と比較的低温で反応する金属よりなる金属膜14Aを、例えば5nm以上10nm以下の厚みで成膜する。
この後、図6(B)に示したように、例えば300℃程度の温度で熱処理を行うことにより、金属膜14Aが酸化され、これによって金属酸化膜からなる高抵抗膜14が形成される。この際、酸化物半導体膜11のチャネル領域11A以外の領域には、低抵抗領域11B(ソース・ドレイン領域を含む)が形成される。この金属膜14Aの酸化反応には、酸化物半導体に含まれる酸素の一部が利用されるため、金属膜14Aの酸化の進行に伴って、酸化物半導体膜11では、その金属膜14Aと接する表面(上面)側から酸素濃度が低下していく。一方、金属膜14Aから、アルミニウム等の金属が酸化物半導体膜11中に拡散する。この金属元素がドーパントとして機能し、金属膜14Aと接する酸化物半導体膜11の上面側の領域が低抵抗化される。これにより、チャネル領域11Aよりも電気抵抗の低い低抵抗領域11Bが形成される。
なお、金属膜14Aの熱処理としては、例えば300℃程度の温度でアニールすることが好ましい。その際、酸素等を含む酸化性のガス雰囲気でアニールを行うことで、低抵抗領域11Bの酸素濃度が低くなりすぎるのを抑え、酸化物半導体膜11に十分な酸素を供給することが可能となる。よって、後工程で行うアニール工程を削減することが可能となり、工程の簡略化が可能となる。
あるいは、次のようにして高抵抗膜14を形成してもよい。例えば、図6(A)に示した工程において、駆動側基板10の温度を200℃程度の比較的高い温度に保持して、金属膜14Aを成膜するようにしてもよい。これにより、図6(B)に示した熱処理を行わずに、酸化物半導体膜11の所定の領域を低抵抗化することが可能である。この場合には、酸化物半導体膜11のキャリア濃度をトランジスタとして必要なレベルに低減することが可能である。
また、この金属膜14Aは、例えば10nm以下の厚みで成膜することが好ましい。金属膜14Aの厚みを10nm以下とすれば、熱処理によって金属膜14Aを完全に酸化させる(高抵抗膜14を形成する)ことができるからである。なお、金属膜14Aが完全に酸化されていない場合には、この未酸化の金属膜14Aをエッチングにより除去する工程が必要となる。金属膜14Aは、ゲート電極13A上などにも成膜されるため、十分に酸化されていないとリーク電流を生じさせる場合があるためである。金属膜14Aが完全に酸化され、高抵抗膜14が形成された場合には、そのような除去工程が不要であり、製造工程の簡略化が可能となる。つまり、エッチングによる除去工程を行わなくとも、リーク電流の発生を防止できる。なお、金属膜14Aを10nm以下の厚みで成膜した場合、熱処理後の高抵抗膜14の厚みは、20nm以下程度となる。
更に、金属膜14Aを酸化させる方法としては、上記のような熱処理のほか、水蒸気雰囲気での酸化、またはプラズマ酸化などの方法により酸化を促進させることも可能である。特にプラズマ酸化の場合、次のような利点がある。即ち、高抵抗膜14の形成後、層間絶縁膜15をプラズマCVD法により形成するが、金属膜14Aに対してプラズマ酸化処理を施した後、続けて(連続的に)、層間絶縁膜15を成膜可能である。このため、特に工程を増やす必要がないという利点がある。プラズマ酸化では、例えば、駆動側基板10の温度を200℃〜400℃程度にして、酸素および二窒化酸素の混合ガス等の酸素を含むガス雰囲気中でプラズマを発生させて処理することが望ましい。これにより、上述したような外気に対して良好なバリア性を有する高抵抗膜14を形成することができるからである。
加えて、酸化物半導体膜11の所定の領域を低抵抗化させる手法としては、上記のような金属膜14Aと酸化物半導体膜11との反応による手法の他にも、プラズマ処理によって低抵抗化する手法、プラズマCVD法によりシリコン窒化膜を成膜し、このシリコン窒化膜からの水素拡散等により低抵抗化させる手法などを用いてもよい。
次に、図7(A)に示したように、高抵抗膜14上の全面にわたって、例えばプラズマCVD法,スパッタリング法あるいは原子層成膜法により、上述した材料よりなる無機絶縁膜15Aを形成する。
特にスパッタリング法を用いることが好ましい。スパッタリング法により形成したシリコン酸化膜,シリコン窒化膜,シリコン酸窒化膜または酸化アルミニウム膜等には、プラズマCVD法を用いて形成した膜と異なり、膜中に含まれる水素を大きく低減することが可能である。このため無機絶縁膜15Aの形成後にアニール処理を行っても、酸化物半導体膜11中に水素が拡散することにより酸化物半導体膜11中のキャリア濃度が多くなることを防ぐことが可能となる。また、シリコン窒化膜や酸化アルミニウム膜はバリア性が高いために、外部からの水分等の不純物が酸化物半導体中に拡散することを防ぐことが可能となるので、デバイスの信頼性を高めることが可能となる。
スパッタリング法を用いて無機絶縁膜15Aを形成する場合には、シリコンやアルミニウム等の導電性のターゲットを用いたDCまたはAC電源による反応性スパッタリング法により形成することが望ましい。これらの方法を用いることで比較的高速に無機絶縁膜15Aを成膜することが可能となる。
この後、図7(B)に示したように、無機絶縁膜15Aの上に、保持容量素子10Cの他方の電極となる導電膜18を形成する。導電膜18は、例えば、モリブデン(Mo)等の金属膜をスパッタリング法により例えば200nm程度の厚みで成膜したのち、フォトリソグラフィーとエッチングにより所望の形状に成形することにより形成する。
続いて、図8に示したように、無機絶縁膜15Aおよび導電膜18の上に、上述した材料よりなる有機絶縁膜15Bを形成する。有機絶縁膜15Bは、例えばスピンコート法やスリットコート法を用いて塗布することで、容易に2μm程度の厚みで形成することが可能である。そののち、露光、現像工程を行うことで、有機絶縁膜15Bの所定の箇所にコンタクトホールH1を開けることが可能である。
この後、図1に示したように、例えばフォトリソグラフィおよびエッチングにより、酸化物半導体膜11の低抵抗領域11Aに対向する領域の一部において層間絶縁膜15および高抵抗膜14を貫通するコンタクトホールH1を形成する。
続いて、同じく図1に示したように、層間絶縁膜15の上に、例えばスパッタリング法により、上述した材料等よりなるソース・ドレイン電極層16となる導電膜(図示せず)を形成し、この導電膜によりコンタクトホールH1を埋め込む。そののち、この導電膜を例えばフォトリソグラフィおよびエッチングにより所定の形状にパターニングする。これにより、層間絶縁膜15上にソース・ドレイン電極層16が形成されると共に、ソース・ドレイン電極層16がコンタクトホールH1を介して酸化物半導体膜11の低抵抗領域11Bに電気的に接続される。以上により、駆動側基板10上に、トランジスタ10Bおよび保持容量素子10Cを形成する。
この後、層間絶縁膜15およびソース・ドレイン電極層16を覆うように、上述した材料よりなる平坦化膜17を、例えばスピンコート法やスリットコート法により成膜し、ソース・ドレイン電極層16に対向する領域の一部にコンタクトホールH2を形成する。
(有機EL素子10Aを形成する工程)
続いて、この平坦化膜17上に、有機EL素子10Aを形成する。具体的には、平坦化膜17上に、そのコンタクトホールH2を埋め込むように、上述した材料よりなる第1電極21を例えばスパッタリング法により成膜した後、フォトリソグラフィおよびエッチングによりパターニングする。この後、第1電極21上に開口を有する画素分離膜22を形成した後、有機層23を例えば真空蒸着法により成膜する。続いて、有機層23上に、上述した材料よりなる第2電極24を例えばスパッタリング法により形成する。次いで、この第2電極24上に保護層25を例えばCVD法により成膜した後、この保護層25上に、接着層26を用いて封止用基板27を貼り合わせる。以上により、図1に示した有機EL表示装置1Aを完成する。
この有機EL表示装置1Aでは、例えばR,G,Bのいずれかに対応する各画素に、各色の映像信号に応じた駆動電流が印加されると、第1電極21および第2電極24を通じて、有機層23に電子および正孔が注入される。これらの電子および正孔は、有機層23に含まれる有機EL層においてそれぞれ再結合され、発光を生じる。このようにして、有機EL表示装置1Aでは、例えばR,G,Bのフルカラーの映像表示がなされる。
この有機EL表示装置1Aでは、上記のような映像表示動作の際に、保持容量素子10Cの一端に、映像信号に対応する電位が印加されることにより、保持容量素子10Cには、映像信号に対応する電荷が蓄積される。ここでは、保持容量素子10Cが、酸化物半導体膜11の低抵抗領域11Bと導電膜18との間に高抵抗膜14および無機絶縁膜15Aを挟み込んだ積層構造を有している。よって、保持容量素子10Cへ供給される電圧は、低抵抗領域11Bと導電膜18との間において保持され、印加電圧による容量の変動が緩和される。
これに対して従来では、図9に示したように、酸化物半導体膜111上に、ゲート絶縁膜を利用した絶縁膜112を介して、ゲート電極を利用した導電膜113が設けられており、この積層構造によって容量が形成されている。このような従来の保持容量素子110Cでは、本実施の形態と同様に比較的大きな容量を確保することができるが、酸化物半導体膜111と導電膜113間に印加される電圧によって、容量が変動しやすくなっていた。容量変動が生じると、画素回路の駆動条件によっては十分な容量を用いることができないことから、画質劣化を引き起こすことがあった。
このように本実施の形態では、保持容量素子10Cを、高抵抗膜14および無機絶縁膜15Aを間にして、低抵抗領域11Bを一方の電極、無機絶縁膜15Aと有機絶縁膜15Bとの間に設けられた導電膜18を他方の電極として構成している。これにより、保持容量素子10Cにおいて、印加電圧に依存する容量変動を抑制し、所望の容量を保持することができるようになる。よって、画質劣化を抑制することが可能となる。
また、これにより、アクティブ駆動方式のディスプレイにおいて高品質な画像を表示することが可能となり、大画面化、高精細化、ハイフレームレート化に対応することが可能になる。更に、容量を比較的大きく確保可能であるため、画素レイアウトにおいても、配線の占有割合を低減でき、欠陥の少ない高歩留まりのパネルを製造することが可能となる。
(第2の実施の形態)
図10は、本開示の第2の実施の形態に係る表示装置(有機EL表示装置1B)の断面構成を表したものである。この有機EL表示装置1Bは、保持容量素子10Cの上部電極を構成する導電膜18を透明導電材料により構成することにより、保持容量素子10Cを透明化するようにしたものである。これにより、本実施の形態では、可視光に対して透過率が高く、上面および下面の両方に発光する透明ディスプレイを構成することが可能となる。このような透明ディスプレイは、表示装置の背後が透けて見え、画像が宙に浮いたように表示され、意匠性が極めて高いという利点を有しており、自動販売機や冷蔵庫など、広告用・業務用ディスプレイへの応用が可能となる。
導電膜18を構成する透明導電材料としては、例えば、ITO,IZO,ZnOまたはTIO等の、可視光に対して透過率の高い金属が挙げられる。
このことを除いては、本実施の形態の有機EL表示装置1Bは、上記第1の実施の形態と同様の構成、作用および効果を有し、第1の実施の形態と同様にして製造することができる。
(変形例1)
図11は、本開示の変形例1に係る表示装置(液晶表示装置2)の断面構成を表したものである。液晶表示装置2は、表示素子として、有機EL素子ではなく液晶表示素子30Aを有している。すなわち、液晶表示装置2では、駆動側基板10上に、トランジスタ10Bおよび保持容量素子10Cが配設されており、これらの上層に液晶表示素子30Aを有している。このことを除いては、本変形例の液晶表示装置2は、上記第1または第2の実施の形態と同様の構成、作用および効果を有している。よって、上記第1または第2実施の形態に対応する構成要素については、同一の符号を付して説明する。
駆動側基板10およびトランジスタ10Bは、第1の実施の形態と同様に構成されている。保持容量素子10Cは、第1または第2の実施の形態と同様に構成されている。
液晶表示素子30Aは、例えば、画素電極31と対向電極32との間に液晶層33を封止したものであり、画素電極31および対向電極32の液晶層33側の各面には、配向膜34A,34Bが形成されている。画素電極31は、画素毎に配設されており、例えばトランジスタ10Bのソース・ドレイン電極層16に電気的に接続されている。対向電極32は、対向基板35上に複数の画素に共通の電極として設けられ、例えばコモン電位に保持されている。液晶層33は、例えばVA(Vertical Alignment:垂直配向)モード,TN(Twisted Nematic)モードあるいはIPS(In Plane Switching)モード等により駆動される液晶により構成されている。
また、駆動側基板10の下方には、バックライト36が備えられており、駆動側基板10のバックライト36側および対向基板35上には、偏光板37A,37Bが貼り合わせられている。
バックライト36は、液晶層33へ向けて光を照射する光源であり、例えばLED(Light Emitting Diode)やCCFL(Cold Cathode Fluorescent Lamp )等を複数含むもの
である。このバックライト36は、図示しないバックライト駆動部によって、点灯状態および消灯状態が制御されるようになっている。
偏光板37A,37B(偏光子,検光子)は、例えば互いにクロスニコルの状態で配置されており、これにより、例えばバックライト36からの照明光を電圧無印加状態(オフ状態)では遮断、電圧印加状態(オン状態)では透過させるようになっている。
この液晶表示装置2では、上記第1および第2の実施の形態の有機EL表示装置1A,1Bと同様に、保持容量素子10Cが、高抵抗膜14および無機絶縁膜15Aを間にして、低抵抗領域11Bを一方の電極、無機絶縁膜15Aと有機絶縁膜15Bとの間に設けられた導電膜18を他方の電極として構成されている。これにより、本変形例においても、保持容量素子10Cにおいて、比較的大きな容量が確保されると共に、その電圧依存性が緩和される。すなわち、本開示の表示装置は、上述のような有機EL表示装置1A,1Bに限らず、液晶表示装置2にも適用可能である。
(変形例2)
図12は、本開示の変形例2に係る表示装置(電子ペーパー表示装置3)の断面構成を表したものである。電子ペーパー表示装置3は、表示素子として、有機EL素子ではなく電気泳動型表示素子40Aを有している。すなわち、電子ペーパー表示装置3では、駆動側基板10上に、トランジスタ10Bおよび保持容量素子10Cが配設されており、これらの上層に電気泳動型表示素子40Aを有している。このことを除いては、本変形例2の電子ペーパー表示装置3は、上記第1または第2の実施の形態と同様の構成、作用および効果を有している。よって、上記第1または第2実施の形態に対応する構成要素については、同一の符号を付して説明する。
駆動側基板10およびトランジスタ10Bは、第1の実施の形態と同様に構成されている。保持容量素子10Cは、第1または第2の実施の形態と同様に構成されている。
電気泳動型表示素子40Aは、例えば、画素電極41と共通電極42との間に電気泳動型表示体よりなる表示層43を封止したものである。画素電極41は、画素毎に配設されており、例えばトランジスタ10Bのソース・ドレイン電極層16に電気的に接続されている。共通電極42は、対向基板44上に複数の画素に共通の電極として設けられている。
この電子ペーパー表示装置3では、上記第1および第2の実施の形態の有機EL表示装置1A,1Bと同様に、保持容量素子10Cが、高抵抗膜14および無機絶縁膜15Aを間にして、低抵抗領域11Bを一方の電極、無機絶縁膜15Aと有機絶縁膜15Bとの間に設けられた導電膜18を他方の電極として構成されている。これにより、本変形例においても、保持容量素子10Cにおいて、比較的大きな容量が確保されると共に、その電圧依存性が緩和される。即ち、本開示の表示装置は、上述のような有機EL表示装置1A,1Bに限らず、電子ペーパー表示装置3にも適用可能である。
(適用例)
以下、上記のような表示装置(有機EL表示装置1A,1B、液晶表示装置2、電子ペーパー表示装置)の電子機器への適用例について説明する。電子機器としては、例えばテレビジョン装置,デジタルカメラ,ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラ等が挙げられる。言い換えると、上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
(モジュール)
上記表示装置は、例えば図13に示したようなモジュールとして、後述の適用例1〜7などの種々の電子機器に組み込まれる。このモジュールは、例えば、駆動側基板10の一辺に、封止用基板27または対向基板35,44から露出した領域61を設け、この露出した領域61に、水平セレクタ51、ライトスキャナ52および電源スキャナ53の配線を延長して外部接続端子(図示せず)を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)62が設けられていてもよい。
(適用例1)
図14(A)および図14(B)はそれぞれ、上記実施の形態の表示装置が適用される電子ブックの外観を表したものである。この電子ブックは、例えば、表示部210および非表示部220を有しており、この表示部210が上記実施の形態の表示装置により構成されている。
(適用例2)
図15は、上記実施の形態の表示装置が適用されるスマートフォンの外観を表したものである。このスマートフォンは、例えば、表示部230および非表示部240を有しており、この表示部230が上記実施の形態の表示装置により構成されている。
(適用例3)
図16は、上記実施の形態の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態の表示装置により構成されている。
(適用例4)
図17は、上記実施の形態の表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、この表示部420が上記実施の形態の表示装置により構成されている。
(適用例5)
図18は、上記実施の形態の表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、この表示部530が上記実施の形態の表示装置により構成されている。
(適用例6)
図19は、上記実施の形態の表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有している。そして、この表示部640が上記実施の形態の表示装置により構成されている。
(適用例7)
図20は、上記実施の形態の表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そして、これらのうちのディスプレイ740またはサブディスプレイ750が、上記実施の形態の表示装置により構成されている。
以上、実施の形態を挙げて本開示を説明したが、本開示はこれらの実施の形態に限定されず、種々の変形が可能である。例えば、上記実施の形態では、高抵抗膜14を設けた構造を例に挙げて説明したが、この高抵抗膜14は、低抵抗領域11Bを形成したのちに除去することも可能である。ただし、上述のように、高抵抗膜14を設けた場合の方が、トランジスタ10Bおよび保持容量素子10Cの電気特性を安定的に保持することができるため望ましい。
また、上記実施の形態では、酸化物半導体膜11における所定の領域を低抵抗化させるための手法として、金属膜14Aと酸化物半導体膜11との反応による手法を用いたが、この他にも、プラズマ処理によって低抵抗化する手法、プラズマCVD法によりシリコン窒化膜を成膜し、このシリコン窒化膜からの水素拡散等により低抵抗化させる手法などを用いてもよい。
更に、上記実施の形態では、低抵抗領域11Bが、酸化物半導体膜11のチャネル領域11A以外の領域の表面(上面)から厚み方向の一部に設けられている場合について説明したが、低抵抗領域11Bは、酸化物半導体膜11の表面(上面)から厚み方向の全部に設けられていることも可能である。
加えて、例えば、上記実施の形態では、層間絶縁膜15が、低抵抗領域11B側から無機絶縁膜15Aと有機絶縁膜15Bとを有している場合について説明したが、層間絶縁膜15は、低抵抗領域11Bに最も近い層として無機絶縁膜15Aを含む多層構造であればよく、その積層構成は特に限定されない。
更にまた、例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
加えてまた、上記実施の形態では、有機EL素子10A,液晶表示素子30A,電気泳動型表示素子40A,トランジスタ10Bおよび保持容量素子10Cの構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。
更にまた、本開示は、有機EL表示装置,液晶表示装置および電子ペーパーのほか、無機エレクトロルミネッセンス素子などの他の表示素子を用いた表示装置にも適用可能である。
加えてまた、例えば、上記実施の形態において表示装置の構成を具体的に挙げて説明したが、全ての構成要素を備える必要はなく、また、他の構成要素を更に備えていてもよい。
なお、本技術は以下のような構成を取ることも可能である。
(1)
基板に、酸化物半導体膜を共有するトランジスタおよび保持容量素子と、前記トランジスタにより駆動される表示素子と、前記トランジスタおよび保持容量素子と前記表示素子との間に設けられた層間絶縁膜とを備え、
前記酸化物半導体膜は、前記トランジスタのチャネル領域を有すると共に、前記チャネル領域以外の領域の表面から厚み方向の少なくとも一部に、前記チャネル領域よりも抵抗率の低い低抵抗領域を有し、
前記層間絶縁膜は、前記低抵抗領域に最も近い層として無機絶縁膜を含む多層構造を有し、
前記保持容量素子は、前記無機絶縁膜を間にして、前記低抵抗領域を一方の電極、前記無機絶縁膜の反対側に設けられた導電膜を他方の電極として有する
表示装置。
(2)
前記トランジスタは、前記基板上に前記酸化物半導体膜を有し、前記酸化物半導体膜の前記チャネル領域上にゲート絶縁膜およびゲート電極が設けられ、前記酸化物半導体膜の前記低抵抗領域にソース・ドレイン電極が接続されている
前記(1)記載の表示装置。
(3)
前記無機絶縁膜は、シリコン酸化膜,シリコン窒化膜およびシリコン酸窒化膜の少なくとも1種により構成されている
前記(2)記載の表示装置。
(4)
前記無機絶縁膜に含まれる水素濃度は、1×1020cm-3以下である
前記(3)記載の表示装置。
(5)
前記保持容量素子の導電膜は、透明導電材料により構成されている
前記(1)ないし(4)のいずれか1項に記載の表示装置。
(6)
前記表示素子として有機電界発光素子を有する
前記(1)ないし(5)のいずれか1項に記載の表示装置。
(7)
前記表示素子として液晶表示素子を有する
前記(1)ないし(5)のいずれか1項に記載の表示装置。
(8)
前記表示素子として電気泳動型表示素子を有する
前記(1)ないし(5)のいずれか1項に記載の表示装置。
(9)
表示装置を備え、
前記表示装置は、
基板に、酸化物半導体膜を共有するトランジスタおよび保持容量素子と、前記トランジスタにより駆動される表示素子と、前記トランジスタおよび保持容量素子と前記表示素子との間に設けられた層間絶縁膜とを備え、
前記酸化物半導体膜は、前記トランジスタのチャネル領域を有すると共に、前記チャネル領域以外の領域の表面から厚み方向の少なくとも一部に、前記チャネル領域よりも抵抗率の低い低抵抗領域を有し、
前記層間絶縁膜は、前記低抵抗領域に最も近い層として無機絶縁膜を含む多層構造を有し、
前記保持容量素子は、前記無機絶縁膜を間にして、前記低抵抗領域を一方の電極、前記無機絶縁膜の反対側に設けられた導電膜を他方の電極として有する
電子機器。
1A,1B…有機EL表示装置、2…液晶表示装置、3…電子ペーパー表示装置、10A…有機EL素子、10B…トランジスタ、10C…保持容量素子、10…駆動側基板、11…酸化物半導体膜、11A…チャネル領域、11B…低抵抗領域、12…ゲート絶縁膜、13…ゲート電極、14…高抵抗膜、15…層間絶縁膜、16…ソース・ドレイン電極層、17…平坦化膜、18…導電膜、21…第1電極、22…画素分離膜、23…有機層、24…第2電極、25…保護層、26…接着層、27…封止用基板、30A…液晶表示素子、31…画素電極、32…対向電極、33…液晶層、34A,34B…配向膜、36……バックライト、37A,37B…偏光板、40A…電気泳動型表示素子、41…画素電極、42…共通電極、43…表示層、44…対向基板。

Claims (10)

  1. 基板に、酸化物半導体膜を共有するトランジスタおよび保持容量素子と、前記トランジスタにより駆動される表示素子と、高抵抗膜と、層間絶縁膜とを備え、
    前記酸化物半導体膜は、前記トランジスタのチャネル領域を有すると共に、前記チャネル領域以外の領域の表面から厚み方向の少なくとも一部に、前記チャネル領域よりも抵抗率の低い低抵抗領域を有し、
    前記高抵抗膜は、前記酸化物半導体膜の前記低抵抗領域側の表面に設けられると共に、金属酸化膜により構成され、
    前記層間絶縁膜は、前記低抵抗領域の側から、シリコン酸化膜,シリコン窒化膜およびシリコン酸窒化膜のうちの1種よりなる無機絶縁膜と、有機絶縁膜とを順に含む多層構造を有し、
    前記保持容量素子は、前記高抵抗膜およびその上方に形成された前記無機絶縁膜の積層構造を間にして、前記低抵抗領域を一方の電極、前記無機絶縁膜と前記有機絶縁膜との間に設けられた導電膜を他方の電極として有し、
    前記導電膜は、前記トランジスタから分離された選択的な領域に配置され、前記有機絶縁膜によって覆われている
    表示装置。
  2. 前記トランジスタは、前記基板上に前記酸化物半導体膜を有し、前記酸化物半導体膜の前記チャネル領域上にゲート絶縁膜およびゲート電極が設けられ、前記酸化物半導体膜の前記低抵抗領域にソース・ドレイン電極が接続されている
    請求項1記載の表示装置。
  3. 前記低抵抗領域は、酸化物半導体中への金属の拡散により前記チャネル領域よりも抵抗率が低く、
    前記高抵抗膜は、前記低抵抗領域に拡散された金属の酸化膜により構成されている
    請求項1記載の表示装置。
  4. 前記高抵抗膜は、酸化チタン,酸化アルミニウム,酸化インジウムおよび酸化スズのうちの1種により構成されている
    請求項1記載の表示装置。
  5. 前記無機絶縁膜に含まれる水素濃度は、1×1020cm-3以下である
    請求項1記載の表示装置。
  6. 前記保持容量素子の導電膜は、透明導電材料により構成されている
    請求項1ないし5のいずれか1項に記載の表示装置。
  7. 前記表示素子として有機電界発光素子を有する
    請求項1ないし6のいずれか1項に記載の表示装置。
  8. 前記表示素子として液晶表示素子を有する
    請求項1ないし6のいずれか1項に記載の表示装置。
  9. 前記表示素子として電気泳動型表示素子を有する
    請求項1ないし6のいずれか1項に記載の表示装置。
  10. 表示装置を備え、
    前記表示装置は、
    基板に、酸化物半導体膜を共有するトランジスタおよび保持容量素子と、前記トランジスタにより駆動される表示素子と、高抵抗膜と、層間絶縁膜とを備え、
    前記酸化物半導体膜は、前記トランジスタのチャネル領域を有すると共に、前記チャネル領域以外の領域の表面から厚み方向の少なくとも一部に、前記チャネル領域よりも抵抗率の低い低抵抗領域を有し、
    前記高抵抗膜は、前記酸化物半導体膜の前記低抵抗領域側の表面に設けられると共に、金属酸化膜により構成され、
    前記層間絶縁膜は、前記低抵抗領域の側から、シリコン酸化膜,シリコン窒化膜およびシリコン酸窒化膜のうちの1種よりなる無機絶縁膜と、有機絶縁膜とを順に含む多層構造を有し、
    前記保持容量素子は、前記高抵抗膜およびその上方に形成された前記無機絶縁膜の積層構造を間にして、前記低抵抗領域を一方の電極、前記無機絶縁膜と前記有機絶縁膜との間に設けられた導電膜を他方の電極として有し、
    前記導電膜は、前記トランジスタから分離された選択的な領域に配置され、前記有機絶縁膜によって覆われている
    電子機器。
JP2011278266A 2011-12-20 2011-12-20 表示装置および電子機器 Active JP6111398B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011278266A JP6111398B2 (ja) 2011-12-20 2011-12-20 表示装置および電子機器
TW101146739A TWI497725B (zh) 2011-12-20 2012-12-11 顯示器及電子單元
CN201210555624.0A CN103178057B (zh) 2011-12-20 2012-12-19 显示器及电子单元
US13/722,339 US9698164B2 (en) 2011-12-20 2012-12-20 Display and electronic unit
US15/478,685 US20170207254A1 (en) 2011-12-20 2017-04-04 Display and electronic unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011278266A JP6111398B2 (ja) 2011-12-20 2011-12-20 表示装置および電子機器

Publications (3)

Publication Number Publication Date
JP2013130615A JP2013130615A (ja) 2013-07-04
JP2013130615A5 JP2013130615A5 (ja) 2014-12-18
JP6111398B2 true JP6111398B2 (ja) 2017-04-12

Family

ID=48609211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011278266A Active JP6111398B2 (ja) 2011-12-20 2011-12-20 表示装置および電子機器

Country Status (4)

Country Link
US (2) US9698164B2 (ja)
JP (1) JP6111398B2 (ja)
CN (1) CN103178057B (ja)
TW (1) TWI497725B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101460868B1 (ko) * 2009-07-10 2014-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9818763B2 (en) 2013-07-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US10008513B2 (en) * 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102110226B1 (ko) * 2013-09-11 2020-05-14 삼성디스플레이 주식회사 표시패널 및 그 제조방법
TWI653755B (zh) 2013-09-12 2019-03-11 日商新力股份有限公司 顯示裝置、其製造方法及電子機器
JP6625796B2 (ja) * 2013-10-25 2019-12-25 株式会社半導体エネルギー研究所 表示装置
JP6506545B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
WO2015132694A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
JP6333377B2 (ja) * 2014-07-16 2018-05-30 株式会社Joled トランジスタ、表示装置および電子機器
US9384985B2 (en) * 2014-07-18 2016-07-05 United Microelectronics Corp. Semiconductor structure including silicon and oxygen-containing metal layer and process thereof
JP6500196B2 (ja) * 2014-10-10 2019-04-17 株式会社Joled 表示装置および電子機器
JP2016100585A (ja) * 2014-11-26 2016-05-30 株式会社Joled 半導体装置およびその製造方法、ならびに表示装置および電子機器
JP6801969B2 (ja) * 2015-03-03 2020-12-16 株式会社半導体エネルギー研究所 半導体装置、表示装置、および電子機器
JP6577224B2 (ja) * 2015-04-23 2019-09-18 株式会社ジャパンディスプレイ 表示装置
KR102367245B1 (ko) * 2015-07-21 2022-02-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP2017117594A (ja) * 2015-12-22 2017-06-29 株式会社ジャパンディスプレイ 有機el表示装置
JP6539873B2 (ja) 2016-03-16 2019-07-10 株式会社Joled 薄膜トランジスタ、及び薄膜トランジスタを備えた表示装置
KR20170119801A (ko) * 2016-04-19 2017-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US20180182294A1 (en) * 2016-12-22 2018-06-28 Intel Corporation Low power dissipation pixel for display
US10909933B2 (en) 2016-12-22 2021-02-02 Intel Corporation Digital driver for displays
US10330993B2 (en) * 2016-12-23 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Display device
DE112018001295B4 (de) 2017-03-13 2025-12-04 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
US11315961B2 (en) 2017-03-17 2022-04-26 Ricoh Company, Ltd. Field-effect transistor, method for producing same, display element, display device, and system
KR102696580B1 (ko) * 2017-05-19 2024-08-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 및 반도체 장치의 제작 방법
CN107248516B (zh) * 2017-07-21 2020-04-03 上海天马微电子有限公司 阵列基板、阵列基板的制造方法、显示面板和显示装置
JP6993809B2 (ja) * 2017-08-04 2022-01-14 キヤノン株式会社 表示装置およびその製造方法ならびに電子機器
CN110224003B (zh) * 2018-03-01 2023-06-09 天马日本株式会社 显示装置
CN208738252U (zh) * 2018-09-07 2019-04-12 北京京东方技术开发有限公司 像素结构以及阵列基板
JP2023005744A (ja) * 2021-06-29 2023-01-18 大日本印刷株式会社 測定システム、表示端末、撮影端末、サーバ、測定方法、測定プログラム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3602279B2 (ja) * 1996-11-04 2004-12-15 株式会社半導体エネルギー研究所 アクティブマトリクス型表示回路およびその作製方法
TWI360702B (en) * 2003-03-07 2012-03-21 Semiconductor Energy Lab Liquid crystal display device and method for manuf
JP4954447B2 (ja) * 2003-03-07 2012-06-13 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
US20120126376A1 (en) * 2008-09-30 2012-05-24 Tokyo Electron Limited Silicon dioxide film and process for production thereof, computer-readable storage medium, and plasma cvd device
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011027664A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101779349B1 (ko) * 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
TWI657580B (zh) * 2011-01-26 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9478668B2 (en) * 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
TW201322341A (zh) * 2011-11-21 2013-06-01 Ind Tech Res Inst 半導體元件以及其製造方法

Also Published As

Publication number Publication date
TWI497725B (zh) 2015-08-21
TW201332119A (zh) 2013-08-01
CN103178057B (zh) 2017-08-22
US20170207254A1 (en) 2017-07-20
US20130153893A1 (en) 2013-06-20
JP2013130615A (ja) 2013-07-04
US9698164B2 (en) 2017-07-04
CN103178057A (zh) 2013-06-26

Similar Documents

Publication Publication Date Title
JP6111398B2 (ja) 表示装置および電子機器
JP6019329B2 (ja) 表示装置および電子機器
JP5766481B2 (ja) 表示装置および電子機器
JP6111458B2 (ja) 半導体装置、表示装置および電子機器
JP2015108731A (ja) 半導体装置およびその製造方法、並びに表示装置および電子機器
JP2014093433A (ja) 半導体装置、表示装置および電子機器
JP6142136B2 (ja) トランジスタの製造方法、表示装置の製造方法および電子機器の製造方法
US20150179681A1 (en) Semiconductor device, method of manufacturing the same, display unit, and electronic apparatus
JP2016100585A (ja) 半導体装置およびその製造方法、ならびに表示装置および電子機器
JP6019331B2 (ja) トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法
JP2013207015A (ja) 半導体装置、表示装置および電子機器
JP2013207193A (ja) 半導体装置およびその製造方法、並びに表示装置および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141029

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141029

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161028

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170206

R150 Certificate of patent or registration of utility model

Ref document number: 6111398

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350