[go: up one dir, main page]

JP6107085B2 - 酸化物半導体薄膜および薄膜トランジスタ - Google Patents

酸化物半導体薄膜および薄膜トランジスタ Download PDF

Info

Publication number
JP6107085B2
JP6107085B2 JP2012256866A JP2012256866A JP6107085B2 JP 6107085 B2 JP6107085 B2 JP 6107085B2 JP 2012256866 A JP2012256866 A JP 2012256866A JP 2012256866 A JP2012256866 A JP 2012256866A JP 6107085 B2 JP6107085 B2 JP 6107085B2
Authority
JP
Japan
Prior art keywords
thin film
oxide semiconductor
semiconductor thin
oxide
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012256866A
Other languages
English (en)
Other versions
JP2014107303A5 (ja
JP2014107303A (ja
Inventor
中山　徳行
徳行 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012256866A priority Critical patent/JP6107085B2/ja
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to US14/646,869 priority patent/US9368639B2/en
Priority to KR1020157012834A priority patent/KR20150088793A/ko
Priority to CN201380060993.5A priority patent/CN104798205B/zh
Priority to PCT/JP2013/081445 priority patent/WO2014080996A1/ja
Priority to TW102142591A priority patent/TWI594433B/zh
Publication of JP2014107303A publication Critical patent/JP2014107303A/ja
Publication of JP2014107303A5 publication Critical patent/JP2014107303A5/ja
Application granted granted Critical
Publication of JP6107085B2 publication Critical patent/JP6107085B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、酸化物半導体薄膜、および、これを用いた薄膜トランジスタに関する。
薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）は、電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）の１種である。ＴＦＴは、基本構成として、ゲート端子、ソース端子、およびドレイン端子を備えた３端子素子であり、基板上に成膜した半導体薄膜を、電子またはホールが移動するチャネル層として用い、ゲート端子に電圧を印加して、チャネル層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有するアクテイブ素子である。
現在、ＴＦＴのチャネル層として、多結晶シリコン膜やアモルファスシリコン膜が広く使用されている。特に、アモルファスシリコン膜は、大面積の第１０世代ガラス基板への均一成膜が可能であることから、液晶パネル用ＴＦＴのチャネル層として広く利用されている。しかしながら、キャリアである電子の移動度（キャリア移動度）が１ｃｍ2／Ｖｓｅｃ以下と低いため、高精細パネル用ＴＦＴへの適用が困難になりつつある。すなわち、液晶の高精細化に伴い、ＴＦＴの高速駆動が要求されており、このようなＴＦＴの高速駆動を実現するためには、アモルファスシリコン膜のキャリア移動度である１ｃｍ2／Ｖｓｅｃよりも高いキャリア移動度を示す半導体薄膜をチャネル層に用いる必要がある。
これに対して、多結晶シリコン膜は、１００ｃｍ2／Ｖｓｅｃ程度の高いキャリア移動度を示すことから、高精細パネル用ＴＦＴ向けのチャネル層材料として十分な特性を有している。しかしながら、多結晶シリコン膜は、結晶粒界でキャリア移動度が低下するため、基板の面内均一性に乏しく、ＴＦＴの特性にばらつきが生じるという問題がある。また、多結晶シリコン膜の製造工程では、３００℃以下の比較的低温でアモルファスシリコン膜を形成した後、この膜をアニール処理工程によって結晶化させている。このアニール処理工程は、エキシマレーザアニールなどを適用する特殊なものであるため、高いランニングコストが必要とされる。加えて、対応できるガラス基板の大きさも第５世代程度にとどまっていることから、コストの低減に限界があり、製品展開も限られたものとなっている。
このように、ＴＦＴのチャネル層の材料として、現在、アモルファスシリコン膜と多結晶シリコン膜の優れた特性を兼ね備え、かつ、低コストで得られる材料が要求されている。これに対して、特開２０１０−２１９５３８号公報では、気相成膜法で成膜され、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）および酸素（Ｏ）から構成される透明アモルファス酸化物薄膜（ａ−ＩＧＺＯ膜）であって、該酸化物の組成は、結晶化したときの組成がＩｎＧａＯ3（ＺｎＯ）m（ｍは６未満の自然数）であり、不純物イオンを添加することなしに、キャリア移動度が１ｃｍ2／Ｖｓｅｃより高く、かつ、キャリア濃度が１０16／ｃｍ3以下である、透明半絶縁性アモルファス酸化物薄膜、ならびに、この透明半絶縁性アモルファス酸化物薄膜をチャネル層とした薄膜トランジスタが提案されている。
しかしながら、特開２０１０−２１９５３８号公報で提案された、スパッタリング法、パルスレーザ蒸着法のいずれかの気相成膜法で成膜されるａ−ＩＧＺＯ膜は、おおむね１ｃｍ2／Ｖｓｅｃ〜１０ｃｍ2／Ｖｓｅｃの範囲の比較的高いキャリア移動度を示すものの、アモルファス酸化物薄膜が本来酸素欠損を生成しやすいことと、熱など外的因子に対してキャリアである電子の振る舞いが必ずしも安定でないことに起因して、ＴＦＴなどのデバイスの動作がしばしば不安定になることが問題となっている。
さらには、アモルファス膜に特有である、可視光照射下でＴＦＴ素子に負バイアスを連続的に印加すると、しきい電圧が負側にシフトする現象（光負バイアス劣化現象）の発生が、液晶などのディスプレイ用途では深刻な問題となることが指摘されている。
一方、特開２００８−１９２７２１号公報には、高温のプロセスを要することなく高分子基材への素子作製が可能であり、かつ、低コストで高性能、高信頼性を達成することができる薄膜トランジスタを得ることを目的として、チャネル層に、スズ（Ｓｎ）、チタン（Ｔｉ）、タングステン（Ｗ）のいずれかをドープした酸化インジウム膜や、ＷとＺｎおよび／またはＳｎとをドープした酸化インジウム膜を適用することが提案されている。特開２００８−１９２７２１号公報によれば、この技術によって得られる酸化インジウム膜をチャネル層に適用することで、ＴＦＴ素子のキャリア移動度を５ｃｍ2／Ｖｓｅｃ以上とすることが可能になるとされている。
また、特開２０１０−２５１６０４号公報には、同様に、Ｓｎ、Ｔｉ、ＷおよびＺｎの１種または２種以上をドープした酸化インジウムの焼結体をターゲットとして、無加熱のスパッタリング成膜法で形成した後、１５０℃〜３００℃で、１０分〜１２０分の熱処理を行う技術が記載されている。この技術によれば、高い移動度とアモルファス性を兼備するという特徴を維持したまま、比較的容易な制御により安定的な特性を有する酸化インジウム膜を得ることができ、さらには、この酸化インジウム膜をチャネル層として使用することで、安定的な特性を有するＴＦＴ素子を得ることが可能になるとされている。
しかしながら、これらの文献に記載の方法により得られる酸化インジウム膜は、いずれもアモルファス膜であるため、これらの文献に記載の方法では、酸素欠損を生成しやすく、熱など外的因子に対して安定でないという問題や、アモルファス膜に特有の光負バイアス劣化現象の発生という問題を、根本的に解決することはできない。また、高精細パネル用ＴＦＴ向けのチャネル層材料として使用を考慮した場合、より高いキャリア移動度の達成が望まれている。
特開２０１０−２１９５３８号公報 特開２００８−１９２７２１号公報 特開２０１０−２５１６０４号公報
本発明は、酸化物半導体薄膜としての酸化物アモルファス薄膜が有する問題を解消するため、比較的高いキャリア移動度を有し、薄膜トランジスタ（ＴＦＴ）のチャネル層材料として好適な酸化物半導体薄膜を，酸化物結晶質薄膜により提供することを目的としている。
本発明者らは、酸化物半導体薄膜に適用可能な酸化物アモルファス薄膜の代替材料について鋭意検討を行った。具体的には、スパッタリング法によって得られる、インジウムとチタンの酸化物に対して、アニール処理を施すことにより、結晶質の酸化物半導体薄膜を形成する実験を重ねた。その際、結晶化した酸化物半導体薄膜が高いキャリア移動度を発現する条件、すなわち、酸化物半導体薄膜としてのインジウムとチタンの酸化物の組成、膜厚、および、結晶化させる条件などについて、詳細に検討を行った。
その結果、本発明者らは、インジウムとチタンの酸化物を主成分とする酸化物半導体薄膜における、チタン含有量を所定の範囲に規制し、かつ、このような組成の非晶質膜に対して所定条件のアニール処理を施すことで、ビックスバイト型構造のＩｎ2Ｏ3相のみによって構成される結晶質の薄膜とすることにより、１ｃｍ2／Ｖｓｅｃ以上という高いキャリア移動度、１×１０19ｃｍ-3以下という低いキャリア濃度を示し、薄膜トランジスタ（ＴＦＴ）のチャネル層材料として好適な酸化物半導体薄膜を得ることができるとの知見を得て、本発明を完成するに至ったものである。
すなわち、本発明の酸化物半導体薄膜は、インジウムとチタンを含有する酸化物からなり、チタン含有量が、Ｔｉ／Ｉｎ原子数比で０．００５〜０．１２であり、結晶質で、ビックスバイト型構造のＩｎ2Ｏ3相によってのみ構成されており、かつ、キャリア濃度が１×１０19ｃｍ-3以下で、キャリア移動度が１ｃｍ2／Ｖｓｅｃ以上であることを特徴とする。
このような特性を具備する本発明の酸化物半導体薄膜は、インジウムとチタンを含有する酸化物からなり、チタン含有量が、Ｔｉ／Ｉｎ原子数比で０．００５〜０．１２である非晶質の酸化物半導体薄膜に対して、２５０℃以上の加熱温度、および、１分〜１２０分の処理時間で、アニール処理を施すことにより、結晶質で、ビックスバイト型構造のＩｎ2Ｏ3相によってのみ構成されており、かつ、キャリア濃度が１×１０19ｃｍ-3以下で、キャリア移動度が１ｃｍ2／Ｖｓｅｃ以上である、酸化物半導体薄膜を得る工程により、製造することが可能である。
前記チタン含有量は、Ｔｉ／Ｉｎ原子数比で０．０１〜０．０６であることが好ましい。
前記キャリア移動度は３ｃｍ2／Ｖｓｅｃ以上であることが好ましく、前記キャリア濃度は５×１０17ｃｍ-3以下で、かつ、前記キャリア移動度が５ｃｍ2／Ｖｓｅｃ以上であることがより好ましい。
前記酸化物半導体薄膜の膜厚は１５ｎｍ〜２００ｎｍであることが好ましく、４０ｎｍ〜１００ｎｍであることがより好ましい。
前記酸化インジウム相の結晶粒径は、１０ｎｍ以上であることが好ましい。
また、本発明の薄膜トランジスタは、ソース電極、ドレイン電極、ゲート電極、チャネル層およびゲート絶縁膜を備える薄膜トランジスタであって、前記チャネル層が、本発明の酸化物半導体薄膜により構成されていることを特徴とする。
本発明の酸化物半導体薄膜は、酸化物結晶質薄膜であるため、１ｃｍ2／Ｖｓｅｃを超える高いキャリア移動度を有しながら、酸素欠損を生成しやすい、熱など外的因子に対して安定でない、および、光負バイアス劣化現象が発生するといった問題が生じることがない。
さらに、本発明の酸化物半導体薄膜は、所定の組成の酸化物アモルファス薄膜を、たとえばアニール炉を用いた４００℃以下の温度のアニール処理によって、ビックスバイト型構造のＩｎ2Ｏ3相によってのみ構成される、高い結晶性を有する酸化物結晶質薄膜を得ることができる。
したがって、本発明の酸化物半導体薄膜をチャネル層材料として用いることにより、ＴＦＴの特性向上を低コストで実現することができるため、本発明は、工業的にきわめて有用である。
図１は、本発明のＴＦＴ素子の概略断面図である。 図２は、実施例５の酸化物半導体薄膜をＸ線回折測定した結果を示す図である。 図３は、アニール処理における加熱温度と、得られる酸化物半導体膜の結晶化の関係を示した図である。
以下、本発明の酸化物半導体薄膜、および、この酸化物半導体薄膜をチャネル層材料として用いた薄膜トランジスタ（ＴＦＴ）について、詳細に説明する。
１．酸化物半導体薄膜
（ａ）組成
本発明のインジウム（Ｉｎ）とチタン（Ｔｉ）を含有する酸化物からなる結晶質の酸化物半導体薄膜では、Ｔｉ含有量を、Ｔｉ／Ｉｎ原子数比で０．００５〜０．１２に制御することにより、キャリア濃度が１×１０19ｃｍ-3以下で、かつ、キャリア移動度が１ｃｍ2／Ｖｓｅｃ以上を示し、さらには３ｃｍ2／Ｖｓｅｃ以上という良好なキャリア特性を達成している。ＴＦＴのチャネル層としては、さらに低いキャリア濃度を示すことが好ましいが、本発明の酸化物半導体膜では、たとえば、Ｔｉ含有量を、Ｔｉ／Ｉｎ原子数比で０．０１〜０．０６の範囲に制御することにより、５×１０17ｃｍ-3以下のキャリア濃度を達成することができる。
他の添加元素を含有しないＩｎのみの酸化物からなる結晶質の酸化物半導体薄膜のキャリア源は、主に酸素欠損であるが、酸化親和性の高いＴｉを添加することによって、その生成を抑制することが可能となる。その一方で、結晶質の酸化物半導体薄膜中のＴｉは４価のイオンとなり、ドナーとして振る舞うため、キャリア源にもなり得る。
これらのことから、本発明者らは、キャリア源としてキャリア濃度を必要以上に高めることなく、酸素欠損の発生を抑制する作用が支配的になるＴｉの組成を検討したところ、Ｔｉ含有量を、Ｔｉ／Ｉｎ原子数比で０．００５〜０．１２、好ましくは０．０１〜０．０６の範囲に制御することが必要であるとの知見が得られた。すなわち、Ｔｉ含有量がＴｉ／Ｉｎ原子数比で０．００５未満では、Ｔｉの酸素親和性によるキャリア源の発生を抑制する効果が十分に得られず、また、０．１２を超えると、キャリア源としてのＴｉの作用が支配的となるため、いずれの場合も、キャリア源の発生を抑制することができないため、酸化物半導体膜のキャリア濃度が１×１０19ｃｍ-3を超えてしまう。
また、Ｔｉは、いわゆるイオン化不純物散乱中心として振る舞うため、キャリアの散乱の原因となり、キャリア移動度を低下させる。この原理にしたがって、Ｔｉ含有量がＴｉ／Ｉｎ原子数比で０．１２を超えると、キャリアの散乱が著しくなり、キャリア移動度が１ｃｍ2／Ｖｓｅｃ以下となってしまう。一方、Ｔｉ含有量を、Ｔｉ／Ｉｎ原子数比で０．０１〜０．０６の範囲に制御することにより、キャリア移動度を安定的に５ｃｍ2／Ｖｓｅｃ以上とすることが可能となる。
なお、本発明の酸化物半導体薄膜は、不可避的不純物を除き、ＩｎとＴｉからなる酸化物によって形成されるほか、ＩｎとＴｉを主成分とし、不可避的不純物以外の公知の添加元素（Ｍ）を、適宜含有する酸化物によっても構成することができる。この場合、ＩｎとＴｉ以外の添加元素（Ｍ）の含有量は、Ｍ／Ｉｎ原子数比で０．００２５以下、好ましくは０．００１以下とする。
（ｂ）結晶構造
本発明の酸化物半導体薄膜は、結晶質であって、実質的にビックスバイト型構造の酸化インジウム（Ｉｎ2Ｏ3）相のみによって構成されており、この構造以外の結晶相を実質的に含まないことを特徴とする。ビックスバイト型構造のＩｎ2Ｏ3相では、ＩｎとＯからなるＩｎＯ6八面体構造が形成されている。隣り合うＩｎＯ6八面体構造が稜共有しているため、Ｉｎ−Ｉｎ間の距離が短くなり、キャリアとなる電子の軌道の重なりが大きくなり、キャリア移動度が向上する。
ビックスバイト型構造以外のＩｎ2Ｏ3相以外の結晶相を含まないことが好ましいが、酸化物半導体薄膜の特性（キャリア濃度およびキャリア移動度）が本発明の範囲に含まれる限り、Ｉｎ2Ｏ3相以外の結晶相を実質的に含まず、ビックスバイト型構造のＩｎ2Ｏ3相によってのみ構成される薄膜であると評価することができ、このような薄膜も本発明に含まれるものとする。ただし、ビックスバイト型構造以外の結晶相であっても、ＩｎＯ6八面体構造が稜共有する結晶構造を有する限り、そのような結晶相の存在については制限されることはない。
（ｃ）結晶粒径
本発明の酸化物半導体薄膜において、酸化物半導体薄膜を構成する結晶粒の大きさ、すなわち、結晶粒径は１０ｎｍ以上であることが好ましく、２０ｎｍ以上であることがより好ましく、５０ｎｍ以上であることが特に好ましい。結晶粒径が１０ｎｍ以上の結晶粒によって構成されることにより、結晶粒界におけるキャリアの散乱が少なくなるため、キャリア移動度を安定的に１ｃｍ2／Ｖｓｅｃ以上とすることが可能となる。
（ｄ）膜厚
本発明の酸化物半導体薄膜の膜厚は、好ましくは１５ｎｍ〜２００ｎｍ、より好ましくは３０ｎｍ〜１５０ｎｍ、さらに好ましくは４０ｎｍ〜１００ｎｍの範囲に制御される。
一般に、酸化物以外の材料により構成される半導体薄膜は、ガラス基板に形成されることが多い。すなわち、非晶質の基板上に、結晶質の基板が形成されることになる。したがって、本発明の酸化物半導体薄膜において、膜厚が１５ｎｍ未満の場合には、Ｔｉの添加量にもよるが、基板の影響によって４００℃程度の高温でアニール処理を施した場合でも、前駆体である酸化物アモルファス薄膜が結晶化しない場合がある。また、この酸化物アモルファス薄膜が結晶化したとしても、得られる結晶膜において十分な結晶性が得られない。このため、高いキャリア移動度が得られないこととなる。さらに、膜厚が１５ｎｍ未満の場合、得られる結晶膜における結晶粒径を１０ｎｍ以上とすることが困難となる。
基板が非晶質であることによる酸化物半導体薄膜の結晶性への影響は、酸化物半導体薄膜の膜厚を３０ｎｍ以上とすることにより軽減されるが、４０ｎｍ以上とすることにより、安定的にその影響を排除することが可能となる。ただし、コスト面を考慮すると、膜厚を２００ｎｍ以下とすることが好ましく、１５０ｎｍ以下とすることがより好ましく、１００ｎｍ以下とすることがさらに好ましい。なお、膜厚を１００ｎｍ近傍に制御することにより、酸化物半導体薄膜が、ガラス基板に形成された場合、光学的な干渉によって、青色光の透過率の向上が期待できる。したがって、本発明の酸化物半導体薄膜を、透明ＴＦＴへ適用する場合には、膜厚を１００ｎｍ近傍に調整することが好ましい。
（特性）
上述のように本発明の酸化物半導体薄膜は、インジウムとチタンを含有する酸化物からなり、結晶質で、ビックスバイト型構造のＩｎ2Ｏ3相によってのみ構成されている。このため、本発明の酸化物半導体薄膜を適用したＴＦＴは、熱などの外的因子に対して高い安定性を有しており、かつ、光負バイアス劣化現象が発生し難い。
また、本発明の酸化物半導体膜では、該酸化物半導体中のＴｉの含有量を、所定の範囲内に制御することにより、キャリア濃度が１×１０19ｃｍ-3以下であって、キャリア移動度が１ｃｍ2／Ｖｓｅｃ以上となるように規制されている。キャリア濃度およびキャリア移動度をこのような範囲に規制することにより、透明導電膜よりも２桁〜４桁も低いキャリア濃度が要求されるチャネル層の材料として適用可能になるとともに、その高いキャリア移動度により、ＴＦＴの高い画素制御性能の確保が可能となる。
キャリア濃度が１×１０19ｃｍ-3を超えると、ＴＦＴのチャネル層の材料として適用することが困難となる。なお、ｏｎ／ｏｆｆ比の高いＴＦＴを実現するためにはチャネル層のキャリア濃度を、好ましくは５×１０17ｃｍ-3以下に規制する必要があるが、本発明の酸化物半導体薄膜は、このような低いキャリア濃度を実現することができる。
一方、キャリア移動度が１ｃｍ2／Ｖｓｅｃ未満では、ＴＦＴの高い画素制御性能を確保することが困難となる。特に、高精細液晶パネル用ＴＦＴへの適用を考慮すれば、キャリア移動度を、好ましくは３ｃｍ2／Ｖｓｅｃ以上、より好ましくは５ｃｍ2／Ｖｓｅｃ以上とすることが必要とされるが、本発明の酸化物半導体薄膜は、このような高いキャリア移動度を実現することができる。
本発明の酸化物半導体薄膜は、ウェットエッチングあるいはドライエッチングによって、ＴＦＴなどの用途で必要な微細加工をすることができる。最初に非晶質膜を形成し、その後、結晶化温度以上で熱処理して酸化物半導体薄膜を結晶化させる方法の場合、非晶質膜の形成後に弱酸を用いたウェットエッチングによる加工を施すことができる。弱酸であれば概ね使用できるが、蓚酸を主成分とする弱酸が好ましい。たとえば、関東化学株式会社製の透明導電膜エッチング液（ＩＴＯ−０６Ｎ）などを使用することができる。ドライエッチングの場合は、結晶化後の酸化物半導体薄膜や成膜時に直接基板に成膜された結晶質の酸化物半導体薄膜に対しても、適切なエッチングガスを用いて加工することができる。
２．酸化物半導体薄膜の製造方法
（成膜工程）
本発明の酸化物半導体薄膜は、酸化物焼結体のターゲットやタブレットを用いて、スパッタリング法、イオンプレーティング法などの適用可能な公知の成膜技術により、基板上に形成される。原材料となる酸化物焼結体の金属元素組成比は、成膜条件に応じて適宜設定することも可能であるが、通常、酸化物焼結体の金属元素組成比を成膜後の酸化物薄膜と同じとして、成膜条件を制御して、所望の組成の酸化物薄膜を成膜することが容易な手段である。よって、本発明の酸化物半導体薄膜の金属元素組成比と同じとすることが好ましい。この場合、ＩｎとＴｉを含有する酸化物焼結体では、そのＴｉ含有量を、Ｔｉ／Ｉｎ原子数比で０．００５〜０．１２、好ましくは０．０１〜０．０６とする。
ＩｎとＴｉを含有する酸化物焼結体としては、主にビックスバイト型構造のＩｎ2Ｏ3相によって構成される酸化物焼結体が使用される。通常、このＩｎ2Ｏ3相にはＴｉが固溶している。ただし、Ｔｉが固溶していないＩｎ2Ｏ3相、すなわち、不可避的不純物を除き、いかなる元素も固溶していないＩｎ2Ｏ3相が共存していてもよい。
また、Ｉｎ2Ｏ3相以外に、ＴｉＯ、ＴｉＯ2などの酸化チタンの形態で、さらには、Ｉｎ2Ｔｉ3Ｏ12などの酸化インジウム−酸化チタン間の複合酸化物の形態で、他の結晶相が酸化インジウム焼結体中に分散している酸化物焼結体も、ターゲットやタブレットの材料とすることができる。
ただし、Ｉｎ2Ｏ3相に対する他の結晶相の面積比率は１０％以下の割合でなければならない。たとえば、通常の直流（ＤＣ）スパッタリング法では、成膜速度を向上させるために、投入する直流電力を高めることが行われている。この際、上記面積比率が１０％を超えると、スパッタリングの進行とともに、他の結晶相がノジュール成長の起点となることが考えられる。しかしながら、本発明の酸化物半導体薄膜の成膜に用いられる酸化物焼結体では、他の結晶相の面積比率が１０％以下に抑えられており、実質的には他の結晶相が微細分散されているため、ノジュール成長の起点となりにくい構造となっている。このような酸化物焼結体をターゲットやタブレットの材料とすることにより、成膜時に、投入する直流電力を高めても、ノジュールの発生が抑制され、アーキングなどの異常放電が発生しにくくなるため、成膜の効率を向上させることが可能となる。
本発明の酸化物半導体薄膜は、通常のスパッタリング法やイオンプレーティング法を用い、これらの方法で通常採用される条件により、成膜することが可能である。本発明の酸化物半導体薄膜を、スパッタリング法により、基板上に形成する場合、特に、直流スパッタリング法であれば、成膜時の熱影響が少なく、高速成膜が可能であるため工業的に有利である。本発明の透明導電膜を直流スパッタリング法で形成するためには、スパッタリングガスとして不活性ガスと酸素、特にアルゴン（Ａｒ）と酸素（Ｏ2）からなる混合ガスを用いることが好ましい。また、スパッタリング装置のチャンバー内を０．１Ｐａ〜１Ｐａ、特に０．２Ｐａ〜０．８Ｐａの圧力として、スパッタリングを行うことが好ましい。
基板は、ガラス基板が代表的であるが、シリコンなど半導体デバイス用基板として用いられているものであればよく、そのほかにも、上記プロセスの温度に耐え得るものであれば、樹脂板や樹脂フィルムを、基板として使用することができる。
基板温度は、ＩｎとＴｉを含有する酸化物からなる非晶質膜の結晶化温度以下とすることが好ましい。成膜時に結晶化すると、その後のアニール処理において酸素欠損の消失が進まず、結果として、キャリア濃度を１×１０19ｃｍ-3以下、さらには５×１０17ｃｍ-3以下に制御することが困難になる。このような観点から、基板温度は、膜厚が１５ｎｍ〜７０ｎｍの範囲であれば、２００℃以下とし、膜厚が７０ｎｍ〜２００ｎｍの範囲であれば、１００℃以下とすることが好ましい。いずれの場合も、室温から１００℃までの範囲とすることがより好ましい。
本発明において、たとえば、２×１０-4Ｐａ以下まで真空排気後、ＡｒとＯ2からなる混合ガスを導入し、ガス圧を０．２Ｐａ〜０．５Ｐａとし、ターゲット−基板間距離を１０ｍｍ〜１００ｍｍ、好ましくは４０ｍｍ〜７０ｍｍの範囲に調整し、さらに、ターゲットの面積に対する直流電力、すなわち直流電力密度が１Ｗ／ｃｍ2〜３Ｗ／ｃｍ2程度の範囲となるよう直流電力を印加して、直流プラズマを発生させ、プリスパッタリングを５分間〜３０分間行った後、必要により基板位置を修正したうえで、同様の条件で、スパッタリングを行うことが好ましい。
（アニール工程）
本発明の酸化物半導体薄膜を結晶化させる方法として、基板を酸化物半導体薄膜の結晶化温度以上に加熱することによって、結晶質の酸化物半導体薄膜を成膜する、あるいは、室温近傍など低温で非晶質膜を形成してから、この非晶質膜を結晶化温度以上でアニール処理して結晶化させる方法がある。本発明の酸化物半導体膜の場合、いずれの方法も用いることができる。また、いずれの方法を用いる場合であっても、基板温度、または、アニール処理時の加熱温度を４００℃以下とすることができ、このような温度範囲であれば、アモルファスシリコンや多結晶シリコンを用いる半導体プロセスと温度的に大きな差はないといえる。ただし、本発明では、上述したように、成膜時に結晶化させると、たとえば、その後にさらにアニール処理を施しても、酸素欠損の消失が進まず、結果として、キャリア濃度を１×１０19ｃｍ-3以下に制御することが困難となる場合がある。したがって、非晶質膜を形成した後、この非晶質膜にアニール処理を施して結晶化させることが好ましい。
本発明の酸化物半導体薄膜を結晶化させるためには、アニール炉を用いたアニール処理の場合、加熱温度を２５０℃以上、好ましくは３００℃以上、より好ましくは３５０℃以上とすることが必要となる。本発明では、Ｔｉ含有量を、Ｔｉ／Ｉｎ原子数比で０．００５〜０．１２の範囲に規制しているが、この場合、酸化物半導体薄膜の結晶化温度は２２０℃程度となるため、加熱温度が２５０℃未満では、十分に結晶化させることができない。ただし、アニール処理の手段については、アニール炉を用いるほか、公知のアニール処理のための手段を広く用いることができ、それぞれの手段に応じた加熱温度を含むアニール条件を適用することができる。
なお、特開２０１０−２５１６０４号公報には、上述したように、チャネル層などを、無加熱スパッタリング法により成膜した後、大気中、１５０℃〜３００℃で、１０分〜１２０分の条件でアニール処理をすることにより、アモルファス性を保ったまま、アモルファス膜中の過剰な欠陥を減少させる技術が記載されている。また、その実施例では、無加熱で成膜したＩｎ−Ｗ−Ｚｎ−Ｏ膜（Ｗ＝１ｗｔ％〜１０ｗｔ％）に対して、大気中、１５０℃で３０分間のアニール処理を行っている。すなわち、特開２０１０−２５１６０４号公報に記載の技術は、Ｉｎ2Ｏ3相に固溶して結晶化温度を高めることが可能な元素を、相当量添加することで、上記温度範囲のアニール処理において、酸化物半導体薄膜のアモルファス性を保持することを可能とする技術であり、この点において本発明とは相違するものである。
処理時間は、好ましくは１分〜１２０分、より好ましくは５分〜６０分とする。処理時間が１分未満では、得られる酸化物半導体薄膜を十分に結晶化せることができず、１２０分を超えても、それ以上の効果は望めず、生産性が悪化してしまう。
また、アニール処理の雰囲気については制限されることはないが、通常、大気中で行うことができる。結晶化させることに加えて、キャリア濃度を低減させることを目的とする場合、酸素を含む雰囲気が好ましく、その濃度は２０ｖｏｌ％以上がより好ましい。
３．ＴＦＴ素子
本発明の薄膜トランジスタ（ＴＦＴ）は、上記の通り、チャネル層材料に、ＩｎとＴｉを含有する酸化物からなる酸化物半導体薄膜を適用している点に特徴がある。ＴＦＴの構造は限定されないが、たとえば、図１に示した構成のＴＦＴ素子を例示することができる。
図１のＴＦＴ素子は、熱酸化によってＳｉＯ2膜が表面に形成されたＳｉＯ2／Ｓｉ基板上に、本発明の酸化物半導体薄膜、およびＡｕ／Ｔｉ積層電極によって構成される。この構成において、ゲート電極１はＳｉ基板、ゲート絶縁層２はＳｉＯ2膜、チャネル層３は本発明の酸化物半導体薄膜、ソース電極４およびドレイン電極５はＡｕ／Ｔｉ積層電極により構成される。
図１のＴＦＴ素子では、ＳｉＯ2／Ｓｉ基板を用いたが、基板はこれに限定されるものではなく、従来から薄膜トランジスタを含む電子デバイスの基板として使用されているものを用いることもできる。たとえば、ＳｉＯ2／Ｓｉ基板やＳｉ基板のほかに、無アルカリガラス，石英ガラスなどのガラス基板を用いることができる。また、各種の金属基板やプラスチック基板、ポリイミドなどの透明でない耐熱性高分子フィルム基板などを用いることもできる。
ゲート電極１について、図１のＴＦＴ素子ではＳｉ基板により構成しているが、これに限定されない。たとえば、Ｍｏ、Ａｌ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔなどの金属薄膜、これら金属の導電性酸化物、窒化物薄膜または酸化窒化物薄膜、あるいは各種の導電性高分子材料を用いることができる。透明ＴＦＴの場合には、酸化インジウムスズ（ＩＴＯ）などの透明導電膜を用いることができる。なお、本発明の酸化物半導体薄膜と同様の金属元素組成を有する酸化物半導体薄膜を透明導電膜として用いることもできる。このゲート電極１には、良好な導電性が求められる。これらの電極の比抵抗は、１×１０-6Ω・ｃｍ〜１×１０-1Ω・ｃｍの範囲に制御されることが好ましく、１×１０-6Ω・ｃｍ〜１×１０-3Ω・ｃｍの範囲に制御されることがより好ましい。
また、ゲート絶縁層２は、ＳｉＯ2、Ｙ2Ｏ3、Ｔａ2Ｏ5、Ｈｆ酸化物などの金属酸化物薄膜やＳｉＮxなどの金属窒化物薄膜、あるいはポリイミドをはじめとする絶縁性の高分子材料などの公知の材料を用いることができる。ゲート絶縁層２の比抵抗は、１×１０6Ω・ｃｍ〜１×１０15Ω・ｃｍの範囲であることが好ましく、１×１０10Ω・ｃｍ〜１×１０15Ω・ｃｍであればより好ましい。
チャネル層３の比抵抗は、特に制限されるものではないが、１０-1Ω・ｃｍ〜１０6Ω・ｃｍに制御されることが好ましく、特に１０0Ω・ｃｍ〜１０3Ω・ｃｍに制御されることがより好ましい。本発明の酸化物半導体薄膜の比抵抗は、スパッタリング法あるいはイオンプレーティング法における成膜条件、ならびに結晶化のアニール処理の条件の選択によって、酸素欠損の生成量が調整可能であることから、比較的容易に制御することが可能である。
ソース電極４およびドレイン電極５としては、ゲート電極１と同様に、Ｍｏ、Ａｌ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔなどの金属薄膜もしくはこれらの金属の合金薄膜、それら金属の導電性酸化物または窒化物薄膜、あるいは各種の導電性高分子材料、あるいは透明ＴＦＴ向けとしてＩＴＯなどの透明導電膜を用いることができる。また、これらの薄膜を積層化してもよい。このソース電極４やドレイン電極５には良好な導電性が求められる。これらの電極の比抵抗は、１０-6Ω・ｃｍ〜１０-1Ω・ｃｍの範囲に制御されることが好ましく、１０-6Ω・ｃｍ〜１０-3Ω・ｃｍの範囲に制御されることがより好ましい。
４．ＴＦＴ素子の製造方法
本発明のＴＦＴ素子の製造方法について、詳細に説明する。なお、以下では、酸化物半導体薄膜の形成に際し、低温成膜後にアニール処理をする方法を例に挙げて説明するが、本発明のＴＦＴ素子は、高温で成膜する方法を採用することもできるし、その他、公知の方法を適宜組み合わせて製造することができる。
初めに、高ドープのｎ型Ｓｉウエハ基板の表面に、熱酸化によってＳｉＯ2膜を形成し、ＳｉＯ2／Ｓｉ基板とする。この基板を１００℃以下に保持したまま、該基板のＳｉＯ2膜上に、直流マグネトロンスパッタリング法により、所定の膜厚を有する非晶質の酸化物半導体薄膜を形成する。なお、この際の成膜条件については、「２．酸化物半導体薄膜の製造方法」で説明した条件と同様であるため、ここでの説明は省略する。また、この非晶質薄膜の形成時に、マスキングをした上で成膜を行うことにより、あるいは、非晶質薄膜の形成後に、フォトリソグラフィ技術などを利用してエッチングすることにより、所望のチャネル長および／またはチャネル幅を有する酸化物半導体薄膜を形成することができる。
次に、この酸化物半導体薄膜に対して、アニール処理を施すことにより、結晶質の酸化物半導体薄膜とする。このアニール処理の条件についても、「２．酸化物半導体薄膜の製造方法」で説明した条件と同様であるため、ここでの説明は省略する。
その後、得られた結晶質の酸化物半導体薄膜（チャネル層）上に、マスキングを施した上で膜厚５ｎｍのＴｉ薄膜および膜厚１００ｎｍのＡｕ薄膜を順次積層して、ソース電極およびドレイン電極を形成することにより、本発明のＴＦＴ素子を得ることができる。なお、ソース電極およびドレイン電極の形成については、チャネル層の形成と同様に、Ｔｉ薄膜およびＡｕ薄膜の形成後に、フォトリソグラフィ技術などを利用してエッチングをする方法を採用してもよい。
以下、本発明の実施例を用いて、さらに詳細に説明するが、本発明は、これら実施例によって限定されるものではない。なお、酸化物焼結体、酸化物半導体薄膜およびＴＦＴ素子の評価は、下記の方法により行った。
［酸化物焼結体の評価］
各実施例および比較例により得られた酸化物焼結体の端材に対して、Ｘ線回折装置（フィリップス社製、Ｘ´ＰｅｒｔＰＲＯ ＭＰＤ）を用いて、粉末Ｘ線回折法による生成相の同定を行った。
［酸化物半導体薄膜の基本特性評価］
各実施例および比較例により得られた酸化物半導体薄膜の組成を、ＩＣＰ発光分光法によって測定した。また、酸化物半導体薄膜の膜厚を、表面形状測定装置（ケーエルエー・テンコール社製）で測定し、この結果と成膜時間から成膜速度を算出した。さらに、酸化物半導体薄膜のキャリア濃度および比抵抗を、ホール効果測定装置（株式会社東陽テクニカ製）によって測定し、それらの値からそのキャリア移動度を算出した。酸化物半導体薄膜の生成相の同定は、上記と同様に、Ｘ線回折測定によって行った。
［ＴＦＴ素子の特性評価］
ＴＦＴ素子の特性評価は、半導体パラメータアナライザ（ケースレー社製、４２００ＳＣＳ）を用いて、ＴＦＴ素子の動作を確認するとともに、ｏｎ／ｏｆｆ比、電界効果移動度を測定することにより行った。
（実施例１）
Ｔｉを含有する酸化インジウム（Ｉｎ2Ｏ3）からなる酸化物焼結体をスパッタリングターゲットとして使用して、酸化物半導体薄膜の成膜を実施した。このとき使用した酸化物焼結体は、Ｔｉ含有量が、Ｔｉ／Ｉｎ原子数比で０．０１８であり、Ｉｎ2Ｏ3相のみによって構成されていた。
初めに、このスパッタリングターゲットを、アーキング抑制機能のない直流マグネトロンスパッタリング装置（トッキ株式会社製）の非磁性体ターゲット用カソードに取り付けた。また、基板には、無アルカリのガラス基板（コーニング社製、♯７０５９）を使用した。ターゲット−基板間距離を６０ｍｍに固定し、２×１０-4Ｐａ以下まで真空排気後、ＡｒとＯ2の混合ガスを、酸素の比率が６．０％になるように導入し、ガス圧を０．６Ｐａに調整した。
直流電力３００Ｗ（１．６４Ｗ／ｃｍ2）を印加して直流プラズマを発生させ、成膜を実施した。具体的には、１０分間のプリスパッタリング後、スパッタリングターゲットの静止対向位置に基板を配置し、基板を加熱せずにスパッタリングを実施した。これにより、膜厚５０ｎｍの酸化物半導体薄膜を形成した。得られた酸化物半導体薄膜の組成を、ＩＣＰ発光分析法により調べた結果、酸化物焼結体の組成とほぼ同じであることが確認された。また、この酸化物半導体薄膜に対してＸ線回折測定を行った結果、非晶質であることが確認された。
次に、この酸化物半導体薄膜に対して、大気中、３００℃、３０分間の条件でアニール処理を実施した。アニール処理後の酸化物半導体薄膜に対して、Ｘ線回折測定を行った結果、該酸化物半導体薄膜が結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしていることが確認された。このピークより結晶粒径を算出したところ、５０ｎｍであった。
その後、酸化物半導体薄膜のホール効果の測定を実施した結果、この酸化物半導体薄膜のキャリア濃度は３．０×１０17ｃｍ-3であり、キャリア移動度は１２．３ｃｍ2／Ｖｓｅｃであった。
（実施例２）
実施例１と同様にして得られた非晶質の酸化物半導体薄膜に対して、大気中、４００℃、３０分間の条件でアニール処理を実施した。アニール処理後の酸化物半導体薄膜に対して、Ｘ線回折測定を行った結果、該酸化物半導体薄膜は結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしていることが確認された。このピークより結晶粒径を算出したところ、５９ｎｍであった。
その後、酸化物半導体薄膜のホール効果の測定を実施した結果、この酸化物半導体薄膜のキャリア濃度は５．０×１０17ｃｍ-3であり、キャリア移動度は１１．６ｃｍ2／Ｖｓｅｃであった。
（実施例３）
スパッタリングターゲットとして使用した酸化物焼結体のＴｉ含有量を、Ｔｉ／Ｉｎ原子数比で０．０１としたこと以外は、実施例１と同様にして、酸化物半導体薄膜を得た。この酸化物半導体薄膜の組成を、ＩＣＰ発光分析法により調べた結果、酸化物焼結体の組成とほぼ同じであることが確認された。また、この酸化物半導体薄膜に対してＸ線回折測定を行った結果、非晶質であることが確認された。
次に、この酸化物半導体薄膜に対して、実施例１と同じ条件でアニール処理を実施した。アニール処理後の酸化物半導体薄膜に対して、Ｘ線回折測定を行った結果、該酸化物半導体薄膜は結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしていることが確認された。このピークより結晶粒径を算出したところ、５８ｎｍであった。
その後、酸化物半導体薄膜のホール効果の測定を実施した結果、この酸化物半導体薄膜のキャリア濃度は４．８×１０17ｃｍ-3であり、キャリア移動度は１０．７ｃｍ2／Ｖｓｅｃであった。
（実施例４）
スパッタリングターゲットとして使用した酸化物焼結体のＴｉ含有量を、Ｔｉ／Ｉｎ原子数比で０．０６としたこと以外は、実施例１と同様にして、酸化物半導体薄膜を得た。この酸化物半導体薄膜の組成を、ＩＣＰ発光分析法により調べた結果、酸化物焼結体の組成とほぼ同じであることが確認された。また、この酸化物半導体薄膜に対してＸ線回折測定を行った結果、非晶質であることが確認された。
次に、この酸化物半導体薄膜に対して、実施例１と同じ条件でアニール処理を実施した。アニール処理後の酸化物半導体薄膜に対して、Ｘ線回折測定を行った結果、該酸化物半導体薄膜は結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしていることが確認された。このピークより結晶粒径を算出したところ、５５ｎｍであった。
その後、酸化物半導体薄膜のホール効果の測定を実施した結果、この酸化物半導体薄膜のキャリア濃度は４．５×１０17ｃｍ-3であり、キャリア移動度は１０．２ｃｍ2／Ｖｓｅｃであった。
（実施例５）
スパッタリングターゲットとして使用した酸化物焼結体のＴｉ含有量を、Ｔｉ／Ｉｎ原子数比で０．０９としたこと以外は、実施例１と同様にして、酸化物半導体薄膜を得た。この酸化物半導体薄膜の組成を、ＩＣＰ発光分析法により調べた結果、酸化物焼結体の組成とほぼ同じであることが確認された。また、この酸化物半導体薄膜に対してＸ線回折測定を行った結果、非晶質であることが確認された。
次に、この酸化物半導体薄膜に対して、実施例１と同じ条件でアニール処理を実施した。アニール処理後の酸化物半導体薄膜に対して、Ｘ線回折測定を行った結果、該酸化物半導体薄膜は結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしていることが確認された（図２参照）。このピークより結晶粒径を算出したところ、５５ｎｍであった。
その後、酸化物半導体薄膜のホール効果の測定を実施した結果、この酸化物半導体薄膜のキャリア濃度は４．７×１０17ｃｍ-3であり、キャリア移動度は５．２ｃｍ2／Ｖｓｅｃであった。
（実施例６）
実施例５と同様にして得られた非晶質の酸化物半導体薄膜に対して、大気中、４００℃、３０分間の条件でアニール処理を実施した。アニール処理後の酸化物半導体薄膜に対して、Ｘ線回折測定を行った結果、該酸化物半導体薄膜は結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしていることが確認された。このピークより結晶粒径を算出したところ、５８ｎｍであった。
その後、酸化物半導体薄膜のホール効果の測定を実施した結果、この酸化物半導体薄膜のキャリア濃度は３．９×１０17ｃｍ-3であり、キャリア移動度は６．０ｃｍ2／Ｖｓｅｃであった。
（実施例７）
スパッタリングターゲットとして使用した酸化物焼結体のＴｉ含有量を、Ｔｉ／Ｉｎ原子数比で０．００５としたこと以外は、実施例１と同様にして、酸化物半導体薄膜を得た。この酸化物半導体薄膜の組成を、ＩＣＰ発光分析法により調べた結果、酸化物焼結体の組成とほぼ同じであることが確認された。また、この酸化物半導体薄膜に対してＸ線回折測定を行った結果、非晶質であることが確認された。
次に、この酸化物半導体薄膜に対して、実施例１と同じ条件でアニール処理を実施した。アニール処理後の酸化物半導体薄膜に対して、Ｘ線回折測定を行った結果、該酸化物半導体薄膜は結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしていることが確認された。このピークより結晶粒径を算出したところ、５３ｎｍであった。
その後、酸化物半導体薄膜のホール効果の測定を実施した結果、この酸化物半導体薄膜のキャリア濃度は８．２×１０17ｃｍ-3であり、キャリア移動度は８．８ｃｍ2／Ｖｓｅｃであった。
（実施例８）
スパッタリングターゲットとして使用した酸化物焼結体のＴｉ含有量を、Ｔｉ／Ｉｎ原子数比で０．１２としたこと以外は、実施例１と同様にして、酸化物半導体薄膜を得た。この酸化物半導体薄膜の組成を、ＩＣＰ発光分析法により調べた結果、酸化物焼結体の組成とほぼ同じであることが確認された。また、この酸化物半導体薄膜に対してＸ線回折測定を行った結果、非晶質であることが確認された。
次に、この酸化物半導体薄膜に対して、実施例１と同じ条件でアニール処理を実施した。アニール処理後の酸化物半導体薄膜に対して、Ｘ線回折測定を行った結果、該酸化物半導体薄膜は結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしていることが確認された。このピークより結晶粒径を算出したところ、５４ｎｍであった。
その後、酸化物半導体薄膜のホール効果の測定を実施した結果、この酸化物半導体薄膜のキャリア濃度は４．３×１０17ｃｍ-3であり、キャリア移動度は３．０ｃｍ2／Ｖｓｅｃであった。
（実施例９）
膜厚を１５ｎｍとしたこと以外は、実施例１と同様にして、酸化物半導体薄膜を得た。この酸化物半導体薄膜の組成を、ＩＣＰ発光分析法により調べた結果、酸化物焼結体の組成とほぼ同じであることが確認された。また、この酸化物半導体薄膜に対して、Ｘ線回折測定を行った結果、非晶質であることが確認された。
次に、この酸化物半導体薄膜に対して、実施例１と同じ条件でアニール処理を実施した。アニール処理後の酸化物半導体薄膜に対して、Ｘ線回折測定を行った結果、該酸化物半導体薄膜は結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしていることが確認された。このピークより結晶粒径を算出したところ、１３ｎｍであった。
その後、酸化物半導体薄膜のホール効果の測定を実施した結果、この酸化物半導体薄膜のキャリア濃度は４．４×１０17ｃｍ-3であり、キャリア移動度は１０．５ｃｍ2／Ｖｓｅｃであった。
（実施例１０）
膜厚を２００ｎｍとしたこと以外は、実施例１と同様にして、酸化物半導体薄膜を得た。この酸化物半導体薄膜の組成を、ＩＣＰ発光分析法により調べた結果、酸化物焼結体の組成とほぼ同じであることが確認された。また、この酸化物半導体薄膜に対して、Ｘ線回折測定を行った結果、非晶質であることが確認された。
次に、この酸化物半導体薄膜に対して、実施例１と同じ条件でアニール処理を実施した。アニール処理後の酸化物半導体薄膜に対して、Ｘ線回折測定を行った結果、該酸化物半導体薄膜は結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしていることが確認された。このピークより結晶粒径を算出したところ、７１ｎｍであった。
その後、酸化物半導体薄膜のホール効果の測定を実施した結果、この酸化物半導体薄膜のキャリア濃度は２．７×１０17ｃｍ-3であり、キャリア移動度は１２．１ｃｍ2／Ｖｓｅｃであった。
（比較例１）
スパッタリングターゲットとして使用した酸化物焼結体のＴｉ含有量を、Ｔｉ／Ｉｎ原子数比で０．００１としたこと以外は、実施例１と同様にして、酸化物半導体薄膜を得た。この酸化物半導体薄膜の組成を、ＩＣＰ発光分析法により調べた結果、酸化物焼結体の組成とほぼ同じであることが確認された。また、この酸化物半導体薄膜に対してＸ線回折測定を行った結果、非晶質であることが確認された。
次に、この酸化物半導体薄膜に対して、実施例１と同じ条件でアニール処理を実施した。アニール処理後の酸化物半導体薄膜に対して、Ｘ線回折測定を行った結果、該酸化物半導体薄膜は結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしていることが確認された。このピークより結晶粒径を算出したところ、５５ｎｍであった。
その後、酸化物半導体薄膜のホール効果の測定を実施した結果、この酸化物半導体薄膜のキャリア濃度は１．５×１０19ｃｍ-3であり、キャリア移動度は９．６ｃｍ2／Ｖｓｅｃであった。
（比較例２）
スパッタリングターゲットとして使用した酸化物焼結体のＴｉ含有量を、Ｔｉ／Ｉｎ原子数比で０．１５としたこと以外は、実施例１と同様にして、酸化物半導体薄膜を得た。この酸化物半導体薄膜の組成を、ＩＣＰ発光分析法により調べた結果、酸化物焼結体の組成とほぼ同じであることが確認された。また、この酸化物半導体薄膜に対してＸ線回折測定を行った結果、非晶質であることが確認された。
次に、この酸化物半導体薄膜に対して、実施例１と同じ条件でアニール処理を実施した。アニール処理後の酸化物半導体薄膜に対して、Ｘ線回折測定を行った結果、該酸化物半導体薄膜は結晶化していること、および、Ｉｎ2Ｏ3（２２２）を主ピークとしていることが確認された。このピークより結晶粒径を算出したところ、５０ｎｍであった。
その後、酸化物半導体薄膜のホール効果の測定を実施した結果、この酸化物半導体薄膜のキャリア濃度は１．３×１０19ｃｍ-3であり、キャリア移動度は０．８４ｃｍ2／Ｖｓｅｃであった。
（比較例３）
実施例１と同様にして得られた非晶質の酸化物半導体薄膜に対して、大気中、２００℃、３０分間の条件でアニール処理を実施した。アニール処理後の酸化物半導体薄膜に対して、Ｘ線回折測定を行った結果、該酸化物半導体薄膜は結晶化していないこと、および、Ｉｎ2Ｏ3相のいずれの面方位のピークも存在しないことが確認された。このため、酸化物薄膜のホール効果測定は実施しなかった。
なお、実施例１と同様にして得られた非晶質の酸化物半導体薄膜を別途用意し、加熱昇温しながら薄膜Ｘ線法による高温Ｘ線回折測定を実施した。この結果、酸化物半導体薄膜の結晶化が確認された加熱温度の範囲は、２０５℃〜２１０℃であることが確認された（図３参照）。
Figure 0006107085
［酸化物半導体薄膜の評価］
実施例１〜１０は、Ｔｉ含有量がＴｉ／Ｉｎ原子数比で０．００５〜０．１２の範囲に制御され、かつ、大気中、４００℃以下でアニール処理が施された例である。このため、実施例１〜１０は、いずれも酸化物半導体膜は結晶化しており、結晶粒径、キャリア濃度およびキャリア濃度のいずれもが本発明に規定する範囲内となっていた。
特に、実施例１〜４では、Ｔｉ含有量がＴｉ／Ｉｎ原子数比で０．０１〜０．０６の範囲に制御され、かつ、大気中、４００℃以下でアニール処理が施されているため、キャリア濃度が５×１０17ｃｍ-3以下であり、かつ、キャリア移動度が１０ｃｍ2／Ｖｓｅｃ以上という高い値を示すことが確認された。
また、実施例５および６では、Ｔｉ含有量がＴｉ／Ｉｎ原子数比で０．０９であり、かつ、大気中、４００℃以下でアニール処理が施されているため、キャリア濃度が５×１０17ｃｍ-3以下であり、かつ、キャリア移動度が５ｃｍ2／Ｖｓｅｃ以上という値を示すことが確認された。
さらに、実施例９および１０では、Ｔｉ含有量がＴｉ／Ｉｎ原子数比で０．０１８であり、膜厚が１５ｎｍおよび２００ｎｍの場合に、アニール処理における加熱温度を３００℃としても結晶化することができること、この場合の結晶粒径が１０ｎｍ以上であること、さらには、キャリア濃度が１×１０ｃｍ-3以下、かつ、キャリア移動度が５ｃｍ2／Ｖｓｅｃ以上という値を示すことが確認された。
これに対して、比較例１は、Ｔｉ含有量がＴｉ／Ｉｎ原子数比で０．００５未満の例、すなわち下限値未満の例であり、この場合には、キャリア濃度が１×１０19ｃｍ-3を超えてしまうことが確認された。
比較例２は、Ｔｉ含有量がＴｉ／Ｉｎ原子数比で０．１２を超える例、すなわち上限値を超える例であり、この場合には、キャリア濃度が１×１０19ｃｍ-3を超え、かつ、キャリア移動度が１ｃｍ2／Ｖｓｅｃ未満となってしまうことが確認された。
比較例３は、アニール処理における加熱温度を２００℃とした例である。比較例３は、キャリア濃度およびキャリア移動度は良好な値を示しているが、酸化物半導体薄膜を非晶質であるため、酸素欠損を生成しやすく、熱など外的因子に対して不安定であると考えられる。
（実施例１１）
ＩｎとＴｉを酸化物として含有する酸化物焼結体からなるスパッタリングターゲットを用いて、熱酸化によってＳｉＯ2膜が形成された、厚さ３００ｎｍのＳｉウエハ基板のＳｉＯ2膜上に、膜厚が５０ｎｍとなるように、非晶質の酸化物半導体薄膜の成膜を実施した。このとき使用した酸化物焼結体は、Ｔｉ含有量がＴｉ／Ｉｎ原子数比で０．０１８であり、Ｉｎ2Ｏ3相のみによって構成されていた。また、このときの酸化物半導体薄膜の成膜条件は、実施例１と同様にした。
次に、得られた非晶質の酸化物半導体薄膜を大気中、３００℃、３０分間の条件でアニール処理することにより結晶化させ、これにより、上記のＳｉ基板、ＳｉＯ2膜ならびに結晶質の酸化物半導体薄膜を、それぞれゲート電極、ゲート絶縁層およびチャネル層とした。
その後、前記チャネル層の表面に、直流マグネトロンスパッタ法によって、厚さ５ｎｍのＴｉ膜、および、厚さ１００ｎｍのＡｕ膜を順次成膜して、Ａｕ／Ｔｉ積層膜からなるソース電極およびドレイン電極を形成し、図１に示す構成の薄膜トランジスタ（ＴＦＴ素子）を得た。なお、ソース電極およびドレイン電極の成膜条件は、スパッタガスをＡｒのみとし、直流電力を５０Ｗに変更したこと以外は、酸化物半導体薄膜の成膜条件と同様とした。
さらに、ソース電極およびドレイン電極に対して、メタルマスクを用いてパターニングを行い、チャネル長１００μｍ、チャネル幅４５０μｍのＴＦＴ素子を得た。
得られたＴＦＴ素子の動作特性を、半導体パラメータアナライザを用いて調べた結果、ＴＦＴ素子としての動作特性が確認できた。また、このＴＦＴ素子は、ｏｎ／ｏｆｆ比が１０８以上、電界効果移動度が２２．５ｃｍ2／Ｖｓｅｃという良好な値を示すことが確認された。
１ ゲート電極
２ ゲート絶縁膜
３ チャネル層
４ ソース電極
５ ドレイン電極

Claims (9)

  1. インジウムとチタンとチタン以外の添加元素を含有する酸化物からなり、
    チタン含有量が、Ｔｉ／Ｉｎ原子数比で０．００５〜０．１２であり、
    前記チタン以外の添加元素の含有量が、インジウムに対する原子数比で０．００２５以下であり、
    結晶質で、ビックスバイト型構造のＩｎ2Ｏ3相によってのみ構成されており、かつ、
    キャリア濃度が１×１０19ｃｍ-3以下で、キャリア移動度が１ｃｍ2／Ｖｓｅｃ以上である、
    ことを特徴とする酸化物半導体薄膜。
  2. 前記チタン含有量が、Ｔｉ／Ｉｎ原子数比で０．０１〜０．０６である、請求項１に記載の酸化物半導体薄膜。
  3. 前記キャリア移動度が３ｃｍ2／Ｖｓｅｃ以上である、請求項１または２に記載の酸化物半導体薄膜。
  4. 前記キャリア濃度が５×１０17ｃｍ-3以下で、前記キャリア移動度が５ｃｍ2／Ｖｓｅｃ以上である、請求項１または２に記載の酸化物半導体薄膜。
  5. 前記酸化物半導体薄膜の膜厚が１５ｎｍ〜２００ｎｍである、請求項１〜４のいずれかに記載の酸化物半導体薄膜。
  6. 前記酸化物半導体薄膜の膜厚が４０ｎｍ〜１００ｎｍである、請求項１〜４のいずれかに記載の酸化物半導体薄膜。
  7. 前記酸化インジウム相の結晶粒径が１０ｎｍ以上である、請求項１〜６のいずれかに記載の酸化物半導体薄膜。
  8. ソース電極、ドレイン電極、ゲート電極、チャネル層およびゲート絶縁膜を備える薄膜トランジスタであって、前記チャネル層が請求項１〜７のいずれかに記載の酸化物半導体薄膜により構成されている、薄膜トランジスタ。
  9. インジウムとチタンとチタン以外の添加元素を含有する酸化物からなり、チタン含有量が、Ｔｉ／Ｉｎ原子数比で０．００５〜０．１２であり、前記チタン以外の添加元素の含有量が、インジウムに対する原子数比で０．００２５以下である、非晶質の酸化物半導体薄膜に対して、２５０℃以上の加熱温度、および、１分〜１２０分の処理時間で、アニール処理を施すことにより、結晶質で、ビックスバイト型構造のＩｎ2Ｏ3相によってのみ構成されており、かつ、キャリア濃度が１×１０19ｃｍ-3以下で、キャリア移動度が１ｃｍ2／Ｖｓｅｃ以上である、酸化物半導体薄膜を得る、酸化物半導体薄膜の製造方法。
JP2012256866A 2012-11-22 2012-11-22 酸化物半導体薄膜および薄膜トランジスタ Expired - Fee Related JP6107085B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012256866A JP6107085B2 (ja) 2012-11-22 2012-11-22 酸化物半導体薄膜および薄膜トランジスタ
KR1020157012834A KR20150088793A (ko) 2012-11-22 2013-11-21 산화물 반도체 박막과 그의 제조 방법 및 박막 트랜지스터
CN201380060993.5A CN104798205B (zh) 2012-11-22 2013-11-21 氧化物半导体薄膜及其制造方法以及薄膜晶体管
PCT/JP2013/081445 WO2014080996A1 (ja) 2012-11-22 2013-11-21 酸化物半導体薄膜とその製造方法および薄膜トランジスタ
US14/646,869 US9368639B2 (en) 2012-11-22 2013-11-21 Oxide semiconductor thin film, production method thereof, and thin film transistor
TW102142591A TWI594433B (zh) 2012-11-22 2013-11-22 氧化物半導體薄膜與其製造方法以及薄膜電晶體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012256866A JP6107085B2 (ja) 2012-11-22 2012-11-22 酸化物半導体薄膜および薄膜トランジスタ

Publications (3)

Publication Number Publication Date
JP2014107303A JP2014107303A (ja) 2014-06-09
JP2014107303A5 JP2014107303A5 (ja) 2015-12-03
JP6107085B2 true JP6107085B2 (ja) 2017-04-05

Family

ID=50776173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012256866A Expired - Fee Related JP6107085B2 (ja) 2012-11-22 2012-11-22 酸化物半導体薄膜および薄膜トランジスタ

Country Status (6)

Country Link
US (1) US9368639B2 (ja)
JP (1) JP6107085B2 (ja)
KR (1) KR20150088793A (ja)
CN (1) CN104798205B (ja)
TW (1) TWI594433B (ja)
WO (1) WO2014080996A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104319262B (zh) * 2014-11-13 2017-02-01 京东方科技集团股份有限公司 一种多晶氧化物薄膜晶体管阵列基板及其制备方法
CN106435491B (zh) * 2015-08-06 2019-02-12 清华大学 溅射靶及氧化物半导体膜以及其制备方法
JP2019124598A (ja) * 2018-01-17 2019-07-25 住友金属鉱山株式会社 非晶質試料の結晶化温度測定方法および結晶化温度測定システム
JP7187775B2 (ja) * 2018-01-17 2022-12-13 住友金属鉱山株式会社 非晶質試料の結晶化温度測定方法および結晶化温度測定システム
CN109378274B (zh) * 2018-10-11 2022-04-22 吉林建筑大学 一种制备不同类型铟镓锌氧薄膜晶体管的方法
KR20200072408A (ko) * 2018-12-11 2020-06-22 한양대학교 산학협력단 인듐산화물층, 인듐 산화물층을 채널층으로 포함하는 박막트랜지스터, 및 박막트랜지스터의 제조방법
JP7326795B2 (ja) * 2019-03-20 2023-08-16 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
WO2025187689A1 (ja) * 2024-03-04 2025-09-12 出光興産株式会社 酸化物半導体膜、トランジスタ、及び酸化物半導体膜の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141186B2 (en) * 2002-10-29 2006-11-28 Sumitomo Metal Mining Co., Ltd. Oxide sintered body and sputtering target, and manufacturing method for transparent conductive oxide film as electrode
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7646015B2 (en) 2006-10-31 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
JP4662075B2 (ja) 2007-02-02 2011-03-30 株式会社ブリヂストン 薄膜トランジスタ及びその製造方法
CN102593161B (zh) * 2007-03-20 2014-11-05 出光兴产株式会社 半导体器件
JP5466939B2 (ja) 2007-03-23 2014-04-09 出光興産株式会社 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
US8461583B2 (en) * 2007-12-25 2013-06-11 Idemitsu Kosan Co., Ltd. Oxide semiconductor field effect transistor and method for manufacturing the same
KR20130080063A (ko) 2008-06-06 2013-07-11 이데미쓰 고산 가부시키가이샤 산화물 박막용 스퍼터링 타겟 및 그의 제조 방법
JP2010045263A (ja) 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
US8647537B2 (en) * 2008-09-19 2014-02-11 Idemitsu Kosan Co., Ltd. Oxide sintered body and sputtering target
WO2010047077A1 (ja) 2008-10-23 2010-04-29 出光興産株式会社 薄膜トランジスタ及びその製造方法
JP2010106291A (ja) 2008-10-28 2010-05-13 Idemitsu Kosan Co Ltd 酸化物半導体及びその製造方法
JP5553997B2 (ja) 2009-02-06 2014-07-23 古河電気工業株式会社 トランジスタおよびその製造方法
JP2010251606A (ja) 2009-04-17 2010-11-04 Bridgestone Corp 薄膜トランジスタ
US20120037897A1 (en) 2009-04-17 2012-02-16 Bridgestone Corporation Thin film transistor and method for manufacturing thin film transistor
JP2010251604A (ja) 2009-04-17 2010-11-04 Bridgestone Corp 薄膜トランジスタの製造方法
KR101741278B1 (ko) * 2009-08-05 2017-05-29 스미토모 긴조쿠 고잔 가부시키가이샤 산화물 소결물체와 그 제조 방법, 타겟 및 투명 도전막
WO2011040028A1 (ja) * 2009-09-30 2011-04-07 出光興産株式会社 Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物焼結体
JP5437825B2 (ja) 2010-01-15 2014-03-12 出光興産株式会社 Ｉｎ−Ｇａ−Ｏ系酸化物焼結体、ターゲット、酸化物半導体薄膜及びこれらの製造方法
KR101960233B1 (ko) * 2010-06-02 2019-03-19 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟

Also Published As

Publication number Publication date
TW201431077A (zh) 2014-08-01
WO2014080996A1 (ja) 2014-05-30
KR20150088793A (ko) 2015-08-03
US9368639B2 (en) 2016-06-14
TWI594433B (zh) 2017-08-01
CN104798205B (zh) 2018-01-05
CN104798205A (zh) 2015-07-22
US20150287830A1 (en) 2015-10-08
JP2014107303A (ja) 2014-06-09

Similar Documents

Publication Publication Date Title
JP5966840B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
JP6107085B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
JP6376153B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
CN107924822B (zh) 晶体氧化物半导体薄膜、晶体氧化物半导体薄膜的制造方法以及薄膜晶体管
TWI640492B (zh) 氧化物半導體薄膜、氧化物半導體薄膜之製造方法及使用其之薄膜電晶體
JP6036984B2 (ja) 酸窒化物半導体薄膜
JP2017168572A (ja) 酸化物半導体薄膜、酸化物焼結体、薄膜トランジスタ及び表示装置
JP2018135589A (ja) 酸化物半導体薄膜及び薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170220

R150 Certificate of patent or registration of utility model

Ref document number: 6107085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees