[go: up one dir, main page]

JP6104575B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6104575B2
JP6104575B2 JP2012260233A JP2012260233A JP6104575B2 JP 6104575 B2 JP6104575 B2 JP 6104575B2 JP 2012260233 A JP2012260233 A JP 2012260233A JP 2012260233 A JP2012260233 A JP 2012260233A JP 6104575 B2 JP6104575 B2 JP 6104575B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
diamond semiconductor
diamond
plane
plane orientation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012260233A
Other languages
English (en)
Other versions
JP2014107454A (ja
Inventor
鈴木　真理子
真理子 鈴木
酒井　忠司
忠司 酒井
佐久間　尚志
尚志 佐久間
片桐　雅之
雅之 片桐
雄一 山崎
雄一 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012260233A priority Critical patent/JP6104575B2/ja
Priority to US14/090,064 priority patent/US9142618B2/en
Publication of JP2014107454A publication Critical patent/JP2014107454A/ja
Priority to US14/825,235 priority patent/US9349800B2/en
Application granted granted Critical
Publication of JP6104575B2 publication Critical patent/JP6104575B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/042—Changing their shape, e.g. forming recesses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H10D30/877—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET] having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/50—PIN diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明の実施の形態は半導体装置に関する。
ダイヤモンドはその機械的、化学的および熱的特性に加え、優れた半導体特性を持つことから、半導体デバイス材料として注目されている。特に、室温で約５．５ｅＶのバンドギャップを持つため、紫外線発光デバイスや負性電子親和力を利用した電子放出デバイスとして期待される。また、絶縁破壊耐性が高いため、パワーデバイスとしても期待される。さらに、堅牢な結晶性から、特に高温や放射線などの過酷な環境下で用いられる耐環境性デバイスとして期待される。
ダイヤモンドのパワーデバイスは近年盛んに開発が行われ、ショットキー接合を有するショットキーバリアダイオード、ｐｉｎ構造のデバイス、ショットキー接合にｐｎ接合を組み合わせたデバイス、等に関する報告がなされている。
また、ダイヤモンド半導体層形成時の不純物の取り込み効率は、下地層の面方位に強く依存することが知られている。
国際公開第２０１０／００１７０５号
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、不純物濃度が制御されたダイヤモンド半導体層を備え、低オン抵抗で高耐圧の半導体装置を提供することにある。
実施の形態の半導体装置は、主面が｛１１１｝面から＜０１１＞方向に４５度以下の傾斜を有する面方位である第１導電型の第１のダイヤモンド半導体層と、前記第１のダイヤモンド半導体層に形成されるトレンチ構造と、前記トレンチ構造内の前記第１のダイヤモンド半導体層上に形成され、前記第１のダイヤモンド半導体層より低不純物濃度の第２のダイヤモンド半導体層と、前記第２のダイヤモンド半導体層上に形成され、前記第２のダイヤモンド半導体層よりも高不純物濃度の第２導電型の第３のダイヤモンド半導体層と、前記第１のダイヤモンド半導体層に電気的に接続される第１の電極と、前記第３のダイヤモンド半導体層に電気的に接続される第２の電極と、を備え、前記第１のダイヤモンド半導体層と前記第２のダイヤモンド半導体層の界面の面方位が｛１００｝面または｛１１０｝面から±１０度以内の面方位であることを特徴とする。
第１の実施の形態の半導体装置の模式断面図である。 第１の実施の形態の半導体装置の製造方法を示す模式断面図である。 第２の実施の形態の半導体装置の模式断面図である。 第２の実施の形態の半導体装置の製造方法を示す模式断面図である。 第３の実施の形態の半導体装置の模式断面図である。 第３の実施の形態の半導体装置の製造方法を示す模式断面図である。 第４の実施の形態の半導体装置の模式断面図である。 第４の実施の形態の半導体装置の製造方法を示す模式断面図である。
ダイヤモンド半導体では、不純物のドーピングをイオン注入や固相拡散で行うことは困難であり、通常、半導体層成膜時にドーピングを行う方法が採用される。
そして、ダイヤモンド半導体の成膜時には、不純物取り込み効率の面方位依存性が顕著である。このため、半導体ダイヤモンド層形成の際に、下地層に含有される不純物によるオートドーピングの程度にも面方位依存性が顕著に現れる。
本発明の実施の形態では、ダイヤモンド半導体を材料とする半導体装置を形成する際に、トレンチ構造を用いることで、異なる半導体層を異なる面方位で形成可能とする。これにより、ダイヤモンド半導体に取り込まれる不純物濃度を制御する。したがって、ダイヤモンド半導体層内の不純物濃度を所望の値に精度高く制御することが可能である。特に、半導体装置の特性を大きく作用する真性あるいは低濃度不純物層の不純物濃度の制御性が向上し、安定して低オン抵抗で高耐圧の半導体装置が実現される。
以下、図面を参照しつつ本発明の実施の形態を説明する。
（第１の実施の形態）
本実施の形態の半導体装置は、主面が第１の面方位を有する第１導電型の第１のダイヤモンド半導体層と、第１のダイヤモンド半導体層に形成されるトレンチ構造と、トレンチ構造内の第１のダイヤモンド半導体層上に形成され、第１のダイヤモンド半導体層より低不純物濃度の第２のダイヤモンド半導体層と、第２のダイヤモンド半導体層上に形成され、第２のダイヤモンド半導体層よりも高不純物濃度の第２導電型の第３のダイヤモンド層と、第１のダイヤモンド半導体層に電気的に接続される第１の電極と、第３のダイヤモンド半導体層に電気的に接続される第２の電極と、を備える。
本実施の形態の半導体装置は、上記構成を備えることにより、特に、真性半導体または低不純物濃度の第２のダイヤモンド半導体層の不純物が精度良く制御される。したがって、安定した特性を備える低オン抵抗で高耐圧の半導体装置を実現することが可能となる。
図１は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置１００は、トレンチ型のｐｉｎダイオードである。
半導体装置１００は、例えば、主面が第１の面方位を備える単結晶ダイヤモンドの基板１０上に形成される。第１の面方位は、例えば、｛１１１｝面から＜０１１＞方向に４５度以下の傾斜を備える面方位である。ここで、主面とは、基板１０の最も広い面を意味し、基板１０がウェハであれば、ウェハの表面および裏面を意味する。
基板１０上に、主面が第１の面方位を有するｎ型の第１のダイヤモンド半導体層１２が形成される。第１の面方位は、例えば、｛１１１｝面から０度から１０度のオフ角を備える面方位である。
第１のダイヤモンド半導体層１２の不純物濃度は、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下である。ｎ型不純物は、例えば、リン（Ｐ）である。
そして、第１のダイヤモンド半導体層１２にトレンチ構造１４が形成される。トレンチ構造１４は、例えば、断面がＶ字形状を備える。そして、トレンチ構造１４は、第１の面方位と異なる第２の面方位、例えば、｛１００｝面または｛１１０｝面が、トレンチ内面に形成されるように設けられている。
そして、トレンチ構造１４内の第１のダイヤモンド半導体層１２上に、第２のダイヤモンド半導体層１６が形成される。第２のダイヤモンド半導体層１６は、いわゆるドリフト層である。
第２のダイヤモンド半導体層１６は、第１のダイヤモンド半導体層１２より低不純物濃度である。第２のダイヤモンド半導体層１６は、例えば、ｎ型、ｐ型または真性半導体であるｉ（ｉｎｔｒｉｎｓｉｃ）型である。第２のダイヤモンド半導体層１６の不純物濃度は、１×１０１５ａｔｏｍｓ／ｃｍ３以下であることが高耐圧および高移動度を実現する観点から望ましい。
そして、第２のダイヤモンド半導体層１６上に、ｐ型の第３のダイヤモンド半導体層１８が形成される。第３のダイヤモンド半導体層１８は、第２のダイヤモンド半導体層１６よりも高不純物濃度である。
第３のダイヤモンド半導体層１８の不純物濃度は、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下である。ｐ型不純物は、例えば、ボロン（Ｂ）である。
さらに、第１のダイヤモンド半導体層１２に電気的に接続される第１の電極２０を備えている。第１の電極２０は、カソード（陰極）である。
第１の電極２０は、第１のダイヤモンド半導体層１２に設けられた溝内に形成される。この構造により、第１のダイヤモンド半導体層１２との接触面積を増大させ、コンタクト抵抗を低減している。
第１の電極２０は、金属で形成される。金属は、例えば、チタン（Ｔｉ）である。第１の電極２０と第１のダイヤモンド半導体層１２との間は、オーミックコンタクトであることが望ましい。
また、第３のダイヤモンド半導体層１８に電気的に接続される第２の電極２２を備えている。第２の電極２２は、アノード（陽極）である。
第２の電極２２は、金属で形成される。金属は、例えば、チタン（Ｔｉ）である。第２の電極２２と第３のダイヤモンド半導体層１８との間は、オーミックコンタクトであることが望ましい。
第１のダイヤモンド半導体層１２、第２のダイヤモンド半導体層１６、第３のダイヤモンド半導体層１８の表面には、絶縁膜２４が形成されている。絶縁膜２４上には、第１の電極２０および第２の電極２２の一部が形成されている。
本実施の形態では、｛１１１｝面近傍の面方位を備えるｎ型の第１のダイヤモンド半導体層１２上に、ドリフト層となる第２のダイヤモンド半導体層１６を形成する。この際、第１のダイヤモンド半導体層１２に形成したトレンチ構造１４内に第２のダイヤモンド半導体層１６を形成する。トレンチ構造１４は、｛１１１｝面と面方位の異なる第２の面、例えば、｛１００｝面または｛１１０｝面が、トレンチ内面に形成されるように設けられる。
ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）成長によって形成されるダイヤモンド半導体層では、不純物の層内への取り込み効率は、面方位に強く依存する。例えば、不純物がｎ型ドーパントであるリン（Ｐ）の場合、｛１１１｝面基板上の｛１１１｝面成長の場合、すなわち＜１１１＞方向への成長の場合、リンの取り込み効率は０．０２％程度である。
これに対し、｛１１０｝面基板上の｛１１０｝面成長の場合、すなわち＜１１０＞方向への成長の場合、リンの取り込み効率は０．０００２％程度である。また、｛１００｝面基板上の｛１００｝面成長の場合、すなわち＜１００＞方向への成長の場合、リンの取り込み効率は０．００００１％未満である。
そして、ボロン（Ｂ）についても、リン（Ｐ）と同様の傾向があり、｛１１１｝面基板上の＜１１１＞方向の｛１１１｝面成長の場合に取り込み効率が高くなる。
このため、ダイヤモンド半導体層を形成する際の下地層に、高濃度の不純物が含有されていると、下地由来の不純物の取り込み、いわゆる、オートドーピングが生じ、不純物濃度の安定した制御が困難となる。特に真性半導体や低濃度のダイヤモンド半導体層を形成する際、この問題は顕著となる。
本実施の形態の半導体装置１００の構成によれば、第１のダイヤモンド半導体層１２は｛１１１｝面近傍の面方位を備えることで、ｎ型不純物のリンを高濃度に含有させることが容易となる。第１のダイヤモンド半導体層１２は、第１の電極２０とのコンタクト層として、コンタクト抵抗とオン抵抗とを低くするため不純物濃度が高濃度であることが要求される。
一方、ドリフト層である第２のダイヤモンド半導体層１６は、薄膜で高耐圧とするために、低不純物濃度であることが要求される。本実施の形態の半導体装置１００の構成によれば、高不純物濃度の第１のダイヤモンド半導体層１２にトレンチ構造を設け、｛１００｝面、｛１１０｝面等、｛１１１｝面と面方位の異なる面を下地として、第２のダイヤモンド半導体層１６を成長させることが可能になる。
したがって、第１のダイヤモンド半導体層１２由来の不純物の取り込みが抑制され、安定して不純物濃度を低濃度に制御することが可能となる。よって、例えば、オン抵抗が０．１ｍΩｃｍ２以下、と低オン抵抗で、例えば、耐圧が１ｋＶ以上、と高耐圧のｐｉｎダイオードを再現性良く安定して製造することが可能となる。
また、不純物の取り込みが抑制されることで、接合界面の急峻性の劣化や欠陥の発生を抑制することが可能となる。よって、キャリア移動度の低下や逆方向のリーク電流の増大も抑制することが可能となる。
なお、第１のダイヤモンド半導体層１２への不純物取り込み効率を大きくする観点から、第１の面方位が｛１１１｝面から＜０１１＞方向に４５度以下の傾斜を有する面方位であることが望ましく、第１の面方位が｛１１１｝面から＜０１１＞方向に３０度以下の傾斜を有する面方位であることがより望ましく、第１の面方位が｛１１１｝面から＜０１１＞方向に１５度以下の傾斜を有する面方位であることがさらに望ましい。
また、第２のダイヤモンド半導体層１６への不純物の取り込みを抑制する観点から、第１のダイヤモンド半導体層１２と第２のダイヤモンド半導体層１６の界面の面方位が｛１００｝面または｛１１０｝面から±１０度以内の面方位であることが望ましく、±５度以内の面方位であることがより望ましい。
また、トレンチ構造１４については、Ｖ字形状である場合を例に説明したが、内面に第１の面方位以外の、第２の面方位を備える構造であれば、Ｖ字形状に限らず、例えば、Ｕ字形状、矩形形状等であってもかまわない。また、第２のダイヤモンド半導体層１６は、トレンチ構造１４の内面の全領域に形成されていなくとも、一部の領域に形成されるものであってもかまわない。
次に、本実施の形態の半導体装置の製造方法について説明する。本実施の形態の半導体装置の製造方法は、主面が第１の面方位を備える基板を準備し、基板上に主面が第１の面方位を備える第１導電型の第１のダイヤモンド半導体層を形成し、第１のダイヤモンド半導体層にトレンチ構造を形成し、トレンチ構造内の第１のダイヤモンド半導体層上に、第１のダイヤモンド半導体層より低不純物濃度の第２のダイヤモンド半導体層を形成し、第２のダイヤモンド半導体層上に、第２のダイヤモンド半導体層よりも高不純物濃度の第２導電型の第３のダイヤモンド半導体層を形成し、第１のダイヤモンド半導体層に電気的に接続される第１の電極を形成し、第３のダイヤモンド半導体層に電気的に接続される第２の電極を形成する。
図２（ａ）〜（ｇ）は、本実施の形態の半導体装置の製造方法を示す模式断面図である。
まず、主面が第１の面方位を備える基板１０を準備する。基板１０は、例えば、ノンドープのダイヤモンド半導体である。第１の面方位は、例えば｛１１１｝である。
そして、基板１０上に、主面が、例えば｛１１１｝の面方位を備えるｎ型の第１のダイヤモンド半導体層１２を形成する（図２（ａ））。第１のダイヤモンド半導体層１２には不純物としてリン（Ｐ）が含まれる。第１のダイヤモンド半導体層１２の不純物濃度は、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下である。第１のダイヤモンド半導体層１２は、例えば、マイクロ波プラズマＣＶＤ法で形成する。
なお、第１のダイヤモンド半導体層１２に不純物を高濃度に含有させる観点から、第１の面方位が｛１１１｝面から＜０１１＞方向に４５度以下の傾斜を有する面方位であることが望ましい。
次に、第１のダイヤモンド半導体層１２に、例えば、リソグラフィー法とＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法を用いて、トレンチ構造１４を形成する（図２（ｂ））。トレンチ構造１４は、例えば、Ｖ字型である。Ｖ字型のトレンチ構造１４の内面は、第１の面方位と異なる第２の面方位を備える。第２の面方位は、例えば、｛１１０｝である。
次に、トレンチ構造１４内の第１のダイヤモンド半導体層１２上に、第１のダイヤモンド半導体層１２より低不純物濃度の第２のダイヤモンド半導体層１６を形成する。第２のダイヤモンド半導体層１６は、例えば、不純物を積極的に導入しないノンドープのダイヤモンド半導体層である。トレンチ構造内１４では、内面に露出する第２の面方位、例えば、｛１１０｝、と同じ面方位の第２のダイヤモンド半導体層１６が形成される。すなわち、第２のダイヤモンド半導体層１６は、＜１１０＞方向に成長する。第２のダイヤモンド半導体層１６は、例えば、マイクロ波プラズマＣＶＤ法で形成する。
＜１１０＞方向に｛１１０｝面方位で成長する場合、＜１１１＞方向に｛１１１｝面方位で成長する場合に比較して、リン（Ｐ）の取り込み効率は小さい。したがって、第２のダイヤモンド半導体層１６形成の際に、下地のリンを高濃度に含有する第１のダイヤモンド半導体層１２からの、リンのオートドーピングが抑制される。したがって、極めて真性半導体に近い第２のダイヤモンド半導体層１６を形成することが可能となる。
なお、ここでは、第２の面方位が｛１１０｝である場合を例に説明したが、第２の面方位は、第１面方位と異なる面方位であれば、これに限定されるものではない。第２の面方位は、第２のダイヤモンド半導体層１６への不純物のオートドーピングを抑制する観点から、｛１００｝面または｛１１０｝面から±１０度以内の面方位であることが望ましい。
次に、第２のダイヤモンド半導体層１６上に、第２のダイヤモンド半導体層１６よりも高不純物濃度のｐ型の第３のダイヤモンド半導体層１８を形成する（図２（ｃ））。第３のダイヤモンド半導体層１８には不純物としてボロン（Ｂ）が含まれる。第３のダイヤモンド半導体層１８の不純物濃度は、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下である。第３のダイヤモンド半導体層１８は、例えば、マイクロ波プラズマＣＶＤ法で形成する。
次に、第３のダイヤモンド半導体層１８上のトレンチ構造１４内の斜面を含む領域に、保護膜（図示せず）を形成する。保護膜は、例えば、シリコン酸化膜である。
その後、例えば、酸素系のＲＩＥにより、第２のダイヤモンド半導体層１６および第３のダイヤモンド半導体層１８を、第１のダイヤモンド半導体層１２が表面に露出するまでエッチングする。その後、保護膜はウェットエッチング等により除去する（図２（ｄ））。
次に、第３のダイヤモンド半導体層１８上のトレンチ構造１４内の斜面を含む領域に、絶縁膜２４を形成する（図２（ｅ））。絶縁膜２４は、例えば、シリコン窒化膜である。
次に、例えば、リソグラフィー法とＲＩＥ法により、絶縁膜２４に開口部３０ａ、３０ｂを形成する。そして、開口部３０ａ、３０ｂに、例えば、ＲＩＥ法により、例えば、基板１０に達する溝を形成する。また、例えば、リソグラフィー法とＲＩＥ法により、絶縁膜２４に開口部３０ｃを形成する（図２（ｆ））。
その後、金属膜３２、例えば、チタン（Ｔｉ）膜を、スパッタ法により形成する（図２（ｇ））。
その後、例えば、リソグラフィー法とＲＩＥ法により、金属膜３２をパターニングし、第１の電極２０および第２の電極２２を形成する。以上の製造方法により、図１に示す半導体装置１００が形成される。
（第２の実施の形態）
本実施の形態の半導体装置は、主面が第１の面方位を有する第１導電型の第１のダイヤモンド半導体層と、第１のダイヤモンド半導体層に形成されるトレンチ構造と、トレンチ構造内の第１のダイヤモンド半導体層上に形成され、第１のダイヤモンド半導体層より低不純物濃度の第２のダイヤモンド半導体層と、第１のダイヤモンド半導体層に電気的に接続される第１の電極と、第２のダイヤモンド半導体層に電気的に接続される第２の電極と、
を備える。
本実施の形態の半導体装置は、第３のダイヤモンド半導体層を備えない、ショットキーダイオードである点で、第１の実施の形態と異なっている。第１の実施の形態と重複する内容については記載を省略する。
図３は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置２００は、トレンチ型のショットキーダイオードである。
半導体装置２００は、例えば、主面が第１の面方位を備える単結晶ダイヤモンドの基板１０上に形成される。第１の面方位は、例えば、｛１１１｝面から＜０１１＞方向に４５度以下の傾斜を備える面方位である。
基板１０上に、主面が第１の面方位を有するｎ型の第１のダイヤモンド半導体層１２が形成される。第１の面方位は、例えば、｛１１１｝面から０度から１０度のオフ角を備える面方位である。
第１のダイヤモンド半導体層１２の不純物濃度は、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下である。ｎ型不純物は、例えば、リン（Ｐ）である。
そして、第１のダイヤモンド半導体層１２にトレンチ構造１４が形成される。トレンチ構造１４は、例えば、断面がＶ字形状を備える。そして、トレンチ構造１４は、第１の面方位と異なる第２の面方位、例えば、｛１００｝面または｛１１０｝面が、トレンチ内面に形成されるように設けられている。
そして、トレンチ構造１４内の第１のダイヤモンド半導体層１２上に、第２のダイヤモンド半導体層１６が形成される。第２のダイヤモンド半導体層１６は、いわゆるドリフト層である。
第２のダイヤモンド半導体層１６は、第１のダイヤモンド半導体層１２より低不純物濃度である。第２のダイヤモンド半導体層１６は、例えば、ｎ型、ｐ型または真性半導体であるｉ（ｉｎｔｒｉｎｓｉｃ）型である。第２のダイヤモンド半導体層１６の不純物濃度は、１×１０１５ａｔｏｍｓ／ｃｍ３以下であることが高耐圧を実現する観点から望ましい。
さらに、第１のダイヤモンド半導体層１２に電気的に接続される第１の電極２０を備えている。第１の電極２０は、カソード（陰極）である。
第１の電極２０は、第１のダイヤモンド半導体層１２に設けられた溝内に形成される。この構造により、第１のダイヤモンド半導体層１２との接触面積を増大させ、コンタクト抵抗を低減している。
第１の電極２０は、金属で形成される。金属は、例えば、チタン（Ｔｉ）である。第１の電極２０と第１のダイヤモンド半導体層１２との間は、オーミックコンタクトであることが望ましい。
また、第２のダイヤモンド半導体層１６に電気的に接続される第２の電極２２を備えている。第２の電極２２は、アノード（陽極）である。
第２の電極２２は、金属で形成される。金属は、例えば、ニッケル（Ｎｉ）である。第２の電極２２と第２のダイヤモンド半導体層１６との間は、ショットキー接合である。第２の電極２２の金属は、第２のダイヤモンド半導体層１６とショットキー接合を形成する材料であれば、ニッケルに限定されることなく、例えば、アルミニウム（Ａｌ）、金（Ａｕ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、チタン（Ｔｉ）、タングステン（Ｗ）を適用することも可能である。
第１のダイヤモンド半導体層１２、第２のダイヤモンド半導体層１６の表面には、絶縁膜２４が形成されている。絶縁膜２４上には、第１の電極２０および第２の電極２２の一部が形成されている。
本実施の形態の半導体装置２００の構成によれば、第１のダイヤモンド半導体層１２は｛１１１｝面近傍の面方位を備えることで、ｎ型不純物のリンを高濃度に含有させることが容易となる。第１のダイヤモンド半導体層１２は、第１の電極２０とのコンタクト層として、コンタクト抵抗とオン抵抗とを低くするため不純物濃度が高濃度であることが要求される。
そして、ドリフト層である第２のダイヤモンド半導体層１６は、薄膜で高耐圧とするために、低不純物濃度であることが要求される。本実施の形態の半導体装置１００の構成によれば、高不純物濃度の第１のダイヤモンド半導体層１２にトレンチ構造を設け、｛１００｝面、｛１１０｝面等、｛１１１｝面と面方位の異なる面を下地として、第２のダイヤモンド半導体層１６を成長させることが可能になる。
したがって、第１のダイヤモンド半導体層１２由来の不純物の取り込みが抑制され、安定して不純物濃度を低濃度に制御することが可能となる。よって、例えば、オン抵抗が０．１ｍΩｃｍ２以下、と低オン抵抗で、例えば、耐圧が１ｋＶ以上、と高耐圧のショットキーダイオードを再現性良く安定して製造することが可能となる。
また、不純物の取り込みが抑制されることで、接合界面の急峻性の劣化や欠陥の発生を抑制することが可能となる。よって、キャリア移動度の低下や逆方向のリーク電流の増大も抑制することが可能となる。
次に、本実施の形態の半導体装置の製造方法について説明する。本実施の形態の半導体装置の製造方法は、主面が第１の面方位を備える基板を準備し、基板上に主面が第１の面方位を備える第１導電型の第１のダイヤモンド半導体層を形成し、第１のダイヤモンド半導体層にトレンチ構造を形成し、トレンチ構造内の第１のダイヤモンド半導体層上に、第１のダイヤモンド半導体層より低不純物濃度の第２のダイヤモンド半導体層を形成し、第１のダイヤモンド半導体層に電気的に接続される第１の電極を形成し、第２のダイヤモンド半導体層に電気的に接続される第２の電極を形成する。
図４（ａ）〜（ｇ）は、本実施の形態の半導体装置の製造方法を示す模式断面図である。
まず、主面が第１の面方位を備える基板１０を準備する。基板１０は、例えば、ノンドープのダイヤモンド半導体である。第１の面方位は、例えば｛１１１｝である。
そして、基板１０上に、主面が、例えば｛１１１｝の面方位を備えるｎ型の第１のダイヤモンド半導体層１２を形成する（図４（ａ））。第１のダイヤモンド半導体層１２には不純物としてリン（Ｐ）が含まれる。第１のダイヤモンド半導体層１２の不純物濃度は、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下である。第１のダイヤモンド半導体層１２は、例えば、マイクロ波プラズマＣＶＤ法で形成する。
なお、第１のダイヤモンド半導体層１２に不純物を高濃度に含有させる観点から、第１の面方位が｛１１１｝面から＜０１１＞方向に４５度以下の傾斜を有する面方位であることが望ましい。
次に、第１のダイヤモンド半導体層１２に、例えば、リソグラフィー法とＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法を用いて、トレンチ構造１４を形成する（図４（ｂ））。トレンチ構造１４は、例えば、断面がＶ字形状である。Ｖ字形状のトレンチ構造１４の内面は、第１の面方位と異なる第２の面方位を備える。第２の面方位は、例えば、｛１１０｝である。
次に、トレンチ構造１４内の第１のダイヤモンド半導体層１２上に、第１のダイヤモンド半導体層１２より低不純物濃度の第２のダイヤモンド半導体層１６を形成する（図４（ｃ））。第２のダイヤモンド半導体層１６は、例えば、不純物を積極的に導入しないノンドープのダイヤモンド半導体層である。トレンチ構造内１４では、内面に露出する第２の面方位、例えば、｛１１０｝、と同じ面方位の第２のダイヤモンド半導体層１６が形成される。第２のダイヤモンド半導体層１６は、＜１１０＞方向に成長して形成される。第２のダイヤモンド半導体層１６は、例えば、マイクロ波プラズマＣＶＤ法で形成する。
＜１１０＞方向に｛１１０｝面方位で成長する場合、＜１１１＞方向に｛１１１｝面方位で成長する場合に比較して、リン（Ｐ）の取り込み効率は小さい。したがって、第２のダイヤモンド半導体層１６形成の際に、下地のリンを高濃度に含有する第１のダイヤモンド半導体層１２からの、リンのオートドーピングが抑制される。したがって、極めて真性半導体に近い第２のダイヤモンド半導体層１６を形成することが可能となる。
なお、ここでは、第２の面方位が｛１１０｝である場合を例に説明したが、第２の面方位は、第１の面方位と異なる面方位であれば、これに限定されるものではない。第２の面方位は、第２のダイヤモンド半導体層１６への不純物のオートドーピングを抑制する観点から、｛１００｝面または｛１１０｝面から±１０度以内の面方位であることが望ましい。
次に、第２のダイヤモンド半導体層１６上のトレンチ構造１４内の斜面を含む領域に、保護膜（図示せず）を形成する。保護膜は、例えば、シリコン酸化膜である。
その後、例えば、酸素系のＲＩＥにより、第２のダイヤモンド半導体層１６を、第１のダイヤモンド半導体層１２が表面に露出するまでエッチングする。その後、保護膜はウェットエッチング等により除去する（図４（ｄ））。
次に、第３のダイヤモンド半導体層１８上のトレンチ構造１４内の斜面を含む領域に、絶縁膜２４を形成する（図４（ｅ））。絶縁膜２４は、例えば、シリコン窒化膜である。
次に、例えば、リソグラフィー法とＲＩＥ法により、絶縁膜２４に開口部３０ａ、３０ｂを形成する。そして、開口部３０ａ、３０ｂに、例えば、ＲＩＥ法により、例えば、基板１０に達する溝を形成する。また、例えば、リソグラフィー法とＲＩＥ法により、絶縁膜２４に開口部３０ｃを形成する（図４（ｆ））。
その後、金属膜３２、例えば、チタン（Ｔｉ）膜を、スパッタ法により形成する（図４（ｇ））。
その後、例えば、リソグラフィー法とＲＩＥ法により、金属膜３２をパターニングし、第１の電極２０および第２の電極２２を形成する。以上の製造方法により、図３に示す半導体装置２００が形成される。
なお、第１の電極２０と第２の第２の電極２２とに、異なる金属材料を適用してもかまわない。
（第３の実施の形態）
本実施の形態の半導体装置は、基板と、基板上に形成され、主面が第１の面方位を有する第１導電型の第１のダイヤモンド半導体層と、第１のダイヤモンド半導体層に形成され、最深部が基板に達し、第１のダイヤモンド半導体層を第１の領域と第２の領域に分離するトレンチ構造と、トレンチ構造内の第１のダイヤモンド半導体層上に形成され、第１のダイヤモンド半導体層より低不純物濃度の第２のダイヤモンド半導体層と、第１の領域に電気的に接続されるソース電極と、第２の領域に電気的に接続されるドレイン電極と、第２のダイヤモンド半導体層上に形成されるゲート電極と、を備える。
本実施の形態の半導体装置は、ダイオードではなく電界効果トランジスタである点で、第１および第２の実施の形態と異なる。第１または第２の実施の形態と重複する内容については記載を省略する。
図５は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置３００は、トレンチ型の電界効果トランジスタである。
半導体装置３００は、例えば、主面が第１の面方位を備える単結晶ダイヤモンドの基板１０上に形成される。第１の面方位は、例えば、｛１１１｝面から＜０１１＞方向に４５度以下の傾斜を備える面方位である。
基板１０上に、主面が第１の面方位を有するｎ型の第１のダイヤモンド半導体層１２が形成される。第１の面方位は、例えば、｛１１１｝面から０度から１０度のオフ角を備える面方位である。
第１のダイヤモンド半導体層１２の不純物濃度は、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下である。ｎ型不純物は、例えば、リン（Ｐ）である。
そして、第１のダイヤモンド半導体層１２にトレンチ構造１４が形成される。トレンチ構造１４は、例えば、断面がＶ字形状を備える。トレンチ構造１４により、第１のダイヤモンド半導体層１２がソース領域（第１の領域）１２ａとドレイン領域（第２の領域）１２ｂに分離される。そして、トレンチ構造１４は、第１の面方位と異なる第２の面方位、例えば、｛１００｝面または｛１１０｝面が、トレンチ内面に形成されるように設けられている。
そして、トレンチ構造１４内の第１のダイヤモンド半導体層１２上に、第２のダイヤモンド半導体層１６が形成される。第２のダイヤモンド半導体層１６は、キャリアが伝導される、いわゆるチャネル層である。
第２のダイヤモンド半導体層１６は、第１のダイヤモンド半導体層１２より低不純物濃度である。第２のダイヤモンド半導体層１６は、例えば、ｎ型、ｐ型または真性半導体であるｉ（ｉｎｔｒｉｎｓｉｃ）型である。第２のダイヤモンド半導体層１６の不純物濃度は、１×１０１５ａｔｏｍｓ／ｃｍ３以下であることが適切な閾値設定の観点から望ましい。
さらに、第１のダイヤモンド半導体層１２の第１の領域１２ａに電気的に接続されるソース電極４０を備えている。ソース電極４０は、例えば、第１のダイヤモンド半導体層１２の第１の領域１２ａに設けられた溝内に形成される。この構造により、第１のダイヤモンド半導体層１２との接触面積を増大させ、コンタクト抵抗を低減している。
ソース電極４０は、金属で形成される。金属は、例えば、チタン（Ｔｉ）である。ソース電極４０と第１のダイヤモンド半導体層１２との間は、オーミックコンタクトであることが望ましい。
また、第１のダイヤモンド半導体層１２の第２の領域１２ｂに電気的に接続されるドレイン電極４２を備えている。ドレイン電極４２は、例えば、第１のダイヤモンド半導体層１２の第２の領域１２ｂに設けられた溝内に形成される。この構造により、第１のダイヤモンド半導体層１２との接触面積を増大させ、コンタクト抵抗を低減している。
ドレイン電極４２は、金属で形成される。金属は、例えば、チタン（Ｔｉ）である。ドレイン電極４２と第１のダイヤモンド半導体層１２との間は、オーミックコンタクトであることが望ましい。
また、第２のダイヤモンド半導体層１６に電気的に接続されるゲート電極４４を備えている。ゲート電極４４は、金属で形成される。金属は、例えば、ニッケル（Ｎｉ）である。ゲート電極４４と第２のダイヤモンド半導体層１６との間は、ショットキー接合である。ゲート電極４４の金属は、第２のダイヤモンド半導体層１６とショットキー接合を形成する材料であれば、ニッケルに限定されることなく、例えば、アルミニウム（Ａｌ）、金（Ａｕ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、チタン（Ｔｉ）、タングステン（Ｗ）を適用することも可能である。
第１のダイヤモンド半導体層１２、第２のダイヤモンド半導体層１６の表面には、絶縁膜２４が形成されている。絶縁膜２４上には、ソース電極４０、ドレイン電極４２およびゲート電極４４の一部が形成されている。
本実施の形態の半導体装置３００の構成によれば、第１のダイヤモンド半導体層１２は｛１１１｝面近傍の面方位を備えることで、ｎ型不純物のリンを高濃度に含有させることが容易となる。第１のダイヤモンド半導体層１２は、ソース電極４０、ドレイン電極４２とのコンタクト層として、コンタクト抵抗とオン抵抗とを低くするため不純物濃度が高濃度であることが要求される。
そして、チャネル層である第２のダイヤモンド半導体層１６は、薄膜で高耐圧とするために、低不純物濃度であることが要求される。本実施の形態の半導体装置１００の構成によれば、高不純物濃度の第１のダイヤモンド半導体層１２にトレンチ構造を設け、｛１００｝面、｛１１０｝面等、｛１１１｝面と面方位の異なる面を下地として、第２のダイヤモンド半導体層１６を成長させることが可能になる。よって、第１のダイヤモンド半導体層１２由来の不純物の取り込みが抑制され、安定して不純物濃度を低濃度に制御することが可能となる。よって、オン抵抗が低く、高耐圧の電界効果トランジスタを再現性良く安定して製造することが可能となる。
また、不純物の取り込みが抑制されることで、接合界面の急峻性の劣化や欠陥の発生を抑制することが可能となる。よって、キャリア移動度の低下やリーク電流の増大も抑制することが可能となる。
なお、第２のダイヤモンド半導体層１６とゲート電極４４との間にゲート絶縁膜を設け、ＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｅｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）構造を採用することも可能である。
次に、本実施の形態の半導体装置の製造方法について説明する。本実施の形態の半導体装置の製造方法は、主面が第１の面方位を備える基板を準備し、基板上に主面が第１の面方位を備える第１導電型の第１のダイヤモンド半導体層を形成し、第１のダイヤモンド半導体層に、最深部が基板に達するトレンチ構造を形成し、トレンチ構造内の第１のダイヤモンド半導体層上に、第１のダイヤモンド半導体層より低不純物濃度の第２のダイヤモンド半導体層を形成し、第１のダイヤモンド半導体層に電気的に接続されるソース電極およびドレイン電極を形成し、第２のダイヤモンド半導体層に電気的に接続されるゲート電極を形成する。
図６（ａ）〜（ｇ）は、本実施の形態の半導体装置の製造方法を示す模式断面図である。
まず、主面が第１の面方位を備える基板１０を準備する。基板１０は、例えば、ノンドープのダイヤモンド半導体である。第１の面方位は、例えば｛１１１｝である。
そして、基板１０上に、主面が、例えば｛１１１｝の面方位を備えるｎ型の第１のダイヤモンド半導体層１２を形成する（図６（ａ））。第１のダイヤモンド半導体層１２には不純物としてリン（Ｐ）が含まれる。第１のダイヤモンド半導体層１２の不純物濃度は、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下である。第１のダイヤモンド半導体層１２は、例えば、マイクロ波プラズマＣＶＤ法で形成する。
なお、第１のダイヤモンド半導体層１２に不純物を高濃度に含有させる観点から、第１の面方位が｛１１１｝面から＜０１１＞方向に４５度以下の傾斜を有する面方位であることが望ましい。
次に、第１のダイヤモンド半導体層１２に、例えば、リソグラフィー法とＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法を用いて、最深部が基板１０に達するトレンチ構造１４を形成する（図６（ｂ））。トレンチ構造１４は、例えば、Ｖ字型である。Ｖ字型のトレンチ構造１４の内面は、第１の面方位と異なる第２の面方位を備える。第２の面方位は、例えば、｛１１０｝である。
次に、トレンチ構造１４内の第１のダイヤモンド半導体層１２上に、第１のダイヤモンド半導体層１２より低不純物濃度の第２のダイヤモンド半導体層１６を形成する（図６（ｃ））。第２のダイヤモンド半導体層１６は、例えば、不純物を積極的に導入しないノンドープの真性ダイヤモンド半導体層である。トレンチ構造内１４では、内面に露出する第２の面方位、例えば、｛１１０｝、と同じ面方位の第２のダイヤモンド半導体層１６が形成される。すなわち、第２のダイヤモンド半導体層１６は、＜１１０＞方向に成長して形成される。第２のダイヤモンド半導体層１６は、例えば、マイクロ波プラズマＣＶＤ法で形成する。
＜１１０＞方向に｛１１０｝面方位で成長する場合、＜１１１＞方向に｛１１１｝面方位で成長する場合に比較して、リン（Ｐ）の取り込み効率は小さい。したがって、第２のダイヤモンド半導体層１６形成の際に、下地のリンを高濃度に含有する第１のダイヤモンド半導体層１２からのオートドーピングが抑制される。したがって、極めて真性半導体に近い第２のダイヤモンド半導体層１６を形成することが可能となる。
なお、ここでは、第２の面方位が｛１１０｝である場合を例に説明したが、第２の面方位は、これに限定されるものではない。例えば、第２の面方位は、第２のダイヤモンド半導体層１６への不純物のオートドーピングを抑制する観点から、｛１００｝面または｛１１０｝面から±１０度以内の面方位であることが望ましい。
次に、第２のダイヤモンド半導体層１６上のトレンチ構造１４内の斜面を含む領域に、保護膜（図示せず）を形成する。保護膜は、例えば、シリコン酸化膜である。
その後、例えば、酸素系のＲＩＥにより、第２のダイヤモンド半導体層１６を、第１のダイヤモンド半導体層１２が表面に露出するまでエッチングする。その後、保護膜はウェットエッチング等により除去する（図６（ｄ））。
次に、第３のダイヤモンド半導体層１８上のトレンチ構造１４内の斜面を含む領域に、絶縁膜２４を形成する（図６（ｅ））。絶縁膜２４は、例えば、シリコン窒化膜である。
次に、例えば、リソグラフィー法とＲＩＥ法により、絶縁膜２４に開口部３０ａ、３０ｂを形成する。そして、開口部３０ａ、３０ｂに、例えば、ＲＩＥ法により、例えば、基板１０に達する溝を形成する。また、例えば、リソグラフィー法とＲＩＥ法により、絶縁膜２４に開口部３０ｃを形成する（図６（ｆ））。
その後、金属膜３２、例えば、チタン（Ｔｉ）膜を、スパッタ法により形成する（図６（ｇ））。
その後、例えば、リソグラフィー法とＲＩＥ法により、金属膜３２をパターニングし、ソース電極４０、ドレイン電極４２およびゲート電極４４を形成する。以上の製造方法により、図５に示す半導体装置３００が形成される。
なお、ソース電極４０、ドレイン電極４２とゲート電極４４とに異なる金属材料を適用してもかまわない。
（第４の実施の形態）
本実施の形態の半導体装置は、主面が第１の面方位を有する第１導電型の第１のダイヤモンド半導体層と、第１のダイヤモンド半導体層上に形成され、第１のダイヤモンド半導体層より低不純物濃度の第２のダイヤモンド半導体層と、第２のダイヤモンド半導体層に形成されるトレンチ構造と、トレンチ構造内の第２のダイヤモンド半導体層上に形成され、第２のダイヤモンド半導体層より高不純物濃度の第３のダイヤモンド半導体層と、第１のダイヤモンド半導体層に電気的に接続される第１の電極と、第３のダイヤモンド半導体層に電気的に接続される第２の電極と、を備える。
本実施の形態の半導体装置は、第１のダイヤモンド半導体層が高濃度のｐ型である点、第２のダイヤモンド半導体層にトレンチ構造が形成される点、半導体装置の裏面に電極を備える縦型の素子構造である点で、第１および第２の実施の形態と異なる。第１または第２の実施の形態と重複する内容については記載を省略する。
図７は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置４００は、トレンチ型の縦型のｐｉｎダイオードである。
半導体装置４００は、例えば、主面が第１の面方位を有するｐ型の第１のダイヤモンド半導体層１２を備える。第１の面方位は、例えば、｛１００｝である。なお、ｐ型のダイヤモンド半導体は、ｎ型のダイヤモンド半導体と比較して、｛１００｝や｛１１０｝面方位の成長でも高濃度の半導体層を形成することが容易である。
第１のダイヤモンド半導体層１２の不純物濃度は、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下である。ｐ型不純物は、例えば、ボロン（Ｂ）である。
第１のダイヤモンド半導体層１２上に、第２のダイヤモンド半導体層１６が形成される。第２のダイヤモンド半導体層１６は、いわゆるドリフト層である。
第２のダイヤモンド半導体層１６は、第１のダイヤモンド半導体層１２より低不純物濃度である。第２のダイヤモンド半導体層１６は、例えば、ｐ型または真性半導体であるｉ（ｉｎｔｒｉｎｓｉｃ）型である。第２のダイヤモンド半導体層１６の不純物濃度は、１×１０１５ａｔｏｍｓ／ｃｍ３以下であることが高耐圧を実現する観点から望ましい。
そして、第２のダイヤモンド半導体層１６にトレンチ構造１４が形成される。トレンチ構造１４は、例えば、断面がＶ字形状を備える。そして、トレンチ構造１４は、第１の面方位と異なる第２の面方位、例えば、｛１１１｝面が、トレンチ内面に形成されるように設けられている。
そして、トレンチ構造１４内の第２のダイヤモンド半導体層１６上に、ｎ型の第３のダイヤモンド半導体層１８が形成される。３のダイヤモンド半導体層１８は、第２のダイヤモンド半導体層１６よりも高不純物濃度である。
第３のダイヤモンド半導体層１８の不純物濃度は、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下である。ｎ型不純物は、例えば、リン（Ｐ）である。
さらに、半導体装置４００の裏面側には、第１のダイヤモンド半導体層１２に電気的に接続される第１の電極５０を備えている。第１の電極５０は、アノード（陽極）である。
第１の電極２０は、金属で形成される。金属は、例えば、チタン（Ｔｉ）である。第１の電極５０と第１のダイヤモンド半導体層１２との間は、オーミックコンタクトであることが望ましい。
また、第３のダイヤモンド半導体層１８に電気的に接続される第２の電極５２を備えている。第２の電極５２は、カソード（陰極）である。
第２の電極５２は、金属で形成される。金属は、例えば、チタン（Ｔｉ）である。第２の電極５２と第３のダイヤモンド半導体層１８との間は、オーミックコンタクトであることが望ましい。
第２のダイヤモンド半導体層１６、第３のダイヤモンド半導体層１８の表面には、絶縁膜２４が形成されている。絶縁膜２４上には、第２の電極５２の一部が形成されている。
本実施の形態では、ボロンの取り込み効率が比較的低い｛１００｝面方向の成長により、低不純物濃度の第２のダイヤモンド半導体層１６を形成する。これにより、高不純物濃度の第１のダイヤモンド半導体層１２からのオートドーピングにより、不純物濃度が上昇あるいは不安定になることが抑制可能となる。
そして、｛１００｝面を備える低不純物濃度の第２のダイヤモンド半導体層１６上に、ｎ型の高不純物濃度の第３のダイヤモンド半導体層１８を形成する。この際、第２のダイヤモンド半導体層１６に形成したトレンチ構造１４内に第３のダイヤモンド半導体層１８を形成する。トレンチ構造１４は、｛１００｝面と面方位の異なる第２の面、例えば、｛１１１｝が、トレンチ内面に形成されるように設けられる。
したがって、第３のダイヤモンド半導体層１８は、リンの取り込み効率が高い｛１１１｝面方向の成長による形成が可能となり、安定して高不純物濃度のｎ型半導体層の形成が実現できる。リンの取り込み効率を上げる観点から、第２のダイヤモンド半導体層１６と第３のダイヤモンド半導体層１８の界面の面方位が｛１１１｝面から＜０１１＞方向に４５度以下の傾斜を有する面方位であることが望ましい。
本実施の形態の半導体装置は、上記構成を備えることにより、真性半導体または低不純物濃度の第２のダイヤモンド半導体層の不純物が精度良く制御される。また、安定して高濃度の第３のダイヤモンド半導体層の形成が可能となる。したがって、安定した特性を備える低オン抵抗で高耐圧の半導体装置を実現することが可能となる。
次に、本実施の形態の半導体装置の製造方法について説明する。本実施の形態の半導体装置の製造方法は、主面が第１の面方位を備える第１導電型の第１のダイヤモンド半導体層を準備し、第１のダイヤモンド半導体層上に主面が第１の面方位を備え第１のダイヤモンド半導体層より低不純物濃度の第２のダイヤモンド半導体層を形成し、第２のダイヤモンド半導体層にトレンチ構造を形成し、トレンチ構造内の第２のダイヤモンド半導体層上に、第２のダイヤモンド半導体層よりも高不純物濃度の第２導電型の第３のダイヤモンド半導体層を形成し、第１のダイヤモンド半導体層に電気的に接続される第１の電極を形成し、第３のダイヤモンド半導体層に電気的に接続される第２の電極を形成する。
図８（ａ）〜（ｈ）は、本実施の形態の半導体装置の製造方法を示す模式断面図である。
まず、主面が第１の面方位を備えるｐ型の第１のダイヤモンド半導体層（基板）１２を準備する。第１のダイヤモンド半導体層１２は、第１のダイヤモンド半導体層１２には不純物としてボロン（Ｂ）が含まれる。第１のダイヤモンド半導体層１８の不純物濃度は、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下である。第１の面方位は、例えば｛１００｝である。
そして、第１のダイヤモンド半導体層１２上に、主面が｛１００｝の第１のダイヤモンド半導体層１２より低不純物濃度の第２のダイヤモンド半導体層１６を形成する（図８（ａ））。第２のダイヤモンド半導体層１６は、例えば、不純物を積極的に導入しないノンドープのダイヤモンド半導体層である。第２のダイヤモンド半導体層１６は、例えば、マイクロ波プラズマＣＶＤ法で形成する。
｛１００｝面方位で成長する場合、｛１１１｝面方位で成長する場合に比較して、ボロン（Ｂ）の取り込み効率は小さい。したがって、第２のダイヤモンド半導体層１６形成の際に、下地のボロンを高濃度に含有する第１のダイヤモンド半導体層１２からのオートドーピングが抑制される。したがって、極めて真性半導体に近い第２のダイヤモンド半導体層１６を形成することが可能となる。
次に、第２のダイヤモンド半導体層１６に、例えば、リソグラフィー法とＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法を用いて、トレンチ構造１４を形成する（図８（ｂ））。トレンチ構造１４は、例えば、断面がＶ字形状である。Ｖ字形状のトレンチ構造１４の内面は、第１の面方位と異なる第２の面方位を備える。第２の面方位は、例えば、｛１１１｝である。
次に、トレンチ構造１４内の第２のダイヤモンド半導体層１６上に、第２のダイヤモンド半導体層１６より高不純物濃度の第３のダイヤモンド半導体層１８を形成する（図８（ｃ））。トレンチ構造内１４では、内面に露出する第２の面方位、例えば、｛１１１｝、と同じ面方位の第３のダイヤモンド半導体層１８が形成される。
第３のダイヤモンド半導体層１８には不純物としてリン（Ｐ）が含まれる。第３のダイヤモンド半導体層１８の不純物濃度は、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下である。第３のダイヤモンド半導体層１８は、例えば、マイクロ波プラズマＣＶＤ法で形成する。
＜１１１＞方向に｛１１１｝面方位で成長する場合、＜１００＞方向に｛１００｝面方位で成長する場合に比較して、リン（Ｐ）の取り込み効率は大きい。したがって、第３のダイヤモンド半導体層１８形成の際に、高濃度の半導体層を安定して形成することが可能となる。
なお、ここでは、第１の面方位が｛１００｝である場合を例に説明したが、第１の面方位は、これに限定されるものではない。例えば、第１の面方位は、第２のダイヤモンド半導体層１６への不純物のオートドーピングを抑制する観点から、｛１００｝面または｛１１０｝面から±１０度以内の面方位であることが望ましい。
また、ここでは、第２の面方位が｛１１１｝である場合を例に説明したが、第２の面方位は、これに限定されるものではない。例えば、第２の面方位は、第３のダイヤモンド半導体層１８の不純物濃度を高濃度にする観点から、｛１１１｝面から＜０１１＞方向に４５度以下の傾斜を有する面方位であることが望ましい。
次に、第３のダイヤモンド半導体層１８上のトレンチ構造１４内の斜面を含む領域に、保護膜（図示せず）を形成する。保護膜は、例えば、シリコン酸化膜である。
その後、例えば、酸素系のＲＩＥにより、第３のダイヤモンド半導体層１８を、第２のダイヤモンド半導体層１６が表面に露出するまでエッチングする。その後、保護膜はウェットエッチング等により除去する（図８（ｄ））。
次に、第３のダイヤモンド半導体層１８上のトレンチ構造１４内の斜面を含む領域に、絶縁膜２４を形成する（図８（ｅ））。絶縁膜２４は、例えば、シリコン窒化膜である。
次に、例えば、リソグラフィー法とＲＩＥ法により、絶縁膜２４に開口部３０を形成する。（図８（ｆ））。
その後、金属膜３２、例えば、チタン（Ｔｉ）膜を、スパッタ法により形成する（図８（ｇ））。
その後、例えば、リソグラフィー法とＲＩＥ法により、金属膜３２をパターニングし、第２の電極５２を形成する（図８（ｈ））。さらに、裏面の第１のダイヤモンド半導体層１２上に金属膜（図示せず）、例えば、チタン（Ｔｉ）膜を、スパッタ法により形成することで第１の電極５０（図７）を形成する。以上の製造方法により、図７に示す半導体装置４００が形成される。
以下、実施例について説明する。
（実施例１）
第１の実施の形態の構造のｐｉｎダイオードを作成した。
まず、主面が｛１１１｝のノンドープのダイヤモンド基板１０上に、マイクロ波プラズマＣＶＤ法で、リンドープのｎ＋型ダイヤモンド層（第１のダイヤモンド半導体層）１２を形成した。そして、ｎ＋型ダイヤモンド層１２に、リソグラフィー法とＲＩＥ法を用いて、Ｖ字形状のトレンチ構造１４を形成した。トレンチ構造１４のＶ字形状をなす面は、｛１１０｝となるように形成した。
トレンチ構造１４内のｎ＋型ダイヤモンド層１２上に、ノンドープダイヤモンド層（第２のダイヤモンド半導体層）１６と、ボロンドープのｐ＋型ダイヤモンド半導体層（第３のダイヤモンド半導体層）１８をマイクロ波プラズマＣＶＤ法で形成した。
その後、Ｖ字形状内側の斜面にパターニングによりＳｉＯ２保護膜を形成し、それ以外の部分を、酸素系ＲＩＥにより、ｎ＋型の第１のダイヤモンド層１２が表面に出るところまでエッチングを行った。そして、ＳｉＯ２をフッ化アンモニウムなどのエッチャントにより除去し、上面にパターニングによりＳｉＮ保護膜（絶縁膜）２４を形成した。
さらにｎ＋型ダイヤモンド層１２に縦方向に基板１０が出るまで溝を形成し、Ｖ字形状内面およびｎ＋型ダイヤモンド層１２に形成した溝にオーミック電極（第２の電極）２２およびオーミック電極（第１の電極）２０をそれぞれ形成した。
オーミック電極としてＴｉ／Ｐｔ／Ａｕを電子ビーム蒸着により堆積し、５００℃で１５分アニールした。ｐ＋型ダイヤモンド層１８はボロン濃度５×１０２０ａｔｏｍｓ／ｃｍ３、ｎ＋型ダイヤモンド層１２のリン濃度は１×１０２０ａｔｏｍｓ／ｃｍ３であった。ノンドープダイヤモンド層１６中のリンおよびボロンの濃度はＳＩＭＳ（２次イオン質量分析法）の検出下限以下（＜〜１×１０１５ａｔｏｍｓ／ｃｍ３）であった。
作製したｐｉｎダイオードのＩ−Ｖ特性を測定したところ、±１０Ｖにおける整流比１０桁以上、１０Ｖにおける順方向電流密度が１００００Ａ／ｃｍ２という値が得られた。また、逆方向のリーク電流は１００Ｖで１ｐＡ以下であり、３ｋＶまで電圧をかけてもブレークダウンは起こらなかった。
（実施例２）
第２の実施の形態の構造のショットキーダイオードを作成した。
まず、主面が｛１１１｝のノンドープのダイヤモンド基板１０上に、マイクロ波プラズマＣＶＤ法で、リンドープのｎ＋型ダイヤモンド層（第１のダイヤモンド半導体層）１２を形成した。そして、ｎ＋型ダイヤモンド層１２に、リソグラフィー法とＲＩＥ法を用いて、Ｖ字形状のトレンチ構造１４を形成した。トレンチ構造１４のＶ字形状をなす面は、｛１１０｝となるように形成した。
トレンチ構造１４内のｎ＋型ダイヤモンド層１２上に、ノンドープダイヤモンド層（第２のダイヤモンド半導体層）１６をマイクロ波プラズマＣＶＤ法で形成した。
その後、Ｖ字形状内側の斜面にパターニングによりＳｉＯ２保護膜を形成し、それ以外の部分を、酸素系ＲＩＥにより、ｎ＋型の第１のダイヤモンド層１２が表面に出るところまでエッチングを行った。そして、ＳｉＯ２をフッ化アンモニウムなどのエッチャントにより除去し、上面にパターニングによりＳｉＮ保護膜（絶縁膜）２４を形成した。
さらにｎ＋型ダイヤモンド層１２に縦方向に基板１０が出るまで溝を形成し、Ｖ字形状内面およびｎ＋型ダイヤモンド層１２に形成した溝にオーミック電極（第２の電極）２２およびオーミック電極（第１の電極）２０をそれぞれ形成する。
オーミック電極としてＴｉ／Ｐｔ／Ａｕを電子ビーム蒸着により堆積し、５００℃で１５分アニールした。ｎ＋型ダイヤモンド層１２のリン濃度は１×１０２０ａｔｏｍｓ／ｃｍ３であった。ノンドープダイヤモンド層１６中のリンおよびボロンの濃度はＳＩＭＳ（２次イオン質量分析法）の検出下限以下（＜〜１×１０１５ａｔｏｍｓ／ｃｍ３）であった。
作製したｐｉｎダイオードのＩ−Ｖ特性を測定したところ、±１０Ｖにおける整流比１０桁以上、１０Ｖにおける順方向電流密度が１０００Ａ／ｃｍ２という値が得られた。また、逆方向のリーク電流は１００Ｖで１ｐＡ以下であり、３ｋＶまで電圧をかけてもブレークダウンは起こらなかった。
（実施例３）
第３の実施の形態の構造の電界効果トランジスタを作成した。
まず、主面が｛１１１｝のノンドープのダイヤモンド基板１０上に、マイクロ波プラズマＣＶＤ法で、リンドープのｎ＋型ダイヤモンド層（第１のダイヤモンド半導体層）１２を形成した。そして、ｎ＋型ダイヤモンド層１２に、リソグラフィー法とＲＩＥ法を用いて、基板１０に達するＶ字形状のトレンチ構造１４を形成した。トレンチ構造１４のＶ字形状の溝をなす面は、｛１１０｝となるように形成した。
トレンチ構造１４内のｎ＋型ダイヤモンド層１２上に、ノンドープダイヤモンド層（第２のダイヤモンド半導体層）１６をマイクロ波プラズマＣＶＤ法で形成した。
その後、Ｖ字形状内側の斜面にパターニングによりＳｉＯ２保護膜を形成し、それ以外の部分を、酸素系ＲＩＥにより、ｎ＋型の第１のダイヤモンド層１２が表面に出るところまでエッチングを行った。そして、ＳｉＯ２をフッ化アンモニウムなどのエッチャントにより除去し、上面にパターニングによりＳｉＮ保護膜（絶縁膜）２４を形成した。
さらに、Ｖ字形状内面およびｎ＋型ダイヤモンド層１２にソース電極４０およびドレイン電極４２を形成した。ソース電極４０およびドレイン電極４２の形成において、Ｔｉ／Ｐｔ／Ａｕを電子ビーム蒸着により堆積し、５００℃で１５分アニールした。その後さらにノンドープダイヤモンド層１６上にゲート電極４４を形成した。
ｎ＋型ダイヤモンド層１２のリン濃度は１×１０２０ａｔｏｍｓ／ｃｍ３であり、ノンドープダイヤモンド層１６中のリンおよびボロンの濃度はＳＩＭＳ（２次イオン質量分析法）の検出下限以下（＜〜１×１０１５ａｔｏｍｓ／ｃｍ３）であった。
作製した電界効果トランジスタは、しきい値電圧４．５Ｖで、ゲート電圧を印加しない時ドレイン電流が流れないノーマリオフ特性を示した。ゲート電圧２０Ｖで電流密度１０００Ａ／ｃｍ２の時の特性オン抵抗は１ｍΩｃｍ２であり、オフ状態での耐圧は３ｋＶであった。
第１ないし第３の実施の形態では、基板に到達する溝内に電極を形成する構造を例に説明した。コンタクト抵抗を低減する観点からは、上記形態が望ましいが、例えば、溝が基板に到達しない構造であっても、溝を設けない構造であってもかまわない。
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置、半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置、半導体装置の製造方法等に関わる要素を適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
１０ 基板
１２ 第１のダイヤモンド半導体層
１２ａ 第１の領域
１２ｂ 第２の領域
１４ トレンチ構造
１６ 第２のダイヤモンド半導体層
１８ 第３のダイヤモンド半導体層
２０ 第１の電極
２２ 第２の電極
４０ ソース電極
４２ ドレイン電極
４４ ゲート電極
５０ 第１の電極
５２ 第２の電極
１００ 半導体装置
２００ 半導体装置
３００ 半導体装置
４００ 半導体装置

Claims (12)

  1. 主面が｛１１１｝面から＜０１１＞方向に４５度以下の傾斜を有する面方位である第１導電型の第１のダイヤモンド半導体層と、
    前記第１のダイヤモンド半導体層に形成されるトレンチ構造と、
    前記トレンチ構造内の前記第１のダイヤモンド半導体層上に形成され、前記第１のダイヤモンド半導体層より低不純物濃度の第２のダイヤモンド半導体層と、
    前記第２のダイヤモンド半導体層上に形成され、前記第２のダイヤモンド半導体層よりも高不純物濃度の第２導電型の第３のダイヤモンド半導体層と、
    前記第１のダイヤモンド半導体層に電気的に接続される第１の電極と、
    前記第３のダイヤモンド半導体層に電気的に接続される第２の電極と、
    を備え、
    前記第１のダイヤモンド半導体層と前記第２のダイヤモンド半導体層の界面の面方位が｛１００｝面または｛１１０｝面から±１０度以内の面方位であることを特徴とする半導体装置。
  2. 前記第１導電型がｎ型であり、前記第２導電型がｐ型であることを特徴とする請求項１記載の半導体装置。
  3. 前記第２のダイヤモンド半導体層の不純物濃度が１×１０１５ａｔｏｍｓ／ｃｍ３以下であることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 主面が｛１１１｝面から＜０１１＞方向に４５度以下の傾斜を有する面方位である第１導電型の第１のダイヤモンド半導体層と、
    前記第１のダイヤモンド半導体層に形成されるトレンチ構造と、
    前記トレンチ構造内の前記第１のダイヤモンド半導体層上に形成され、前記第１のダイヤモンド半導体層より低不純物濃度の第２のダイヤモンド半導体層と、
    前記第１のダイヤモンド半導体層に電気的に接続される第１の電極と、
    前記第２のダイヤモンド半導体層に電気的に接続される第２の電極と、
    を備え、
    前記第１のダイヤモンド半導体層と前記第２のダイヤモンド半導体層の界面の面方位が｛１００｝面または｛１１０｝面から±１０度以内の面方位であることを特徴とする半導体装置。
  5. 前記第１導電型がｎ型であることを特徴とする請求項４記載の半導体装置。
  6. 前記第２のダイヤモンド半導体層の不純物濃度が１×１０１５ａｔｏｍｓ／ｃｍ３以下であることを特徴とする請求項４または請求項５記載の半導体装置。
  7. 基板と、
    前記基板上に形成され、主面が｛１１１｝面から＜０１１＞方向に４５度以下の傾斜を有する面方位である第１導電型の第１のダイヤモンド半導体層と、
    前記第１のダイヤモンド半導体層に形成され、最深部が前記基板に達し、前記第１のダイヤモンド半導体層を第１の領域と第２の領域に分離するトレンチ構造と、
    前記トレンチ構造内の前記第１のダイヤモンド半導体層上に形成され、前記第１のダイヤモンド半導体層より低不純物濃度の第２のダイヤモンド半導体層と、
    前記第１の領域に電気的に接続されるソース電極と、
    前記第２の領域に電気的に接続されるドレイン電極と、
    前記第２のダイヤモンド半導体層上に形成されるゲート電極と、
    を備え、
    前記第１のダイヤモンド半導体層と前記第２のダイヤモンド半導体層の界面の面方位が｛１００｝面または｛１１０｝面から±１０度以内の面方位であることを特徴とする半導体装置。
  8. 前記第１導電型がｎ型であることを特徴とする請求項７記載の半導体装置。
  9. 前記第２のダイヤモンド半導体層の不純物濃度が１×１０１５ａｔｏｍｓ／ｃｍ３以下であることを特徴とする請求項７または請求項８に記載の半導体装置。
  10. 主面が｛１００｝面または｛１１０｝面から±１０度以内の面方位を有する第１導電型の第１のダイヤモンド半導体層と、
    前記第１のダイヤモンド半導体層上に形成され、前記第１のダイヤモンド半導体層より低不純物濃度の第２のダイヤモンド半導体層と、
    前記第２のダイヤモンド半導体層に形成されるトレンチ構造と、
    前記トレンチ構造内の前記第２のダイヤモンド半導体層上に形成され、前記第２のダイヤモンド半導体層より高不純物濃度の第２導電型の第３のダイヤモンド半導体層と、
    前記第１のダイヤモンド半導体層に電気的に接続される第１の電極と、
    前記第３のダイヤモンド半導体層に電気的に接続される第２の電極と、
    を備え、
    前記第２のダイヤモンド半導体層と前記第３のダイヤモンド半導体層の界面の面方位が｛１１１｝面から＜０１１＞方向に４５度以下の傾斜を有する面方位であることを特徴とする半導体装置。
  11. 前記第１導電型がｐ型であり、前記第２導電型がｎ型であることを特徴とする請求項１０記載の半導体装置。
  12. 前記第２のダイヤモンド半導体層の不純物濃度が１×１０１５ａｔｏｍｓ／ｃｍ３以下であることを特徴とする請求項１０または請求項１１に記載の半導体装置。
JP2012260233A 2012-11-28 2012-11-28 半導体装置 Active JP6104575B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012260233A JP6104575B2 (ja) 2012-11-28 2012-11-28 半導体装置
US14/090,064 US9142618B2 (en) 2012-11-28 2013-11-26 Semiconductor device
US14/825,235 US9349800B2 (en) 2012-11-28 2015-08-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012260233A JP6104575B2 (ja) 2012-11-28 2012-11-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2014107454A JP2014107454A (ja) 2014-06-09
JP6104575B2 true JP6104575B2 (ja) 2017-03-29

Family

ID=50772477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012260233A Active JP6104575B2 (ja) 2012-11-28 2012-11-28 半導体装置

Country Status (2)

Country Link
US (2) US9142618B2 (ja)
JP (1) JP6104575B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6139340B2 (ja) 2013-09-03 2017-05-31 株式会社東芝 半導体装置およびその製造方法
JP6252900B2 (ja) * 2013-11-29 2017-12-27 株式会社デンソー 半導体装置
WO2017027451A1 (en) * 2015-08-07 2017-02-16 North Carolina State University Synthesis and processing of q-carbon and q-bn, and direct conversion of carbon into diamond, bn, and c-bn
JP6441192B2 (ja) * 2015-09-11 2018-12-19 株式会社東芝 半導体装置
US9922791B2 (en) 2016-05-05 2018-03-20 Arizona Board Of Regents On Behalf Of Arizona State University Phosphorus doped diamond electrode with tunable low work function for emitter and collector applications
US10121657B2 (en) 2016-05-10 2018-11-06 Arizona Board Of Regents On Behalf Of Arizona State University Phosphorus incorporation for n-type doping of diamond with (100) and related surface orientation
US10704160B2 (en) 2016-05-10 2020-07-07 Arizona Board Of Regents On Behalf Of Arizona State University Sample stage/holder for improved thermal and gas flow control at elevated growth temperatures
US10240251B2 (en) 2016-06-28 2019-03-26 North Carolina State University Synthesis and processing of pure and NV nanodiamonds and other nanostructures for quantum computing and magnetic sensing applications
US10418475B2 (en) 2016-11-28 2019-09-17 Arizona Board Of Regents On Behalf Of Arizona State University Diamond based current aperture vertical transistor and methods of making and using the same
EP3379580A1 (en) * 2017-03-22 2018-09-26 Evince Technology Ltd Diamond semiconductor device
JP6817917B2 (ja) 2017-09-07 2021-01-20 株式会社東芝 ダイヤモンド半導体素子
CN108206220B (zh) * 2017-12-29 2020-09-01 中国电子科技集团公司第十三研究所 金刚石肖特基二极管的制备方法
JP7159080B2 (ja) * 2018-05-10 2022-10-24 株式会社東芝 積層体および半導体装置
US10847364B2 (en) * 2018-05-10 2020-11-24 Kabushiki Kaisha Toshiba Laminated body and semiconductor device
US10497817B1 (en) * 2018-07-09 2019-12-03 Wisconsin Alumni Research Foundation P-n diodes and p-n-p heterojunction bipolar transistors with diamond collectors and current tunneling layers
CN118919576B (zh) * 2024-10-10 2025-01-24 西安交通大学 一种横向硼掺杂金刚石二极管及其批量制备方法
CN120018524B (zh) * 2025-02-10 2025-12-02 西安电子科技大学 一种选择生长调控掺杂浓度的金刚石二极管及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243314A (ja) * 2002-02-20 2003-08-29 Nippon Telegr & Teleph Corp <Ntt> ダイヤモンド膜の製造方法およびそれを用いた電子デバイスの製造方法
JP5140998B2 (ja) * 2006-11-18 2013-02-13 住友電気工業株式会社 ワイドバンドギャップ半導体装置およびその製造方法
JP5419101B2 (ja) 2008-07-01 2014-02-19 独立行政法人産業技術総合研究所 ダイヤモンド半導体装置及びその製造方法
JP2011119512A (ja) * 2009-12-04 2011-06-16 Denso Corp 半導体装置およびその製造方法
DE102011079747A1 (de) * 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
TWI602303B (zh) * 2011-01-26 2017-10-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8610235B2 (en) * 2011-09-22 2013-12-17 Alpha And Omega Semiconductor Incorporated Trench MOSFET with integrated Schottky barrier diode
JP5537525B2 (ja) 2011-09-26 2014-07-02 株式会社東芝 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US9349800B2 (en) 2016-05-24
US20150349060A1 (en) 2015-12-03
US9142618B2 (en) 2015-09-22
JP2014107454A (ja) 2014-06-09
US20140145210A1 (en) 2014-05-29

Similar Documents

Publication Publication Date Title
JP6104575B2 (ja) 半導体装置
CN101055894B (zh) 半导体装置及其制造方法
US20230017518A1 (en) Semiconductor device
US20120228734A1 (en) High breakdown voltage semiconductor rectifier
JP2018022851A (ja) 半導体装置およびその製造方法
US10062750B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2015185700A (ja) 半導体装置
US10734483B2 (en) Semiconductor device
JP7290160B2 (ja) 半導体装置
JP6125748B2 (ja) 半導体装置
CN106611798A (zh) 一种n型碳化硅半导体肖特基二极管结构
JP2010206014A (ja) 半導体装置
JP2015170654A (ja) 半導体装置
CN111406323B (zh) 宽带隙半导体装置
CN116995097A (zh) 一种沟道双向耗尽集成二极管的misfet及其制备方法
WO2023120443A1 (ja) ジャンクションバリアショットキーダイオード及びその製造方法
CN116417520A (zh) 一种氧化镓场效应晶体管及其制备方法
WO2019202349A1 (ja) 半導体装置及びその製造方法
JP2019047096A (ja) ダイヤモンド半導体素子
JP6256008B2 (ja) 半導体装置及び半導体装置の製造方法
US11996442B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR101067938B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
US7910923B2 (en) Semiconductor device
JP7312616B2 (ja) 半導体装置及びその製造方法
JP2008103392A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170301

R151 Written notification of patent or utility model registration

Ref document number: 6104575

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151