[go: up one dir, main page]

JP6179843B2 - 実装装置及び実装方法 - Google Patents

実装装置及び実装方法 Download PDF

Info

Publication number
JP6179843B2
JP6179843B2 JP2012265493A JP2012265493A JP6179843B2 JP 6179843 B2 JP6179843 B2 JP 6179843B2 JP 2012265493 A JP2012265493 A JP 2012265493A JP 2012265493 A JP2012265493 A JP 2012265493A JP 6179843 B2 JP6179843 B2 JP 6179843B2
Authority
JP
Japan
Prior art keywords
bonding
substrate
semiconductor chip
predetermined connection
connection portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012265493A
Other languages
English (en)
Other versions
JP2014110392A (ja
Inventor
美昭 行森
美昭 行森
真司 上山
真司 上山
将人 梶並
将人 梶並
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to JP2012265493A priority Critical patent/JP6179843B2/ja
Priority to US14/096,523 priority patent/US9209051B2/en
Priority to KR1020130149749A priority patent/KR20140071932A/ko
Publication of JP2014110392A publication Critical patent/JP2014110392A/ja
Application granted granted Critical
Publication of JP6179843B2 publication Critical patent/JP6179843B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/81123—Shape or position of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体チップを基板上等に実装する際に用いて好適な実装装置及び実装方法に関する。
３次元実装における半導体チップ間接続や、半導体チップの基板への実装において用いられるフリップチップ接続は、アレイ状に並んだ複数の導電バンプを用いて、チップとチップ間あるいはチップと基板との間を電気的かつ機械的に接続する技術である。フリップチップ接続を用いて複数のチップを基板上に実装する手法の一つに、熱圧着の工程を２段階に分け、生産性の向上を図るものがある（特許文献１）。この手法では、まず、基板上に複数のチップを１個ずつ１回目の熱圧着で仮接合する。そして、その後、複数個のチップを同時に２回目の熱圧着で本接合する。特許文献１に記載されている実装装置では、本接合の際、複数の加圧ブロックを用いて、複数の半導体チップを同時に加圧する（例えば特許文献１の図９参照）。また、各加圧ブロックの高さのばらつきを吸収するため、各加圧ブロックは独立して上下方向に可動自在に支持されていて、各加圧ブロックは弾性膜を介して空気圧を掛けることで加重される。
特開２００５−９３８３８号公報
本出願人においては、フリップチップ接続を用いた実装工程で熱圧着を仮接合と本接合とに分離する技術を検討していたところ、次のような事象が確認された。すなわち、本接合のために再加熱をすると、仮接合されているチップに位置ずれが生じる場合があるということが確認された。この位置ずれの発生はチップの実装精度の低下等、実装品質の低下を引き起こす可能性がある。
本発明は、上記の事情を考慮してなされたものであり、複数の半導体チップを同時に熱圧着する際に実装品質を高めることができる実装装置及び実装方法を提供することを目的とする。
本発明の実装装置は、半導体チップを基板上の所定の接続部に配置し、前記半導体チップと前記基板上の所定の接続部とを熱圧着によって接合する実装装置であって、前記半導体チップを前記基板上の所定の接続部に配置し、熱圧着によって仮接合する第１の圧着部と、前記第１の圧着部で仮接合された複数の前記半導体チップと前記基板上の所定の接続部とを、前記第１の圧着部による熱圧着の時間より長い時間の熱圧着によって本接合する第２の圧着部であって、前記基板上の所定の接続部に仮接合された複数の前記半導体チップを、前記基板の前記半導体チップの搭載面と平行な吸着面に吸着保持した状態で、熱圧着する第２の圧着部とを備え、前記吸着面が、多孔質金属で形成された吸着ツールの吸着面であり、前記吸着ツールが、前記吸着面に対して複数の前記半導体チップの上面全面を同時に密着させて吸着保持し、前記第２の圧着部が前記仮接合された状態の前記半導体チップが前記吸着ツールに吸着保持された状態で、当該半導体チップを前記所定の接続部に対してヒータからの熱を伝達することにより前記本接合を行うことを特徴とする。
また、本発明の他の実装装置は、前記基板上の所定の接続部が、前記基板上に接合された他の半導体チップ上に設けられていることを特徴とする。
また、本発明の他の実装装置は、前記第１の圧着部が前記半導体チップの一個ずつを仮接合する処理を行ない、前記第２の圧着部が前記半導体チップの複数個を同時に本接合する処理を行ない、本接合における熱圧着の時間と、本接合における複数の前記半導体チップの全てを仮接合する熱圧着の時間とが等しいことを特徴とする。
また、本発明の実装方法は、半導体チップを基板上の所定の接続部に配置し、前記半導体チップと前記基板上の所定の接続部とを熱圧着によって接合する実装方法であって、前記半導体チップを前記基板上の所定の接続部に配置し、第１の圧着部による熱圧着によって仮接合する第１の圧着工程と、前記第１の圧着工程で仮接合された複数の前記半導体チップと前記基板上の所定の接続部とを、第２の圧着部による、前記第１の圧着工程による熱圧着の時間より長い時間の熱圧着によって本接合する第２の圧着工程であって、前記基板上の所定の接続部に仮接合された複数の前記半導体チップを、前記基板の前記半導体チップの搭載面と平行な吸着面に吸着保持した状態で、熱圧着する第２の圧着工程とを含み、前記吸着面が、多孔質金属で形成された吸着ツールの吸着面であり、前記吸着ツールが、前記吸着面に対して複数の前記半導体チップの上面全面を同時に密着させて吸着保持し、前記第２の圧着部工程において、前記仮接合された状態の前記半導体チップが前記吸着ツールに吸着保持された状態で、当該半導体チップを前記所定の接続部に対してヒータからの熱を伝達することにより前記本接合を行うことを特徴とする。
また、本発明の他の実装方法は、前記基板上の所定の接続部が、前記基板上に接合された他の半導体チップ上に設けられていることを特徴とする。
本発明によれば、本接合の際、複数の半導体チップが、基板の半導体チップの搭載面と平行な吸着面に吸着された状態で熱圧着されるので、位置ずれを発生しにくくすることができる。
本発明の一実施形態としての実装装置の外観構成例を模式的に示した平面図である。 図１に示した第１移動部６と第２移動部１３と上層チップ４や下層チップ８との位置関係を説明するための斜視図である。 図１に示した上層チップ４と下層チップ８の接合状態の側面断面図である。 図１に示した第１移動部６と第２移動部１３との動作例を示したタイミングチャートである。
以下、図面を参照して本発明の一実施の形態について説明する。図１は、本発明の一実施形態としての実装装置１００の外観構成例を模式的に示した平面図である。図２は、図１に示した第１移動部６と第２移動部１３と上層チップ４や下層チップ８との位置関係を説明するための斜視図である。
図１又は図２に示したように、実装装置１００は、チップトレイ３に予めフリップされて収容されている上層チップ４を、下層チップ８上に実装する装置である。下層チップ８は、他の実装装置によって予め基板８１上に実装されている。実装装置１００は、チップカメラ２と、第１移動部６と、プレースカメラ１０と、第２移動部１３と、第１ガントリ５１と、搬送台５２と、第２ガントリ５３とを備えている。また、実装装置１００は、搬送台５２によって、予め複数の下層チップ８を実装した基板８１をＸ方向に搬送する。また、実装装置１００は、複数の上層チップ４を予めフリップして収納したチップトレイ３を所定の位置に設置している。さらに、実装装置１００は、図示していない制御用のコンピュータを備え、所定のプログラムを実行することで各部を制御し、実装工程を実行する。
第１移動部６は、チップトレイ３に収容されている上層チップ４を吸着して搬送したり、下層チップ８上に配置して熱圧着したりする。この第１移動部６は、Ｙ方向及びＺ方向に移動可能である。また、第１移動部６は、図２（ａ）に示したように、吸着ツール５をその下端に有し、チップトレイ３から上層チップ４を吸着して取り出す。上層チップ４は、図２（ａ）に拡大して示したように、１つの面に（この場合、吸着ツール５の吸着面５ａとは反対側の面に）アレイ状に配列された複数のバンプ４ａを有している。ここで、吸着ツール５は、負圧を利用して１個の上層チップ４を吸着する。図１に示したように、第１移動部６は、第１ガントリ５１上を矢印２０１の方向（すなわちＹ方向）に移動する。この第１ガントリ５１は、架構、構台等とも呼ばれる。第１移動部６は、また、内部に図示していない加熱用のヒーターを有し、図２（ｂ）に示したように、下層チップ８上の所定の搭載位置に上層チップ４を配置し、熱圧着する。その際、本実施形態の実装装置１００では、加熱及び加圧時間を比較的短い時間に制限している。したがって、ここでは上層チップ４は金属接合に至っていないが、基板８１の搬送や、後述する再度の熱圧着において位置ずれが生じない程度の接合力にて下層チップ８上に接合される。本願ではこの接合を仮接合と呼ぶ。
チップカメラ２は、図２（ａ）に示したように吸着ツール５に吸着された状態の上層チップ４を、吸着面５ａと対向する側から撮像する撮像部である。チップカメラ２は、移動部６が搬送中の上層チップ４の裏面（すなわちバンプ４ａ形成面側）を撮像する。そして、この撮像画像に基づいて上層チップ４の位置認識が行われる。
プレースカメラ１０は、第１ガントリ５１上を矢印２０２の方向（すなわちＹ方向）に移動する。プレースカメラ１０は、下層チップ８における上層チップ４の搭載面を撮像する。そして、この撮像画像に基づいて下層チップ８上の上層チップ４の搭載位置（すなわち複数の接続端子）の位置認識が行われる。さらに、この位置認識結果と、上記のチップカメラ２を用いた位置認識結果とを組み合わせることで、上層チップ４を下層チップ８上に仮接合する際に第１移動部６の位置補正が行われる。
第２移動部１３は、第１移動部６によって仮接合された複数の上層チップ４と下層チップ８とを再度、熱圧着する（すなわち再加熱及び加圧する）。この第２移動部１３へは、搬送台５２によって、第１移動部６で上層チップ４を下層チップ８に仮接合した基板８１が搬送される。第２移動部１３は、熱圧着しようとする複数の上層チップ４の位置に合うように、第２ガントリ５３上を矢印２０３の方向（すなわちＹ方向）に移動する。また、第２移動部１３は、図２（ｃ）に示したように端部に吸着ツール１４を有するとともに、内部に図示していない加熱用のヒーターを有している。第２移動部１３は、複数の下層チップ８と複数の上層チップ４とを同時に熱圧着する。その際、第２移動部は、吸着ツール１４に複数の上層チップ４を同時に吸着保持した状態で、上層チップ４と下層チップ８とを加圧及び加熱する。吸着ツール１４は、多孔質金属を用いて形成されていて、基板８１の下層チップ８の搭載面及び下層チップ８の上層チップ４の搭載面と平行となるように設けられた吸着面１４ａを有している。多孔質金属は、小さな気孔を多数有する金属材料であり、種々の金属材料で製品化されている。この吸着ツール１４を介して内部のヒーターで発生した熱が接合部に伝達される。吸着ツール１４は、吸着面１４ａに仮接合された状態の複数の上層チップ４の表面（すなわち上面）を吸着保持した状態で、上層チップ４と下層チップ８とを熱圧着する。その際、本実施形態の実装装置１００では、仮接合の場合と比べて加熱及び加圧時間を長い時間に設定している。すなわち、複数の上層チップ４と下層チップ８とは、仮接合の際の熱圧着時間よりも長い時間、熱圧着される。これによって、複数の上層チップ４と下層チップ８とはバンプ４ａの溶融及び凝固により金属接合される。本願ではこの接合を本接合と呼ぶ。
図３に、本接合における吸着ツール１４、上層チップ４及び下層チップ８の接触状態の一例を示した。図３に示した例では、下層チップ８と、上層チップ４との間に熱硬化性樹脂４ｂが設けられている。また、下層チップ８は、上層チップ４の搭載面とは反対側の表面に、複数のバンプ８ｃを有している。上層チップ４の裏面に設けられた各バンプ４ａは下層チップ８の表面に設けられている対応する各接続端子８ｄにそれぞれ接合される。その際、本実施形態では、図３に示したように、複数の上層チップ４が、その上面全面を吸着面１４ａに密着した状態で下層チップ８上の各接続端子８ｄに熱圧着される。また、下層チップ８の裏面に設けられている複数のバンプ８ｃは基板８１の表面に設けられた対応する各接続端子８１ｄにそれぞれ接合されている。この下層チップ８と基板８１とは、上層チップ４と下層チップ８と同様に熱圧着することができる。すなわち、吸着ツール１４と同様な構成を有する吸着ツールを用いて複数の下層チップ８を同時に、各下層チップ８の上面をその吸着ツールの吸着面に吸着保持した状態で基板８１上の各接続端子８１ｄに熱圧着することができる。
図４は、仮接合用の熱圧着工程における第１移動部６のＹ及びＺ方向の動きと、第２移動部１３のＺ方向の動きとを示したタイミングチャートである。図４に示した例では、第１移動部６による上層チップ４の１個あたりの仮接合のための熱圧着時間が２秒である。また、第１移動部６による、チップトレイ３からの取り出しと下層チップ８上への往復時間を含めた上層チップ４の１個あたり仮接合の工程所要時間が３．３秒である。したがって５個の上層チップ４の仮接合の工程所要時間は１６．５秒である。一方、第２移動部１３によって、仮接合された複数の上層チップ４と複数の下層チップ８とを本接合するための熱圧着時間は１６秒である。また、第２移動部１３を上下する時間（すなわちＺ方向の移動時間）を含めた本接合の工程所要時間は約１６．５秒である。すなわち、この例では、５回の仮接合時間と１回の本接合時間とがほぼ等しい。したがって、この場合、５回の仮接合と１回の本接合とをライン生産方式で行った場合に、生産効率を最も高めることができる。
本実施形態では、本接合の際、吸着ツール１４によって複数の上層チップ４を吸着保持した状態で、複数の上層チップ４と複数の下層チップ８とを同時に熱圧着する。その際、本実施形態では、本接合のとき、複数の上層チップ４が、複数の下層チップ８の上層チップ４の搭載面と平行な吸着面１４ａに吸着された状態で熱圧着される。また、複数の下層チップ８上の上層チップ４の搭載面は、基板８１上の下層チップ８の搭載面と平行である。したがって、吸着を行わない場合と比べて位置ずれを発生しにくくすることができる。また、下層チップ８についても、下層チップ８と基板８１とを熱圧着する際に仮接合と本接合とに熱圧着工程を分割し、さらに本接合の際に同時に複数の下層チップ８上面を吸着ツール１４と同様の構成を用いて吸着保持することができる。この場合、複数の下層チップ８を同時に基板８１に熱圧着する際の位置ずれを小さくすることができる。
また、本実施形態では、吸着ツール１４を多孔質金属を用いて構成しているので、熱伝導特性を容易に高めることができ、装置の小型化や効率化を容易に図ることができる。
１００ 実装装置
２ チップカメラ
３ チップトレイ
４ 上層チップ（半導体チップ）
４ｂ 熱硬化性樹脂
５ 吸着ツール
５ａ 吸着面
６ 第１移動部（第１の圧着部）
８ 下層チップ（半導体チップ）
８ｄ 接続端子（所定の接続部）
１０ プレースカメラ
１３ 第２移動部（第２の圧着部）
１４ 吸着ツール
１４ａ 吸着面
５１ 第１ガントリ
５２ 搬送台
５３ 第２ガントリ
８１ 基板
８１ｄ 接続端子（所定の接続部）

Claims (6)

  1. 半導体チップを基板上の所定の接続部に配置し、前記半導体チップと前記基板上の所定の接続部とを熱圧着によって接合する実装装置であって、
    前記半導体チップを前記基板上の所定の接続部に配置し、熱圧着によって仮接合する第１の圧着部と、
    前記第１の圧着部で仮接合された複数の前記半導体チップと前記基板上の所定の接続部とを、前記第１の圧着部による熱圧着の時間より長い時間の熱圧着によって本接合する第２の圧着部であって、前記基板上の所定の接続部に仮接合された複数の前記半導体チップを、前記基板の前記半導体チップの搭載面と平行な吸着面に吸着保持した状態で、熱圧着する第２の圧着部と
    を備え、
    前記吸着面が、多孔質金属で形成された吸着ツールの吸着面であり、
    前記吸着ツールが、前記吸着面に対して複数の前記半導体チップの上面全面を同時に密着させて吸着保持し、前記第２の圧着部が前記仮接合された状態の前記半導体チップが前記吸着ツールに吸着保持された状態で、当該半導体チップを前記所定の接続部に対してヒータからの熱を伝達することにより前記本接合を行う
    ことを特徴とする実装装置。
  2. 前記第１の圧着部が、前記半導体チップのバンプと前記基板上の所定の接続部との仮接合を行なう際、前記バンプと前記接続部とが金属接合に到らないが位置ずれが生じない程度の接合力の接合となる時間の熱圧着を行い、
    前記第２の圧着部が、仮接合されている前記バンプと前記接続部とが金属接合される本接合を行なう
    ことを特徴とする請求項１に記載の実装装置。
  3. 前記基板上の所定の接続部が、前記基板上に接合された他の半導体チップ上に設けられている
    ことを特徴とする請求項１または請求項２に記載の実装装置。
  4. 前記第１の圧着部が前記半導体チップの一個ずつを仮接合する処理を行ない、前記第２の圧着部が前記半導体チップの複数個を同時に本接合する処理を行ない、本接合における熱圧着の時間と、本接合における複数の前記半導体チップの全てを仮接合する熱圧着の時間とが等しい
    ことを特徴とする請求項１から請求項３のいずれか一項に記載の実装装置。
  5. 半導体チップを基板上の所定の接続部に配置し、前記半導体チップと前記基板上の所定の接続部とを熱圧着によって接合する実装方法であって、
    前記半導体チップを前記基板上の所定の接続部に配置し、第１の圧着部による熱圧着によって仮接合する第１の圧着工程と、
    前記第１の圧着工程で仮接合された複数の前記半導体チップと前記基板上の所定の接続部とを、第２の圧着部による、前記第１の圧着工程による熱圧着の時間より長い時間の熱圧着によって本接合する第２の圧着工程であって、
    前記基板上の所定の接続部に仮接合された複数の前記半導体チップを、前記基板の前記半導体チップの搭載面と平行な吸着面に吸着保持した状態で、熱圧着する第２の圧着工程と
    を含み、
    前記吸着面が、多孔質金属で形成された吸着ツールの吸着面であり、
    前記吸着ツールが、
    前記吸着面に対して複数の前記半導体チップの上面全面を同時に密着させて吸着保持し、前記第２の圧着工程において、前記仮接合された状態の前記半導体チップが前記吸着ツールに吸着保持された状態で、当該半導体チップを前記所定の接続部に対してヒータからの熱を伝達することにより前記本接合を行う
    ことを特徴とする実装方法。
  6. 前記基板上の所定の接続部が、前記基板上に接合された他の半導体チップ上に設けられている
    ことを特徴とする請求項５に記載の実装方法。
JP2012265493A 2012-12-04 2012-12-04 実装装置及び実装方法 Expired - Fee Related JP6179843B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012265493A JP6179843B2 (ja) 2012-12-04 2012-12-04 実装装置及び実装方法
US14/096,523 US9209051B2 (en) 2012-12-04 2013-12-04 Mounting apparatus and mounting method for flip chip bonding semiconductor chips using two-step pressing process
KR1020130149749A KR20140071932A (ko) 2012-12-04 2013-12-04 실장 장치 및 실장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012265493A JP6179843B2 (ja) 2012-12-04 2012-12-04 実装装置及び実装方法

Publications (2)

Publication Number Publication Date
JP2014110392A JP2014110392A (ja) 2014-06-12
JP6179843B2 true JP6179843B2 (ja) 2017-08-16

Family

ID=50825833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012265493A Expired - Fee Related JP6179843B2 (ja) 2012-12-04 2012-12-04 実装装置及び実装方法

Country Status (3)

Country Link
US (1) US9209051B2 (ja)
JP (1) JP6179843B2 (ja)
KR (1) KR20140071932A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082885B2 (en) 2013-05-30 2015-07-14 Samsung Electronics Co., Ltd. Semiconductor chip bonding apparatus and method of forming semiconductor device using the same
KR102738064B1 (ko) 2016-12-20 2024-12-06 삼성전자주식회사 본딩 장치
KR102249384B1 (ko) * 2020-07-17 2021-05-06 정관식 플럭스 프리 플립칩 패키지 제조장치 및 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786635A (en) * 1996-12-16 1998-07-28 International Business Machines Corporation Electronic package with compressible heatsink structure
JP2005045023A (ja) * 2003-07-22 2005-02-17 Toshiba Corp 半導体装置の製造方法および半導体製造装置
JP4206320B2 (ja) * 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4353181B2 (ja) * 2003-12-05 2009-10-28 日立化成工業株式会社 電子装置の製造方法
JP5151053B2 (ja) * 2006-03-30 2013-02-27 富士通セミコンダクター株式会社 半導体装置の製造方法
DE102007025992A1 (de) * 2007-06-04 2008-12-11 Epcos Ag Verfahren zur Herstellung eines MEMS-Packages
JP2009110995A (ja) * 2007-10-26 2009-05-21 Toray Eng Co Ltd ３次元実装方法及び装置
JP2011061073A (ja) * 2009-09-11 2011-03-24 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
JP2011109046A (ja) * 2009-11-20 2011-06-02 Sony Chemical & Information Device Corp 実装装置および電子モジュールの製造方法
JP5602439B2 (ja) * 2010-01-22 2014-10-08 デクセリアルズ株式会社 加熱装置および実装体の製造方法
JP4880055B2 (ja) * 2010-06-04 2012-02-22 株式会社新川 電子部品実装装置及びその方法
JP5892682B2 (ja) * 2011-04-27 2016-03-23 アピックヤマダ株式会社 接合方法
DE102012212249B4 (de) * 2012-07-12 2016-02-25 Infineon Technologies Ag Verfahren zur Herstellung eines Verbundes und eines Halbleitermoduls

Also Published As

Publication number Publication date
JP2014110392A (ja) 2014-06-12
KR20140071932A (ko) 2014-06-12
US9209051B2 (en) 2015-12-08
US20140154838A1 (en) 2014-06-05

Similar Documents

Publication Publication Date Title
CN110226220B (zh) 接合装置和接合方法
JP6510837B2 (ja) ボンディング装置及びボンディング方法
CN109155261B (zh) 半导体装置的制造方法和制造装置
KR101874856B1 (ko) 본딩 장치 및 본딩 방법
US11189594B2 (en) Bonding apparatus and bonding method
JP6179843B2 (ja) 実装装置及び実装方法
JP6140531B2 (ja) 半導体チップ接合装置および半導体チップ接合方法
KR102372519B1 (ko) 실장 장치
KR20130029708A (ko) 다이본더 및 다이본딩 방법
JP4386007B2 (ja) 部品実装装置および部品実装方法
JP6789791B2 (ja) 半導体装置の製造装置および製造方法
JP2016152393A (ja) 実装装置および実装方法
KR102196325B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
JP2007266425A (ja) 実装装置および実装方法
US9082885B2 (en) Semiconductor chip bonding apparatus and method of forming semiconductor device using the same
JP7023700B2 (ja) 実装装置及び実装方法
KR101457338B1 (ko) 회로배선판 제조방법
TWI571189B (zh) Part assembly device
JP2007294803A (ja) 接合装置および接合方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170620

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170707

R150 Certificate of patent or registration of utility model

Ref document number: 6179843

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees