[go: up one dir, main page]

JP6173493B2 - 半導体素子用のエピタキシャル基板およびその製造方法 - Google Patents

半導体素子用のエピタキシャル基板およびその製造方法 Download PDF

Info

Publication number
JP6173493B2
JP6173493B2 JP2015560886A JP2015560886A JP6173493B2 JP 6173493 B2 JP6173493 B2 JP 6173493B2 JP 2015560886 A JP2015560886 A JP 2015560886A JP 2015560886 A JP2015560886 A JP 2015560886A JP 6173493 B2 JP6173493 B2 JP 6173493B2
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor device
composition
electron transit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015560886A
Other languages
English (en)
Other versions
JPWO2016051935A1 (ja
Inventor
幹也 市村
幹也 市村
宗太 前原
宗太 前原
倉岡　義孝
義孝 倉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of JPWO2016051935A1 publication Critical patent/JPWO2016051935A1/ja
Application granted granted Critical
Publication of JP6173493B2 publication Critical patent/JP6173493B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、下地基板上に１３族窒化物層がエピタキシャル形成されてなるエピタキシャル基板に関し、特に、ＨＥＭＴ素子用のエピタキシャル基板に関する。
高電子移動度トランジスタ（ＨＥＭＴ）デバイスとして、ＳｉＣ基板上に１３族窒化物エピタキシャル膜にてＨＥＭＴ構造を形成してなるＨＥＭＴ素子用の１３族窒化物エピタキシャル基板がすでに公知である。例えば、特許文献１が参照される。特許文献１には、半絶縁性のＳｉＣ基板上にＡｌＮ緩衝層と絶縁性ＧａＮ層とがこの順に積層形成されてなるＨＥＭＴ構造エピタキシャル膜が、開示されている。
ＨＥＭＴ素子が、例えば高出力、低損失、高周波動作などの高性能、かつ、高信頼性のものであるには、高相互コンダクタンス、高最大ドレイン電流、低オン抵抗、低リーク電流、低電流コラプス(low current collapse)、高遮断周波数、高耐電圧などの特性を具備する必要がある。そして、それらの特性が実現されるには、ＨＥＭＴ素子用の１３族窒化物エピタキシャル基板が、高電子移動度、高シートキャリア密度、低表面粗度、高耐電圧などの特性を有することが、求められる。
この点に関し、ＨＥＭＴを初めとする高周波デバイス用のエピタキシャルウェハに関し、ＳｉＣ下地基板上にＧａＮ系半導体層を成長させる場合において、ＳｉＣ下地基板のオフ角を０度以上０．２度以下とすることで、同一成長バッチ内または同一成長条件でのシート抵抗ばらつきを低減できることがすでに公知である。例えば、特許文献２が参照される。
本発明の発明者は、特許文献１および特許文献２の開示内容を参考に、主面が（０００１）面でありオフ角が０．１度である半絶縁性ＳｉＣ基板上に、ＡｌＮ核形成層、ＧａＮ電子走行層、ＡｌＮスペーサ層、ＩｎＡｌＮ障壁層を順次に積層してＨＥＭＴ素子用の１３族窒化物エピタキシャル基板を作製し、その特性を評価した。しかしながら、得られる特性は、電子移動度μが約５００ｃｍ２Ｖ−１ｓ−１程度と、十分なものではなかった。また、得られたエピタキシャル基板の障壁層の表面には多数の微細なピットが発生しており、係るピットの存在が電子移動度の低下と何らかの関係があることが推察された。
係る結果を踏まえ、本発明の発明者が鋭意検討を行ったところ、ＡｌＮ核形成層とＧａＮ電子走行層との間にＡｌＧａＮからなる中間層を設けるとともに、半絶縁性ＳｉＣ基板のオフ角の設定を調整することが、特性の優れた、特に電子移動度の優れた、ＨＥＭＴ素子用の１３族窒化物エピタキシャル基板、さらには、特性の優れた、例えば最大ドレイン電流の優れた、ＨＥＭＴ素子を作製するうえで有効である、との知見を得た。
特表２００２−５２０８８０号公報 特開２０１３−１８７３６８号公報
本発明は、上記課題に鑑みてなされたものであり、特性の優れたＨＥＭＴ素子を製造可能なＨＥＭＴ素子用の１３族窒化物エピタキシャル基板を提供することを目的とする。
上記課題を解決するため、本発明の第１の態様では、半導体素子用のエピタキシャル基板が、ＳｉＣからなり主面が（０００１）面配向してなる下地基板と、前記下地基板の一方主面上に形成された、ＡｌＮからなる核形成層と、前記核形成層の上に形成された、ＡｌｙＧａ１−ｙＮ（０≦ｙ＜１）なる組成の１３族窒化物からなる電子走行層と、前記電子走行層の上に形成された、ＩｎｚＡｌ１−ｚＮ（０．１３≦ｚ≦０．２３）なる組成の１３族窒化物からなる障壁層と、を備え、前記下地基板の（０００１）面が０．１度以上０．５度以下のオフ角を有してなり、前記核形成層と前記電子走行層との間に、ＡｌｘＧａ１−ｘＮ（０．０１≦ｘ≦０．４）なる組成の１３族窒化物からなる、１ｎｍ以上５００ｎｍ以下の厚みの中間層をさらに備える、ようにした。
本発明の第２の態様では、第１の態様に係る半導体素子用のエピタキシャル基板において、前記中間層の厚みが１０ｎｍ以上１００ｎｍ以下である、ようにした。
本発明の第３の態様では、半導体素子用のエピタキシャル基板が、ＳｉＣからなり主面が（０００１）面配向してなる下地基板と、前記下地基板の一方主面上に形成された、ＡｌＮからなる核形成層と、前記核形成層の上に形成された、Ａｌ ｙ Ｇａ １−ｙ Ｎ（０≦ｙ＜１）なる組成の１３族窒化物からなる電子走行層と、前記電子走行層の上に形成された、Ａｌ ｗ Ｇａ １−ｗ Ｎ（０．１５≦ｗ≦０．３５）なる組成の１３族窒化物からなる障壁層と、を備え、前記下地基板の（０００１）面が０．１度以上０．５度以下のオフ角を有してなり、前記核形成層と前記電子走行層との間に、Ａｌ ｘ Ｇａ １−ｘ Ｎ（０．０１≦ｘ≦０．４）なる組成の１３族窒化物からなる、１ｎｍ以上５００ｎｍ以下の厚みの中間層をさらに備える、ようにした。
本発明の第４の態様では、第１ないし第３の態様のいずれかに係る半導体素子用のエピタキシャル基板が、前記電子走行層と前記障壁層との間に、ＡｌＮからなるスペーサ層をさらに備える、ようにした。
本発明の第５の態様では、第１ないし第４の態様のいずれかに係る半導体素子用のエピタキシャル基板において、前記電子走行層がＧａＮからなる、ようにした。
本発明の第６の態様では、半導体素子用のエピタキシャル基板の製造方法が、ＳｉＣからなり主面が（０００１）面配向してなる下地基板の一方主面上に、ＡｌＮからなる核形成層をエピタキシャル形成する核形成層形成工程と、前記核形成層の上に、ＡｌｘＧａ１−ｘＮ（０．０１≦ｘ≦０．４）なる組成の１３族窒化物からなる中間層を１ｎｍ以上５００ｎｍ以下の厚みにエピタキシャル形成する中間層形成工程と、前記中間層の上に、ＡｌｙＧａ１−ｙＮ（０≦ｙ＜１）なる組成の１３族窒化物からなる電子走行層をエピタキシャル形成する電子走行層形成工程と、前記電子走行層の上に、ＩｎｚＡｌ１−ｚＮ（０．１３≦ｚ≦０．２３）なる組成の１３族窒化物からなる障壁層をエピタキシャル形成する障壁層形成工程と、を備え、前記下地基板として、（０００１）面が０．１度以上０．５度以下のオフ角を有するものを用いる、ようにした。
本発明の第７の態様では、第６の態様に係る半導体素子用のエピタキシャル基板の製造方法において、前記中間層を１０ｎｍ以上１００ｎｍ以下の厚みに形成する、ようにした。
本発明の第８の態様では、半導体素子用のエピタキシャル基板の製造方法が、ＳｉＣからなり主面が（０００１）面配向してなる下地基板の一方主面上に、ＡｌＮからなる核形成層をエピタキシャル形成する核形成層形成工程と、前記核形成層の上に、Ａｌ ｘ Ｇａ １−ｘ Ｎ（０．０１≦ｘ≦０．４）なる組成の１３族窒化物からなる中間層を１ｎｍ以上５００ｎｍ以下の厚みにエピタキシャル形成する中間層形成工程と、前記中間層の上に、Ａｌ ｙ Ｇａ １−ｙ Ｎ（０≦ｙ＜１）なる組成の１３族窒化物からなる電子走行層をエピタキシャル形成する電子走行層形成工程と、前記電子走行層の上に、Ａｌ ｗ Ｇａ １−ｗ Ｎ（０．１５≦ｗ≦０．３５）なる組成の１３族窒化物からなる障壁層をエピタキシャル形成する障壁層形成工程と、を備え、前記下地基板として、（０００１）面が０．１度以上０．５度以下のオフ角を有するものを用いる、ようにした。
本発明の第９の態様では、第６ないし第８の態様のいずれかに係る半導体素子用のエピタキシャル基板の製造方法が、前記電子走行層の上にＡｌＮからなるスペーサ層をエピタキシャル形成するスペーサ層形成工程、さらに備え、前記障壁層形成工程においては前記スペーサ層の上に前記障壁層を形成する、ようにした。
本発明の第１０の態様では、第６ないし第９の態様のいずれかに係る半導体素子用のエピタキシャル基板の製造方法において、前記電子走行層形成工程においては前記電子走行層をＧａＮにて形成する、ようにした。
本発明の第１ないし第１０の態様によれば、電子移動度の大きなＨＥＭＴ素子作製用のエピタキシャル基板を得ることができ、ひいては最大ドレイン電流の大きなＨＥＭＴ素子を得ることができる。
エピタキシャル基板１０の構成を模式的に示す断面図である。 実施例１について、中間層３のＡｌ濃度が同じ試料ごとに、電子移動度を下地基板１におけるオフ角に対してプロットしたグラフである。 実施例２について、中間層３のＡｌ濃度が同じ試料ごとに、電子移動度を下地基板１におけるオフ角に対してプロットしたグラフである。 実施例３について、中間層３のＡｌ濃度が同じ試料ごとに、電子移動度を下地基板１におけるオフ角に対してプロットしたグラフである。 実施例１ないし実施例３の全ての試料について、中間層３のＡｌ濃度が同じ試料ごとに、シートキャリア密度を下地基板１におけるオフ角に対してプロットしたグラフである。 実施例１ないし実施例３の全ての試料を対象に、ＨＥＭＴ素子の最大ドレイン電流を電子移動度に対してプロットしたグラフである。 実施例１のうち、下地基板１のオフ角が０．１度で、中間層３のＡｌ濃度が０．３であるエピタキシャル基板１０の表面のＡＦＭ像である。 中間層３を設けないようにした他は、図７のエピタキシャル基板１０と同条件で作製したエピタキシャル基板の表面のＡＦＭ像である。
本明細書中に示す周期表の族番号は、１９８９年国際純正応用化学連合会（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｕｎｉｏｎ ｏｆ Ｐｕｒｅ Ａｐｐｌｉｅｄ Ｃｈｅｍｉｓｔｒｙ：ＩＵＰＡＣ）による無機化学命名法改訂版による１〜１８の族番号表示によるものであり、１３族とはアルミニウム（Ａｌ）・ガリウム（Ｇａ）・インジウム（Ｉｎ）等を指し、１４族とは、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、鉛（Ｐｂ）等を指し、１５族とは窒素（Ｎ）・リン（Ｐ）・ヒ素（Ａｓ）・アンチモン（Ｓｂ）等を指す。
図１は、本発明の実施の形態に係るエピタキシャル基板１０の構成を模式的に示す断面図である。エピタキシャル基板１０は、半導体素子の一種であるＨＥＭＴ（高電子移動度トランジスタ）素子作製用の基板である。より詳細には、エピタキシャル基板１０は、その上面に図示しない所定の電極パターンを形成したうえで所定サイズに分断する個片化を行うことで多数個のＨＥＭＴ素子を得ることができる、ＨＥＭＴ素子作製用の母基板である。
エピタキシャル基板１０は、下地基板１の上に、それぞれが１３族窒化物からなる核形成層２と、中間層３と、電子走行層４と、スペーサ層５と、障壁層６とをこの順にエピタキシャル形成してなる構成を有する。
下地基板１としては、半絶縁性のＳｉＣ単結晶基板を用いる。具体的には、ｎ導電型を呈し、比抵抗が１０４Ωｃｍから１０１０Ωｃｍ程度の６Ｈ−ＳｉＣ基板もしくは４Ｈ−ＳｉＣ基板であって、（０００１）面配向してなり、かつ、０．１度以上０．５度以下のオフ角を有するものを用いる。なお、本実施の形態において、オフ角とは、下地基板１の主面法線方向と（０００１）面の法線方向とのなす角を意味する。
下地基板１の厚みには特段の材質上の制限はないが、取り扱いの便宜上、数百μｍ〜数ｍｍの厚みのものが好適である。
核形成層２は、ＡｌＮにて１ｎｍ〜５００ｎｍの厚みに形成されてなる層である。核形成層２は、その上に形成される各層の結晶品質を良好なものとするために設けられる層である。
中間層３は、ＡｌｘＧａ１−ｘＮ（０．０１≦ｘ≦０．４）なる組成の１３族窒化物にて１ｎｍ〜５００ｎｍの厚みに形成されてなる層である。
電子走行層４は、ＡｌｙＧａ１−ｙＮ（０≦ｙ＜１）なる組成の１３族窒化物にて５０ｎｍ〜５０００ｎｍの厚みに形成されてなる層である。好ましくは、電子走行層４はＧａＮにて形成されてなる。
スペーサ層５は、ＡｌＮにて０．５ｎｍ〜１．５ｎｍの厚みに形成されてなる層である。スペーサ層５の具備には、二次元電子ガス領域における電子の閉じ込めを高める効果がある。ただし、スペーサ層５は必須の構成要素ではなく、省略されてもよい。
障壁層６は、ＩｎｚＡｌ１−ｚＮ（０．１３≦ｚ≦０．２３）なる組成の１３族窒化物にて２ｎｍ〜１５ｎｍの厚みに形成されてなる層、もしくは、ＡｌｗＧａ１−ｗＮ（０．１５≦ｗ≦０．３５）なる組成の１３族窒化物にて１０ｎｍ〜４０ｎｍの厚みに形成されてなる層である。なお、ｚ＜０．１３およびｗ＞０．３５の場合、障壁層６にマイクロクラックが発生し、エピタキシャル基板１０において極端な電子移動度の低下が生じるため好ましくない。また、ｚ＞０．２３およびｗ＜０．１５の場合、エピタキシャル基板１０において十分なシートキャリア密度を得ることが難しくなり、当該エピタキシャル基板１０を用いてＨＥＭＴ素子を作製した場合にドレイン電流量の低下が生じるため好ましくない。
係る構成を有するエピタキシャル基板１０においては、スペーサ層５を備えない場合は電子走行層４と障壁層６との界面がヘテロ界面となり、スペーサ層５を備える場合は電子走行層４と障壁層６との間のスペーサ層５を含む領域がヘテロ界面領域となる。当該界面もしくは界面領域には、より詳細には、電子走行層４の当該界面近傍もしくは界面領域近傍には、自発分極効果およびピエゾ分極効果により、二次元電子ガスが高濃度に存在する二次元電子ガス領域が形成されてなる。ただし、ピエゾ分極効果については、障壁層６をＡｌｗＧａ１−ｗＮに形成する場合に生じる。なお、障壁層６をＩｎｚＡｌ１−ｚＮにて形成する場合の方が、ＡｌｗＧａ１−ｗＮにて形成する場合に比して、エピタキシャル基板１０のシートキャリア密度は高くなる。これは、前者の自発分極が、後者の自発分極とピエゾ分極との合計よりも著しいからである。なお、ＨＥＭＴ素子用のエピタキシャル基板のシートキャリア密度については、原理的に、障壁層の種類、組成、厚みなどの影響を受ける。
下地基板１の上に設けられる各層は、ＭＯＣＶＤ法（有機金属化学的気相成長法）を用いて順次にエピタキシャル形成されるのが好適である。具体的には、Ｉｎ、Ａｌ、Ｇａについての有機金属（ＭＯ）原料ガス（ＴＭＩ、ＴＭＡ、ＴＭＧ）と、アンモニアガスと、水素ガスと、窒素ガスとをリアクタ内に供給可能に構成されてなる公知のＭＯＣＶＤ炉を用いることにより、エピタキシャル成長させることができる。
すなわち、該リアクタ内に設けられたサセプタの上に下地基板１を載置し、あらかじめ各層について定められた形成温度に該下地基板の温度を順次に保った状態で、ＴＭＧ、ＴＭＡ、ＴＭＩから各層の組成に応じて選択される一又は複数種類のガス、より詳細には、それらをバブリングしたガスと、アンモニアガスとを、それぞれに各層の組成に応じた所定の供給比でキャリアガスともども供給することによって、核形成層２、中間層３、電子走行層４、スペーサ層５、および障壁層６を順次に形成することが出来る。
例えば、以下のような条件で各層を成長させるのが好適である。なお、本実施の形態において、１５族／１３族ガス比とは、モル比で表した、１３族原料ガス（ＴＭＩ、ＴＭＡ、ＴＭＧ）の供給量に対する１５族原料であるアンモニアガスの供給量の比である。また、以下において形成温度とはサセプタ加熱温度を意味する。
核形成層２：
形成温度→１０００℃〜１２００℃；
リアクタ内圧力→３ｋＰａ〜３０ｋＰａ；
原料キャリアガス→水素；
１５族／１３族ガス比→５０００〜２００００。
中間層３：
形成温度→１０００℃〜１２００℃；
リアクタ内圧力→３ｋＰａ〜３０ｋＰａ；
原料キャリアガス→水素；
１５族／１３族ガス比→１０００〜５０００。
電子走行層４：
形成温度→１０００℃〜１２００℃；
リアクタ内圧力→３０ｋＰａ〜１０５ｋＰａ；
原料キャリアガス→水素；
１５族／１３族ガス比→１０００〜５０００。
スペーサ層５：
形成温度→１０００℃〜１２００℃；
リアクタ内圧力→３ｋＰａ〜３０ｋＰａ；
原料キャリアガス→水素；
１５族／１３族ガス比→１００００〜５００００。
障壁層６←ＩｎｚＡｌ１−ｚＮにて形成する場合：
形成温度→７００℃〜９００℃；
リアクタ内圧力→３ｋＰａ〜３０ｋＰａ；
原料キャリアガス→窒素；
１５族／１３族ガス比→５０００〜２００００。
障壁層６←ＡｌｗＧａ１−ｗＮにて形成する場合：
形成温度→１０００℃〜１２００℃；
リアクタ内圧力→３ｋＰａ〜３０ｋＰａ；
原料キャリアガス→水素；
１５族／１３族ガス比→５０００〜２００００。
係る態様にて形成される、本実施の形態に係るエピタキシャル基板１０においては、上述のように、（０００１）面ＳｉＣからなる下地基板１としてオフ角が０．１度以上０．５度以下のものを用い、さらには、核形成層２と電子走行層４との間に、ＡｌｘＧａ１−ｘＮ（０．０１≦ｘ≦０．４）なる組成の１３族窒化物からなる中間層３を設けてなる点で特徴的である。これらの要件をともに具備することで、エピタキシャル基板１０は、約１３００ｃｍ２Ｖ−１ｓ−１以上という高い電子移動度を有するものとなっている。これは、オフ角のある下地基板を用いているものの中間層を備えていないエピタキシャル基板において実現される電子移動度の２倍以上の値である。なお、１３００ｃｍ２Ｖ−１ｓ−１という電子移動度の値は、（０００１）面サファイア基板を下地基板に用いてＨＥＭＴ素子用の１３族窒化物エピタキシャル基板を種々作製した場合に実現される電子移動度の上限に相当する。それゆえ、電子移動度が１３００ｃｍ２Ｖ−１ｓ−１以上であるということは、エピタキシャル基板が極めて優れた電子移動度を有するものであるということを意味する。
このように、下地基板１が上述した範囲のオフ角を有することと、核形成層２と電子走行層４との間に上述した組成範囲の中間層３を具備することとの組み合わせが、１３００ｃｍ２Ｖ−１ｓ−１以上という、極めて高い電子移動度の実現に効果を有することは、本発明の発明者によって初めて見出された知見である。
また、係る優れた電子移動度を有する、本実施の形態に係るエピタキシャル基板１０を用いることで、優れた特性のＨＥＭＴ素子を、例えば、最大ドレイン電流の高いＨＥＭＴ素子を、作製することができる。
以上、説明したように、本実施の形態によれば、下地基板上において電子走行層と障壁層とがヘテロ接合界面領域を形成してなるＨＥＭＴ素子作製用のエピタキシャル基板において、オフ角が０．１度以上０．５度以下の（０００１）面ＳｉＣ基板を下地基板とするとともに、該下地基板の直上に設ける核形成層と電子走行層との間にＡｌｘＧａ１−ｘＮ（０．０１≦ｘ≦０．４）なる組成の１３族窒化物からなる中間層を設けるようにすることで、電子移動度の優れたＨＥＭＴ素子作製用のエピタキシャル基板を得ることができ、ひいては優れた特性のＨＥＭＴ素子を得ることができる。
実施例１ないし実施例３として、種々の構成のエピタキシャル基板１０をＭＯＣＶＤ法にて作製し、それぞれについて電子移動度とシートキャリア密度とを評価した。また、得られたそれぞれのエピタキシャル基板１０を用いてＨＥＭＴ素子を作製し、その最大ドレイン電流を測定した。
実施例１においては、全ての試料において下地基板１、核形成層２、中間層３、電子走行層４、スペーサ層５、障壁層６の組成、厚み、および作製条件を以下のように固定する一方で、下地基板１のオフ角を０．０５度、０．１度、０．３度、０．５度、０．７度の５水準に違え、さらには、中間層３についてはＡｌｘＧａ１−ｘＮにおけるｘの値であるＡｌ濃度を０．００５、０．０１、０．０３、０．３、０．４、０．６の６水準に違えることで、全３０種類のエピタキシャル基板１０を作製した。
下地基板１：
組成→半絶縁性（０００１）面４Ｈ−ＳｉＣ；
厚み→３５０μｍ。
核形成層２：
組成→ＡｌＮ；
厚み→２００ｎｍ；
形成温度→１１００℃；
リアクタ内圧力→１０ｋＰａ；
原料キャリアガス→水素；
１５族／１３族ガス比→１００００。
中間層３：
組成→ＡｌＧａＮ；
厚み→１０ｎｍ；
形成温度→１１００℃；
リアクタ内圧力→１０ｋＰａ；
原料キャリアガス→水素；
１５族／１３族ガス比→２０００；
TMA/（TMA＋TMG）ガス比→ｘの小さい順に０．００５、０．０１、０．０３、０．３、０．４、０．６。
電子走行層４：
組成→ＧａＮ；
厚み→１０００ｎｍ；
形成温度→１１００℃；
リアクタ内圧力→１００ｋＰａ；
原料キャリアガス→水素；
１５族／１３族ガス比→２０００。
スペーサ層５：
組成→ＡｌＮ；
厚み→１ｎｍ；
形成温度→１１００℃；
リアクタ内圧力→１０ｋＰａ；
原料キャリアガス→水素；
１５族／１３族ガス比→３００００。
障壁層６：
組成→Ｉｎ０．１８Ａｌ０．８２Ｎ；
厚み→１０ｎｍ；
形成温度→８００℃；
リアクタ内圧力→１０ｋＰａ；
原料キャリアガス→窒素；
１５族／１３族ガス比→１００００。
また、実施例２においては、全ての試料において下地基板１、核形成層２、中間層３、電子走行層４、スペーサ層５、障壁層６の組成、厚み、および作製条件を以下のように固定する一方で、下地基板１のオフ角および中間層３のＡｌ濃度については実施例１と同じように定めることで、全３０種類のエピタキシャル基板１０を作製した。
下地基板１：
組成→半絶縁性（０００１）面６Ｈ−ＳｉＣ；
厚み→４００μｍ。
核形成層２：
組成→ＡｌＮ；
厚み→１０ｎｍ；
形成温度→１０５０℃；
リアクタ内圧力→５ｋＰａ；
原料キャリアガス→水素；
１５族／１３族ガス比→７５００。
中間層３：
組成→ＡｌｘＧａ１−ｘＮ；
厚み→１００ｎｍ；
形成温度→１０５０℃；
リアクタ内圧力→５ｋＰａ；
原料キャリアガス→水素；
１５族／１３族ガス比→１５００；
TMA/（TMA＋TMG）ガス比→ｘの小さい順に０．００５、０．０１、０．０３、０．３、０．４、０．６。
電子走行層４：
組成→ＧａＮ；
厚み→２０００ｎｍ；
形成温度→１０５０℃；
リアクタ内圧力→５０ｋＰａ；
原料キャリアガス→水素；
１５族／１３族ガス比→４０００。
スペーサ層５：
組成→ＡｌＮ；
厚み→１ｎｍ；
形成温度→１０５０℃；
リアクタ内圧力→５ｋＰａ；
原料キャリアガス→水素；
１５族／１３族ガス比→１００００。
障壁層６：
組成→Ｉｎ０．１５Ａｌ０．８５Ｎ；
厚み→８ｎｍ；
形成温度→８１０℃；
リアクタ内圧力→５ｋＰａ；
原料キャリアガス→窒素；
１５族／１３族ガス比→５０００。
さらに、実施例３においては、スペーサ層５は設けず、全ての試料において下地基板１、核形成層２、中間層３、電子走行層４、障壁層６の組成、厚み、および作製条件を以下のように固定する一方で、下地基板１のオフ角および中間層３のＡｌ濃度については実施例１と同じように定めることで、全３０種類のエピタキシャル基板１０を作製した。
下地基板１：
組成→半絶縁性（０００１）面４Ｈ−ＳｉＣ；
厚み→３５０μｍ。
核形成層２：
組成→ＡｌＮ；
厚み→１００ｎｍ；
形成温度→１１５０℃；
リアクタ内圧力→１５ｋＰａ；
原料キャリアガス→水素；
１５族／１３族ガス比→１５０００。
中間層３：
組成→ＡｌｘＧａ１−ｘＮ；
厚み→１ｎｍ；
形成温度→１１５０℃；
リアクタ内圧力→１５ｋＰａ；
原料キャリアガス→水素；
１５族／１３族ガス比→３０００；
TMA/（TMA＋TMG）ガス比→ｘの小さい順に０．００５、０．０１、０．０３、０．３、０．４、０．６。
電子走行層４：
組成→ＧａＮ；
厚み→３０００ｎｍ；
形成温度→１１５０℃；
リアクタ内圧力→１００ｋＰａ；
原料キャリアガス→水素；
１５族／１３族ガス比→１０００。
障壁層６：
組成→Ａｌ０．２Ｇａ０．８Ｎ；
厚み→２０ｎｍ；
形成温度→１１５０℃；
リアクタ内圧力→１５ｋＰａ；
原料キャリアガス→水素；
１５族／１３族ガス比→１００００。
得られた実施例１ないし実施例３の全てのエピタキシャル基板１０である全９０種のエピタキシャル基板１０について、van der Pauw法によるホール測定によって電子移動度およびシートキャリア密度を測定した。
さらに、それぞれのエピタキシャル基板を用いて、ＨＥＭＴ素子を試作した。具体的には、それぞれのエピタキシャル基板にオーミック電極としてＴｉ／Ａｌ／Ｎｉ／Ａｕ多層膜を蒸着形成し、ショットキー電極としてＰｄ／Ｔｉ／Ａｕ多層膜を蒸着形成した。Ｔｉ／Ａｌ／Ｎｉ／Ａｕ多層膜におけるそれぞれの層の厚みは順に１５／７５／１５／４０ｎｍとした。また、Ｐｄ／Ｔｉ／Ａｕ多層膜におけるそれぞれの層の厚みは順に４０／２０／６０ｎｍとした。また、ゲート長は２μｍとし、ゲート幅は１５μｍとした。ＨＥＭＴ素子の素子間分離は塩素系ガスを用いたＲＩＥ（反応性イオンエッチング）により行い、素子表面には、保護膜としてのＳｉＯ２膜をスパッタリングにより形成した。
図２、図３、および図４はそれぞれ、実施例１、実施例２、および実施例３について、中間層３のＡｌ濃度が同じ試料ごとに、電子移動度を下地基板１におけるオフ角に対してプロットしたグラフである。ただし、各図においては、下地基板１におけるオフ角を「ＳｉＣ基板オフ角」と表記している。また、電子移動度が１３００ｃｍ２Ｖ−１ｓ−１のところに破線を付している。
図２、図３、および図４からは、他の層構成を違えているにもかかわらず、下地基板１のオフ角を０．１度以上０．５度以下のオフ角とし、中間層３におけるＡｌ濃度を０．１以上０．４以下とした場合には、１３００ｃｍ２Ｖ−１ｓ−１以上という高い電子移動度が得られることがわかる。このことは、下地基板１のオフ角を０．１度以上０．５度以下のオフ角とし、中間層３におけるＡｌ濃度を０．１以上０．４以下とすることが、エピタキシャル基板１０における電子移動度を高める効果があることを意味する。
また、図５は、実施例１ないし実施例３の全ての試料について、中間層３のＡｌ濃度が同じ試料ごとに、シートキャリア密度を下地基板１におけるオフ角に対してプロットしたグラフである。ただし、図５においても、下地基板１におけるオフ角を「ＳｉＣ基板オフ角」と表記している。さらに、図６は、実施例１ないし実施例３の全ての試料を対象に、ＨＥＭＴ素子の最大ドレイン電流を電子移動度に対してプロットしたグラフである。図６においては、電子移動度が１３００ｃｍ２Ｖ−１ｓ−１のところに破線を付している。
図５に示すように、実施例１および実施例２においては、シートキャリア密度は下地基板１のオフ角および中間層３のＡｌ濃度によらず２×１０１３ｃｍ−２前後で概ね一定であった。また、実施例３の場合は、１×１０１３ｃｍ−２前後で概ね一定であった。すなわち、シートキャリア密度については実施例間で差異がみられたが、下地基板１のオフ角および中間層３のＡｌ濃度に対する依存性はみられなかった。
一方、図６からは、いずれの実施例においても最大ドレイン電流は電子移動度と正の相関があること、および、障壁層６をＡｌｗＧａ１−ｗＮにて形成してなる実施例３よりも、障壁層６をＩｎｚＡｌ１−ｚＮにて形成してなるとともにスペーサ層５を設けてなる実施例１および実施例２の方が、最大ドレイン電流が大きくなる傾向があることが、確認される。
具体的には、電子移動度が１３００ｃｍ２Ｖ−１ｓ−１以上である場合、スペーサ層５を備えていないＨＥＭＴ素子では６００ｍＡ／ｍｍ以上という最大ドレイン電流が実現され、スペーサ層５を備えるＨＥＭＴ素子では７５０ｍＡ／ｍｍ以上という最大ドレイン電流が実現されている。
また、図７は、実施例１のうち、下地基板１のオフ角が０．１度で、中間層３のＡｌ濃度が０．３であるエピタキシャル基板１０の表面の、より詳細には障壁層６の表面の、ＡＦＭ像である。一方、図８は、比較のために、中間層３を設けないようにした他は、図７のエピタキシャル基板１０と同条件で作製したエピタキシャル基板の表面のＡＦＭ像である。
図８のＡＦＭ像においては、基板表面に多数のピットが確認される。ピットは、図面上では黒点として確認される。これに対して、図７のＡＦＭ像においてはそのようなピットは見られず、基板表面が良好な平坦性を有していることが確認された。係る相違は、中間層３の具備がエピタキシャル基板１０の表面における、より詳細には障壁層６の表面における、平坦性を向上させる効果があることを示している。さらには、図２などの結果についても併せ鑑みると、中間層３を設けることによってピットの生じない平坦性の高い表面を実現したことが、エピタキシャル基板１０における電子移動度を向上させるうえにおいて効果を奏しているものと考えられる。

Claims (10)

  1. 半導体素子用のエピタキシャル基板であって、
    ＳｉＣからなり主面が（０００１）面配向してなる下地基板と、
    前記下地基板の一方主面上に形成された、ＡｌＮからなる核形成層と、
    前記核形成層の上に形成された、ＡｌｙＧａ１−ｙＮ（０≦ｙ＜１）なる組成の１３族窒化物からなる電子走行層と、
    前記電子走行層の上に形成された、ＩｎｚＡｌ１−ｚＮ（０．１３≦ｚ≦０．２３）なる組成の１３族窒化物からなる障壁層と、
    を備え、
    前記下地基板の（０００１）面が０．１度以上０．５度以下のオフ角を有してなり、
    前記核形成層と前記電子走行層との間に、ＡｌｘＧａ１−ｘＮ（０．０１≦ｘ≦０．４）なる組成の１３族窒化物からなる、１ｎｍ以上５００ｎｍ以下の厚みの中間層をさらに備える、
    ことを特徴とする半導体素子用のエピタキシャル基板。
  2. 請求項１に記載の半導体素子用のエピタキシャル基板であって、
    前記中間層の厚みが１０ｎｍ以上１００ｎｍ以下である、
    ことを特徴とする半導体素子用のエピタキシャル基板。
  3. 半導体素子用のエピタキシャル基板であって、
    ＳｉＣからなり主面が（０００１）面配向してなる下地基板と、
    前記下地基板の一方主面上に形成された、ＡｌＮからなる核形成層と、
    前記核形成層の上に形成された、Ａｌ ｙ Ｇａ １−ｙ Ｎ（０≦ｙ＜１）なる組成の１３族窒化物からなる電子走行層と、
    前記電子走行層の上に形成された、Ａｌ ｗ Ｇａ １−ｗ Ｎ（０．１５≦ｗ≦０．３５）なる組成の１３族窒化物からなる障壁層と、
    を備え、
    前記下地基板の（０００１）面が０．１度以上０．５度以下のオフ角を有してなり、
    前記核形成層と前記電子走行層との間に、Ａｌ ｘ Ｇａ １−ｘ Ｎ（０．０１≦ｘ≦０．４）なる組成の１３族窒化物からなる、１ｎｍ以上５００ｎｍ以下の厚みの中間層をさらに備える、
    ことを特徴とする半導体素子用のエピタキシャル基板。
  4. 請求項１ないし請求項３のいずれかに記載の半導体素子用のエピタキシャル基板であって、
    前記電子走行層と前記障壁層との間に、ＡｌＮからなるスペーサ層をさらに備える、
    ことを特徴とする半導体素子用のエピタキシャル基板。
  5. 請求項１ないし請求項４のいずれかに記載の半導体素子用のエピタキシャル基板であって、
    前記電子走行層がＧａＮからなる、
    ことを特徴とする半導体素子用のエピタキシャル基板。
  6. 半導体素子用のエピタキシャル基板の製造方法であって、
    ＳｉＣからなり主面が（０００１）面配向してなる下地基板の一方主面上に、ＡｌＮからなる核形成層をエピタキシャル形成する核形成層形成工程と、
    前記核形成層の上に、Ａｌ ｘ Ｇａ １−ｘ Ｎ（０．０１≦ｘ≦０．４）なる組成の１３族窒化物からなる中間層を１ｎｍ以上５００ｎｍ以下の厚みにエピタキシャル形成する中間層形成工程と、
    前記中間層の上に、Ａｌ ｙ Ｇａ １−ｙ Ｎ（０≦ｙ＜１）なる組成の１３族窒化物からなる電子走行層をエピタキシャル形成する電子走行層形成工程と、
    前記電子走行層の上に、Ｉｎ ｚ Ａｌ １−ｚ Ｎ（０．１３≦ｚ≦０．２３）なる組成の１３族窒化物からなる障壁層をエピタキシャル形成する障壁層形成工程と、
    を備え、
    前記下地基板として、（０００１）面が０．１度以上０．５度以下のオフ角を有するものを用いる、
    ことを特徴とする半導体素子用のエピタキシャル基板の製造方法。
  7. 請求項６に記載の半導体素子用のエピタキシャル基板の製造方法であって、
    前記中間層を１０ｎｍ以上１００ｎｍ以下の厚みに形成する、
    ことを特徴とする半導体素子用のエピタキシャル基板の製造方法。
  8. 半導体素子用のエピタキシャル基板の製造方法であって、
    ＳｉＣからなり主面が（０００１）面配向してなる下地基板の一方主面上に、ＡｌＮからなる核形成層をエピタキシャル形成する核形成層形成工程と、
    前記核形成層の上に、Ａｌ ｘ Ｇａ １−ｘ Ｎ（０．０１≦ｘ≦０．４）なる組成の１３族窒化物からなる中間層を１ｎｍ以上５００ｎｍ以下の厚みにエピタキシャル形成する中間層形成工程と、
    前記中間層の上に、Ａｌ ｙ Ｇａ １−ｙ Ｎ（０≦ｙ＜１）なる組成の１３族窒化物からなる電子走行層をエピタキシャル形成する電子走行層形成工程と、
    前記電子走行層の上に、Ａｌ ｗ Ｇａ １−ｗ Ｎ（０．１５≦ｗ≦０．３５）なる組成の１３族窒化物からなる障壁層をエピタキシャル形成する障壁層形成工程と、
    を備え、
    前記下地基板として、（０００１）面が０．１度以上０．５度以下のオフ角を有するものを用いる、
    ことを特徴とする半導体素子用のエピタキシャル基板の製造方法。
  9. 請求項６ないし請求項８のいずれかに記載の半導体素子用のエピタキシャル基板の製造方法であって、
    前記電子走行層の上にＡｌＮからなるスペーサ層をエピタキシャル形成するスペーサ層形成工程、
    さらに備え、
    前記障壁層形成工程においては前記スペーサ層の上に前記障壁層を形成する、
    ことを特徴とする半導体素子用のエピタキシャル基板の製造方法。
  10. 請求項６ないし請求項９のいずれかに記載の半導体素子用のエピタキシャル基板の製造方法であって、
    前記電子走行層形成工程においては前記電子走行層をＧａＮにて形成する、
    ことを特徴とする半導体素子用のエピタキシャル基板の製造方法。
JP2015560886A 2014-10-03 2015-07-22 半導体素子用のエピタキシャル基板およびその製造方法 Active JP6173493B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014204683 2014-10-03
JP2014204683 2014-10-03
PCT/JP2015/070755 WO2016051935A1 (ja) 2014-10-03 2015-07-22 半導体素子用のエピタキシャル基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2016051935A1 JPWO2016051935A1 (ja) 2017-04-27
JP6173493B2 true JP6173493B2 (ja) 2017-08-02

Family

ID=55629984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015560886A Active JP6173493B2 (ja) 2014-10-03 2015-07-22 半導体素子用のエピタキシャル基板およびその製造方法

Country Status (3)

Country Link
US (1) US10332975B2 (ja)
JP (1) JP6173493B2 (ja)
WO (1) WO2016051935A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6658253B2 (ja) * 2016-04-21 2020-03-04 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6729416B2 (ja) * 2017-01-19 2020-07-22 住友電気工業株式会社 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法
JP6903604B2 (ja) 2018-05-14 2021-07-14 株式会社東芝 半導体装置
JP6924166B2 (ja) * 2018-05-14 2021-08-25 株式会社東芝 半導体装置
US20240194775A1 (en) * 2021-08-24 2024-06-13 Mitsubishi Electric Corporation Semiconductor device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP4165030B2 (ja) * 2001-04-27 2008-10-15 日亜化学工業株式会社 窒化物半導体から成る単体基板の製造方法
JP2003068654A (ja) * 2001-08-27 2003-03-07 Hoya Corp 化合物単結晶の製造方法
JP4117535B2 (ja) * 2001-11-30 2008-07-16 信越半導体株式会社 化合物半導体素子
JP4360085B2 (ja) * 2002-12-25 2009-11-11 株式会社デンソー 炭化珪素半導体装置
JP2004335635A (ja) * 2003-05-06 2004-11-25 National Institute Of Advanced Industrial & Technology 微傾斜基板を用いた窒化物半導体薄膜素子及びその素子の製造方法
TW200610150A (en) * 2004-08-30 2006-03-16 Kyocera Corp Sapphire baseplate, epitaxial substrate and semiconductor device
JP4514584B2 (ja) * 2004-11-16 2010-07-28 富士通株式会社 化合物半導体装置及びその製造方法
US7326963B2 (en) * 2004-12-06 2008-02-05 Sensor Electronic Technology, Inc. Nitride-based light emitting heterostructure
JP2007165431A (ja) * 2005-12-12 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタおよびその製造方法
US7691658B2 (en) * 2006-01-20 2010-04-06 The Regents Of The University Of California Method for improved growth of semipolar (Al,In,Ga,B)N
US8193020B2 (en) * 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
CA2669228C (en) * 2006-11-15 2014-12-16 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality n-face gan, inn, and ain and their alloys by metal organic chemical vapor deposition
JP5307381B2 (ja) * 2007-11-12 2013-10-02 Ｈｏｙａ株式会社 半導体素子ならびに半導体素子製造法
JP5212283B2 (ja) * 2009-07-08 2013-06-19 日立電線株式会社 Ｉｉｉ族窒化物半導体自立基板の製造方法、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体デバイスの製造方法及びｉｉｉ族窒化物半導体デバイス
JP4959763B2 (ja) * 2009-08-28 2012-06-27 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2012033575A (ja) 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP5937513B2 (ja) * 2010-09-10 2016-06-22 日本碍子株式会社 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の製造方法
JP5806545B2 (ja) * 2011-08-03 2015-11-10 日本碍子株式会社 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
JP2013187368A (ja) 2012-03-08 2013-09-19 Hitachi Cable Ltd 窒化ガリウム系半導体エピタキシャルウェハの製造方法及び高周波デバイス用エピタキシャルウェハ
US9865721B1 (en) * 2016-06-15 2018-01-09 Qorvo Us, Inc. High electron mobility transistor (HEMT) device and method of making the same

Also Published As

Publication number Publication date
US10332975B2 (en) 2019-06-25
WO2016051935A1 (ja) 2016-04-07
JPWO2016051935A1 (ja) 2017-04-27
US20170200806A1 (en) 2017-07-13

Similar Documents

Publication Publication Date Title
JP6170893B2 (ja) 半導体素子用エピタキシャル基板の作製方法
JP5634681B2 (ja) 半導体素子
JP4685961B2 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
JP5580009B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
CN104054166A (zh) 异质结型场效应晶体管用的外延晶片
JP5788296B2 (ja) 窒化物半導体基板及びその製造方法
JP5702058B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
JPWO2011055774A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
CN102859695A (zh) 外延基板以及外延基板的制造方法
CN103828030B (zh) 半导体元件、hemt元件、以及半导体元件的制造方法
JPWO2013125126A1 (ja) 半導体素子および半導体素子の製造方法
WO2009119357A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
WO2012026396A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
JP2008544486A (ja) 直径１００ミリメートルの炭化シリコン基板上の高均一性のｉｉｉ族窒化物エピタキシャル層
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
US8405067B2 (en) Nitride semiconductor element
JP2010267658A (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP2019110344A (ja) 窒化物半導体装置および窒化物半導体基板
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JP2011049486A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
JP5776344B2 (ja) 半導体装置
JP2012064977A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151216

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20151216

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170704

R150 Certificate of patent or registration of utility model

Ref document number: 6173493

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150