JP6163009B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6163009B2 JP6163009B2 JP2013101303A JP2013101303A JP6163009B2 JP 6163009 B2 JP6163009 B2 JP 6163009B2 JP 2013101303 A JP2013101303 A JP 2013101303A JP 2013101303 A JP2013101303 A JP 2013101303A JP 6163009 B2 JP6163009 B2 JP 6163009B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- transparent resin
- curing
- potting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Description
また特許文献2には、充填した透明樹脂を押圧しつつ加熱して硬化させて平坦に加工することが記載されている。
(2)請求項2に記載の半導体装置の製造方法は、請求項1記載の半導体装置の製造方
法において、前記第4の工程の先工程での硬化温度は、前記第2の工程の半硬化時の温度と略等しいことを特徴とする。
(3)請求項3に記載の半導体装置の製造方法は、請求項1または2に記載の半導体装置の製造方法において、前記第1ポッティング樹脂の屈折率と前記第2ポッティング樹脂の屈折率とは略等しいことを特徴とする。
図1は、本発明による半導体装置10を説明する図である。図1(a)は、半導体装置10の断面図、図1(b)は上面図である。なお、図1(a)は(b)のIa-Ia線で切断して示す図である。
半導体装置10は、基板5と、基板5に実装された半導体チップ1と、封止樹脂である透明樹脂7とを有している。基板5は、有機材料であるガラスエポキシ、セラミックなど、透明樹脂7の素材により変性されない絶縁物質が用いられる。
図2および図3により、図1に示した半導体装置10の比較例について説明する。図2は、比較例である半導体装置110の透明樹脂封止方法を説明する比較例を示す。ここでは説明のため、半導体チップ1は、その両側にのみボンディングワイヤ3があるとしている。なお、図2に示す方法は、たとえば特許文献1に示すように、樹脂の流動性のみを利用して樹脂表面の平坦化を行う方法に相当する。
図3は、ポッティングされて硬化した透明樹脂70の表面形状、すなわち凹凸を等高線により模模式的に示すものである。
この例では、ボンディングワイヤ3の直上で樹脂が最も盛り上がり、ボンディングワイヤ3の周辺に比べてチップ上で最大16μm程度の高度差を生じている。これは以下の理由によると思われる。
図4は、本発明による半導体装置の製造方法を説明する概略図である。図4では、説明を簡単にするため図2と同様に単純な構造の半導体装置10としている。
電極であるリード4を有する基板5を作製する基板作成工程。
基板5の上面に半導体チップ1を実装する実装工程。
半導体チップ1の上面の電極と基板5のリード4とをワイヤ3で接続する接続工程。
一般にエポキシ樹脂は所定の温度以上で硬化し、この温度に依存する所定の時間で硬化が完了する。本発明では、数時間〜15時間程度で硬化が完了するような条件としている。この条件には、樹脂成分、硬化剤、加熱温度が含まれる。
(1)1回目にポッティングした透明樹脂が半硬化した状態で、透明樹脂の2回目のポッティングを行って硬化させることで、樹脂表面の起伏、すなわち凹凸(高度差)を数μm以下に抑えることができる。
(2)そして、このような製造方法で作製された半導体装置によれば、入射面の凹凸が数μm以下であり、たとえば、PDを2個並設した場合でも、各PDに正しく光が導入される。
(1)第2回目にポッティングする透明樹脂の粘性は、第1回目にポッティングする透明樹脂の粘性と異なっていてもよい。上記で説明したように、第2回目にポッティングした透明樹脂は、1回目にポッティングした透明樹脂とともに、2段階で加熱されて硬化される。2回目にポッティングした透明樹脂が、1回目にポッティングしたものより粘性が小さく、硬化時間が長い場合であっても、第2段階の温度を上記の150℃より多少高めに設定することで、硬化時間を短縮することができる。
あるいは、たとえば大型のガラスエポキシ基板の上に、半導体チップを搭載する部分以外は不透明な樹脂を積層あるいは封入したような大型のパッケージを用いて、これに多数の半導体チップを搭載し、個々の半導体チップを透明樹脂で封入するような製造方法であってもよい。いずれの方法でも、リード4の周囲の壁が、流動性のある透明樹脂7の堰き止め用の壁として用いられる。
(変形例1)
上記では、半導体チップ1にPD素子を2個搭載した例を説明したが、半導体チップ1の構成はこれに限定するものではない。PD素子が1個のみ搭載されているものであっても、本発明による半導体装置およびその製造方法を用いて、個々の半導体装置における透明樹脂表面の起伏を低減することができるので、半導体装置間の特性のバラツキが抑えられる。また、3個以上のPD素子を搭載したような半導体チップにおいても、同様に本発明を適用できる。
本発明による半導体装置およびその製造方法は、半導体チップ1にPD素子以外の光学素子、たとえばレーザダイオード(LED)素子が搭載されたものに対しても適用することができる。透明樹脂の表面の起伏が低減されるので、LED素子の発光方向が揃えられるので、特性の均一化を図ることができる。
半導体チップ1にはLED素子とPD素子が搭載されたものであってもよい。本発明により、透明樹脂の表面の起伏が低減されるので、LED素子から放出される光は真っ直ぐ外部に向かう。このため、LED素子の光の透明樹脂7内での乱反射が大幅に低減されるので、LED素子とPD素子が搭載されたものであっても、十分動作可能となる。またこのような半導体チップを備えた半導体装置1個で光による入出力動作が可能となる。あるいは、LED素子から放出された光が外部で反射されたものを同じ半導体チップのPD素子で受光することも可能であり、このような半導体装置を用いて、たとえば外部物体の有無を検出する小型のセンサを製造することが可能となる。
図1では、PD素子2個を搭載した半導体チップ1個がパッケージされた半導体装置を示したが、このような半導体チップを複数個備えるような半導体装置においても適用できる。本発明によれば、透明樹脂の表面の起伏が低減されるので、PD素子やLED素子の特性にさらにバラツキを与えることがない。したがって、このような素子を備える半導体装置の特性を揃えることが容易となる。また複数の半導体チップを搭載する場合は、波長感度の異なるPD素子や、発光波長の異なるLED素子等を同時に搭載した半導体装置の製造も可能である。このような半導体装置に対しても、特性を容易に揃えることが可能となる。
2・・・フォトダイオード素子(PD素子)
3・・・ボンディングワイヤ
4・・・リード
5・・・基板
6・・・パッケージ開口部
7・・・透明樹脂
10、110・・・半導体装置
10A、10B、10C・・・中間製品
Claims (3)
- 基板と、前記基板に実装され、基板上の電極とワイヤで接続された半導体チップと、前記半導体チップを基板上で封止する透明樹脂とを有する半導体装置の製造方法であって、
前記ワイヤが露出しない程度に透明樹脂(以下、第1ポッティング樹脂)をポッティングする第1の工程と、
前記第1の工程でポッティングした前記第1ポッティング樹脂を、第1の温度に加熱して半硬化する第2の工程と、
半硬化した前記第1ポッティング樹脂の表面に透明樹脂(以下、第2ポッティング樹脂)をポッティングする第3の工程と、
前記第1ポッティング樹脂と前記第2ポッティング樹脂とを加熱して硬化させる第4の工程とを有し、
前記第4の工程は、前記第1ポッティング樹脂と前記第2ポッティング樹脂を前記第1の温度と略等しい温度で第1の時間硬化させる先工程と、前記第1の時間経過後に、前記第1の温度よりも高い第2の温度で第2の時間硬化させる次工程とを含むことを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記第4の工程の先工程での硬化温度は、前記第2の工程の半硬化時の温度と略等しいことを特徴とする半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造方法において、
前記第1ポッティング樹脂の屈折率と前記第2ポッティング樹脂の屈折率とは略等しいことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013101303A JP6163009B2 (ja) | 2013-05-13 | 2013-05-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013101303A JP6163009B2 (ja) | 2013-05-13 | 2013-05-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014222695A JP2014222695A (ja) | 2014-11-27 |
| JP6163009B2 true JP6163009B2 (ja) | 2017-07-12 |
Family
ID=52122096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013101303A Active JP6163009B2 (ja) | 2013-05-13 | 2013-05-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6163009B2 (ja) |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6049634A (ja) * | 1983-08-29 | 1985-03-18 | Rohm Co Ltd | 半導体装置の製造方法 |
| JPS6336551A (ja) * | 1986-07-31 | 1988-02-17 | Nec Corp | 半導体装置 |
| JPH07302861A (ja) * | 1994-05-06 | 1995-11-14 | Toyota Autom Loom Works Ltd | チップ素子内蔵装置 |
| JPH0883869A (ja) * | 1994-09-09 | 1996-03-26 | Sony Corp | 半導体装置およびその製造方法 |
| JP3168858B2 (ja) * | 1995-03-06 | 2001-05-21 | 日本ケミコン株式会社 | Ccdモジュールの樹脂封止方法 |
| JP3168859B2 (ja) * | 1995-03-06 | 2001-05-21 | 日本ケミコン株式会社 | Ccdモジュールの樹脂封止方法 |
| JPH08330339A (ja) * | 1995-05-31 | 1996-12-13 | Sony Corp | 光学装置の製造方法 |
| JPH09246300A (ja) * | 1996-03-12 | 1997-09-19 | Denso Corp | 半導体装置の製造方法 |
| JPH11340255A (ja) * | 1998-05-29 | 1999-12-10 | Toshiba Corp | 樹脂封止回路モジュール、樹脂封止回路モジュールの製造方法、樹脂封止集積回路モジュール及び樹脂封止集積回路モジュールの製造方法 |
| JP2001009863A (ja) * | 1999-06-30 | 2001-01-16 | Rhythm Watch Co Ltd | Ic及びcobの2色樹脂封止方法 |
| JP2002033520A (ja) * | 2000-07-14 | 2002-01-31 | Toshiba Electronic Engineering Corp | 半導体発光装置 |
| KR100537560B1 (ko) * | 2003-11-25 | 2005-12-19 | 주식회사 메디아나전자 | 2단계 큐어 공정을 포함하는 백색 발광 다이오드 소자의제조방법 |
| JP2006063092A (ja) * | 2004-07-29 | 2006-03-09 | Dow Corning Toray Co Ltd | 硬化性オルガノポリシロキサン組成物、その硬化方法、光半導体装置および接着促進剤 |
| JP2012146843A (ja) * | 2011-01-13 | 2012-08-02 | Murata Mfg Co Ltd | モジュール基板及びモジュール基板の製造方法 |
| JP2012186386A (ja) * | 2011-03-07 | 2012-09-27 | Toppan Printing Co Ltd | Ledパッケージおよびその製造方法 |
-
2013
- 2013-05-13 JP JP2013101303A patent/JP6163009B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014222695A (ja) | 2014-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6515515B2 (ja) | 発光装置の製造法 | |
| TWI497746B (zh) | 發光二極體封裝及其製造方法 | |
| JP3618551B2 (ja) | 光半導体モジュール | |
| CN100565891C (zh) | 半导体器件及其制造方法 | |
| CN106663659B (zh) | 可表面安装的半导体器件及其制造方法 | |
| US7947530B2 (en) | Method of manufacturing wafer level package including coating and removing resin over the dicing lines | |
| JP4545956B2 (ja) | 半導体装置、およびその製造方法 | |
| JP6797234B2 (ja) | 半導体パッケージ構造体及びその製造方法 | |
| JP2010050406A (ja) | 半導体装置、半導体装置製造方法、および電子機器 | |
| JP2014135346A (ja) | 半導体装置の製造方法 | |
| JP6059074B2 (ja) | 半導体装置の製造方法 | |
| JP6163009B2 (ja) | 半導体装置の製造方法 | |
| JP5977711B2 (ja) | 半導体装置およびその製造方法 | |
| JP5579982B2 (ja) | 半導体装置の中間構造体及び中間構造体の製造方法 | |
| KR20030080642A (ko) | 세라믹칩 패키지 제조방법 | |
| CN218496124U (zh) | 传感器封装器件 | |
| KR101140081B1 (ko) | Led 패키지 제조방법 및 그에 의한 led 패키지 | |
| US7350988B2 (en) | Optical module and method of manufacturing the same | |
| TW201824404A (zh) | 一種無基板半導體封裝製造方法 | |
| JP2007035779A (ja) | リードレス中空パッケージ及びその製造方法 | |
| KR100554635B1 (ko) | 발광 효율이 증대된 실장형 엘이디 소자 및 그 제조방법 | |
| US12500092B2 (en) | Chip package structure and method for fabricating the same | |
| KR20090116970A (ko) | 웨이퍼 레벨 렌즈부 및 이를 이용한 발광 소자 패키지 | |
| CN100514587C (zh) | 半导体器件的制造方法 | |
| JP4051379B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150624 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160920 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161118 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20161118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170427 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170616 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6163009 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |