[go: up one dir, main page]

JP6163009B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6163009B2
JP6163009B2 JP2013101303A JP2013101303A JP6163009B2 JP 6163009 B2 JP6163009 B2 JP 6163009B2 JP 2013101303 A JP2013101303 A JP 2013101303A JP 2013101303 A JP2013101303 A JP 2013101303A JP 6163009 B2 JP6163009 B2 JP 6163009B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
transparent resin
curing
potting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013101303A
Other languages
English (en)
Other versions
JP2014222695A (ja
Inventor
昌子 古市
昌子 古市
伸一 眞▲崎▼
伸一 眞▲崎▼
井上 修二
修二 井上
彩香 岩部
彩香 岩部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Priority to JP2013101303A priority Critical patent/JP6163009B2/ja
Publication of JP2014222695A publication Critical patent/JP2014222695A/ja
Application granted granted Critical
Publication of JP6163009B2 publication Critical patent/JP6163009B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、光センサを有する半導体装置の製造方法に関する。
フォトダイオード(以下、PDと呼ぶ)を実装した半導体チップを透明樹脂を用いて封入した半導体装置(PD素子)が知られている。このようなPD素子は、透明樹脂の表面に入射する光をPDが受光して光信号を出力する。PD素子を製造する際、透明樹脂の表面の平坦度が不十分であると、PD素子に入射した光がPDチップに十分入射せず、PD素子の性能が十分利用されない、あるいはPD素子を用いた回路が動作しない等の不具合を生じることがある。特に、複数のPDを実装した半導体チップを有するPD素子では、表面の平坦度が十分でないと、複数のPDへの光の入射量を同一にできず、複数の半導体チップの動作特性を揃えることが難しくなる。
特許文献1には、透明樹脂の表面を平坦にする方法として、光透過性樹脂を充填するために半導体素子の周縁に所定の高さのダムを設ける方法が開示されている。
また特許文献2には、充填した透明樹脂を押圧しつつ加熱して硬化させて平坦に加工することが記載されている。
特開平7−297324号公報 特開2005−268440号公報
特許文献1の方法は、樹脂の流動性を利用して表面の平坦化を行うものであるが、封止される半導体チップやボンディングワイヤ等の形状およびこれら熱膨張の影響を受けて、表面には10μm程度の起伏が生じる。また特許文献2の方法では、封止部材を押圧しながら加熱して硬化させるため、押圧する金属板に封止部材が付着しやすく、平坦化後に金属板を除去する際に表面が剥がれる等の損傷が発生する可能性がある。
(1)請求項1に記載の半導体装置の製造方法は、基板と、前記基板に実装され、基板上の電極とワイヤで接続された半導体チップと、前記半導体チップを基板上で封止する透明樹脂とを有する半導体装置の製造方法であって、前記ワイヤが露出しない程度に透明樹脂(以下、第1ポッティング樹脂)をポッティングする第1の工程と、前記第1の工程でポッティングした前記第1ポッティング樹脂を、第1の温度に加熱して半硬化する第2の工程と、半硬化した前記第1ポッティング樹脂の表面に透明樹脂(以下、第2ポッティング樹脂)をポッティングする第3の工程と、前記第1ポッティング樹脂と前記第2ポッティング樹脂とを加熱して硬化させる第4の工程とを有し、前記第4の工程は、前記第1ポッティング樹脂と前記第2ポッティング樹脂を前記第1の温度と略等しい温度で第1の時間硬化させる先工程と、前記第1の時間経過後に、前記第1の温度よりも高い第2の温度で第2の時間硬化させる次工程とを含むことを特徴とする。
(2)請求項2に記載の半導体装置の製造方法は、請求項記載の半導体装置の製造方
法において、前記第4の工程の先工程での硬化温度は、前記第2の工程の半硬化時の温度と略等しいことを特徴とする。
(3)請求項3に記載の半導体装置の製造方法は、請求項1または2に記載の半導体装置の製造方法において、前記第1ポッティング樹脂の屈折率と前記第2ポッティング樹脂の屈折率とは略等しいことを特徴とする。
本発明によれば、フォトダイオード等の光学素子が実装された半導体チップを封止する透明樹脂の表面を容易にかつ損傷なく平坦にすることができ、半導体装置の性能を向上することができる。
(a)は、本発明による半導体装置を示す断面図、(b)はその上面図 (a)〜(c)は、比較例の半導体装置の製造工程を説明する図 図2(c)に示す樹脂硬化後の樹脂表面に生じた高低差を等高線により模式的に示した図 (a)〜(d)は、本発明による半導体装置の製造方法の手順を説明する図
図1〜4を参照して、本発明による半導体装置およびその製造方法の実施形態を説明する。
図1は、本発明による半導体装置10を説明する図である。図1(a)は、半導体装置10の断面図、図1(b)は上面図である。なお、図1(a)は(b)のIa-Ia線で切断して示す図である。
半導体装置10は、基板5と、基板5に実装された半導体チップ1と、封止樹脂である透明樹脂7とを有している。基板5は、有機材料であるガラスエポキシ、セラミックなど、透明樹脂7の素材により変性されない絶縁物質が用いられる。
基板5の上面には半導体チップ1が実装されている。半導体チップ1は、たとえばフォトダイオード(PD)2を2つ搭載した半導体チップであり、透明樹脂7の表面に入射される光を受光して光信号を出力する。半導体チップ1は上面に電極を有し、この電極はボンディングワイヤ3によって基板5の電極4と接続されている。
図1(b)に示すように、半導体装置10は、上下左右の四辺にそれぞれリード4を6つずつ有している。左右の6つのリード4はすべてのボンディングワイヤ3で半導体チップ1と接続され、上下の6つのリード4は2つのリード4がボンディングワイヤ3で半導体チップ1と接続されている。したがって、左右のボンディングワイヤ3の間隔は上下のボンディングワイヤ3の間隔よりも短く、配置密度が高い。
透明樹脂7は、ワイヤ3が露出しない高さまで硬化された第1の透明樹脂の層7aと、第1の透明樹脂の層の表面に積層されて硬化された第2の透明樹脂の層7bから構成されている。
なお、図1では、説明の便宜上、各辺6つのリード4を示しているが、通常十数個のリードが設けられ、ボンディングワイヤ3も十数本設けられる。
(比較例による透明樹脂の封止方法)
図2および図3により、図1に示した半導体装置10の比較例について説明する。図2は、比較例である半導体装置110の透明樹脂封止方法を説明する比較例を示す。ここでは説明のため、半導体チップ1は、その両側にのみボンディングワイヤ3があるとしている。なお、図2に示す方法は、たとえば特許文献1に示すように、樹脂の流動性のみを利用して樹脂表面の平坦化を行う方法に相当する。
図3は、ポッティングされて硬化した透明樹脂70の表面形状、すなわち凹凸を等高線により模模式的に示すものである。
図2(a)は、ボンディングワイヤ3で半導体チップ1とリード4とを接続した工程が終了した中間製品110Aを示す。図2(a)の中間製品110Aに対して、流動性のある透明樹脂70をポッティングして半導体チップ1を樹脂封止する。図2(b)は、この工程終了時の中間製品110Bの断面図である。
図2(b)の中間製品110Bに適宜熱を加えて透明樹脂70を硬化させる。このとき、半導体装置110を構成する半導体チップ1、ボンディングワイヤ3、リード4、基板5のそれぞれの膨張率の違いにより、透明樹脂70は、ボンディングワイヤ3の上部が持ち上がるように変形して硬化する。図2(c)は、透明樹脂70を硬化させて得られた半導体装置110の最終形状を模式的に示す図である。このような封止樹脂の表面の変形の程度は、半導体装置110を構成するそれぞれの部材の膨張率および使用する透明樹脂70の量(厚さ)および加熱温度に依存する。
図2に示す例では、透明樹脂70として加熱温度120℃程度で硬化(重合)が開始するようなエポキシ樹脂および硬化剤を用い、樹脂の厚さがチップ上で約200〜400μm程度となるようにしている。この樹脂厚さはボンディングワイヤ3が十分樹脂で覆われる程度で、できるだけ薄く設定される。
図2(c)に示す半導体装置、すなわち、透明樹脂70を加熱硬化させた半導体装置110の透明樹脂70の表面の凹凸を3次元的に表す図が図3である。図3のII-II線で切断した断面が図2に対応している。
この例では、ボンディングワイヤ3の直上で樹脂が最も盛り上がり、ボンディングワイヤ3の周辺に比べてチップ上で最大16μm程度の高度差を生じている。これは以下の理由によると思われる。
図1に示すようなPD素子2を2個搭載したような半導体チップ1においては、ボンディングワイヤ3は、通常十数本設けられている。図1(b)に示すように、上下に比べて左右の2辺に多くのボンディングワイヤ3が集中するような構造では、ボンディングワイヤの上部の樹脂が、半導体チップ1上のワイヤが無い部分と比較して、リード外周部より10〜30μm程度盛り上がるものと思われる。換言すると、樹脂表面の凹凸、すなわち高度差はとくにボンディングワイヤ3の配線密度に影響を受けると思われる。
図2で示すような透明樹脂70の表面、すなわち、半導体装置10の光入射面に凹凸が形成されると、入射した光がPD素子2に十分到達しなかったり、また凹凸によっては、図1のような2つのPD素子2に入射する光量が不均一になり、半導体装置10の特性に大きな影響を与えることになる。本発明は、このような透明樹脂表面の凹凸の低減を図るものである。
以下に説明するように、本発明は透明樹脂が完全に硬化する途中の半硬化した状態の樹脂の表面状態を利用するものである。
(本発明による透明樹脂の封止方法)
図4は、本発明による半導体装置の製造方法を説明する概略図である。図4では、説明を簡単にするため図2と同様に単純な構造の半導体装置10としている。
図4(a)に示す中間製品10Aを以下の3つの工程により作製する。
電極であるリード4を有する基板5を作製する基板作成工程。
基板5の上面に半導体チップ1を実装する実装工程。
半導体チップ1の上面の電極と基板5のリード4とをワイヤ3で接続する接続工程。
図4(a)に示す中間製品10Aの上面に透明樹脂7Aをポッティングした様子を図4(b)の中間製品10Bで示す。中間製品10Bを所定温度で所定時間加熱して半硬化させる。図4(c)は半硬化した中間製品10Cを示す。第1回目にポッティングした透明樹脂の半硬化後の表面の起伏の大きさは、半導体チップ、基板、ボンディングワイヤ等の幾何形状や熱膨張特性等に依存する。
ポッティング樹脂が完全に硬化していない中間製品10Cの樹脂、すなわち半硬化樹脂の上面に、更に透明樹脂を所定量ポッティングし、所定温度で所定時間加熱して硬化させる。これが図4(d)に示す最終製品10D、すなわち半導体装置10である。
2回目の透明樹脂のポッティング量は、1回目にポッティングした透明樹脂が半硬化して、図4(c)のように表面に生じた起伏を十分均す程度の厚さとなる量とする。たとえば、図4に示す例では、起伏の最も深い場所を基準にして10〜30μm程度以上の厚さを埋めるに十分な量の透明樹脂をポッティングする。2回目の透明樹脂ポッティング量は、2回目にポッティングする樹脂の粘性に依存する。粘性が十分低い場合は、上述したような20μm程度のポッティング量で、十分に平坦な表面が得られる。

一般にエポキシ樹脂は所定の温度以上で硬化し、この温度に依存する所定の時間で硬化が完了する。本発明では、数時間〜15時間程度で硬化が完了するような条件としている。この条件には、樹脂成分、硬化剤、加熱温度が含まれる。
硬化が完了すると、樹脂表面は粘着性および追加の流動性の透明樹脂への濡れ性を失い、この流動性の透明樹脂を追加ポッティングしても追加樹脂が十分広がらず、表面が平坦にならない。したがって、本発明による製造方法においては、最初(1回目)にポッティングした透明樹脂が半硬化した状態で、加熱オーブンから半導体装置を取り出して、流動性のある低温(室温)状態の透明樹脂を再度(2回目)ポッティングするものである。
なお、この図4(c)に示した中間製品10Cの半硬化樹脂の表面の起伏、すなわち凹凸は、たとえばエポキシ樹脂では、所定の硬化開始温度より数度高い程度の温度で1時間程度加熱すると、図2(c)に示す比較例の中間製品110C、すなわち、完全に硬化した樹脂表面とほぼ同じ程度の起伏となることを実験により確認している。また、この程度の加熱による半硬化では、半硬化した樹脂表面の追加の樹脂に対する濡れ性は良好であり、追加された樹脂は図4(d)のようにその表面が平坦になるように広がる。この状態で加熱オーブンに再投入して、この形状のまま完全に硬化させると、表面の高度差が少ない半導体装置10を得ることができる。
たとえばエポキシ樹脂の硬化開始温度が120℃である場合、125℃程度で1時間加熱し、その後オーブンから取り出して2回目の樹脂をポッティングし、再度加熱して硬化させる。加熱温度を高くすると硬化時間は短くなるが、この例で125℃を大幅に超えるような温度で加熱すると、半導体装置の構成要素の熱膨張の影響により、半硬化状態の樹脂の表面に再度起伏が生じることもある。完全に硬化させる処理を2段階、すなわち、第1段階は125℃で数時間(たとえば、7時間)、第2段階は150℃で数時間(たとえば、7時間)加熱すると、第1段階の加熱で、その後にさらに高い温度で加熱しても変形しない程度に十分に硬化する。したがって、第2段階で高い温度で硬化させることにより、樹脂の再ポッティング後の硬化を短時間で完了することができる。
なお、エポキシ樹脂の硬化開始温度を120℃、第1段階の温度を125℃、第2段階の温度を150℃として説明したが、これらの値は1例であり、適宜、選択することができる。
以上説明した実施形態による半導体装置10は、基板5と、基板5に実装され、基板5上の電極とワイヤ3で接続された半導体チップ1と、半導体チップ1を基板5上で封止する透明樹脂7とを有する。透明樹脂7の層は、ワイヤ3が露出しない高さまで硬化された第1の透明樹脂の層7aと、第1の透明樹脂の層7aの表面に積層されて硬化された第2の透明樹脂の層7bとから構成される。
この半導体装置10の製造方法は、ワイヤ3が露出しない程度に透明の第1ポッティング樹脂をポッティングする第1の工程と、第1の工程でポッティングした第1ポッティング樹脂を加熱して半硬化する第2の工程と、半硬化した第1ポッティング樹脂の表面に透明の第2ポッティング樹脂をポッティングする第3の工程と、第1ポッティング樹脂と第2ポッティング樹脂とを加熱して硬化させる第4の工程とを備える。
なお、図4(a)〜(d)では、一つの半導体装置10を製造する工程を説明したが、本発明による半導体装置は、1枚の基板5の上に複数個の半導体チップ1を実装し、各半導体チップ1の上部を2層の樹脂層7a,7bで構成される透明樹脂7で一括して覆い、最後に個片化して作製することができる。
以上説明した実施形態の半導体装置およびその製造方法によれば、以下の作用効果を奏することができる。
(1)1回目にポッティングした透明樹脂が半硬化した状態で、透明樹脂の2回目のポッティングを行って硬化させることで、樹脂表面の起伏、すなわち凹凸(高度差)を数μm以下に抑えることができる。
(2)そして、このような製造方法で作製された半導体装置によれば、入射面の凹凸が数μm以下であり、たとえば、PDを2個並設した場合でも、各PDに正しく光が導入される。
上述した実施形態は以下のように適宜変形して実施することができる。
(1)第2回目にポッティングする透明樹脂の粘性は、第1回目にポッティングする透明樹脂の粘性と異なっていてもよい。上記で説明したように、第2回目にポッティングした透明樹脂は、1回目にポッティングした透明樹脂とともに、2段階で加熱されて硬化される。2回目にポッティングした透明樹脂が、1回目にポッティングしたものより粘性が小さく、硬化時間が長い場合であっても、第2段階の温度を上記の150℃より多少高めに設定することで、硬化時間を短縮することができる。
第1段階の加熱で、1回目にポッティングした透明樹脂が半硬化するので、2回目の透明樹脂は温度によって変形されない。したがって、2回目にポッティングする透明樹脂は、1回目にポッティングした樹脂の表面の起伏を均すために、1回目の透明樹脂と同程度の粘性のものか、あるいは、上記で説明したように2回目の樹脂ポッティング量を少なくするためには、これより粘性の低いものを用いることが好ましい。
(2)1回目と2回目にポッティングされる透明樹脂は同じ屈折率であることが望ましい。異なる屈折率の樹脂を用いると1回目と2回目の境界面で反射や屈折が起こるので好ましくないが、屈折率差が事実上支障にならない範囲では、異なる材料を選択することもできる。エポキシ樹脂に代表される本発明による透明樹脂は、組成により所望の屈折率と粘性のものを適宜使用することが可能である。
(3)透明樹脂としてエポキシ樹脂を用いたものとして説明した。しかしながら、本発明による半導体装置およびこの製造方法では、PD素子などの半導体素子2の特性(波長感度)を妨げないような波長吸収特性を有し、また、あまり急激に硬化しない、たとえば所定の硬化温度で数時間程度で硬化するような樹脂であればよく、エポキシ樹脂や硬化剤の組成を限定するものでない。
(4)図2では省略しているが、基板5は、平板上の底板部と、底板部の周縁に設けた周壁と、周壁に適宜の間隔で設けたリード部とを予め有する構成としてもよい。この場合、透明樹脂が投入された場合は、周壁をこの透明樹脂の堰き止める壁として用いることができる。
あるいは、たとえば大型のガラスエポキシ基板の上に、半導体チップを搭載する部分以外は不透明な樹脂を積層あるいは封入したような大型のパッケージを用いて、これに多数の半導体チップを搭載し、個々の半導体チップを透明樹脂で封入するような製造方法であってもよい。いずれの方法でも、リード4の周囲の壁が、流動性のある透明樹脂7の堰き止め用の壁として用いられる。
以上の実施形態を次の変形例1〜4のように変形して実施することができる。
(変形例1)
上記では、半導体チップ1にPD素子を2個搭載した例を説明したが、半導体チップ1の構成はこれに限定するものではない。PD素子が1個のみ搭載されているものであっても、本発明による半導体装置およびその製造方法を用いて、個々の半導体装置における透明樹脂表面の起伏を低減することができるので、半導体装置間の特性のバラツキが抑えられる。また、3個以上のPD素子を搭載したような半導体チップにおいても、同様に本発明を適用できる。
(変形例2)
本発明による半導体装置およびその製造方法は、半導体チップ1にPD素子以外の光学素子、たとえばレーザダイオード(LED)素子が搭載されたものに対しても適用することができる。透明樹脂の表面の起伏が低減されるので、LED素子の発光方向が揃えられるので、特性の均一化を図ることができる。
(変形例3)
半導体チップ1にはLED素子とPD素子が搭載されたものであってもよい。本発明により、透明樹脂の表面の起伏が低減されるので、LED素子から放出される光は真っ直ぐ外部に向かう。このため、LED素子の光の透明樹脂7内での乱反射が大幅に低減されるので、LED素子とPD素子が搭載されたものであっても、十分動作可能となる。またこのような半導体チップを備えた半導体装置1個で光による入出力動作が可能となる。あるいは、LED素子から放出された光が外部で反射されたものを同じ半導体チップのPD素子で受光することも可能であり、このような半導体装置を用いて、たとえば外部物体の有無を検出する小型のセンサを製造することが可能となる。
(変形例4)
図1では、PD素子2個を搭載した半導体チップ1個がパッケージされた半導体装置を示したが、このような半導体チップを複数個備えるような半導体装置においても適用できる。本発明によれば、透明樹脂の表面の起伏が低減されるので、PD素子やLED素子の特性にさらにバラツキを与えることがない。したがって、このような素子を備える半導体装置の特性を揃えることが容易となる。また複数の半導体チップを搭載する場合は、波長感度の異なるPD素子や、発光波長の異なるLED素子等を同時に搭載した半導体装置の製造も可能である。このような半導体装置に対しても、特性を容易に揃えることが可能となる。
以上の説明は本発明の実施形態の例であり、本発明はこれらの実施形態や変形例に限定されない。当業者であれば、本発明の特徴を損なわずに様々な変形実施が可能である。たとえば、EPROMのパッケージの封止に、本発明による半導体装置の製造方法を適用することにより、EPROMチップ全体に均一に消去光を入射することができ、メモリ消去作業の信頼性を向上することができる。したがって、本発明による半導体チップはフォトダイオード、レーザダイオード、EPROMなどの光機能素子を有するものである。
1・・・半導体チップ
2・・・フォトダイオード素子(PD素子)
3・・・ボンディングワイヤ
4・・・リード
5・・・基板
6・・・パッケージ開口部
7・・・透明樹脂
10、110・・・半導体装置
10A、10B、10C・・・中間製品

Claims (3)

  1. 基板と、前記基板に実装され、基板上の電極とワイヤで接続された半導体チップと、前記半導体チップを基板上で封止する透明樹脂とを有する半導体装置の製造方法であって、
    前記ワイヤが露出しない程度に透明樹脂(以下、第1ポッティング樹脂)をポッティングする第1の工程と、
    前記第1の工程でポッティングした前記第1ポッティング樹脂を、第1の温度に加熱して半硬化する第2の工程と、
    半硬化した前記第1ポッティング樹脂の表面に透明樹脂(以下、第2ポッティング樹脂)をポッティングする第3の工程と、
    前記第1ポッティング樹脂と前記第2ポッティング樹脂とを加熱して硬化させる第4の工程とを有し、
    前記第4の工程は、前記第1ポッティング樹脂と前記第2ポッティング樹脂を前記第1の温度と略等しい温度で第1の時間硬化させる先工程と、前記第1の時間経過後に、前記第1の温度よりも高い第2の温度で第2の時間硬化させる次工程とを含むことを特徴とする半導体装置の製造方法。
  2. 請求項に記載の半導体装置の製造方法において、
    前記第4の工程の先工程での硬化温度は、前記第2の工程の半硬化時の温度と略等しいことを特徴とする半導体装置の製造方法。
  3. 請求項1または2に記載の半導体装置の製造方法において、
    前記第1ポッティング樹脂の屈折率と前記第2ポッティング樹脂の屈折率とは略等しいことを特徴とする半導体装置の製造方法。
JP2013101303A 2013-05-13 2013-05-13 半導体装置の製造方法 Active JP6163009B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013101303A JP6163009B2 (ja) 2013-05-13 2013-05-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013101303A JP6163009B2 (ja) 2013-05-13 2013-05-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014222695A JP2014222695A (ja) 2014-11-27
JP6163009B2 true JP6163009B2 (ja) 2017-07-12

Family

ID=52122096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013101303A Active JP6163009B2 (ja) 2013-05-13 2013-05-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6163009B2 (ja)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6049634A (ja) * 1983-08-29 1985-03-18 Rohm Co Ltd 半導体装置の製造方法
JPS6336551A (ja) * 1986-07-31 1988-02-17 Nec Corp 半導体装置
JPH07302861A (ja) * 1994-05-06 1995-11-14 Toyota Autom Loom Works Ltd チップ素子内蔵装置
JPH0883869A (ja) * 1994-09-09 1996-03-26 Sony Corp 半導体装置およびその製造方法
JP3168858B2 (ja) * 1995-03-06 2001-05-21 日本ケミコン株式会社 Ccdモジュールの樹脂封止方法
JP3168859B2 (ja) * 1995-03-06 2001-05-21 日本ケミコン株式会社 Ccdモジュールの樹脂封止方法
JPH08330339A (ja) * 1995-05-31 1996-12-13 Sony Corp 光学装置の製造方法
JPH09246300A (ja) * 1996-03-12 1997-09-19 Denso Corp 半導体装置の製造方法
JPH11340255A (ja) * 1998-05-29 1999-12-10 Toshiba Corp 樹脂封止回路モジュール、樹脂封止回路モジュールの製造方法、樹脂封止集積回路モジュール及び樹脂封止集積回路モジュールの製造方法
JP2001009863A (ja) * 1999-06-30 2001-01-16 Rhythm Watch Co Ltd Ic及びcobの2色樹脂封止方法
JP2002033520A (ja) * 2000-07-14 2002-01-31 Toshiba Electronic Engineering Corp 半導体発光装置
KR100537560B1 (ko) * 2003-11-25 2005-12-19 주식회사 메디아나전자 2단계 큐어 공정을 포함하는 백색 발광 다이오드 소자의제조방법
JP2006063092A (ja) * 2004-07-29 2006-03-09 Dow Corning Toray Co Ltd 硬化性オルガノポリシロキサン組成物、その硬化方法、光半導体装置および接着促進剤
JP2012146843A (ja) * 2011-01-13 2012-08-02 Murata Mfg Co Ltd モジュール基板及びモジュール基板の製造方法
JP2012186386A (ja) * 2011-03-07 2012-09-27 Toppan Printing Co Ltd Ledパッケージおよびその製造方法

Also Published As

Publication number Publication date
JP2014222695A (ja) 2014-11-27

Similar Documents

Publication Publication Date Title
JP6515515B2 (ja) 発光装置の製造法
TWI497746B (zh) 發光二極體封裝及其製造方法
JP3618551B2 (ja) 光半導体モジュール
CN100565891C (zh) 半导体器件及其制造方法
CN106663659B (zh) 可表面安装的半导体器件及其制造方法
US7947530B2 (en) Method of manufacturing wafer level package including coating and removing resin over the dicing lines
JP4545956B2 (ja) 半導体装置、およびその製造方法
JP6797234B2 (ja) 半導体パッケージ構造体及びその製造方法
JP2010050406A (ja) 半導体装置、半導体装置製造方法、および電子機器
JP2014135346A (ja) 半導体装置の製造方法
JP6059074B2 (ja) 半導体装置の製造方法
JP6163009B2 (ja) 半導体装置の製造方法
JP5977711B2 (ja) 半導体装置およびその製造方法
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
KR20030080642A (ko) 세라믹칩 패키지 제조방법
CN218496124U (zh) 传感器封装器件
KR101140081B1 (ko) Led 패키지 제조방법 및 그에 의한 led 패키지
US7350988B2 (en) Optical module and method of manufacturing the same
TW201824404A (zh) 一種無基板半導體封裝製造方法
JP2007035779A (ja) リードレス中空パッケージ及びその製造方法
KR100554635B1 (ko) 발광 효율이 증대된 실장형 엘이디 소자 및 그 제조방법
US12500092B2 (en) Chip package structure and method for fabricating the same
KR20090116970A (ko) 웨이퍼 레벨 렌즈부 및 이를 이용한 발광 소자 패키지
CN100514587C (zh) 半导体器件的制造方法
JP4051379B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161118

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20161118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170427

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170616

R150 Certificate of patent or registration of utility model

Ref document number: 6163009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250