[go: up one dir, main page]

JP6023994B2 - 薄膜デバイス及びその製造方法 - Google Patents

薄膜デバイス及びその製造方法 Download PDF

Info

Publication number
JP6023994B2
JP6023994B2 JP2011177614A JP2011177614A JP6023994B2 JP 6023994 B2 JP6023994 B2 JP 6023994B2 JP 2011177614 A JP2011177614 A JP 2011177614A JP 2011177614 A JP2011177614 A JP 2011177614A JP 6023994 B2 JP6023994 B2 JP 6023994B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
source
film
indium
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011177614A
Other languages
English (en)
Other versions
JP2013041968A (ja
Inventor
和重 竹知
和重 竹知
新之輔 岩松
新之輔 岩松
誠也 小林
誠也 小林
善幸 渡部
善幸 渡部
矢作　徹
徹 矢作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Japan Ltd
Yamagata Prefectural Government
Original Assignee
NLT Technologeies Ltd
Yamagata Prefectural Government
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NLT Technologeies Ltd, Yamagata Prefectural Government filed Critical NLT Technologeies Ltd
Priority to JP2011177614A priority Critical patent/JP6023994B2/ja
Priority to US13/585,441 priority patent/US9048319B2/en
Priority to CN201210291294.9A priority patent/CN102956683B/zh
Publication of JP2013041968A publication Critical patent/JP2013041968A/ja
Priority to US14/687,459 priority patent/US9378981B2/en
Application granted granted Critical
Publication of JP6023994B2 publication Critical patent/JP6023994B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6706—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing leakage current 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、酸化物半導体膜を活性層に用いた酸化物半導体薄膜トランジスタなどの薄膜デバイス、及びその製造方法に関する。以下、薄膜トランジスタを「ＴＦＴ（Thin Film Transistor）」といい、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）及び酸素（Ｏ）を主な構成元素とする酸化物半導体を「ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ」）」という。
インジウムを含んだ酸化物半導体膜を活性層に用いたＴＦＴは、従来のアモルファスシリコンＴＦＴと比較して電界効果移動度が一桁程度高い。また、酸化物半導体膜は、バンドギャップが３［ｅＶ］以上あることにより、可視光に対して透明である。そのため、酸化物半導体膜によれば、可視光照射時のオフ電流増加が非常に小さいので、高いオンオフ比のＴＦＴを実現できる。このような特徴を活かして、酸化物半導体ＴＦＴを画素の駆動素子に用いた高性能な液晶ディスプレイや有機ＥＬディスプレイの研究開発が広く進められている。
組成の多様性という点も酸化物半導体膜の特長であり、ＩＧＺＯ膜、Ｚｎ−Ｏ膜、Ｉｎ−Ｓｉ−Ｏ膜、Ｚｎ−Ｓｎ−Ｏ膜など、様々な酸化物半導体膜の研究開発が行われている。このような様々な材料探索が進められている中で、良好なＴＦＴ特性を実現する酸化物半導体膜としては、少なくともインジウム（Ｉｎ）又は亜鉛（Ｚｎ）のいずれかを含んだものが主流である。特に１０［ｃｍ２／Ｖｓ］程度の高い電界効果移動度を実現するためには、インジウムを含んだ酸化物半導体膜が有効である。
また、酸化物半導体は、従来のシリコン系に比べて、低温成膜で良好な薄膜ができる可能性もある。この低温成膜を活かしてプラスチック基板上に酸化物半導体ＴＦＴを形成することにより、フレキシブルなディスプレイを実現する試みも進められている。
次に、関連技術として先行技術文献について説明する。
酸化物半導体薄膜を用いたＴＦＴに関しては、ＩＧＺＯを半導体活性層として用いたＴＦＴを、Ｎｏｍｕｒａ等が最初に報告している（非特許文献１）。この文献では、酸化物半導体ＴＦＴのソース・ドレイン金属電極のパターニング方法として、フッ素系ガスを用いたプラズマエッチングによる手法を報告している。
Ｃ−Ｊ．Ｋｉｍ等は、ソース・ドレイン電極金属のＴｉをＡｒガスとＳＦ６ガスとの混合ガスプラズマを用いてエッチングすることにより、ＩＧＺＯ膜を活性層に用いた酸化物半導体ＴＦＴを作製している（非特許文献２）。この文献では、ソース・ドレイン電極金属のＴｉをエッチングした際、ＩＧＺＯ薄膜の上面（ＴＦＴのバックチャネル）に酸素欠損層が形成されることにより、ＴＦＴのオフ電流が著しく増加することを開示している。また、ＸＰＳ（X-ray Photoelectron Spectroscopy：Ｘ線光電子分光）によってバックチャネルを分析し、Ｉｎ３ｄに起因するピークがＩｎ２Ｏ３由来のピーク位置よりも低エネルギ側にシフトしていることから、ＩｎＯｘすなわち酸素欠損層の存在を確認している。そして、この増加したオフ電流を下げるために、塩酸溶液で酸素欠損層をエッチング除去する必要があるとしている。
また、Ｋｕｍｏｍｉ等は、Ｍｏからなるソース・ドレイン電極を用いたＩＧＺＯ酸化物半導体ＴＦＴを報告している（非特許文献３）。この文献では、Ｍｏからなるソース・ドレイン電極をＣＦ４ガスプラズマでエッチングすると、エッチング後のバックチャネル表面に粒状の表面層が残存し、これがＴＦＴ特性の不安定性の原因になるとしている。そして、やはり塩酸溶液でこの表面層をエッチング除去することにより、安定な特性を実現している。
酸化物半導体膜とソース・ドレイン電極との界面に界面層が存在することは、Ｔ．Ａｒａｉ等が報告している（非特許文献４）。この文献では、ソース・ドレイン電極であるＴｉと酸化物半導体膜であるＩＧＺＯ膜との界面に、ＴｉＯｘ層とともに酸素が欠損したＩＧＺＯ層が存在することを開示している。しかしながら、ＩＧＺＯ膜表面の表面層に関しては何も言及していない。
酸化物半導体ＴＦＴのソース・ドレイン電極のエッチングに関しては、特許文献１で開示されている。この文献では、フッ素や塩素を含むガスで酸化物半導体ＴＦＴのチャネルエッチングを行う製造方法を開示しているが、エッチング後の酸化物半導体膜の表面層に関しては何も言及しておらず、表面層は制御されていない。
酸化物半導体膜とソース・ドレイン電極との界面に界面層が存在する構成は、特許文献２、３でも開示されている。これらの文献では、ソース・ドレイン電極とＩＧＺＯ膜との界面にキャリア密度の高いバッファ層が存在する構造を開示している。これらのバッファ層は、酸素欠損密度の高いＩＧＺＯ膜や、ＩＧＺＯ膜とソース・ドレイン金属との合金からなる層であり、個別に成膜することで実現している。
Nomura, et al., Nature, vol. 432, p. 488, (2004) C-J. Kim, et al., Electrochemical and Solid-State Letters, Vol. 12, H95, (2009) Kumomi et al., Journal of Display Technology, Vol. 5, 531 (2009) T. Arai, et al., SID’10 Technical Digest, 69-2, (2010)
特開２００９−２６０３７８号公報 特開２０１０−０５６５４２号公報 特開２０１０−０５６５３９号公報
インジウムを含む酸化物半導体の中でも現在最も広く用いられている材料は、ＩＧＺＯ（ＩｎＧａＺｎＯ４）である。この材料は、インジウムの酸化物Ｉｎ２Ｏ３、ガリウムの酸化物Ｇａ２Ｏ３、及び亜鉛の酸化物ＺｎＯの化合物からなる。
Ｃ−Ｊ．Ｋｉｍ等の報告（非特許文献２）では、ＩＧＺＯ膜上に形成されたソース・ドレイン電極金属のＴｉをパターニングする際に、フッ素系ガスであるＳＦ６ガスを用いたプラズマエッチングを用いている。その際、基板を反応性イオンエッチング装置のカソード電極側に設置して行っている。このようにして作製した酸化物半導体ＴＦＴでは、上述のようにバックチャネル付近に酸素欠損層が形成されることによりオフ電流が増加してしまうので、塩酸溶液でこの酸素欠損層をエッチング除去する必要があった。このような酸素欠損層の存在は、ＩＧＺＯ膜のＸＰＳ測定で、Ｉｎ３ｄピークが通常の酸素欠損の無いＩｎ２Ｏ３起因のピーク位置より低エネルギ側へシフトしていることから、確認されている。
また、このような塩酸溶液でのエッチングは、プロセスコストの増加につながるとともに、Ｔｉ電極とＩＧＺＯ酸化物半導体膜との選択エッチングが難しいため、ＩＧＺＯ膜がオーバーエッチングされて歩留まりが著しく低下するという課題があった。このような課題は、上記の非特許文献３等の場合でも同様である。
このようにＩＧＺＯからなる酸化物半導体ＴＦＴでは、ＩＧＺＯ膜の表面においてＩｎ３ｄピークが通常のＩｎ２Ｏ３起因のピーク位置より低エネルギ側へシフトしやすく、この低エネルギ側へのピークシフトを如何に抑制するか（すなわち酸素欠損層の発生を如何に抑制するか）が重要な課題であった。
また、シリコン系の薄膜材料ではリンやボロンをシリコン中にドーピングすることで抵抗値を下げ、これらをソース・ドレイン領域に用いることで良好なオーミックコンタクト特性を実現できる。一方、酸化物半導体膜の場合、シリコンと異なりドーピングを制御して行うことが難しいので、ソース・ドレイン領域で良好なオーミックコンタクト特性を実現することが難しいという課題があった。したがって、特許文献２、３のように抵抗の低い層を個別に形成するなどの必要があり、これがコスト高の原因となっていた。
本発明に係る薄膜デバイスは、
基板上のゲート電極、このゲート電極上のゲート絶縁膜、このゲート絶縁膜上のインジウムを含む酸化物半導体膜、及び、この酸化物半導体膜上のソース・ドレイン電極を有する薄膜デバイスにおいて、
前記酸化物半導体膜のソース・ドレイン電極が重ならない部分の表面層が、インジウムとフッ素の化学的結合を含み、
前記表面層におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置が、前記表面層の下部に存在する酸化物半導体領域におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置よりも、高エネルギ側にシフトしており、かつ、
前記酸化物半導体膜と前記ソース・ドレイン電極との間に存在する界面層の酸素含有量が、当該界面層の下に存在する酸化物半導体領域の酸素含有量よりも小さく、
前記界面層におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置が、前記界面層の下部に存在する酸化物半導体領域におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置よりも、低エネルギ側にシフトしている、
ことを特徴とする。
本発明に係る薄膜デバイスの製造方法は、
基板上にゲート電極を形成し、このゲート電極上にゲート絶縁膜を形成し、このゲート絶縁膜上に酸化物半導体膜を形成し、この酸化物半導体膜上にソース・ドレイン電極用金属膜を成膜し、フッ素を含むプラズマガスを用いて前記ドレイン電極用金属膜をパターニングすることによりソース・ドレイン電極を形成する薄膜デバイスの製造方法において、
前記ソース・ドレイン電極のエッチングガスとして、六フッ化硫黄、四フッ化炭素、アルゴン、酸素、又は、これらのガスの混合ガスを用い、かつ、
前記フッ素を含むプラズマガスを誘導結合プラズマ源によって生成し、かつ、前記基板をアース電位電極上に設置して前記ソース・ドレイン電極用金属膜のエッチングを行う、
ことを特徴とする。
本発明によれば、酸化物半導体膜の表面において酸素欠損生成を抑制できるので、酸化物半導体膜の表面をエッチングすることなく、良好なスイッチング特性を有する薄膜デバイスを実現できる。
実施形態１の酸化物半導体ＴＦＴの構造を示す断面図である。 実施形態１の酸化物半導体ＴＦＴにおける酸化物半導体膜表面の膜厚方向に対するＸＰＳスペクトル（Ｉｎ３ｄ）を示すグラフである。 実施形態１の酸化物半導体ＴＦＴにおける酸化物半導体膜表面の膜厚方向に対するＸＰＳスペクトル（Ｆ１ｓ）を示すグラフである。 実施形態２の酸化物半導体ＴＦＴの構造を示す断面図である。 実施形態２の酸化物半導体ＴＦＴにおけるソース・ドレイン領域の膜厚方向に対するＸＰＳスペクトル（Ｉｎ３ｄ）を示す図である。 実施形態３の酸化物半導体ＴＦＴの構造を示す断面図である。 実施形態４の酸化物半導体ＴＦＴの製造方法を示す断面図（その１）であり、図７［Ａ］、図７［Ｂ］、図７［Ｃ］の順に工程が進行する。 実施形態４の酸化物半導体ＴＦＴの製造方法を示す断面図（その２）であり、図８［Ａ］、図８［Ｂ］、図８［Ｃ］の順に工程が進行する。 実施形態４の酸化物半導体ＴＦＴにおけるソース・ドレイン領域の膜厚方向に対するデプスプロファイル分析結果を示すグラフである（ＸＰＳ分析法による）。 実施形態４の酸化物半導体ＴＦＴにおけるソース・ドレイン領域の膜厚方向に対するＸＰＳスペクトル（Ｉｎ３ｄ軌道起因のピーク）を示すグラフである。 実施形態４の酸化物半導体ＴＦＴにおけるソース・ドレイン領域の膜厚方向に対するＸＰＳスペクトル（Ｇａ２ｐ軌道起因のピーク）を示すグラフである。 実施形態４の酸化物半導体ＴＦＴにおけるソース・ドレイン領域の膜厚方向に対するＸＰＳスペクトル（Ｚｎ２ｐ軌道起因のピーク）を示すグラフ図である。 実施形態４の酸化物半導体ＴＦＴにおける酸化物半導体膜表面の膜厚方向に対するＸＰＳスペクトル（Ｆ１ｓ軌道起因のピーク）を示すグラフである。 実施形態４の酸化物半導体ＴＦＴにおける酸化物半導体膜表面の膜厚方向に対するＸＰＳスペクトル（Ｉｎ３ｄ軌道起因のピーク）を示すグラフである。 実施形態４の酸化物半導体ＴＦＴにおける酸化物半導体膜表面の膜厚方向に対するＸＰＳスペクトル（Ｇａ２ｐ軌道起因のピーク）を示すグラフである。 実施形態４の酸化物半導体ＴＦＴにおける酸化物半導体膜表面の膜厚方向に対するＸＰＳスペクトル（Ｚｎ２ｐ軌道起因のピーク）を示すグラフ図である。 実施形態４の酸化物半導体ＴＦＴにおける酸化物半導体膜表面の膜厚方向に対するＸＰＳスペクトルのうち、特にＩｎ３ｄ軌道起因のピークを分離した結果を示すグラフである。 実施形態４の酸化物半導体ＴＦＴの伝達特性を示すグラフである。 実施形態４の酸化物半導体ＴＦＴの出力特性を示すグラフである。 実施形態５の酸化物半導体ＴＦＴの製造方法を示す断面図（その１）であり、図２０［Ａ］、図２０［Ｂ］、図２０［Ｃ］の順に工程が進行する。 実施形態５の酸化物半導体ＴＦＴの製造方法を示す断面図（その２）であり、図２１［Ａ］、図２１［Ｂ］、図２１［Ｃ］の順に工程が進行する。 実施形態５の酸化物半導体ＴＦＴにおけるソース・ドレイン領域の膜厚方向に対するデプスプロファイル分析結果を示すグラフである（ＸＰＳ分析法による）。 実施形態５の酸化物半導体ＴＦＴにおけるソース・ドレイン領域の膜厚方向に対するＸＰＳスペクトル（Ｉｎ３ｄ軌道起因のピーク）を示すグラフである。 実施形態５の酸化物半導体ＴＦＴにおける酸化物半導体膜表面の膜厚方向に対するＸＰＳスペクトル（Ｆ１ｓ軌道起因のピーク）を示すグラフである。 実施形態５の酸化物半導体ＴＦＴにおける酸化物半導体膜表面の膜厚方向に対するＸＰＳスペクトル（Ｉｎ３ｄ軌道起因のピーク）を示すグラフである。 実施形態５の酸化物半導体ＴＦＴにおける酸化物半導体膜表面の膜厚方向に対するＸＰＳスペクトル（Ｇａ２ｐ軌道起因のピーク）を示すグラフである。 実施形態５の酸化物半導体ＴＦＴにおける酸化物半導体膜表面の膜厚方向に対するＸＰＳスペクトル（Ｚｎ２ｐ軌道起因のピーク）を示すグラフである。 実施形態５の酸化物半導体ＴＦＴの伝達特性を示すグラフである。 実施形態５の酸化物半導体ＴＦＴの出力特性を示すグラフである。 実施形態６の酸化物半導体ＴＦＴの構造を示す断面図である。 実施形態６の酸化物半導体ＴＦＴにおける酸化物半導体膜表面の膜厚方向に対するＸＰＳスペクトルを示すグラフである。 実施形態７の酸化物半導体ＴＦＴ（３００℃アニール前）におけるソース・ドレイン電極の膜厚方向に対するＸＰＳスペクトルを示すグラフである。 実施形態７の酸化物半導体ＴＦＴ（３００℃アニール後）におけるソース・ドレイン電極の膜厚方向に対するＸＰＳスペクトルを示すグラフである。 実施形態７の酸化物半導体ＴＦＴの伝達特性を示すグラフである。 実施形態８の酸化物半導体ＴＦＴ製造方法の一工程を示す断面図である。
以下、添付図面を参照しながら、本発明を実施するための形態（以下「実施形態」という。）について説明する。なお、本明細書及び図面において、実質的に同一の構成要素については同一の符号を用いる。図面に描かれた形状は、当業者が理解しやすいように描かれているため、実際の寸法及び比率とは必ずしも一致していない。また、第一構成要素の上に第二構成要素があるという場合は、第一構成要素の上に接して第二構成要素がある場合、第一構成要素の上に他の構成要素があり更にその上に第二構成要素がある場合、第一構成要素の全体の上に第二構成要素がある場合、及び、第一構成要素の一部の上にのみ第二構成要素がある場合を含む。また、各実施形態では、本発明に係る薄膜デバイスの一例として酸化物半導体ＴＦＴ（以下、単に「ＴＦＴ」と略称する。）について説明する。
［実施形態１］
図１は、実施形態１のＴＦＴを示す断面図である。本実施形態１のＴＦＴ１０１は、基板としての絶縁性基板１０上のゲート電極１１、ゲート電極１１上のゲート絶縁膜１２、ゲート絶縁膜１２上のインジウムを含む酸化物半導体膜１３、及び、酸化物半導体膜１３上のソース・ドレイン電極１４を有する。そして、酸化物半導体膜１３のソース・ドレイン電極１４が重ならない部分（例えば、ソース・ドレイン電極１４を構成するソース電極１４ｓとドレイン電極１４ｄとの間の酸化物半導体膜１３など）の表面層１５におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置が、表面層１５の下部に存在する酸化物半導体領域におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置よりも、高エネルギ側にシフトしている。
換言すると、絶縁性基板１０上にゲート電極１１が形成され、その上にゲート絶縁膜１２が成膜されている。更にその上に、インジウムを含む島状の酸化物半導体膜１３が形成されている。島状の酸化物半導体膜１３上にソース・ドレイン電極１４が形成されている。酸化物半導体膜１３とソース・ドレイン電極１４とが重なり合わない領域には、酸化物半導体膜１３の上面付近に表面層１５が形成されている。ここで、表面層１５におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置が、表面層１５の下部に存在する酸化物半導体膜１３の領域におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置よりも、高エネルギ側にシフトしている構造が本実施形態１のポイントである。更に、ＴＦＴ１０１の全体を覆うようにパッシベーション膜１６が成膜されている。
図１乃至図３を用いて、本実施形態１を更に詳しく説明する。
図１に示すように、絶縁性基板１０としてのガラス基板上にスパッタリング法によりＡｌ合金膜を成膜し、そのＡｌ合金膜を所望の形状にパターニングすることにより、ゲート電極１１を形成する。続いて、プラズマＣＶＤ法により、ゲート絶縁膜１２としてのシリコン酸化膜を成膜する。続いて、スパッタリング法により酸化物半導体膜１３となるＩＧＺＯ膜を成膜し、そのＩＧＺＯ膜を所望の島状形状にパターニングする。ここで、酸化物半導体膜１３としては、Ｉｎが含まれていることが望ましい。上記のＩＧＺＯ膜以外にも、Ｉｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ｇａ−Ｏ膜、Ｉｎ−Ｓｉ−Ｏ膜等の酸化物半導体膜が使用可能である。
更に、ソース・ドレイン電極金属として、Ｔｉ及びＡｌ合金をこの順序でスパッタリング法により成膜する。そして、まずＡｌ合金のみをエッチングして除去し、その後、フッ素系ガスプラズマ、例えばＳＦ６ガスやＣＦ４ガスのプラズマを用いてＴｉを所望の形状にエッチングすることにより、ソース・ドレイン電極１４を形成する。
上記のように作製したＴＦＴ１０１のＩＧＺＯ膜の表面側から、アルゴンガスでＩＧＺＯ膜を少しずつ（約２［ｎｍ］ずつ）スパッタしながら、ＸＰＳ測定した結果を、図２及び図３に示す。
図２に示すように、ＩＧＺＯ膜の表面に、Ｉｎ３ｄピークが通常のＩｎ２Ｏ３起因のピーク位置１７より高エネルギ側へシフトした表面層が、存在していることが、本実施形態１の重要な点である。また、図３に示すようにこの表面層１５にはフッ素が含まれていることから（Ｆ１ｓに起因するピーク１８）、図２の高エネルギ側へのシフトは、表面のＩｎ−Ｏ結合がＩｎ−Ｆ結合に置換されることに起因していると言える。
このように、フッ素がインジウムと化学的に結合することにより表面での酸素欠損生成を抑制でき、その結果、ＴＦＴ１０１のオフ電流の増加を抑えることができる。また、このような表面層１５を有することで、外部環境に対してより安定な特性を有するＴＦＴ１０１を実現することができた。具体的には、パッシベーション膜１６の上部に第二のゲート電極（この場合、トップゲート電極）を設け、この第二のゲート電極に一定電圧を印加しながらトランジスタの伝達特性（ボトムゲート電圧−ドレイン電流特性）を測定すると、上記のような表面層１５を設けることで、表面層１５が無い場合に比べて特性のシフト量を２分の１以下に抑制することができた。第二のゲート電極に電圧を印加することは、パッシベーション膜１６上に不純物のイオン等が発生した場合に等価的に相当するので、この結果は、表面層１５を設けることで外部の不純物電荷に対する特性シフト量を２分の１以下に抑制でき、特性の安定性が向上したことを示している。
［実施形態２］
図４は、実施形態２のＴＦＴを示す断面図である。本実施形態２のＴＦＴ１０２は、基板としての絶縁性基板１０上のゲート電極１１、ゲート電極１１上のゲート絶縁膜１２、ゲート絶縁膜１２上のインジウムを含む酸化物半導体膜１３、及び、酸化物半導体膜１３上のソース・ドレイン電極１４を有する。そして、酸化物半導体膜１３とソース・ドレイン電極１４との間に存在する界面層１９におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置が、界面層１９の下部に存在する酸化物半導体領域におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置よりも、低エネルギ側にシフトしている。
換言すると、絶縁性基板１０上にゲート電極１１が形成され、その上にゲート絶縁膜１２が成膜されている。更にその上に、インジウムを含む島状の酸化物半導体膜１３が形成されている。島状の酸化物半導体膜１３上にソース・ドレイン電極１４が形成されている。酸化物半導体膜１３とソース・ドレイン電極１４との間には、界面層１９が存在する。ここで、界面層１９におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置が、界面層１９の下部に存在する酸化物半導体膜１３の領域におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置よりも、低エネルギ側にシフトしている構造が、本実施形態２のポイントである。更に、ＴＦＴ１０２の全体を覆うようにパッシベーション膜１６が成膜されている。
図４及び図５を用いて、本実施形態２を更に詳しく説明する。
図４に示すように、絶縁性基板１０としてガラス基板上にスパッタリング法によりＭｏ合金膜を成膜し、そのＭｏ合金膜を所望の形状にパターニングすることにより、ゲート電極１１を形成する。続いて、プラズマＣＶＤ法により、ゲート絶縁膜１２として窒化シリコン膜及びシリコン酸化膜をこの順序で成膜する。その後、スパッタリング法により酸化物半導体膜１３となるＩＧＺＯ膜を成膜し、そのＩＧＺＯ膜を所望の島状形状にパターニングする。ここで、酸化物半導体膜１３としては、Ｉｎが含まれていることが望ましい。上記のＩＧＺＯ膜以外にも、Ｉｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ｇａ−Ｏ膜、Ｉｎ−Ｓｉ−Ｏ膜等の酸化物半導体膜が使用可能である。
更に、ソース・ドレイン電極金属としてＴｉ及びＡｌ合金を、この順序でスパッタリング法により成膜する。そして、まずＡｌ合金をエッチングして除去し、その後、フッ素系ガスプラズマ、例えばＳＦ６ガスやＣＦ４ガスのプラズマを用いてＴｉを所望の形状にエッチングすることにより、ソース・ドレイン電極１４を形成する。
上記のように作製したＴＦＴ１０２のソース・ドレイン電極１４のＴｉ膜内部から、アルゴンガスで膜を少しずつ（約２［ｎｍ］ずつ）スパッタしながら、ＩＧＺＯ膜内部に至るまで、ＸＰＳ測定した結果を、図５に示す。
図５に示すように、Ｔｉ膜内部では、金属Ｔｉに起因するＴｉ２ｐ軌道起因のピーク２０が見られる。その後、Ｔｉ膜とＩＧＺＯ膜との界面付近に、Ｉｎ２Ｏ３起因のＩｎ３ｄピーク位置よりも低エネルギ側にシフトしたピーク２１が見られる。この低エネルギ側のピーク２１は酸素欠損Ｉｎ２Ｏ３−ｘに起因するものである。更にＩＧＺＯ内部まで進むと、Ｉｎ３ｄピーク位置は通常のＩｎ２Ｏ３に起因するピーク位置２２になる。
このように、Ｔｉ電極とＩＧＺＯ膜との間の界面層１９において、Ｉｎ３ｄ起因のピーク位置が、通常のＩｎ２Ｏ３におけるＩｎ３ｄピーク位置よりも、低エネルギ側にシフトしていること、が本実施形態２の重要な点である。この低エネルギ側にシフトしたピーク２１は、Ｉｎ２Ｏ３から酸素が欠損したＩｎ２Ｏ３−ｘに起因するピークである。また、本実施形態２では、Ｉｎ３ｄピークが低エネルギ側にシフトした独立したピークのみが、界面層１９に存在する場合を示した。しかし、このような単独ピークの場合に限らず、通常位置及び低エネルギ側にシフトした位置の両方に、ピークを有する界面層の場合でも良い。すなわち、少なくとも低エネルギ側にシフトしたＸＰＳ信号ピークを有する界面層１９が存在すること、がポイントである。
このような界面層１９は、ソース・ドレイン電極金属を成膜する際に成膜雰囲気を還元雰囲気にすると効率よく形成でき、例えば、５×１０−４［Ｐａ］以下の高真空に排気した後に、Ａｒガスのみの還元雰囲気で金属材料をスパッタリング法により成膜すると良い。更には、ソース・ドレイン電極金属をスパッタリング成膜する前に、基板表面をＡｒ、Ｈｅ等の希ガスプラズマや水素プラズマに曝すことで、酸化物半導体表面を還元しても良い。あるいは、スパッタリングに限らず、真空蒸着法などの成膜法でもよい。
上記の実施形態２では、酸化物半導体膜と接する部分のソース・ドレイン電極材料としてＴｉの場合を説明したが、Ｍｏ、Ｃｒ、Ａｌ、Ｃｕ、Ｗやこれらの合金でも使用可能である。
［実施形態３］
図６は，実施形態３のＴＦＴを示す断面図である。本実施形態３のＴＦＴ１０３は、基板としての絶縁性基板１０上のゲート電極１１、ゲート電極１１上のゲート絶縁膜１２、ゲート絶縁膜１２上のインジウムを含む酸化物半導体膜１３、及び、酸化物半導体膜１３上のソース・ドレイン電極１４を有する。そして、酸化物半導体膜１３のソース・ドレイン電極１４が重ならない部分（例えば、ソース・ドレイン電極１４を構成するソース電極１４ｓとドレイン電極１４ｄとの間の酸化物半導体膜１３など）の表面層１５におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置が、表面層１５の下部に存在する酸化物半導体領域におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置よりも、高エネルギ側にシフトしている。かつ、酸化物半導体膜１３とソース・ドレイン電極１４との間に存在する界面層１９におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置が、界面層１９の下部に存在する酸化物半導体領域におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置よりも、低エネルギ側にシフトしている。
換言すると、本実施形態３のＴＦＴ１０３は、図１の構造と図４の構造とを併せ持った構造であり、Ｉｎ３ｄ起因のピークが高エネルギ側へシフトした表面層１５と、Ｉｎ３ｄ起因のピークが低エネルギ側へシフトした界面層１９の双方とを、有する構造である。本実施形態３の構造は、上記実施形態１、２に記載の製造方法を組み合わせて作製することができる。図６の“表面層の破線１５ａ”に沿ったＸＰＳスペクトルは図２及び図３と同様であり、また、“ソース・ドレイン領域の破線１４ａ”に沿ったＸＰＳスペクトルは図５と同様である。
以上の実施形態１〜３では、酸化物半導体膜１３の上部に成膜した金属をエッチングしてソース・ドレイン電極１４の形状にパターニングすることで、ソース・ドレイン分離を行いチャネルを形成する構造（チャネルエッチング型構造）を説明した。本発明は、このチャネルエッチング型構造に限られるものではない。本発明は、例えば、酸化物半導体膜上にチャネル保護絶縁膜を所望の形状に形成し、その後、ソース・ドレイン電極金属材料の成膜とパターニングを行うことにより、ソース・ドレイン分離を行う構造（チャネル保護型構造）でも適用可能である。
［実施形態４］
実施形態４のボトムゲート構造のＴＦＴ構造及びその製造工程について、図７乃至図１９を参照して説明する。
まず、図７［Ａ］に示すように、絶縁性基板２３としてのガラス基板上に、ゲート電極となるＣｒ金属膜をスパッタ法により５０［ｎｍ］の膜厚で成膜した後、フォトリソグラフィ法及びウェットエッチング法を用いてそのＣｒ金属膜をゲート電極２４の形状にパターニングした。
その後、図７［Ｂ］に示すように、ゲート絶縁膜２５としてのシリコン酸化膜を、単結晶シリコンターゲットを用いた反応性スパッタ法により、２００［ｎｍ］の膜厚で成膜した。
その後、大気に曝すことなく、図７［Ｃ］に示すように、スパッタ法により酸化物半導体膜２６となるＩＧＺＯ膜を５０［ｎｍ］の膜厚で成膜し、そのＩＧＺＯ膜をフォトリソグラフィ法及びウェットエッチング法を用いて酸化物半導体膜２６の形状にパターニングした。ここで、ウェットエッチングには、硝酸、塩酸、シュウ酸、又はこれらの混酸を用いることができるが、好ましくは５％以下の濃度のシュウ酸水溶液を用いる。
その後、図８［Ａ］に示すように、ソース・ドレイン電極２９となるＴｉ金属膜２７をスパッタ法により１００［ｎｍ］の膜厚で成膜した。このとき、ソース・ドレイン電極２９となるＴｉと酸化物半導体膜２６としてのＩＧＺＯとの界面領域に、ＴｉがＩＧＺＯ層に拡散した層２８が形成される。層２８は最大で５０［ｎｍ］の厚さで形成されていることが、図９に示すＸＰＳ法を用いたデプスプロファイル分析により確認されている。
ＩＧＺＯ層に拡散したＴｉの還元作用により、ＩＧＺＯ層を構成するＩｎ２Ｏ３、Ｇａ２Ｏ３、及びＺｎＯの酸素原子の全て又は一部が脱離して、Ｉｎ２Ｏ３−ｘ、Ｇａ２Ｏ３−ｘ、及びＺｎＯ１−ｘの化学組成となっている酸素欠損層が形成されている。
このようなＩＧＺＯ層の酸素欠損は、図１０乃至図１２に示すように、ＸＰＳ法を用いたデプスプロファイル分析において、化学量論組成であるＩｎ２Ｏ３（図１０）、Ｇａ２Ｏ３（図１１）、及びＺｎＯ（図１２）に対して、結合エネルギが低エネルギ側にシフトしたピーク３１，３２，３３として観察されている。結合エネルギのシフト量はおおむね０．１〜５．０［ｅＶ］である。０．１ｅＶ未満のピークシフトとして観察される程度の酸素欠損では欠損量が十分ではなく、したがってこの酸素欠損層の抵抗が高くなってしまう。この場合、ＴＦＴとして良好な電気特性が得られない。
ＩＧＺＯ層に形成された酸素欠損の一部は、Ｔｉ金属膜のスパッタ成膜の際にＡｒプラズマ環境に曝されたことにより形成されたものである。ＩＧＺＯ層に形成された酸素欠損は、過剰ドナー電子の供給源となるため、ソース・ドレイン電極２９としてのＴｉと酸化物半導体膜２６としてのＩＧＺＯとの界面に、低抵抗化されたｎ＋層が形成されていることになる。このような酸素欠損に起因するｎ＋層は、ショットキー接合よりも熱的に安定なオーミック接合の形成に寄与する。
図８［Ｂ］に示すソース・ドレイン電極２９としてのＴｉのパターニングには、誘導結合型プラズマエッチング装置（後述する）を用い、プロセスガスとしてはＳＦ６を用い、基板バイアス電圧を無印加でエッチングを行った。
引き続いて、ソース・ドレイン電極２９のパターニングにより露出したＩＧＺＯの上層（バックチャネル）を、ＳＦ６プラズマに曝した。このように露出したＩＧＺＯをＳＦ６プラズマに曝すことにより、最表層に形成されたＴｉ拡散層を除去すること、及び、酸素が離脱している未結合手をフッ素元素によって再終端化することが図られるので、図８［Ｃ］に示すように、低抵抗化していたｎ＋層を再度高抵抗化した層３０を形成することができる。
このようなフッ素元素による終端化された層は、図１３に示すＸＰＳ法によるデプスプロファイル分析により、最表層から最大で５［ｎｍ］の深さまで、Ｆ１ｓ軌道に起因するピーク３４が見られることから確認できる。
このフッ素により終端化された層は、図１４乃至図１６に示すように、ＸＰＳ法によるデプスプロファイル分析により、化学量論組成であるＩｎ２Ｏ３（図１４）、Ｇａ２Ｏ３（図１５）及びＺｎＯ（図１６）に対して、結合エネルギが高エネルギ側にシフトしたピーク３５，３６，３７として観察されている。
フッ素で終端化された層のＩｎ、Ｇａ、Ｚｎのピークの分離及び帰属を試みると、フッ化に起因するピーク３８と酸化に起因するピーク３９とに分離することができる。代表してＩｎの結果を、図１７に示す。
以上の工程を経て図８［Ｃ］に示すＴＦＴ１００が得られた。ＴＦＴ１００の動作として、図１８及び図１９に示す良好な伝達特性及び出力特性が得られている。
［実施形態５］
実施形態５のボトムゲート構造のＴＦＴ構造及びその製造工程について、図２０乃至２９を参照して説明する。
まず、図２０［Ａ］に示すように、絶縁性基板４０としてのガラス基板上に、ゲート電極４１となるＣｒ金属膜をスパッタ法により５０［ｎｍ］の膜厚で成膜した後、フォトリソグラフィ法とウェットエッチング法を用いてそのＣｒ金属膜をゲート電極４１の形状にパターニングした。
その後、図２０［Ｂ］に示すように、ゲート絶縁膜４２としてのシリコン酸化膜を、単結晶シリコンターゲットを用いた反応性スパッタ法により、２００［ｎｍ］の膜厚で成膜した。
その後、大気に曝すことなく、図２０［Ｃ］に示すように、スパッタ法により酸化物半導体膜４３となるＩＧＺＯを５０［ｎｍ］の膜厚で成膜し、フォトリソグラフィ法及びウェットエッチング法を用いてそのＩＧＺＯを酸化物半導体膜４３の形状にパターニングした。
その後、図２１［Ａ］に示すように、ソース・ドレイン電極４６となるＭｏ金属膜４４を、スパッタ法により１００［ｎｍ］の膜厚で成膜した。
このときソース・ドレイン電極４６としてのＭｏと酸化物半導体膜４３としてのＩＧＺＯとの界面領域に、ＭｏがＩＧＺＯ層に拡散した層４５が最大で５０［ｎｍ］の厚さで形成されていることが、図２２に示すＸＰＳ法を用いたデプスプロファイル分析により確認されている。
Ｍｏ金属膜４４のスパッタ成膜の際にＡｒプラズマ環境に曝されたことにより、ＩＧＺＯ層を構成するＩｎ２Ｏ３の酸素原子の全て又は一部が脱離して、Ｉｎ２Ｏ３−ｘのとおりの化学組成となっている酸素欠損層が形成されている。Ｍｏは不活性金属であるため、それ自体の作用が酸素欠損層の形成に寄与していることは無い。Ｍｏをソース・ドレイン電極４６に用いた構造では、Ｇａ及びＺｎには、酸素欠損に起因する低エネルギ側へのピークシフトは確認されていない。
このようなＩＧＺＯ層の酸素欠損は、図２３に示すように、ＸＰＳ法を用いたデプスプロファイル分析において、化学量論組成であるＩｎ２Ｏ３に対して結合エネルギが低エネルギ側にシフトした、ピークとして観察されている。結合エネルギのシフト量はおおむね０．１〜５．０［ｅＶ］である。０．１ｅＶ未満のピークシフトとして観察される程度の酸素欠損では欠損量が十分ではなく、したがってこの酸素欠損層の抵抗が高くなってしまう。この場合、ＴＦＴとして良好な電気特性が得られない。
ＩＧＺＯ層に形成された酸素欠損は、過剰ドナー電子の供給源となるため、ソース・ドレイン電極４６としてのＭｏと酸化物半導体膜４３としてのＩＧＺＯとの界面に、低抵抗化されたｎ＋層が形成されていることになる。このような酸素欠損に起因するｎ＋層は、ショットキー接合よりも熱的に安定なオーミック接合の形成に寄与する。
図２１［Ｂ］に示すソース・ドレイン電極４６としてのＭｏのパターニングには、誘導結合型プラズマエッチング装置（後述する）を用い、プロセスガスとしてはＳＦ６を用い、基板バイアス電圧を無印加でエッチングを行った。
引き続いて、ソース・ドレイン電極４６のパターニングにより露出したＩＧＺＯの上層（バックチャネル）を、ＳＦ６プラズマに曝した。このように露出したＩＧＺＯをＳＦ６プラズマに曝すことにより、最表層に形成されていたＭｏ拡散層を除去すること、及び、酸素が離脱している未結合手をフッ素元素によって再終端化することが図られるので、図２１［Ｃ］に示すように、低抵抗化していたｎ＋層を再度高抵抗化した層４７を形成することができる。
このようなフッ素元素による終端化された層は、図２４に示すＸＰＳ分析法によるデプスプロファイル分析により、最表層から最大で５［ｎｍ］の深さまで、Ｆ１ｓ軌道に起因するピーク４８が見られることから確認できる。
このフッ素により終端化された層は、図２５乃至図２７に示すように、ＸＰＳ分析法によるデプスプロファイル分析により、化学量論組成であるＩｎ２Ｏ３（図２５）、Ｇａ２Ｏ３（図２６）及びＺｎＯ（図２７）に対して結合エネルギが高エネルギ側にシフトした、ピーク４９，５０，５１として観察されている。
以上の工程を経て図２１［Ｃ］に示すＴＦＴ２００が得られた。ＴＦＴ２００の動作として、図２８及び図２９に示す良好な伝達特性及び出力特性が得られている。
［実施形態６］
実施形態６のボトムゲート構造のＴＦＴ構造及びその製造工程について、図３０及び３１を参照して説明する。
まず、図３０に示すように、絶縁性基板５２としてのガラス基板上に、ゲート電極５３となるＣｒ金属膜をスパッタ法により５０［ｎｍ］の膜厚で成膜した後、フォトリソグラフィ法とウェットエッチング法を用いてそのＣｒ金属膜をゲート電極５３の形状にパターニングした。
その後、ゲート絶縁膜５４としてのシリコン酸化膜を、単結晶シリコンターゲットを用いた反応性スパッタ法により、２００［ｎｍ］の膜厚で成膜した。
その後、大気に曝すことなく、酸化物半導体膜５５となるＩＧＺＯ膜をスパッタ法により５０［ｎｍ］の膜厚で成膜し、フォトリソグラフィ法及びウェットエッチング法を用いてそのＩＧＺＯ膜を酸化物半導体膜５５の形状にパターニングした。このウェットエッチングには、硝酸、塩酸、シュウ酸、又はこれらの混酸を用いることができ、好ましくは５％以下の濃度のシュウ酸水溶液を用いる。
その後、ソース・ドレイン電極５６となるＴｉ金属膜をスパッタ法により１００［ｎｍ］の膜厚で成膜し、誘導結合型プラズマエッチング装置を用いて、そのＴｉ金属膜をソース・ドレイン電極５６の形状にパターニングした。
このとき、Ｔｉ金属膜とＩＧＺＯとの界面層に存在しているＴｉＯｘ５７が、ＴｉＯｘとチタンとのエッチングレート差から最表面に残存する。このようなＴｉＯｘの残存層は、図３１に示すＸＰＳ分析法によるデプスプロファイル分析により、最表層から最大で５［ｎｍ］の深さまで、Ｔｉ２ｐ軌道に起因するピーク５８が見られることから確認できる。このようなＴｉＯｘからなる表面層を有することで、外部環境に対してより安定な特性を有するＴＦＴを実現することができた。
［実施形態７］
実施形態７のボトムゲート構造のＴＦＴ構造及びその製造工程について、図３２乃至３４を参照して説明する。
実施形態２に例示した手法に従い、Ｉｎ３ｄ起因のピークが低エネルギ側へシフトした界面層を有するＴＦＴを作製し、作製プロセス終了後にアニール処理を行った。アニール処理は、大気雰囲気において３００℃で１時間、ホットプレート上で行った。
Ｉｎ３ｄ起因のピークが低エネルギ側へシフトした界面層について、ＸＰＳ分析法によるデプスプロファイル分析を行った。その結果、アニール処理前（図３２）に３０［ｎｍ］程度であったＩｎ３ｄ起因のピーク５９の低エネルギ側へのシフト範囲が、アニール処理後（図３３）に約５０［ｎｍ］程度まで成長していることが確認された。Ｉｎ３ｄ起因のピークが低エネルギ側へシフトした層は、すなわちＩＧＺＯの酸素が欠損し酸素含有量が低い層は、導電性が高いｎ＋層となっているので、ＴＦＴのオーミックコンタクト性に寄与している。このように、３００℃のアニールで成長したＩＧＺＯ酸素欠損層を有することで、図３４に示すように、オンオフ比が高く、ゲート電圧０Ｖ付近から立ち上がったより安定したスイッチング特性を有するＴＦＴを実現できた。
［実施形態８］
図３５は、実施形態８のＴＦＴ製造方法の一工程における断面図を示す。本実施形態８のＴＦＴ製造方法は、基板としての絶縁性基板１０上にゲート電極１１を形成し、ゲート電極１１上にゲート絶縁膜１２を形成し、ゲート絶縁膜１２上に酸化物半導体膜１３を形成し、酸化物半導体膜１３上にソース・ドレイン電極用金属膜を成膜し、フッ素を含むプラズマガスを用いてドレイン電極用金属膜をパターニングすることによりソース・ドレイン電極１４を形成する工程を有する。そして、ソース・ドレイン電極１４を形成する際に、フッ素を含むプラズマガス６０を誘導結合プラズマ源６４によって生成し、かつ、絶縁性基板１０をアース電位電極としてのアノード電極６３上に設置してソース・ドレイン電極用金属膜のエッチングを行う。図３５は、ソース・ドレイン電極１４の形成終了時の状態を示し、ソース・ドレイン電極１４上には予めパターニングされたレジスト膜６５が残っている。以下、絶縁性基板１０と絶縁性基板１０上に形成されたゲート電極１１等とを含めて、便宜的に絶縁性基板１０と呼ぶことにする。
更に詳しく説明する。ソース・ドレイン電極１４をフッ素系ガスのプラズマガス６０を用いたエッチングによりパターニングする際、ガラス又は石英からなるウインドウ６１に設置されたコイル６２とプラズマガス６０との誘導カップリングによる誘導結合プラズマ源６４を用いて行う。コイル６２には高周波電圧が印加される。
誘導結合プラズマ源６４では原理的に大きな負のセルフバイアスが発生するチャンバ壁が存在しないので、どこに絶縁性基板１０を設置しても正イオンによるプラズマダメージが小さい。プラズマダメージを最も小さくするためには、図３５に示すように、絶縁性基板１０をアース電位であるアノード電極６３上に設置するのが良い。また、誘導結合プラズマ源６４は、従来の容量結合プラズマ源の場合に比べて高密度プラズマを生成しやすいので、プラズマガス６０中に効率的にフッ素ラジカルを形成することができる。したがって、酸化物半導体膜１３の表面を効率的にフッ化し、表面層１５のＩｎ３ｄ起因のＸＰＳピークを高エネルギ側にシフトさせることが可能である。
フッ素系ガスとしては、ＳＦ６ガス、ＣＦ４ガス、ＣＨＦ３ガス、ＮＦ３ガス等が使用可能である。また、これらのガスを任意に混ぜた混合ガス、又はこれらのガスにＡｒやＨｅ等の希ガスや酸素ガスを加えた混合ガスでも使用可能である。エッチング時のガス圧力としては、０．０５〜２０［Ｐａ］の範囲が望ましい。誘導結合プラズマ源ではガスの分解効率が容量結合プラズマ源よりも高いので、より低ガス圧力で安定したプラズマ生成が可能である。本実施形態ではコイルを用いた誘導結合プラズマ源で説明したが、マイクロ波を用いた誘導結合プラズマ源、例えば、ＥＣＲ（Electron Cyclotron Resonance：電子サクロトロン共鳴）プラズマ源などでも可能である。
酸化物半導体膜の表面のＩｎ３ｄ起因のピークが高エネルギ側にシフトしている表面層の層厚は、３［ｎｍ］以上２０［ｎｍ］以下が望ましい。層厚が３［ｎｍ］未満では、オフ電流の低減化や特性シフト量の抑制による特性安定化の効果が小さくなるためである。また２０［ｎｍ］を超えてしまうと、半導体活性層として作用する酸化物半導体膜の層が薄くなりすぎてトランジスタ特性の特にオン特性が低下してしまうためである。ＴＦＴの典型的な酸化物半導体膜の膜厚は３０〜１００［ｎｍ］程度の範囲である。このようなＩｎ３ｄ起因のピークが高エネルギ側にシフトしている表面層の層厚は、フッ素系ガスを用いたプラズマエッチング時のプラズマ放電電力や放電時間を変えることで制御することが可能である。
［総括］
本発明では、前述のような課題を解決するために、基板上に、ゲート電極、ゲート絶縁膜、インジウムを含む酸化物半導体膜、ソース・ドレイン電極がこの順序で形成されたボトムゲート型のＴＦＴにおいて、酸化物半導体膜の上面（ゲート絶縁膜と接する側と反対側の面）付近に、Ｉｎのピークが通常の化学量論組成を有するＩｎ２Ｏ３起因のピーク位置よりも高エネルギ側へシフトした表面層を有することを特徴とするＴＦＴを提供する。すなわち、本発明は、表面層のインジウムの電子の結合エネルギが、表面層の下部に存在する酸化物半導体領域のインジウムの電子の結合エネルギよりも、高い構造である。
このようなピーク位置の高エネルギ側へのシフトは、表面層においてインジウムとフッ素とが化学的に結合することで得られる。このような表面層は酸素欠損層に比べて抵抗値が非常に高いので、オフ電流が増加するという問題も生じない。このような表面層は、フッ素系ガスプラズマを用いてソース・ドレイン電極をエッチングすることで実現でき、特に誘導結合プラズマ源を用いて高密度プラズマを発生させ、ラジカル反応が支配的となる条件でエッチングを行うことで、より効率的に形成することができる。
更に、本発明は、インジウムを含む酸化物半導体膜とソース・ドレイン電極金属との界面に、Ｉｎのピークが通常のＩｎ２Ｏ３起因のピーク位置より低エネルギ側へシフトした界面層を有することを特徴とするＴＦＴを提供する。すなわち、本発明は、界面層のインジウムの電子の結合エネルギが、界面層の下部に存在する酸化物半導体領域のインジウムの電子の結合エネルギよりも、低い構造である。このような界面層は通常のインジウムを含む酸化物半導体膜に比べて抵抗値が非常に小さくので、関連技術と異なり抵抗の低い層を個別に成膜することなく、ソース・ドレイン領域において良好なオーミックコンタクトが得られる。
以上のようなＩｎのピークシフトは、ＸＰＳ測定により確認することができる。具体的には、インジウムを含む酸化物半導体のＸＰＳデータの結合エネルギ波長として、４５１〜４５３［ｎｍ］付近及び４４４〜４４６［ｎｍ］付近に存在するＩｎ３ｄの信号ピークのピーク位置から確認することができる。
また、インジウムを含む酸化物半導体膜が特にＩＧＺＯ膜の場合、上記のＩｎ３ｄ軌道に起因するピークに加えて、１１１６〜１１１９［ｎｍ］付近に存在するＧａ２ｐ軌道に起因するピーク及び１０２１〜１０２３［ｎｍ］付近に存在するＺｎ２ｐ軌道に起因するピークの位置からも、ピーク位置のシフトを確認することができる。
更に、酸化物半導体膜の表面層においてインジウムとフッ素が化学的に結合していることは、６８５［ｎｍ］付近に存在するＦ１ｓ軌道に起因するピークからも確認することができる。
本発明を用いることで、低コストで高性能なＴＦＴを実現できる。具体的には、オフ電流の十分低いＴＦＴを実現できる。また、表面層においてインジウムとフッ素とが化学的に結合することで、表面層が電気的に不活性となる（すなわち、表面層側のバックチャネルが不活性になる）。そのため、表面層の上部に不純物のイオン等の荷電粒子が存在しても、ＴＦＴの電気特性の変動が小さくなるので、外部環境に対してより安定な特性を示すようになるという効果もある。本発明によれば、酸化物半導体膜の表面にフッ素を含む表面層を形成することにより酸素欠損生成を抑制できるので、酸化物半導体膜の表面をエッチングすることなく、オンオフ比５桁以上の良好なスイッチング特性を有するＴＦＴを実現できる。
換言すると、インジウムを含むＴＦＴでは、酸化物半導体膜の表面において、ＸＰＳスペクトルのＩｎピーク位置が通常のＩｎ２Ｏ３起因のピーク位置より低エネルギ側へシフトしやすく、この低エネルギ側へのピークシフトを如何に抑制するかが課題であった。このような低エネルギ側へのシフトはオフ電流の増加や特性の不安定性につながってしまう。
そこで、本発明では、インジウムを含む酸化物半導体膜の表面層にインジウムとフッ素の化学結合を導入し、Ｉｎピーク位置を高エネルギ側にシフトさせたＴＦＴ構造を提供する。高エネルギ側へのピークシフトを効率よく実現するために、ソース・ドレイン電極をフッ素系ガスのプラズマでエッチング加工する際に、誘導結合高密プラズマ源を用い基板をアース電位の電極上に設置して行う。
以上、上記各実施形態を参照して本発明を説明したが、本発明は上記各実施形態に限定されるものではない。本発明の構成や詳細については、当業者が理解し得るさまざまな変更を加えることができる。また、本発明には、上記各実施形態の構成の一部又は全部を相互に適宜組み合わせたものも含まれる。
上記の実施形態の一部又は全部は以下の付記のようにも記載され得るが、本発明は以下の構成に限定されるものではない。
［付記１］基板上のゲート電極、このゲート電極上のゲート絶縁膜、このゲート絶縁膜上のインジウムを含む酸化物半導体膜、及び、この酸化物半導体膜上のソース・ドレイン電極を有する薄膜デバイスにおいて、
前記酸化物半導体膜のソース・ドレイン電極が重ならない部分の表面層におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置が、前記表面層の下部に存在する酸化物半導体領域におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置よりも、高エネルギ側にシフトしている、
ことを特徴とする薄膜デバイス。
［付記２］基板上のゲート電極、このゲート電極上のゲート絶縁膜、このゲート絶縁膜上のインジウムを含む酸化物半導体膜、及び、この酸化物半導体膜上のソース・ドレイン電極を有する薄膜デバイスにおいて、
前記酸化物半導体膜と前記ソース・ドレイン電極との間に存在する界面層におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置が、前記界面層の下部に存在する酸化物半導体領域におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置よりも、低エネルギ側にシフトしている、
ことを特徴とする薄膜デバイス。
［付記３］基板上のゲート電極、このゲート電極上のゲート絶縁膜、このゲート絶縁膜上のインジウムを含む酸化物半導体膜、及び、この酸化物半導体膜上のソース・ドレイン電極を有する薄膜デバイスにおいて、
前記酸化物半導体膜のソース・ドレイン電極が重ならない部分の表面層におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置が、前記表面層の下部に存在する酸化物半導体領域におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置よりも、高エネルギ側にシフトしており、かつ、
前記酸化物半導体膜と前記ソース・ドレイン電極との間に存在する界面層におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置が、前記界面層の下部に存在する酸化物半導体領域におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置よりも、低エネルギ側にシフトしている、
ことを特徴とする薄膜デバイス。
［付記４］付記１又は３記載の薄膜デバイスにおいて、
前記表面層が、インジウムとフッ素との化学的結合を含む、
ことを特徴とする薄膜デバイス。
［付記５］付記２又は３記載の薄膜デバイスにおいて、
前記界面層の酸素含有量が、当該界面層の下に存在する酸化物半導体領域の酸素含有量よりも小さい、
ことを特徴とする薄膜デバイス。
［付記６］付記３記載の薄膜デバイスにおいて、
前記表面層が、インジウムとフッ素との化学的結合を含み、
前記界面層の酸素含有量が、当該界面層の下に存在する酸化物半導体領域の酸素含有量よりも小さい、
ことを特徴とする薄膜デバイス。
［付記７］付記５又は６記載の薄膜デバイスにおいて、
前記界面層が前記ソース・ドレイン電極の構成元素を含む
ことを特徴とする薄膜デバイス。
［付記８］付記１乃至７のいずれか一つに記載の薄膜デバイスにおいて、
前記ソース・ドレイン電極がチタン又はモリブデンを含む、
ことを特徴とする薄膜デバイス。
［付記９］付記１乃至８のいずれか一つに記載の薄膜デバイスにおいて、
前記インジウムを含む酸化物半導体膜がインジウム、ガリウム及び亜鉛を含む、
ことを特徴とする薄膜デバイス。
［付記１０］基板上にゲート電極を形成し、このゲート電極上にゲート絶縁膜を形成し、このゲート絶縁膜上に酸化物半導体膜を形成し、この酸化物半導体膜上にソース・ドレイン電極用金属膜を成膜し、フッ素を含むプラズマガスを用いて前記ドレイン電極用金属膜をパターニングすることによりソース・ドレイン電極を形成する薄膜デバイスの製造方法において、
前記フッ素を含むプラズマガスを誘導結合プラズマ源によって生成し、かつ、前記基板をアース電位電極上に設置して前記ソース・ドレイン電極用金属膜のエッチングを行う、
ことを特徴とする薄膜デバイスの製造方法。
［付記１１］付記１０記載の薄膜デバイスの製造方法において、
前記誘導結合プラズマ源の反応ガスとして、六フッ化硫黄、四フッ化炭素、アルゴン、酸素、又は、これらのガスの混合ガスを用いる、
ことを特徴とする薄膜デバイスの製造方法。
［付記２１］基板上に、ゲート電極、ゲート絶縁膜、少なくともインジウムを含む酸化物半導体膜、ソース・ドレイン電極がこの順序で形成されたボトムゲート型ＴＦＴにおいて、
前記酸化物半導体膜と前記ソース・ドレイン電極とが重なり合わない領域の、前記酸化物半導体膜の上面（前記ゲート絶縁膜と接する側と反対側の面）付近の表面層における、ＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置が、
前記表面層の下部に存在する酸化物半導体領域におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置よりも、高エネルギ側にシフトしている、
ことを特徴とするＴＦＴ。
［付記２２］基板上に、ゲート電極、ゲート絶縁膜、少なくともインジウムを含む酸化物半導体膜、ソース・ドレイン電極がこの順序で形成されたボトムゲート型ＴＦＴにおいて、
前記酸化物半導体膜と前記ソース・ドレイン電極との間に存在する界面層における、ＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置が、前記界面層の下部に存在する酸化物半導体領域におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置よりも、低エネルギ側にシフトしている、
ことを特徴とするＴＦＴ。
［付記２３］基板上に、ゲート電極、ゲート絶縁膜、少なくともインジウムを含む酸化物半導体膜、ソース・ドレイン電極がこの順序で形成されたボトムゲート型ＴＦＴにおいて、
前記酸化物半導体膜と前記ソース・ドレイン電極とが重なり合わない領域の、前記酸化物半導体膜の上面（前記ゲート絶縁膜と接する側と反対側の面）付近の表面層における、ＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置が、
前記表面層の下部に存在する酸化物半導体領域におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置よりも、高エネルギ側にシフトしており、かつ、
前記酸化物半導体膜と前記ソース・ドレイン電極との間に存在する界面層におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置が、前記界面層の下部に存在する酸化物半導体領域におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置よりも、低エネルギ側にシフトしている、
ことを特徴とするＴＦＴ。
［付記２４］付記２１又は２３記載のＴＦＴにおいて、
前記表面層がインジウムとフッ素との化学的結合を含む、
ことを特徴とするＴＦＴ。
［付記２５］付記２２又は２３記載のＴＦＴにおいて、
前記界面層の酸素含有量が当該界面層の下部に存在する酸化物半導体領域の酸素含有量よりも小さい、
ことを特徴とするＴＦＴ。
［付記２６］付記２３記載のＴＦＴにおいて、
前記表面層がインジウムとフッ素との化学的結合を含み、
前記界面層の酸素含有量が当該界面層の下部に存在する酸化物半導体領域の酸素含有量よりも小さい、
ことを特徴とするＴＦＴ。
［付記２７］付記２５又は２６記載のＴＦＴにおいて、
前記界面層が前記ソース・ドレイン電極の構成元素を含む構造である、
ことを特徴とするＴＦＴ。
［付記２８］付記２１乃至２７のいずれか一つに記載のＴＦＴにおいて、
前記ソース・ドレイン電極の元素としてチタン又はモリブデンを用いた構造である、
ことを特徴とするＴＦＴ。
［付記２９］付記２１乃至２８のいずれか一つに記載のＴＦＴにおいて、
前記酸化物半導体膜が少なくともインジウム、ガリウム及び亜鉛を含む構造である、
ことを特徴とするＴＦＴ。
［付記３０］基板上に、
ゲート電極用金属膜を成膜しパターニングすることでゲート電極を形成する工程と、
ゲート絶縁膜を成膜する工程と、
酸化物半導体膜を成膜しパターニングすることで島状酸化物半導体チャネル領域を形成する工程と、
ソース・ドレイン電極用金属膜を成膜しフッ素を含むプラズマガスを用いてパターニングすることでソース・ドレイン電極を形成する工程と、
を含むＴＦＴの製造方法において、
前記フッ素を含むプラズマガスが誘導結合プラズマ源により生成され、かつ、前記基板をアース電位電極上に設置して前記ソース・ドレイン電極用金属膜のエッチングを行う、
ことを特徴としたＴＦＴの製造方法。
［付記３１］付記３０記載のＴＦＴの製造方法であって、
前記誘導結合プラズマ源（誘導結合型プラズマエッチング装置）の反応ガスとして、六フッ化硫黄、四フッ化炭素、アルゴン、酸素、又は、前述したガスの混合ガスを用いる、
ことを特徴とするＴＦＴの製造方法。
［付記４１］
基板上のゲート電極、このゲート電極上のゲート絶縁膜、このゲート絶縁膜上のインジウムを含む酸化物半導体膜、及び、この酸化物半導体膜上のソース・ドレイン電極を有する薄膜デバイスにおいて、
前記酸化物半導体膜のソース・ドレイン電極が重ならない部分の表面層におけるＸＰＳスペクトルのインジウム電子軌道に起因するピーク位置が、前記表面層の下部に存在する酸化物半導体領域におけるＸＰＳスペクトルのインジウム電子軌道に起因するピーク位置よりも、高エネルギ側にシフトしている、
ことを特徴とする薄膜デバイス。
［付記４２］基板上のゲート電極、このゲート電極上のゲート絶縁膜、このゲート絶縁膜上のインジウムを含む酸化物半導体膜、及び、この酸化物半導体膜上のソース・ドレイン電極を有する薄膜デバイスにおいて、
前記酸化物半導体膜と前記ソース・ドレイン電極との間に存在する界面層におけるＸＰＳスペクトルのインジウム電子軌道に起因するピーク位置が、前記界面層の下部に存在する酸化物半導体領域におけるＸＰＳスペクトルのインジウム電子軌道に起因するピーク位置よりも、低エネルギ側にシフトしている、
ことを特徴とする薄膜デバイス。
［付記４３］基板上のゲート電極、このゲート電極上のゲート絶縁膜、このゲート絶縁膜上のインジウムを含む酸化物半導体膜、及び、この酸化物半導体膜上のソース・ドレイン電極を有する薄膜デバイスにおいて、
前記酸化物半導体膜のソース・ドレイン電極が重ならない部分の表面層におけるＸＰＳスペクトルのインジウム電子軌道に起因するピーク位置が、前記表面層の下部に存在する酸化物半導体領域におけるＸＰＳスペクトルのインジウム電子軌道に起因するピーク位置よりも、高エネルギ側にシフトしており、かつ、
前記酸化物半導体膜と前記ソース・ドレイン電極との間に存在する界面層におけるＸＰＳスペクトルのインジウム電子軌道に起因するピーク位置が、前記界面層の下部に存在する酸化物半導体領域におけるＸＰＳスペクトルのインジウム電子軌道に起因するピーク位置よりも、低エネルギ側にシフトしている、
ことを特徴とする薄膜デバイス。
本発明の産業上の利用可能性としては、液晶ディスプレイや有機ＥＬディスプレイ、電子ペーパー等のフラットパネルディスプレイの画素駆動素子が挙げられる。特に、本発明を用いて酸化物半導体表面層を制御することにより、酸化物半導体を用いた関連技術に比べて、オフ電流や閾値電圧等の電気特性をより精密に制御したＴＦＴが得られる。したがって、画素駆動素子のみならず、インバータをベースにした論理回路のようなより高性能回路目的にも活用できる。
また、上記のようなディスプレイ用途に限らず、ＴＦＴの高いドレイン耐圧を活かした高耐圧パワーデバイスや、酸化物半導体膜の高い熱起電能を活かした熱電変換デバイスにも、本発明を利用することができる。
１１ ゲート電極
１２ ゲート絶縁膜
１３ 酸化物半導体膜
１４ ソース・ドレイン電極
１４ｓ ソース電極
１４ｄ ドレイン電極
１５ Ｉｎ３ｄピークが高エネルギ側にシフトしている表面層
１６ パッシベーション膜
１７ Ｉｎ２Ｏ３のＩｎ３ｄピーク
１８ Ｆ１ｓピーク
１９ Ｉｎ３ｄピークが低エネルギ側にシフトしている界面層
２０ Ｔｉ２ｐピーク
２１ 低エネルギ側にシフトしたＩｎ２Ｏ３−ｘのＩｎ３ｄピーク
２２ Ｉｎ２Ｏ３のＩｎ３ｄピーク
２３ 絶縁性基板
２４ ゲート電極
２５ ゲート絶縁膜
２６ 酸化物半導体膜
２７ Ｔｉ金属膜
２８ ＴｉがＩＧＺＯ層に拡散した層
２９ ソース・ドレイン電極
３０ 高抵抗化した層
３１ Ｉｎ２Ｏ３に対して低エネルギ側にシフトしたピーク
３２ Ｇａ２Ｏ３に対して低エネルギ側にシフトしたピーク
３３ ＺｎＯに対して低エネルギ側にシフトしたピーク
３４ Ｆ１ｓ軌道に起因するピーク
３５ Ｉｎ２Ｏ３に対して高エネルギ側にシフトしたピーク
３６ Ｇａ２Ｏ３に対して高エネルギ側にシフトしたピーク
３７ ＺｎＯに対して高エネルギ側にシフトしたピーク
３８ フッ化に起因するピーク
３９ 酸化に起因するピーク
４０ 絶縁性基板
４１ ゲート電極
４２ ゲート絶縁膜
４３ 酸化物半導体膜
４４ Ｍｏ金属膜
４５ ＭｏがＩＧＺＯ層に拡散した層
４６ ソース・ドレイン電極
４７ 高抵抗化した層
４８ Ｆ１ｓ軌道に起因するピーク
４９ Ｉｎ２Ｏ３に対して高エネルギ側にシフトしたピーク
５０ Ｇａ２Ｏ３に対して高エネルギ側にシフトしたピーク
５１ ＺｎＯに対して高エネルギ側にシフトしたピーク
５２ 絶縁性基板
５３ ゲート電極
５４ ゲート絶縁膜
５５ 酸化物半導体膜
５６ ソース・ドレイン電極
５７ ＴｉＯｘが残存している層
５８ ＴｉＯｘのピーク
５９ Ｉｎ２Ｏ３に対して低エネルギ側にシフトしたピーク
６０ フッ素系ガスのプラズマガス
６１ ガラス又は石英からなるウインドウ
６２ コイル
６３ アノード電極
６４ 誘導結合プラズマ源
６５ レジスト膜

Claims (5)

  1. 基板上のゲート電極、このゲート電極上のゲート絶縁膜、このゲート絶縁膜上のインジウムを含む酸化物半導体膜、及び、この酸化物半導体膜上のソース・ドレイン電極を有する薄膜デバイスにおいて、
    前記酸化物半導体膜のソース・ドレイン電極が重ならない部分の表面層が、インジウムとフッ素の化学的結合を含み、
    前記表面層におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置が、前記表面層の下部に存在する酸化物半導体領域におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置よりも、高エネルギ側にシフトしており、かつ、
    前記酸化物半導体膜と前記ソース・ドレイン電極との間に存在する界面層の酸素含有量が、当該界面層の下に存在する酸化物半導体領域の酸素含有量よりも小さく、
    前記界面層におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置が、前記界面層の下部に存在する酸化物半導体領域におけるＸＰＳスペクトルのインジウム３ｄ軌道起因のピーク位置よりも、低エネルギ側にシフトしている、
    ことを特徴とする薄膜デバイス。
  2. 請求項１記載の薄膜デバイスにおいて、
    前記界面層が前記ソース・ドレイン電極の構成元素を含む
    ことを特徴とする薄膜デバイス。
  3. 請求項１又は２記載の薄膜デバイスにおいて、
    前記ソース・ドレイン電極がチタン又はモリブデンを含む、
    ことを特徴とする薄膜デバイス。
  4. 請求項１乃至３のいずれか一つに記載の薄膜デバイスにおいて、
    前記インジウムを含む酸化物半導体膜がインジウム、ガリウム及び亜鉛を含む、
    ことを特徴とする薄膜デバイス。
  5. 基板上にゲート電極を形成し、このゲート電極上にゲート絶縁膜を形成し、このゲート絶縁膜上に酸化物半導体膜を形成し、この酸化物半導体膜上にソース・ドレイン電極用金属膜を成膜し、フッ素を含むプラズマガスを用いて前記ドレイン電極用金属膜をパターニングすることによりソース・ドレイン電極を形成する薄膜デバイスの製造方法において、
    前記ソース・ドレイン電極のエッチングガスとして、六フッ化硫黄、四フッ化炭素、アルゴン、酸素、又は、これらのガスの混合ガスを用い、かつ、
    前記フッ素を含むプラズマガスを誘導結合プラズマ源によって生成し、かつ、前記基板をアース電位電極上に設置して前記ソース・ドレイン電極用金属膜のエッチングを行う、
    ことを特徴とする薄膜デバイスの製造方法。
JP2011177614A 2011-08-15 2011-08-15 薄膜デバイス及びその製造方法 Active JP6023994B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011177614A JP6023994B2 (ja) 2011-08-15 2011-08-15 薄膜デバイス及びその製造方法
US13/585,441 US9048319B2 (en) 2011-08-15 2012-08-14 Thin film device and manufacturing method thereof
CN201210291294.9A CN102956683B (zh) 2011-08-15 2012-08-15 薄膜器件及其制备方法
US14/687,459 US9378981B2 (en) 2011-08-15 2015-04-15 Thin film device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011177614A JP6023994B2 (ja) 2011-08-15 2011-08-15 薄膜デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013041968A JP2013041968A (ja) 2013-02-28
JP6023994B2 true JP6023994B2 (ja) 2016-11-09

Family

ID=47711998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011177614A Active JP6023994B2 (ja) 2011-08-15 2011-08-15 薄膜デバイス及びその製造方法

Country Status (3)

Country Link
US (2) US9048319B2 (ja)
JP (1) JP6023994B2 (ja)
CN (1) CN102956683B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9018629B2 (en) * 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6531422B2 (ja) * 2014-03-11 2019-06-19 東京エレクトロン株式会社 プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体
JP6372848B2 (ja) * 2014-03-28 2018-08-15 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 Ｔｆｔイオンセンサ並びにこれを用いた測定方法及びｔｆｔイオンセンサ機器
JP6263721B2 (ja) * 2014-06-20 2018-01-24 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置
TWI588978B (zh) * 2014-08-18 2017-06-21 群創光電股份有限公司 薄膜電晶體及顯示面板
JP6325953B2 (ja) * 2014-09-16 2018-05-16 株式会社東芝 半導体装置の製造方法
US20180166544A1 (en) * 2015-06-30 2018-06-14 Silicon Display Technology Oxide semiconductor thin-film transistor and manufacturing method thereof
CN105826250B (zh) * 2016-05-17 2018-11-30 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置及薄膜晶体管制作方法
CN106024641B (zh) * 2016-07-29 2019-12-27 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、其制作方法及显示装置
JP7137979B2 (ja) * 2018-07-09 2022-09-15 キオクシア株式会社 半導体装置
CN109148303B (zh) * 2018-07-23 2020-04-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法
TW202038326A (zh) * 2019-01-11 2020-10-16 日商索尼半導體解決方案公司 氧化物半導體膜之蝕刻方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4212215B2 (ja) * 2000-03-24 2009-01-21 株式会社小松製作所 表面処理装置
JP2006286536A (ja) * 2005-04-04 2006-10-19 Ebara Corp プラズマ生成方法、誘導結合型プラズマ源、およびプラズマ処理装置
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI469354B (zh) 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
CN102881696A (zh) * 2008-09-19 2013-01-16 株式会社半导体能源研究所 显示装置
KR101603303B1 (ko) * 2008-10-31 2016-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 도전성 산질화물 및 도전성 산질화물막의 제작 방법
TWI535023B (zh) * 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011043218A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101615636B1 (ko) * 2009-12-08 2016-04-27 삼성전자주식회사 트랜지스터 및 상기 트랜지스터를 포함한 전자 장치
KR20130008037A (ko) * 2010-03-05 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
US9537043B2 (en) * 2010-04-23 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
US9219159B2 (en) * 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20130043467A1 (en) 2013-02-21
CN102956683B (zh) 2016-08-03
US20150279698A1 (en) 2015-10-01
CN102956683A (zh) 2013-03-06
JP2013041968A (ja) 2013-02-28
US9048319B2 (en) 2015-06-02
US9378981B2 (en) 2016-06-28

Similar Documents

Publication Publication Date Title
JP6023994B2 (ja) 薄膜デバイス及びその製造方法
JP6004308B2 (ja) 薄膜デバイス
JP6363761B2 (ja) 半導体装置
TWI497611B (zh) 半導體裝置及其製造方法
TWI802017B (zh) 半導體裝置
KR101800852B1 (ko) 반도체 장치
TW201138106A (en) Transistor
TWI538220B (zh) 薄膜電晶體與其製造方法
KR20130062920A (ko) 반도체 장치
KR20120024435A (ko) 반도체 장치
JP2014241406A (ja) 半導体装置
TWI726004B (zh) 鑽石電子元件
Im et al. Buffer layer engineering of indium oxide based trench TFT for ultra high current driving
KR102231372B1 (ko) 산화물 반도체 박막 트랜지스터 및 이의 제조방법
JP6173246B2 (ja) 薄膜トランジスタおよびその製造方法
JP6179912B2 (ja) 薄膜デバイス及びその製造方法
JP6261125B2 (ja) 酸化物薄膜トランジスタおよびその製造方法
KR20170080506A (ko) 박막 트랜지스터 및 그의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160609

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160913

R150 Certificate of patent or registration of utility model

Ref document number: 6023994

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250