JP6009237B2 - エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ - Google Patents
エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ Download PDFInfo
- Publication number
- JP6009237B2 JP6009237B2 JP2012137178A JP2012137178A JP6009237B2 JP 6009237 B2 JP6009237 B2 JP 6009237B2 JP 2012137178 A JP2012137178 A JP 2012137178A JP 2012137178 A JP2012137178 A JP 2012137178A JP 6009237 B2 JP6009237 B2 JP 6009237B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- epitaxial
- film
- epitaxial film
- center
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/16—Controlling or regulating
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハに関する。
例えば、パワーＭＯＳトランジスタ用のエピタキシャルシリコンウェーハには、そのシリコンウェーハの基板抵抗率が非常に低いことが要求される。シリコンウェーハの基板抵抗率を十分に低くするために、シリコンウェーハの素材である単結晶のインゴット（以下、単結晶という）の引き上げ工程で（すなわち、シリコン結晶の育成時に）、溶融シリコンに抵抗率調整用のｎ型ドーパントとして砒素（Ａｓ）やアンチモン（Ｓｂ）をドープする技術が知られている。しかし、これらのドーパントは非常に蒸発しやすいので、シリコン結晶中のドーパント濃度を十分に高くすることが難しく、要求される程度に低い抵抗率をもつシリコンウェーハを製造することが難しい。
そこで、砒素（Ａｓ）やアンチモン（Ｓｂ）より比較的揮発性の低い性質をもつｎ型ドーパントとしてリン（Ｐ）を高濃度にドープした基板抵抗率が非常に低いシリコンウェーハが使用されつつある。
そこで、砒素（Ａｓ）やアンチモン（Ｓｂ）より比較的揮発性の低い性質をもつｎ型ドーパントとしてリン（Ｐ）を高濃度にドープした基板抵抗率が非常に低いシリコンウェーハが使用されつつある。
ところが、このようなエピタキシャルシリコンウェーハでは、半導体デバイス形成時の熱処理プロセスにおいて、シリコンウェーハに含まれる高濃度のドーパントがエピタキシャル膜に拡散する固層拡散現象が発生する。
特に、ドーパントがリンである場合には、その拡散速度は他のドーパントに比べて速いため、半導体デバイス形成時の熱処理プロセスにおいて、遷移幅（異なるドーパント濃度を有するシリコンウェーハとエピタキシャル膜との界面付近においてドーパント濃度が遷移する領域の幅）が広がる現象が顕著に発生する。
特に、ドーパントがリンである場合には、その拡散速度は他のドーパントに比べて速いため、半導体デバイス形成時の熱処理プロセスにおいて、遷移幅（異なるドーパント濃度を有するシリコンウェーハとエピタキシャル膜との界面付近においてドーパント濃度が遷移する領域の幅）が広がる現象が顕著に発生する。
このような遷移幅の広がりは、半導体デバイスにおけるブレークダウン電圧等の本来必要なデバイス特性に悪影響を生じるため、半導体デバイス形成時の熱処理プロセス後においても、遷移幅が狭く、シリコンウェーハとエピタキシャル膜との間に急峻な抵抗分布を有するエピタキシャルシリコンウェーハが望まれている。そこで、このようなエピタキシャルシリコンウェーハを提供するための検討がなされている（例えば、特許文献１参照）。
この特許文献１には、シリコンウェーハの酸素濃度を、０．８×１０１８〜１．３×１０１８ａｔｏｍｓ／ｃｍ３とすることによって、半導体デバイス形成時の熱処理プロセスにおいて、シリコンウェーハに含まれる高濃度のドーパントがエピタキシャル膜に拡散することを抑制できることが開示されている。
この特許文献１には、シリコンウェーハの酸素濃度を、０．８×１０１８〜１．３×１０１８ａｔｏｍｓ／ｃｍ３とすることによって、半導体デバイス形成時の熱処理プロセスにおいて、シリコンウェーハに含まれる高濃度のドーパントがエピタキシャル膜に拡散することを抑制できることが開示されている。
しかしながら、特許文献１に記載のような方法を用いた１枚のエピタキシャルシリコンウェーハから複数の半導体デバイスを製造すると、各半導体デバイス間の耐圧（ＢＶｄｓｓ）のばらつきが大きくなる場合があることが分かった。このことから、半導体デバイスの耐圧のばらつきが小さいエピタキシャルシリコンウェーハが望まれている。
本発明の目的は、半導体デバイスの耐圧のばらつきを抑制できるエピタキシャルシリコ
ンウェーハを製造可能なエピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハを提供することにある。
ンウェーハを製造可能なエピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハを提供することにある。
本発明者らは、鋭意研究を重ねた結果、半導体デバイスの耐圧のばらつきは、使用するシリコンウェーハの面内抵抗分布に大きく依存し、半導体デバイス形成時の熱処理プロセスにおいて、シリコンウェーハに含まれる高濃度のリンがエピタキシャル膜に拡散するときのリン拡散量が、面内で不均一な場合に半導体デバイスの耐圧のばらつきを生じることを知見した。
通常、ＣＺ法（Czochralski（チョクラルスキー）法）によって単結晶インゴットを引き上げる際、単結晶インゴットの径方向の温度分布は中央部の温度が高く、外周部の温度が低くなるという温度勾配が存在するため、ＣＺ引き上げ条件を調整して、常に安定的に径方向の抵抗分布が均一な単結晶インゴットを育成することが困難な状況にある。
通常、ＣＺ法（Czochralski（チョクラルスキー）法）によって単結晶インゴットを引き上げる際、単結晶インゴットの径方向の温度分布は中央部の温度が高く、外周部の温度が低くなるという温度勾配が存在するため、ＣＺ引き上げ条件を調整して、常に安定的に径方向の抵抗分布が均一な単結晶インゴットを育成することが困難な状況にある。
例えば、図１は坩堝内のシリコン溶融液に磁場を印加しないＣＺ法により、以下の条件で単結晶インゴットを製造し、製造した単結晶インゴットから切り出したシリコンウェーハの面内抵抗分布を調べたときの結果である。
（実験条件）
極性：ｎ型
ドーパント：赤リン
基板抵抗率：１．１ｍΩ・ｃｍ以上１．３ｍΩ以下
ドーパント濃度：４．７９×１０１９ａｔｏｍｓ／ｃｍ３以上
６．６３×１０１９ａｔｏｍｓ／ｃｍ３以下
直径：２００ｍｍ
（実験条件）
極性：ｎ型
ドーパント：赤リン
基板抵抗率：１．１ｍΩ・ｃｍ以上１．３ｍΩ以下
ドーパント濃度：４．７９×１０１９ａｔｏｍｓ／ｃｍ３以上
６．６３×１０１９ａｔｏｍｓ／ｃｍ３以下
直径：２００ｍｍ
図１から明らかなように、単結晶インゴット育成過程において、坩堝内のシリコン溶融液に磁場を印加しないＣＺ法を採用した場合には、中央のドーパント濃度が、外周部のドーパント濃度よりも高くなる傾向があることが分かる。一方、坩堝内のシリコン溶融液に磁場を印加したＭＣＺ（Magnetic field applied CZ)法を採用した場合には、理由は定かではないが、逆に、中央部のドーパント濃度が、外周部のドーパント濃度よりも低くなる傾向があることが確認された。
一方、シリコンウェーハ表面に形成するエピタキシャル膜の面内厚み分布は、その用途によっても異なるが、通常、使用するウェーハ表面形状に応じて面内のエピタキシャル膜厚分布を調整したり、一律、エピタキシャル膜厚み分布が面内均一となるようにエピタキシャル膜が形成される。
一方、シリコンウェーハ表面に形成するエピタキシャル膜の面内厚み分布は、その用途によっても異なるが、通常、使用するウェーハ表面形状に応じて面内のエピタキシャル膜厚分布を調整したり、一律、エピタキシャル膜厚み分布が面内均一となるようにエピタキシャル膜が形成される。
ところが、図１に示すような中央の抵抗率が外周部の抵抗率よりも低いシリコンウェーハの表面に、面内の厚み分布が均一なエピタキシャル膜を形成した場合、半導体デバイス形成時の熱処理プロセスが施されると、エピタキシャル膜の中央部の抵抗率が外周部の抵抗率よりも低い分布となり、エピタキシャルシリコンウェーハ中央部の半導体デバイスの耐圧が悪化することが明らかとなった。
逆に、エピタキシャル膜の中央部の抵抗率が外周部の抵抗率よりも高いシリコンウェーハの表面に、エピタキシャル膜を形成した場合は、中央の抵抗率が外周部の抵抗率よりも高い分布となり、ウェーハ外周付近の半導体デバイスの耐圧が悪化することが明らかとなった。
本発明者らは、半導体デバイス形成時の熱処理プロセス後において、エピタキシャル膜の面内抵抗分布が均一となるようなエピタキシャルシリコンウェーハの提供が有効と考え、エピタキシャル成長条件の最適化について検討を行ったところ、シリコンウェーハの面内抵抗分布に応じてエピタキシャル膜の膜厚分布を制御することで、半導体デバイス形成時の熱処理プロセスにおいて、エピタキシャル膜の面内抵抗分布を均一化することができ、これにより半導体デバイスにおける耐圧特性のばらつきを解消させることができることを見出した。
逆に、エピタキシャル膜の中央部の抵抗率が外周部の抵抗率よりも高いシリコンウェーハの表面に、エピタキシャル膜を形成した場合は、中央の抵抗率が外周部の抵抗率よりも高い分布となり、ウェーハ外周付近の半導体デバイスの耐圧が悪化することが明らかとなった。
本発明者らは、半導体デバイス形成時の熱処理プロセス後において、エピタキシャル膜の面内抵抗分布が均一となるようなエピタキシャルシリコンウェーハの提供が有効と考え、エピタキシャル成長条件の最適化について検討を行ったところ、シリコンウェーハの面内抵抗分布に応じてエピタキシャル膜の膜厚分布を制御することで、半導体デバイス形成時の熱処理プロセスにおいて、エピタキシャル膜の面内抵抗分布を均一化することができ、これにより半導体デバイスにおける耐圧特性のばらつきを解消させることができることを見出した。
具体的には、まず、図１に示す抵抗分布を有するシリコンウェーハに対して、枚葉式エピタキシャル装置を用いて、１１００℃の水素ガス雰囲気で７０秒間の熱処理（プリベーク）を行った。このプリベークに引き続き、以下の成長条件でエピタキシャル膜を形成した。
原料ソースガス：トリクロロシラン（ＳｉＨＣｌ３）ガス
成長温度：１１００℃
このとき、炉内に供給するシリコンウェーハの径方向のガスの流れを制御して、図２〜図４に示すような膜厚分布を有するエピタキシャル膜を形成した。
すなわち、径方向全体にわたって同じ厚さの実験例１のエピタキシャル膜、外周部より中央の方が厚い実験例２のエピタキシャル膜、中央より外周部の方が厚い実験例３のエピタキシャル膜を形成した。なお、実験例１〜実験例３のエピタキシャル膜の膜厚分布は、基準厚さＴｅ（μｍ）に対して、一般的な許容誤差である±０．０５μｍの条件を満たしている。
そして、実験例１〜実験例３のエピタキシャル膜を有するエピタキシャルシリコンウェーハについて、半導体デバイス形成時の熱処理条件と同様の条件（１０５０℃のドライ酸素１００％の雰囲気下で２時間の熱処理）で模擬熱処理を行い、エピタキシャル膜中のリンのせり上がり量を評価した。
原料ソースガス：トリクロロシラン（ＳｉＨＣｌ３）ガス
成長温度：１１００℃
このとき、炉内に供給するシリコンウェーハの径方向のガスの流れを制御して、図２〜図４に示すような膜厚分布を有するエピタキシャル膜を形成した。
すなわち、径方向全体にわたって同じ厚さの実験例１のエピタキシャル膜、外周部より中央の方が厚い実験例２のエピタキシャル膜、中央より外周部の方が厚い実験例３のエピタキシャル膜を形成した。なお、実験例１〜実験例３のエピタキシャル膜の膜厚分布は、基準厚さＴｅ（μｍ）に対して、一般的な許容誤差である±０．０５μｍの条件を満たしている。
そして、実験例１〜実験例３のエピタキシャル膜を有するエピタキシャルシリコンウェーハについて、半導体デバイス形成時の熱処理条件と同様の条件（１０５０℃のドライ酸素１００％の雰囲気下で２時間の熱処理）で模擬熱処理を行い、エピタキシャル膜中のリンのせり上がり量を評価した。
ここで、せり上がり量とは、遷移幅に対応する量であり、以下の方法により求められる指標である。
まず、ＦＴＩＲ（Fourier Transform Infrared）法を用い、エピタキシャルシリコンウェーハにおける赤リンの濃度が、エピタキシャル膜中の濃度よりも高く、かつ、シリコンウェーハ中の濃度よりも低い部分の厚さ（低濃度部分膜厚）を測定した。
このような測定方法を用いることにより、模擬熱処理前のエピタキシャルシリコンウェーハについては、出力された赤外線が、エピタキシャル膜を透過して、エピタキシャル膜とシリコンウェーハとの界面近傍で反射するため、低濃度部分膜厚がエピタキシャル膜の膜厚とほぼ等しくなる。
一方、模擬熱処理後のエピタキシャルシリコンウェーハについては、熱処理によりシリコンウェーハからエピタキシャル膜へ赤リンが拡散するため、模擬熱処理前と比べてエピタキシャル膜の内側において赤外線が反射する。このため、図５に示すように、低濃度部分膜厚は、模擬熱処理前よりも薄くなる。
そして、この模擬熱処理前の低濃度部分膜厚と模擬熱処理後の低濃度部分膜厚との差分を、せり上がり量と定義した。
このせり上がり量の値は、エピタキシャル膜への赤リンの拡散量が多く遷移幅が大きい場合に大きくなり、拡散量が少なく遷移幅が小さい場合に小さくなる。このことから、エピタキシャルシリコンウェーハにおけるせり上がり量のばらつきが小さい場合には、このエピタキシャルシリコンウェーハから製造される半導体デバイス間の耐圧のばらつきが小さくなると考えられる。
まず、ＦＴＩＲ（Fourier Transform Infrared）法を用い、エピタキシャルシリコンウェーハにおける赤リンの濃度が、エピタキシャル膜中の濃度よりも高く、かつ、シリコンウェーハ中の濃度よりも低い部分の厚さ（低濃度部分膜厚）を測定した。
このような測定方法を用いることにより、模擬熱処理前のエピタキシャルシリコンウェーハについては、出力された赤外線が、エピタキシャル膜を透過して、エピタキシャル膜とシリコンウェーハとの界面近傍で反射するため、低濃度部分膜厚がエピタキシャル膜の膜厚とほぼ等しくなる。
一方、模擬熱処理後のエピタキシャルシリコンウェーハについては、熱処理によりシリコンウェーハからエピタキシャル膜へ赤リンが拡散するため、模擬熱処理前と比べてエピタキシャル膜の内側において赤外線が反射する。このため、図５に示すように、低濃度部分膜厚は、模擬熱処理前よりも薄くなる。
そして、この模擬熱処理前の低濃度部分膜厚と模擬熱処理後の低濃度部分膜厚との差分を、せり上がり量と定義した。
このせり上がり量の値は、エピタキシャル膜への赤リンの拡散量が多く遷移幅が大きい場合に大きくなり、拡散量が少なく遷移幅が小さい場合に小さくなる。このことから、エピタキシャルシリコンウェーハにおけるせり上がり量のばらつきが小さい場合には、このエピタキシャルシリコンウェーハから製造される半導体デバイス間の耐圧のばらつきが小さくなると考えられる。
実験例１〜実験例３のエピタキシャルシリコンウェーハにおけるせり上がり量の分布を、図６〜図８に示す。
図６に示すように、エピタキシャル膜の膜厚が均一の実験例１では、中央のせり上がり量が外周部と比べて大きく、ばらつきが大きいことが分かった。また、図７に示すように、中央のエピタキシャル膜の膜厚が外周部より厚い実験例２では、せり上がり量がほぼ一定となり、ばらつきが小さいことが分かった。さらに、図８に示すように、外周部のエピタキシャル膜の膜厚が中央より厚い実験例３では、実験例１と比べて、中央のせり上がり量が外周部より大きくなる傾向が強くなり、ばらつきが大きくなることが分かった。
図６に示すように、エピタキシャル膜の膜厚が均一の実験例１では、中央のせり上がり量が外周部と比べて大きく、ばらつきが大きいことが分かった。また、図７に示すように、中央のエピタキシャル膜の膜厚が外周部より厚い実験例２では、せり上がり量がほぼ一定となり、ばらつきが小さいことが分かった。さらに、図８に示すように、外周部のエピタキシャル膜の膜厚が中央より厚い実験例３では、実験例１と比べて、中央のせり上がり量が外周部より大きくなる傾向が強くなり、ばらつきが大きくなることが分かった。
また、実験例１〜実験例３のエピタキシャルシリコンウェーハから複数の半導体デバイスを製造して、その耐圧を評価した。評価結果を図９〜図１１に示す。
図９に示すように、エピタキシャル膜の膜厚が均一の実験例１では、中央から得られた半導体デバイスの耐圧が外周部の半導体デバイスと比べて小さく、ばらつきが大きいことが分かった。また、図１０に示すように、中央のエピタキシャル膜の膜厚が外周部より厚い実験例２では、半導体デバイスの位置によらず耐圧がほぼ一定となり、ばらつきが小さいことが分かった。さらに、図１１に示すように、外周部のエピタキシャル膜の膜厚が中央より厚い実験例３では、実験例１と比べて、中央の半導体デバイスの耐圧が外周部の半導体デバイスよりも小さくなる傾向が強くなり、ばらつきが大きくなることが分かった。
以上のことから、耐圧のばらつきが小さい半導体デバイスを製造するためには、中央のエピタキシャル膜の膜厚を外周部より厚くすればよいことが分かった。
本発明は、上述のような知見に基づいて完成されたものである。
図９に示すように、エピタキシャル膜の膜厚が均一の実験例１では、中央から得られた半導体デバイスの耐圧が外周部の半導体デバイスと比べて小さく、ばらつきが大きいことが分かった。また、図１０に示すように、中央のエピタキシャル膜の膜厚が外周部より厚い実験例２では、半導体デバイスの位置によらず耐圧がほぼ一定となり、ばらつきが小さいことが分かった。さらに、図１１に示すように、外周部のエピタキシャル膜の膜厚が中央より厚い実験例３では、実験例１と比べて、中央の半導体デバイスの耐圧が外周部の半導体デバイスよりも小さくなる傾向が強くなり、ばらつきが大きくなることが分かった。
以上のことから、耐圧のばらつきが小さい半導体デバイスを製造するためには、中央のエピタキシャル膜の膜厚を外周部より厚くすればよいことが分かった。
本発明は、上述のような知見に基づいて完成されたものである。
本発明のエピタキシャルシリコンウェーハの製造方法は、リンが添加されたシリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハの製造方法であって、中央の抵抗率が外周部の抵抗率よりも低いシリコンウェーハに対し、前記中央における前記エピタキシャル膜の膜厚が、前記外周部の膜厚よりも厚くなるように前記エピタキシャル膜を形成するエピタキシャル膜形成工程を有することを特徴とする。
本発明によれば、エピタキシャル成長処理前のシリコンウェーハの面内抵抗分布に基づいて、エピタキシャル膜の面内厚み分布を調整することで、半導体デバイスの耐圧のばらつきを抑制できるエピタキシャルシリコンウェーハを製造できる。また、シリコンウェーハの中央におけるエピタキシャル膜の膜厚を外周部の膜厚より厚くすることで、半導体デバイスの耐圧のばらつきを抑制できるエピタキシャルシリコンウェーハを製造できる。
本発明によれば、エピタキシャル成長処理前のシリコンウェーハの面内抵抗分布に基づいて、エピタキシャル膜の面内厚み分布を調整することで、半導体デバイスの耐圧のばらつきを抑制できるエピタキシャルシリコンウェーハを製造できる。また、シリコンウェーハの中央におけるエピタキシャル膜の膜厚を外周部の膜厚より厚くすることで、半導体デバイスの耐圧のばらつきを抑制できるエピタキシャルシリコンウェーハを製造できる。
本発明のエピタキシャルシリコンウェーハの製造方法では、前記エピタキシャル膜形成工程は、前記エピタキシャル膜を形成するための反応ガスを前記シリコンウェーハの表面に沿って流す際に、前記シリコンウェーハの中央における前記反応ガスの流量が外周部の流量より多くなるように制御する反応ガス制御工程を有することが好ましい。
本発明のエピタキシャルシリコンウェーハの製造方法では、前記エピタキシャル膜形成工程は、前記シリコンウェーハを加熱する際に、前記シリコンウェーハの中央における温度が外周部の温度より高くなるように制御する加熱制御工程を有することが好ましい。
本発明によれば、反応ガスの流量やシリコンウェーハの加熱条件を制御するだけの簡単な方法で、エピタキシャル膜の膜厚を制御でき、半導体デバイスの耐圧のばらつきを抑制可能なエピタキシャルシリコンウェーハを製造できる。
本発明のエピタキシャルシリコンウェーハの製造方法では、前記エピタキシャル膜形成工程は、前記シリコンウェーハを加熱する際に、前記シリコンウェーハの中央における温度が外周部の温度より高くなるように制御する加熱制御工程を有することが好ましい。
本発明によれば、反応ガスの流量やシリコンウェーハの加熱条件を制御するだけの簡単な方法で、エピタキシャル膜の膜厚を制御でき、半導体デバイスの耐圧のばらつきを抑制可能なエピタキシャルシリコンウェーハを製造できる。
本発明のエピタキシャルシリコンウェーハの製造方法は、リンが添加されたシリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハの製造方法であって、中央の抵抗率が外周部の抵抗率よりも高いシリコンウェーハに対し、前記中央における前記エピタキシャル膜の膜厚が、前記外周部の膜厚よりも薄くなるように前記エピタキシャル膜を形成するエピタキシャル膜形成工程を有することを特徴とする。
本発明のエピタキシャルシリコンウェーハの製造方法では、前記エピタキシャル膜形成工程は、前記エピタキシャル膜を形成するための反応ガスを前記シリコンウェーハの表面に沿って流す際に、前記シリコンウェーハの中央における前記反応ガスの流量が外周部の流量より少なくなるように制御する反応ガス制御工程を有することが好ましい。
本発明のエピタキシャルシリコンウェーハの製造方法では、前記エピタキシャル膜形成工程は、前記シリコンウェーハを加熱する際に、前記シリコンウェーハの中央における温度が外周部の温度より低くなるように制御する加熱制御工程を有することが好ましい。
本発明のエピタキシャルシリコンウェーハの製造方法では、前記シリコンウェーハには、当該シリコンウェーハの抵抗率が０．９ｍΩ・ｃｍ以下となるように前記リンが添加されていることが好ましい。なお、０．６ｍΩ・ｃｍ未満となるようにリンを添加した場合、単結晶インゴットの育成そのものが行えなくなるため、０．６ｍΩ・ｃｍ以上とすることが好ましい。
本発明によれば、シリコンウェーハの中央におけるエピタキシャル膜の膜厚を外周部の膜厚より薄くすることで、半導体デバイスの耐圧のばらつきを抑制できるエピタキシャルシリコンウェーハを製造できる。
また、反応ガスの流量やシリコンウェーハの加熱条件を制御するだけの簡単な方法で、エピタキシャル膜の膜厚を制御でき、半導体デバイスの耐圧のばらつきを抑制可能なエピタキシャルシリコンウェーハを製造できる。
さらに、顧客のニーズに応じた抵抗率の半導体デバイスを製造可能なエピタキシャルシリコンウェーハを提供することができる。
本発明のエピタキシャルシリコンウェーハの製造方法では、前記エピタキシャル膜形成工程は、前記エピタキシャル膜を形成するための反応ガスを前記シリコンウェーハの表面に沿って流す際に、前記シリコンウェーハの中央における前記反応ガスの流量が外周部の流量より少なくなるように制御する反応ガス制御工程を有することが好ましい。
本発明のエピタキシャルシリコンウェーハの製造方法では、前記エピタキシャル膜形成工程は、前記シリコンウェーハを加熱する際に、前記シリコンウェーハの中央における温度が外周部の温度より低くなるように制御する加熱制御工程を有することが好ましい。
本発明のエピタキシャルシリコンウェーハの製造方法では、前記シリコンウェーハには、当該シリコンウェーハの抵抗率が０．９ｍΩ・ｃｍ以下となるように前記リンが添加されていることが好ましい。なお、０．６ｍΩ・ｃｍ未満となるようにリンを添加した場合、単結晶インゴットの育成そのものが行えなくなるため、０．６ｍΩ・ｃｍ以上とすることが好ましい。
本発明によれば、シリコンウェーハの中央におけるエピタキシャル膜の膜厚を外周部の膜厚より薄くすることで、半導体デバイスの耐圧のばらつきを抑制できるエピタキシャルシリコンウェーハを製造できる。
また、反応ガスの流量やシリコンウェーハの加熱条件を制御するだけの簡単な方法で、エピタキシャル膜の膜厚を制御でき、半導体デバイスの耐圧のばらつきを抑制可能なエピタキシャルシリコンウェーハを製造できる。
さらに、顧客のニーズに応じた抵抗率の半導体デバイスを製造可能なエピタキシャルシリコンウェーハを提供することができる。
本発明のエピタキシャルシリコンウェーハは、リンを含有するシリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハであって、前記シリコンウェーハの中央の抵抗率は、外周部の抵抗率よりも低く、前記エピタキシャル膜の中央の膜厚は、外周部の膜厚よりも厚いことを特徴とする。
本発明の他のエピタキシャルシリコンウェーハは、リンを含有するシリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハであって、前記シリコンウェーハの中央の抵抗率は、外周部の抵抗率よりも高く、前記エピタキシャル膜の中央の膜厚は、外周部の膜厚よりも薄いことを特徴とする。
本発明の他のエピタキシャルシリコンウェーハは、リンを含有するシリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハであって、前記シリコンウェーハの中央の抵抗率は、外周部の抵抗率よりも高く、前記エピタキシャル膜の中央の膜厚は、外周部の膜厚よりも薄いことを特徴とする。
以下、本発明の実施形態を図面を参照して説明する。
〔エピタキシャル装置の構成〕
まず、エピタキシャル装置の構成について説明する。
エピタキシャル装置１０は、図１２に示すように、凹面を有する円形の上側ドーム３と、同じく円形の下側ドーム４とを備える。上側ドーム３および下側ドーム４は、石英などの透明な素材で形成されている。そして、上側ドーム３と下側ドーム４とを上下に対向して配設し、これらの端縁部は円環状のドーム取付体６の上下面にそれぞれ固定される。これにより、平面視で略円形の密閉された反応室２が形成される。反応室２の上方および下方には、反応室２内を加熱するハロゲンランプ９が、円周方向に略均等間隔で離間して複数個それぞれ設けられる。
〔エピタキシャル装置の構成〕
まず、エピタキシャル装置の構成について説明する。
エピタキシャル装置１０は、図１２に示すように、凹面を有する円形の上側ドーム３と、同じく円形の下側ドーム４とを備える。上側ドーム３および下側ドーム４は、石英などの透明な素材で形成されている。そして、上側ドーム３と下側ドーム４とを上下に対向して配設し、これらの端縁部は円環状のドーム取付体６の上下面にそれぞれ固定される。これにより、平面視で略円形の密閉された反応室２が形成される。反応室２の上方および下方には、反応室２内を加熱するハロゲンランプ９が、円周方向に略均等間隔で離間して複数個それぞれ設けられる。
反応室２には、シリコンウェーハＷを搭載するサセプタ２０が配設されている。サセプタ２０は、反応室２内の高温に耐え得るように、炭素基材の表面にＳｉＣ被膜をコーティングしたものが採用されている。サセプタ２０は、所定厚さの円板状である。サセプタ２０の半径は、搭載するシリコンウェーハＷのそれより大きい。
サセプタ２０の裏面側（下方）には、これを支持するためのサセプタ支持部材８が設けられる。サセプタ支持部材８は、下方に軸部７が固着して設けられる。軸部７は、図示しない駆動機構により回転自在に設けられ、その結果、円筒形状のサセプタ支持部材８およびサセプタ２０も、水平面内において所定速度で回転自在に設けられる。
サセプタ２０の裏面側（下方）には、これを支持するためのサセプタ支持部材８が設けられる。サセプタ支持部材８は、下方に軸部７が固着して設けられる。軸部７は、図示しない駆動機構により回転自在に設けられ、その結果、円筒形状のサセプタ支持部材８およびサセプタ２０も、水平面内において所定速度で回転自在に設けられる。
そして、反応室２のドーム取付体６の所定位置には、反応室２にガスを流入するガス供給口３１が設けられる。また、ドーム取付体６の対向位置（ガス供給口３１と１８０°離間した位置）には、反応室２内のガスをこの外部へ排出するガス排出口３２が設けられている。反応ガスは、下記のガス供給部より生成されてガス供給口３１から反応室２に供給される。
次に、ガス供給部について図１３も参照して詳細に説明する。
ガス供給部には、反応ガスを発生するガス供給源１４が配設される。そして、この発生した反応ガスを反応室２に送流するガス管１５ａが設けられる。ガス管１５ａは途中、シリコンウェーハＷの中央部と周辺部とのガス管１５ｂ，１５ｃに二分される。２つのガス管１５ｂ，１５ｃには、ガス供給源１４からのガス量を調節するガス弁１６ａ，１６ｂがそれぞれ配設される。そして、二分されたガス管１５ｂは、さらに二分される。そして、反応ガスＧ１，Ｇ２ａ，Ｇ２ｂ，Ｇ３を排出するガス送入口１７ａ〜１７ｃが３つ略水平に並列して形成される。
ガス供給部には、反応ガスを発生するガス供給源１４が配設される。そして、この発生した反応ガスを反応室２に送流するガス管１５ａが設けられる。ガス管１５ａは途中、シリコンウェーハＷの中央部と周辺部とのガス管１５ｂ，１５ｃに二分される。２つのガス管１５ｂ，１５ｃには、ガス供給源１４からのガス量を調節するガス弁１６ａ，１６ｂがそれぞれ配設される。そして、二分されたガス管１５ｂは、さらに二分される。そして、反応ガスＧ１，Ｇ２ａ，Ｇ２ｂ，Ｇ３を排出するガス送入口１７ａ〜１７ｃが３つ略水平に並列して形成される。
そして、各ガス送入口１７ａ〜１７ｃと対向して、略水平にインジェクトキャップ３３が設けられる。インジェクトキャップ３３は、上板、下板および一対の側板とで画成されたガス流路を有している。そして、このガス流路は、上板および下板に連結された仕切板３４ａ，３４ｂにより、３つに分割されている。
さらに、インジェクトキャップ３３に対向してバッフル１３が略水平に設けられる。バッフル１３には、ガス送入口１７ａ〜１７ｃとの対向面に、図示しないガス導入孔が略水平に複数形成されている。
そして、バッフル１３と隣接してガス整流部材１１が設けられる。ガス整流部材１１は、所定幅とガス流方向に所定長さを有する水平な上板と、所定間隔離間して下方に位置する下板と、これらの上板と下板との幅方向の両端同士を連結する一対の側板とを備える。また、上板の幅方向の中心位置には、上板と下板とを連結する仕切板１２が配設されている。これらの上板、下板、仕切板１２、一対の側板の内部に、ガス流通路１８が画成されている。
ガス整流部材１１のガス流通路１８は、所定高低差を有する図示しない段差部を経て反応室２のガス供給口３１と連通している。そして、ガス整流部材１１を介して、反応ガスＧ１，Ｇ２ａ，Ｇ２ｂ，Ｇ３が反応室２内に供給される。
さらに、インジェクトキャップ３３に対向してバッフル１３が略水平に設けられる。バッフル１３には、ガス送入口１７ａ〜１７ｃとの対向面に、図示しないガス導入孔が略水平に複数形成されている。
そして、バッフル１３と隣接してガス整流部材１１が設けられる。ガス整流部材１１は、所定幅とガス流方向に所定長さを有する水平な上板と、所定間隔離間して下方に位置する下板と、これらの上板と下板との幅方向の両端同士を連結する一対の側板とを備える。また、上板の幅方向の中心位置には、上板と下板とを連結する仕切板１２が配設されている。これらの上板、下板、仕切板１２、一対の側板の内部に、ガス流通路１８が画成されている。
ガス整流部材１１のガス流通路１８は、所定高低差を有する図示しない段差部を経て反応室２のガス供給口３１と連通している。そして、ガス整流部材１１を介して、反応ガスＧ１，Ｇ２ａ，Ｇ２ｂ，Ｇ３が反応室２内に供給される。
〔エピタキシャルシリコンウェーハの製造方法〕
次に、エピタキシャル装置１０を用いたエピタキシャルシリコンウェーハの製造方法について説明する。
まず、直径２００ｍｍ、抵抗率１．１ｍΩ・ｃｍ以上１．３ｍΩ・ｃｍのシリコンウェーハＷ（片面研磨ウェーハ）を準備する。シリコンウェーハＷの抵抗率は、ｎ型の赤リンの添加により調整されている。また、シリコンウェーハＷは、例えば、図１に示すように、中央の抵抗率が外周部の抵抗率よりも低い抵抗分布を有している。
次いで、このシリコンウェーハＷを、その研磨面を上方にして反応室２内の図示しない移載機構により、サセプタ２０の表面に載置する。この後、反応室２を密閉する。そして、サセプタ支持部材８の軸部７を所定速度で回転させて、サセプタ２０に搭載されたシリコンウェーハＷを回転させる。
次に、エピタキシャル装置１０を用いたエピタキシャルシリコンウェーハの製造方法について説明する。
まず、直径２００ｍｍ、抵抗率１．１ｍΩ・ｃｍ以上１．３ｍΩ・ｃｍのシリコンウェーハＷ（片面研磨ウェーハ）を準備する。シリコンウェーハＷの抵抗率は、ｎ型の赤リンの添加により調整されている。また、シリコンウェーハＷは、例えば、図１に示すように、中央の抵抗率が外周部の抵抗率よりも低い抵抗分布を有している。
次いで、このシリコンウェーハＷを、その研磨面を上方にして反応室２内の図示しない移載機構により、サセプタ２０の表面に載置する。この後、反応室２を密閉する。そして、サセプタ支持部材８の軸部７を所定速度で回転させて、サセプタ２０に搭載されたシリコンウェーハＷを回転させる。
次に、シリコンウェーハＷの表面に付着した自然酸化膜やパーティクルを除去するために、プリベーク工程を行う。このプリベーク処理は、ガス供給源１４により水素ガスのみを反応室２内に供給するとともに、ハロゲンランプ９によりシリコンウェーハＷを１１００℃に加熱した状態を７０秒間維持することにより行う。
次に、エピタキシャル膜を成長させるためのエピタキシャル膜成長工程を行う。まず、ガス供給源１４により、原料ソースガスであるトリクロロシラン（ＳｉＨＣｌ３）ガスおよびフォスフィン（ＰＨ３）ガスを水素ガスで希釈して混合した反応ガスを発生させる。そして、この反応ガスをガス管１５ａに送入する。
次いで、ガス管１５ｂ，１５ｃに設けられたガス弁１６ａ，１６ｂを介して、各ガス送入口１７ａ〜１７ｃより反応ガスＧ１，Ｇ２ａ，Ｇ２ｂ，Ｇ３を排出する。
このとき、ガス弁１６ａ，１６ｂを調節することにより、シリコンウェーハＷの中央に対して排出する反応ガスＧ２ａ，Ｇ２ｂの流量を、シリコンウェーハＷの周辺部に対して排出する反応ガスＧ１，Ｇ３の流量より多くする反応ガス制御工程を行う。
この後、各ガス送入口１７ａ〜１７ｃから排出された反応ガスＧ１，Ｇ２ａ，Ｇ２ｂ，Ｇ３は、ガス整流部材１１のガス流通路１８に送入され、段差部を乗り越えてガス供給口３１から反応室２内に送流される。
次いで、ガス管１５ｂ，１５ｃに設けられたガス弁１６ａ，１６ｂを介して、各ガス送入口１７ａ〜１７ｃより反応ガスＧ１，Ｇ２ａ，Ｇ２ｂ，Ｇ３を排出する。
このとき、ガス弁１６ａ，１６ｂを調節することにより、シリコンウェーハＷの中央に対して排出する反応ガスＧ２ａ，Ｇ２ｂの流量を、シリコンウェーハＷの周辺部に対して排出する反応ガスＧ１，Ｇ３の流量より多くする反応ガス制御工程を行う。
この後、各ガス送入口１７ａ〜１７ｃから排出された反応ガスＧ１，Ｇ２ａ，Ｇ２ｂ，Ｇ３は、ガス整流部材１１のガス流通路１８に送入され、段差部を乗り越えてガス供給口３１から反応室２内に送流される。
同時に、反応室２内でシリコンウェーハＷと反応させるために使用された上記反応ガスを、ガス排出口３２を介してガス整流部材１１から排出する。そして、反応室２の上方および下方に設けられたハロゲンランプ９により、熱を輻射させてシリコンウェーハＷの温度を１１００℃に保持する。
このとき、シリコンウェーハＷを保持するサセプタ２０は、下方のハロゲンランプ９によって、サセプタ支持部材８を介して均一にその輻射熱を受ける。そして、ガス供給源１４からのガスは、ガス整流部材１１を介してガス供給口３１から排出されて、シリコンウェーハＷの中央の流量が外周部の流量よりも多くなるように供給される。
このような反応ガスの流量調節により、例えば、図３に示すように、中央の膜厚が外周部の膜厚よりも厚いエピタキシャル膜が形成されたエピタキシャルシリコンウェーハを製造することができる。すなわち、シリコンウェーハＷの中央におけるエピタキシャル膜の膜厚が、外周部の膜厚よりも厚くなるようにエピタキシャル膜を形成するエピタキシャル膜形成工程が行われる。
このとき、シリコンウェーハＷを保持するサセプタ２０は、下方のハロゲンランプ９によって、サセプタ支持部材８を介して均一にその輻射熱を受ける。そして、ガス供給源１４からのガスは、ガス整流部材１１を介してガス供給口３１から排出されて、シリコンウェーハＷの中央の流量が外周部の流量よりも多くなるように供給される。
このような反応ガスの流量調節により、例えば、図３に示すように、中央の膜厚が外周部の膜厚よりも厚いエピタキシャル膜が形成されたエピタキシャルシリコンウェーハを製造することができる。すなわち、シリコンウェーハＷの中央におけるエピタキシャル膜の膜厚が、外周部の膜厚よりも厚くなるようにエピタキシャル膜を形成するエピタキシャル膜形成工程が行われる。
以上の方法により製造されたエピタキシャルシリコンウェーハを用いて、半導体デバイスを製造すると、図１に示すように、中央の抵抗率が外周部の抵抗率よりも低い抵抗分布を有するシリコンウェーハＷを用いても、図１０に示すように、各半導体デバイス間での耐圧のばらつきを抑制することができる。
〔他の実施形態〕
なお、本発明は上記実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の改良ならびに設計の変更などが可能である。
例えば、エピタキシャル膜の膜厚を制御するための方法として、反応ガス制御工程の代わりに、ハロゲンランプ９の照射状態を制御することによって、シリコンウェーハＷの中央における温度が外周部の温度より高くなるように制御する加熱制御工程を行ってもよい。このような加熱制御工程によっても、シリコンウェーハＷの中央におけるエピタキシャル膜の膜厚を、外周部の膜厚よりも厚くすることができる。
さらに、反応ガス制御工程と加熱制御工程の両方を行うことで、シリコンウェーハＷの中央におけるエピタキシャル膜の膜厚を外周部の膜厚よりも厚くしてもよい。
なお、本発明は上記実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の改良ならびに設計の変更などが可能である。
例えば、エピタキシャル膜の膜厚を制御するための方法として、反応ガス制御工程の代わりに、ハロゲンランプ９の照射状態を制御することによって、シリコンウェーハＷの中央における温度が外周部の温度より高くなるように制御する加熱制御工程を行ってもよい。このような加熱制御工程によっても、シリコンウェーハＷの中央におけるエピタキシャル膜の膜厚を、外周部の膜厚よりも厚くすることができる。
さらに、反応ガス制御工程と加熱制御工程の両方を行うことで、シリコンウェーハＷの中央におけるエピタキシャル膜の膜厚を外周部の膜厚よりも厚くしてもよい。
また、上記実施形態では、シリコンウェーハＷの中央の抵抗率が外周部の抵抗率よりも低い場合を例示したが、中央の抵抗率が外周部の抵抗率よりも高いシリコンウェーハＷを用いてもよい。この場合、上記実施形態とは逆に、シリコンウェーハＷの中央におけるエピタキシャル膜の膜厚が、外周部の膜厚よりも薄くなるようにエピタキシャル膜を形成することで、各半導体デバイス間での耐圧のばらつきを抑制することができる。
そして、中央におけるエピタキシャル膜の膜厚が、外周部の膜厚よりも薄くなるようにエピタキシャル膜を形成する方法としては、シリコンウェーハＷの中央の流量が外周部の流量よりも少なくなるように反応ガスを供給する反応ガス制御工程と、シリコンウェーハＷの中央における温度が外周部の温度より低くなるように制御する加熱制御工程とのうち少なくとも一方を行ってもよい。
そして、中央におけるエピタキシャル膜の膜厚が、外周部の膜厚よりも薄くなるようにエピタキシャル膜を形成する方法としては、シリコンウェーハＷの中央の流量が外周部の流量よりも少なくなるように反応ガスを供給する反応ガス制御工程と、シリコンウェーハＷの中央における温度が外周部の温度より低くなるように制御する加熱制御工程とのうち少なくとも一方を行ってもよい。
さらには、面内の抵抗率（濃度）分布が異なる種々のシリコンウェーハＷについて、以下のような処理を行ってもよい。
すなわち、まず、形成するエピタキシャル膜の膜厚分布と、形成したエピタキシャルシリコンウェーハに対して所定のデバイス疑似熱処理を施した後のエピタキシャル膜へのせり上がり量分布形状と、の関係を予め実験的に求めておき、シリコンウェーハＷの抵抗率（濃度）分布毎にマスターテーブルを作成しておく。
そして、実際に使用するシリコンウェーハＷの面内抵抗率（濃度）分布をマスターテーブルと照合させ、せり上がり量の不均一を解消させるようにエピタキシャル膜厚分布形状を設定し、エピタキシャルシリコンウェーハを生産してもよい。
また、本発明の製造方法を、抵抗率が０．９ｍΩ・ｃｍを超えるようなシリコンウェーハを用いたエピタキシャルシリコンウェーハの製造に適用してもよい。
すなわち、まず、形成するエピタキシャル膜の膜厚分布と、形成したエピタキシャルシリコンウェーハに対して所定のデバイス疑似熱処理を施した後のエピタキシャル膜へのせり上がり量分布形状と、の関係を予め実験的に求めておき、シリコンウェーハＷの抵抗率（濃度）分布毎にマスターテーブルを作成しておく。
そして、実際に使用するシリコンウェーハＷの面内抵抗率（濃度）分布をマスターテーブルと照合させ、せり上がり量の不均一を解消させるようにエピタキシャル膜厚分布形状を設定し、エピタキシャルシリコンウェーハを生産してもよい。
また、本発明の製造方法を、抵抗率が０．９ｍΩ・ｃｍを超えるようなシリコンウェーハを用いたエピタキシャルシリコンウェーハの製造に適用してもよい。
Ｗ…シリコンウェーハ
Claims (9)
- リンが添加されたシリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハの製造方法であって、
中央の抵抗率が外周部の抵抗率よりも低いシリコンウェーハに対し、前記中央における前記エピタキシャル膜の膜厚が、前記外周部の膜厚よりも厚くなるように前記エピタキシャル膜を形成するエピタキシャル膜形成工程を有することを特徴とするエピタキシャルシリコンウェーハの製造方法。 - 請求項１に記載のエピタキシャルシリコンウェーハの製造方法において、
前記エピタキシャル膜形成工程は、前記エピタキシャル膜を形成するための反応ガスを前記シリコンウェーハの表面に沿って流す際に、前記シリコンウェーハの中央における前記反応ガスの流量が外周部の流量より多くなるように制御する反応ガス制御工程を有することを特徴とするエピタキシャルシリコンウェーハの製造方法。 - 請求項１または請求項２に記載のエピタキシャルシリコンウェーハの製造方法において、
前記エピタキシャル膜形成工程は、前記シリコンウェーハを加熱する際に、前記シリコンウェーハの中央における温度が外周部の温度より高くなるように制御する加熱制御工程を有することを特徴とするエピタキシャルシリコンウェーハの製造方法。 - リンが添加されたシリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハの製造方法であって、
中央の抵抗率が外周部の抵抗率よりも高いシリコンウェーハに対し、前記中央における前記エピタキシャル膜の膜厚が、前記外周部の膜厚よりも薄くなるように前記エピタキシャル膜を形成するエピタキシャル膜形成工程を有することを特徴とするエピタキシャルシリコンウェーハの製造方法。 - 請求項４に記載のエピタキシャルシリコンウェーハの製造方法において、
前記エピタキシャル膜形成工程は、前記エピタキシャル膜を形成するための反応ガスを前記シリコンウェーハの表面に沿って流す際に、前記シリコンウェーハの中央における前記反応ガスの流量が外周部の流量より少なくなるように制御する反応ガス制御工程を有することを特徴とするエピタキシャルシリコンウェーハの製造方法。 - 請求項４または請求項５に記載のエピタキシャルシリコンウェーハの製造方法において、
前記エピタキシャル膜形成工程は、前記シリコンウェーハを加熱する際に、前記シリコンウェーハの中央における温度が外周部の温度より低くなるように制御する加熱制御工程を有することを特徴とするエピタキシャルシリコンウェーハの製造方法。 - 請求項１から請求項６のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法において、
前記シリコンウェーハには、当該シリコンウェーハの抵抗率が０．９ｍΩ・ｃｍ以下となるように前記リンが添加されていることを特徴とするエピタキシャルシリコンウェーハの製造方法。 - リンを含有するシリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハであって、
前記シリコンウェーハの中央の抵抗率は、外周部の抵抗率よりも低く、
前記エピタキシャル膜の中央の膜厚は、外周部の膜厚よりも厚いことを特徴とするエピタキシャルシリコンウェーハ。 - リンを含有するシリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハであって、
前記シリコンウェーハの中央の抵抗率は、外周部の抵抗率よりも高く、
前記エピタキシャル膜の中央の膜厚は、外周部の膜厚よりも薄いことを特徴とするエピタキシャルシリコンウェーハ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012137178A JP6009237B2 (ja) | 2012-06-18 | 2012-06-18 | エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ |
| US13/916,768 US8956927B2 (en) | 2012-06-18 | 2013-06-13 | Method of manufacturing epitaxial silicon wafer and epitaxial silicon wafer manufactured by the method |
| KR1020130068890A KR101470396B1 (ko) | 2012-06-18 | 2013-06-17 | 에피택셜 실리콘 웨이퍼의 제조 방법 및, 이 제조 방법으로 제조된 에피택셜 실리콘 웨이퍼 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012137178A JP6009237B2 (ja) | 2012-06-18 | 2012-06-18 | エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014003142A JP2014003142A (ja) | 2014-01-09 |
| JP6009237B2 true JP6009237B2 (ja) | 2016-10-19 |
Family
ID=49756280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012137178A Active JP6009237B2 (ja) | 2012-06-18 | 2012-06-18 | エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8956927B2 (ja) |
| JP (1) | JP6009237B2 (ja) |
| KR (1) | KR101470396B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5845143B2 (ja) | 2012-06-29 | 2016-01-20 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ |
| KR102263683B1 (ko) * | 2015-03-27 | 2021-06-09 | 에스케이실트론 주식회사 | 에피택셜 웨이퍼의 제조 방법 |
| JP6477210B2 (ja) | 2015-04-30 | 2019-03-06 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
| KR102181277B1 (ko) * | 2016-08-10 | 2020-11-20 | 가부시키가이샤 사무코 | 에피택셜 실리콘 웨이퍼의 제조 방법 |
| US10446393B2 (en) * | 2017-05-08 | 2019-10-15 | Asm Ip Holding B.V. | Methods for forming silicon-containing epitaxial layers and related semiconductor device structures |
| JP6852605B2 (ja) * | 2017-07-13 | 2021-03-31 | 日立金属株式会社 | 炭化ケイ素積層基板およびその製造方法 |
| CN111128696A (zh) * | 2018-10-31 | 2020-05-08 | 胜高股份有限公司 | 外延硅晶片的制造方法及外延硅晶片 |
| JP7521494B2 (ja) * | 2021-06-18 | 2024-07-24 | 株式会社Sumco | 枚葉式エピタキシャル成長装置の制御装置及び制御方法、並びにエピタキシャルウェーハの製造システム |
| JP2023166655A (ja) * | 2022-05-10 | 2023-11-22 | 信越半導体株式会社 | エピタキシャルウェーハ |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2790009B2 (ja) * | 1992-12-11 | 1998-08-27 | 信越半導体株式会社 | シリコンエピタキシャル層の成長方法および成長装置 |
| JP3824675B2 (ja) * | 1995-03-03 | 2006-09-20 | 有限会社デジタル・ウェーブ | 結晶製造装置 |
| JP3897963B2 (ja) * | 2000-07-25 | 2007-03-28 | 株式会社Ｓｕｍｃｏ | 半導体ウェーハおよびその製造方法 |
| KR100603588B1 (ko) * | 2004-06-09 | 2006-07-24 | 주식회사 하이닉스반도체 | 낮은 콘택 저항을 갖는 반도체 소자 및 그 제조 방법 |
| US7195934B2 (en) * | 2005-07-11 | 2007-03-27 | Applied Materials, Inc. | Method and system for deposition tuning in an epitaxial film growth apparatus |
| JP5012554B2 (ja) | 2008-02-19 | 2012-08-29 | 株式会社Ｓｕｍｃｏ | エピタキシャルウェーハの製造方法 |
| US20090215202A1 (en) * | 2008-02-26 | 2009-08-27 | Siltronic Corporation | Controlled edge resistivity in a silicon wafer |
| US8101508B2 (en) | 2008-03-05 | 2012-01-24 | Sumco Corporation | Silicon substrate and manufacturing method thereof |
| DE102009010556B4 (de) * | 2009-02-25 | 2013-11-07 | Siltronic Ag | Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| JP5268766B2 (ja) | 2009-04-23 | 2013-08-21 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 成膜反応装置及び成膜基板製造方法 |
| JP5609025B2 (ja) * | 2009-06-29 | 2014-10-22 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
| JP2011029440A (ja) | 2009-07-27 | 2011-02-10 | Renesas Electronics Corp | 半導体装置の製造方法および条件出力システム |
| JP2011155130A (ja) * | 2010-01-27 | 2011-08-11 | Covalent Materials Tokuyama Corp | エピタキシャルウェーハ及びその製造方法 |
| JP5589867B2 (ja) * | 2011-01-26 | 2014-09-17 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
-
2012
- 2012-06-18 JP JP2012137178A patent/JP6009237B2/ja active Active
-
2013
- 2013-06-13 US US13/916,768 patent/US8956927B2/en active Active
- 2013-06-17 KR KR1020130068890A patent/KR101470396B1/ko active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8956927B2 (en) | 2015-02-17 |
| US20130337638A1 (en) | 2013-12-19 |
| KR101470396B1 (ko) | 2014-12-08 |
| JP2014003142A (ja) | 2014-01-09 |
| KR20130142082A (ko) | 2013-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6009237B2 (ja) | エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ | |
| JP3888059B2 (ja) | 気相成長装置 | |
| JP3671418B2 (ja) | 半導体ウェーハの製造方法 | |
| JPWO2000026948A1 (ja) | 半導体ウェーハ及び気相成長装置 | |
| US8709156B2 (en) | Methods for producing epitaxially coated silicon wafers | |
| JP6291478B2 (ja) | リアクタ装置内においてウェハを支持するためのサセプタアセンブリ | |
| JP5446760B2 (ja) | エピタキシャル成長方法 | |
| US10513797B2 (en) | Manufacturing method of epitaxial silicon wafer | |
| JP2015516685A5 (ja) | ||
| JPWO2000026949A1 (ja) | 半導体ウェーハ及びその製造方法 | |
| JP7694744B2 (ja) | ＳｉＣデバイス及びＳｉＣデバイスの製造方法 | |
| US6887775B2 (en) | Process and apparatus for epitaxially coating a semiconductor wafer and epitaxially coated semiconductor wafer | |
| JP2013138114A (ja) | 半導体製造装置及びサセプタ支持部材 | |
| KR20240115127A (ko) | 에피텍셜 웨이퍼 제조 방법 | |
| JP5780491B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2009038294A (ja) | 出力調整方法、シリコンエピタキシャルウェーハの製造方法、及びサセプタ | |
| CN111128696A (zh) | 外延硅晶片的制造方法及外延硅晶片 | |
| CN116288696B (zh) | 一种形成外延层的方法 | |
| JP2010040590A (ja) | エピタキシャルシリコンウェーハおよびその製造方法 | |
| KR20110087440A (ko) | 반도체 제조용 서셉터 및 이를 포함하는 반도체 제조 장치 | |
| JPWO2003003432A1 (ja) | 気相成長方法および気相成長装置 | |
| JP2012074664A (ja) | 横型拡散炉及びそれを用いた半導体ウェーハの熱処理方法 | |
| JP5877500B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2012094807A (ja) | 横型拡散炉及びそれを用いた半導体ウェーハの熱処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160914 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6009237 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |