[go: up one dir, main page]

JP6008611B2 - プラズマ処理方法及びプラズマ処理装置 - Google Patents

プラズマ処理方法及びプラズマ処理装置 Download PDF

Info

Publication number
JP6008611B2
JP6008611B2 JP2012144368A JP2012144368A JP6008611B2 JP 6008611 B2 JP6008611 B2 JP 6008611B2 JP 2012144368 A JP2012144368 A JP 2012144368A JP 2012144368 A JP2012144368 A JP 2012144368A JP 6008611 B2 JP6008611 B2 JP 6008611B2
Authority
JP
Japan
Prior art keywords
gas
polycrystalline silicon
silicon layer
processing
flow rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012144368A
Other languages
English (en)
Other versions
JP2014011178A (ja
Inventor
大介 片山
大介 片山
稔 本多
稔 本多
敏雄 中西
敏雄 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012144368A priority Critical patent/JP6008611B2/ja
Priority to US14/410,741 priority patent/US9779936B2/en
Priority to KR1020147036571A priority patent/KR102006519B1/ko
Priority to PCT/JP2013/061372 priority patent/WO2014002586A1/ja
Priority to TW102122626A priority patent/TW201415540A/zh
Publication of JP2014011178A publication Critical patent/JP2014011178A/ja
Application granted granted Critical
Publication of JP6008611B2 publication Critical patent/JP6008611B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45538—Plasma being used continuously during the ALD cycle
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32266—Means for controlling power transmitted to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)

Description

本発明の実施形態は、プラズマ処理方法及びプラズマ処理装置に関するものであり、より詳細には、多結晶シリコン層を処理するプラズマ処理方法及び当該方法の実施に用いることができるプラズマ処理装置に関するものである。
シリコン半導体には、単結晶シリコン半導体、多結晶シリコン半導体及びアモルファスシリコン半導体がある。これら種々のシリコン半導体のうち多結晶シリコン半導体は、単結晶シリコン半導体と比較して製造が容易であるため、シリコン半導体を用いる半導体素子の材料として広く用いられるようになっている。
多結晶シリコン半導体を用いた半導体素子の一例として、ｐｉｎダイオードがある。ｐｉｎダイオードは、ｐ型多結晶シリコン層とｎ型多結晶シリコン層との間に電気抵抗の大きいｉ型（ノンドープ）多結晶シリコン層を配置したｐｉｎ構造を有する半導体素子である。このｐｉｎダイオードは、例えば電極層を有する基体上に、ホウ素をドープしたｐ型多結晶シリコン層を形成し、ｐ型多結晶シリコン層上にｉ型多結晶シリコン層を形成し、ｉ型多結晶シリコン層上にリンをドープしたｎ型多結晶シリコン層を形成することにより得られる。
多結晶シリコン層を形成する方法としては、二種の方法が知られている。第１の方法は、温度条件を約６００℃とした熱ＣＶＤ法を用いて多結晶シリコン層を成長させるものである。この方法の一例は、特許文献１の第１実施形態として記載されている。また、多結晶シリコン層を形成する第２の方法は、アモルファスシリコン層を形成し、このアモルファスシリコン層に熱アニールを適用して多結晶シリコン層を得るものである。この方法の例は、特許文献１の第２実施例として記載されている。また、熱アニールに代えてレーザアニールを用いる方法が特許文献２に記載されている。
特開２００１―１４４２５８号公報 特開２００３―２８２４３３号公報
ところで、半導体素子を構成する各層の薄膜化が益々進んできている。例えば、ｐｉｎダイオードでは、その厚さが１０ｎｍ以下であるｎ型又はｐ型多結晶シリコン層が求められている。このような多結晶シリコン層の厚さは、その表面粗さによる影響を受け得る。例えば、厚さが１０ｎｍ以下のｐ型又はｎ型の多結晶シリコン層を有するｐｉｎダイオードの場合には、当該多結晶シリコン層の表面粗さが中心線平均粗さＲａで１ｎｍ以上になると、当該表面粗さが多結晶シリコン層の厚さ分布において無視できないものとなり得、延いてはｐｉｎダイオードの動作を劣化させることがある。
しかしながら、熱ＣＶＤ法により成長された多結晶シリコン膜の表面粗さは、元来的に大きいものである。また、元来的には表面粗さの小さいアモルファスシリコン層に熱アニール又はレーザアニールを適用すると、得られる多結晶シリコン層の表面粗さが大きくり得る。或いは、アモルファスシリコン層に熱アニールを適用して表面粗さの小さい多結晶シリコン層を得ることができるアニール条件の範囲は極めて狭いものとなり、プロセスの制御が困難となり得る。
従って、本技術分野においては、多結晶シリコンの表面粗さを低減させ得る方法及び当該処理方法の実施に用いることが可能な装置が望まれている。
本発明の一側面に係るプラズマ処理方法は、（ａ）被処理基体上に多結晶シリコン層を成長する工程と、（ｂ）多結晶シリコン層が成長した被処理基体を収容した処理容器内に水素を含有する処理ガスを供給し、処理容器内にマイクロ波を放射することにより水素ラジカルを生成して、水素ラジカルに多結晶シリコン層を曝す工程と、を含む。
このプラズマ処理方法では、多結晶シリコン層の表面が、水素ラジカルによりごく僅かにエッチングされる。このエッチングにより、多結晶シリコン層の表面の表面が平坦化される。従って、このプラズマ処理方法によれば、多結晶シリコン層の表面粗さが低減され得る。
一実施形態では、水素ラジカルに多結晶シリコン層を曝す工程（ｂ）は、多結晶シリコン層を成長する工程（ａ）と同一の処理容器内で行われてもよい。この実施形態によれば、多結晶シリコン層が成長した被処理基体を、処理容器から搬出し、別の処理容器に設置する工程を必要としない。従って、処理工程数の増加が抑制され得る。また、多結晶シリコン層の表面の酸化が防止され得る。
一実施形態に係る方法は、（ｃ）水素ラジカルに曝された多結晶シリコン層上に、別の多結晶シリコン層を成長する工程を更に含んでもよい。この実施形態では、水素ラジカルに曝された前記多結晶シリコン層、即ち、表面粗さが低減された多結晶シリコン層を下地として、別の多結晶シリコン層が形成される。従って、この実施形態によれば、別の多結晶シリコン層の厚さ分布に対する下地の表面粗さの影響が低減され得る。
一実施形態では、別の多結晶シリコン層を成長する工程（ｃ）は、水素ラジカルに多結晶シリコン層を曝す工程と同一の処理容器内で行われてもよい。この実施形態によれば、表面を平坦化した多結晶シリコン層を外気に曝すことなく、平坦化した多結晶シリコン層の表面に別の多結晶シリコン層を成長する。従って、平坦化した表面の酸化を抑制することができる。
一実施形態では、多結晶シリコン層を成長する工程（ａ）は、（ａ１）処理容器内にシリコンを含有する原料ガス及び第１のドーパント材料を含有する第１のガスを供給し、処理容器内にマイクロ波を放射して、被処理基体上に第１の多結晶シリコン層を成長する工程と、（ａ２）処理容器内に原料ガスを供給し、処理容器内にマイクロ波を放射して、第１の多結晶シリコン層上にｉ型多結晶シリコン層を成長する工程と、を含み、別の多結晶シリコン層を成長する工程（ｃ）では、処理容器内に原料ガス及び第２のドーパント材料を含有する第２のガスを供給し、処理容器内にマイクロ波を放射して、ｉ型多結晶シリコン層上に第２の多結晶シリコン層を成長してもよい。ここで、ｐｉｎダイオードにおいては、一般的に、ｉ型多結晶シリコン層の厚さがｐ型又はｎ型の多結晶シリコン層よりも大きい。また、多結晶シリコン層の表面粗さは、当該多結晶シリコン層の厚さが大きくなるほど、大きくなる。この実施形態の方法では、ｉ型多結晶シリコン層を水素ラジカルに曝すことにより、ｉ型多結晶シリコン層の表面粗さを低減させている。そして、表面粗さを低減させたｉ型多結晶シリコン層を下地として、第２導電型の多結晶シリコン層を成長させている。従って、この実施形態によれば、第２導電型の多結晶シリコン層の厚さ分布に対する下地の表面粗さの影響が低減され得る。
また、一実施形態に係る方法は、多結晶シリコン層を成長する工程（ａ）の前に、（ｄ）処理容器内に処理ガスを供給し、マイクロ波を処理容器内に放射することにより水素ラジカルを生成して、水素ラジカルに被処理基体を曝す工程を更に含み、被処理基体の表面は電極層の表面であってもよい。この実施形態によれば、下地の電極層を水素ラジカルに曝すことにより、当該電極層の表面粗さが低減され得る。その結果、この下地の電極層上に形成される多結晶シリコン層の厚さ分布に対する下地の表面粗さの影響が低減され得る。
一実施形態では、マイクロ波は、ラジアルラインスロットアンテナから処理容器内に放射されてもよい。また、一実施形態では、水素を含有するガスは水素ガスであってもよい。この実施形態によれば、水素ラジカルを効率よく発生させることができる。
一実施形態では、処理ガスと共に処理容器内に希釈ガスが更に供給されてもよく、希釈ガスの流量に対する水素を含有するガスの流量の比率は１０％以下であってもよい。この実施形態によれば、水素ラジカルの発生効率を高めることができる。
一実施形態では、水素ラジカルに多結晶シリコン層を曝す工程及び水素ラジカルに被処理基体を曝す工程では、処理容器内の圧力が１３Ｐａ以下に設定されてもよい。この実施形態によれば、水素ラジカルの発生効率をより高めることができる。
本発明の別の側面に係るプラズマ処理装置は、多結晶シリコン層を処理するプラズマ処理装置であって、その主面上に多結晶シリコン層が成長した被処理基体を収容する処理容器と、水素を含有する処理ガスを処理容器内に供給する処理ガス供給部と、マイクロ波を発生するマイクロ波発生器と、マイクロ波発生器に接続され、処理ガスのプラズマを励起するためのマイクロ波を処理容器に放射するアンテナと、を備える。
このプラズマ処理装置は、処理容器内に収容した多結晶シリコン層を水素ラジカルに曝すことができる。水素ラジカルに曝されると、多結晶シリコン層の表面は、ごく僅かにエッチングされる。このエッチングにより、多結晶シリコン層の表面の表面が平坦化される。従って、このプラズマ処理装置によれば、多結晶シリコン層の表面粗さが低減され得る。
一実施形態においては、プラズマ処理装置は、シリコンを含有する原料ガスを処理容器内に供給する原料ガス供給部と、処理ガス供給部、原料ガス供給部、及びマイクロ波発生器を制御する制御部と、を更に備え、制御部は、原料ガス供給部に原料ガスを含むガスを処理容器内に供給させ、マイクロ波発生器にマイクロ波を発生させる第１の制御を行い、処理ガス供給部に処理ガスを処理容器内に供給させ、マイクロ波発生器にマイクロ波を発生させる第２の制御を行ってもよい。この実施形態のプラズマ処理装置は、第１の制御を実施することにより、処理容器内に収容した被処理基体上に多結晶シリコン層を成長させることができる。そして、当該プラズマ処理装置は、第２の制御を実施することにより、水素ラジカルを用いて多結晶シリコン層の表面粗さを低減させることができる。
一実施形態では、制御部は、第１の制御と第２の制御とを交互に繰り返してもよい。この実施形態によれば、成長させた多結晶シリコン層の表面粗さを低減することができ、表面粗さを低減させた多結晶シリコン層を下地として、別の多結晶シリコン層を成長させることが可能である。従って、この実施形態によれば、別の多結晶シリコン層の厚さ分布に対する下地の表面粗さの影響が低減され得る。
一実施形態では、原料ガス供給部は、第１のドーパント材料を含有する第１のガス及び第２のドーパント材料を含有する第２のガスを更に供給可能であり、制御部は、複数回の第１の制御において選択的に原料ガスに加えて第１のガス又は第２のガスを処理容器内に供給させてもよい。この実施形態では、第１の制御により、第１導電型の多結晶シリコン層又は第２導電型の多結晶シリコン層を選択的に成長することができる。
一実施形態では、制御部は、被処理基体に多結晶シリコン層を形成する前に第２の制御を行ってもよい。この実施形態によれば、多結晶シリコン層の下地である被処理基体、例えば電極層の表面粗さが低減される。従って、この下地の電極層上に形成される多結晶シリコン層の厚さ分布に対する下地の表面粗さの影響が低減され得る。
一実施形態では、アンテナは、ラジアルラインスロットアンテナであってもよい。また、一実施形態では、水素を含有するガスは水素ガスであってもよい。この実施形態によれば、処理容器内に水素ラジカルを効率よく発生させることができる。
一実施形態では、プラズマ処理装置は、処理容器内に希釈ガスを更に供給する希釈ガス供給部を更に備え、処理ガス供給部は、処理ガスの流量を調整する第１流量調整部を含み、希釈ガス供給部は、希釈ガスの流量を調整する第２流量調整部を含み、制御部は、第１流量調整部及び第２流量調整部に希釈ガスの流量に対する処理ガスの流量の比率を１０％以下に設定させてもよい。この実施形態によれば、水素ラジカルの発生効率を高めることができる。
一実施形態では、処理容器内の圧力を調整する圧力調整部を更に備え、制御部は、圧力調整部に処理容器内の圧力を１３Ｐａ以下に設定させてもよい。この実施形態によれば、水素ラジカルの発生効率をより高めることができる。
以上説明したように、本発明によれば、多結晶シリコンの表面粗さを低減させ得る方法及び当該処理方法の実施に用いることが可能な装置が提供される。
一実施形態に係るプラズマ処理装置を概略的に示す図である。 一実施形態に係るスロット板を軸線Ｘ方向から見た平面図である。 一実施形態に係るプラズマ処理方法を示すフローチャートである。 一実施形態に係るプラズマ処理方法の原理を概略的に示す図である。 一実施形態に係るプラズマ処理方法の各工程を説明するためのタイミングチャートである。 半導体層の厚さと表面粗さとの関係を説明するための図である。 半導体層の厚さと不純物濃度との関係を説明するための図である。 半導体層の厚さと不純物濃度との関係を説明するための図である。 従来法により形成した多結晶シリコン層の表面粗さと処理温度との関係を示すグラフである。 実験例１に係る多結晶シリコン層の処理時間と表面粗さとの関係を示すグラフである。 実験例２に係る多結晶シリコン層の処理時間と結晶率との関係及び処理時間と膜厚との関係を示すグラフである。 実験例３に係る処理容器内の圧力と水素ラジカルの発生量との関係を示すグラフである。 実験例４に係る水素ガスの流量及びアルゴンガスの流量と水素ラジカルの発生量との関係を示すグラフである。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係るプラズマ処理装置を概略的に示す図である。図１に示すプラズマ処理装置１０は、マイクロ波によりプラズマを励起するプラズマ処理装置であり、処理容器１２、ステージ１４、マイクロ波発生器１６、及び、アンテナ１８を備えている。
処理容器１２は、プラズマを発生させるプラズマ発生空間Ｅを画成しており、また、被処理基体Ｗにプラズマ処理を行うための処理空間Ｐをプラズマ発生空間Ｅの下方に画成している。この処理容器１２は、側壁１２ａ、及び、底部１２ｂを含み得る。側壁１２ａは、軸線Ｘ方向（即ち、軸線Ｘの延在方向）に延在する略筒形状を有している。側壁１２ａの上端部は開口している。
側壁１２ａの上端部開口は、誘電体窓２０によって閉じられている。この誘電体窓２０と側壁１２ａの上端部との間にはＯリング１９が介在していてもよい。このＯリング１９により、処理容器１２の密閉がより確実なものとなる。
底部１２ｂは、側壁１２ａの下端側に設けられている。底部１２ｂには排気孔１２ｃを有する排気管２１が設けられている。排気管２１は、圧力調整部２２を介して排気装置２３に接続されている。圧力調整部２２は、後述する制御部により制御され、排気される気体の流量を制御して、処理容器１２内の圧力を調整する。排気装置２３は、ターボ分子ポンプなどの真空ポンプを有している。排気装置２３により、処理容器１２内の処理空間Ｐを所望の真空度まで減圧することができる。
処理容器１２内には、ステージ１４が設けられている。ステージ１４は、処理空間Ｐの下方において、後述するシャワープレート４２と対面するように設けられている。このステージ１４上には、被処理基体Ｗが載置される。一実施形態においては、ステージ１４は、台１４ａ、フォーカスリング１４ｂ、及び静電チャック１５を含み得る。なお、台１４ａ、フォーカスリング１４ｂ、及び静電チャック１５を含むステージ１４は、一実施形態に係る載置台を構成している。
台１４ａは、処理容器１２の底部１２ｂから上方に延在する支持体１７によって支持されている。台１４ａは、高周波電極を兼ねている。台１４ａには、マッチングユニット２４を介して、ＲＦバイアス用の高周波電源２５が電気的に接続されている。高周波電源２５は、被処理基体Ｗに引き込むイオンのエネルギーを制御するのに適した一定の周波数、例えば、１３．６５ＭＨｚの高周波バイアス電力を所定のパワーで出力する。一実施形態において、高周波バイアス電力のパワーは、１００Ｗ〜５００Ｗであり得る。マッチングユニット２４は、高周波電源２５側のインピーダンスと、主に電極、プラズマ、処理容器１２といった負荷側のインピーダンスとの間で整合をとるための整合器を収容している。この整合器の中に自己バイアス生成用のブロッキングコンデンサが含まれている。
台１４ａの上面には、被処理基体Ｗを保持するための保持部材である静電チャック１５が設けられている。静電チャック１５は、被処理基体Ｗを静電吸着力で保持する。静電チャック１５の径方向外側には、被処理基体Ｗの周囲及び静電チャック１５の周囲を環状に囲むフォーカスリング１４ｂが設けられている。
静電チャック１５は、電極１５ａ、絶縁膜１５ｂ、及び、絶縁膜１５ｃを含んでいる。電極１５ａは、導電膜によって構成されており、絶縁膜１５ｂと絶縁膜１５ｃとの間に設けられている。電極１５ａには、スイッチ２６および被覆線２７を介して高圧の直流電源２８が電気的に接続されている。静電チャック１５は、直流電源２８から印加される直流電圧により発生するクーロン力によって、被処理基体Ｗを保持することができる。
台１４ａの内部には、ヒータ２９が設けられている。このヒータ２９は、ヒータ電源３１に接続されており、ヒータ電源３１から供給される電力により熱を発生して、被処理基体Ｗを加熱する。
マイクロ波発生器１６は、例えば、２．４５ＧＨｚのマイクロ波を発生する。一実施形態においては、プラズマ処理装置１０は、チューナ３２、導波管３３、モード変換器３４、及び同軸導波管３５を更に備え得る。
マイクロ波発生器１６は、チューナ３２を介して導波管３３に接続されている。導波管３３は、例えば、矩形導波管である。導波管３３は、モード変換器３４に接続されており、当該モード変換器３４は、同軸導波管３５の上端に接続されている。
同軸導波管３５は、軸線Ｘに沿って延びている。この同軸導波管３５は、外側導体３５ａ及び内側導体３５ｂを含んでいる。外側導体３５ａは、軸線Ｘ方向に延びる略円筒形状を有している。内側導体３５ｂは、外側導体３５ａの内部に設けられている。この内側導体３５ｂは、軸線Ｘに沿って延びる略円筒形状を有している。
マイクロ波発生器１６によって発生されたマイクロ波は、チューナ３２及び導波管３３を介してモード変換器３４に導波される。モード変換器３４は、マイクロ波のモードを変換して、モード変換後のマイクロ波を同軸導波管３５に供給する。同軸導波管３５からのマイクロ波は、アンテナ１８に供給される。
アンテナ１８は、マイクロ波発生器１６によって発生されるマイクロ波に基づいて、プラズマ励起用のマイクロ波をプラズマ発生空間Ｅに放射する。アンテナ１８は、誘電体窓２０、スロット板３６、誘電体板３７、及び冷却ジャケット３８を含み得る。同軸導波管３５からのマイクロ波は、誘電体板３７に伝播され、スロット板３６のスロットから誘電体窓２０を介して、プラズマ発生空間Ｅに放射される。
誘電体窓２０は、略円板形状を有しており、例えば石英によって構成される。この誘電体窓２０は、軸線Ｘ方向においてスロット板３６の直下に設けられている。
図２は、一実施形態に係るスロット板３６を軸線Ｘ方向から見た平面図である。図２に示すように、スロット板３６には、軸線Ｘを中心にして周方向に複数のスロット対が配列されている。一実施形態においては、スロット板３６は、ラジアルラインスロットアンテナを構成するスロット板であり得る。スロット板３６は、導電性を有する金属製の円板から構成される。スロット板３６には、複数のスロット対３６ａが形成されている。各スロット対３６ａは、互いに交差又は直交する方向に延びるスロット３６ｂ及びスロット３６ｃを含んでいる。複数のスロット対３６ａは、径方向に所定の間隔で配置されており、また、周方向に所定の間隔で配置されている。
図１に示すように、誘電体板３７は、スロット板３６と冷却ジャケット３８の下側表面との間に設けられている。誘電体板３７は、例えば石英製であり、略円板形状を有している。冷却ジャケット３８の表面は、導電性を有し得る。冷却ジャケット３８は、誘電体板３７及びスロット板３６を冷却する。そのために、冷却ジャケット３８内には、冷媒用の流路が形成されている。この冷却ジャケット３８の上部表面には、外側導体３５ａの下端が電気的に接続されている。また、内側導体３５ｂの下端は、冷却ジャケット３８及び誘電体板３７の中央部分に形成された孔を通って、スロット板３６に電気的に接続されている。
一実施形態においては、処理容器１２の側壁１２ａ内には、ガス流路３９ａ及び複数の噴射孔３９ｂが設けられている。ガス流路３９ａは、軸線Ｘを中心に環状に延在しており、ガス供給部４１に接続されている。ガス供給部４１は、プラズマ生成用のガスをガス流路３９ａに供給する。ガス供給部４１によって供給されるプラズマ生成用のガスは、例えばＡｒガス、又はＨ２ガスである。このガス供給部４１は、ガス源４１ａ、弁４１ｂ、及び流量制御器４１ｃを含み得る。ガス源４１ａは、プラズマ生成用ガスのガス源である。弁４１ｂは、ガス源４１ａからのガスの供給及び供給の停止を切り替える。流量制御器４１ｃは、例えば、マスフローコントローラであり、ガス源４１ａからのガスの流量を調整する。ガス供給部４１からプラズマ生成用のガスを受けるガス流路３９ａには、複数の噴射孔３９ｂが接続されている。複数の噴射孔３９ｂは、軸線Ｘ中心に環状に配列されている。複数の噴射孔３９ｂは、プラズマ発生空間Ｅ内にプラズマ生成用のガスを噴射するものであり、軸線Ｘに向けて当該ガスを噴射する。
一実施形態においては、プラズマ処理装置１０は、シャワープレート４２を更に備え得る。シャワープレート４２は、プラズマ発生空間Ｅと処理空間Ｐとの間に介在しており、成膜ガス及び水素を含有するガスを含む処理ガスを、処理空間Ｐに導入する。このシャワープレート４２は、格子状に形成されており、格子の内部にはガス流路４２ａが形成されている。即ち、シャワープレート４２には、格子状に延在するガス流路４２ａが設けられている。このシャワープレート４２のガス流路４２ａは、ガス供給部４３に接続されている。
ガス供給部４３は、成膜ガス、多結晶シリコン層を処理するための処理ガス及び希釈ガスをガス流路４２ａに供給する。一実施形態においては、ガス供給部４３は、原料ガス供給部４３ａ、処理ガス供給部４３ｂ、及び希釈ガス供給部４３ｃを含んでいる。原料ガス供給部４３ａは、複数のガス源４４ａ〜４６ａと、ガス源４４ａ〜４６ａにそれぞれ接続された複数の弁４４ｂ〜４６ｂと、弁４４ｂ〜４６ｂにそれぞれ接続された流量制御器４４ｃ〜４６ｃとを含んでいる。
ガス源４４ａは、多結晶シリコン層を形成するための原料ガスのガス源である。この原料ガスは、原料であるＳｉを含み、例えば、ＳｉＨ４ガスであり得る。ガス源４４ａは、弁４４ｂと流量制御器４４ｃとを介してガス流路４２ａに接続されている。ガス源４５ａは、第１のガスのガス源である。第１のガスは、例えば、第１のドーパント材料であるホウ素（Ｂ）を含むＢ２Ｈ６ガスであり得る。ガス源４５ａは、弁４５ｂと流量制御器４５ｃとを介してガス流路４２ａに接続されている。ガス源４６ａは、第２のガスのガス源である。第２のガスは、例えば、第２のドーパント材料であるリン（Ｐ）を含むＰＨ３ガスであり得る。ガス源４６ａは、弁４６ｂと流量制御器４６ｃとを介してガス流路４２ａに接続されている。
処理ガス供給部４３ｂは、ガス源４７ａと、ガス源４７ａに接続された弁４７ｂと、弁４７ｂに接続された流量制御器（第１流量調整部）４７ｃとを含んでいる。ガス源４７ａは、処理ガスのガス源である。処理ガスは、水素ラジカルを発生させるための水素を含有するガスであり、例えば、Ｈ２ガスであり得る。ガス源４７ａは、弁４７ｂと流量制御器４７ｃとを介してガス流路４２ａに接続されている。なお、一実施形態においては、Ｈ２ガスである処理ガスは、多結晶シリコン層を成長させるときに、希釈ガスとしても用いられてもよい。
希釈ガス供給部４３ｃは、ガス源４８ａと、ガス源４８ａに接続された弁４８ｂと、弁４８ｂに接続された流量制御器（第２流量調整部）４８ｃとを含んでいる。ガス源４８ａは、希釈ガスのガス源である。希釈ガスは、希ガス等の不活性ガスであり、例えば、アルゴン（Ａｒ）ガスであり得る。ガス源４８ａは、弁４８ｂと流量制御器４８ｃとを介してガス流路４２ａに接続されている。なお、一実施形態においてＡｒガスである希釈ガスは、多結晶シリコン層を処理するときに、希釈ガスとして用いられてもよい。また、一実施形態においてＡｒガスである希釈ガスは、多結晶シリコン層を成長するときに、処理ガス供給部４３ｂから供給されるＨ２ガスと共に別の希釈ガスとして用いられてもよい。
かかるガス供給部４３に接続されたシャワープレート４２には、ガス流路４２ａに接続する複数の噴射孔４２ｂが形成されている。複数の噴射孔４２ｂは、ガス流路４２ａに供給された処理ガスを下方に噴射して処理空間Ｐ内に供給する。なお、シャワープレート４２及びガス供給部４３は、一実施形態に係るガス導入部を構成している。
また、格子状に形成されたシャワープレート４２は、プラズマ発生空間Ｅと処理空間Ｐとを連通させる複数の孔４２ｃを画成している。プラズマ発生空間Ｅにおいてプラズマ化されたガスは、複数の孔４２ｃを介して処理空間Ｐに供給され、当該処理空間Ｐにおいて成膜用の処理ガスを活性化させる。
一実施形態においては、プラズマ処理装置１０は、プログラム可能なマイクロプロセッサ（コンピュータ）を含む制御部１００を更に備え得る。制御部１００は、プラズマ処理装置１０の各構成部、例えば高周波電源２５、ガス供給部４１，４３、及び、圧力調整部２２を制御し得る。また、プラズマ処理装置１０は、制御部１００に接続されたユーザーインターフェース１００ａを更に備え得る。ユーザーインターフェース１００ａは、オペレータがプラズマ処理装置１０を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置１０の稼働状況を可視化して表示するディスプレイ等を含む。
さらに、制御部１００には、プラズマ処理装置１０で実行される各種処理を制御部１００の制御にて実現するための制御プログラムや、処理条件に応じてプラズマ処理装置１０の各構成部に処理を実行させるためのプログラム、即ち、処理レシピが格納された記憶部１００ｂが接続されている。処理レシピは記憶部１００ｂの中の記憶媒体に記憶されている。記憶媒体は、ハードディスクや半導体メモリであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース１００ａからの指示等にて任意の処理レシピを記憶部１００ｂから呼び出して制御部１００に実行させることで、制御部１００の制御下で、プラズマ処理装置１０での所望の処理が行われる。
かかるプラズマ処理装置１０では、処理ガスがガス源４７ａから処理空間Ｐに供給される。そして、プラズマ発生空間Ｅから処理空間Ｐに供給されるプラズマにより処理ガスがプラズマ化して、水素ラジカルが生成される。これにより多結晶シリコン層が処理空間Ｐに生成された水素ラジカルに曝され、その表面はごく僅かにエッチングされる。その結果、多結晶シリコン層の表面は、平坦化される。従って、このプラズマ処理装置１０によれば、多結晶シリコン層の表面粗さを低減させることができる。
一実施形態においては、プラズマ処理装置１０では、制御部１００が第１の制御と第２の制御とを交互に繰り返す制御を行う。制御部１００は、第１の制御において、原料ガス供給部４３ａに原料ガスを供給させ、マイクロ波発生器１６にマイクロ波を発生させる。この第１の制御により、多結晶シリコン層が成長する。また、制御部１００は、第２の制御において、処理ガス供給部４３ｂに水素を含有する処理ガスを供給させ、マイクロ波発生器１６にマイクロ波を発生させる。この第２の制御により、多結晶シリコン層の表面が平坦化される。そして、制御部１００が再び第１の制御を実行すると、表面粗さが低減された下地上に別の多結晶シリコン層が成長する。従って、多結晶シリコン層の厚さ分布に対する下地の表面粗さの影響が低減される。なお、ガス源４４ａ〜４８ａからの各ガスの供給は、弁４４ｂ〜４８ｂ及び、流量制御器４４ｃ〜４８ｃに対する制御部１００による制御により調整され得る。
また、一実施形態においては、プラズマ処理装置１０の原料ガス供給部４３ａは、第１のドーパント材料を含有する第１のガス及び第２のドーパント材料を含有する第２のガスを更に供給可能である。この実施形態では、制御部１００は、複数回の第１の制御において、原料ガス供給部４３ａに、原料ガスに加えて選択的に第１のガス又は第２のガスを処理容器１２内に供給させ得る。また、この実施形態のプラズマ処理装置１０は、上述したように、ラジアルラインスロットアンテナから放出されたマイクロ波により電子温度の低いプラズマを励起することができる。従って、不純物原子が格子構造に組み込まれた状態で、多結晶シリコン層を成長させることができる。故に、プラズマ処理装置１０は、活性化された第１導電型の多結晶シリコン層と第２導電型のシリコン層とを成長させることも可能である。このように、実施形態のプラズマ処理装置１０は、ｐｉｎ型のダイオードを製造することが可能である。
また、プラズマ処理装置１０の制御部１００は、被処理基体Ｗに多結晶シリコン層を形成する前に第２の制御を行うことが可能である。ここで、被処理基体Ｗの表面は、例えば、ｐｉｎ型ダイオードの電極層である。多結晶シリコン層の成長前に下地となる被処理基体の表面、即ち電極層の表面を平坦化することにより、下地の表面粗さの影響が抑制された多結晶シリコン層を得ることができる。
また、上述したように、プラズマ処理装置１０は、水素を含有する処理ガスとして、水素ガスを用いることが可能である。処理ガスに水素ガスを用いることにより、処理容器１２内に水素ラジカルを効率よく発生させることが可能となる。
一実施形態においては、プラズマ処理装置１０は、制御部１００によって流量制御器４７ｃ，４８ｃを制御することにより、Ａｒガスの流量に対するＨ２ガスの流量の比率を１０％以下に設定してもよい。かかる範囲の比率にＨ２ガスの流量とＡｒガスの流量とを設定することにより、水素ラジカルの発生効率を高めることができる。
また、一実施形態においては、プラズマ処理装置１０は、制御部１００によって圧力調整部２２を制御することにより、処理容器１２内の圧力を１３Ｐａ以下に設定してもよい。かかる範囲の圧力に処理容器１２内の圧力を設定することにより、水素ラジカルの発生効率をより高めることができる。
以下、図１のプラズマ処理装置１０を用いたプラズマ処理方法の一実施形態について説明する。図３は、一実施形態に係るプラズマ処理方法を示すフローチャートである。図４は、一実施形態に係るプラズマ処理方法における成膜の原理を概略的に示す図である。図５は、一実施形態に係るプラズマ処理方法の各工程を説明するためのタイミングチャートである。
一実施形態のプラズマ処理方法では、図３，４に示すように、被処理基体Ｗである半導体基板を準備する（工程Ｓ１）。一実施形態においては、被処理基体Ｗは、基板ｓｕｂ上に設けられた電極層ＴＬを有し得る。工程Ｓ１では、処理容器１２内に半導体基板ｓｕｂを収容し、当該半導体基板ｓｕｂをステージ１４上に載置して、静電チャック１５により半導体基板ｓｕｂを吸着する。
次に、一実施形態においては、工程Ｓ２において、成膜プロセスを行う。この実施形態では、成膜プロセスは、以下に説明する工程Ｓ３〜Ｓ１０、即ち、当該成膜プロセスの一部である予備工程と、被処理基体Ｗ及び多結晶シリコン層を処理する工程と、多結晶シリコン層を成長させる工程とを含む。
工程Ｓ３では、成膜プロセスの一部である予備工程を行う。具体的には、図５に示すように、工程Ｓ３では、期間Ｔ１において、排気装置２３により処理容器１２内を排気しながら、ガス源４７ａから処理ガス、例えば、Ｈ２ガスを流量ｑｒ４で処理空間Ｐに供給すると共に、ガス源４８ａから希釈ガス、例えば、Ａｒガスを流量ｑｈ３で処理空間Ｐに供給して、処理容器１２内の圧力を圧力Ｐｒ３に設定する。また、期間Ｔ１では、ヒータ２９に電力を与えることにより、ステージ１４の加熱を開始する。さらに、期間Ｔ１においては、ガス源４１ａからプラズマ生成用のガス、例えば、Ａｒガスをプラズマ発生空間Ｅに導入する。
次いで、期間Ｔ２において、排気装置２３により処理容器１２内を排気しながら、ガス源４７ａから処理ガスを流量ｑｒ４よりも少ない流量ｑｒ３で処理空間Ｐに供給すると共に、ガス源４８ａから希釈ガスを流量ｑｈ３よりも少ない流量ｑｈ２で処理空間Ｐに供給して、処理容器１２内の圧力を圧力Ｐｒ３よりも低い圧力Ｐｒ２に低下させる。また、期間Ｔ２においては、ガス源４１ａからプラズマ生成用のガスをプラズマ発生空間Ｅに導入し、マイクロ波発生器１６により出力パワーＭＷ２のマイクロ波を発生させて、プラズマ励起用のマイクロ波をプラズマ発生空間Ｅに導入する。これにより、プラズマ発生空間Ｅにおいてプラズマが着火する。
次いで、期間Ｔ３において、排気装置２３により処理容器１２内を排気しながら、ガス源４７ａから処理ガスを流量ｑｒ３よりも少ない流量ｑｒ２で処理空間Ｐに供給すると共に、ガス源４８ａから希釈ガスを流量ｑｈ２よりも少ない流量ｑｈ１で処理空間Ｐに供給して、処理容器１２内の圧力を圧力Ｐｒ２よりも低い圧力Ｐｒ１に低下させる。また、期間Ｔ３においては、ガス源４１ａからプラズマ生成用のガスをプラズマ発生空間Ｅに導入し、マイクロ波発生器１６により出力パワーＭＷ２よりも小さい出力パワーＭＷ１のマイクロ波を発生させて、プラズマ励起用のマイクロ波をプラズマ発生空間Ｅに導入する。
なお、工程Ｓ３における期間Ｔ１〜Ｔ３では、希釈ガスの流量、原料ガスの流量、第１のガスの流量又は第２のガスの流量、及び、処理容器１２内の圧力を、以下の工程Ｓ５，Ｓ７，Ｓ９と同様に設定してもよい。また、期間Ｔ２及びＴ３では、マイクロ波発生器１６により発生するマイクロ波出力パワーを、以下の工程Ｓ５，Ｓ７，Ｓ９と同様に設定してもよい。
一実施形態のプラズマ処理方法では、工程Ｓ３における予備工程が終了した後、多結晶シリコン層の成膜を行う。一実施形態では、多結晶シリコン層を成膜する工程は、被処理基体Ｗを処理するための工程Ｓ４、第１導電型の多結晶シリコン層であるｐ型多結晶シリコン層を成長させるための工程Ｓ５、工程Ｓ５で成長させたｐ型多結晶シリコン層を処理するための工程Ｓ６、ｉ型多結晶シリコン層を成長させるための工程Ｓ７、工程Ｓ６で成長させたｉ型多結晶シリコン層を処理するための工程Ｓ８、第２導電型の多結晶シリコン層であるｎ型多結晶シリコン層を成長させるための工程Ｓ９、工程Ｓ９で成長させたｎ型多結晶シリコン層を処理するための工程Ｓ１０、を含んでいる。
工程Ｓ４では、制御部１００がガス源４７ａに処理ガスを処理容器１２内に供給させ、マイクロ波発生器１６にマイクロ波を発生させる第２の制御を行う。より詳細には、工程Ｓ４では、ガス源４４ａからの原料ガスの供給を停止し、ガス源４５ａからの第１のガスの供給を停止し、ガス源４６ａからの第２のガスの供給を停止し、排気装置２３により処理容器１２内を排気しながら、ガス源４７ａから処理ガスを流量ｑｒ２で処理空間Ｐに供給し、ガス源４８ａから希釈ガスを流量ｑｈ１で処理空間Ｐに供給し、処理容器１２内の圧力を圧力Ｐｒ１に維持する。
工程Ｓ４における処理ガスの流量は、例えば、１０ｓｃｃｍ〜１００ｓｃｃｍであり、希釈ガスの流量は、例えば、１００ｓｃｃｍ〜１０００ｓｃｃｍである。この工程Ｓ４では、希釈ガスの流量ｑｈ１に対して処理ガスの流量ｑｒ２の比率が１０％以下である。また、処理容器１２内の圧力は、１３Ｐａ以下である。また、工程Ｓ４では、ガス源４１ａからプラズマ生成用のガスをプラズマ発生空間Ｅに導入し、マイクロ波発生器１６により発生するマイクロ波出力パワーを出力パワーＭＷ１に維持する。工程Ｓ４におけるマイクロ波出力パワーは、例えば、２０００Ｗ〜４０００Ｗである。また、工程Ｓ４では、高周波電源２５から高周波電極に高周波バイアス電力ＲＦ２を加えてもよい。また、一実施形態においては、工程Ｓ４において、処理空間Ｐに供給される希釈ガスは、例えばＡｒガスである。
かかる工程Ｓ４では、プラズマ発生空間Ｅにおいてプラズマが励起され、当該プラズマが処理空間Ｐに供給され、処理空間Ｐにおいて処理ガスが活性化される。これにより、図４の（ａ）に示すように、水素の活性種である水素ラジカル（図中、円によって囲まれた「Ｈ」）が生成される。生成された水素ラジカルは半導体基板ｓｕｂの表面、即ち電極層ＴＬの表面と反応して、電極層ＴＬの表面を、当該表面の凹凸を低減するように、エッチングする。従って、工程Ｓ４では、続く工程Ｓ５の成膜の下地となる電極層ＴＬの表面粗さを低減することができる。
続く工程Ｓ５では、制御部１００がガス源４４ａに原料ガスを処理容器１２内に供給させ、ガス源４５ａに第１のガスを処理容器１２に供給させ、マイクロ波発生器１６にマイクロ波を発生させる第１の制御を行う。より詳細には、工程Ｓ５では、排気装置２３により処理容器１２内を排気しながら、ガス源４７ａから処理ガスを流量ｑｒ２より少ない流量ｑｒ１で処理空間Ｐに供給し、ガス源４８ａから希釈ガスを流量ｑｈ１で処理空間Ｐに供給し、ガス源４４ａからの原料ガスを流量ｑｓ２で処理空間Ｐに供給し、ガス源４５ａからの第１のガスを流量ｑ１２で処理空間Ｐに供給して、処理容器１２内の圧力を圧力Ｐｒ１に維持する。処理ガスの流量は、例えば、０ｓｃｃｍ〜１０００ｓｃｃｍであり、希釈ガスの流量は、０ｓｃｃｍ〜１０００ｓｃｃｍである。原料ガスの流量は、例えば、１ｓｃｃｍ〜１００ｓｃｃｍであり、第１のガスの流量は０．０２ｓｃｃｍ〜２ｓｃｃｍである。
また、工程Ｓ５では、ガス源４１ａからプラズマ生成用のガスをプラズマ発生空間Ｅに導入し、マイクロ波発生器１６により発生するマイクロ波出力パワーを出力パワーＭＷ１に維持する。工程Ｓ５におけるマイクロ波出力パワーは、例えば、２０００Ｗ〜４０００Ｗである。また、一実施形態においては、工程Ｓ５において、処理空間Ｐに供給される希釈ガスは、ガス源４７ａから供給されるＨ２ガスと、ガス源４８ａから供給されるＡｒガスとの混合ガスである。即ち、工程Ｓ４における処理ガスは、工程Ｓ５では希釈ガスとして用いられ得る。さらに、一実施形態においては、工程Ｓ５において、高周波電源２５から高周波電極にバイアス電力を与えてもよく、このバイアス電力は１００Ｗ〜５００Ｗの範囲の電力であってもよい。
かかる工程Ｓ５では、プラズマ発生空間Ｅにおいてプラズマが励起され、当該プラズマが処理空間Ｐに供給され、処理空間Ｐにおいて原料ガス及び第１のガスが活性化される。これにより、図４の（ｂ）に示すように、シリコンの活性種（図中、円によって囲まれた「Ｓｉ」）、及び、第１のドーパント材料の活性種（図中、円によって囲まれた「Ｂ」）が、半導体基板ｓｕｂの表面と反応して、平坦化された半導体基板ｓｕｂ上にｐ型多結晶シリコン層Ｈ１を成長させる。この工程Ｓ５で成長されたｐ型多結晶シリコン層Ｈ１は、例えば３ｎｍ〜５０ｎｍの厚さを有する。
続く工程Ｓ６では、制御部１００が再び第２の制御を行う。より詳細には、工程Ｓ６では、ガス源４４ａからの原料ガス及びガス源４５ａからの第１のガスの供給を停止して、排気装置２３により処理容器１２内を排気しながら、ガス源４７ａから処理ガスを流量ｑｒ２で処理空間Ｐに供給し、ガス源４８ａから希釈ガスを流量ｑｈ１で処理空間Ｐに供給し、処理容器１２内の圧力を圧力Ｐｒ１に維持する。
工程Ｓ６における処理ガスの流量は、例えば、１０ｓｃｃｍ〜１００ｓｃｃｍであり、希釈ガスの流量は、例えば、１００ｓｃｃｍ〜１０００ｓｃｃｍである。この工程Ｓ６では、希釈ガスの流量ｑｈ１に対して処理ガスの流量ｑｒ２の比率が１０％以下である。また、処理容器１２内の圧力は、１３Ｐａ以下である。また、工程Ｓ６では、ガス源４１ａからプラズマ生成用のガスをプラズマ発生空間Ｅに導入し、マイクロ波発生器１６により発生するマイクロ波出力パワーを出力パワーＭＷ１に維持する。工程Ｓ６におけるマイクロ波出力パワーは、例えば、２０００Ｗ〜４０００Ｗである。また、工程Ｓ６では、高周波電源２５から高周波電極に高周波バイアス電力ＲＦ２を加える。また、一実施形態においては、工程Ｓ６において、処理空間Ｐに供給される希釈ガスは、例えばＡｒガスである。さらに、一実施形態においては、工程Ｓ６において、高周波電源２５から高周波電極にバイアス電力を与えてもよく、このバイアス電力は５００Ｗ以下の範囲の電力であってもよい。
かかる工程Ｓ６では、プラズマ発生空間Ｅにおいてプラズマが励起され、当該プラズマが処理空間Ｐに供給され、処理空間Ｐにおいて処理ガスが活性化される。これにより、図４の（ｃ）に示すように、水素の活性種である水素ラジカル（図中、円によって囲まれた「Ｈ」）が生成される。生成された水素ラジカルはｐ型多結晶シリコン層Ｈ１の表面と反応して、ｐ型多結晶シリコン層Ｈ１の表面を、当該表面の凹凸を低減するように、エッチングする。従って、工程Ｓ６では、続く工程Ｓ７の成膜の下地となるｐ型多結晶シリコン層Ｈ１の表面粗さを低減することができる。
続く工程Ｓ７では、制御部１００がガス源４４ａに原料ガスを処理容器１２内に供給させ、マイクロ波発生器にマイクロ波を発生させる第１の制御を行う。より詳細には、工程Ｓ７では、排気装置２３により処理容器１２内を排気しながら、ガス源４７ａから処理ガスを流量ｑｒ１で処理空間Ｐに供給し、ガス源４８ａから希釈ガスを流量ｑｈ１で処理空間Ｐに供給し、ガス源４４ａからの原料ガスを流量ｑｓ２で処理空間Ｐに供給して、処理容器１２内の圧力を圧力Ｐｒ１に維持する。
原料ガスの流量は、例えば、１ｓｃｃｍ〜１００ｓｃｃｍである。また、工程Ｓ７では、ガス源４１ａからプラズマ生成用のガスをプラズマ発生空間Ｅに導入し、マイクロ波発生器１６により発生するマイクロ波出力パワーを出力パワーＭＷ１に維持する。工程Ｓ７におけるマイクロ波出力パワーは、例えば、２０００Ｗ〜４０００Ｗである。また、工程Ｓ７では、高周波電源２５から高周波電極に高周波バイアス電力ＲＦ２を加える。工程Ｓ７における高周波バイアス電力は、例えば１００Ｗ〜５００Ｗである。また、一実施形態においては、工程Ｓ７において、処理空間Ｐに供給される希釈ガスは、Ａｒガスである。
かかる工程Ｓ７では、プラズマ発生空間Ｅにおいてプラズマが励起され、当該プラズマが処理空間Ｐに供給され、処理空間Ｐにおいて原料ガスが活性化される。これにより、図４の（ｄ）に示すように、シリコンの活性種（図中、円によって囲まれた「Ｓｉ」）が、ｐ型多結晶シリコン層Ｈ１の表面と反応して、平坦化されたｐ型多結晶シリコン層Ｈ１上にｉ型多結晶シリコン層Ｈ２を成長させる。この工程Ｓ７で成長されたｉ型多結晶シリコン層Ｈ２は、例えば４０ｎｍ〜１００ｎｍの厚さを有する。
続く工程Ｓ８では、制御部１００が再び第２の制御を行う。より詳細には、ガス源４４ａからの原料ガスの供給を停止して、排気装置２３により処理容器１２内を排気しながら、ガス源４７ａから処理ガスを流量ｑｒ２で処理空間Ｐに供給し、ガス源４８ａから希釈ガスを流量ｑｈ１で処理空間Ｐに供給し、処理容器１２内の圧力を圧力Ｐｒ１に維持する。処理ガスの流量は、例えば、１０ｓｃｃｍ〜１００ｓｃｃｍであり、希釈ガスの流量は、例えば、１００ｓｃｃｍ〜１０００ｓｃｃｍである。この工程Ｓ８では、希釈ガスの流量ｑｈ１に対して処理ガスの流量ｑｒ２の比率が１０％以下である。また、処理容器２内の圧力は、１３Ｐａ以下である。また、工程Ｓ８では、ガス源４１ａからプラズマ生成用のガスをプラズマ発生空間Ｅに導入し、マイクロ波発生器１６により発生するマイクロ波出力パワーを出力パワーＭＷ１に維持する。工程Ｓ８におけるマイクロ波出力パワーは、例えば、２０００Ｗ〜４０００Ｗである。また、工程Ｓ８では、高周波電源２５から高周波電極に高周波バイアス電力ＲＦ２を加える。また、一実施形態においては、工程Ｓ８において、処理空間Ｐに供給される希釈ガスは、例えばＡｒガスである。
かかる工程Ｓ８では、プラズマ発生空間Ｅにおいてプラズマが励起され、当該プラズマが処理空間Ｐに供給され、処理空間Ｐにおいて処理ガスが活性化される。これにより、図４の（ｅ）に示すように、水素の活性種である水素ラジカル（図中、円によって囲まれた「Ｈ」）が生成される。生成された水素ラジカルは、ｉ型多結晶シリコン層Ｈ２の表面と反応して、ｉ型多結晶シリコン層Ｈ２の表面を、その凹凸を低減させるように、エッチングする。従って、工程Ｓ８では、続く工程Ｓ９の成膜の下地となるｉ型多結晶シリコン層Ｈ２の表面粗さを低減することができる。
続く工程Ｓ９では、制御部１００がガス源４４ａに原料ガスを処理容器１２内に供給させ、ガス源４６ａに第２のガスを処理容器１２内に供給させ、マイクロ波発生器１６にマイクロ波を発生させる第１の制御を行う。より詳細には、排気装置２３により処理容器１２内を排気しながら、ガス源４７ａから処理ガスを流量ｑｒ１で処理空間Ｐに供給し、ガス源４８ａから希釈ガスを流量ｑｈ１で処理空間Ｐに供給し、ガス源４４ａからの原料ガスを流量ｑｓ２で処理空間Ｐに供給し、ガス源４６ａからの第２のガスを流量ｑ２２で処理空間Ｐに供給して、処理容器１２内の圧力を圧力Ｐｒ１に維持する。原料ガスの流量は、例えば、１ｓｃｃｍ〜１００ｓｃｃｍであり、第２のガスの流量は０．０２ｓｃｃｍ〜２ｓｃｃｍである。
また、工程Ｓ９では、ガス源４１ａからプラズマ生成用のガスをプラズマ発生空間Ｅに導入し、マイクロ波発生器１６により発生するマイクロ波出力パワーを出力パワーＭＷ１に維持する。工程Ｓ９におけるマイクロ波出力パワーは、例えば、２０００Ｗ〜４０００Ｗである。また、一実施形態においては、工程Ｓ７において、処理空間Ｐに供給される希釈ガスは、Ａｒガスである。さらに、一実施形態においては、工程Ｓ９において、高周波電源２５から高周波電極にバイアス電力を与えてもよく、このバイアス電力は１００Ｗ〜５００Ｗの範囲の電力であってもよい。
かかる工程Ｓ９では、プラズマ発生空間Ｅにおいてプラズマが励起され、当該プラズマが処理空間Ｐに供給され、処理空間Ｐにおいて原料ガス及び第２のガスが活性化される。これにより、図４の（ｆ）に示すように、シリコンの活性種（図中、円によって囲まれた「Ｓｉ」）、及び、第２のドーパント材料の活性種（図中、円によって囲まれた「Ｐ」）が、被処理基体Ｗの表面、即ち、ｉ型多結晶シリコン層Ｈ２の表面と反応して、平坦化されたｉ型多結晶シリコン層Ｈ２上にｎ型多結晶シリコン層Ｈ３を成長させる。
続く工程Ｓ１０では、制御部１００が再び第２の制御を行う。より詳細には、ガス源４４ａからの原料ガスの供給を停止し、ガス源４６ａからの第２のガスの供給を停止して、排気装置２３により処理容器１２内を排気しながら、ガス源４７ａから処理ガスを流量ｑｒ２で処理空間Ｐに供給し、ガス源４８ａから希釈ガスを流量ｑｈ１で処理空間Ｐに供給し、処理容器１２内の圧力を圧力Ｐｒ１に維持する。処理ガスの流量は、例えば、１０ｓｃｃｍ〜１００ｓｃｃｍであり、希釈ガスの流量は、例えば、１００ｓｃｃｍ〜１０００ｓｃｃｍである。この工程Ｓ１０では、希釈ガスの流量ｑｈ１に対して処理ガスの流量ｑｒ２の比率が１０％以下である。また、処理容器２内の圧力は、１３Ｐａ以下である。
また、工程Ｓ１０では、ガス源４１ａからプラズマ生成用のガスをプラズマ発生空間Ｅに導入し、マイクロ波発生器１６により発生するマイクロ波出力パワーを出力パワーＭＷ１に維持する。工程Ｓ１０におけるマイクロ波出力パワーは、例えば、２０００Ｗ〜４０００Ｗである。また、工程Ｓ１０では、高周波電源２５から高周波電極に高周波バイアス電力ＲＦ２を加える。また、一実施形態においては、工程Ｓ１０において、処理空間Ｐに供給される希釈ガスは、例えばＡｒガスである。
かかる工程Ｓ１０では、プラズマ発生空間Ｅにおいてプラズマが励起され、当該プラズマが処理空間Ｐに供給され、処理空間Ｐにおいて処理ガスが活性化される。これにより、図４の（ｇ）に示すように、水素の活性種である水素ラジカル（図中、円によって囲まれた「Ｈ」）が生成される。生成された水素ラジカルはｎ型多結晶シリコン層Ｈ３の表面と反応して、ｎ型多結晶シリコン層Ｈ３の表面を、その凹凸を低減させるように、エッチングする。従って、工程Ｓ１０では、続く電極層の形成の下地となるｎ型多結晶シリコン層Ｈ２の表面粗さを低減することができる。
以上の工程Ｓ１〜Ｓ１０を終了後、図４の（ｈ）に示すように、半導体基板ｓｕｂ上の電極層ＴＬ上にｐ型多結晶シリコン層Ｈ１、ｉ型多結晶シリコン層Ｈ２及びｎ型多結晶シリコン層Ｈ３が積層された生産物Ｙが形成される。一実施形態においては、この生産物Ｙの表面に電極を更に形成することにより、ｐｉｎ型ダイオードが製造される。
以上説明したように、このプラズマ処理方法では、処理容器１２内において水素ラジカルを生成して、各層の表面を当該水素ラジカルに曝している。水素ラジカルは、各層の表面をごく僅かにエッチングし、当該表面の凹凸を低減させる。従って、このプラズマ処理方法によれば、各層の表面粗さが低減される。その結果、各層の厚さ分布に対する下地の表面粗さの影響を抑制することが可能となる。
ところで、多結晶シリコン層の表面粗さを低減させる方法として、化学機械的研磨法（ＣＭＰ法）等の表面処理技術がある。しかしながら、ＣＭＰ等の表面処理技術は、半導体装置の製造に要する工程数を増加させ、延いては半導体装置の製造工程の生産性を低下させると共に製造コストを増加させ得る。
これに対して、一実施形態のプラズマ処理方法では、処理容器１２内に供給するガスの種類及び流量を制御することにより、同一の処理容器１２内において、各層の表面粗さを低減させる処理と、多結晶シリコン層Ｈ１〜Ｈ３の成長とを行い得る。即ち、水素ラジカルに被処理基体Ｗ又は多結晶シリコン層を曝す工程Ｓ４，Ｓ６，Ｓ８，Ｓ１０は、多結晶シリコン層Ｈ１〜Ｈ３を成長する工程Ｓ５，Ｓ７，Ｓ９と同一の処理容器１２内で行うことが可能である。従って、このプラズマ処理方法は、多結晶シリコン層Ｈ１〜Ｈ３が成長した被処理基体Ｗを、処理容器１２から搬出し、当該被処理基体Ｗを別の処理容器に設置する工程を必要としない。従って、このプラズマ処理方法は、半導体装置の製造工程の生産性の低下を抑制すると共に、製造コストの増加を抑制することも可能である。さらに、このプラズマ処理方法は、表面を平坦化した多結晶シリコン層Ｈ１〜Ｈ３を外気に曝すことなく、平坦化した多結晶シリコン層Ｈ１〜Ｈ３の表面に別の多結晶シリコン層Ｈ２〜Ｈ３を成長させることが可能である。従って、平坦化した表面の酸化を抑制することもできる。
一実施形態では、上述したように、工程Ｓ４，Ｓ６，Ｓ８，Ｓ１０においては、水素を含む処理ガスに加えて、希釈ガスが処理容器内に供給されている。この希釈ガスの流量に対する処理ガスの流量の比率は１０％以下であってもよい。かかる範囲の比率にＨ２ガスの流量とＡｒガスの流量とを設定することにより、水素ラジカルの発生効率を高めることができる。
一実施形態では、上述したように、工程Ｓ４，Ｓ６，Ｓ８，Ｓ１０においては、処理容器１２内の圧力が１３Ｐａ以下に設定されてもよい。かかる範囲の圧力に処理容器１２内の圧力を設定することにより、水素ラジカルの発生効率をより高めることができる。
以下、表面粗さと多結晶シリコン層の厚さの関係について考察し、次いで、多結晶シリコン層の表面粗さの要求値について、考察する。まず、図６を参照する。図６の（ａ）は、被処理基体Ｗ上に成長させたｐｉｎ構造８０を模式的に示している。図６の（ａ）に示すように、ｐｉｎ構造は、ｎ型多結晶シリコン層８１、ｉ型多結晶シリコン層８２、及び、ｐ型多結晶シリコン層８３を含む積層構造である。ｎ型多結晶シリコン層８１は被処理基体Ｗ上に形成されており、ｉ型多結晶シリコン層８２は、ｎ型多結晶シリコン層８１上には形成されている。そして、ｐ型多結晶シリコン層８３はｉ型多結晶シリコン層８２上に形成されている。
このようなｐｉｎ構造８０をその一部として有する半導体素子を製造する際には、図６の（ｂ）に示すように、ｐｉｎ構造８０は、積層方向Ｈにおいて切断されて、分離される。ここで、図６の（ａ）に示すように、多結晶シリコン層８１〜８３それぞれの表面は、成長時に形成された表面粗さＲａを有している。その結果、下地の凹凸と層表面の凹凸の位置関係により、図６の（ｂ）に示すように、素子毎に各層の厚さが異なることとなる。例えば、一つの素子が、ｉ型多結晶シリコン層８２の表面が凸である領域Ａ１から構成されており、この素子のｐ型多結晶シリコン層８３の表面が凹である場合には、ｐ型多結晶シリコン層８３の厚さｔ１が、他の素子のｐ型多結晶シリコン層８３の厚さよりも小さくなる。このことから明らかなように、各層の表面粗さを低減させる必要がある。
続けて、多結晶シリコン層の表面粗さの要求値について、考察する。図７は、ｐｎ接合部を有する積層構造９０を模式的に示す図である。この積層構造９０では、ｎ型多結晶シリコン層９１の上にｐ型多結晶シリコン層９２が形成されており、ｎ型多結晶シリコン層９１とｐ型多結晶シリコン層９２との間にはｐｎ接合部９３が介在している。かかる積層構造９０においては、ｐｎ接合部９３近傍のｎ型多結晶シリコン層９１には、幅Ｗｄ（ｎ）を有するｎ側空乏層９１ａが生じる。また、ｐｎ接合部９３近傍のｐ型多結晶シリコン層９２には、幅Ｗｄ（ｐ）を有するｐ側空乏層９２ａが生じる。
この空乏層９４の幅Ｗｄは、ｐ型多結晶シリコン層９１及びｎ型多結晶シリコン層９２にドープされた不純物濃度に依存する。そこで、ｎ型多結晶シリコン層９１における不純物濃度とｎ側空乏層９１ａの幅Ｗｄ（ｎ）との関係、及び、ｐ型多結晶シリコン層９２における不純物濃度とｐ側空乏層９２ａの幅Ｗｄ（ｐ）との関係を計算により求めた。
ｎ型多結晶シリコン層９１における不純物濃度とｎ側空乏層９１ａの幅Ｗｄ（ｎ）は、下記式（１）で示される。また、ｐ型多結晶シリコン層９２における不純物濃度とｐ側空乏層９２ａの幅Ｗｄ（ｐ）は、下記式（２）で示される。そして、下記式（３）で示されるように、幅Ｗｄ（ｎ）と幅Ｗｄ（ｐ）とを合計が半導体積層９０における空乏層９４の幅Ｗｄである。
Figure 0006008611
Figure 0006008611
Figure 0006008611
ここで、ε０は真空の誘電率である。εｓｉはシリコンの比誘電率である。ｑは素電荷である。ＮＡはアクセプターイオン濃度、即ち、ホール濃度である。ＮＤはドナーイオン濃度、即ち電子濃度である。φｂｉは内部電位である。ＶＲは逆バイアス電位である。
また、上式（１）〜（３）における各パラメータは、以下のように設定した。
ε０ ：８．８５×１０−１４［Ｆ／ｃｍ］
εｓｉ ：１１．９［―］
ｑ ：１．６０×１０−１９［Ｃ］
ＮＡ ：１×１０１５〜１×１０２１［ｃｍ−３］
ＮＤ ：１×１０１５〜１×１０２１［ｃｍ−３］
φｂｉ ：１．０３１［Ｖ］
ＶＲ ：０．１［Ｖ］
図８の（ａ）は、ホール濃度ＮＡと電子濃度ＮＤとをパラメータとして変化させて上記式（１）に基づき計算したｎ側空乏層９１ａの幅Ｗｄ（ｎ）の計算結果を示している。図８の（ａ）の横軸は電子濃度ＮＤを示し、縦軸はホール濃度ＮＡを示している。この計算においては、電子濃度ＮＤとホール濃度ＮＡとは、それぞれ１×１０１５〜１×１０２１ｃｍ−３の間で変化させた。
図８の（ａ）において、領域Ｄ１はｎ側空乏層９１ａの幅Ｗｄ（ｎ）が０〜２．０ｎｍである領域を示し、領域Ｄ２はｎ側空乏層９１ａの幅Ｗｄ（ｎ）が２．０〜４．０ｎｍである領域を示し、領域Ｄ３はｎ側空乏層９１ａの幅Ｗｄ（ｎ）が４．０〜６．０ｎｍである領域を示している。また、領域Ｄ４はｎ側空乏層９１ａの幅Ｗｄ（ｎ）が６．０〜８．０ｎｍである領域を示し、領域Ｄ５はｎ側空乏層９１ａの幅Ｗｄ（ｎ）が８．０〜１０．０ｎｍである領域を示し、領域Ｄ６はｎ側空乏層９１ａの幅Ｗｄ（ｎ）が１０．０〜１２．０ｎｍである領域を示している。領域Ｄ７はｎ側空乏層９１ａの幅Ｗｄ（ｎ）が１２．０〜１４．０ｎｍである領域を示し、領域Ｄ８はｎ側空乏層９１ａの幅Ｗｄ（ｎ）が１４．０〜１６．０ｎｍである領域を示し、領域Ｄ９はｎ側空乏層９１ａの幅Ｗｄ（ｎ）が１６．０〜１８．０ｎｍである領域を示している。領域Ｄ１０はｎ側空乏層９１ａの幅Ｗｄ（ｎ）が１８．０〜２０．０ｎｍである領域を示し、領域Ｄ１１はｎ側空乏層９１ａの幅Ｗｄ（ｎ）が２０．０ｎｍより大きい領域を示している。
また、図８の（ｂ）は、ホール濃度ＮＡと電子濃度ＮＤとをパラメータとして変化させて上記式（２）に基づき計算したｐ側空乏層９２ａの幅Ｗｄ（ｐ）の計算結果を示している。図８の（ｂ）の横軸は電子濃度ＮＤを示し、縦軸はホール濃度ＮＡを示している。この計算においては、電子濃度ＮＤとホール濃度ＮＡとは、それぞれ１×１０１５〜１×１０２１ｃｍ−３の間で変化させた。
図８の（ｂ）において、領域Ｅ１はｐ側空乏層９２ａの幅Ｗｄ（ｐ）が０〜２．０ｎｍである領域を示し、領域Ｅ２はｐ側空乏層９２ａの幅Ｗｄ（ｐ）が２．０〜４．０ｎｍである領域を示し、領域Ｅ３はｐ側空乏層９２ａの幅Ｗｄ（ｐ）が４．０〜６．０ｎｍである領域を示している。また、領域Ｅ４はｐ側空乏層９２ａの幅Ｗｄ（ｐ）が６．０〜８．０ｎｍである領域を示し、領域Ｅ５はｐ側空乏層９２ａの幅Ｗｄ（ｐ）が８．０〜１０．０ｎｍである領域を示し、領域Ｅ６はｐ側空乏層９２ａの幅Ｗｄ（ｐ）が１０．０〜１２．０ｎｍである領域を示している。領域Ｅ７はｐ側空乏層９２ａの幅Ｗｄ（ｐ）が１２．０〜１４．０ｎｍである領域を示し、領域Ｅ８はｐ側空乏層９２ａの幅Ｗｄ（ｐ）が１４．０〜１６．０ｎｍである領域を示し、領域Ｅ９はｐ側空乏層９２ａの幅Ｗｄ（ｐ）が１６．０〜１８．０ｎｍである領域を示している。領域Ｅ１０はｐ側空乏層９２ａの幅Ｗｄ（ｐ）が１８．０〜２０．０ｎｍである領域を示し、領域Ｅ１１はｐ側空乏層９２ａの幅Ｗｄ（ｐ）が２０．０ｎｍより大きい領域を示している。
ここで、積層構造９０をダイオードとして機能させる、即ち、逆方向電流を押えて整流性を示すためには、ｎ型多結晶シリコン層９１の厚さ、ｐ型多結晶シリコン層９２の厚さはそれぞれ、ｎ側空乏層９１ａの幅Ｗｄ（ｂ）、ｐ側空乏層９２ａの幅Ｗｄ（ｐ）より大きい必要がある。従って、ｎ型多結晶シリコン層９１の厚さ、ｐ型多結晶シリコン層９２の厚さをそれぞれ５ｎｍとすると、ｎ型多結晶シリコン層９１及びｐ型多結晶シリコン層９２に、５×１０２０ｃｍ−３以上の不純物をドープすることにより、ｎ側空乏層９１ａの幅Ｗｄ（ｂ）、ｐ側空乏層９２ａの幅Ｗｄ（ｐ）を、０〜４．０ｎｍに設定することができることが、図８の（ａ）及び（ｂ）から分かる。また、５ｎｍの厚さを有するｎ型及びｐ型の多結晶シリコン層９１，９２において、４ｎｍの幅の空乏層９１ａ，９２ａが生じ得ることを想定すると、ｎ型及びｐ型の多結晶シリコン層９１，９２の表面粗さＲａは１ｎｍ以下であることが必要となる。
しかしながら、熱ＣＶＤ法により形成した多結晶シリコン層の表面粗さは、１ｎｍより大きな値となる。また、熱ＣＶＤ法により形成したアモルファスシリコン層に対して熱アニールを適用することにより得られる多結晶シリコン層の表面粗さも、１ｎｍより大きな値となる。この事実を、図９に示す。図９では、横軸が成長温度或いはアニール温度である処理温度を示し、縦軸が多結晶シリコン層の表面粗さＲａを示している。図９において、プロットＰ１は、熱ＣＶＤ法により形成した多結晶シリコン層の表面粗さＲａを示しており、プロットＰ２は、熱ＣＶＤ法により形成したアモルファスシリコン層の表面粗さＲａを示しており、プロットＰ３〜Ｐ５は、熱ＣＶＤ法により形成したアモルファスシリコン層に対して熱アニールを適用することにより得られる多結晶シリコン層の表面粗さＲａを示している。この図９に示すように、従来法により得られる多結晶シリコン層の表面粗さＲａは、１ｎｍを超えるものであった。一方、一実施形態に係るプラズマ処理方法によれば、以下の実験例１等で確認されるように、表面粗さＲａが１ｎｍ以下の多結晶シリコン層を得ることが可能である。
以下、プラズマ処理装置１０を用いて行った実験例１〜４について説明する。
＜実験例１＞
実験例１では、水素ラジカルに多結晶シリコン層を曝す時間を可変のパラメータとして、多結晶シリコン層の表面を処理した。実験例１において、多結晶シリコン半導体層を処理する条件は以下の通りとした。
多結晶シリコン層の厚さ：１００ｎｍ
処理ガス（Ｈ２）の流量：３０ｓｃｃｍ
希釈ガス（Ａｒ）の流量：１０００ｓｃｃｍ
マイクロ波出力パワー：４０００Ｗ
マイクロ波の周波数：２．４５ＧＨｚ
処理容器内の圧力：４Ｐａ
バイアス電力：４００Ｗ
実験例１では、水素ラジカルに所定時間だけ曝した多結晶シリコン層の表面粗さＲａを、原子間力顕微鏡（ＡＦＭ）を用いて測定した。この表面粗さＲａは、ＪＩＳ Ｂ ０６０１：２００１に規定された算術平均粗さＲａである。この実験例１の結果を、図１０に示す。図１０の横軸は、多結晶シリコン層を水素ラジカルに曝した時間、即ち処理時間を示しており、縦軸は多結晶シリコン層の表面粗さＲａを示している。図１０から明らかなように、実験例１によれば、多結晶シリコン層の表面粗さＲａは、処理時間と相関があることが確認された。より詳細には、処理前の多結晶シリコン層の表面粗さＲａは１．５ｎｍであり（参照符号Ｐ６）、水素ラジカルに６０秒間曝した後の多結晶シリコン層の表面粗さＲａは０．８ｎｍであり（参照符号Ｐ７）、水素ラジカルに１２０秒間曝した後の多結晶シリコン層の表面粗さＲａは０．６ｎｍであった（参照符号Ｐ８）。従って、実験例１により、水素ラジカルに６０秒間以上多結晶シリコン層を曝すことにより、その表面粗さＲａを１．０ｎｍ以下に制御できることが確認された。
＜実験例２＞
実験例２では、水素ラジカルに曝す時間を可変のパラメータとして、多結晶シリコン層の表面を処理した。実験例２において、多結晶シリコン層を処理する条件は実験例１と同様である。実験例２では、水素ラジカルに所定時間だけ曝した多結晶シリコン層の結晶率を評価した。結晶率は、ラマン分光法を用いて測定した。また、実験例２では、水素ラジカルに所定時間だけ曝した多結晶シリコン層の膜厚を測定した。膜厚は、走査型電子顕微鏡像（ＳＥＭ像）を用いて測定した。
この実験例２の結果を図１１に示す。図１１の横軸は処理時間を示しており、左縦軸は結晶率を示し、右縦軸は膜厚を示している。図１１中のグラフＧ１は結晶率の測定結果を示しており、グラフＧ２は膜厚を示している。
図１１のグラフＧ１から明らかなように、結晶率は、水素プラズマに多結晶シリコン層を曝す時間に有意な依存性を示さなかった。また、図１１のグラフＧ２から明らかなように、多結晶シリコン層の膜厚も、水素プラズマに多結晶シリコン層を曝す時間に有意な依存性を示さなかった。このことから、多結晶シリコンを水素プラズマに曝す時間を長くするほど、多結晶シリコン層の結晶率及び膜厚に影響を与えずに、当該多結晶シリコン層の表面粗さを低減させることができることが確認された。
＜実験例３＞
実験例３では、処理容器１２内の圧力と水素ラジカルの発生量との関係を評価した。即ち、実験例３では、処理容器１２内の圧力を可変のパラメータとして、水素ラジカルの発生量を評価した。実験例３における条件は以下の通りとした。
処理ガス（Ｈ２）の流量：１００ｓｃｃｍ
希釈ガス（Ａｒ）の流量：１０００ｓｃｃｍ
マイクロ波出力パワー：２０００Ｗ
マイクロ波の周波数：２．４５ＧＨｚ
処理容器内の圧力：０．１Ｔｏｒｒ（１３Ｐａ），０．５Ｔｏｒｒ（６７Ｐａ），３．０Ｔｏｒｒ（３９９Ｐａ），９．５Ｔｏｒｒ（１２６４Ｐａ）
水素ラジカルの発生量は、水素ラジカルの発光波長におけるカウント数を計測することにより評価した。また、アルゴンラジカルの発生量についても、アルゴンラジカルの発光波長におけるカウント数を計測することにより評価した。また、これらのカウント数は、分光装置（Ｖｅｒｉｔｙ Ｉｎｓｔｒｕｍｅｎｔｓ社製 ＳＤ１０２４）を用いて計測した。この結果を図１２に示す。図１２の横軸は、処理容器内の圧力を示しており、縦軸は、発光強度、即ち、カウント数を示している。図１２において、グラフＧ３は水素ラジカルの発光波長４８６ｎｍのカウント数を示しており、グラフＧ４は、水素ラジカルの発光波長６５８ｎｍのカウント数を示しており、グラフＧ５は、アルゴンラジカルの発光波長７５０ｎｍのカウント数を示している。
ここで、水素ラジカルは、当該水素ラジカルの発光波長（６５８ｎｍ）におけるカウント数が１００００以上である場合に、効率的に生成されているものと考えられる。従って、図１２から明らかなように、処理容器１２内の圧力を０．１Ｔｏｒｒ（１３Ｐａ）以下に設定することにより、水素ラジカルの発生効率を高めて、多結晶シリコン層を効率よく処理するために必要な水素ラジカルを確保できることが確認された。
＜実験例４＞
実験例４では、水素ガスの流量とアルゴンガスの流量の比と、水素ラジカルの発生量との関係を評価した。即ち、実験例４においては、水素ガスの流量とアルゴンガスの流量の比を可変のパラメータとして、水素ラジカルの発生量を評価した。実験例４における条件は以下の通りとした。
処理ガス（Ｈ２）の流量：２０，５０，１００，５００ｓｃｃｍ
希釈ガス（Ａｒ）の流量：５０，５００，１０００ｓｃｃｍ
マイクロ波出力パワー：２０００Ｗ
マイクロ波の周波数：２．４５ＧＨｚ
処理容器内の圧力：１３Ｐａ
実験例４においても、実験例３と同様に水素ラジカル及びアルゴンラジカルの発生量を計測した。その結果を図１３に示す。図１３の（ａ）、（ｂ）、及び（ｃ）の横軸は、水素ガスの流量を示しており、縦軸は、発光強度、即ち、カウント数を示している。図１３において、グラフＧ３は水素ラジカルの発光波長４８６ｎｍのカウント数を示しており、グラフＧ４は、水素ラジカルの発光波長６５８ｎｍのカウント数を示しており、グラフＧ５は、アルゴンラジカルの発光波長７５０ｎｍのカウント数を示している。図１３の（ａ）は、Ａｒガスの流量を１０００ｓｃｃｍに設定したときの計測結果を示しており、図１３の（ｂ）は、Ａｒガスの流量を５００ｓｃｃｍに設定したときの計測結果を示しており、図１３の（ｃ）は、Ａｒガスの流量を５０ｓｃｃｍに設定したときの計測結果を示している。
上述したように、水素ラジカルは、当該水素ラジカルの発光波長（６５８ｎｍ）におけるカウント数が１００００以上である場合に、効率的に生成されているものと考えられる。図１３の（ａ）に示すように、Ａｒガスの流量が１０００ｓｃｃｍの場合には、水素ガスの流量が１００ｓｃｃｍであるとき、即ち、Ａｒガスの流量に対して水素ガスの流量が１０％以下であるときに、効率的に水素ラジカルが発生していた。また、図１３の（ｂ）に示すように、Ａｒガスの流量が５００ｓｃｃｍの場合には、水素ガスの流量が１００ｓｃｃｍであるとき、即ち、Ａｒガスの流量に対して水素ガスの流量が２０％以下であるときに、効率的に水素ラジカルが発生していた。また、図１３の（ｃ）に示すように、Ａｒガスの流量が５０ｓｃｃｍの場合には、水素ガスの流量が２０ｓｃｃｍであるとき、即ち、Ａｒガスの流量に対して水素ガスの流量が４０％以下であるときに、効率的に水素ラジカルが発生していた。この結果、アルゴンガスの流量に対する水素ガスの流量の比率を１０％以下に設定することにより、アルゴンガスの流量の絶対量に依らず、水素ラジカルを効率的に発生させることが可能であることが確認された。
以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。上述した工程Ｓ４〜工程Ｓ１０は、それぞれ異なる処理容器内で実施されてもよい。例えば、プラズマ処理装置は、多結晶シリコン層を処理するための第１処理容器と、多結晶シリコン層を成長するための第２処理容器とを有していてもよく。この第１処理容器と第２処理容器との間で多結晶シリコン層を成長した被処理基体Ｗを往復させて、第１処理容器において多結晶シリコン層を処理する工程Ｓ４，Ｓ６，Ｓ８，Ｓ１０と、第２処理容器において多結晶シリコン層を成長する工程Ｓ５，Ｓ７，Ｓ９とを実施してもよい。
また、上述したように、ｐ型多結晶シリコン層Ｈ１を成膜する工程Ｓ５、ｉ型多結晶シリコン層Ｈ２を成膜する工程Ｓ７、ｎ型多結晶シリコン層Ｈ３を成膜する工程Ｓ９のそれぞれの工程における処理ガスの流量ｑｒ１は、工程Ｓ５，Ｓ７，Ｓ９の前に行われる水素ラジカルで処理する工程Ｓ４，Ｓ６，Ｓ８における処理ガスの流量ｑｒ２よりも小さくする一実施形態を記載したが、この形態に限られることはない。工程Ｓ５，Ｓ７，Ｓ９における処理ガスの流量ｑｒ１は、所望の流量に設定することができる。例えば、処理ガスの流量ｑｒ１は、処理ガスの流量ｑｒ２よりも大きい値であってもよいし、同じ値であってもよいし、小さい値であってもよい。さらに、処理ガスの供給を停止してもよい。また、工程Ｓ５，Ｓ７，Ｓ９では、処理ガスの流量ｑｒ１がそれぞれ互いに異なっていてもよい。
また、上述したように、ｐ型多結晶シリコン層Ｈ１を成膜する工程Ｓ５、ｉ型多結晶シリコン層Ｈ２を成膜する工程Ｓ７、ｎ型多結晶シリコン層Ｈ３を成膜する工程Ｓ９のそれぞれの工程における希釈ガスの流量を、工程Ｓ５，Ｓ７，Ｓ９の前に行われる水素ラジカルで処理する工程Ｓ４，Ｓ６，Ｓ８における希釈ガスの流量ｑｈ１と同じ値に設定した一実施形態を記載したが、この形態に限られることはない。工程Ｓ５，Ｓ７，Ｓ９における希釈ガスの流量は、所望の流量に設定することができる。例えば、工程Ｓ５，Ｓ７，Ｓ９における希釈ガスの流量は、工程Ｓ４，Ｓ６，Ｓ８における希釈ガスの流量ｑｈ１よりも大きい値でもよいし、同じ値であってもよいし、小さい値であってもよい。さらに、希釈ガスの供給を停止してもよい。また、工程Ｓ５，Ｓ７，Ｓ９では、希釈ガスの流量ｑｈ１がそれぞれ互いに異なっていてもよい。
１０…プラズマ処理装置、１２…処理容器、１４…ステージ（載置台）、１６…マイクロ波発生器、２２…圧力調整部、２５…高周波電源、４１，４３…ガス導入部、４２…シャワープレート、１００…制御部、Ｅ…プラズマ発生空間、Ｐ…処理空間、Ｈ１…ｐ型多結晶シリコン層（第１導電型の多結晶シリコン層）、Ｈ２…ｉ型多結晶シリコン層（ｉ型の多結晶シリコン層）、Ｈ３…ｎ型多結晶シリコン層（第２導電型の多結晶シリコン層）、Ｗ…被処理基体。

Claims (19)

  1. 被処理基体上に多結晶シリコン層を成長する工程と、
    前記多結晶シリコン層が成長した前記被処理基体を収容した処理容器内に水素を含有する処理ガスを供給し、前記処理容器内にマイクロ波を放射することにより水素ラジカルを生成して、前記水素ラジカルに前記多結晶シリコン層を曝すことにより前記水素ラジカルに曝された前記多結晶シリコン層の表面の表面粗さを低減させる工程と、
    を含み、
    前記水素ラジカルに前記多結晶シリコン層を曝すことにより前記水素ラジカルに曝された前記多結晶シリコン層の表面の表面粗さを低減させる前記工程は、前記多結晶シリコン層の表面の表面粗さが算術平均粗さとして１ナノメートル以下になるまで継続させる、
    プラズマ処理方法。
  2. 前記水素ラジカルに前記多結晶シリコン層を曝すことにより前記水素ラジカルに曝された前記多結晶シリコン層の表面の表面粗さを低減させる前記工程は、前記多結晶シリコン層を成長する前記工程と同一の前記処理容器内で行われる、請求項１に記載のプラズマ処理方法。
  3. 前記水素ラジカルに曝されることにより表面粗さが低減された前記多結晶シリコン層の表面上に、別の多結晶シリコン層を成長する工程を更に含む、請求項１又は２に記載のプラズマ処理方法。
  4. 前記別の多結晶シリコン層を成長する前記工程は、前記水素ラジカルに前記多結晶シリコン層を曝すことにより前記水素ラジカルに曝された前記多結晶シリコン層の表面の表面粗さを低減させる前記工程と同一の前記処理容器内で行われる、請求項３に記載のプラズマ処理方法。
  5. 前記多結晶シリコン層を成長する前記工程は、
    前記処理容器内にシリコンを含有する原料ガス及び第１のドーパント材料を含有する第１のガスを供給し、前記処理容器内に前記マイクロ波を放射して、前記被処理基体上に第１の多結晶シリコン層を成長する工程と、
    前記処理容器内に前記原料ガスを供給し、前記処理容器内に前記マイクロ波を放射して、前記第１の多結晶シリコン層上にｉ型多結晶シリコン層を成長する工程と、
    を含み、
    前記別の多結晶シリコン層を成長する前記工程では、前記処理容器内に前記原料ガス及び第２のドーパント材料を含有する第２のガスを供給し、前記処理容器内に前記マイクロ波を放射して、前記ｉ型多結晶シリコン層上に第２の多結晶シリコン層を成長する、
    請求項３又は４に記載のプラズマ処理方法。
  6. 前記多結晶シリコン層を成長する前記工程の前に、前記処理容器内に前記処理ガスを供給し、前記マイクロ波を前記処理容器内に放射することにより前記水素ラジカルを生成して、前記水素ラジカルに前記被処理基体を曝すことにより前記水素ラジカルに曝された前記被処理基体の表面の表面粗さを低減させる工程を更に含み、
    前記被処理基体の表面は電極層の表面である、
    請求項１〜５の何れか一項に記載のプラズマ処理方法。
  7. 前記マイクロ波は、ラジアルラインスロットアンテナから前記処理容器内に放射される、請求項１〜６の何れか一項に記載のプラズマ処理方法。
  8. 前記水素を含有する処理ガスは水素ガスである、請求項１〜７の何れか一項に記載のプラズマ処理方法。
  9. 前記処理ガスと共に前記処理容器内に希釈ガスが更に供給され、
    前記希釈ガスの流量に対する前記水素を含有する処理ガスの流量の比率は１０％以下である、請求項１〜８の何れか一項に記載のプラズマ処理方法。
  10. 前記水素ラジカルに前記多結晶シリコン層を曝すことにより前記水素ラジカルに曝された前記多結晶シリコン層の表面の表面粗さを低減させる前記工程及び前記水素ラジカルに前記被処理基体を曝すことにより前記水素ラジカルに曝された前記被処理基体の表面の表面粗さを低減させる前記工程では、前記処理容器内の圧力が１３Ｐａ以下に設定される、請求項１〜９の何れか一項に記載のプラズマ処理方法。
  11. 多結晶シリコン層を処理するプラズマ処理装置であって、
    その主面上に前記多結晶シリコン層が成長した被処理基体を収容する処理容器と、
    水素を含有するガスを含む処理ガスを前記処理容器内に供給する処理ガス供給部と、
    マイクロ波を発生するマイクロ波発生器と、
    前記マイクロ波発生器に接続され、前記処理ガスのプラズマを励起するためのマイクロ波を前記処理容器に放射するアンテナと、
    を備え、
    前記処理容器内に前記マイクロ波を放射することにより水素ラジカルを生成して、前記水素ラジカルに前記多結晶シリコン層を曝すことにより前記水素ラジカルに曝された前記多結晶シリコン層の表面の表面粗さを算術平均粗さとして１ナノメートル以下まで低減させる処理を行う、
    プラズマ処理装置。
  12. シリコンを含有する原料ガスを前記処理容器内に供給する原料ガス供給部と、
    前記処理ガス供給部、前記原料ガス供給部、及び前記マイクロ波発生器を制御する制御部と、
    を更に備え、
    前記制御部は、
    前記原料ガス供給部に前記原料ガスを含むガスを前記処理容器内に供給させ、前記マイクロ波発生器にマイクロ波を発生させる第１の制御を行い、
    前記処理ガス供給部に前記処理ガスを前記処理容器内に供給させ、前記マイクロ波発生器にマイクロ波を発生させる第２の制御を行う、
    請求項１１に記載のプラズマ処理装置。
  13. 前記制御部は、前記第１の制御と前記第２の制御とを交互に繰り返す、請求項１２に記載のプラズマ処理装置。
  14. 前記原料ガス供給部は、第１のドーパント材料を含有する第１のガス及び第２のドーパント材料を含有する第２のガスを更に供給可能であり、
    前記制御部は、複数回の第１の制御において選択的に前記原料ガスに加えて前記第１のガス又は前記第２のガスを前記処理容器内に供給させる、請求項１３に記載のプラズマ処理装置。
  15. 前記制御部は、前記被処理基体に前記多結晶シリコン層を形成する前に前記第２の制御を行う、請求項１４に記載のプラズマ処理装置。
  16. 前記アンテナは、ラジアルラインスロットアンテナである、請求項１２〜１５の何れか一項に記載のプラズマ処理装置。
  17. 前記水素を含有する処理ガスは水素ガスである、請求項１２〜１６の何れか一項に記載のプラズマ処理装置。
  18. 前記処理容器内に希釈ガスを更に供給する希釈ガス供給部を更に備え、
    前記処理ガス供給部は、前記処理ガスの流量を調整する第１流量調整部を含み、
    前記希釈ガス供給部は、前記希釈ガスの流量を調整する第２流量調整部を含み、
    前記制御部は、前記第１流量調整部及び前記第２流量調整部に前記希釈ガスの流量に対する前記処理ガスの流量の比率を１０％以下に設定させる、
    請求項１２〜１７の何れか一項に記載のプラズマ処理装置。
  19. 前記処理容器内の圧力を調整する圧力調整部を更に備え、
    前記制御部は、前記圧力調整部に前記処理容器内の圧力を１３パスカル以下に設定させる、
    請求項１２〜１８の何れか一項に記載のプラズマ処理装置。
JP2012144368A 2012-06-27 2012-06-27 プラズマ処理方法及びプラズマ処理装置 Active JP6008611B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012144368A JP6008611B2 (ja) 2012-06-27 2012-06-27 プラズマ処理方法及びプラズマ処理装置
US14/410,741 US9779936B2 (en) 2012-06-27 2013-04-17 Plasma processing method and plasma processing apparatus
KR1020147036571A KR102006519B1 (ko) 2012-06-27 2013-04-17 플라즈마 처리 방법 및 플라즈마 처리 장치
PCT/JP2013/061372 WO2014002586A1 (ja) 2012-06-27 2013-04-17 プラズマ処理方法及びプラズマ処理装置
TW102122626A TW201415540A (zh) 2012-06-27 2013-06-26 電漿處理方法及電漿處理裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012144368A JP6008611B2 (ja) 2012-06-27 2012-06-27 プラズマ処理方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
JP2014011178A JP2014011178A (ja) 2014-01-20
JP6008611B2 true JP6008611B2 (ja) 2016-10-19

Family

ID=49782764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012144368A Active JP6008611B2 (ja) 2012-06-27 2012-06-27 プラズマ処理方法及びプラズマ処理装置

Country Status (5)

Country Link
US (1) US9779936B2 (ja)
JP (1) JP6008611B2 (ja)
KR (1) KR102006519B1 (ja)
TW (1) TW201415540A (ja)
WO (1) WO2014002586A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6406811B2 (ja) * 2013-11-20 2018-10-17 国立大学法人名古屋大学 Ｉｉｉ 族窒化物半導体装置の製造装置および製造方法ならびに半導体ウエハの製造方法
DE102014104011A1 (de) * 2014-03-24 2015-09-24 Aixtron Se Vorrichtung zum Abscheiden von Nanotubes
JP6404111B2 (ja) * 2014-12-18 2018-10-10 東京エレクトロン株式会社 プラズマ処理装置
KR102209758B1 (ko) * 2019-03-27 2021-01-29 신재철 배치식 건식 식각 챔버
KR102523367B1 (ko) * 2020-02-13 2023-04-21 세메스 주식회사 실리콘 구조물 표면 러프니스 개선 방법 및 기판 처리 장치
KR102865108B1 (ko) * 2020-12-18 2025-09-26 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 표시 장치의 제조 방법
KR102772575B1 (ko) 2021-05-25 2025-02-27 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
JP7697397B2 (ja) * 2022-04-15 2025-06-24 信越半導体株式会社 ポリシリコンウェーハの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3905297A1 (de) * 1989-02-21 1990-08-23 Siemens Ag Verfahren zum herstellen polykristalliner halbleitermaterialschichten durch plasmaangeregte gasphasenabscheidung
US5221643A (en) * 1989-02-21 1993-06-22 Siemens Aktiengesellschaft Method for producing polycrystalline semiconductor material by plasma-induced vapor phase deposition using activated hydrogen
JP3319550B2 (ja) * 1995-03-17 2002-09-03 キヤノン株式会社 多結晶Ｓｉ薄膜の堆積法
JP3812232B2 (ja) * 1998-10-23 2006-08-23 日新電機株式会社 多結晶シリコン薄膜形成方法及び薄膜形成装置
DE19935046C2 (de) * 1999-07-26 2001-07-12 Schott Glas Plasma-CVD-Verfahren und Vorrichtung zur Herstellung einer mikrokristallinen Si:H-Schicht auf einem Substrat sowie deren Verwendung
JP2001144258A (ja) 1999-11-16 2001-05-25 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2002343993A (ja) * 2001-03-15 2002-11-29 Canon Inc 薄膜多結晶太陽電池及びその形成方法
JP2003282433A (ja) 2002-03-26 2003-10-03 Hajime Shirai 多結晶シリコン膜及びその生産方法
JP2005129666A (ja) * 2003-10-22 2005-05-19 Canon Inc 処理方法及び装置
JP2005206897A (ja) * 2004-01-23 2005-08-04 Toshiba Corp ポリシリコン膜形成方法
JP2009152265A (ja) * 2007-12-19 2009-07-09 Tohoku Univ 光電変換素子製造装置及び方法、並びに光電変換素子
JP5219538B2 (ja) * 2008-02-12 2013-06-26 大成建設株式会社 太陽光発電薄膜を基材に直接形成した太陽電池
JP2011077322A (ja) * 2009-09-30 2011-04-14 Tokyo Electron Ltd 結晶性珪素膜の成膜方法およびプラズマｃｖｄ装置
US20120142172A1 (en) * 2010-03-25 2012-06-07 Keith Fox Pecvd deposition of smooth polysilicon films

Also Published As

Publication number Publication date
KR20150023504A (ko) 2015-03-05
US20150162193A1 (en) 2015-06-11
US9779936B2 (en) 2017-10-03
JP2014011178A (ja) 2014-01-20
TW201415540A (zh) 2014-04-16
WO2014002586A1 (ja) 2014-01-03
KR102006519B1 (ko) 2019-08-01

Similar Documents

Publication Publication Date Title
JP6008611B2 (ja) プラズマ処理方法及びプラズマ処理装置
CN103000511B (zh) 干法金属蚀刻方法
TWI499359B (zh) 寬帶離子束產生用之高密度螺旋電漿源
KR101628593B1 (ko) 감소된 측벽 스페이서 슬림화를 갖는 고선택적 스페이서 에칭 공정
US20140356984A1 (en) Solid state source introduction of dopants and additives for a plasma doping process
WO2020051064A1 (en) Apparatus and process for electron beam mediated plasma etch and deposition processes
US20210098232A1 (en) Apparatus and method for processing substrate and method of manufacturing semiconductor device using the method
US20070245957A1 (en) High density plasma oxidation
US11264460B2 (en) Vertical transistor fabrication for memory applications
TWI514467B (zh) 形成間隔物側壁上之含ＳｉＯＣｌ的層以預防間隔物蝕刻時之臨界尺寸損失
CN1291460C (zh) 等离子处理方法和装置
JP2015037091A (ja) エッチング方法
WO2010148001A1 (en) Method to synthesize graphene
JP6592400B2 (ja) エッチング方法
JP2014120661A (ja) ダミーゲートを形成する方法
US20090311870A1 (en) Plasma etching method and plasma etching apparatus
WO2013105324A1 (ja) プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
Pu Plasma etch equipment
TWI593014B (zh) 表面介面工程方法
WO2013172203A1 (ja) 太陽電池の製造方法及びプラズマ処理装置
KR20150022703A (ko) 반도체 디바이스를 제조하는 방법
US20150093886A1 (en) Plasma processing method and plasma processing apparatus
JPH0748479B2 (ja) 絶縁膜形成方法及び装置
TW201419386A (zh) 電漿摻雜裝置、電漿摻雜方法及半導體元件之製造方法
JP2016225356A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160913

R150 Certificate of patent or registration of utility model

Ref document number: 6008611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250