[go: up one dir, main page]

JP6066025B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6066025B2
JP6066025B2 JP2016549985A JP2016549985A JP6066025B2 JP 6066025 B2 JP6066025 B2 JP 6066025B2 JP 2016549985 A JP2016549985 A JP 2016549985A JP 2016549985 A JP2016549985 A JP 2016549985A JP 6066025 B2 JP6066025 B2 JP 6066025B2
Authority
JP
Japan
Prior art keywords
diode
type region
semiconductor device
input terminal
plan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016549985A
Other languages
English (en)
Other versions
JPWO2016047217A1 (ja
Inventor
宇野　哲史
哲史 宇野
川口　浩
浩 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6066025B2 publication Critical patent/JP6066025B2/ja
Publication of JPWO2016047217A1 publication Critical patent/JPWO2016047217A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/221—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/921—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the configuration of the interconnections connecting the protective arrangements, e.g. ESD buses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は半導体装置に関し、特に、ＥＳＤ保護素子としてダイオードを備えた半導体装置に関するものである。
携帯端末機等のパワーアンプモジュールを構成するトランジスタとして、ヘテロ接合型のバイポーラトランジスタが適用されている。この種のバイポーラトランジスタは、ＨＢＴ（Hetero Junction Bipolar Transistor）と称されており、メサ構造を有している。
このようなバイポーラトランジスタ等の半導体素子が、静電気放電によって破壊されたり、または、静電気放電によって誤動作したりする等の不具合を防止するために、半導体装置には、ＥＳＤ（Electro Static Discharge）保護素子が形成されている。そのＥＳＤ保護素子の一つとして、ダイオードがある。
バイポーラトランジスタのＥＳＤ保護素子としてのダイオードは、ダイオードの耐電圧および抵抗等の電気的特性上、複数のダイオードが直列に接続される態様で形成されることになる。そのパターン（レイアウト）として、図１９に示すように、所定数のダイオードＪＤを一方向に直線状に接続させたパターンがある。
このパターンが形成された半導体装置１０１では、直線状に接続された複数のダイオードＪＤのうち、一端側に位置するダイオードのＰ型領域に入力端子１０８が接続され、他端側に位置するダイオードＪＤのＮ型領域に出力端子１０９が接続される。
なお、ＥＳＤ保護素子としてのダイオードを開示した特許文献として、たとえば、特許文献１および特許文献２がある。
特開２００２−２１７３７４号公報 ＷＯ２００１−１８８６５号
しかしながら、従来の半導体装置では以下のような問題点があった。複数のダイオードを一方向に直線状に接続させるパターンでは、半導体装置の微細化に伴って、他の半導体素子等が形成される領域（パターン）と干渉するために、配置できないことがある。
このため、図２０に示すように、直列に接続される一連のダイオードＪＤを、その途中において折り返したパターン（折り返しパターン）が採用されている。ところが、この折り返しパターンでは、出力端子１０９が入力端子１０８に接近することがある。そのため、入力端子１０８側に位置するダイオードＪＤと、出力端子１０９側に位置するダイオードＪＤとの配置関係によっては、ＥＳＤ試験において入力端子側に位置するダイオードＪＤから電流がリークし、ダイオードＪＤが破壊されてしまう場合があることが判明した。
本発明は、上記問題点を解決するためになされたものであり、その目的は、ＥＳＤ保護素子としてのダイオードが静電気放電によって破壊されにくい半導体装置を提供することである。
本発明に係る一の半導体装置は、主表面を有する基板と、入力端子および出力端子と、複数のダイオードとを有している。入力端子および出力端子は、基板にそれぞれ形成されている。複数のダイオードは、基板に形成され、Ｎ型領域およびＰ型領域をそれぞれ含み、入力端子から順次直列に接続されて出力端子に接続されている。複数のダイオードのそれぞれでは、Ｎ型領域とＰ型領域とが平面視的に位置する態様で、Ｎ型領域の一部に接するようにＰ型領域が形成されている。直列に接続された複数のダイオードは、第１直列接続部と第２直列接続部とを備えている。第１直列接続部では、入力端子から第１方向に延在し、入力端子から遠ざかるように電流が流れる。第２直列接続部では、入力端子に接近するように電流が流れる部分を含む。第１直列接続部には、入力端子から数えて一番目の第１ダイオードが含まれている。第２直列接続部には、出力端子から数えて一番目の最終ダイオードが含まれている。最終ダイオードは、第１ダイオードに対して、第１方向と交差する第２方向に距離を隔てて配置されている。第１ダイオードおよび最終ダイオードでは、第１ダイオードのＰ型領域と最終ダイオードのＮ型領域とが平面視的に直接対向する配置以外の配置に設定されている。
一の半導体装置によれば、第１ダイオードおよび最終ダイオードでは、第１ダイオードのＰ型領域と最終ダイオードのＮ型領域とが平面視的に直接対向する配置以外の配置に設定されていることで、静電気放電によってダイオードが破壊されるのを抑制することができる。
第１ダイオードと最終ダイオードの配置として、順方向とは逆向きの、第１ダイオードのＮ型領域と最終ダイオードのＰ型領域とが平面視的に直接対向する配置に設定されていることが特に好ましい。また、第１ダイオードのＰ型領域と最終ダイオードのＰ型領域とが平面視的に直接対向する配置に設定されていてもよいし、あるいは、第１ダイオードのＮ型領域と最終ダイオードのＮ型領域とが平面視的に直接対向する配置に設定されていてもよい。
また、最終ダイオードは、第１ダイオードに対して、第２方向として、第１方向と直交する方向に距離を隔てて配置されていてもよい。なお、直交とは、幾何学的に厳密な直交を意図するものではなく、製造上のばらつきを含む。
また、最終ダイオードは、第１ダイオードに対して、第２方向として、第１方向と直交する方向から斜めに傾けた方向に距離を隔てて配置されていてもよい。そのような配置として、最終ダイオードは、入力端子から数えて二番目の第２ダイオードに対して、第１方向と直交する方向に距離を隔てて配置されていることが好ましい。また、最終ダイオードは、出力端子から数えて二番目のダイオードが、第１ダイオードに対して、第１方向と直交する方向に距離を隔てて位置する態様で、配置されていることが好ましい。
本発明に係る他の半導体装置は、主表面を有する基板と、入力端子および出力端子と、複数のダイオードとを有している。入力端子および出力端子は、基板にそれぞれ形成されている。複数のダイオードは、基板に形成され、Ｎ型領域およびＰ型領域をそれぞれ含み、入力端子から順次直列に接続されて出力端子に接続されている。複数のダイオードのそれぞれでは、Ｎ型領域とＰ型領域とが平面視的に位置する態様で、Ｎ型領域の一部に接するようにＰ型領域が形成されている。直列に接続された前記複数のダイオードは、第１直列接続部と第２直列接続部とを備えている。第１直列接続部は、入力端子から第１方向に延在し、入力端子から遠ざかるように電流が流れる。第２直列接続部は、入力端子に接近するように電流が流れる部分を含む。第１直列接続部には、入力端子から数えて一番目の第１ダイオードが含まれている。第２直列接続部には、出力端子から数えて一番目のダイオード以外の、第１ダイオードに最も接近する中間ダイオードが含まれている。中間ダイオードは、第１ダイオードに対して、第１方向と交差する第２方向に距離を隔てて配置されている。第１ダイオードおよび中間ダイオードでは、第１ダイオードのＰ型領域と中間ダイオードのＮ型領域とが平面視的に直接対向する配置以外の配置に設定されている。
他の半導体装置によれば、第１ダイオードと、第１ダイオードに最も接近する中間ダイオードとでは、第１ダイオードのＰ型領域と中間ダイオードのＮ型領域とが平面視的に直接対向する配置以外の配置に設定されていることで、静電気放電によってダイオードが破壊されるのを抑制することができる。
第１ダイオードと中間ダイオードの配置として、順方向とは逆向きの、第１ダイオードのＮ型領域と中間ダイオードのＰ型領域とが平面視的に直接対向する配置に設定されていることが特に好ましい。また、第１ダイオードのＰ型領域と中間ダイオードのＰ型領域とが平面視的に直接対向する配置に設定されていてもよいし、あるいは、第１ダイオードのＮ型領域と中間ダイオードのＮ型領域とが平面視的に直接対向する配置に設定されていてもよい。
また、中間ダイオードは、第１ダイオードに対して、第２方向として、第１方向と直交する方向に距離を隔てて配置されていてもよい。なお、直交とは、幾何学的に厳密な直交を意図するものではなく、製造上のばらつきを含む。
また、中間ダイオードは、第１ダイオードに対して、第２方向として、第１方向と直交する方向から斜めに傾けた方向に距離を隔てて配置されていてもよい。そのような配置として、中間ダイオードは、入力端子から数えて二番目の第２ダイオードに対して、第１方向と直交する方向に距離を隔てて配置されていることが好ましい。また、中間ダイオードは、入力端子から数えて中間ダイオードの一つ手前のダイオードが、第１ダイオードに対して、第１方向と直交する第２方向に距離を隔てて位置する態様で、配置されていることが好ましい。
本発明の実施の形態１に係る半導体装置における、直列に接続されたダイオードの配置を示す部分平面図である。 同実施の形態１において、図１に示す断面線ＩＩ−ＩＩにおける部分断面図である。 比較例に係る半導体装置における、直列に接続されたダイオードの配置を示す部分平面図である。 図３に示す断面線ＩＶ−ＩＶにおける部分断面図である。 同実施の形態１において、第１変形例に係る半導体装置における、直列に接続されたダイオードの配置を示す部分平面図である。 同実施の形態１において、第２変形例に係る半導体装置における、直列に接続されたダイオードの配置を示す部分平面図である。 本発明の実施の形態２に係る半導体装置における、直列に接続されたダイオードの配置を示す部分平面図である。 同実施の形態２において、第１変形例に係る半導体装置における、直列に接続されたダイオードの配置を示す部分平面図である。 同実施の形態２において、第２変形例に係る半導体装置における、直列に接続されたダイオードの配置を示す部分平面図である。 同実施の形態２において、第３変形例に係る半導体装置における、直列に接続されたダイオードの配置を示す部分平面図である。 本発明の実施の形態３に係る半導体装置における、直列に接続されたダイオードの配置を示す部分平面図である。 同実施の形態３において、第１変形例に係る半導体装置における、直列に接続されたダイオードの配置を示す部分平面図である。 同実施の形態３において、第２変形例に係る半導体装置における、直列に接続されたダイオードの配置を示す部分平面図である。 同実施の形態３において、第３変形例に係る半導体装置における、直列に接続されたダイオードの配置を示す部分平面図である。 本発明の実施の形態４に係る半導体装置における、直列に接続されたダイオードの配置を示す部分平面図である。 同実施の形態４において、第１変形例に係る半導体装置における、直列に接続されたダイオードの配置を示す部分平面図である。 同実施の形態４において、第２変形例に係る半導体装置における、直列に接続されたダイオードの配置を示す部分平面図である。 同実施の形態４において、第３変形例に係る半導体装置における、直列に接続されたダイオードの配置を示す部分平面図である。 従来の半導体装置における、直列に接続されたダイオードの配置を示す部分平面図である。 従来の半導体装置における、直列に接続されたダイオードの他の配置を示す部分平面図である。
前述したように、バイポーラトランジスタのＥＳＤ保護素子としてのダイオードでは、半導体装置の微細化に伴って、直列に接続される一連のダイオードを、その途中において折り返した折り返しパターンが採用されている。
入力端子に過度の静電気放電が入ってきた場合には、複数のダイオードが一直線状に配置されているパターンでは、入力端子から一番目のダイオードから破壊が進むことがわかっている。一方、折り返しパターンでは、入力端子と出力端子とが接近することがあり、たとえば、配線と配線とが最も接近する箇所等において電流がリークすることで破壊が起こるのではないか等と考えられてきたが、具体的にはほとんど解析されていない。このため、入力端子と出力端子とをできるだけ離して配置させることが、設計の基本方針とされていた。
今回、発明者らは、種々の折り返しパターンについてＥＳＤ試験を行い、ダイオードの静電気放電による破壊に関する知見を得た。ＥＳＤ試験として、ＨＢＭ（Human Body Model：人体モデル）試験を行った。ＨＢＭ試験とは、人体に蓄積された電荷が人体から電子部品に放電する現象を模擬するもので、最も一般的なＥＳＤ試験として知られている。以下、各実施の形態では、このＨＢＭ試験によって得られた、ダイオードが破壊されにくい半導体装置について具体的に説明する。
実施の形態１
ここでは、入力端子から数えて一番目のダイオードと、出力端子から数えて一番目（入力端子から数えて最終番目）のダイオードとが対向する配置の第１の態様について説明する。
図１および図２に示すように、半導体装置１におけるＮ型のＧａＡｓ基板２には、ＥＳＤ保護素子として、それぞれＮ型領域ＮＲおよびＰ型領域ＰＲを含む複数のダイオードＤが形成されている。複数のダイオードＤは電気的に直列に接続されている。直列に接続された複数のダイオードＤのうち、一端側に位置するダイオードＤのＰ型領域ＰＲに入力端子８が電気的に接続され、他端側に位置するダイオードＤのＮ型領域ＮＲに出力端子９が電気的に接続されている。
複数のダイオードＤのそれぞれは、たとえば、図２に示すＰ型分離領域３によって互いに電気的に分離されている。また、複数のダイオードＤのそれぞれでは、図１に示すように平面視した方向からＮ型領域ＮＲを二分して、Ｎ型領域ＮＲとＰ型領域ＰＲとが平面視的に位置する態様で、Ｎ型領域ＮＲの一方の領域の面に接するようにＰ型領域ＰＲが形成されている。なお、この明細書でいう「平面視的」とは、二次元のパターンを意図するものであり、基板の主表面に対してほぼ垂直な方向から見たときのパターンを意図する。
複数のダイオードＤは、図２に示すように、互いに隣り合う一のダイオードＤのＮ型領域ＮＲの上面と、他のダイオードＤのＰ型領域ＰＲの上面とを、配線５によって電気的に接続する態様で、入力端子８と出力端子９の間を順方向に直列に接続されている。配線５は、たとえば、金（Ａｕ）から形成され、その配線５とＰ型領域ＰＲの上面（Ｎ型領域ＮＲの上面）との間には、金の拡散を阻止するバリアメタル４（図２参照）が形成されている。なお、図１等では、ダイオードの導電型の符号が付されている関係上、Ｐ型領域ＰＲ等の上面に位置する配線の部分は、図示されていない。
図１に示すように、複数のダイオードＤの接続パターンには、一つの折り返しパターンが配置されている。折り返しパターンが配置されることで、複数のダイオードＤの接続パターンには、入力端子８からＸ方向に延在して入力端子８から遠ざかるように電流が流れる直列接続パターン１１（第１直列接続部）と、入力端子８側に向かって接近するように電流が流れる部分を含む直列接続パターン１２（第２直列接続部）とが含まれる。直列接続パターン１１と直列接続パターン１２とは、ほぼ平行に配置された部分を含む。
直列接続パターン１１には、入力端子８から数えて一番目のダイオードＤＦが含まれている。一番目のダイオードＤＦは、入力端子に静電気が入ってきた場合には、最も高い電圧が印加されることになる。また、直列接続パターン１２には、出力端子９から数えて一番目、すなわち、入力端子８から数えて最終番目のダイオードＤＬが含まれている。ダイオードＤＬは、ダイオードＤＦに対して、Ｘ方向とほぼ直交するＹ方向に距離を隔てて配置されている。
そのダイオードＤＦおよびダイオードＤＬでは、ダイオードＤＦのＮ型領域ＮＲとダイオードＤＬのＰ型領域ＰＲとが平面視的に直接対向している。ここで、「直接対向する」とは、ダイオードＤＦのＮ型領域ＮＲとダイオードＤＬのＰ型領域ＰＲとが、Ｎ型領域ＮＲとＰ型領域ＰＲとの間に他のダイオード等を介在させずに平面視的に対向していることを意図する。
その複数のダイオードＤおよび配線５等を覆うように、ＧａＡｓ基板２上にシリコン窒化膜６（図２参照）が形成されている。さらに、シリコン窒化膜６を覆うように、たとえば、ポリイミド等の絶縁膜７（図２参照）が形成されている。なお、半導体装置１のＧａＡｓ基板２における所定の領域には、ダイオードＤ（ＥＳＤ保護素子）によって保護すべき半導体素子として、たとえば、メサ構造を有するヘテロ接合型のバイポーラトランジスタ（図示せず）が形成されている。
メサ構造を有するバイポーラトランジスタを備えた半導体装置では、ダイオードＤは、バイポーラトランジスタのコレクター（Ｎ型）およびベース（Ｐ型）をそれぞれ形成する際に同時に形成される。すなわち、コレクターを形成する際に、ダイオードＤのＮ型領域ＮＲが形成され、ベースを形成する際に、ダイオードＤのＰ型領域ＰＲが形成されることになる。これにより、ダイオードＤもメサ構造となる。
上述した半導体装置１のＥＳＤ保護素子としてのダイオードＤでは、ダイオードＤＦのＮ型領域ＮＲとダイオードＤＬのＰ型領域ＰＲとが平面視的に直接対向しており、入力端子８から見ると、ダイオードＤＦのＮ型領域ＮＲからダイオードＤＬのＰ型領域ＰＲへは逆方向になっているため耐圧が高くなる。その結果、静電気放電によってダイオードＤが破壊されてしまうのを抑制することができる。このことについて、比較例に係る半導体装置と対比して説明する。
図３および図４に示すように、比較例に係る半導体装置１０１におけるＮ型のＧａＡｓ基板１０２には、入力端子１０８と出力端子１０９との間に、複数のダイオードＪＤが配線１０５によって電気的に直列に接続されている。複数のダイオードＪＤのそれぞれでは、Ｎ型領域ＪＮＲの上面を二分して、Ｎ型領域ＪＮＲとＰ型領域ＪＰＲとが平面視的に位置する態様で、Ｎ型領域ＪＮＲの上面に接するようにＰ型領域ＪＰＲが形成されている。
複数のダイオードＪＤの接続パターンには、一つの折り返しパターンと、入力端子１０８からＸ方向に遠ざかるように電流が流れる直列接続パターン１１１と、入力端子１０８に接近するように電流が流れる直列接続パターン１１２とが配置されている。直列接続パターン１１１には、入力端子１０８から数えて一番目のダイオードＪＤＦが含まれている。また、直列接続パターン１１２には、入力端子１０８から数えて最終番目のダイオードＪＤＬが含まれている。
ダイオードＪＤＬは、ダイオードＪＤＦに対して、Ｘ方向とほぼ直交するＹ方向に距離を隔てて配置されている。そのダイオードＪＤＦおよびダイオードＪＤＬでは、ダイオードＪＤＦのＰ型領域ＪＰＲとダイオードＪＤＬのＮ型領域ＪＮＲとが平面視的に直接対向するように、配置されている。比較例に係る半導体装置１０１は、上記のように構成される。
比較例に係る半導体装置では、入力端子１０８から数えて一番目のダイオードＪＤＦと、出力端子１０９から数えて一番目のダイオード、すなわち、入力端子１０８から数えて最終番目のダイオードＪＤＬとが平面視的に対向している。そして、さらに、ダイオードＪＤＦのＰ型領域ＪＰＲとダイオードＪＤＬのＮ型領域ＪＮＲとが、平面視的に直接対向している。
この配置において、ＥＳＤ試験によるパルスストレスによって入力端子１０８に数百Ｖ程度の電圧が印加されると、ダイオードＪＤＦとダイオードＪＤＬとの間では、順方向に電圧が印加されることになる。そのため、電流がリークしやすく、電流がリークした瞬間に熱破壊が生じて故障に至ることがわかった。
比較例に係る半導体装置１０１に対して、上述した半導体装置１では、入力端子８から数えて一番目のダイオードＤＦと、入力端子８から数えて最終番目のダイオードＤＬとが平面視的に対向しているものの、ダイオードＤＦのＮ型領域ＮＲとダイオードＤＬのＰ型領域ＰＲとが、平面視的に直接対向している。
そのため、入力端子８に数百Ｖ程度の電圧が印加された場合には、ダイオードＤＦとダイオードＤＬとの間では逆方向に電圧が印加されることになる。これにより、ダイオードＪＤＦとダイオードＪＤＬとの間に順方向に電圧が印加される場合と比べて、ダイオードＤＦからダイオードＤＬへ電流はリークしにくくなる。その結果、静電気放電によるダイオードＤの破壊または誤動作等を抑制することができることがわかった。
なお、上述した半導体装置１では、折り返しパターンとして、折り返される箇所が一箇所の場合を例に挙げて説明したが、折り返される箇所は一箇所に限られるものではなく、他の半導体素子（図示せず）のパターン等との関係で複数箇所設けてもよい。こうして、上述した半導体装置１では、ＥＳＤ保護素子としてのダイオードＤを配置させる領域（パターン）の自由度が高くなり、半導体装置１の微細化に貢献することができる。
（形態１ 第１変形例）
ダイオードＤＦおよびダイオードＤＬにおける、Ｐ型領域ＰＲとＮ型領域ＮＲの配置の第１変形例について説明する。
図５に示すように、第１変形例に係る半導体装置１Ａでは、ダイオードＤＦに対して、ダイオードＤＬが、Ｘ方向とほぼ直交するＹ方向に距離を隔てて配置されている。そのダイオードＤＦおよびダイオードＤＬでは、ダイオードＤＦのＮ型領域ＮＲとダイオードＤＬのＮ型領域ＮＲとが平面視的に直接対向している。
なお、これ以外の構成については、図１等に示す半導体装置１と同様なので、同一部材には同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
形態１における第１変形例に係る半導体装置１Ａでは、ダイオードＤＦのＮ型領域ＮＲとダイオードＤＬのＮ型領域ＮＲとが平面視的に直接対向している。これにより、入力端子８に数百Ｖ程度の電圧が印加された場合に、ダイオードＪＤＦとダイオードＪＤＬとの間に順方向に電圧が印加されることになる比較例に係る半導体装置１０１（図３および図４参照）と比べて、ダイオードＤＦからダイオードＤＬへ電流はリークしにくくなる。その結果、静電気放電によるダイオードＤの破壊または誤動作等を抑制することができる。
（形態１ 第２変形例）
ダイオードＤＦおよびダイオードＤＬにおける、Ｐ型領域ＰＲとＮ型領域ＮＲの配置の第２変形例について説明する。
図６に示すように、第２変形例に係る半導体装置１Ｂでは、ダイオードＤＦに対して、ダイオードＤＬが、Ｘ方向とほぼ直交するＹ方向に距離を隔てて配置されている。そのダイオードＤＦおよびダイオードＤＬでは、ダイオードＤＦのＰ型領域ＰＲとダイオードＤＬのＰ型領域ＰＲとが平面視的に直接対向している。
なお、これ以外の構成については、図１等に示す半導体装置１と同様なので、同一部材には同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
形態１における第２変形例に係る半導体装置１Ｂでは、ダイオードＤＦのＰ型領域ＰＲとダイオードＤＬのＰ型領域ＰＲとが平面視的に直接対向している。これにより、入力端子８に数百Ｖ程度の電圧が印加された場合に、ダイオードＪＤＦとダイオードＪＤＬとの間に順方向に電圧が印加されることになる比較例に係る半導体装置１０１（図３および図４参照）と比べて、ダイオードＤＦからダイオードＤＬへ電流はリークしにくくなる。その結果、静電気放電によるダイオードＤの破壊または誤動作等を抑制することができる。
なお、形態１における第１変形例に係る半導体装置１Ａおよび第２変形例に係る半導体装置１Ｂにおいても、折り返しパターンは一箇所に限られるものではなく、他の半導体素子（図示せず）のパターン等との関係で複数箇所設けてもよく、ＥＳＤ保護素子としてのダイオードＤを配置させる領域（パターン）の自由度を高めることができ、半導体装置１Ａ、１Ｂの微細化に貢献することができる。
実施の形態２
ここでは、入力端子から数えて１番目のダイオードと、入力端子から数えて最終番目のダイオードとが対向する配置の第２の態様について説明する。
図７に示すように、半導体装置１Ｃでは、入力端子８から数えて最終番目のダイオードＤＬが、入力端子８から数えて二番目のダイオードＤＳＦに対して、Ｘ方向とほぼ直交するＹ方向に距離を隔てて配置されている。すなわち、最も高い電圧が印加されることになる、入力端子８から数えて一番目のダイオードＤＦと、ダイオードＤＬとの配置関係では、ダイオードＤＦとダイオードＤＬとが、Ｘ方向（またはＹ方向）に対して斜めに距離を隔てて配置されている（斜め対向配置）。
そのダイオードＤＦおよびダイオードＤＬでは、ダイオードＤＦのＮ型領域ＮＲとダイオードＤＬのＰ型領域ＰＲとが平面視的に斜めに直接対向している。なお、これ以外の構成については、図１等に示す半導体装置１と同様なので、同一部材には同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
上述した半導体装置１Ｃでは、ダイオードＤＦのＮ型領域ＮＲとダイオードＤＬのＰ型領域ＰＲとが平面視的に斜めに直接対向している。これにより、比較例に係る半導体装置（図３、図４参照）について説明したのと同様に、入力端子８に数百Ｖ程度の電圧が印加された場合に、ダイオードＤＦとダイオードＤＬとの間に順方向に電圧が印加されることになる配置と比べて、ダイオードＤＦからダイオードＤＬへ電流はリークしにくくなる。その結果、静電気放電によるダイオードＤの破壊または誤動作等を抑制することができる。
なお、上述した半導体装置１Ｃにおいても、折り返しパターンは一箇所に限られるものではなく、他の半導体素子（図示せず）のパターン等との関係で複数箇所設けてもよく、ＥＳＤ保護素子としてのダイオードＤを配置させる領域（パターン）の自由度を高めることができ、半導体装置１Ｃの微細化に貢献することができる。
（形態２ 第１変形例）
ダイオードＤＦおよびダイオードＤＬにおける、Ｐ型領域ＰＲとＮ型領域ＮＲの配置の第１変形例について説明する。
図８に示すように、第１変形例に係る半導体装置１Ｄでは、ダイオードＤＦとダイオードＤＬとが、Ｘ方向（またはＹ方向）に対して斜めに距離を隔てて配置されている（斜め対向）。さらに、ダイオードＤＦのＰ型領域ＰＲとダイオードＤＬのＰ型領域ＰＲとが平面視的に斜めに直接対向している。なお、これ以外の構成については、図７または図１等に示す半導体装置１、１Ｄと同様なので、同一部材には同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
形態２における第１変形例に係る半導体装置１Ｄでは、ダイオードＤＦのＰ型領域ＰＲとダイオードＤＬのＰ型領域ＰＲとが平面視的に斜めに対向している。これにより、比較例に係る半導体装置（図３、図４参照）について説明したのと同様に、入力端子８に数百Ｖ程度の電圧が印加された場合に、ダイオードＤＦとダイオードＤＬとの間に順方向に電圧が印加されることになる配置と比べて、ダイオードＤＦからダイオードＤＬへ電流はリークしにくくなる。その結果、静電気放電によるダイオードＤの破壊または誤動作等を抑制することができる。
（形態２ 第２変形例）
ダイオードＤＦおよびダイオードＤＬにおける、Ｐ型領域ＰＲとＮ型領域ＮＲの配置の第２変形例について説明する。
図９に示すように、第２変形例に係る半導体装置１Ｅでは、ダイオードＤＦとダイオードＤＬとが、Ｘ方向（またはＹ方向）に対して斜めに距離を隔てて配置されている（斜め対向）。さらに、ダイオードＤＦのＮ型領域ＮＲとダイオードＤＬのＮ型領域ＮＲとが平面視的に斜めに直接対向している。なお、これ以外の構成については、図７または図１等に示す半導体装置１、１Ｄと同様なので、同一部材には同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
形態２における第２変形例に係る半導体装置１Ｅでは、ダイオードＤＦのＮ型領域ＮＲとダイオードＤＬのＮ型領域ＮＲとが平面視的に斜めに対向している。これにより、比較例に係る半導体装置（図３、図４参照）について説明したのと同様に、入力端子８に数百Ｖ程度の電圧が印加された場合に、ダイオードＤＦとダイオードＤＬとの間に順方向に電圧が印加されることになる配置と比べて、ダイオードＤＦからダイオードＤＬへ電流はリークしにくくなる。その結果、静電気放電によるダイオードＤの破壊または誤動作等を抑制することができる。
なお、形態２における第１変形例に係る半導体装置１Ｄおよび第２変形例に係る半導体装置１Ｅにおいても、折り返しパターンは一箇所に限られるものではなく、他の半導体素子（図示せず）のパターン等との関係で複数箇所設けてもよく、ＥＳＤ保護素子としてのダイオードＤを配置させる領域（パターン）の自由度を高めることができ、半導体装置１Ｄ、１Ｅの微細化に貢献することができる。
また、半導体装置１Ｃ、１Ｄ、１Ｅでは、ダイオードＤＬとダイオードＤＳＦとが、Ｘ方向とほぼ直交するＹ方向に距離を隔てて配置されている。このため、ダイオードＤＬとダイオードＤＳＦでは、ダイオードＤＳＦのＰ型領域ＰＲとダイオードＤＬのＮ型領域ＮＲとが、平面視的に直接対向する配置（順方向）以外の配置にすることが好ましい。
さらに、形態２における第１変形例および第２変形例を含む上述した各半導体装置１Ｄ、１Ｅでは、ダイオードＤＦとダイオードＤＬとの斜め対向配置として、ダイオードＤＬが、ダイオードＤＳＦに対して、Ｙ方向に距離を隔てて配置される態様で、ダイオードＤＦとダイオードＤＬとが、Ｘ方向（またはＹ方向）に対して斜めに距離を隔てて配置されている場合を例に挙げて説明した。
斜め対向配置としては、これに限られるものではなく、たとえば、図１０に示す半導体装置１Ｆのように、ダイオードＤＬがダイオードＤＦからＹ方向に距離を隔てられた位置から、Ｘ方向に多少ずらした位置にダイオードＤＬが配置されるような斜め対向配置であってもよい（形態２ 第３変形例）。
このような斜め対向配置の半導体装置１Ｆであっても、ダイオードＤＦのＮ型領域ＮＲとダイオードＤＬのＰ型領域ＰＲとが、順方向にならないように平面視的に斜めに対向するように配置することで、静電気放電によるダイオードＤの破壊または誤動作等を抑制することができる。
また、上述した半導体装置１Ｃ、１Ｄ、１Ｅでは、ダイオードＤＦとダイオードＤＬとの斜め対向配置としては、最終番目のダイオードＤＬが二番目のダイオードＤＳＦに対して、Ｙ方向に距離を隔てて配置されている態様（ダイオード１個ずらし）の斜め対向配置を例に挙げた。
斜め対向配置としては、最終番目のダイオードＤＬが入力端子から三番目のダイオード（図示せず）に対して、Ｙ方向に距離を隔てて配置されている態様（ダイオード２個ずらし）の斜め対向配置であってもよい。
実施の形態３
ここでは、入力端子から数えて一番目のダイオードと、入力端子から数えて最終番目のダイオードとが対向する配置の第３の態様について説明する。
図１１に示すように、半導体装置１Ｇでは、入力端子から数えて最終番目の一つ前のダイオードＤＳＬが、ダイオードＤＦに対して、Ｘ方向とほぼ直交するＹ方向に距離を隔てて配置される態様で、ダイオードＤＬとダイオードＤＦとが、Ｘ方向（またはＹ方向）に対して斜めに距離を隔てて配置されている（斜め対向配置）。また、そのダイオードＤＦおよびダイオードＤＬでは、ダイオードＤＦのＮ型領域ＮＲとダイオードＤＬのＰ型領域ＰＲとが平面視的に斜めに直接対向している。
さらに、ダイオードＤＦと、ダイオードＤＦに最も接近するダイオードＤＳＬとは、ダイオードＤＦのＮ型領域ＮＲとダイオードＤＳＬのＮ型領域ＮＲとが直接対向するように、配置されている。なお、これ以外の構成については、図１等に示す半導体装置１と同様なので、同一部材には同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
上述した半導体装置１Ｇでは、ダイオードＤＦのＮ型領域ＮＲとダイオードＤＬのＰ型領域ＰＲとが平面視的に斜めに直接対向している。また、ダイオードＤＦのＮ型領域ＮＲとダイオードＤＳＬのＮ型領域ＮＲとが平面視的に直接対向している。
これにより、比較例に係る半導体装置（図３、図４参照）について説明したのと同様に、入力端子８に数百Ｖ程度の電圧が印加された場合に、ダイオードＤＦとダイオードＤＬとの間に順方向に電圧が印加されることになる配置と比べて、ダイオードＤＦからダイオードＤＬへ電流はリークしにくくなる。また、ダイオードＤＦからダイオードＤＳＬへも電流はリークしにくくなる。その結果、静電気放電によるダイオードＤの破壊または誤動作等を抑制することができる。
なお、上述した半導体装置１Ｇにおいても、折り返しパターンは一箇所に限られるものではなく、他の半導体素子（図示せず）のパターン等との関係で複数箇所設けてもよく、ＥＳＤ保護素子としてのダイオードＤを配置させる領域（パターン）の自由度を高めることができ、半導体装置１Ｇの微細化に貢献することができる。
（形態３ 第１変形例）
ダイオードＤＦおよびダイオードＤＬにおける、Ｐ型領域ＰＲとＮ型領域ＮＲの配置の第１変形例について説明する。
図１２に示すように、第１変形例に係る半導体装置１Ｈでは、ダイオードＤＦとダイオードＤＬとが、Ｘ方向（またはＹ方向）に対して斜めに距離を隔てて配置されている（斜め対向配置）。また、そのダイオードＤＦおよびダイオードＤＬでは、ダイオードＤＦのＮ型領域ＮＲとダイオードＤＬのＮ型領域ＮＲとが平面視的に斜めに直接対向している。
さらに、ダイオードＤＦと、ダイオードＤＦに最も接近するダイオードＤＳＬとは、ダイオードＤＦのＮ型領域ＮＲとダイオードＤＳＬのＰ型領域ＰＲとが直接対向するように、配置されている。なお、これ以外の構成については、図１１または図１等に示す半導体装置１、１Ｇと同様なので、同一部材には同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
上述した半導体装置１Ｈでは、ダイオードＤＦのＮ型領域ＮＲとダイオードＤＬのＮ型領域ＮＲとが平面視的に斜めに直接対向している。また、ダイオードＤＦのＮ型領域ＮＲとダイオードＤＳＬのＰ型領域ＰＲとが平面視的に直接対向している。
これにより、比較例に係る半導体装置（図３、図４参照）について説明したのと同様に、入力端子８に数百Ｖ程度の電圧が印加された場合に、ダイオードＤＦとダイオードＤＬとの間に順方向に電圧が印加されることになる配置と比べて、ダイオードＤＦからダイオードＤＬへ電流はリークしにくくなる。また、ダイオードＤＦからダイオードＤＳＬへも電流はリークしにくくなる。その結果、静電気放電によるダイオードＤの破壊または誤動作等を抑制することができる。
（形態３ 第２変形例）
ダイオードＤＦおよびダイオードＤＬにおける、Ｐ型領域ＰＲとＮ型領域ＮＲの配置の第２変形例について説明する。
図１３に示すように、第２変形例に係る半導体装置１Ｋでは、ダイオードＤＦとダイオードＤＬとが、Ｘ方向（またはＹ方向）に対して斜めに距離を隔てて配置されている（斜め対向配置）。また、そのダイオードＤＦおよびダイオードＤＬでは、ダイオードＤＦのＰ型領域ＰＲとダイオードＤＬのＰ型領域ＰＲとが平面視的に斜めに直接対向している。
さらに、ダイオードＤＦと、ダイオードＤＦに最も接近するダイオードＤＳＬとは、ダイオードＤＦのＰ型領域ＰＲとダイオードＤＳＬのＰ型領域ＰＲとが直接対向するように、配置されている。なお、これ以外の構成については、図１１または図１、１Ｇに示す半導体装置１と同様なので、同一部材には同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
上述した半導体装置１Ｋでは、ダイオードＤＦのＰ型領域ＰＲとダイオードＤＬのＰ型領域ＰＲとが平面視的に斜めに直接対向している。また、ダイオードＤＦのＰ型領域ＰＲとダイオードＤＳＬのＰ型領域ＰＲとが平面視的に直接対向している。
これにより、比較例に係る半導体装置（図３、図４参照）について説明したのと同様に、入力端子８に数百Ｖ程度の電圧が印加された場合に、ダイオードＤＦとダイオードＤＬとの間に順方向に電圧が印加されることになる配置と比べて、ダイオードＤＦからダイオードＤＬへ電流はリークしにくくなる。また、ダイオードＤＦからダイオードＤＳＬへも電流はリークしにくくなる。その結果、静電気放電によるダイオードＤの破壊または誤動作等を抑制することができる。
なお、形態３における第１変形例に係る半導体装置１Ｈおよび第２変形例に係る半導体装置１Ｋにおいても、折り返しパターンは一箇所に限られるものではなく、他の半導体素子（図示せず）のパターン等との関係で複数箇所設けてもよく、ＥＳＤ保護素子としてのダイオードＤを配置させる領域（パターン）の自由度を高めることができ、半導体装置１Ｈ、１Ｋの微細化に貢献することができる。
また、形態３における第１変形例および第２変形例を含む上述した各半導体装置１Ｇ、１Ｈ、１Ｋでは、ダイオードＤＦとダイオードＤＬとの斜め対向配置として、ダイオードＤＳＬが、ダイオードＤＦに対して、Ｙ方向に距離を隔てて配置される態様で、ダイオードＤＦとダイオードＤＬとが、Ｘ方向（またはＹ方向）に対して斜めに距離を隔てて配置されている場合を例に挙げて説明した。
斜め対向配置としては、これに限られるものではなく、たとえば、図１４に示す半導体装置１Ｌのように、ダイオードＤＬがダイオードＤＦからＹ方向に距離を隔てられた位置から、Ｘ方向に多少ずらした位置にダイオードＤＬが配置されるような斜め対向配置であってもよい（形態３ 第３変形例）。
このような斜め対向配置の半導体装置１Ｌであっても、ダイオードＤＦおよびダイオードＤＬにおけるＮ型領域ＮＲとＰ型領域ＰＲとの配置と、ダイオードＤＦおよびダイオードＤＳＬにおけるＮ型領域ＮＲとＰ型領域ＰＲとの配置において、順方向にならないように対向するように配置することで、静電気放電によるダイオードＤの破壊または誤動作等を抑制することができる。
また、上述した半導体装置１Ｇ、１Ｈ、１Ｋでは、ダイオードＤＦとダイオードＤＬとの斜め対向配置としては、最終番目から一つ前のダイオードＤＳＬが一番目のダイオードＤＦに対して、Ｙ方向に距離を隔てて配置されている態様（ダイオード１個ずらし）の斜め対向配置を例に挙げた。
斜め対向配置としては、最終番目から二つ前のダイオード（図示せず）が一番目のダイオードＤＦに対して、Ｙ方向に距離を隔てて配置されている態様（ダイオード２個ずらし）の斜め対向配置であってもよい。この場合には、ダイオードＤＦと最終番目から二つ前のダイオードでは、ダイオードＤＦのＰ型領域と最終番目から二つ前のダイオードのＮ型領域とが、平面視的に直接対向する配置（順方向）以外の配置にすることが好ましい。
実施の形態４
ここでは、入力端子から数えて一番目のダイオードと、その一番目のダイオードに最も接近するダイオードとの配置関係について説明する。なお、一番目のダイオードに最も接近するダイオードとしては、入力端子から数えて最終番目のダイオードを除くものとする。
図１５に示すように、半導体装置１Ｍでは、入力端子８から数えてｋ番目（最終番目以外）のダイオードＤＭが、ダイオードＤＦに最も接近している。そのダイオードＤＭはダイオードＤＦに対して、Ｘ方向とほぼ直交するＹ方向に距離を隔てて配置されている。そのダイオードＤＦおよびダイオードＤＭでは、ダイオードＤＦのＮ型領域ＮＲとダイオードＤＭのＰ型領域ＰＲとが、平面視的に直接対向している。なお、これ以外の構成については、図１等に示す半導体装置１と同様なので、同一部材には同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
上述した半導体装置１Ｍでは、最も高い電圧が印加されることになるダイオードＤＦと、そのダイオードＤＦに最も接近するダイオードＤＭとでは、ダイオードＤＦのＮ型領域ＮＲとダイオードＤＭのＰ型領域ＰＲとが平面視的に直接対向している。
これにより、比較例に係る半導体装置（図３、図４参照）について説明したのと同様に、入力端子８に数百Ｖ程度の電圧が印加された場合に、ダイオードＤＦとダイオードＤＭとの間に順方向に電圧が印加されることになる配置と比べて、ダイオードＤＦからダイオードＤＭへ電流はリークしにくくなる。その結果、静電気放電によるダイオードＤの破壊または誤動作等を抑制することができる。
なお、上述した半導体装置１Ｍにおいても、折り返しパターンは一箇所に限られるものではなく、他の半導体素子（図示せず）のパターン等との関係で複数箇所設けてもよく、ＥＳＤ保護素子としてのダイオードＤを配置させる領域（パターン）の自由度を高めることができ、半導体装置１Ｍの微細化に貢献することができる。
（形態４ 第１変形例）
ダイオードＤＦおよびダイオードＤＭにおける、Ｐ型領域ＰＲとＮ型領域ＮＲの配置の第１変形例について説明する。
図１６に示すように、第１変形例に係る半導体装置１Ｎでは、ダイオードＤＦとダイオードＤＭとが、Ｙ方向に距離を隔てて配置されている。そのダイオードＤＦおよびダイオードＤＭでは、ダイオードＤＦのＮ型領域ＮＲとダイオードＤＭのＮ型領域ＮＲとが、平面視的に直接対向している。なお、これ以外の構成については、図１５または図１等に示す半導体装置１、１Ｍと同様なので、同一部材には同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
上述した半導体装置１Ｎでは、最も高い電圧が印加されることになるダイオードＤＦと、そのダイオードＤＦに最も接近するダイオードＤＭとでは、ダイオードＤＦのＮ型領域ＮＲとダイオードＤＭのＮ型領域ＮＲとが平面視的に直接対向している。
これにより、比較例に係る半導体装置（図３、図４参照）について説明したのと同様に、入力端子８に数百Ｖ程度の電圧が印加された場合に、ダイオードＤＦとダイオードＤＭとの間に順方向に電圧が印加されることになる配置と比べて、ダイオードＤＦからダイオードＤＭへ電流はリークしにくくなる。その結果、静電気放電によるダイオードＤの破壊または誤動作等を抑制することができる。
（形態４ 第２変形例）
ダイオードＤＦおよびダイオードＤＭにおける、Ｐ型領域ＰＲとＮ型領域ＮＲの配置の第２変形例について説明する。
図１７に示すように、第２変形例に係る半導体装置１Ｐでは、ダイオードＤＦとダイオードＤＭとが、Ｙ方向に距離を隔てて配置されている。そのダイオードＤＦおよびダイオードＤＭでは、ダイオードＤＦのＰ型領域ＰＲとダイオードＤＭのＰ型領域ＰＲとが、平面視的に直接対向している。なお、これ以外の構成については、図１５または図１等に示す半導体装置１、１Ｍと同様なので、同一部材には同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
上述した半導体装置１Ｐでは、最も高い電圧が印加されることになるダイオードＤＦと、そのダイオードＤＦに最も接近するダイオードＤＭとでは、ダイオードＤＦのＰ型領域ＰＲとダイオードＤＭのＰ型領域ＰＲとが平面視的に直接対向している。
これにより、比較例に係る半導体装置（図３、図４参照）について説明したのと同様に、入力端子８に数百Ｖ程度の電圧が印加された場合に、ダイオードＤＦとダイオードＤＭとの間に順方向に電圧が印加されることになる配置と比べて、ダイオードＤＦからダイオードＤＭへ電流はリークしにくくなる。その結果、静電気放電によるダイオードＤの破壊または誤動作等を抑制することができる。
なお、形態４における第１変形例に係る半導体装置１Ｎおよび第２変形例に係る半導体装置１Ｐにおいても、折り返しパターンは一箇所に限られるものではなく、他の半導体素子（図示せず）のパターン等との関係で複数箇所設けてもよく、ＥＳＤ保護素子としてのダイオードＤを配置させる領域（パターン）の自由度を高めることができ、半導体装置１Ｎ、１Ｐの微細化に貢献することができる。
また、ダイオードＤＦとダイオードＤＭの配置としては、ダイオードＤＦとダイオードＤＭとがＹ方向に距離を隔てて配置されている場合を例に挙げて説明したが、図１８に示す半導体装置１Ｒのように、ダイオードＤＭがダイオードＤＦからＹ方向に距離を隔てられた位置から、Ｘ方向（正または負）に多少ずらした位置にダイオードＤＭが配置されるような配置（二点鎖線参照）であってもよい（形態４ 第３変形例）。このような対向配置の半導体装置１Ｒにおいても、静電気放電によるダイオードＤの破壊または誤動作等を抑制することができる。
なお、各実施の形態に係る半導体装置１〜１Ｒでは、ダイオードＤによって保護される半導体素子として、バイポーラトランジスタを例に挙げたが、メサ構造を有する半導体素子であれば、バイポーラトランジスタに限られない。
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
本発明は、ＥＳＤ保護素子として、直列に接続されたダイオードを備えた半導体装置に有効に利用される。
１ 半導体装置、２ ＧａＡｓ基板、３ Ｐ型分離領域、４ バリアメタル、５ 配線、６ シリコン窒化膜、７ 絶縁膜、８ 入力端子、９ 出力端子、１１、１２ 直列接続パターン、Ｄ、ＤＦ、ＤＳＦ、ＤＳＬ、ＤＬ、ＤＭ ダイオード、ＮＲ Ｎ型領域、ＰＲ Ｐ型領域。

Claims (16)

  1. 主表面を有する基板と、
    前記基板にそれぞれ形成された入力端子および出力端子と、
    前記基板に形成され、Ｎ型領域およびＰ型領域をそれぞれ含み、前記入力端子から順次直列に接続されて前記出力端子に接続された複数のダイオードと
    を有し、
    前記複数のダイオードのそれぞれでは、前記Ｎ型領域と前記Ｐ型領域とが平面視的に位置する態様で、前記Ｎ型領域の一部に接するように前記Ｐ型領域が形成され、
    直列に接続された前記複数のダイオードは、
    前記入力端子から第１方向に延在し、前記入力端子から遠ざかるように電流が流れる第１直列接続部と、
    前記入力端子に接近するように電流が流れる部分を含む第２直列接続部と
    を備え、
    前記第１直列接続部には、前記入力端子から数えて一番目の第１ダイオードが含まれ、
    前記第２直列接続部には、前記出力端子から数えて一番目の最終ダイオードが含まれ、
    前記最終ダイオードは、前記第１ダイオードに対して、前記第１方向と交差する第２方向に距離を隔てて配置され、
    前記第１ダイオードおよび前記最終ダイオードでは、前記第１ダイオードの前記Ｐ型領域と前記最終ダイオードの前記Ｎ型領域とが平面視的に直接対向する配置以外の配置に設定された、半導体装置。
  2. 前記第１ダイオードおよび前記最終ダイオードでは、前記第１ダイオードの前記Ｎ型領域と前記最終ダイオードの前記Ｐ型領域とが平面視的に直接対向する配置に設定された、請求項１記載の半導体装置。
  3. 前記第１ダイオードおよび前記最終ダイオードでは、前記第１ダイオードの前記Ｐ型領域と前記最終ダイオードの前記Ｐ型領域とが平面視的に直接対向する配置に設定された、請求項１記載の半導体装置。
  4. 前記第１ダイオードおよび前記最終ダイオードでは、前記第１ダイオードの前記Ｎ型領域と前記最終ダイオードの前記Ｎ型領域とが平面視的に直接対向する配置に設定された、請求項１記載の半導体装置。
  5. 前記最終ダイオードは、前記第１ダイオードに対して、前記第２方向として、前記第１方向と直交する方向に距離を隔てて配置された、請求項１〜４のいずれかに記載の半導体装置。
  6. 前記最終ダイオードは、前記第１ダイオードに対して、前記第２方向として、前記第１方向と直交する方向から斜めに傾けた方向に距離を隔てて配置された、請求項１〜４のいずれかに記載の半導体装置。
  7. 前記最終ダイオードは、前記入力端子から数えて二番目の第２ダイオードに対して、前記第１方向と直交する方向に距離を隔てて配置された、請求項６記載の半導体装置。
  8. 前記最終ダイオードは、前記出力端子から数えて二番目のダイオードが、前記第１ダイオードに対して、前記第１方向と直交する方向に距離を隔てて位置する態様で、配置された、請求項６記載の半導体装置。
  9. 主表面を有する基板と、
    前記基板にそれぞれ形成された入力端子および出力端子と、
    前記基板に形成され、Ｎ型領域およびＰ型領域をそれぞれ含み、前記入力端子から順次直列に接続されて前記出力端子に接続された複数のダイオードと
    を有し、
    前記複数のダイオードのそれぞれでは、前記Ｎ型領域と前記Ｐ型領域とが平面視的に位置する態様で、前記Ｎ型領域の一部に接するように前記Ｐ型領域が形成され、
    直列に接続された前記複数のダイオードは、
    前記入力端子から第１方向に延在し、前記入力端子から遠ざかるように電流が流れる第１直列接続部と、
    前記入力端子に接近するように電流が流れる部分を含む第２直列接続部と
    を備え、
    前記第１直列接続部には、前記入力端子から数えて一番目の第１ダイオードが含まれ、
    前記第２直列接続部には、前記出力端子から数えて一番目のダイオード以外の、前記第１ダイオードに最も接近する中間ダイオードが含まれ、
    前記中間ダイオードは、前記第１ダイオードに対して、前記第１方向と交差する第２方向に距離を隔てて配置され、
    前記第１ダイオードおよび前記中間ダイオードでは、前記第１ダイオードの前記Ｐ型領域と前記中間ダイオードの前記Ｎ型領域とが平面視的に直接対向する配置以外の配置に設定された、半導体装置。
  10. 前記第１ダイオードおよび前記中間ダイオードでは、前記第１ダイオードの前記Ｎ型領域と前記中間ダイオードの前記Ｐ型領域とが平面視的に直接対向する配置に設定された、請求項９記載の半導体装置。
  11. 前記第１ダイオードおよび前記中間ダイオードでは、前記第１ダイオードの前記Ｐ型領域と前記中間ダイオードの前記Ｐ型領域とが平面視的に直接対向する配置に設定された、請求項９記載の半導体装置。
  12. 前記第１ダイオードおよび前記中間ダイオードでは、前記第１ダイオードの前記Ｎ型領域と前記中間ダイオードの前記Ｎ型領域とが平面視的に直接対向する配置に設定された、請求項９記載の半導体装置。
  13. 前記中間ダイオードは、前記第１ダイオードに対して、前記第２方向として、前記第１方向と直交する方向に距離を隔てて配置された、請求項９〜１２のいずれかに記載の半導体装置。
  14. 前記中間ダイオードは、前記第１ダイオードに対して、前記第２方向として、前記第１方向と直交する方向から斜めに傾けた方向に距離を隔てて配置された、請求項９〜１２のいずれかに記載の半導体装置。
  15. 前記中間ダイオードは、前記入力端子から数えて二番目の第２ダイオードに対して、前記第１方向と直交する方向に距離を隔てて配置された、請求項１４記載の半導体装置。
  16. 前記中間ダイオードは、前記入力端子から数えて前記中間ダイオードの一つ手前のダイオードが、前記第１ダイオードに対して、前記第１方向と直交する第２方向に距離を隔てて位置する態様で、配置された、請求項１４記載の半導体装置。
JP2016549985A 2014-09-22 2015-06-10 半導体装置 Active JP6066025B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014192664 2014-09-22
JP2014192664 2014-09-22
PCT/JP2015/066739 WO2016047217A1 (ja) 2014-09-22 2015-06-10 半導体装置

Publications (2)

Publication Number Publication Date
JP6066025B2 true JP6066025B2 (ja) 2017-01-25
JPWO2016047217A1 JPWO2016047217A1 (ja) 2017-04-27

Family

ID=55580758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016549985A Active JP6066025B2 (ja) 2014-09-22 2015-06-10 半導体装置

Country Status (5)

Country Link
US (2) US10325903B2 (ja)
JP (1) JP6066025B2 (ja)
CN (1) CN107078096B (ja)
TW (1) TWI614872B (ja)
WO (1) WO2016047217A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6863012B2 (ja) * 2017-03-31 2021-04-21 株式会社デンソー 温度検出装置
TWI743384B (zh) 2018-07-31 2021-10-21 立積電子股份有限公司 反並聯二極體裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0499932A (ja) * 1990-08-18 1992-03-31 Matsushita Electric Works Ltd 感温センサ
WO2001018865A1 (en) * 1999-09-06 2001-03-15 Hitachi, Ltd. High-frequency power amplification module and radio communication device
JP2005236259A (ja) * 2004-01-19 2005-09-02 Renesas Technology Corp ヘテロ接合バイポーラトランジスタ及びその製造方法、及びそれを用いた電力増幅器
JP2007059882A (ja) * 2005-07-28 2007-03-08 Matsushita Electric Ind Co Ltd 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4025023B2 (ja) 2001-01-18 2007-12-19 株式会社東芝 半導体装置
KR100697803B1 (ko) * 2002-08-29 2007-03-20 시로 사카이 복수의 발광 소자를 갖는 발광 장치
TWI223460B (en) * 2003-09-23 2004-11-01 United Epitaxy Co Ltd Light emitting diodes in series connection and method of making the same
JP3904571B2 (ja) * 2004-09-02 2007-04-11 ローム株式会社 半導体発光装置
JP4327136B2 (ja) 2005-08-18 2009-09-09 新日本無線株式会社 半導体装置
JP2008177466A (ja) 2007-01-22 2008-07-31 Epson Imaging Devices Corp 表示装置およびその表示装置を備えた電子機器
CN102545180B (zh) * 2010-12-07 2014-05-21 上海华虹宏力半导体制造有限公司 应用于锗硅工艺中多电源间的静电保护结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0499932A (ja) * 1990-08-18 1992-03-31 Matsushita Electric Works Ltd 感温センサ
WO2001018865A1 (en) * 1999-09-06 2001-03-15 Hitachi, Ltd. High-frequency power amplification module and radio communication device
JP2005236259A (ja) * 2004-01-19 2005-09-02 Renesas Technology Corp ヘテロ接合バイポーラトランジスタ及びその製造方法、及びそれを用いた電力増幅器
JP2007059882A (ja) * 2005-07-28 2007-03-08 Matsushita Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
JPWO2016047217A1 (ja) 2017-04-27
US20170141099A1 (en) 2017-05-18
CN107078096B (zh) 2020-10-02
TW201613064A (en) 2016-04-01
TWI614872B (zh) 2018-02-11
US20190259746A1 (en) 2019-08-22
US10636781B2 (en) 2020-04-28
WO2016047217A1 (ja) 2016-03-31
CN107078096A (zh) 2017-08-18
US10325903B2 (en) 2019-06-18

Similar Documents

Publication Publication Date Title
JP7413329B2 (ja) 半導体装置
KR100885829B1 (ko) 반도체 디바이스 및 보호 회로
WO2016017383A1 (ja) Ｅｓｄ素子を有する半導体装置
KR20170096070A (ko) 정전기방전 보호를 위한 게이트-커플드 엔모스 소자
JP6066025B2 (ja) 半導体装置
KR102082109B1 (ko) 반도체 장치
US10615076B2 (en) Semiconductor chip having on-chip noise protection circuit
JP5156331B2 (ja) 半導体装置
JP5864216B2 (ja) 半導体装置
JP2014175344A (ja) 半導体装置
JP2009146977A (ja) 半導体装置
CN208028042U (zh) 半导体器件
JP6355481B2 (ja) 半導体装置
JP2014138145A (ja) 半導体装置
JP6516080B1 (ja) 過渡電圧抑制素子
WO2019142394A1 (ja) 過渡電圧抑制素子
JP2010205871A (ja) 静電気保護回路および半導体装置
JP6099986B2 (ja) 半導体装置
JP2008021852A (ja) 半導体装置
KR101050456B1 (ko) 정전기 보호소자
JP2007200985A (ja) 保護素子及び同保護素子を有する半導体装置
JP2007142025A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161014

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20161014

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20161121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161212

R150 Certificate of patent or registration of utility model

Ref document number: 6066025

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150