[go: up one dir, main page]

JP6041311B2 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP6041311B2
JP6041311B2 JP2013131081A JP2013131081A JP6041311B2 JP 6041311 B2 JP6041311 B2 JP 6041311B2 JP 2013131081 A JP2013131081 A JP 2013131081A JP 2013131081 A JP2013131081 A JP 2013131081A JP 6041311 B2 JP6041311 B2 JP 6041311B2
Authority
JP
Japan
Prior art keywords
silicon carbide
insulating film
heat treatment
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013131081A
Other languages
English (en)
Other versions
JP2015005669A (ja
Inventor
陽一 巻渕
光央 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Fuji Electric Co Ltd
Priority to JP2013131081A priority Critical patent/JP6041311B2/ja
Priority to PCT/JP2014/066053 priority patent/WO2014203904A1/ja
Publication of JP2015005669A publication Critical patent/JP2015005669A/ja
Priority to US14/960,285 priority patent/US9960040B2/en
Application granted granted Critical
Publication of JP6041311B2 publication Critical patent/JP6041311B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/044—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/662—Vertical DMOS [VDMOS] FETs having a drift region having a doping concentration that is higher between adjacent body regions relative to other parts of the drift region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Description

この発明は、炭化珪素半導体装置の製造方法に関する。
炭化珪素（ＳｉＣ）を半導体材料とした半導体基板（炭化珪素基板）を用いた次世代半導体デバイスの研究開発が進められている。炭化珪素は、シリコン（Ｓｉ）と同様に熱酸化でゲート絶縁膜を形成可能である。しかし、基板主面の面方位や熱酸化方法によって、ＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）を構成するゲート絶縁膜と炭化珪素基板との接合界面（以下、ＭＯＳゲート界面とする）付近でのチャネル移動度に違いが生じるという特性がある。チャネル移動度を代替的に評価する指標として界面準位密度がある。一般的には、ＭＯＳゲート界面での界面準位密度が小さいほど、チャネル移動度が大きくなる傾向にあることが知られている。
炭化珪素基板上にゲート絶縁膜を形成する方法として、亜酸化窒素（Ｎ2Ｏ）や一酸化窒素（ＮＯ）など窒素を含む雰囲気を用いた熱酸化を行う方法が知られている。この方法では、酸化と同時に窒化が起こり、雰囲気中に含まれる窒素原子がゲート絶縁膜中やＭＯＳゲート界面のシリコン原子の未結合手（ダングリングボンド）の終端化に寄与し、ＭＯＳゲート界面での界面準位密度を低減する効果があるとされている。さらに、この酸化直後に水素（Ｈ2）を含む雰囲気でアニール（熱処理）し、酸化後に残るシリコン原子のダングリングボンドが水素原子によって終端され、ＭＯＳゲート界面での界面準位密度がさらに低減される。
また、炭化珪素基板を用いた半導体デバイスの製造工程では、ゲート絶縁膜形成後に、ゲート電極の形成および低抵抗化のための熱処理や、層間絶縁膜の形成および焼締めのための熱処理、コンタクトメタルの形成およびコンタクトメタルと炭化珪素半導体（炭化珪素基板）との反応層（電気的接触部）の形成のための熱処理など、熱処理工程が必須である。ゲート酸化膜と炭化珪素基板との接合界面での界面準位密度等の界面特性は、ゲート絶縁膜の形成工程において所定条件を満たすように設定されるが、ゲート絶縁膜形成後の熱処理によって変化することが知られている（例えば、下記特許文献１参照。）。
下記特許文献１には、炭化珪素基板の（０００−１）面上にＭＯＳゲートを備えたＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）を製造するにあたって、コンタクトメタルと炭化珪素半導体との反応層を形成するための熱処理を、不活性ガス雰囲気ではなく、不活性ガスと水素との混合ガス雰囲気（フォーミングガス（ＦＧ）雰囲気）で行うことにより、ＭＯＳゲート界面での界面準位密度の増加を抑え、かつコンタクト抵抗を低減する方法が提案されている。
特開２００７−２４２７４４号公報
しかしながら、炭化珪素基板を用いた半導体デバイスでは、上述したようにゲート絶縁膜形成後に高温の熱処理が必須であり、この熱処理の条件（温度や雰囲気など）によって半導体デバイスの特性が変化してしまう。このため、ゲート絶縁膜の形成条件に加えて、ゲート絶縁膜形成後に行う熱処理の条件も併せて検討する必要がある。例えば、半導体デバイスは、ゲートに信号が入力されていない状態のときにオフ状態（以下、ノーマリオフとする）であることが望ましい。すなわち、半導体デバイスのしきい値電圧は正の値であることが望ましい。
しきい値電圧はフラットバンド電圧を引数とする関数で表され、しきい値電圧を正の値とするには、フラットバンド電圧が正の値であることが望ましい。しかしながら、上述したゲート絶縁膜の形成方法、すなわち炭化珪素基板の（０００−１）面や（１１−２０）面を亜酸化窒素や一酸化窒素などの窒素を含むガス雰囲気中で熱酸化し、さらに水素を含む雰囲気のアニールを行うことでゲート酸化膜と炭化珪素基板との接合界面での界面準位密度を低減させる方法では、フラットバンド電圧は負の値となり、ゲートに信号が入力されていない状態のときに半導体デバイスがオン状態（ノーマリオン）となってしまう。
この発明は、上述した従来技術による問題点を解消するため、ノーマリオフ特性を示し、かつ界面準位密度を低減させることができる炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。炭化珪素からなる半導体基板に、窒素を含む酸化化合物からなる酸化雰囲気で第１熱処理を行った後、水素を含む雰囲気で第２熱処理を行うことにより、前記半導体基板の（０００−１）面または（１１−２０）面から０度以上８度以下の範囲内で傾けた面上にゲート絶縁膜を形成する工程を行う。そして、前記ゲート絶縁膜の形成後に行う第３熱処理を不活性ガス雰囲気で行う。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第３熱処理の温度は、前記第１熱処理の温度以下であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１熱処理を亜酸化窒素または一酸化窒素を含む雰囲気で行うことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記ゲート絶縁膜を形成する工程では、前記第１熱処理前に、前記半導体基板の、前記ゲート絶縁膜が形成される側の面を乾燥酸素雰囲気で酸化することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記ゲート絶縁膜を形成する工程では、前記第１熱処理前に、前記ゲート絶縁膜を構成する、当該ゲート絶縁膜よりも厚さの薄い絶縁膜を堆積させることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記不活性ガス雰囲気は、窒素、ヘリウムまたはアルゴンを含む雰囲気であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第３熱処理は、前記半導体基板と当該半導体基板に接する金属膜との電気的接触部を形成するための工程、前記ゲート絶縁膜上に形成されるゲート電極の低抵抗化のための工程、または、前記金属膜と前記ゲート電極とを電気的に絶縁する層間絶縁膜の焼き締めのための工程で行われることを特徴とする。
上述した発明によれば、ゲート絶縁膜形成後の工程において従来より行われている熱処理の雰囲気を不活性ガス雰囲気とすることによって、炭化珪素半導体基板の（０００−１）面または（１１−２０）面から０度〜８度程度傾けた面を主面に窒素を含む雰囲気での熱酸化によりゲート絶縁膜を形成した場合においても、新たな工程を追加することなく、４×１０11ｃｍ-2ｅＶ-1以下の低い界面準位密度と、１Ｖ以上の正のフラットバンド電圧とを有する炭化珪素半導体装置を作製することができる。
本発明にかかる炭化珪素半導体装置の製造方法によれば、ノーマリオフ特性を示し、かつ界面準位密度を低減させることができるという効果を奏する。
実施の形態１にかかる半導体装置の製造方法の概要を示すフローチャートである。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施例にかかる炭化珪素半導体装置の製造方法により製造されるＭＯＳキャパシタの構成を示す断面図である。 ＭＯＳゲート界面での界面準位密度とＭＯＳゲートのフラットバンド電圧との関係について示す特性図である。 本発明にかかる複雑なＭＯＳゲート構造を備えた半導体装置の一例を示す断面図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。また、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
実施の形態１にかかる炭化珪素半導体装置の製造方法として、横型の炭化珪素ＭＯＳＦＥＴを製造する方法について詳細に説明する。図１は、実施の形態１にかかる半導体装置の製造方法の概要を示すフローチャートである。図２〜１０は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。まず、炭化珪素（ＳｉＣ）を半導体材料としたｐ+型半導体基板（ｐ+型炭化珪素基板）１１を用意する。ｐ+型炭化珪素基板１１として、例えば４Ｈ−ＳｉＣの（０００−１）面から０度〜８度程度傾けた面（好ましくは０度〜４度程度傾けた面）を主面とするｐ型の４Ｈ−ＳｉＣ基板を用意してもよい。
次に、ｐ+型炭化珪素基板１１のおもて面に、例えば５μｍ以上１０μｍ以下程度の厚さのｐ型エピタキシャル層１２を成長させる。ｐ型エピタキシャル層１２のアクセプター密度は、例えば１×１０16ｃｍ-3であってもよい。これによって、ｐ+型炭化珪素基板１１上にｐ型エピタキシャル層１２が積層されてなるｐ型のＳｉＣエピタキシャル基板１０が作製される（ステップＳ１）。ここまでの状態が図２に示されている。以下、ＳｉＣエピタキシャル基板１０のｐ型エピタキシャル層１２側の面をおもて面とし、ｐ+型炭化珪素基板１１側の面（すなわち、ｐ+型炭化珪素基板１１の裏面）を裏面とする。
次に、ＳｉＣエピタキシャル基板１０のおもて面（すなわちｐ型エピタキシャル層１２の、ｐ+型炭化珪素基板１１側に対して反対側の表面）の表面層に、ＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）を構成する半導体領域を形成する（ステップＳ２）。具体的には、例えば減圧ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ＳｉＣエピタキシャル基板１０のおもて面上に、例えば厚さ１μｍの酸化膜（ＳｉＯ2膜）３１を堆積する。次に、フォトリソグラフィにより酸化膜３１をパターニングし、酸化膜３１の、ｎ+ドレイン領域の形成領域に対応する部分およびｎ+ソース領域の形成領域に対応する部分をそれぞれ除去する。
次に、酸化膜３１の残部をマスクとして、ＳｉＣエピタキシャル基板１０のおもて面にリン（Ｐ）イオン３２をイオン注入する。リンイオン３２のイオン注入条件は、例えば、基板温度を５００℃程度とし、加速エネルギーを４０ｋｅＶ〜２５０ｋｅＶ程度での多段イオン注入とし、注入量を２×１０20ｃｍ-3程度としてもよい。これによって、ＳｉＣエピタキシャル基板１０のおもて面の表面層に、互いに離れてｎ型の不純物領域１３ａ，１４ａが形成される。ここまでの状態が図３に示されている。
次に、酸化膜３１の残部を除去した後、例えば減圧ＣＶＤ法により、例えば厚さ１μｍの酸化膜３３を堆積する。次に、フォトリソグラフィにより酸化膜３３をパターニングし、酸化膜３３の、ｐ+グラウンド領域の形成領域に対応する部分を除去する。次に、酸化膜３３の残部をマスクとして、ＳｉＣエピタキシャル基板１０のおもて面にアルミニウム（Ａｌ）イオン３４をイオン注入する。
アルミニウムイオン３４のイオン注入条件は、例えば、基板温度を５００℃程度とし、加速エネルギーを４０ｋｅＶ〜２００ｋｅＶ程度の範囲内での多段イオン注入とし、注入量を２×１０20ｃｍ-3程度としてもよい。これによって、ＳｉＣエピタキシャル基板１０のおもて面の表面層に、不純物領域１４ａの、不純物領域１３ａ側に対して反対側に、不純物領域１４ａに接するようにｐ型の不純物領域１５ａが形成される。ここまでの状態が図４に示されている。
次に、酸化膜３３の残部を除去した後、例えば、アルゴン雰囲気中において、１６００℃の温度で５分間のアニールを行い、不純物領域１３ａ，１４ａ，１５ａを活性化させる。これによって、アクティブ領域（活性領域）に、不純物領域１３ａが活性化されてなるｎ+ドレイン領域１３、不純物領域１４ａが活性化されてなるｎ+ソース領域１４、および不純物領域１５ａが活性化されてなるｐ+グラウンド領域１５が形成される。アクティブ領域とは、オン状態のときに電流が流れる領域である。ここまでの状態が図５に示されている。
次に、例えば減圧ＣＶＤ法により、ＳｉＣエピタキシャル基板１０のおもて面に、例えば厚さ０．５μｍのフィールド酸化膜１６を堆積する。次に、フォトリソグラフィによりフィールド酸化膜１６を選択的に除去し、アクティブ領域１７におけるＳｉＣエピタキシャル基板１０のおもて面を露出させる。フィールド酸化膜１６の除去は、例えばウェットエッチングにより行ってもよい。これにより、アクティブ領域１７において、ｎ+ドレイン領域１３、ｎ+ソース領域１４およびｐ+グラウンド領域１５が露出される。ここまでの状態が図６に示されている。
次に、ＳｉＣエピタキシャル基板１０を洗浄した後、例えば窒素を含む酸化化合物からなる酸化雰囲気において第１熱処理（酸窒化）を行う（ステップＳ３）。具体的には、第１熱処理は、例えば亜酸化窒素（Ｎ2Ｏ）と窒素との流量比が１：５の雰囲気において、例えば１３００℃程度の温度で１００分間程度行う。次に、水素（Ｈ2）を含む雰囲気において、例えば１０００℃程度の温度で３０分間程度の第２熱処理を行う（ステップＳ４）。この第１，２熱処理によって、アクティブ領域１７におけるＳｉＣエピタキシャル基板１０のおもて面上に、例えば５０ｎｍ程度の厚さのゲート絶縁膜１８を形成する。第２熱処理の雰囲気は、水素を不活性ガスで希釈した混合ガス雰囲気であってもよい。
次に、ゲート絶縁膜１８上に、ゲート電極１９を形成する（ステップＳ５）。具体的には、例えば減圧ＣＶＤ法により、ゲート絶縁膜１８上に例えば厚さ０．３μｍの多結晶シリコンを堆積する。次に、フォトリソグラフィにより多結晶シリコンをパターニングし、多結晶シリコンの、ｎ+ドレイン領域１３からｎ+ソース領域１４にわたってｐ型エピタキシャル層１２を覆う部分をゲート電極１９として残す。そして、ゲート電極１９のパターニングに用いたレジスト膜を除去する。ここまでの状態が図７に示されている。
次に、ＳｉＣエピタキシャル基板１０を室温（例えば２５℃）まで冷却した後、ＳｉＣエピタキシャル基板１０のおもて面側を覆う層間絶縁膜（不図示）を形成する（ステップＳ６）。次に、不活性ガス雰囲気において、層間絶縁膜の焼き締めのための例えば８００℃程度の温度での１０分間程度の第３熱処理を行う（ステップＳ７）。
次に、ＭＯＳゲートを構成する半導体領域（炭化珪素半導体）に接するコンタクトメタル２０を形成する（ステップＳ８）。具体的には、フォトリソグラフィによりゲート絶縁膜１８および層間絶縁膜を選択的に除去し、ｎ+ドレイン領域１３が露出されたコンタクトホールと、ｎ+ソース領域１４およびｐ+グラウンド領域１５が露出されたコンタクトホールとを形成する。ゲート絶縁膜１８および層間絶縁膜の除去は、例えばフッ酸（ＨＦ）を用いたウェットエッチングにより行ってもよい。
次に、各コンタクトホールを埋め込むように、例えば厚さ１０ｎｍのアルミニウム膜と、例えば厚さ６０ｎｍのニッケル膜とを順に蒸着して金属積層膜を形成する。次に、ゲート絶縁膜１８および層間絶縁膜のパターニングに用いたレジスト膜をリフトオフして、レジスト膜とともにレジスト膜上の金属積層膜を除去することにより、コンタクトホール内の金属積層膜を、ｎ+ドレイン領域１３に接するコンタクトメタル２０、および、ｎ+ソース領域１４およびｐ+グラウンド領域１５に接するコンタクトメタル２０として残す。ここまでの状態が図８に示されている。
次に、コンタクトメタル２０と炭化珪素半導体とのオーミックコンタクトを形成するための第４熱処理を行う（ステップＳ９）。具体的には、不活性ガス雰囲気において例えば９５０℃の温度で２分間程度の第４熱処理を行い、コンタクトメタル２０と炭化珪素半導体との反応層（電気的接触部：コンタクト）２１を形成する。ここまでの状態が図９に示されている。
上述した第３，４熱処理は、例えば、窒素（Ｎ2）、ヘリウム（Ｈｅ）またはアルゴン（Ａｒ）などの不活性ガス雰囲気で行う。第３熱処理の温度は例えば層間絶縁膜の焼き締め具合などを考慮して種々選択可能であり、第４熱処理の温度は例えばコンタクト抵抗などを考慮して種々選択可能であるが、第３，４熱処理の温度を第１熱処理の温度（酸化温度）よりも高くした場合、ゲート絶縁膜１８と炭化珪素半導体（ｐ型エピタキシャル層１２）との接合界面での界面準位密度の大幅な増加を招く虞がある。このため、第３，４熱処理の温度は、第１熱処理の温度以下であることが望ましい。
次に、ＳｉＣエピタキシャル基板１０のおもて面側に、例えば厚さ３００ｎｍのアルミニウム（Ａｌ）膜を蒸着する。次に、フォトリソグラフィによりアルミニウム膜を選択的に除去し、ゲート電極１９および反応層２１上にパッド電極２２を形成する（ステップＳ１０）。アルミニウム膜の除去は、例えばリン酸（Ｈ3ＰＯ4）を用いたウェットエッチングにより行ってもよい。その後、ＳｉＣエピタキシャル基板１０の裏面（ｐ+型炭化珪素基板１１の裏面）に例えば厚さ１００ｎｍのアルミニウム膜を蒸着して裏面電極２３を形成することにより（ステップＳ１１）、図１０に示す炭化珪素ＭＯＳＦＥＴが完成する。
次に、上述した実施の形態１にかかる炭化珪素半導体装置の製造方法に従い、例示した上記諸条件で作製された炭化珪素ＭＯＳＦＥＴの特性を評価した。その結果、上述した実施の形態１にかかる炭化珪素半導体装置の製造方法によって炭化珪素ＭＯＳＦＥＴを作製することにより、チャネル移動度は約３５ｃｍ2／Ｖｓと所望の素子特性が得られる程度に実効的な値となり、しきい値電圧は４Ｖと十分なノーマリオフ特性を示すことが確認された。
（実施の形態２）
次に、実施の形態２にかかる炭化珪素半導体装置の製造方法について説明する。実施の形態２にかかる炭化珪素半導体装置の製造方法は、ゲート絶縁膜１８の形成方法が実施の形態１にかかる炭化珪素半導体装置の製造方法と異なる。具体的には、実施の形態２においては、次のようにゲート絶縁膜１８を形成する。
まず、乾燥酸素雰囲気において、例えば１１００℃程度の温度で５０分間の熱処理（酸化）を行う。次に、亜酸化窒素と窒素との流量比が１：２０の雰囲気において、例えば１３００℃程度の温度で３０分間程度の第１熱処理（酸窒化）を行う。次に、水素を含む雰囲気において、例えば１０００℃程度の温度で３０分間程度の熱処理を行う。実施の形態２にかかる炭化珪素半導体装置の製造方法の、ゲート絶縁膜１８の形成工程以外の工程は実施の形態１と同様である。
このような実施の形態２にかかる炭化珪素半導体装置の製造方法に従い、例示した上記諸条件で作製された炭化珪素ＭＯＳＦＥＴの特性を評価した。その結果、実施の形態２にかかる炭化珪素半導体装置の製造方法によって作製された炭化珪素ＭＯＳＦＥＴは、実施の形態１にかかる炭化珪素半導体装置の製造方法によって作製された炭化珪素ＭＯＳＦＥＴと同様の特性を示すことが確認された。
（実施の形態３）
次に、実施の形態３にかかる炭化珪素半導体装置の製造方法について説明する。実施の形態３にかかる炭化珪素半導体装置の製造方法は、ゲート絶縁膜１８の形成方法が実施の形態１にかかる炭化珪素半導体装置の製造方法と異なる。具体的には、実施の形態３においては、次のようにゲート絶縁膜１８を形成する。
まず、乾燥酸素雰囲気において、例えば１１００℃程度の温度で５０分間程度の熱処理（酸化）を行う。次に、一酸化窒素と窒素との流量比が１：１０の雰囲気において、例えば１２００℃程度の温度で３０分間程度の第１熱処理（酸窒化）を行う。次に、水素を含む雰囲気において、例えば１０００℃程度の温度で３０分間程度の第２熱処理を行う。実施の形態３にかかる炭化珪素半導体装置の製造方法の、ゲート絶縁膜１８の形成工程以外の工程は実施の形態１と同様である。
このような実施の形態３にかかる炭化珪素半導体装置の製造方法に従い、例示した上記諸条件で作製された炭化珪素ＭＯＳＦＥＴの特性を評価した。その結果、実施の形態３にかかる炭化珪素半導体装置の製造方法によって作製された炭化珪素ＭＯＳＦＥＴは、実施の形態１にかかる炭化珪素半導体装置の製造方法によって作製された炭化珪素ＭＯＳＦＥＴと同様の特性を示すことが確認された。
（実施の形態４）
次に、実施の形態４にかかる炭化珪素半導体装置の製造方法について説明する。実施の形態４にかかる炭化珪素半導体装置の製造方法は、ゲート絶縁膜１８の形成方法が実施の形態１にかかる炭化珪素半導体装置の製造方法と異なる。具体的には、実施の形態４においては、次のようにゲート絶縁膜１８を形成する。
まず、アクティブ領域１７におけるＳｉＣエピタキシャル基板１０のおもて面上に、ゲート絶縁膜１８の所望の厚さよりも薄い厚さ（例えば５０ｎｍに近い厚さで、かつ５０ｎｍに満たない厚さ）の第１絶縁膜を堆積法により形成する。次に、亜酸化窒素と窒素との流量比が１：２０の雰囲気において、例えば１３００℃程度の温度で３０分間程度の第１熱処理（酸窒化）を行い、第１絶縁膜とＳｉＣエピタキシャル基板１０との界面に数ｎｍの厚さの第２絶縁膜を形成する。次に、水素を含む雰囲気において、例えば１０００℃程度の温度で３０分間程度の第２熱処理を行う。これによって、第１，２絶縁膜が積層されてなる合計５０ｎｍ程度の厚さのゲート絶縁膜１８を形成する。第１絶縁膜の堆積方法は、特に限定されるものではなく、例えばシラン（ＳｉＨ4）やＴＥＯＳ（テトラエトキシシラン）を用いてＣＶＤ法により堆積してもよい。実施の形態４にかかる炭化珪素半導体装置の製造方法の、ゲート絶縁膜１８の形成工程以外の工程は実施の形態１と同様である。
このような実施の形態４にかかる炭化珪素半導体装置の製造方法に従い、例示した上記諸条件で作製された炭化珪素ＭＯＳＦＥＴの特性を評価した。その結果、実施の形態４にかかる炭化珪素半導体装置の製造方法によって作製された炭化珪素ＭＯＳＦＥＴは、実施の形態１にかかる炭化珪素半導体装置の製造方法によって作製された炭化珪素ＭＯＳＦＥＴと同様の特性を示すことが確認された。
（実施例）
次に、ゲート絶縁膜と炭化珪素半導体との接合界面（ＭＯＳゲート界面）での界面準位密度、および、ＭＯＳゲートのフラットバンド電圧について検証した。図１１は、実施例にかかる炭化珪素半導体装置の製造方法により製造されるＭＯＳキャパシタの構成を示す断面図である。図１２は、ＭＯＳゲート界面での界面準位密度とＭＯＳゲートのフラットバンド電圧との関係について示す特性図である。上述した実施の形態１にかかる炭化珪素半導体装置の製造方法に従い、実施の形態１に例示した上記諸条件で、検証用試料としてＭＯＳキャパシタを作製した（以下、実施例とする）。すなわち、複雑なＭＯＳゲート構造を形成するための工程（ステップＳ２，Ｓ６，Ｓ８，Ｓ１０）を行うことなく簡易に作製可能であり、かつ、実施の形態１にかかる炭化珪素ＭＯＳＦＥＴと同じＭＯＳゲート特性を有するＭＯＳキャパシタを作製して検証を行った。
複雑なＭＯＳゲート構造とは、例えば、オン状態のときにＳｉＣエピタキシャル基板の表面近傍にチャネルを形成する素子構造である。図１３に複雑なＭＯＳゲート構造を備えた半導体装置の一例を示す。図１３は、本発明にかかる複雑なＭＯＳゲート構造を備えた半導体装置の一例を示す断面図である。図１３に示すように、縦型のＭＯＳＦＥＴにおいて、ｎ+型炭化珪素基板４１のおもて面にはｎ型エピタキシャル層４２が形成される。ｎ型エピタキシャル層４２の不純物濃度は、ｎ+型炭化珪素基板４１の不純物濃度よりも低い。ｎ型エピタキシャル層４２の内部には、複数のｐ型領域４６が選択的に形成される。ｐ型領域４６は、ｎ型エピタキシャル層４２のｎ+型炭化珪素基板４１側に対して反対側の面に露出する。ｎ型エピタキシャル層４２およびｐ型領域４６の表面にわたってｐ型領域４６より低濃度のｐ型ＳｉＣ層４７が形成される。ｐ型領域４６が形成されていないｎ型エピタキシャル層４２上のｐ型ＳｉＣ層４７に、深さ方向にｐ型ＳｉＣ層４７を貫通しｎ型エピタキシャル層４２に達するｎ型領域４３が形成される。ｎ型エピタキシャル層４２およびｎ型領域４３は、ｎ型ドリフト領域である。ｎ型領域４３の不純物濃度は、ｎ型エピタキシャル層４２よりも高いのが望ましい。
ｐ型ＳｉＣ層４７の内部には、互いに接するようにｎ+ソース領域４４およびｐ+型コンタクト領域４５が形成される。ｎ+ソース領域４４およびｐ+型コンタクト領域４５は、ｐ型ＳｉＣ層４７のｐ型領域４６側に対して反対側の面に露出する。ｎ+ソース領域４４は、ｎ型領域４３と離れて形成される。ｐ+型コンタクト領域４５は、ｎ+ソース領域４４のｎ型領域４３側に対して反対側に位置する。ｐ+型コンタクト領域４５の不純物濃度は、ｐ型ＳｉＣ層４７の不純物濃度よりも高い。ｐ型ＳｉＣ層４７のｎ+ソース領域４４、ｐ+型コンタクト領域４５およびｎ型領域４３を除く部分は、ｐ型領域４６と共にｐ型ベース領域となる。ｎ+ソース領域４４とｐ+型コンタクト領域４５との表面には、ソース電極４８が形成される。隣り合うｎ+ソース領域４４の間のｐ型ＳｉＣ層４７とｎ型領域４３との表面には、ゲート絶縁膜１８を介してゲート電極１９が形成される。ゲート電極１９は、図示省略する層間絶縁膜によって、ソース電極４８と電気的に絶縁される。また、ｎ+型炭化珪素基板４１の裏面には、ｎ+型炭化珪素基板４１に接するドレイン電極４９が形成される。
実施例として作製したＭＯＳキャパシタは、具体的には、次のように作製した。まず、ｎ+型炭化珪素基板１上にｎ型エピタキシャル層２が積層されてなるＳｉＣエピタキシャル基板７を用意した（ステップＳ１）。次に、ＳｉＣエピタキシャル基板７のおもて面にゲート絶縁膜３を形成するために、亜酸化窒素（Ｎ2Ｏ）雰囲気において１３００℃の温度で１００分間の第１熱処理を行った後（ステップＳ３）、水素（Ｈ2）雰囲気において１０００℃の温度で３０分間の第２熱処理を行った（ステップＳ４）。次に、層間絶縁膜の焼き締めのための第３熱処理と、コンタクト形成のための第４熱処理とを想定した窒素（Ｎ2）雰囲気による熱処理を行った（ステップＳ７，Ｓ９）。次に、ドット状の平面形状を有するゲート電極４を形成した（ステップＳ５）。その後、ＳｉＣエピタキシャル基板７の裏面全面に裏面電極５を形成することにより（ステップＳ１１）、図１１に示すＭＯＳキャパシタを作製した。
比較として、第２熱処理（ステップＳ４）を実施しないＭＯＳキャパシタ（以下、比較例１とする）、および、第３，４熱処理（ステップＳ７，Ｓ９）の雰囲気を不活性ガス（窒素）と水素との混合ガス雰囲気（ＦＧ雰囲気）としたＭＯＳキャパシタ（以下、比較例２とする）を作製した。すなわち、比較例１では、亜酸化窒素雰囲気での第１熱処理および窒素雰囲気での第３，４熱処理の順で熱処理を行った。比較例２では、亜酸化窒素雰囲気での第１熱処理、水素雰囲気での第２熱処理およびＦＧ雰囲気での第３，４熱処理の順で熱処理を行った。比較例１，２の熱処理条件以外の構成は実施例と同様である。
そして、実施例および比較例１，２の各ＭＯＳキャパシタについて、それぞれゲート電極４と裏面電極５との間に容量−電圧（Ｃ−Ｖ）メーター６を接続し、Ｃ−Ｖメーター６の測定結果に基づいてＭＯＳゲート界面での界面準位密度およびＭＯＳゲートのフラットバンド電圧を算出した。その結果を図１２に示す。
図１２に示すように、第２熱処理（水素雰囲気処理）の有無で比較した場合、第２熱処理を行った実施例（●印）に対して、第２熱処理を行っていない比較例１（▲印）はＭＯＳゲート界面での界面準位密度が大きいことが確認された。また、第３，４熱処理の雰囲気のガス種の違いで比較した場合、不活性ガス雰囲気で第３，４熱処理を行った実施例（●印）は、ＭＯＳゲートのフラットバンド電圧が正の値となった。それに対して、不活性ガスと水素とを混合したＦＧ雰囲気で第３，４熱処理を行った比較例２（◆印）は、ＭＯＳゲートのフラットバンド電圧が負の値になることが確認された。
このように、第２熱処理の有無や、第３，４熱処理の雰囲気のガス種によって、ＭＯＳゲート界面での界面準位密度、および、ＭＯＳゲートのフラットバンド電圧が変化することが確認された。また、実施例は、比較例１，２よりもＭＯＳゲート界面での界面準位密度とＭＯＳゲートのフラットバンド電圧とをともに低減することができることが確認された。すなわち、各実施の形態にかかる半導体装置の製造方法で説明したように、ゲート絶縁膜の形成時に水素を含む雰囲気での第２熱処理を行い、かつゲート絶縁膜の形成後に行う第３，４熱処理の雰囲気を適切に選択し、これらの熱処理を適宜組み合わせることによって、ＭＯＳゲート界面での界面準位密度、ＭＯＳゲートのフラットバンド電圧を制御可能であることが確認された。
以上、説明したように、各実施の形態によれば、炭化珪素半導体の（０００−１）面から０度〜８度程度傾けた面を主面にゲート酸化膜を形成するにあたって、窒素を含む雰囲気で第１熱処理を行うことにより、酸化と同時に窒化が起こり、雰囲気中に含まれる窒素原子がゲート絶縁膜中やＭＯＳゲート界面のシリコン原子の未結合手（ダングリングボンド）の終端化に寄与し、ＭＯＳゲート界面での界面準位密度を低減することができる。また、第１熱処理後に、水素を含む雰囲気で第２熱処理を行うことにより、酸化後に残るシリコン原子のダングリングボンドが水素原子によって終端され、ＭＯＳゲート界面での界面準位密度をさらに低減することができる。これにより、４×１０11ｃｍ-2ｅＶ-1以下の低い界面準位密度が得られ、実効的なチャネル移動度を得ることができる。そして、ゲート絶縁膜形成後に行う工程において省略することのできない熱処理（第３，４熱処理）の雰囲気を不活性ガス雰囲気とすることで、１Ｖ以上の正のフラットバンド電圧とすることができ、ノーマリオフ特性を得ることができる。したがって、新たに特別な工程を追加することなく、実効的なチャネル移動度とノーマリオフ特性とを有する炭化珪素半導体装置を提供することができる。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した各実施の形態では、ゲート絶縁膜形成後に行う工程における熱処理の中で一般的に一番高い温度が必要とされているオーミックコンタクトを形成するための第４熱処理を例にして説明しているが、ゲート絶縁膜形成後に行う他の熱処理を不活性ガス雰囲気で行った場合においても同様の効果を得ることができる。具体的には、ゲート絶縁膜形成後に行う他の熱処理とは、ゲート電極となるポリシリコン層の形成および低抵抗化のための熱処理や、層間絶縁膜を平坦化するための熱処理等も含めた各種熱処理である。
また、上述した各実施の形態では、ｐ+型半導体基板を用いた横型の炭化珪素ＭＯＳＦＥＴを製造する場合を例に説明しているが、これに限定されるものではなく、ｎ+型半導体基板を用いた縦型の炭化珪素ＭＯＳＦＥＴなど高耐圧化構造を有する炭化珪素半導体装置など、ＭＯＳゲートを有する種々半導体装置に適用する場合においても同様の効果が得られる。また、上述した各実施の形態は、４Ｈ−ＳｉＣの（１１−２０）面から０度〜８度程度傾けた面を主面とする４Ｈ−ＳｉＣ基板に適用する場合においても同様の効果が得られる。また、本発明は、導電型を反転させても同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導体装置の製造方法は、ＭＯＳゲートを有する半導体装置に有用である。
１ ｎ+型炭化珪素基板
２ ｎ型エピタキシャル層
３，１８ ゲート絶縁膜
４，１９ ゲート電極
５，２３ 裏面電極
６ Ｃ−Ｖメーター
７，１０ ＳｉＣエピタキシャル基板
１１ ｐ+炭化珪素基板
１２ ｐ型エピタキシャル層
１３ ｎ+ドレイン領域
１３ａ，１４ａ，１５ａ 不純物領域
１４ ｎ+ソース領域
１５ ｐ+グラウンド領域
１６ フィールド酸化膜
１７ アクティブ領域
２０ コンタクトメタル
２１ 反応層
２２ パッド電極
３１，３３ 酸化膜
３２ リンイオン
３４ アルミニウムイオン

Claims (6)

  1. 炭化珪素からなる半導体基板に、窒素を含む酸化化合物からなる酸化雰囲気で第１熱処理を行った後、水素を含む雰囲気で第２熱処理を行うことにより、前記半導体基板の（０００−１）面または（１１−２０）面から０度以上８度以下の範囲内で傾けた面上にゲート絶縁膜を形成する工程を含み、
    前記ゲート絶縁膜の形成後に、前記半導体基板と当該半導体基板に接する金属膜との電気的接触部を形成するための工程、前記ゲート絶縁膜上に形成されるゲート電極の低抵抗化のための工程、または、前記金属膜と前記ゲート電極とを電気的に絶縁する層間絶縁膜の焼き締めのための工程で行われる第３熱処理を不活性ガス雰囲気で行うことを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記第３熱処理の温度は、前記第１熱処理の温度以下であることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記第１熱処理を亜酸化窒素または一酸化窒素を含む雰囲気で行うことを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
  4. 前記ゲート絶縁膜を形成する工程では、前記第１熱処理前に、前記半導体基板の、前記ゲート絶縁膜が形成される側の面を乾燥酸素雰囲気で酸化することを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  5. 前記ゲート絶縁膜を形成する工程では、前記第１熱処理前に、前記ゲート絶縁膜を構成する、当該ゲート絶縁膜よりも厚さの薄い絶縁膜を堆積させることを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  6. 前記不活性ガス雰囲気は、窒素、ヘリウムまたはアルゴンを含む雰囲気であることを特徴とする請求項１〜５のいずれか一つに記載の炭化珪素半導体装置の製造方法。
JP2013131081A 2013-06-21 2013-06-21 炭化珪素半導体装置の製造方法 Active JP6041311B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013131081A JP6041311B2 (ja) 2013-06-21 2013-06-21 炭化珪素半導体装置の製造方法
PCT/JP2014/066053 WO2014203904A1 (ja) 2013-06-21 2014-06-17 炭化珪素半導体装置の製造方法
US14/960,285 US9960040B2 (en) 2013-06-21 2015-12-04 Manufacturing method of silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013131081A JP6041311B2 (ja) 2013-06-21 2013-06-21 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015005669A JP2015005669A (ja) 2015-01-08
JP6041311B2 true JP6041311B2 (ja) 2016-12-07

Family

ID=52104636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013131081A Active JP6041311B2 (ja) 2013-06-21 2013-06-21 炭化珪素半導体装置の製造方法

Country Status (3)

Country Link
US (1) US9960040B2 (ja)
JP (1) JP6041311B2 (ja)
WO (1) WO2014203904A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863392A (zh) * 2016-09-22 2018-03-30 中兴通讯股份有限公司 一种SiC MOS电容及其制造方法
CN107437498B (zh) * 2017-07-27 2020-02-21 湖南大学 碳化硅mos结构栅氧制备方法及碳化硅mos结构制备方法
JP7056232B2 (ja) 2018-02-28 2022-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN115732538A (zh) * 2022-09-08 2023-03-03 湖南三安半导体有限责任公司 一种半导体器件及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3420876B2 (ja) * 1996-01-22 2003-06-30 新日本製鐵株式会社 ＳｉＣの熱酸化膜の改善方法
JP3940560B2 (ja) * 2001-01-25 2007-07-04 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP2006196713A (ja) * 2005-01-13 2006-07-27 National Institute Of Advanced Industrial & Technology 半導体装置及びその作製方法並びに重水素処理装置
JP2006210818A (ja) * 2005-01-31 2006-08-10 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
US8461628B2 (en) * 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
JP5229845B2 (ja) * 2006-03-07 2013-07-03 独立行政法人産業技術総合研究所 炭化ケイ素ｍｏｓｆｅｔの製造方法および炭化ケイ素ｍｏｓｆｅｔ
JP2011199132A (ja) * 2010-03-23 2011-10-06 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
WO2012108142A1 (ja) * 2011-02-07 2012-08-16 シャープ株式会社 有機ｅｌ表示装置及びその製造方法
JP2013004643A (ja) * 2011-06-15 2013-01-07 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2013045789A (ja) * 2011-08-22 2013-03-04 National Institute Of Advanced Industrial & Technology 炭化ケイ素半導体装置の製造方法

Also Published As

Publication number Publication date
JP2015005669A (ja) 2015-01-08
WO2014203904A1 (ja) 2014-12-24
US20160093494A1 (en) 2016-03-31
US9960040B2 (en) 2018-05-01

Similar Documents

Publication Publication Date Title
JP6025007B2 (ja) 炭化ケイ素半導体装置の製造方法
JP3940560B2 (ja) 半導体装置の製造方法
JP3881840B2 (ja) 半導体装置
TWI311814B (en) Silicon carbide semiconductor device and method for producing the same
TWI642108B (zh) 半導體裝置之製造方法
JP7381643B2 (ja) 半導体装置の製造方法
JP6432232B2 (ja) 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
JP5638558B2 (ja) 半導体装置及びその製造方法
JP2012160485A (ja) 半導体装置とその製造方法
CN105849877B (zh) 半导体装置以及半导体装置的制造方法
JP6041311B2 (ja) 炭化珪素半導体装置の製造方法
JP6500912B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6208106B2 (ja) 半導体装置及びその製造方法
JP6582537B2 (ja) 半導体装置および半導体装置の製造方法
JP2015142078A (ja) 炭化ケイ素半導体装置およびその製造方法
JP2016201500A (ja) 炭化ケイ素ｍｏｓ型半導体装置およびその製造方法
JP6844176B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20180090321A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2017168603A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP6155553B2 (ja) 炭化珪素半導体装置の製造方法
JP7462394B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2017168600A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2017168601A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2013157539A (ja) 炭化ケイ素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161101

R150 Certificate of patent or registration of utility model

Ref document number: 6041311

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250