JP5834596B2 - High voltage inverter device - Google Patents
High voltage inverter device Download PDFInfo
- Publication number
- JP5834596B2 JP5834596B2 JP2011167469A JP2011167469A JP5834596B2 JP 5834596 B2 JP5834596 B2 JP 5834596B2 JP 2011167469 A JP2011167469 A JP 2011167469A JP 2011167469 A JP2011167469 A JP 2011167469A JP 5834596 B2 JP5834596 B2 JP 5834596B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- inverter device
- switching element
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
この発明は、画像処理機器、蛍光ランブ等の照明機器、空気清浄機、放電機器、液晶TVのバックライトなど、種々の装置に高電圧を供給する高電圧電源装置に用いられるスイッチングレギュレータ、インバータ等の高電圧インバータ装置に関する。 The present invention relates to switching regulators, inverters, etc. used for high voltage power supply devices that supply high voltage to various devices such as image processing equipment, lighting equipment such as fluorescent lamps, air purifiers, discharge equipment, backlights for liquid crystal TVs, etc. The present invention relates to a high voltage inverter device.
大型プラズマディスプレー用放電管、プラズマ発生装置など、種々の装置に高電圧を供給するためにスイッチングレギュレータ等の高電圧インバータ装置が用いられている。
一般には出力電力値が数W程度のものが多く使用されているが、プラズマ発生装置などには、出力電圧が十数KVで電力値が数十W以上の交流の出力を持つ高電圧インバータ装置が使用される。
A high voltage inverter device such as a switching regulator is used to supply a high voltage to various devices such as a discharge tube for a large plasma display and a plasma generator.
Generally, an output power value of about several watts is often used, but a plasma generator or the like is a high voltage inverter device having an AC output with an output voltage of several tens KV and a power value of several tens of W or more. Is used.
一般のスイッチングレギュレータ(DC−DCコンバータ)は、電圧変換用のトランスの一次側の励磁巻線に直流電圧をスイッチング素子でスイッチングして断続的に印加し、二次側の出力巻線に発生する交流電流を整流及び平滑して直流電圧を出力する。その出力電圧を一定電圧に維持するために、例えば特許文献1に見られるように、出力電圧を検出してフィードバック電圧を生成し、それによってスイッチング素子のオン時間とオフ時間の比率(デューティ比)を制御するパルス幅変調(PWM)制御を行なっている。
In general switching regulators (DC-DC converters), a DC voltage is switched by a switching element intermittently applied to a primary side excitation winding of a voltage conversion transformer, and is generated in a secondary side output winding. A direct current voltage is output by rectifying and smoothing the alternating current. In order to maintain the output voltage at a constant voltage, for example, as seen in
これは、出力電圧が下がったときには、スイッチングパルスのON幅を広げて出力電力不足を補い、逆に出力電圧が上がった時には、ON幅を狭くして過剰な出力電力を制限することによって、出力電圧を一定に制御するものである。 When the output voltage drops, the ON width of the switching pulse is widened to compensate for the output power shortage. Conversely, when the output voltage rises, the ON width is narrowed to limit the excess output power. The voltage is controlled to be constant.
また、インバータ装置は、上述と同様に電圧変換用のトランスの一次側の励磁巻線に直流電圧をスイッチング素子でスイッチングして断続的に印加し、二次側の出力巻線に発生する交流電圧をそのまま負荷へ出力する。その場合、例えば特許文献2に見られるように、出力電圧の代わりに出力電流を検出して、それを電圧に置き換えてスイッチング素子に対するPWM制御を行うようにしたものもある。 In addition, the inverter device, as described above, intermittently applies a DC voltage to the primary excitation winding of the voltage conversion transformer by switching with a switching element, and generates an AC voltage on the secondary output winding. Is output to the load as it is. In this case, for example, as can be seen in Japanese Patent Application Laid-Open No. H10-228707, there is a type in which an output current is detected instead of an output voltage and the voltage is replaced with a voltage to perform PWM control on the switching element.
出力電圧が直流のスイッチングレギュレータの場合には、特許文献1に記載されているようにその出力電圧を検出して、スイッチング素子をON/OFF制御するスイッチングパルスをPWM制御することが可能である。また、出力の平滑回路の電解コンデンサなどによる保持時間があるため、制御の応答性が問題になることもない。
When the output voltage is a DC switching regulator, as described in
しかし、インバータ装置の出力は交流であるために、全波であろうが半波であろうが、その波高値(ピーク電圧値)を一定に制御するのは困難であった。
その理由は、波高値の時間が1点であることと、制御の遅延があり、出力電圧波形が繰り返される周波数が高くなればなるほどその遅延の影響が顕著になって、波高値電圧が降下し過ぎたり上昇し過ぎたりする。
However, since the output of the inverter device is alternating current, it is difficult to control the peak value (peak voltage value) to be constant regardless of whether it is full wave or half wave.
The reason is that the peak time is one point, there is a control delay, the higher the frequency at which the output voltage waveform is repeated, the more the influence of the delay becomes, and the peak voltage drops. Too much or too high.
そのため、出力が交流であって、スイッチング周波数が数十KHzと高く、出力の波高値電圧も十数KVのように高い場合は、上述した制御の応答性の問題に加えて、出力電圧検出手段や部品の耐圧の問題等も生じる。そのため、このような高電圧インバータ装置では、入力供給電圧を一定に制御するだけで、出力電圧値は無制御であるのが一般であった。
前述した特許文献2に記載されているように、出力電圧値の代わりに出力電流を検出して、それを負帰還してスイッチング素子に対するPWM制御を行うようにしたものもあるが、出力電圧の波高値は監視していないし、それを制御することはできない。
Therefore, when the output is alternating current, the switching frequency is as high as several tens of KHz, and the output peak voltage is as high as several tens of KV, in addition to the above-described control responsiveness problem, the output voltage detection means There is also a problem with the pressure resistance of the parts. Therefore, in such a high voltage inverter device, it is general that the output voltage value is uncontrolled only by controlling the input supply voltage to be constant.
As described in Patent Document 2 described above, some output current is detected instead of the output voltage value, and negative feedback is performed to perform PWM control on the switching element. The crest value is not monitored and cannot be controlled.
この発明は、このような現状に鑑みてなされたものであり、出力が交流でその波高値電圧が十数KVのような高電圧インバータ装置において、その波高値電圧が一定になるように制御することを目的とする。 The present invention has been made in view of such a situation, and in a high-voltage inverter device in which the output is alternating current and the peak voltage is tens of KV, the peak voltage is controlled to be constant. For the purpose.
この発明は、直流若しくは直流成分に脈流が重畳された入力電圧をスイッチングして、共振トランスの励磁巻線に励磁電流を流し、該共振トランスの出力巻線から交流高電圧を出力する高電圧インバータ装置において、上記の目的を達成するため、
上記励磁電流をスイッチングするスイッチング素子の端子間又は上記励磁巻線の両端間に発生する電圧をモニタ電圧とし、上記スイッチング素子のオフ期間におけるモニタ電圧の半波の完了時点から、過渡現象による次の共振電圧が現れる直前までの間で、上記モニタ電圧の波高値に応じて上記スイッチング素子をオンにする時期を制御するための制御信号を生成する出力電圧制御回路と、上記制御信号を入力して、一定周波数の矩形波パルス信号によるスイッチングパルスを、上記制御信号に対応してスイッチング素子をオンにする期間の割合を変化させるようにパルス幅変調して出力し、上記スイッチング素子のオン・オフを制御するPWM制御回路とを設けたことを特徴とする。
The present invention switches a DC voltage or an input voltage in which a pulsating current is superimposed on a DC component, causes an exciting current to flow through the exciting winding of the resonant transformer, and outputs an AC high voltage from the output winding of the resonant transformer. In order to achieve the above object in the inverter device,
The voltage generated between the terminals of the switching element for switching the exciting current or between both ends of the exciting winding is used as a monitor voltage, and from the point when the half wave of the monitor voltage is completed in the OFF period of the switching element , An output voltage control circuit that generates a control signal for controlling when to turn on the switching element according to the peak value of the monitor voltage until just before the resonance voltage appears, and the control signal is input A switching pulse by a rectangular wave pulse signal having a constant frequency is output with a pulse width modulation so as to change a ratio of a period during which the switching element is turned on in response to the control signal, and the switching element is turned on / off. A PWM control circuit for controlling is provided.
上記出力電圧制御回路を、
上記モニタ電圧と基準電位とを比較して、モニタ電圧の半波が発生している期間のみハイレベルとなる2値の電圧信号を出力する第1の比較回路と、
上記モニタ電圧をダイオードと抵抗の直列回路を通して入力し、コンデンサと抵抗との並列回路によって積分して、三角波状もしくはそれに類する波形の電圧信号を形成する回路と、
上記2値の電圧信号及び上記三角波状もしくはそれに類する波形の電圧信号を基準電圧と比較して、上記2つの電圧信号の少なくとも一方が基準電圧より高いときには出力をローレベルにし、上記2つの電圧信号がいずれも基準電圧より低いときには出力をハイレベルにし、その出力を上記制御信号として出力する第2の比較回路とから構成するとよい。
The output voltage control circuit is
A first comparison circuit that compares the monitor voltage with a reference potential and outputs a binary voltage signal that is high only during a period in which a half wave of the monitor voltage is generated;
A circuit that inputs the monitor voltage through a series circuit of a diode and a resistor, integrates it by a parallel circuit of a capacitor and a resistor, and forms a voltage signal having a triangular waveform or a waveform similar thereto,
The binary voltage signal and the voltage signal having a triangular waveform or similar waveform are compared with a reference voltage, and when at least one of the two voltage signals is higher than the reference voltage, the output is set to a low level. When both are lower than the reference voltage, the output is set to the high level and the output is output as the control signal.
この発明による高電圧インバータ装置は、出力電圧が交流でその波高値電圧が十数KVのような高電圧であっても、スイッチング素子の端子間又は共振トランスの励磁巻線の両端間に発生する電圧をモニタ電圧として、その波高値の変動に応じて一定周波数のスイッチングパルスをPWM制御し、スイッチング素子をオンにする期間の割合を制御することによって、出力電圧の波高値電圧が略一定になるように制御することができる。 The high voltage inverter device according to the present invention is generated between the terminals of the switching element or both ends of the exciting winding of the resonant transformer even if the output voltage is an alternating current and the peak voltage is a high voltage such as a few dozen KV. Using the voltage as the monitor voltage, PWM control of a switching pulse with a constant frequency according to the fluctuation of the peak value, and controlling the ratio of the period during which the switching element is turned on makes the peak value voltage of the output voltage substantially constant. Can be controlled.
以下、この発明を実施するための形態を図面に基づいて具体的に説明する。
図1は、この発明による高電圧インバータ装置の一実施例を示す回路図である。
この高電圧インバータ装置は、入力端子1a,1bと出力端子2a,2b、共振トランス3、スイッチング素子4、PWM制御回路5、出力電圧制御回路10等を備えている。
Hereinafter, embodiments for carrying out the present invention will be specifically described with reference to the drawings.
FIG. 1 is a circuit diagram showing an embodiment of a high voltage inverter device according to the present invention.
The high voltage inverter device includes
この高電圧インバータ装置は、入力端子1a,1bから供給される直流もしくは直流成分に脈流が重畳された入力電圧Vinを、スイッチング素子4によってスイッチングして共振トランス3の一次側の励磁巻線NPに断続的に励磁電流を流す。そして、その共振トランス3の二次側の出力巻線NSから十数KVの交流高電圧を出力し、出力端子2a,2bからその高電圧の出力電圧Vout を図示していない負荷に対して出力する。入力電圧Vinは安全特別低電圧(SELV:DC60V以内、若しくは電圧尖頭値が42.4Vを超えない電圧)にするとよい。
In this high voltage inverter device, the DC voltage supplied from the
共振トランス3の励磁巻線NPの一端が正極側の入力端子1aに接続され、他端がFETによるスイッチング素子4のドレイン・ソース間を通して負極側の入力端子1bに接続されている。出力巻線NSの一方の端部は出力端子2aに接続され、他方の端部は出力端子2bに接続されるとともに、負極側の入力端子1b及びスイッチング素子4のソース側とも接続されて、導電体からなる筐体やシャーシ又はフレーム等によるフレームグラウンドGNDに接続されている。このフレームグラウンドGNDはアース(接地)するのが安全上望ましい。
One end of the excitation winding NP of the
PWM制御回路5は、発振回路を含むIC(集積回路)として作られている。このPWM制御回路5は入力端子1a,1bから供給される入力電圧Vinによって動作し、抵抗R2を介してスイッチング素子4のゲートにスイッチングパルスSpを印加して、そのスイッチング素子4をオン・オフさせる。それによって、共振トランス3の励磁巻線NPに断続的に電流を流し、出力巻線NSに交流高電圧を発生させる。そのスイッチングパルスSpは矩形波パルスによるパルス幅制御信号でもあり、スイッチング素子4のオン期間とオフ期間の比率(デューティ)を制御する。
The
また、入力電源の正極側のa点とスイッチング素子4の正極(ドレイン)側のb点との間に、a点に一端を接続したコンデンサC1と抵抗R1の並列回路とアノードをb点に接続したダイオードD1とを直列に接続してスナバ回路6を構成している。このスナバ回路6は、共振トランス3のリセット用及びスイッチング素子4の電圧抑圧用に設けられている。
Further, between the point a on the positive side of the input power source and the point b on the positive side (drain) side of the switching element 4, a parallel circuit of the capacitor C1 and one end connected to the point a and the resistor R1 and the anode are connected to the point b. The
出力電圧制御回路10は、共振トランス3の励磁巻線NPとスイッチング素子4の正極(ドレイン)側との接続点bの電圧、この場合スイッチング素子4の端子間(ドレイン・ソース間)電圧Vnpをモニタ電圧として、そのモニタ電圧Vnpと基準電位Vr(この例では0電位)とを比較するオペアンプによる第1の比較回路(ゼロクロス検知回路)11を設けている。
The output
この第1の比較回路は、モニタ電圧Vnpの方が高電位の期間のみ出力の電圧信号V2をハイレベル“H”にし、それ以外の期間は出力の電圧信号V2をローレベル“L”にする。また、接続点bにアノードを接続したダイオードD2とそのカソードに一端を接続した抵抗R3とを直列に接続し、その抵抗R3の他端のc点とフレームグラウンドGNDとの間に、充電用コンデンサC2と放電用抵抗R4との並列回路による三角波形成回路を接続している。 In the first comparison circuit, the output voltage signal V2 is set to the high level “H” only when the monitor voltage Vnp is at a higher potential, and the output voltage signal V2 is set to the low level “L” during the other periods. . Further, a diode D2 having an anode connected to the connection point b and a resistor R3 having one end connected to the cathode thereof are connected in series, and a charging capacitor is connected between the point c at the other end of the resistor R3 and the frame ground GND. A triangular wave forming circuit including a parallel circuit of C2 and a discharging resistor R4 is connected.
さらに、一つの正転入力端子(+)と二つの反転入力端子(−)とを有するオペアンプによる第2の比較回路12を備えており、その正転入力端子とフレームグラウンドGNDとの間に直流電源13を接続して、正の基準電圧V4を正転入力端子に入力させる。また、一方の反転入力端子にc点に発生する三角波状もしくはそれに類する波形の電圧信号V3を、他方の反転入力端子には第1の比較回路11の出力である電圧信号V2(ゼロクロスの矩形波信号)を入力させている。
Further, a
この第2の比較回路12は、二つの反転入力端子に入力する電圧信号V2,V3の少なくとも一方が正転入力端子に入力する基準電圧V4より高いときは、出力信号をローレベル“L”にし、二つの反転入力端子に入力する電圧信号V2,V3のいずれも正転入力端子に入力する基準電圧V4より低くなると、出力信号をハイレベル“H”にする。
この第2の比較回路12の出力信号を、制御信号VfとしてPWM制御回路5のフィードバック入力端子FBに入力させる。
When at least one of the voltage signals V2 and V3 input to the two inverting input terminals is higher than the reference voltage V4 input to the normal input terminal, the
The output signal of the
PWM制御回路5は、内蔵の発振回路によって一定周波数(一定周期)の矩形波パルス信号を発生し、そのローレベル“L”からハイレベル“H”への反転タイミングを、フィードバック入力端子FBに入力する制御信号Vfのローレベル“L”からハイレベル“H”への反転タイミングと一致させるように制御する。その制御された矩形波パルス信号をスイッチングパルスSpとして出力し、抵抗R2を通してスイッチング素子4のゲートに印加する。
The
この出力電圧制御回路10の動作を、図2の波形図を参照して詳細に説明する。
図2の(b)に示すスイッチングパルスSpがハイレベル“H”の期間は、スイッチング素子4のゲート・ソース間電圧Vgsが所定電圧になり、スイッチング素子4がONになるため、共振トランス3の励磁巻線NPに励磁電流が流れ、共振トランス3にエネルギーが蓄えられる。図1の接続点bのモニタ電圧Vnpはスイッチング素子4のドレイン・ソース間電圧Vdsと同じであるから、この期間は殆ど0Vになっている。
The operation of the output
In the period when the switching pulse Sp shown in FIG. 2B is at the high level “H”, the gate-source voltage Vgs of the switching element 4 becomes a predetermined voltage and the switching element 4 is turned on. Excitation current flows through the excitation winding NP, and energy is stored in the
スイッチングパルスSpがローレベル“L”になると、スイッチング素子4のゲート・ソース間電圧Vgsが0Vになり、スイッチング素子4がオフ(OFF)になるため、共振トランス3の励磁巻線NPの励磁電流を遮断する。それによって、共振トランス3に蓄えられたエネルギーにより二次側の出力巻線NSから電圧共振による出力電圧Vout を出力する。この出力電圧Voutは、Vout=Qe・Vinの交流高電圧であり、Qeは共振の鋭さを示す値である。
When the switching pulse Sp becomes low level “L”, the gate-source voltage Vgs of the switching element 4 becomes 0 V, and the switching element 4 is turned off, so that the exciting current of the exciting winding NP of the
したがって、出力電圧Voutは入力電圧Vinと共振の鋭さQeに比例し、Qeを大きくすれば巻線比をあまり大きくしなくても充分な昇圧を達成し、十数KVの交流高電圧を出力することができる。ここで、共振の鋭さQeについて説明すると、周波数に対する共振電流の特性は、共振周波数foで共振電流が最大値になるが、その前後の周波数で共振電流が最大値の1/√2になる周波数の幅(半値幅という)をΔfとすると、Qe=fo/Δfで表される無次元数である。 Therefore, the output voltage Vout is proportional to the input voltage Vin and the sharpness of resonance Qe. If Qe is increased, sufficient boosting can be achieved without increasing the winding ratio and an AC high voltage of several tens of KV is output. be able to. Here, the resonance sharpness Qe will be described. The characteristic of the resonance current with respect to the frequency is the frequency at which the resonance current becomes the maximum value at the resonance frequency fo, and the resonance current becomes 1 / √2 of the maximum value at the frequencies before and after that. Is a dimensionless number represented by Qe = fo / Δf.
このスイッチング素子4がオフの期間に、図1における共振トランス3の励磁巻線NPとスイッチング素子4の正極(ドレイン)側との接続点bには、図2の(a)に示すように、出力電圧Vout と略相似形の半波波形のモニタ電圧Vnpが発生する。このモニタ電圧Vnpは、共振トランス3の励磁巻線NPと出力巻線NSとの巻数比を1:nとすると、Vnp=Vout/nである。
During the period when the switching element 4 is off, a connection point b between the excitation winding NP of the
このモニタ電圧Vnpと基準電位Vr=0Vとの交差を第1の比較回路11で検出して、モニタ電圧Vnpの半波の完了の検出を行う。そして、破線で示す過渡現象による次の共振電圧が現れるまでに、共振トランス3の出力期間を完了する。そのため、図2の(b)に示す期間D内でスイッチングパルスSpをローレベル“L”からハイレベル“H”へ立ち上げ、スイッチング素子4をオン(ON)にする。すなわち、この半波のモニタ電圧Vnpが0Vになってから次の共振電圧が現われる直前までの期間D内でスイッチング素子4をONにするように、スイッチングパルスSpをPWM制御する。
The
図1の点cには、接続点bに現われる半波のモニタ電圧VnpをダイオードD2と抵抗R3を通して入力し、それを充電用コンデンサC2と放電用抵抗R4の並列回路による三角波形成回路によって積分し、図2の(c)に示す三角波状もしくはそれに類する波形の電圧信号V3が発生する。この回路の充電時定数は小さく、放電時定数は大きくしており、電圧信号V3の大きさはモニタ電圧Vnpの波高値に応じて変化する。この電圧信号V3と、第1の比較回路11の出力である矩形波の電圧信号(ゼロクロス信号)V2とを第2の比較回路12の2つの反転入力端子(−)にそれぞれ入力させる。
At the point c in FIG. 1, the half-wave monitor voltage Vnp appearing at the connection point b is input through a diode D2 and a resistor R3, and is integrated by a triangular wave forming circuit comprising a parallel circuit of a charging capacitor C2 and a discharging resistor R4. A voltage signal V3 having a triangular wave shape or a waveform similar to that shown in FIG. In this circuit, the charging time constant is small and the discharging time constant is large, and the magnitude of the voltage signal V3 changes according to the peak value of the monitor voltage Vnp. This voltage signal V3 and a rectangular wave voltage signal (zero cross signal) V2 which is the output of the
そして、第2の比較回路12は、図2の(c)に示す電圧信号V2,V3と第2高調波が出るまでの時間を決める基準電圧V4とを比較し、電圧信号V2,V3の少なくとも一方が基準電圧V4より高いときは、出力の制御信号Vfをローレベル“L”にし、電圧信号V2,V3がいずれも基準電圧V4より低くなると、出力の制御信号Vfをハイレべル“H”にする。したがって、第2の比較回路12が出力する制御信号Vfは、図2の(d)に示すようになる。
Then, the
図2の(c)における破線は、(a)に示すモニタ電圧Vnpの波高値Eが大きくなり、過渡現象による次の共振電圧が発生する直前で、電圧信号V3が基準電圧V4より低くなる場合の電圧信号V3の波形を示している。したがって、基準電圧V4は、三角波状もしくはそれに類する波形の電圧信号V3が最も大きくなった場合でも、次の共振電圧が現れる直前でその電圧信号V3が基準電圧V4より低くなるように設定される。 The broken line in (c) of FIG. 2 shows the case where the peak value E of the monitor voltage Vnp shown in (a) increases, and the voltage signal V3 becomes lower than the reference voltage V4 immediately before the next resonance voltage due to a transient phenomenon occurs. The waveform of the voltage signal V3 is shown. Accordingly, the reference voltage V4 is set so that the voltage signal V3 becomes lower than the reference voltage V4 immediately before the next resonance voltage appears even when the voltage signal V3 having a triangular wave shape or a waveform similar to that is the largest.
この第2の比較回路12が出力する制御信号VfがPWM制御回路5のフィードバック入力端子FBに入力し、それによってPWM制御回路5は、スイッチングパルスSpがローレベル“L”からハイレベル“H”に立ち上がるタイミングを、フィードバック入力端子FBに入力する制御信号Vfのローレベル“L”からハイレベル“H”への立ち上がりタイミングと一致させるように制御する。
The control signal Vf output from the
すなわち、スイッチングパルスSpがハイレベル“H”の期間、すなわちスイッチング素子4がオンの期間を、モニタ電圧Vnpの波高値Eの大きさに応じて、図2にDで示す期間の範囲で制御(PWM制御)して、モニタ電圧Vnpに対応して発生する出力電圧Vout
の波高値Eoutが略一定になるように制御する。
That is, the period in which the switching pulse Sp is at the high level “H”, that is, the period in which the switching element 4 is on, is controlled within the period indicated by D in FIG. 2 according to the magnitude of the peak value E of the monitor voltage Vnp ( PWM control) and output voltage Vout generated corresponding to monitor voltage Vnp
The crest value Eout is controlled to be substantially constant.
具体的には、モニタ電圧Vnpの波高値Eが高くなると、スイッチングパルスSpがハイレベル“H”(スイッチング素子4がオン)の期間を短くして、共振トランス3にエネルギーを蓄積する時間を短くし、出力電圧Voutの波高値Eout(Eout=n・E)を下げるように制御する。逆に、モニタ電圧Vnpの波高値Eが低くなると、スイッチングパルスSpがハイレベル“H” (スイッチング素子4がオン)の期間を長くして、共振トランス3にエネルギーを蓄積する時間を長くし、出力電圧Voutの波高値Eoutを上げるように制御する。
Specifically, when the peak value E of the monitor voltage Vnp increases, the period during which the switching pulse Sp is at the high level “H” (switching element 4 is on) is shortened, and the time for storing energy in the
スイッチングパルスSpの周波数、すなわちスイッチング素子4のスイッチング周波数(逆数が周期)は固定であり、スイッチング素子4のオン期間すなわち共振トランス3の励磁時間の比率を可変する。
この実施例ではスイッチング素子4の端子間電圧(b点とフレームグラウンドGND間の電圧)をモニタ電圧Vnpとしたが、共振トランス3の励磁巻線NPの両端間に発生する電圧(接続点aと接続点b間の電圧)をモニタ電圧としてもよい。
The frequency of the switching pulse Sp, that is, the switching frequency of the switching element 4 (the reciprocal is the period) is fixed, and the ON period of the switching element 4, that is, the excitation time ratio of the
In this embodiment, the voltage between the terminals of the switching element 4 (the voltage between the point b and the frame ground GND) is the monitor voltage Vnp, but the voltage generated between both ends of the excitation winding NP of the resonant transformer 3 (the connection point a and The voltage between the connection points b) may be the monitor voltage.
〔他の実施例〕
次に、この発明による高電圧インバータ装置の他の実施例について、図3及び図4によって説明する。
図3に示す高電圧インバータ装置は、共振トランス3′を同じ構成で同一の特性を持つ2個の共振トランスT1,T2によって構成している点だけが、図1によって説明した高電圧インバータ装置と異なる。
[Other Examples]
Next, another embodiment of the high voltage inverter device according to the present invention will be described with reference to FIGS.
The high-voltage inverter device shown in FIG. 3 is different from the high-voltage inverter device described with reference to FIG. 1 only in that the resonant transformer 3 'is composed of two resonant transformers T1 and T2 having the same configuration and the same characteristics. Different.
図4に示す高電圧インバータ装置は、共振トランス3″を同じ構成で同一の特性を持つ3個の共振トランスT1,T2,T3によって構成している点だけが、図1によって説明した高電圧インバータ装置と異なる。
したがって、これらの図において、図1と同じ部分には同一の符号を付してあり、それらの説明は省略する。出力電圧制御回路10は図1に示した回路と同じ構成であるから、ここでは単に一つのブロックで示している。
The high voltage inverter device shown in FIG. 4 is the high voltage inverter described with reference to FIG. 1 only in that the
Therefore, in these drawings, the same parts as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. Since the output
図3に示す高電圧インバータ装置では、共振トランス3′を構成する共振トランスT1,T2の励磁巻線NP1とNP2が入力電源の正極側のa点とFETによるスイッチング素子4の正極側のb点との間に並列に接続されている。
その共振トランスT1,T2の出力巻線NS1,NS2は直列に接続され、各出力巻線NS1,NS2の接続されていない方の各端部をそれぞれ出力端子2a,2bに接続している。
In the high voltage inverter device shown in FIG. 3, the exciting windings NP1 and NP2 of the resonant transformers T1 and T2 constituting the resonant transformer 3 'are a point on the positive side of the input power source and a point b on the positive side of the switching element 4 by the FET. Connected in parallel.
The output windings NS1 and NS2 of the resonant transformers T1 and T2 are connected in series, and the ends of the output windings NS1 and NS2 that are not connected are connected to the
この実施例の高電圧インバータ装置は、共振トランス3′を構成する磁路が全く違う別個のコアで同じ特性を持つ2個の共振トランスT1,T2の各励磁巻線NP1,NP2を同時に励磁し、出力側において各出力巻線NS1,NS2の出力電圧を加算あるいは乗算する。したがって、複数の励磁巻線に偏磁が生じることがなく、出力巻線の巻数を多くすることができるので、昇圧比が高い高電圧の出力電圧Voutを連続して、安定にしかも安全に得ることができる。 The high voltage inverter device of this embodiment excites the exciting windings NP1 and NP2 of two resonant transformers T1 and T2 having the same characteristics with separate cores having completely different magnetic paths constituting the resonant transformer 3 '. On the output side, the output voltages of the output windings NS1 and NS2 are added or multiplied. Therefore, no magnetization is generated in the plurality of exciting windings, and the number of turns of the output winding can be increased, so that a high output voltage Vout having a high boosting ratio can be obtained continuously, stably and safely. be able to.
なお、共振トランスT1,T2の各出力巻線NS1,NS2の出力電圧波形の時間軸が同期していることが望ましい。そのため、スイッチング素子4のドレイン端子と各励磁巻線NP1,NP2の負極側端子との配線距離が均等になるようにスイッチング素子4を配置するとよい。
この実施例の場合、各共振トランスT1,T2の励磁巻線と出力巻線の巻数比が1:nであると、b点に発生する電圧Vnpは、出力電圧Vout に対してVnp=Vout/2nになる。また、モニタ電圧Vnpの波高値Eに対して出力電圧Voutの波高値Eoutは、Eout=2n・Eとなる。
It is desirable that the time axes of the output voltage waveforms of the output windings NS1 and NS2 of the resonant transformers T1 and T2 are synchronized. Therefore, the switching element 4 is preferably arranged so that the wiring distance between the drain terminal of the switching element 4 and the negative electrode side terminals of the excitation windings NP1 and NP2 is equal.
In the case of this embodiment, when the turns ratio of the exciting winding and the output winding of each resonant transformer T1, T2 is 1: n, the voltage Vnp generated at the point b is Vnp = Vout / 2n. Further, the peak value Eout of the output voltage Vout with respect to the peak value E of the monitor voltage Vnp is Eout = 2n · E.
図4に示す高電圧インバータ装置は、共振トランス3″を、同じ構成で同一の特性を持つ3個の共振トランスT1,T2,T3によって構成している。
そして、その3個の共振トランスT1,T2,T3の各励磁巻線NP1,NP2,NP3を入力電源の正極側のa点とスイッチング素子4の正極側のb点との間に並列に接続している。その各共振トランスT1,T2,T3の出力巻線NS1,NS2,NS3を全て直列に接続し、その出力巻線NS1とNS3のそれぞれ接続されていない方の端部をそれぞれ出力端子2a,2bに接続している。
In the high-voltage inverter device shown in FIG. 4, the
The excitation windings NP1, NP2, and NP3 of the three resonant transformers T1, T2, and T3 are connected in parallel between the point a on the positive side of the input power supply and the point b on the positive side of the switching element 4. ing. The output windings NS1, NS2, NS3 of the resonant transformers T1, T2, T3 are all connected in series, and the ends of the output windings NS1, NS3 that are not connected to the
この実施例の高電圧インバータ装置は、共振トランス3″を構成する磁路が全く違う別個のコアで同じ特性を持つ3個の共振トランスT1,T2,T3の各励磁巻線NP1,NP2,NP3を同時に励磁し、出力側において各出力巻線NS1,NS2,NS3の出力電圧を加算あるいは乗算する。したがって、より高い高電圧出力および大きな出力電圧Voutを安定してしかも安全に供給することができる。
In the high voltage inverter device of this embodiment, the exciting windings NP1, NP2, NP3 of the three resonant transformers T1, T2, T3 having the same characteristics with different cores constituting the
この場合も、共振トランスT1,T2,T3の各出力巻線NS1,NS2,NS3の出力電圧波形の時間軸が同期していることが望ましい。そのため、スイッチング素子4のドレイン端子と各励磁巻線NP1,NP2,NP3の負極側端子との配線距離が均等になるようにスイッチング素子4を配置するとよい。
この実施例の場合、各共振トランスT1,T2,T3の励磁巻線と出力巻線の巻数比がいずれも1:nであると、b点に発生する電圧Vnpは、出力電圧Vout に対してVnp=Vout/3nになる。また、モニタ電圧Vnpの波高値Eに対して出力電圧Voutの波高値Eoutは、Eout=3n・Eとなる。
Also in this case, it is desirable that the time axes of the output voltage waveforms of the output windings NS1, NS2, NS3 of the resonant transformers T1, T2, T3 are synchronized. Therefore, the switching element 4 is preferably arranged so that the wiring distance between the drain terminal of the switching element 4 and the negative terminal of each excitation winding NP1, NP2, NP3 is equal.
In the case of this embodiment, if the turns ratio of the exciting winding and the output winding of each resonant transformer T1, T2, T3 is 1: n, the voltage Vnp generated at point b is relative to the output voltage Vout. Vnp = Vout / 3n. Further, the peak value Eout of the output voltage Vout with respect to the peak value E of the monitor voltage Vnp is Eout = 3n · E.
高電圧を発生させる共振トランスを、同一の特性を持つ4個以上の共振トランスによって構成してもよい。また、その複数の共振トランスの各励磁巻線を直列に接続したり、並列と直列を組み合わせて接続してもよい。その各出力巻線も並列に接続したり、直列と並列を組み合わせて接続してもよい。
以上、この発明による高電圧インバータ装置の好ましい実施例について説明してきたが、この発明はこれらに限るものではなく、種々の変形が可能である。
A resonant transformer that generates a high voltage may be composed of four or more resonant transformers having the same characteristics. Further, the excitation windings of the plurality of resonance transformers may be connected in series, or may be connected in combination of parallel and series. Each output winding may be connected in parallel, or may be connected in combination of series and parallel.
The preferred embodiments of the high-voltage inverter device according to the present invention have been described above. However, the present invention is not limited to these, and various modifications can be made.
この発明は、スイッチングレギュレータ、インバータ、高電圧電源、放電用電源等の各種の高電圧発生装置に利用することができる。 The present invention can be used for various high voltage generators such as switching regulators, inverters, high voltage power supplies, and discharge power supplies.
1a,1b:入力端子 2a,2b:出力端子 3,3′,3″:共振トランス
4:スイッチング素子 5:PWM制御回路 6:スナバ回路
10:出力電圧制御回路 11:第1の比較回路 12:第2の比較回路
13:直流電源 T1,T2,T3:同一の特性を持つ個別の共振トランス
NP,NP1,NP2,NP3:励磁巻線
NS,NS1,NS2,NS3:出力巻線
C1,C2:コンデンサ R1,R2,R3,R4:抵抗
D1,D2:ダイオード GND:フレームグラウンド
1a, 1b:
10: Output voltage control circuit 11: First comparison circuit 12: Second comparison circuit 13: DC power supply T1, T2, T3: Individual resonant transformers NP, NP1, NP2, NP3 having the same characteristics: Excitation winding
NS, NS1, NS2, NS3: Output winding
C1, C2: Capacitors R1, R2, R3, R4: Resistance
D1, D2: Diode GND: Frame ground
Claims (5)
前記励磁電流をスイッチングするスイッチング素子の端子間又は前記励磁巻線の両端間に発生する電圧をモニタ電圧とし、前記スイッチング素子のオフ期間における前記モニタ電圧の半波の完了時点から、過渡現象による次の共振電圧が現れる直前までの間で、前記モニタ電圧の波高値に応じて前記スイッチング素子をオンにする時期を制御するための制御信号を生成する出力電圧制御回路と、
前記制御信号を入力して、一定周波数の矩形波パルス信号によるスイッチングパルスを、前記制御信号に対応して前記スイッチング素子をオンにする期間の割合を変化させるようにパルス幅変調して出力し、前記スイッチング素子のオン・オフを制御するPWM制御回路とを設けたことを特徴とする高電圧インバータ装置。 In a high voltage inverter device that switches an input voltage in which a pulsating current is superimposed on a direct current or a direct current component, causes an exciting current to flow in the exciting winding of the resonant transformer, and outputs an alternating high voltage from the output winding of the resonant transformer,
The voltage generated across the terminals or between the excitation winding of the switching element for switching the exciting current to the monitor voltage, the completion of the half-wave of the monitor voltage in the OFF period of the switching element, following by transient An output voltage control circuit that generates a control signal for controlling the timing to turn on the switching element according to the peak value of the monitor voltage until just before the resonance voltage appears.
The control signal is input, and a switching pulse by a rectangular wave pulse signal having a constant frequency is output by pulse width modulation so as to change a ratio of a period during which the switching element is turned on corresponding to the control signal , A high voltage inverter device comprising a PWM control circuit for controlling on / off of the switching element.
前記出力電圧制御回路が、
前記モニタ電圧と基準電位とを比較して、前記モニタ電圧の半波が発生している期間のみハイレベルとなる2値の電圧信号を出力する第1の比較回路と、
前記モニタ電圧をダイオードと抵抗の直列回路を通して入力し、コンデンサと抵抗との並列回路によって積分して、三角波状もしくはそれに類する波形の電圧信号を形成する回路と、
前記2値の電圧信号及び前記三角波状もしくはそれに類する波形の電圧信号を基準電圧と比較して、前記2つの電圧信号の少なくとも一方が前記基準電圧より高いときには出力をローレベルにし、前記2つの電圧信号がいずれも前記基準電圧より低いときには出力をハイレベルにし、該出力を前記制御信号として出力する第2の比較回路と
からなることを特徴とする高電圧インバータ装置。 The high voltage inverter device according to claim 1,
The output voltage control circuit is
A first comparison circuit that compares the monitor voltage with a reference potential and outputs a binary voltage signal that is at a high level only during a period in which a half wave of the monitor voltage is generated;
The monitor voltage is input through a series circuit of a diode and a resistor, integrated by a parallel circuit of a capacitor and a resistor, and a circuit for forming a voltage signal having a triangular waveform or a waveform similar thereto,
The binary voltage signal and the voltage signal having a triangular waveform or similar waveform are compared with a reference voltage, and when at least one of the two voltage signals is higher than the reference voltage, the output is set to a low level, and the two voltages A high-voltage inverter device comprising: a second comparison circuit that sets an output to a high level when both signals are lower than the reference voltage and outputs the output as the control signal.
前記共振トランスを、同一の特性を持つ個別の複数の共振トランスによって構成し、該複数の共振トランスの各励磁巻線を並列又は直列に接続して同時に励磁させるようにし、該複数の共振トランスの各出力巻線を互いに直列又は並列に接続したことを特徴とする高電圧インバータ装置。 The high-voltage inverter device according to any one of claims 1 to 3,
The resonant transformer is constituted by a plurality of individual resonant transformers having the same characteristics, and the respective excitation windings of the plurality of resonant transformers are connected in parallel or in series to be excited simultaneously. A high voltage inverter device, wherein each output winding is connected in series or in parallel.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011167469A JP5834596B2 (en) | 2011-07-29 | 2011-07-29 | High voltage inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011167469A JP5834596B2 (en) | 2011-07-29 | 2011-07-29 | High voltage inverter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013031338A JP2013031338A (en) | 2013-02-07 |
| JP5834596B2 true JP5834596B2 (en) | 2015-12-24 |
Family
ID=47787819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011167469A Expired - Fee Related JP5834596B2 (en) | 2011-07-29 | 2011-07-29 | High voltage inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5834596B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6330402B2 (en) * | 2014-03-18 | 2018-05-30 | 株式会社リコー | Inverter device and plasma generator |
| JP2016025722A (en) | 2014-07-18 | 2016-02-08 | 株式会社リコー | Inverter device |
| JP6424533B2 (en) * | 2014-09-17 | 2018-11-21 | 株式会社リコー | VOLTAGE RESONANT INVERTER DEVICE, CONTROL METHOD THEREOF, AND SURFACE MODIFICATION DEVICE |
| JP6428179B2 (en) * | 2014-11-10 | 2018-11-28 | 株式会社リコー | Inverter device |
| JP2017085793A (en) * | 2015-10-28 | 2017-05-18 | 株式会社リコー | Power supply apparatus and plasma processing apparatus |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62110294A (en) * | 1985-11-08 | 1987-05-21 | 松下電器産業株式会社 | High frequency heating device |
| JPH04255472A (en) * | 1991-02-06 | 1992-09-10 | Sanyo Electric Co Ltd | Inverter device |
| JP3292229B2 (en) * | 1995-12-11 | 2002-06-17 | レシップ株式会社 | Power supply for sign light |
-
2011
- 2011-07-29 JP JP2011167469A patent/JP5834596B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013031338A (en) | 2013-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5148515B2 (en) | Supply circuit and device having supply circuit | |
| JP6330402B2 (en) | Inverter device and plasma generator | |
| JP6341386B2 (en) | Switching power supply | |
| KR101695419B1 (en) | Method of supplying power, apparatus for performing the method and display apparatus having the apparatus | |
| US20100289532A1 (en) | Adaptation circuit for controlling a conversion circuit | |
| JP2013074667A (en) | Switching power supply, and ac waveform generating method in switching power supply | |
| JP2008312359A (en) | Switching power supply device and regulation circuit | |
| JP5834596B2 (en) | High voltage inverter device | |
| JP2008529468A (en) | Module power supply and method for X-ray tube | |
| CN107408892A (en) | Semiconductor device for power control | |
| JP2012186984A (en) | High voltage inverter device | |
| JP2011087394A (en) | Switching element driving control circuit and switching power supply device | |
| US9819280B2 (en) | Inverter device | |
| US9467071B2 (en) | Voltage resonant inverter, control method, and surface treatment device | |
| US20160036335A1 (en) | Rectifying and smoothing circuit, power supply device and image forming apparatus | |
| JP2016025722A (en) | Inverter device | |
| JP4318659B2 (en) | Discharge lamp driving device | |
| JP7151034B2 (en) | Control circuit and DC/DC converter device | |
| JP2009545945A (en) | DC-DC power converter with switch control circuit coupled magnetically | |
| JP4030550B2 (en) | Power supply | |
| KR20160071842A (en) | Gate Driver and Driving Method Thereof | |
| JP2017085793A (en) | Power supply apparatus and plasma processing apparatus | |
| JP2005198462A (en) | Power supply unit using piezoelectric transformer | |
| JP2015171286A (en) | Self-excited inverter device and plasma generator | |
| WO2016084524A1 (en) | Power transmission device and power transmission system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130423 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130624 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140610 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150324 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151006 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151019 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5834596 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |