[go: up one dir, main page]

JP5891771B2 - 表面被覆方法、並びに半導体装置、及び実装回路基板 - Google Patents

表面被覆方法、並びに半導体装置、及び実装回路基板 Download PDF

Info

Publication number
JP5891771B2
JP5891771B2 JP2011278420A JP2011278420A JP5891771B2 JP 5891771 B2 JP5891771 B2 JP 5891771B2 JP 2011278420 A JP2011278420 A JP 2011278420A JP 2011278420 A JP2011278420 A JP 2011278420A JP 5891771 B2 JP5891771 B2 JP 5891771B2
Authority
JP
Japan
Prior art keywords
surface coating
insulating film
coating method
film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011278420A
Other languages
English (en)
Other versions
JP2012164967A (ja
Inventor
今　純一
純一 今
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011278420A priority Critical patent/JP5891771B2/ja
Priority to US13/347,951 priority patent/US8759161B2/en
Priority to TW101101712A priority patent/TWI536880B/zh
Priority to CN201210024955.1A priority patent/CN102610557B/zh
Publication of JP2012164967A publication Critical patent/JP2012164967A/ja
Application granted granted Critical
Publication of JP5891771B2 publication Critical patent/JP5891771B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D129/00—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by an alcohol, ether, aldehydo, ketonic, acetal, or ketal radical; Coating compositions based on hydrolysed polymers of esters of unsaturated alcohols with saturated carboxylic acids; Coating compositions based on derivatives of such polymers
    • C09D129/02—Homopolymers or copolymers of unsaturated alcohols
    • C09D129/04—Polyvinyl alcohol; Partially hydrolysed homopolymers or copolymers of esters of unsaturated alcohols with saturated carboxylic acids
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D129/00—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by an alcohol, ether, aldehydo, ketonic, acetal, or ketal radical; Coating compositions based on hydrolysed polymers of esters of unsaturated alcohols with saturated carboxylic acids; Coating compositions based on derivatives of such polymers
    • C09D129/14—Homopolymers or copolymers of acetals or ketals obtained by polymerisation of unsaturated acetals or ketals or by after-treatment of polymers of unsaturated alcohols
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D139/00—Coating compositions based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a single or double bond to nitrogen or by a heterocyclic ring containing nitrogen; Coating compositions based on derivatives of such polymers
    • C09D139/04—Homopolymers or copolymers of monomers containing heterocyclic rings having nitrogen as ring member
    • C09D139/06—Homopolymers or copolymers of N-vinyl-pyrrolidones
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は、表面被覆方法、並びに半導体装置、及び実装回路基板に関する。
半導体装置、実装回路基板などは、動作中に配線を構成する原子（特にＣｕ）がイオン化し、電界によって絶縁膜中を移動したり、原子が配線周囲の異種材料間界面を移動する現象が生じ、配線寿命が著しく低下する問題が生じる。
この原子の移動を抑制する手段としては、配線材料よりも高抵抗の金属で配線表面を被覆する方法、即ち配線にバリア層を形成する方法が挙げられる。配線にバリア層を形成する方法としては、絶縁膜上にバリア層を形成してその上に配線を形成する方法、配線を形成した後に配線表面にバリア層を形成する方法（例えば、特許文献１参照）などが挙げられる。後者の方法では、無電解めっきによりバリア層を形成することが多く、その際に、配線以外の絶縁膜上に導電性の不純物が存在すると、この不純物が核となってめっきが異常成長し、ショートなどの不良、及び信頼性の低下が生じるという問題があった。
この問題を解決するために、従来、めっき工程前に強酸や強塩基を用いた洗浄により、絶縁膜上の導電性の不純物を除去することが行われていた。
しかし、この方法は、配線及び絶縁膜へのダメージが生じたり、プロセスが複雑化するという問題があった。
半導体装置の製造方法において、微細なパターンを形成する方法として、水溶性組成物をレジストパターン表面を覆うように塗布することによりレジストパターンを膨潤化させる工程と、次いで、膨潤化後の前記レジストパターンをマスクとして、ドライエッチングを行うことにより、下地層をパターニングする工程とを有する方法が提案されている（例えば、特許文献２参照）。
しかし、この提案の技術では、配線以外の絶縁膜上における導電性の不純物の存在によりショートなどの不良、及び信頼性の低下が生じるという前記問題については検討がされていない。
したがって、配線及び絶縁膜へダメージを与えることなく、絶縁膜上の導電性の不純物によるめっきの異常成長を抑制することができる表面被覆方法、並びに該方法を用いて製造される半導体装置、及び実装回路基板の提供が求められているのが現状である。
特表２００３−５０５８８２号公報 特許第３６３３５９５号公報
本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、配線及び絶縁膜へダメージを与えることなく、絶縁膜上の導電性の不純物によるめっきの異常成長を抑制することができる表面被覆方法、並びに該方法を用いて製造される半導体装置、及び実装回路基板を提供することを目的とする。
前記課題を解決するための手段としては、後述する付記に記載した通りである。即ち、
開示の表面被覆方法は、水溶性樹脂、有機溶剤、及び水を含有する表面被覆材料を、表面に露出した絶縁膜及び表面に露出したパターニングされた金属配線を有する積層体の少なくとも前記絶縁膜の表面を覆うように塗布し、前記絶縁膜の表面に被膜を形成する方法である。
開示の半導体装置は、絶縁膜、及びパターニングされた金属配線を有する積層体と、開示の表面被覆方法により前記絶縁膜の表面に形成された被膜と、前記金属配線の表面に形成されためっき層と、を有する。
開示の実装回路基板は、絶縁膜、及びパターニングされた金属配線を有する積層体と、開示の表面被覆方法により前記絶縁膜の表面に形成された被膜と、前記金属配線の表面に形成されためっき層と、を有する。
開示の表面被覆方法によれば、配線及び絶縁膜へダメージを与えることなく、絶縁膜上の導電性の不純物によるめっきの異常成長を抑制することができる。
開示の半導体装置によれば、配線及び絶縁膜へのダメージがほとんどなく、かつショートなどの不良、及び信頼性の低下が抑制された半導体装置を得ることができる。
開示の実装回路基板によれば、配線及び絶縁膜へのダメージがほとんどなく、かつショートなどの不良、及び信頼性の低下が抑制された実装回路基板を得ることができる。
図１Ａは、基材上に絶縁膜と金属配線とが形成された状態を示す概略断面図である。 図１Ｂは、表面被覆材料を塗布した状態を示す概略断面図である。 図１Ｃは、絶縁膜と表面被覆材料とが相互作用（ミキシング）し、被膜（ミキシング被膜）を形成した状態を示す概略断面図である。 図１Ｄは、金属配線の表面に無電解めっきをした状態を示す概略断面図である。 図２Ａは、絶縁膜が形成された基材を示す概略断面図である。 図２Ｂは、シード層が絶縁膜上に形成された状態を示す概略断面図である。 図２Ｃは、レジスト膜がシード層上に形成された状態を示す概略断面図である。 図２Ｄは、レジスト膜の間にＣｕ配線が形成された状態を示す概略断面図である。 図２Ｅは、レジスト膜を剥離した状態を示す概略断面図である。 図２Ｆは、絶縁膜とＣｕ配線とが形成された基材を示す概略断面図である。 図３Ａは、絶縁膜が形成された基材を示す概略断面図である。 図３Ｂは、レジスト膜が絶縁膜上に形成された状態を示す概略断面図である。 図３Ｃは、絶縁膜がパターニングされた状態を示す概略断面図である。 図３Ｄは、レジスト膜を剥離した状態を示す概略断面図である。 図３Ｅは、絶縁膜上にシード層が形成された状態を示す概略断面図である。 図３Ｆは、シード層上にＣｕ膜が形成された状態を示す概略断面図である。 図３Ｇは、絶縁膜とＣｕ配線とが形成された基材を示す概略断面図である。 図４Ａは、本発明の半導体装置の製造の一例を説明するための概略図であり、シリコン基板上に層間絶縁膜を形成した状態を表す。 図４Ｂは、本発明の半導体装置の製造の一例を説明するための概略図であり、図４Ａに示す層間絶縁膜上にチタン膜を形成した状態を表す。 図４Ｃは、本発明の半導体装置の製造の一例を説明するための概略図であり、チタン膜上にレジスト膜を形成し、チタン膜にホールパターンを形成した状態を表す。 図４Ｄは、本発明の半導体装置の製造の一例を説明するための概略図であり、ホールパターンを層間絶縁膜にも形成した状態を表す。 図４Ｅは、本発明の半導体装置の製造の一例を説明するための概略図であり、ホールパターンを形成した層間絶縁膜上にＣｕ膜を形成した状態を表す。 図４Ｆは、本発明の半導体装置の製造の一例を説明するための概略図であり、ホールパターン上以外の層間絶縁膜上に堆積されたＣｕ膜を除去した状態を表す。 図４Ｇは、本発明の半導体装置の製造の一例を説明するための概略図であり、層間絶縁膜上に被膜を形成した状態を表す。 図４Ｈは、本発明の半導体装置の製造の一例を説明するための概略図であり、第一の配線上にニッケル−リンめっきが形成された状態を表す。 図４Ｉは、本発明の半導体装置の製造の一例を説明するための概略図であり、ホールパターン内に形成された第一の配線上及び層間絶縁膜上に層間絶縁膜を形成した状態を表す。 図４Ｊは、本発明の半導体装置の製造の一例を説明するための概略図であり、表層としての層間絶縁膜にホールパターンを形成し、Ｃｕプラグを形成した状態を表す。 図４Ｋは、本発明の半導体装置の製造の一例を説明するための概略図であり、三層構造の配線を形成した状態を表す。 図５Ａは、本発明の実装回路基板の製造の一例を説明するための概略図であり、ガラスエポキシ基板上に絶縁膜を形成した状態を表す。 図５Ｂは、本発明の実装回路基板の製造の一例を説明するための概略図であり、絶縁膜上にシード層を形成した状態を表す。 図５Ｃは、本発明の実装回路基板の製造の一例を説明するための概略図であり、シード層上にレジストパターンを形成した状態を表す。 図５Ｄは、本発明の実装回路基板の製造の一例を説明するための概略図であり、レジストパターン間の開口部にＣｕパターンを形成した状態を表す。 図５Ｅは、本発明の実装回路基板の製造の一例を説明するための概略図であり、レジストパターンを剥離した状態を表す。 図５Ｆは、本発明の実装回路基板の製造の一例を説明するための概略図であり、シード層をエッチングしＣｕ配線を形成した状態を表す。 図５Ｇは、本発明の実装回路基板の製造の一例を説明するための概略図であり、絶縁膜上に被膜を形成した状態を表す。 図５Ｈは、本発明の実装回路基板の製造の一例を説明するための概略図であり、Ｃｕ配線上にニッケル−リンめっき膜を形成した状態を表す。
（表面被覆方法）
本発明の表面被覆方法は、表面被覆材料を、表面に露出した絶縁膜及び表面に露出したパターニングされた金属配線を有する積層体の少なくとも前記絶縁膜の表面を覆うように塗布し、前記絶縁膜の表面に被膜を形成する方法である。
＜表面被覆材料＞
前記表面被覆材料は、少なくとも水溶性樹脂と、有機溶剤と、水とを含有し、好ましくは、架橋剤、酸化防止剤、界面活性剤、更に必要に応じて、その他の成分を含有する。
−水溶性樹脂−
前記水溶性樹脂としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリビニルアルコール、ポリビニルアセタール、ポリビニルアセテート、カルボキシル基含有樹脂、ポリビニルピロリドン、ポリエチレンイミン、ポリエチレンオキシド、スチレン−マレイン酸共重合体、ポリビニルアミン、ポリアリルアミン、オキサゾリン基含有水溶性樹脂、フェノール性水酸基含有樹脂、水溶性メラミン樹脂、水溶性尿素樹脂、アルキッド樹脂、スルホンアミド樹脂、セルロース、タンニン、及びこれらを一部に含む樹脂などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
前記カルボキシル基含有樹脂としては、例えば、ポリアクリル酸などが挙げられる。
前記フェノール性水酸基含有樹脂としては、例えば、ポリヒドロキシスチレンなどが挙げられる。
これらの中でも、安定性の点で、ポリビニルアルコール、ポリビニルアセタール、ポリビニルアセテート、ポリビニルピロリドン、ポリエチレンオキシド、フェノール性水酸基含有樹脂、カルボキシル基含有樹脂が好ましい。
前記水溶性樹脂の水溶性としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、２５℃の水１００ｇに対し、前記水溶性樹脂が０．１ｇ以上溶解する水溶性が好ましい。
前記表面被覆材料における前記水溶性樹脂の含有量としては、特に制限はなく、目的に応じて適宜選択することができるが、前記表面被覆材料１００質量部に対して、０．１質量部〜５０質量部が好ましく、０．２質量部〜３０質量部がより好ましい。前記含有量が、０．１質量部未満であると、形成される被膜の厚みが十分ではなく、めっき処理後の絶縁膜上にめっき成長した異物が多数残ることがあり、５０質量部を超えると、均一な被膜を形成することが困難になることがある。前記含有量が、前記より好ましい範囲内であると、めっき処理後の絶縁膜上における、めっきの異常成長をより抑制することができる点で有利である。
−有機溶剤−
前記有機溶剤は、前記表面被覆材料を前記絶縁膜に塗布した際に、前記絶縁膜を膨潤させ、前記表面被覆材料と前記絶縁膜との相互作用（ミキシング）を起こしやすくする。
前記有機溶剤としては、前記絶縁膜を膨潤させることができる有機溶剤であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルコール系有機溶剤、鎖状エステル系有機溶剤、環状エステル系有機溶剤、ケトン系有機溶剤、鎖状エーテル系有機溶剤、環状エーテル系有機溶剤、アミン系有機溶剤などが挙げられる。
前記アルコール系有機溶剤としては、例えば、メタノール、エタノール、プロピルアルコール、イソプロピルアルコール、ブチルアルコールなどが挙げられる。
前記鎖状エステル系有機溶剤としては、例えば、乳酸エチル、プロピレングリコールメチルエーテルアセテート（ＰＧＭＥＡ）などが挙げられる。
前記環状エステル系有機溶剤としては、例えば、γ−ブチロラクトン等のラクトン系溶剤などが挙げられる。
前記ケトン系有機溶剤としては、例えば、アセトン、シクロヘキサノン、ヘプタノンなどが挙げられる。
前記鎖状エーテル系有機溶剤としては、例えば、エチレングリコールジメチルエーテルなどが挙げられる。
前記環状エーテル系有機溶剤としては、例えば、テトラヒドロフラン、ジオキサンなどが挙げられる。
前記アミン系有機溶剤としては、例えば、Ｎ−メチル−２−ピロリドン（ＮＭＰ）、ジメチルホルムアミド（ＤＭＦ）、Ｎ，Ｎ−ジメチルアセトアミド（ＤＭＡＣ）などが挙げられる。また、前記アミン系有機溶剤としては、例えば、モノエタノールアミン、ジエタノールアミン、トリエタノールアミンなどのアミノアルコールが挙げられる。
前記表面被覆材料における前記有機溶剤の含有量としては、特に制限はなく、目的に応じて適宜決定することができるが、前記表面被覆材料１００質量部に対して、０．１質量部〜３０質量部が好ましい。前記含有量が、前記好ましい範囲内であると、めっき処理後の絶縁膜上における、めっきの異常成長をより抑制することができる点で有利である。
−水−
前記水としては、特に制限はなく、目的に応じて適宜選択することができるが、純水（脱イオン水）が好ましい。
前記表面被覆材料における前記水の含有量としては、特に制限はなく、目的に応じて適宜決定することができるが、表面被覆材料の塗布性の点で、前記表面被覆材料１００質量部に対して、８０質量部以上であることが好ましい。
−架橋剤−
前記表面被覆材料は、前記架橋剤を含有することが好ましい。前記架橋剤を前記表面被覆材料に含有させることにより、めっき処理後の絶縁膜上における、めっきの異常成長をより抑制することができる。
前記架橋剤としては、特に制限はなく、目的に応じて適宜選択することができるが、メラミン誘導体、ユリア誘導体、ウリル誘導体が好ましい。
前記メラミン誘導体としては、例えば、アルコキシメチルメラミン、これらの誘導体などが挙げられる。
前記ユリア誘導体としては、例えば、尿素、アルコキシメチレン尿素、Ｎ−アルコキシメチレン尿素、エチレン尿素、エチレン尿素カルボン酸、これらの誘導体などが挙げられる。
前記ウリル誘導体としては、例えば、ベンゾグアナミン、グリコールウリル、これらの誘導体などが挙げられる。
これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
前記表面被覆材料における前記架橋剤の含有量としては、特に制限はなく、目的に応じて適宜選択することができるが、前記表面被覆材料１００質量部に対して、０．１質量部〜２０質量部が好ましい。前記含有量が、０．１質量部未満であると、めっき処理後の絶縁膜上における、めっきの異常成長の抑制が十分ではないことがある。前記含有量が、前記好ましい範囲内であると、めっき処理後の絶縁膜上における、めっきの異常成長の抑制に非常に優れる点で有利である。
−酸化防止剤−
前記表面被覆材料は、前記酸化防止剤を含有することが好ましい。前記酸化防止剤を前記表面被覆材料に含有させることにより、被膜形成時における、金属配線の酸化を抑制することができる。
前記酸化防止剤としては、金属配線の酸化を防止できるものであれば、特に制限はなく、目的に応じて適宜選択することができるが、カルボン酸、糖類が好ましい。
前記カルボン酸としては、少なくとも一つのカルボキシル基を有する有機酸であれば、特に制限はなく、目的に応じて適宜選択することができるが、炭素数１〜６のカルボン酸が好ましい。前記炭素数１〜６のカルボン酸としては、シュウ酸、ギ酸が好ましい。
前記糖類としては、例えば、単糖、二糖、多糖などが挙げられる。前記単糖としては、例えば、グルコース、グルコラクトン、グルコピラノース、フルクトースなどが挙げられる。前記二糖としては、例えば、スクロース、ラクトース、マルトースなどが挙げられる。前記多糖としては、例えば、アルギン酸、セルロース、デンプン、グリコーゲンなどが挙げられる。これらの中でも、単糖が好ましく、グルコースがより好ましい。
これらの酸化防止剤は、１種単独で使用してもよいし、２種以上を併用してもよい。
前記表面被覆材料における前記酸化防止剤の含有量としては、特に制限はなく、目的に応じて適宜選択することができるが、前記表面被覆材料１００質量部に対して、０．１質量部〜４０質量部が好ましく、１．０質量部〜２０質量部がより好ましい。前記含有量が、０．１質量部未満であると、酸化防止剤が処理表面に充分に行き渡らず、金属配線の酸化防止が十分ではない場合がある。前記含有量が、４０質量部を超えると、均一な被膜が形成できず、めっき処理後の絶縁膜上にめっき成長した異物が少し発生することがある。
−界面活性剤−
前記界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、非イオン性界面活性剤、カチオン性界面活性剤、アニオン性界面活性剤、両性界面活性剤などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、ナトリウム塩、カリウム塩等の金属イオンを含有しない点で、非イオン性界面活性剤が好ましい。
前記非イオン性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルコキシレート系界面活性剤、脂肪酸エステル系界面活性剤、アミド系界面活性剤、アルコール系界面活性剤、エチレンジアミン系界面活性剤などが挙げられる。前記非イオン性界面活性剤の具体例としては、ポリオキシエチレン−ポリオキシプロピレン縮合物化合物、ポリオキシアルキレンアルキルエーテル化合物、ポリオキシエチレンアルキルエーテル化合物、ポリオキシエチレン誘導体化合物、ソルビタン脂肪酸エステル化合物、グリセリン脂肪酸エステル化合物、第１級アルコールエトキシレート化合物、フェノールエトキシレート化合物、ノニルフェノールエトキシレート系化合物、オクチルフェノールエトキシレート系化合物、ラウリルアルコールエトキシレート系化合物、オレイルアルコールエトキシレート系化合物、脂肪酸エステル系化合物、アミド系化合物、天然アルコール系化合物、エチレンジアミン系化合物、第２級アルコールエトキシレート系化合物などが挙げられる。
前記カチオン性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルキルカチオン系界面活性剤、アミド型４級カチオン系界面活性剤、エステル型４級カチオン系界面活性剤などが挙げられる。
前記両性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アミンオキサイド系界面活性剤、ベタイン系界面活性剤などが挙げられる。
前記表面被覆材料における前記界面活性剤の含有量としては、特に制限はなく、目的に応じて適宜選択することができるが、前記表面被覆材料に対して、質量比で５００ｐｐｍ以下（前記表面被覆材料１００質量部に対して０．０５質量部以下）が好ましい。前記含有量の下限値としては、特に制限はなく、目的に応じて適宜選択することができるが、前記表面被覆材料に対して、質量比で１ｐｐｍ以上が好ましい。前記含有量が、５００ｐｐｍを超えると、前記金属配線と前記絶縁膜の界面に前記表面被覆材料が浸透し、密着不良などの弊害を発生されることがある。前記含有量が、前記好ましい範囲内であると、密着不良を発生させることなく、前記絶縁膜と前記表面被覆材料とのミキシングを促進できる点で有利である。
−その他の成分−
前記その他の成分としては、本発明の効果を害しない限り、特に制限はなく、目的に応じて適宜選択することができる。
前記表面被覆材料の形態としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、水溶液、コロイド液、エマルジョン液などが挙げられる。これらの中でも、表面被覆材料の塗布性の点で、水溶液が好ましい。
＜積層体＞
前記積層体としては、前記積層体の表面に露出した絶縁膜及び前記積層体の表面に露出したパターニングされた金属配線を有する積層体であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、基材と、前記積層体の表面に露出した絶縁膜と、前記積層体の表面に露出したパターニングされた金属配線とを少なくとも有し、更に必要に応じてその他の部材を有する積層体が挙げられる。
−基材−
前記基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、シリコンウエハ、金属酸化膜、絶縁性を有する樹脂基板、セラミック基板などが挙げられる。
前記絶縁性を有する樹脂基板としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラスエポキシ基板、ポリエステル基板、ポリイミド基板、ビスマレイミド−トリアジン樹脂基板、熱硬化性ポリフェニレンエーテル基板、フッ素樹脂基板、銅張積層板、ＲＣＣ（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ Ｆｏｉｌ：樹脂付銅箔）基板などが挙げられる。
−絶縁膜−
前記絶縁膜としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、有機絶縁材料からなる絶縁膜が挙げられる。
前記絶縁膜は、連続膜であってもよく、パターニングされた絶縁膜であってもよい。
−−有機絶縁材料−−
前記有機絶縁材料の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリイミド樹脂、ポリアリルエーテル樹脂、ポリベンゾオキサゾール樹脂、エポキシ樹脂、フェノール樹脂、ベンゾシクロブテン樹脂などが挙げられる。
前記絶縁膜の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ロールコート法、バーコート法、ディップコーティング法、グラビアコート法、カーテンコート法、ダイコート法、スプレーコート法、ドクターコート法、スピンコート法などが挙げられる。
前記絶縁膜の厚みとしては、特に制限はなく、目的に応じて適宜選択することができる。
−金属配線−
前記金属配線としては、パターニングされた金属配線であれば、特に制限はなく、目的に応じて適宜選択することができるが、銅配線が好ましい。
前記金属配線をパターニングする方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、レジスト材料を用いた公知のパターン形成方法を用いることができる。
前記金属配線の幅、厚み、配線間距離（スペース）としては、特に制限はなく、目的に応じて適宜選択することができる。
前記積層体の構造としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記基材上に前記絶縁膜が形成され、その絶縁膜上にパターニングされた前記金属配線が形成されている構造、パターニングされた前記金属配線と前記金属配線間に配置された前記絶縁膜とが前記基材上に形成されている構造などが挙げられる。
＜塗布＞
前記塗布をすることで、前記絶縁膜の表面に被膜を形成することができる。前記被膜は、前記絶縁膜と前記表面被覆材料とが相互作用してなる被膜（ミキシング被膜）であることが好ましい。
前記塗布により前記絶縁膜の表面に前記被膜を形成する際に、前記絶縁膜上に存在する導電性の不純物は、前記被膜により覆われる。即ち、前記絶縁膜上に存在していた導電性の不純物は、前記被膜中に存在することになる。その結果、前記金属配線にバリア層を形成するための無電解めっきをした際の、前記導電性の不純物の存在に起因する前記絶縁膜上のめっきの異常成長を抑制することができ、短絡（ショート）を防止することができる。
なお、前記導電性の不純物は、前記金属配線の作製の際のエッチング、及びＣＭＰ（化学機械研磨）において発生すると考えられる。
前記塗布の方法としては、前記基材の少なくとも前記絶縁膜の表面を覆うように塗布する方法であれば、特に制限はなく、公知の方法の中から、適宜選択することができ、例えば、ロールコート法、バーコート法、ディップコーティング法、グラビアコート法、カーテンコート法、ダイコート法、スプレーコート法、ドクターコート法、スピンコート法などが挙げられる。これらは１種単独で使用してもよいし、２種以上を併用してもよい。
−加熱−
前記塗布の後には、加熱することが好ましい。
前記加熱の方法としては、特に制限はなく、目的に応じて適宜選択することができる。
前記加熱の温度、及び時間としては、特に制限はなく、目的に応じて適宜選択することができる。
前記加熱をすることで、ミキシングを促進することができる。
−水洗−
前記塗布の後には、水洗をすることが好ましい。前記水洗は、前記加熱の後にすることが好ましい。
前記水洗をすることで、前記塗布された前記表面被覆材料のうち、前記絶縁膜と相互作用（ミキシング）していない部分乃至相互作用（ミキシング）が弱い部分が溶解除去される。また、前記塗布の際に前記金属配線上に付与された前記表面被覆材料を溶解除去できる。
前記水洗としては、特に制限はなく、目的に応じて適宜選択することができるが、純水を用いて行うことが好ましい。
前記表面被覆方法が適用された前記基材の前記金属配線には、更に無電解めっきが行われることが好ましい。前記無電解めっきを行うことで、前記金属配線にはバリア層が形成され、前記金属配線からの金属イオンのマイグレーションを防止することができる。
前記表面被覆方法の一例を図１Ａ〜図１Ｄを参照して説明する。
図１Ａは、基材１上に絶縁膜２と金属配線と３が形成された状態を示す概略断面図である。図１Ａに示すように、絶縁膜２上には、導電性の不純物４が存在している。この導電性の不純物４は、通常、金属配線３を形成する際に発生する。続いて、図１Ｂに示すように、絶縁膜２の表面に表面被覆材料５を塗布する。続いて、表面被覆材料５及び絶縁膜２を加熱すると、絶縁膜２と表面被覆材料５とが相互作用（ミキシング）を起こし、図１Ｃに示すような被膜（ミキシング被膜）６を形成し、更に水洗することにより、絶縁膜２と相互作用していない表面被覆材料５が溶解除去される。続いて、無電解めっきを行うことにより、図１Ｄに示すように、金属配線３の表面にバリア層となるめっき層７が形成される。
（半導体装置、及び実装回路基板）
本発明の半導体装置は、少なくとも絶縁膜及びパターニングされた金属配線を有する積層体と、被膜と、めっき層とを有し、更に必要に応じて、その他の部材を有する。
本発明の実装回路基板は、少なくとも絶縁膜及びパターニングされた金属配線を有する積層体と、被膜と、めっき層とを有し、更に必要に応じて、その他の部材を有する。
前記被膜は、本発明の前記表面被覆方法により前記絶縁膜の表面に形成された被膜である。
前記めっき層は、前記金属配線の表面に形成されためっき層である。
＜積層体＞
前記積層体としては、絶縁膜及びパターニングされた金属配線を有する積層体であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、基材と、絶縁膜と、パターニングされた金属配線とを少なくとも有し、更に必要に応じてその他の部材を有する積層体が挙げられる。
−基材−
前記半導体装置の前記基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、シリコンウエハ、金属酸化膜などが挙げられる。
前記実装回路基板の前記基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、絶縁性を有する樹脂基板、セラミック基板などが挙げられる。
前記絶縁性を有する樹脂基板としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラスエポキシ基板、ポリエステル基板、ポリイミド基板、ビスマレイミド−トリアジン樹脂基板、熱硬化性ポリフェニレンエーテル基板、フッ素樹脂基板、銅張積層板、ＲＣＣ（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ Ｆｏｉｌ：樹脂付銅箔）基板などが挙げられる。
−絶縁膜−
前記絶縁膜としては、前記表面被覆方法の説明において記載した前記絶縁膜が挙げられる。
−金属配線−
前記金属配線としては、前記表面被覆方法の説明において記載した前記金属配線が挙げられる。
＜半導体装置の製造方法、及び実装回路基板の製造方法＞
前記半導体装置の製造方法の一例について説明する。
前記半導体装置の製造方法としては、少なくとも被膜を形成する工程と、めっき層を形成する工程とを含み、更に必要に応じて、その他の工程を含む製造方法が挙げられる。
前記実装回路基板の製造方法の一例について説明する。
前記実装回路基板の製造方法としては、少なくとも被膜を形成する工程と、めっき層を形成する工程とを含み、更に必要に応じて、その他の工程を含む製造方法が挙げられる。
−被膜を形成する工程−
前記被膜を形成する工程としては、前記表面被覆方法により前記積層体の少なくとも前記絶縁膜の表面に前記被膜を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができる。
−めっき層を形成する工程−
前記めっき層を形成する工程としては、前記被膜を形成する工程の後の工程であって、前記積層体の表面に露出したパターニングされた前記金属配線の表面に、無電解めっきによりめっき層を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができる。
−−無電解めっき−−
前記無電解めっきとしては、前記金属配線をめっきできる無電解めっきであれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、無電解銅めっき、無電解ニッケルめっき、無電解ニッケル−リンめっき、無電解金めっき、無電解銀めっき、無電解錫めっきなどが挙げられる。
前記無電解めっきの方法としては、特に制限はなく、目的に応じて適宜選択することができる。
−その他の工程−
前記その他の工程としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、金属配線をパターニングする工程、絶縁膜を形成する工程などが挙げられる。
−−金属配線をパターニングする工程−−
前記金属配線をパターニングする工程としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、レジストパターン形成工程と、パターニング工程とを含む工程が挙げられる。
−−−レジストパターン形成工程−−−
前記レジストパターン形成工程としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、公知のレジスト材料を用いてレジストパターンを形成する工程が挙げられる。
前記レジスト材料としては、特に制限はなく、目的に応じて適宜選択することができ、ネガ型、ポジ型のいずれであってもよく、例えば、ｇ線、ｉ線、ＫｒＦエキシマレーザ、ＡｒＦエキシマレーザ、Ｆ２エキシマレーザ、電子線等でパターニング可能なｇ線レジスト、ｉ線レジスト、ＫｒＦレジスト、ＡｒＦレジスト、Ｆ２レジスト、電子線レジストなどが挙げられる。これらは、化学増幅型であってもよいし、非化学増幅型であってもよい。これらの中でも、ＫｒＦレジスト、ＡｒＦレジスト、アクリル系樹脂を含んでなるレジストなどが好ましく、より微細なパターニング、スループットの向上等の観点からは、解像限界の延伸が急務とされているＡｒＦレジスト、及びアクリル系樹脂を含んでなるレジストの少なくともいずれかがより好ましい。
前記レジスト材料の具体例としては、ノボラック系レジスト、ＰＨＳ系レジスト、アクリル系レジスト、シクロオレフィン−マレイン酸無水物系（ＣＯＭＡ系）レジスト、シクロオレフィン系レジスト、ハイブリッド系（脂環族アクリル系−ＣＯＭＡ系共重合体）レジストなどが挙げられる。これらは、フッ素修飾などがされていてもよい。
前記レジストパターンの大きさ、厚みなどについては、特に制限はなく、目的に応じて適宜選択することができ、特に厚みについては、加工対象である被加工面、エッチング条件などにより適宜決定することができるが、一般に１００ｎｍ〜５００ｎｍ程度である。
−−−パターニング工程−−−
前記パターニング工程としては、前記レジストパターン形成工程により形成した前記レジストパターンをマスクとして（マスクパターン等として用いて）エッチング又はめっきを行うことによりパターニングされた前記金属配線を形成する工程である。
前記エッチングを行う際の前記レジストパターンが形成される被形成面としては、例えば、金属膜が挙げられる。前記エッチングにより、前記金属膜がエッチングされ前記レジストパターンをマスクとしたパターニングが行われる。
前記めっきは、前記レジストパターンの間のスペース部に行われる。
−−絶縁膜を形成する工程−−
前記絶縁膜を形成する工程としては、特に制限はなく、目的に応じて適宜選択することができる。
前記半導体装置の製造方法、及び前記実装回路基板の製造方法においては、前記金属配線をパターニングする工程、前記絶縁膜を形成する工程、前記被膜を形成する工程、前記めっき層を形成する工程を繰り返すことにより、前記金属配線及び前記絶縁膜が多層に積層された半導体装置、及び実装回路基板を製造することができる。
前記半導体装置、及び前記実装回路基板は、前記被膜を形成する工程の後に、前記めっき層を形成する工程を行い製造されることにより、前記絶縁膜上に存在する導電性の不純物が、前記被膜により覆われた（即ち、導電性の不純物が前記被膜中に存在する）後にめっきが行われる。その結果、前記金属配線にバリア層を形成するための無電解めっきをした際の、前記導電性の不純物の存在に起因する前記絶縁膜上のめっきの異常成長を抑制することができる。そのため、前記めっきの異常成長による短絡（ショート）が防止された半導体装置、及び実装回路基板を得ることができる。
前記半導体装置の具体例としては、例えば、フラッシュメモリ、ＤＲＡＭ、ＦＲＡＭ（登録商標）などが挙げられる。
前記実装回路基板の具体例としては、例えば、ビルドアップ多層配線板、ＭＣＭ（マルチチップモジュール）基板などが挙げられる。
以下、実施例を挙げて本発明をより具体的に説明するが、本発明は、これらの実施例に何ら制限されるものではない。
（製造例１）
＜Ｃｕ配線１の作製＞
図２Ｆに示すような絶縁膜２とパターニングされたＣｕ配線１０が形成された基材１を作製した。作製方法を以下に示す。初めに、ポリイミド前駆体溶液（ＰＩＸ−３４００、日立化成工業社製）を基材１上にスピンコートし、１２５℃で２分間プリベークした後、３５０℃で１時間加熱を行い、図２Ａに示すような、ポリイミドからなる厚み５μｍの絶縁膜２が形成された基材１を用意した。続いて、図２Ｂに示すように、Ｃｕからなる厚み１００ｎｍのシード層８をスパッタリングにより絶縁膜２上に形成した。続いて、ポジ型ノボラックレジストを用いて公知のレジストパターン形成方法により、図２Ｃに示すような、シード層８上にパターン状のレジスト膜９（厚み１０μｍ、ハーフピッチ５μｍのＬ／Ｓ）を形成した。続いて、電解めっきにより、図２Ｄに示すような、レジスト膜９間に厚み８μｍのＣｕ配線１０を形成した。続いて、７０℃のＮＭＰ（Ｎ−メチル−２−ピロリドン）に１０分間浸漬することにより、図２Ｅに示すように、レジスト膜９を剥離した。続いて、室温にて硫酸水素塩を含む水溶液に浸漬することで、シード層８をエッチングすることにより、図２Ｆに示すような、絶縁膜２とパターニングされたＣｕ配線１０とが形成された基材１を作製した。
（製造例２）
＜Ｃｕ配線２の作製＞
図３Ｇに示すようなパターニングされた絶縁膜２とパターニングされたＣｕ配線１０とが形成された基材１を作製した。作製方法を以下に示す。初めに、有機絶縁膜形成材料（Ｈｏｎｅｙｗｅｌｌ社製、ＡＣＣＵＧＬＡＳＳ ５１２Ｂ）を基材１上にスピンコートし、１００℃で１分間プリベークした後、３００℃で１時間加熱を行い、図３Ａに示すような、ポリシロキサンからなる厚み０．５μｍの絶縁膜２が形成された基材１を用意した。続いて、ポジ型の化学増幅型レジストを用いて公知のレジストパターン形成方法により、図３Ｂに示すような、絶縁膜２上にパターン状のレジスト膜９（厚み０．８μｍ、ハーフピッチ０．４μｍのＬ／Ｓ）を形成した。続いて、レジスト膜９をマスクとしてＣＦ４ガスを用いてドライエッチングを行い、図３Ｃに示すような、パターニングされた絶縁膜２を形成した。続いて、７０℃のＮＭＰ（Ｎ−メチル−２−ピロリドン）に１０分間浸漬することにより、図３Ｄに示すように、レジスト膜９を剥離した。続いて、図３Ｅに示すように、Ｃｕからなる厚み１００ｎｍのシード層８をスパッタリングにより絶縁膜２上に形成した。続いて、図３Ｆに示すように、電解めっきによりシード層８上にＣｕ膜１０ａを形成した。続いて、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）法によりＣｕ膜１０ａ、及び絶縁膜２上のシード層８を除去し、図３Ｇに示すようなパターニングされた絶縁膜２とパターニングされた厚み０．４５μｍのＣｕ配線１０が形成された基材１を作製した。
（調製例）
＜表面被覆材料及び比較材料の調製＞
表１に示す組成を有する表面被覆材料Ａ〜Ｚ、及び比較材料ａ〜ｂを調製した。
表１において、「ＰＶＡ／３０％アセタール化」は、ポリビニルアセタール（エスレック Ｋ、積水化学社工業社製）を表し、「ＰＶＡ」は、ポリビニルアルコール（ＰＶＡ−２０５Ｃ、クラレ社製）を表し、「ＰＶＰ」は、ポリビニルピロリドン（クラレ社製）を表し、「ＰＨＳ」は、ポリヒドロキシスチレン（ＶＰ ポリマー、日本曹達社製）を表し、「ウリル」は、テトラメトキシメチルグリコールウリル（東京化成工業社製）を表し、「ユリア」は、Ｎ，Ｎ’−ジメトキシメチルジメトキシエチレンユリア（三和ケミカル社製）を表し、「メラミン」は、ヘキサメトキシメチルメラミン（東京化成工業社製）を表し、「ＮＭＰ」は、Ｎ−メチル−２−ピロリドンを表し、「γ−ＢＬ」は、γ−ブチロラクトンを表し、「ＴＮ−８０」は、非イオン性界面活性剤（ＡＤＥＫＡ社製、第１級アルコールエトキシレート系界面活性剤）を表し、「ＰＣ−８」は、多核フェノールエトキシレート系界面活性剤（旭電化社製）を表し、「水」は、純水を表す。シュウ酸、ギ酸及びグルコースは、いずれも関東化学社製の材料を用いた。
Figure 0005891771
表１中、括弧「（ ）」内の数値は、質量部を表す。
（実施例１〜２６、及び比較例１〜３）
＜表面被覆、及び無電解めっき＞
調製例で調製した上記材料（表面被覆材料及び比較材料）を、製造例１で作製した絶縁膜及びＣｕ配線が形成された基材上、並びに製造例２で作製した絶縁膜及びＣｕ配線が形成された基材上にそれぞれ２，１００ｒｐｍでスピンコートし、１５０℃で１８０秒間のベーク処理を行った。続いて、純水を用いて水洗を３０秒間行い、絶縁膜と相互作用（ミキシング）していない前記材料を除去した。続いて、Ｃｕ配線表面に対して、無電解ニッケル−リンめっき液を用い７０℃で処理を行い、厚み５０ｎｍの無電解ニッケル−リンめっきを行った。
無電解めっき後に、ＳＥＭ（走査型電子顕微鏡）観察を行い、異常めっき成長によって絶縁膜表面に現れた異物の１μｍ２当りの個数を数えた。結果を以下に示す。
Figure 0005891771
表２中、「Ｃｕ配線１」は、製造例１で作製したＣｕ配線が形成された基材を示し、「Ｃｕ配線２」は、製造例２で作製したＣｕ配線が形成された基材を示す。
表２中、比較例１は、表面被覆材料及び比較材料のいずれも塗布せず、Ｃｕ配線表面に対して厚み５０ｎｍの無電解ニッケル−リンめっきを行った場合の結果を示す。
表２中、「−」は、試験を行っていないことを示す。
表２の結果から、実施例１〜２６は、表面被覆材料を塗布していない比較例１と比べて、異物個数が減少して良好な結果が得られた。なお、実施例１、７、及び９においても、異物の減少量が他の実施例に比べ小さいものの、ショートなどの不良、及び信頼性の低下の抑制の点からは十分な効果が得られている。
一方、比較材料を用いた比較例２〜３は、異物個数が比較例１とほとんど変わっていなかった。これは、比較材料が、絶縁膜と相互作用（ミキシング）を起こしておらず、水洗により流れ、絶縁膜表面を被覆できていないためと考えられる。
実施例において、表面被覆材料が架橋剤を含有しない場合よりも、表面被覆材料が架橋剤を表面被覆材料に対して０．１質量％〜２０質量％含有する場合の方がより良好な結果が得られた。
また、水溶性樹脂の量が、表面被覆材料に対して０．２質量％〜３０質量％の場合に、より良好な結果が得られた。
また、有機溶剤が、表面被覆材料に対して０．１質量％〜３０質量％の場合に、より良好な結果が得られた。実施例９では、表面被覆材料にわずかな相分離が起こっており、塗布ムラが生じたものの、異物個数は減少しており良好な結果が得られた。
＜抵抗評価＞
表面被覆の前後における、銅配線（Ｃｕ配線）の酸化度合いを抵抗値の測定により確認した。具体的には、実施例２及び２０〜２６の材料Ｂ及びＴ〜Ｚを用い、前記Ｃｕ配線１に前述と同様にして表面被覆を行った。前記Ｃｕ配線１に表面被覆を行った時から６時間経過した後、Ｃｕ配線端に直径１０μｍ、高さ２０μｍのＣｕビアを１ｃｍ離して２箇所形成し、両Ｃｕビア間の抵抗値をミリオームメータ ４３３８Ｂ（アジレント・テクノロジー社製）を用いて測定した。結果を表３に示す。
Figure 0005891771
酸化防止剤を含有しない材料ＢでＣｕ配線の表面被覆を行った場合は、Ｃｕ配線の酸化による抵抗値の上昇がみられたが、酸化防止剤を含有する材料Ｔ〜ＺではＣｕ配線の酸化が抑制されることが確認された。
（実施例２７）
＜半導体装置の作製＞
図４Ａに示すように、シリコン基板１１上にポリシロキサンからなる層間絶縁膜１２を形成し、図４Ｂに示すように、層間絶縁膜１２上にスパッタリング法によりチタン膜１３を形成した。次に、図４Ｃに示すように、公知のフォトリソグラフィー技術を用いてレジストパターン１４を形成し、これをマスクとして用い、反応性イオンエッチングによりチタン膜１３をパターニングして開口部１５ａを形成した。引き続き、反応性イオンエッチングによりレジストパターン１４を除去するととともに、図４Ｄに示すように、チタン膜１３をマスクにして層間絶縁膜１２に開口部１５ｂを形成した。
次に、チタン膜１３をウェット処理により除去し、図４Ｅに示すように層間絶縁膜１２上にＴｉＮ膜１６をスパッタリング法により形成し、続いて、ＴｉＮ膜１６上にＣｕ膜１７を電解めっき法で成膜した。次いで、図４Ｆに示すように、ＣＭＰにて開口部１５ｂ（図４Ｄ）に相当する溝部のみにバリアメタルとＣｕ膜（第一の金属膜）を残して平坦化し、第一層の配線１７ａを形成した。
次に、図４Ｇに示すように、調製例で調製した表面被覆材料Ｂを層間絶縁膜１２上に塗布し、加熱及び水洗を行い、被膜２２により層間絶縁膜１２を被覆した。
次に、図４Ｈに示すように、無電解めっきを行い、第一層の配線１７ａ上にニッケル−リンめっき膜２３を形成した。
次いで、図４Ｉに示すように、第一層の配線１７ａの上に層間絶縁膜１８を形成した後、図４Ｂ〜図４Ｈと同様にして、図４Ｊに示すように、第一層の配線１７ａを後に形成する上層配線と接続するＣｕプラグ（第二の金属膜）１９、ＴｉＮ膜１６ａ、表面被覆材料２２及びニッケル−リンめっき膜２３を形成した。
上述の各工程を繰り返すことにより、図４Ｋに示すように、シリコン基板１１上に第一層の配線１７ａ、第二層の配線２０、及び第三層の配線２１を含む多層配線構造を備えた半導体装置を製造した。なお、図４Ｋにおいては、各層の配線の下層に形成したバリアメタル層、表面被覆材料膜、及びニッケル−リンめっき膜は、図示を省略した。
層間絶縁膜１２は、誘電率２．７以下の低誘電率膜であり、例えば、多孔質シリカ膜（「セラメート ＮＣＳ」；触媒化成工業製、誘電率２．２５）、Ｃ４Ｆ８とＣ２Ｈ２との混合ガス若しくはＣ４Ｆ８ガスをソースとして用い、これらをＲＦＣＶＤ法（パワー４００Ｗ）により堆積形成したフルオロカーボン膜（誘電率２．４）などである。
（実施例２８）
＜実装回路基板の作製＞
図５Ａに示すように、ガラスエポキシ基板３１上にポリイミドからなる絶縁膜３２を形成し、図５Ｂに示すように、絶縁膜３２上にスパッタリング法によりＣｕからなるシード層３３を形成した。次に、図５Ｃに示すように、公知のフォトリソグラフィー技術により開口部３５が設けられたレジストパターン３４を形成した。次に、図５Ｄに示すように、電解めっきにより開口部３５にＣｕパターン３６を形成した。次に、図５Ｅに示すように、レジストパターン３４を剥離し、更に図５Ｆに示すように、シード層３３をエッチングし、Ｃｕ配線３７を形成した。
次いで、図５Ｇに示すように、調製例で調製した表面被覆材料Ｂを絶縁膜３２上に塗布し、加熱及び水洗を行い、被膜３８により絶縁膜３２を被覆した。
次いで、図５Ｈに示すように、無電解めっきを行い、Ｃｕ配線３７上にニッケル−リンめっき膜３９を形成し、実装回路基板を作製した。
本発明の表面被覆方法は、配線や絶縁膜へのダメージを与えることなく、絶縁膜上の導電性の不純物によるめっきの異常成長を抑制することができ、更にはショートなどの不良、及び信頼性の低下を抑制することができることから、半導体装置の製造や実装回路基板の製造に好適に適用することができる。
本発明の半導体装置は、ショートなどの不良、及び信頼性の低下を抑制することができることから、フラッシュメモリ、ＤＲＡＭ、ＦＲＡＭを初めとする各種半導体装置に好適に用いることができる。
本発明の実装回路基板は、ショートなどの不良、及び信頼性の低下を抑制することができることから、ビルドアップ多層配線板、ＭＣＭ（マルチチップモジュール）基板などに好適に用いることができる。
以上の実施例１〜２８を含む実施形態に関し、更に以下の付記を開示する。
（付記１）水溶性樹脂、有機溶剤、及び水を含有する表面被覆材料を、表面に露出した絶縁膜及び表面に露出したパターニングされた金属配線を有する積層体の少なくとも前記絶縁膜の表面を覆うように塗布し、前記絶縁膜の表面に被膜を形成することを特徴とする表面被覆方法。
（付記２）前記表面被覆材料が、更に架橋剤を含有する付記１に記載の表面被覆方法。
（付記３）前記表面被覆材料における前記架橋剤の含有量が、前記表面被覆材料１００質量部に対して、０．１質量部〜２０質量部である付記２に記載の表面被覆方法。
（付記４）前記水溶性樹脂が、ポリビニルアルコール、ポリビニルアセタール、ポリビニルアセテート、ポリビニルピロリドン、ポリエチレンオキシド、フェノール性水酸基含有樹脂、及びカルボキシル基含有樹脂から選択される少なくともいずれかである付記１から３のいずれかに記載の表面被覆方法。
（付記５）前記架橋剤が、メラミン誘導体、ユリア誘導体、及びウリル誘導体から選択される少なくともいずれかである付記２から４のいずれかに記載の表面被覆方法。
（付記６）前記表面被覆材料における前記水溶性樹脂の含有量が、前記表面被覆材料１００質量部に対して、０．１質量部〜５０質量部である付記１から５のいずれかに記載の表面被覆方法。
（付記７）前記表面被覆材料における前記水溶性樹脂の含有量が、前記表面被覆材料１００質量部に対して、０．２質量部〜３０質量部である付記１から６のいずれかに記載の表面被覆方法。
（付記８）前記有機溶剤が、アルコール系有機溶剤、鎖状エステル系有機溶剤、環状エステル系有機溶剤、ケトン系有機溶剤、鎖状エーテル系有機溶剤、環状エーテル系有機溶剤、及びアミン系有機溶剤から選択される少なくともいずれかである付記１から７のいずれかに記載の表面被覆方法。
（付記９）前記表面被覆材料が、更に酸化防止剤を含有する付記１から８のいずれかに記載の表面被覆方法。
（付記１０）前記酸化防止剤が、カルボン酸及び糖類の少なくともいずれかである付記９に記載の表面被覆方法。
（付記１１）前記カルボン酸が、シュウ酸及びギ酸の少なくともいずれかである付記１０に記載の表面被覆方法。
（付記１２）前記糖類が、グルコースである付記１０に記載の表面被覆方法。
（付記１３）前記表面被覆材料における前記酸化防止剤の含有量が、前記表面被覆材料１００質量部に対して、０．１質量部〜４０質量部である付記９から１２のいずれかに記載の表面被覆方法。
（付記１４）前記表面被覆材料が、更に界面活性剤を含有する付記１から１３のいずれかに記載の表面被覆方法。
（付記１５）前記絶縁膜が、有機絶縁材料からなる絶縁膜である付記１から１４のいずれかに記載の表面被覆方法。
（付記１６）前記表面被覆材料が、水溶液である付記１から１５のいずれかに記載の表面被覆方法。
（付記１７）前記絶縁膜、及びパターニングされた前記金属配線を有する積層体と、
付記１から１６のいずれかに記載の表面被覆方法により前記絶縁膜の表面に形成された被膜と、
前記金属配線の表面に形成されためっき層と、を有することを特徴とする半導体装置。
（付記１８）前記絶縁膜、及びパターニングされた前記金属配線を有する積層体と、
付記１から１６のいずれかに記載の表面被覆方法により前記絶縁膜の表面に形成された被膜と、
前記金属配線の表面に形成されためっき層と、を有することを特徴とする実装回路基板。
（付記１９）少なくとも付記１から１６のいずれかに記載の表面被覆方法により積層体の少なくとも絶縁膜の表面に被膜を形成する工程と、
前記被膜を形成する工程の後の工程であって、前記積層体の表面に露出したパターニングされた金属配線の表面に、無電解めっきによりめっき層を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
（付記２０）少なくとも付記１から１６のいずれかに記載の表面被覆方法により積層体の少なくとも絶縁膜の表面に被膜を形成する工程と、
前記被膜を形成する工程の後の工程であって、前記積層体の表面に露出したパターニングされた金属配線の表面に、無電解めっきによりめっき層を形成する工程と、を含むことを特徴とする実装回路基板の製造方法。
１ 基材
２ 絶縁膜
３ 金属配線
４ 導電性の不純物
５ 表面被覆材料
６ 被膜（ミキシング被膜）
７ めっき層
８ シード層
９ レジスト膜
１０ａ Ｃｕ膜
１０ Ｃｕ配線
１１ シリコン基板
１２ 層間絶縁膜
１３ チタン膜
１４ レジストパターン
１５ａ、１５ｂ 開口部
１６、１６ａ ＴｉＮ膜
１７ Ｃｕ膜
１７ａ 第一層の配線
１８ 層間絶縁膜
１９ Ｃｕプラグ
２０ 第二層の配線
２１ 第三層の配線
２２ 表面被覆材料膜
２３ ニッケル−リンめっき膜
３１ ガラスエポキシ基板
３２ 絶縁膜
３３ シード層
３４ レジストパターン
３５ 開口部
３６ Ｃｕパターン
３７ Ｃｕ配線
３８ 被膜

Claims (17)

  1. 水溶性樹脂、有機溶剤、及び水を含有する表面被覆材料を、表面に露出した絶縁膜及び表面に露出したパターニングされた金属配線を有する積層体の少なくとも前記絶縁膜の表面を覆うように塗布し、前記絶縁膜の表面に被膜を形成することを特徴とする表面被覆方法。
  2. 前記表面被覆材料が、更に架橋剤を含有する請求項１に記載の表面被覆方法。
  3. 前記水溶性樹脂が、ポリビニルアルコール、ポリビニルアセタール、ポリビニルアセテート、ポリビニルピロリドン、ポリエチレンオキシド、フェノール性水酸基含有樹脂、及びカルボキシル基含有樹脂から選択される少なくともいずれかである請求項１から２のいずれかに記載の表面被覆方法。
  4. 前記架橋剤が、メラミン誘導体、ユリア誘導体、及びウリル誘導体から選択される少なくともいずれかである請求項２から３のいずれかに記載の表面被覆方法。
  5. 前記表面被覆材料における前記水溶性樹脂の含有量が、前記表面被覆材料１００質量部に対し、０．１質量部〜５０質量部である請求項１から４のいずれかに記載の表面被覆方法。
  6. 前記有機溶剤が、アルコール系有機溶剤、鎖状エステル系有機溶剤、環状エステル系有機溶剤、ケトン系有機溶剤、鎖状エーテル系有機溶剤、環状エーテル系有機溶剤、及びアミン系有機溶剤から選択される少なくともいずれかである請求項１から５のいずれかに記載の表面被覆方法。
  7. 前記表面被覆材料が、更に酸化防止剤を含有する請求項１から６のいずれかに記載の表面被覆方法。
  8. 前記酸化防止剤が、カルボン酸及び糖類の少なくともいずれかである請求項７に記載の表面被覆方法。
  9. 前記カルボン酸が、シュウ酸及びギ酸の少なくともいずれかである請求項８に記載の表面被覆方法。
  10. 前記糖類が、グルコースである請求項８に記載の表面被覆方法。
  11. 前記表面被覆材料における前記酸化防止剤の含有量が、前記表面被覆材料１００質量部に対して、０．１質量部〜４０質量部である請求項７から１０のいずれかに記載の表面被覆方法。
  12. 前記表面被覆材料が、更に界面活性剤を含有する請求項１から１１のいずれかに記載の表面被覆方法。
  13. 前記絶縁膜が、有機絶縁材料からなる絶縁膜である請求項１から１２のいずれかに記載の表面被覆方法。
  14. 絶縁膜、及びパターン状の金属配線を有する積層体と、
    前記絶縁膜の表面に配された、水溶性樹脂を含有する被膜と、
    前記金属配線の表面に配されためっき層と、を有することを特徴とする半導体装置。
  15. 前記被膜が、更に導電性の不純物を含有する請求項１４に記載の半導体装置。
  16. 絶縁膜、及びパターン状の金属配線を有する積層体と、
    前記絶縁膜の表面に配された、水溶性樹脂を含有する被膜と、
    前記金属配線の表面に配されためっき層と、を有することを特徴とする実装回路基板。
  17. 前記被膜が、更に導電性の不純物を含有する請求項１６に記載の実装回路基板。
JP2011278420A 2011-01-18 2011-12-20 表面被覆方法、並びに半導体装置、及び実装回路基板 Active JP5891771B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011278420A JP5891771B2 (ja) 2011-01-18 2011-12-20 表面被覆方法、並びに半導体装置、及び実装回路基板
US13/347,951 US8759161B2 (en) 2011-01-18 2012-01-11 Surface coating method, semiconductor device, and circuit board package
TW101101712A TWI536880B (zh) 2011-01-18 2012-01-17 表面塗覆方法、半導體裝置及電路板封裝體
CN201210024955.1A CN102610557B (zh) 2011-01-18 2012-01-17 表面覆盖方法和半导体装置以及安装电路基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011008239 2011-01-18
JP2011008239 2011-01-18
JP2011278420A JP5891771B2 (ja) 2011-01-18 2011-12-20 表面被覆方法、並びに半導体装置、及び実装回路基板

Publications (2)

Publication Number Publication Date
JP2012164967A JP2012164967A (ja) 2012-08-30
JP5891771B2 true JP5891771B2 (ja) 2016-03-23

Family

ID=46491087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011278420A Active JP5891771B2 (ja) 2011-01-18 2011-12-20 表面被覆方法、並びに半導体装置、及び実装回路基板

Country Status (4)

Country Link
US (1) US8759161B2 (ja)
JP (1) JP5891771B2 (ja)
CN (1) CN102610557B (ja)
TW (1) TWI536880B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5897495B2 (ja) * 2012-09-19 2016-03-30 富士フイルム株式会社 配線基板
JP6044936B2 (ja) * 2013-04-24 2016-12-14 Ｓｈマテリアル株式会社 半導体素子搭載用基板の製造方法
KR20150006713A (ko) * 2013-07-09 2015-01-19 삼성전기주식회사 인쇄회로기판용 절연필름 및 이를 이용한 제품
US9589785B2 (en) * 2014-08-28 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Cleaning method and composition in photolithography
JP6852084B2 (ja) * 2016-10-27 2021-03-31 東京エレクトロン株式会社 めっき処理方法、めっき処理装置及び記憶媒体
KR102757726B1 (ko) * 2017-12-06 2025-01-21 도쿄엘렉트론가부시키가이샤 도금 처리 방법, 도금 처리 장치 및 기억 매체
KR20220005723A (ko) * 2020-07-07 2022-01-14 주식회사 프로텍 마스크를 이용하는 구리 필러 기판 본딩 방법
CN111926314B (zh) * 2020-08-17 2021-10-26 广州三孚新材料科技股份有限公司 一种晶硅异质结太阳能电池用化学镀锡工艺
JP2022039765A (ja) * 2020-08-28 2022-03-10 キオクシア株式会社 プリント配線板、メモリシステム、およびプリント配線板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224252A (ja) 1993-01-21 1994-08-12 Seiko Epson Corp テープ配線基板の構造及びテープ配線基板の接続構造
US6674158B2 (en) * 1998-09-03 2004-01-06 Micron Technology, Inc. Semiconductor die package having a UV cured polymeric die coating
JP2000286534A (ja) * 1999-03-31 2000-10-13 Matsushita Electric Works Ltd プリント配線板の製造方法
US6342733B1 (en) 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
JP3633595B2 (ja) 2001-08-10 2005-03-30 富士通株式会社 レジストパターン膨潤化材料およびそれを用いた微小パターンの形成方法および半導体装置の製造方法
JP2003179058A (ja) * 2001-12-12 2003-06-27 Sony Corp 半導体装置の製造方法
JP2004179589A (ja) * 2002-11-29 2004-06-24 Sony Corp 半導体装置の製造方法
US7985677B2 (en) * 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP5333210B2 (ja) 2007-04-03 2013-11-06 コニカミノルタ株式会社 セルロースエステル光学フィルム、該セルロースエステル光学フィルムを用いた偏光板及び液晶表示装置、及びセルロースエステル光学フィルムの製造方法
WO2009012184A1 (en) * 2007-07-13 2009-01-22 Intermolecular, Inc. Surface modification of low-k dielectric materials

Also Published As

Publication number Publication date
CN102610557B (zh) 2014-09-03
US20120184071A1 (en) 2012-07-19
US8759161B2 (en) 2014-06-24
TW201236521A (en) 2012-09-01
CN102610557A (zh) 2012-07-25
JP2012164967A (ja) 2012-08-30
TWI536880B (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
JP5891771B2 (ja) 表面被覆方法、並びに半導体装置、及び実装回路基板
US8545998B2 (en) Electroless deposition of platinum on copper
TW201204828A (en) Photoresist stripper composition
KR20160123217A (ko) 미세 레지스트 패턴 형성용 조성물 및 이를 사용한 패턴 형성 방법
TW202204592A (zh) 製造電子機器之水溶液、光阻圖案之製造方法及裝置之製造方法
CN102150085A (zh) 基板处理液和使用该处理液的抗蚀基板处理方法
KR102785080B1 (ko) 포토레지스트 제거용 조성물
TW200306465A (en) Photoresist residue remover composition
CN102265221A (zh) 图案形成方法和半导体装置的制造方法、以及抗蚀剂图案的被覆层的形成材料
WO2019026677A1 (ja) コバルト、アルミナ、層間絶縁膜、窒化シリコンのダメージを抑制した組成液及びこれを用いた洗浄方法
US7056824B2 (en) Electronic device manufacture
TWI298429B (ja)
TWI748998B (zh) 細微圖案的製造方法及使用該方法之裝置的製造方法
US20240166947A1 (en) Substrate treating solution, and using the same, method for manufacturing substrate and method for manufacturing device
CN109427659A (zh) 半导体器件和制造方法
KR100718527B1 (ko) 네거티브 포토레지스트용 박리액 조성물
US20070287280A1 (en) Composition for removing a photoresist and method of forming a bump electrode
JP4571880B2 (ja) 半導体装置の製造方法
CN103226285B (zh) 图案形成方法和半导体装置的制造方法
CN111837218B (zh) 用于去除干蚀刻残渣的清洗液及使用其的半导体基板的制造方法
JP2016004975A (ja) 積層回路基板の製造方法
KR102687285B1 (ko) 도금 조형물의 제조 방법, 회로 기판, 및 표면 처리제, 그리고 표면 처리제 키트
KR102794011B1 (ko) 포토레지스트 제거용 박리액 조성물
JP2025509041A (ja) 電子機器製造液、レジストパターンの製造方法およびデバイスの製造方法
TWI410758B (zh) A barrier removal fluid composition, and a method of removing the barrier layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160208

R150 Certificate of patent or registration of utility model

Ref document number: 5891771

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350