JP5873275B2 - 描画装置及び物品の製造方法 - Google Patents

Description

本発明は、描画装置及び物品の製造方法に関する。

半導体デバイスなどの製造工程（リソグラフィ工程）で用いられる装置の１つとして、複数の荷電粒子線（電子線）によって基板にパターンを描画（転写）するマルチ荷電粒子方式の荷電粒子線描画装置が提案されている（特許文献１参照）。荷電粒子線描画装置は、複数の荷電粒子線のそれぞれの基板への照射及び非照射（ブランキング）をブランキング偏向器で制御することで、基板にパターンを描画する。具体的には、ブランキング偏向器を制御するブランキング制御部では、描画パターンデータ生成部から送信されるブランキング偏向器を構成する各偏向器のブランキング動作を制御するための描画データを、低速大容量の記憶部に記憶させる。そして、パターンの描画に必要な描画データを低速大容量の記憶部からメモリに送信し、ブランキング偏向器のブランキング動作に同期させてメモリから描画データを読み出すことで、基板にパターンを描画する。

特開平０７−２７３００６号公報

荷電粒子線描画装置では、半導体デバイスの微細化に伴い、描画グリッド（１つの荷電粒子線の描画範囲）の狭ピッチ化が要求されている。また、半導体デバイスの生産性を向上させるために、同時に描画可能な荷電粒子線の数を増加させてパターンの描画面積を大きくする傾向にある。その結果、ブランキング偏向器のブランキング動作を制御するための描画データのデータ容量が膨大になるため、記憶部又はメモリへの描画データの記憶（送信）が終了するまで装置が待ち状態となり、スループットが低下してしまう。このような問題は、マルチ荷電粒子方式の荷電粒子線描画装置だけではなく、シングル荷電粒子方式の荷電粒子線描画装置にも同様に発生する。

本発明は、このような従来技術の課題に鑑みてなされ、描画装置におけるスループットの点で有利な技術を提供することを例示的目的とする。

上記目的を達成するために、本発明の一側面としての描画装置は、生成部で生成された描画データに基づいて荷電粒子線で基板に描画を行う描画装置であって、前記荷電粒子線に対するブランキングを行うブランキング部と、前記ブランキング部を制御するブランキング制御部と、を有し、前記ブランキング制御部は、前記生成部で生成された描画データを記憶する第１記憶部、第２記憶部及び第３記憶部を含み、前記第３記憶部に記憶された描画データに基づいて前記ブランキング部を制御し、前記生成部で生成された描画データを前記第１記憶部及び前記第２記憶部のうち選択された一方に記憶させる動作と、前記第１記憶部及び前記第２記憶部のうち他方に記憶された描画データを読み出して前記第３記憶部に記憶させる動作とが並行して行われるように、前記第１記憶部、前記第２記憶部及び前記第３記憶部の動作を制御することを特徴とする。

本発明の更なる目的又はその他の側面は、以下、添付図面を参照して説明される好ましい実施形態によって明らかにされるであろう。

本発明によれば、例えば、描画装置におけるスループットの点で有利な技術を提供することができる。

本発明の一側面としての描画装置の構成を示す図である。 第１の実施形態におけるブランキング制御部の構成を示す図である。 第１の実施形態におけるブランキング制御部による動作シーケンスを説明するための図である。 切替制御部による切替部におけるスイッチの切り替えのロジックの一例を模式的に示す図である。 複数の第１記憶部、第２記憶部及び第３記憶部を有するブランキング制御部の構成を示す図である。 第２の実施形態におけるブランキング制御部の構成を示す図である。 第２の実施形態におけるブランキング制御部による動作シーケンスを説明するための図である。 第３の実施形態におけるブランキング制御部の構成を示す図である。 第３の実施形態におけるブランキング制御部による動作シーケンスを説明するための図である。 従来技術におけるブランキング制御部を説明するための図である。

以下、添付図面を参照して、本発明の好適な実施の形態について説明する。なお、各図において、同一の部材については同一の参照番号を付し、重複する説明は省略する。

図１は、本発明の一側面としての描画装置１００の構成を示す図である。描画装置１００は、荷電粒子線（電子線）を用いて基板にパターンを描画する描画装置であって、本実施形態では、マルチ荷電粒子線方式の描画装置（複数の荷電粒子線で描画を行う描画装置）である。但し、描画装置１００は、シングル荷電粒子線方式の描画装置（１つの荷電粒子線で描画を行う描画装置）であってもよい。

描画装置１００は、電子銃１と、コリメータレンズ２と、アパーチャアレイ３と、静電レンズ４と、ブランキングアパーチャ５と、ブランキング偏向部６とを有する。また、描画装置１００は、静電レンズ７と、偏向部８と、基板９を保持して移動する基板ステージ１０と、描画データ生成部１１と、ブランキング制御部１２と、主制御部１３とを有する。

図１を参照するに、電子銃１は、クロスオーバ像ＣＩを形成する。クロスオーバ像ＣＩから発散した荷電粒子線（電子線）は、コリメータレンズ２を介して、略平行な荷電粒子線に変換され、アパーチャアレイ３に入射する。アパーチャアレイ３は、マトリクス状に配列された複数の円形形状の開口を有し、コリメータレンズ２を通過した荷電粒子線を複数の荷電粒子線に分割する。

アパーチャアレイ３を通過した荷電粒子線は、円形形状の開口をそれぞれ有する複数の電極板（例えば、３つの電極板）で構成された静電レンズ４に入射する。静電レンズ４を通過した荷電粒子線が最初にクロスオーバ像を形成する位置には、マトリクス状に配列された複数の微小開口を有するブランキングアパーチャ５が配置されている。

ブランキング偏向部６は、荷電粒子線を偏向する偏向器６ａを含む。ブランキング偏向部６は、ブランキング制御部１２の制御下において、ブランキングアパーチャ５と協同して、ブランキング動作（基板９への荷電粒子線の照射及び非照射）を行う。

ブランキングアパーチャ５を通過した荷電粒子線は、静電レンズ７によって結像され、基板ステージ１０に保持された基板９の上にクロスオーバ像ＣＩに相当する像を形成する。この際、ブランキングアパーチャ５を通過した荷電粒子線は、ブランキングアパーチャ５と静電レンズ７との間に配置された偏向器を含む偏向部８によって偏向される（即ち、基板９の上に形成された像が偏向される）。

描画データ生成部１１は、基板９に描画すべきパターンに対応する描画データを生成する。なお、描画データは、後述するように、ブランキング制御部１２において、ブランキング偏向部６における偏向器６ａのそれぞれの駆動を制御する（偏向器６ａの駆動をＯＮ又はＯＦＦにする）ためのビットマップデータに変換される。

ブランキング制御部１２は、描画データ生成部１１で生成された描画データに基づいて、ブランキング偏向部６を制御する。ブランキング制御部１２の構成や動作については、以下の各実施形態で詳細に説明する。

主制御部１３は、ＣＰＵやメモリなどを含み、描画装置１００の全体（動作）を制御する。例えば、主制御部１３は、基板９にパターンを描画する際に、基板９を保持する基板ステージ１０をＸ軸方向に連続的に移動させる。そして、主制御部１３は、ブランキング制御部１２を介して、ブランキングアパーチャ５及びブランキング偏向部６によって荷電粒子線をブランキングしながら、基板９の上に形成された像を偏向部８でＹ軸方向に偏向する。これにより、基板９の上にパターンが描画される。

ここで、ブランキング制御部１２を各実施形態で詳細に説明する前に、図１０（ａ）及び図１０（ｂ）を参照して、従来技術（例えば、特許文献１）におけるブランキング制御部１２００について説明する。図１０（ａ）は、ブランキング制御部１２００の構成を示す図であり、図１０（ｂ）は、ブランキング制御部１２００による動作シーケンスを示す図である。描画データ生成部１１００では、２種類のパターンのそれぞれに対応する描画データＡ及びＢが生成されるものとする。

図１０（ａ）に示すように、描画データ生成部１１００で生成された描画データＡは、記憶部１２０２に送信され、記憶部１２０２に記憶される。記憶部１２０２は、低速大容量の記憶装置、例えば、ハードディスクドライブ（ＨＤＤ）やソリッドステートドライブ（ＳＳＤ）などの不揮発性の記憶装置で構成される。

描画データＡに対応するパターンを基板に描画する際には、図１０（ｂ）に示すように、描画に必要な描画データを記憶部１２０２から読み出してメモリ１２０４に逐次記憶させながらパターンの描画を繰り返す。この際、メモリ１２０４に記憶（展開）された描画データＡは、演算部１２０６に送信されて各種の演算が施されて、ブランキング偏向部における偏向器の駆動をＯＮ又はＯＦＦにするためのビットマップデータに変換される。そして、かかるビットマップデータは、トランシーバ１２０８を介して、ブランキング偏向部における偏向器１３００に入力（送信）される。

従来技術におけるブランキング制御部１２００では、次に、描画データＢに対応するパターンを基板に描画する場合、描画データ生成部１１００で生成された描画データＢを記憶部１２０２に送信して記憶させる必要がある。従って、図１０（ｂ）に示すように、描画データＢに対応するパターンの描画を開始するまでには、待ち時間ΔＴｂが生じるため、描画装置のスループットの低下を招いてしまう。また、複数の描画データ（例えば、描画データＡ及びＢ）を予め記憶することができるように、記憶部１２０２の記憶容量を増やすことも考えられる。但し、複数の描画データを予め記憶部１２０２に記憶させるためには膨大な時間（送信時間）が必要となることに加えて、記憶容量を増やすことによるコスト増大を招いてしまう。

そこで、描画装置１００では、ブランキング制御部１２を以下の各実施形態で説明するように構成することで、複数の描画データのそれぞれに対応するパターンを順次描画する場合であっても、スループットの低下を抑制している。

＜第１の実施形態＞
図２は、第１の実施形態におけるブランキング制御部１２の構成を示す図である。ブランキング制御部１２は、本実施形態では、描画データをそれぞれ記憶する第１記憶部１２１、第２記憶部１２２及び第３記憶部１２３を含み、第１記憶部１２１及び第２記憶部１２２は、第３記憶部１２３の前段に並列に配置されている。

第３記憶部１２３は、第１記憶部１２１及び第２記憶部１２２の記憶容量より小さい記憶容量を有し、且つ、第１記憶部１２１及び第２記憶部１２２の記憶速度より速い記憶速度を有する。具体的には、第１記憶部１２１及び第２記憶部は、低速大容量の記憶装置、即ち、ハードディスクドライブ（ＨＤＤ）やソリッドステートドライブ（ＳＳＤ）などの不揮発性の記憶装置で構成される。このような記憶装置は、記憶速度（書き込み速度）は遅いが、電源を落としてもデータ（描画データ）が保持されるため、電源の再立ち上げ時にデータを再送する（再記憶させる）ことが不要となる。一方、第３記憶部１２３は、ブランキング偏向部６における偏向器６ａを高速に駆動することを可能とするために、高速低容量の記憶装置、即ち、描画データを高速に読み出すことができる半導体メモリ（ＤＤＲメモリ）などで構成される。

また、ブランキング制御部１２は、演算部１２４と、トランシーバ１２５とを含む。演算部１２４は、第３記憶部１２３に記憶された描画データに各種の演算を施して偏向器６ａの駆動をＯＮ又はＯＦＦにするためのビットマップデータに変換し、かかるビットマップデータを、トランシーバ１２５を介して、偏向器６ａに入力する。このように、演算部１２４は、第３記憶部１２３に記憶された描画データに基づいて、偏向器６ａを駆動して基板９への荷電粒子線の照射及び非照射を制御する制御部（第１制御部）として機能する。

また、ブランキング制御部１２は、描画データ生成部１１で生成された描画データの流れを切り替え可能な構成とするために、切替部１２６と、切替部１２６を制御する切替制御部（第２制御部）１２７とを含む。

切替部１２６は、描画データ生成部１１、第１記憶部１２１、第２記憶部１２２及び第３記憶部１２３との間の接続状態を切り替えるスイッチで構成される。切替部１２６は、図２に示すように、スイッチＡを選択（設定）することで、第２記憶部１２２と第３記憶部１２３とが接続され、且つ、描画データ生成部１１と第１記憶部１２１とが接続された状態Ａ（第２状態）にする。また、切替部１２６は、スイッチＢを選択（設定）することで、第１記憶部１２１と第３記憶部１２３とが接続され、且つ、描画データ生成部１１と第２記憶部１２２とが接続された状態Ｂ（第１状態）にする。

切替制御部１２７は、切替部１２６を制御して、第１記憶部１２１又は第２記憶部１２２における描画データの記憶に関する第１動作と、第３記憶部１２３における描画データの記憶に関する第２動作とが並行して行われるようにする。ここで、第１動作とは、描画データ生成部１１から送信される描画データを第１記憶部１２１及び第２記憶部１２２のうち選択された一方に記憶させる動作である。また、第２動作とは、第１記憶部１２１及び第２記憶部１２１のうち他方に記憶された描画データを読み出して第３記憶部１２３に記憶させる動作である。従って、状態Ａでは、描画データ生成部１１からの描画データを第１記憶部１２１に記憶させる動作と、第２記憶部１２２に記憶された描画データを読み出して第３記憶部１２３に記憶させる動作とが並行して行われる。また、状態Ｂでは、描画データ生成部１１からの描画データを第２記憶部１２２に記憶させる動作と、第１記憶部１２１に記憶された描画データを読み出して第３記憶部１２３に記憶させる動作とが並行して行われる。

図３を参照して、本実施形態におけるブランキング制御部１２による動作シーケンスを説明する。描画データ生成部１１では、３種類のパターンのそれぞれに対応する描画データＡ、Ｂ及びＣが生成されるものとする。まず、切替制御部１２７は、切替部１２６においてスイッチＡを選択して（即ち、状態Ａとして）、描画データ生成部１１から送信される描画データＡを第１記憶部１２１に記憶させる。切替制御部１２７は、描画データ生成部１１から送信される描画データＡの第１記憶部１２１への記憶が完了したことを示す信号ＳＧ１を受信すると、切替部１２６においてスイッチＢを選択して、状態Ａを状態Ｂに切り替える。そして、第１記憶部１２１に記憶された描画データＡを読み出して第３記憶部１２３に記憶させる動作と、描画データ生成部１１から送信される描画データＢを第２記憶部１２２に記憶させる動作とを並行して行う。

描画データＡの第３記憶部１２３への記憶が完了したら、演算部１２４において倍率補正や近接効果補正などの各種の演算（補正演算）が描画データＡに施されてビットマップデータに変換される。かかるビットマップデータは、トランシーバ１２５を介して、偏向器６ａに入力され、描画データＡに対応するパターンの描画が行われる。描画データＡに対応するパターンの描画が行われている間においても、描画データ生成部１１から送信される描画データＢを第２記憶部１２２に記憶させる動作は継続される。また、本実施形態では、偏向器６ａ（ブランキング偏向部６）は、第１記憶部１２１から読み出されて第３記憶部１２３に記憶された描画データＡに基づく偏向器６ａの駆動が完了したことを示す信号ＳＧ２を切替制御部１２７に送信する。これにより、トランシーバ１２５と偏向器６ａとの間において、描画データが誤りなく正しく送信されたこと（即ち、描画データＡに対応するパターンの描画が正しく完了したこと）を保証することが可能となる。

切替制御部１２７は、信号ＳＧ２を受信し、且つ、描画データ生成部１１から送信される描画データＢの第２記憶部１２２への記憶が完了したことを示す信号ＳＧ３を受信すると、切替部１２６においてスイッチＡを選択して、状態Ｂを状態Ａに切り替える。そして、第２記憶部１２２に記憶された描画データＢを読み出して第３記憶部１２３に記憶させる動作と、描画データ生成部１１から送信される描画データＣを第１記憶部１２１に記憶させる動作とを並行して行う。描画データＢの第３記憶部１２３への記憶が完了したら、描画データＢに対応するパターンの描画が行われる。描画データＢに対応するパターンの描画が行われている間においても、描画データ生成部１１から送信される描画データＣを第１記憶部１２１に記憶させる動作は継続される。また、切替制御部１２７は、信号ＳＧ２を受信し、且つ、描画データ生成部１１から送信される描画データＣの第１記憶部１２２への記憶が完了したことを示す信号ＳＧ１を受信すると、切替部１２６においてスイッチＢを選択して、状態Ａを状態Ｂに切り替える。

図４は、切替制御部１２７による切替部１２６におけるスイッチの切り替えのロジックの一例を模式的に示す図である。スイッチＡからスイッチＢへの切り替えは、描画データ生成部１１から送信される描画データの第１記憶部１２１への記憶が完了し、且つ、第２記憶部１２２に記憶された描画データの第３記憶部１２３への記憶が完了したことが条件となる。同様に、スイッチＢからスイッチＡへの切り替えは、描画データ生成部１１から送信される描画データの第２記憶部１２２への記憶が完了し、且つ、第１記憶部１２１に記憶された描画データの第３記憶部１２３への記憶が完了したことが条件となる。

そこで、図４に示すように、切替制御部１２７は、状態Ａにおいては、第１記憶部１２１から信号ＳＧ１を受信し、且つ、偏向器６ａから信号ＳＧ２を受信したときに、スイッチＡをスイッチＢに切り替えるための信号ＳＧ４を生成して切替部１２６に入力する。同様に、切替制御部１２７は、状態Ｂにおいては、第２記憶部１２２から信号ＳＧ３を受信し、且つ、偏向器６ａから信号ＳＧ２を受信したときに、スイッチＢをスイッチＣに切り替えるための信号ＳＧ４を生成して切替部１２６に入力する。なお、信号ＳＧ１は、描画データ生成部１１から送信される描画データの第１記憶部１２１への記憶が完了したことを示す信号であり、信号ＳＧ３は、描画データ生成部１１から送信される描画データの第２記憶部１２２への記憶が完了したことを示す信号である。また、信号ＳＧ２は、第３記憶部１２３に記憶された描画データに基づく偏向器６ａの駆動が完了したことを示す信号である。

このように、本実施形態では、ブランキング制御部１２が低速大容量の記憶装置で構成される第１記憶部１２１及び第２記憶部１２２と、高速低容量の記憶装置で構成される第３記憶部１２３とを含んでいる。これにより、描画データ生成部１１から送信される描画データを第１記憶部１２１及び第２記憶部１２２のうち、選択された一方に記憶させる動作と、他方に記憶された描画データを読み出して第３記憶部１２３に記憶させる動作とを並行して行うことができる。従って、本実施形態は、図３に示すように、従来技術（図１０参照）と比較して、描画パターンＢに対応するパターンの描画を開始するまでの待ち時間ΔＴｂを大幅に短くすることが可能であり、待ち時間ΔＴｂに起因するスループットの低下を抑制することができる。

また、第３記憶部１２３は、ブランキング偏向部６における偏向器６ｂを高速に駆動するために、高価な半導体メモリなどで構成する必要がある。但し、複数の描画データを記憶することができるように、第３記憶部１２３の記憶容量を増やすことは、上述したように、コスト的に難しい。本実施形態では、高価な半導体メモリなどで構成された記憶部（第３記憶部）を増やすことなく、低価なハードディスクドライブなどで構成された２つの記憶部（第１記憶部及び第２記憶部）を有しているだけであるため、コスト面でも有利である。

なお、図２では、図示を省略しているが、実際には、第１記憶部１２１、第２記憶部１２２及び第３記憶部１２３のそれぞれには、その動作を制御する制御コントローラが配置される。また、描画データ生成部１１からは、イーサネット（登録商標）などのネットワークを経由して描画データが送信されるため、ネットワークコントローラが配置される。また、このようなコントローラ、演算部１２４、トランシーバ１２５、切替部１２６、切替制御部１２７などは、集積回路（ＦＰＧＡ）などで構成することも可能である。

また、描画データ生成部１１で生成される描画データは、数ナノメートル程度の細かいグリッドのデータであるため、一般的に、１つのパターンに対応する描画データは、数テラバイトの膨大なデータとなる。かかる描画データを、ハードディスクなどで構成された１つの記憶部（第１記憶部又は第２記憶部）で記憶することは難しいため、図５に示すように、第１記憶部１２１、第２記憶部１２２及び第３記憶部１２３を多段で構成してもよい。図５では、描画データを、ブランキング偏向部６における偏向器群６ａ１乃至６ａ４のそれぞれに対応させて４つの分割描画データに分割している。そして、各分割描画データを記憶するために、ブランキング制御部１２は、４つの第１記憶部１２１ａ乃至１２１ｄと、４つの第２記憶部１２２ａ乃至１２２ｄと、４つの第３記憶部１２３ａ乃至１２３ｄとを含む。更に、ブランキング制御部１２は、演算部１２４、トランシーバ１２５、切替部１２６、切替制御部１２７などをそれぞれ構成する４つの集積回路（ＦＰＧＡ）を含む。

＜第２の実施形態＞
図６は、第２の実施形態におけるブランキング制御部１２の構成を示す図である。本実施形態のブランキング制御部１２は、第１の実施形態と比較して、第１記憶部１２１又は第２記憶部１２２から読み出された描画データの第３記憶部１２３への記憶が完了したことを示す信号ＳＧ５が切替制御部１２７に入力される点が異なる。

図７を参照して、第１の実施形態と比較しながら、本実施形態におけるブランキング制御部１２による動作シーケンスを説明する。図７（ａ）は、第１の実施形態の動作シーケンスを示し、図７（ｂ）は、本実施形態の動作シーケンスを示している。本実施形態では、描画データ生成部１１から送信される描画データを第１記憶部１２１又は第２記憶部１２２に記憶させる動作（かかる動作は、パターンを描画する動作と並行して行われている）が完了するまでの待ち時間ΔＴｔを排除する。これにより、パターンの描画を開始するまでの待ち時間ΔＴｂ１を短くしてスループットの向上を実現することが可能となる。

図７（ａ）に示す第１の実施形態の動作シーケンスを参照するに、描画データＡに対応するパターンを描画する動作が完了した時点で、描画データ生成部１１から送信される描画データＢを第２記憶部１２２に記憶させる動作が完了していない。このような場合、第１の実施形態では、図７（ａ）に示すように、描画データ生成部１１から送信される描画データＢの第２記憶部１２２への記憶が完了するまで待ってから、切替部１２６におけるスイッチＢからスイッチＡへの切り替えが行われる。従って、待ち時間ΔＴｔが生じてしまうため、描画装置１００のスループットの低下を招くことになる。

一方、本実施形態では、図７（ｂ）に示すように、描画データＡに対応するパターンを描画する動作が完了した時点で、切替部１２６におけるスイッチＢからスイッチＡへの切り替えが行われる。この際、描画データ生成部１１から送信される描画データＢを第２記憶部１２２に記憶させる動作が完了していなければ、第２記憶部１２２に記憶されていない残りの描画データＢは、第１記憶部１２１に記憶させる。そして、残りの描画データＢを第１記憶部１２１に記憶させる動作と、第２記憶部１２２に記憶された描画データＢ（残りの描画データＢを除く描画データＢ）を読み出して第３記憶部１２３に記憶させる動作とを並行して行う。かかる２つの動作が完了した時点で、スイッチＡからスイッチＢへの切り替えを行い、第１記憶部１２１に記憶された残りの描画データＢを読み出して第３記憶部１２３に記憶させる（即ち、全ての描画データＢを第３記憶部１２３に記憶させる）。描画データＢの第３記憶部１２３への記憶が完了した時点で、スイッチＢからスイッチＡへの切り替えを行う。この際、スイッチＢからスイッチＡへの切り替えは、描画データＢの第３記憶部１２３への記憶が完了したことを示す信号ＳＧ５を切替制御部１２７が受信することで行われる。そして、描画データＢに対応するパターンを描画する動作と、描画データ生成部１１から送信される描画データＣを第１記憶部１２１に記憶させる動作とを並行して行う。

このように、本実施形態では、状態Ａにおいて、第１記憶部１２１から読み出されて第３記憶部１２３に記憶された描画データに基づく偏向器６ａの駆動が完了したことを示す信号ＳＧ２を切替制御部１２７が受信したときに、状態Ａを状態Ｂに切り替える。また、状態Ａを状態Ｂに切り替えたときに、切替制御部１２７が描画データ生成部１１から送信される描画データの第２記憶部１２２への記憶が完了したことを示す信号ＳＧ３を受信していない場合には、以下のように、２つの動作を並行して行う。即ち、第２記憶部１２２に記憶されていない残りの描画データを第１記憶部１２１に記憶させる動作と、第２記憶部１２２に記憶された、残りの描画データを除く描画データを読み出して第３記憶部１２３に記憶させる動作とを並行して行う。

同様に、本実施形態では、状態Ｂにおいて、第２記憶部１２２から読み出されて第３記憶部１２３に記憶された描画データに基づく偏向器６ａの駆動が完了したことを示す信号ＳＧ２を切替制御部１２７が受信したときに、状態Ｂを状態Ａに切り替える。また、状態Ｂを状態Ａに切り替えたときに、切替制御部１２７が描画データ生成部１１から送信される描画データの第１記憶部１２１への記憶が完了したことを示す信号ＳＧ１を受信していない場合には、以下のように、２つの動作を並行して行う。即ち、第１記憶部１２１に記憶されていない残りの描画データを第２記憶部１２２に記憶させる動作と、第１記憶部１２１に記憶された、残りの描画データを除く描画データを読み出して第３記憶部１２３に記憶させる動作とを並行して行う。

これにより、本実施形態では、図７（ｂ）に示すように、パターンの描画を開始するまでの待ち時間ΔＴｂ２を第１の実施形態（ΔＴｂ１）よりも短くすることが可能であり、描画装置１００のスループットを更に向上させることができる。

＜第３の実施形態＞
図８は、第３の実施形態におけるブランキング制御部１２の構成を示す図である。本実施形態のブランキング制御部１２は、第１の実施形態と比較して、第３記憶部１２３に記憶された描画データに基づく偏向器６ａの駆動が完了したことを示す信号ＳＧ２が切替制御部１２７に入力されない点が異なる。

図９を参照して、本実施形態におけるブランキング制御部１２による動作シーケンスを説明する。本実施形態では、描画データ生成部１１から送信される描画データＢを第２記憶部１２２に記憶させる動作が完了したら、描画データＡに対応するパターンを描画する動作の完了を待たずに、切替部１２６におけるスイッチＢからスイッチＡへの切り替えが行われる。従って、描画データＡに対応するパターンを描画する動作と、描画データ生成部１１から送信される描画データＣを第１記憶部１２１に記憶させる動作とが並行して行われることになる。但し、描画データＡは、第１記憶部１２１から読み出されて第３記憶部１２３に記憶されているため、描画パターンＣを第１記憶部１２１に記憶させることが可能である。

このように、本実施形態では、状態Ａにおいて、描画データ生成部１１から送信される描画データの第２記憶部１２２への記憶が完了したことを示す信号ＳＧ３を切替制御部１２７が受信したときに、状態Ａを状態Ｂに切り替える。同様に、状態Ｂにおいて、描画データ生成部１１から送信される描画データの第１記憶部１２１への記憶が完了したことを示す信号ＳＧ１を切替制御部１２７が受信したときに、状態Ａを状態Ｂに切り替える。

これにより、本実施形態では、描画データＣに対応するパターンの描画を開始するまでの待ち時間ΔＴｂを短くして描画装置１００のスループットを向上させることができる。但し、本実施形態では、現在のパターンの描画に使用している描画データを記憶している記憶部（本実施形態では、描画データＡを記憶している第１記憶部１２１）に新たな描画データ（本実施形態では、描画データＣ）を記憶させることになる。従って、現在のパターンの描画が正常に完了しない場合（例えば、トランシーバ１２５と偏向器６ａとの間において、描画データが正しく送信されなかった場合など）には、描画データ生成部１１から描画データを再送する必要がある。

本発明の実施形態にかかる物品の製造方法は、例えば、半導体デバイス等のマイクロデバイスや微細構造を有する素子等の物品を製造するのに好適である。本実施形態の物品の製造方法は、基板に塗布された感光剤に描画装置１００を用いて潜像パターンを形成する工程（基板に描画を行う工程）と、かかる工程で潜像パターンが形成された基板を現像する工程とを含む。更に、かかる製造方法は、他の周知の工程（酸化、成膜、蒸着、ドーピング、平坦化、エッチング、レジスト剥離、ダイシング、ボンディング、パッケージング等）を含む。本実施形態の物品の製造方法は、従来の方法に比べて、物品の性能・品質・生産性・生産コストの少なくとも１つにおいて有利である。

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形及び変更が可能である。

Claims (10)

1. 生成部で生成された描画データに基づいて荷電粒子線で基板に描画を行う描画装置であって、
   前記荷電粒子線に対するブランキングを行うブランキング部と、
   前記ブランキング部を制御するブランキング制御部と、を有し、
   前記ブランキング制御部は、
   前記生成部で生成された描画データを記憶する第１記憶部、第２記憶部及び第３記憶部を含み、
   前記第３記憶部に記憶された描画データに基づいて前記ブランキング部を制御し、
   前記生成部で生成された描画データを前記第１記憶部及び前記第２記憶部のうち選択された一方に記憶させる動作と、前記第１記憶部及び前記第２記憶部のうち他方に記憶された描画データを読み出して前記第３記憶部に記憶させる動作とが並行して行われるように、前記第１記憶部、前記第２記憶部及び前記第３記憶部の動作を制御することを特徴とする描画装置。
2. 前記ブランキング制御部は、
   前記生成部、前記第１記憶部、前記第２記憶部及び前記第３記憶部の間の接続状態を、前記第１記憶部と前記第３記憶部とが接続され、且つ、前記生成部と前記第２記憶部とが接続された第１状態と、前記第２記憶部と前記第３記憶部とが接続され、且つ、前記生成部と前記第１記憶部とが接続された第２状態との間で切り替える切替部を含み、
   前記第１状態では、前記生成部で生成された描画データを前記第２記憶部に記憶させる動作と、前記第１記憶部に記憶された描画データを読み出して前記第３記憶部に記憶させる動作とが並行して行われるように、前記第２状態では、前記生成部で生成された描画データを前記第１記憶部に記憶させる動作と、前記第２記憶部に記憶された描画データを読み出して前記第３記憶部に記憶させる動作とが並行して行われるように、前記第１記憶部、前記第２記憶部及び前記第３記憶部の動作を制御することを特徴とする請求項１に記載の描画装置。
3. 前記ブランキング制御部は、
   前記第１状態において、前記第２記憶部による記憶が完了し、且つ前記第３記憶部に記憶された描画データに基づく前記ブランキング部の制御が完了した後に、前記切替部によって前記第１状態を前記第２状態に切り替え、
   前記第２状態において、前記第１記憶部による記憶が完了し、且つ前記第３記憶部に記憶された描画データに基づく前記ブランキング部の制御が完了した後に、前記切替部によって前記第２状態を前記第１状態に切り替えることを特徴とする請求項２に記載の描画装置。
4. 前記ブランキング制御部は、
   前記第１状態において、前記ブランキング部の制御が完了した後に、前記切替部によって前記第１状態を前記第２状態に切り替え、
   前記第２状態において、前記ブランキング部の制御が完了した後に、前記切替部によって前記第２状態を前記第１状態に切り替えることを特徴とする請求項２に記載の描画装置。
5. 前記ブランキング制御部は、
   前記第１状態を前記第２状態に切り替えたときに、前記第１状態において前記第２記憶部による記憶が完了していない場合、前記第２記憶部に記憶されていない残りの描画データを前記第１記憶部に記憶させる動作と、前記第２記憶部に記憶された描画データを読み出して前記第３記憶部に記憶させる動作とが並行して行われるように、前記第１記憶部、前記第２記憶部及び前記第３記憶部の動作を制御し、
   前記第２状態を前記第１状態に切り替えたときに、前記第２状態において前記第１記憶部による記憶が完了していない場合、前記第１記憶部に記憶されていない残りの描画データを前記第２記憶部に記憶させる動作と、前記第１記憶部に記憶された描画データを読み出して前記第３記憶部に記憶させる動作とが並行して行われるように、前記第１記憶部、前記第２記憶部及び前記第３記憶部の動作を制御することを特徴とする請求項４に記載の描画装置。
6. 前記ブランキング制御部は、
   前記第１状態において、前記第２記憶部による記憶が完了した後に、前記切替部によって前記第１状態を前記第２状態に切り替え、
   前記第２状態において、前記第１記憶部による記憶が完了した後に、前記切替部によって前記第２状態を前記第１状態に切り替えることを特徴とする請求項２に記載の描画装置。
7. 前記第３記憶部は、前記第１記憶部の記憶容量及び前記第２記憶部の記憶容量のそれぞれより小さい記憶容量を有し、且つ前記第１記憶部の記憶速度及び前記第２記憶部の記憶速度のそれぞれより速い記憶速度を有することを特徴とする請求項１乃至６のうちいずれか１項に記載の描画装置。
8. 荷電粒子線で基板に描画を行う描画装置であって、
   前記荷電粒子線に対するブランキングを行うブランキング部と、
   第１乃至第３記憶部と切替部とを含み、描画データに基づいて前記ブランキング部を制御するブランキング制御部と、を有し、
   前記ブランキング制御部は、
   第１状態と第２状態との間で状態が切り替えられ、前記第１状態においては、前記描画データを前記第１記憶部に記憶させる動作と、前記第２記憶部に記憶された描画データを読み出して前記第３記憶部に記憶させる動作とが互いに並行して行われ、前記第２状態においては、前記描画データを前記第２記憶部に記憶させる動作と、前記第１記憶部に記憶された描画データを読み出して前記第３記憶部に記憶させる動作とが互いに並行して行われるように、前記第１乃至第３記憶部および前記切替部の動作を制御し、
   前記第３記憶部に記憶された前記描画データに基づいて前記ブランキング部を制御する、
   ことを特徴とする描画装置。
9. 荷電粒子線で基板に描画を行う描画方法であって、
   描画データの生成を生成部に行わせ、
   第１記憶部および第２記憶部のうちの選択された１つに前記描画データを記憶させる動作と、前記第１記憶部および前記第２記憶部のうちの他の１つに記憶された前記描画データを読み出して第３記憶部に記憶させる動作とが並行して行われるように、前記荷電粒子線に対するブランキングを行うブランキング部を制御するブランキング制御部に、前記第１乃至第３記憶部の動作の制御を行わせ、
   前記第３記憶部に記憶された前記描画データに基づいて前記荷電粒子線のブランキングを前記ブランキング部に行わせる、
   ことを特徴とする描画方法。
10. 請求項１乃至８のうちいずれか１項に記載の描画装置を用いて基板に描画を行うステップと、
    前記ステップで描画を行われた前記基板を現像するステップと、
    を有することを特徴とする物品の製造方法。

Images