JP5841882B2

JP5841882B2 - Analog drive circuit and position control circuit

Info

Publication number: JP5841882B2
Application number: JP2012081435A
Authority: JP
Inventors: 坂本　直樹; 直樹坂本; 貴志福嶋
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei Microdevices Corp
Priority date: 2012-03-30
Filing date: 2012-03-30
Publication date: 2016-01-13
Anticipated expiration: 2032-03-30
Also published as: JP2013210530A

Description

本発明は、コイルを駆動する駆動回路に関し、例えば、カメラモジュールの位置制御回路や、カメラモジュールのＡＦ制御回路などにおけるノイズの低減に関する。 The present invention relates to a drive circuit that drives a coil, and relates to noise reduction in a position control circuit of a camera module, an AF control circuit of a camera module, and the like.

カメラモジュールの位置制御では、レンズを移動させるためのコイルに対して、電流を供給することにより、レンズを移動させる方法などが知られている。すなわち、レンズに固着した磁石が発する磁場をＨＡＬＬ素子で検知することでレンズの現在位置相当値を獲得し、レンズの現在位置とレンズの目標位置との差分を埋めるように、例えば位置制御用のＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）に接続されたコイルに対して電流を供給することにより、レンズを目標位置に移動させるようにしている。 In position control of a camera module, a method of moving a lens by supplying a current to a coil for moving the lens is known. That is, by detecting the magnetic field generated by the magnet fixed to the lens with the HALL element, a value corresponding to the current position of the lens is obtained, and for example, for position control so as to fill in the difference between the current position of the lens and the target position of the lens. The lens is moved to a target position by supplying a current to a coil connected to an IC (Integrated Circuit).

例えば、このコイルの駆動方式の一例として、コイルを駆動させるＨブリッジ回路をＰＷＭ制御する方法が知られている（例えば、特許文献１参照）。
図５にレンズに固着した磁石から発する磁場をＨＡＬＬ素子で検知し、これに基づきカメラモジュールのコイルに電流を供給する回路を示す。
図５において、Ａはカメラモジュール、Ｂは位置制御回路であって、位置制御回路Ｂは例えばＩＣ回路として構成される。 For example, as an example of this coil driving method, a method of PWM controlling an H bridge circuit that drives a coil is known (for example, see Patent Document 1).
FIG. 5 shows a circuit for detecting a magnetic field generated from a magnet fixed to a lens by a HALL element and supplying a current to a coil of the camera module based on the detected magnetic field.
In FIG. 5, A is a camera module, B is a position control circuit, and the position control circuit B is configured as an IC circuit, for example.

カメラモジュールＡは、位置調整対象としてのレンズＡ１１と、このレンズＡ１１に固着された磁石Ａ１２と、レンズＡ１１を移動させるコイルＡ１３とを含んで構成される。
位置制御回路Ｂは、磁石Ａ１２が発する磁場を電気信号に変換するＨＡＬＬ素子Ｂ１と、ＨＡＬＬ素子Ｂ１により変換された電気信号Ｌ１−１、Ｌ１−２を増幅する増幅段Ｂ２と、増幅した信号Ｌ２をバッファするＢＵＦＦＥＲ回路Ｂ３と、レンズＡ１１の目標位置を指示するためのレンズ位置指示信号を生成するレンズ位置指示信号生成回路Ｂ４と、ＢＵＦＦＥＲ回路Ｂ３でバッファされたバッファ信号Ｌ３とレンズ位置指示信号生成回路Ｂ４から出力されたレンズ位置指示信号Ｌ４とを比較し、レンズ位置指示信号生成回路Ｂ４およびレンズ位置指示信号Ｌ４をもとに、レンズＡ１１の現在位置をレンズ位置指示信号Ｌ４で指定される目標位置に移動させるための制御信号Ｌ５を出力するＰＩＤ回路Ｂ５と、ＰＩＤ回路Ｂ５からの制御信号Ｌ５をもとに、ＰＷＭ制御方式でＨブリッジ回路Ｂ７を制御するためのＰＷＭ信号を生成する、ドライバ制御（ＤＲＩＶＥＲ−ＣＯＮＴＲＯＬ）回路Ｂ６と、を備え、これら回路は、電源ＶＤＤライン、電源ＶＳＳライン間に並列に接続されている。 The camera module A includes a lens A11 as a position adjustment target, a magnet A12 fixed to the lens A11, and a coil A13 that moves the lens A11.
The position control circuit B includes a HALL element B1 that converts a magnetic field generated by the magnet A12 into an electric signal, an amplification stage B2 that amplifies the electric signals L1-1 and L1-2 converted by the HALL element B1, and an amplified signal L2 BUFFER circuit B3 for buffering, lens position instruction signal generation circuit B4 for generating a lens position instruction signal for indicating the target position of lens A11, buffer signal L3 and lens position instruction signal generation buffered by BUFFER circuit B3 The lens position instruction signal L4 output from the circuit B4 is compared, and the current position of the lens A11 is designated by the lens position instruction signal L4 based on the lens position instruction signal generation circuit B4 and the lens position instruction signal L4. A PID circuit B5 that outputs a control signal L5 for moving to a position, and a control signal from the PID circuit B5. A driver control (DRIVER-CONTROL) circuit B6 that generates a PWM signal for controlling the H-bridge circuit B7 by the PWM control method based on L5, and these circuits include a power supply VDD line and a power supply VSS line. Connected in parallel between.

Ｈブリッジ回路Ｂ７は、直列に接続された、Ｐチャネル型ＭＯＳトランジスタＰＭＯＳからなるトランジスタＴｒｐ１およびＮチャネル型ＭＯＳトランジスタからなるＴｒｎ１と、直列に接続された、Ｐチャネル型ＭＯＳトランジスタＰＭＯＳからなるトランジスタＴｒｐ２およびＮチャネル型ＭＯＳトランジスタからなるトランジスタＴｒｎ２と、が電源ＶＤＤおよびＶＳＳ間に並列に接続されてなる。そして、トランジスタＴｒｐ１とＴｒｎ１との接続点およびトランジスタＴｒｐ２とＴｒｎ２との接続点がコイルＡ１３の両端に接続され、これら接続点がＨブリッジ回路Ｂ７の出力端子ＯＵＴ１、ＯＵＴ２となり、出力端子ＯＵＴ１、ＯＵＴ２の電圧が出力信号Ｖｏｕｔ１、Ｖｏｕｔ２としてコイルＡ１３の両端に印加されることにより、ＰＩＤ回路Ｂ５からの制御信号Ｌ５に応じた電流を供給する。 The H bridge circuit B7 includes a transistor Trp1 composed of a P-channel MOS transistor PMOS and a Trn1 composed of an N-channel MOS transistor connected in series, a transistor Trp2 composed of a P-channel MOS transistor PMOS connected in series, and A transistor Trn2 made of an N-channel MOS transistor is connected in parallel between the power supplies VDD and VSS. A connection point between the transistors Trp1 and Trn1 and a connection point between the transistors Trp2 and Trn2 are connected to both ends of the coil A13, and these connection points become the output terminals OUT1 and OUT2 of the H bridge circuit B7, and the output terminals OUT1 and OUT2 A voltage is applied to both ends of the coil A13 as output signals Vout1 and Vout2, so that a current corresponding to the control signal L5 from the PID circuit B5 is supplied.

図６は、ＰＷＭ制御方式によるＰＷＭ信号を生成するドライバ制御回路Ｂ６およびＨブリッジ回路Ｂ７の具体例を示したものである。
まず、ドライバ制御回路Ｂ６は、ＰＩＤ回路Ｂ５からの信号Ｎ１（＝図５中のＬ５）をバッファするＡＭＰ（Ｂ６１）と、基準電圧信号を生成する基準電圧生成回路Ｂ６２と、ＡＭＰ（Ｂ６１）６１でバッファされた信号Ｎ２を基準電圧生成回路Ｂ６２で生成された基準電圧信号Ｎ４を基準に反転増幅するＡＭＰ（Ｂ６３）と、鋸波からなる信号を生成する鋸波生成回路Ｂ６４と、鋸波生成回路Ｂ６４からの鋸波信号Ｎ５とＡＭＰ（Ｂ６１）の出力信号Ｎ２とを比較して２値化された信号Ｃ１を出力するコンパレータＢ６５と、鋸波生成回路Ｂ６４の鋸波信号Ｎ５とＡＭＰ（Ｂ６３）の出力信号Ｎ３とを比較して２値化された信号Ｃ２を出力するコンパレータＢ６６と、コンパレータＢ６５の出力信号Ｃ１とコンパレータＢ６６の出力信号Ｃ２とにより、Ｈブリッジ回路Ｂ７の出力端子間に流れる電流の方向、言い換えればカメラモジュールＡのレンズＡ１１の移動方向を決める位相比較器Ｂ６７と、Ｈブリッジ回路Ｂ７を構成するトランジスタのうち、電源ＶＤＤ−ＶＳＳ間に直列に接続されたトランジスタＴｒｐ１およびトランジスタＴｒｎ１が同時にオン状態となることを防ぐための駆動信号Ｐ１１およびＮ１１を位相比較器Ｂ６７の出力信号Ｃ１１をもとに生成するＮｏｎ−Ｏｖｅｒｌａｐ回路Ｂ６８と、直列に接続されたトランジスタＴｒｐ２およびトランジスタＴｒｎ２が同時にオン状態となることを防ぐための駆動信号Ｐ２１およびＮ２１を位相比較器Ｂ６７の出力信号Ｃ２１に基づき生成するＮｏｎ−Ｏｖｅｒｌａｐ回路Ｂ６９と、を備える。 FIG. 6 shows a specific example of the driver control circuit B6 and the H bridge circuit B7 that generate a PWM signal by the PWM control method.
First, the driver control circuit B6 has an AMP (B61) that buffers the signal N1 (= L5 in FIG. 5) from the PID circuit B5, a reference voltage generation circuit B62 that generates a reference voltage signal, and an AMP (B61) 61. AMP (B63) for inverting and amplifying the buffered signal N2 based on the reference voltage signal N4 generated by the reference voltage generation circuit B62, a sawtooth wave generation circuit B64 for generating a sawtooth signal, and a sawtooth wave generation The comparator B65 that compares the sawtooth signal N5 from the circuit B64 with the output signal N2 of the AMP (B61) and outputs a binarized signal C1, and the sawtooth signal N5 and AMP (B63) of the sawtooth generation circuit B64. ) Output signal N3 and output a binarized signal C2, comparator B66 output signal C1 and comparator B66 output signal C Thus, the phase comparator B67 that determines the direction of the current flowing between the output terminals of the H-bridge circuit B7, in other words, the moving direction of the lens A11 of the camera module A, and the power supply VDD− among the transistors that constitute the H-bridge circuit B7. A non-overlap circuit B68 for generating drive signals P11 and N11 based on the output signal C11 of the phase comparator B67 for preventing the transistor Trp1 and the transistor Trn1 connected in series between VSS from being simultaneously turned on; And a non-overlap circuit B69 that generates drive signals P21 and N21 for preventing the transistors Trp2 and Trn2 connected in series from being simultaneously turned on based on the output signal C21 of the phase comparator B67.

Ｈブリッジ回路Ｂ７を構成する、各トランジスタＴｒｐ１およびＴｒｎ１、トランジスタＴｒｐ２およびＴｒｎ２には、それぞれ寄生ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４が存在する。また、電源ＶＤＤ−ＶＳＳラインには寄生インダクタンスＡ２、Ａ３が存在する。
図７および図８は、図６で示した各信号線の状態遷移を表したものである。
図７は、ＡＭＰ（Ｂ６１）でバッファされた信号Ｎ２が基準電圧生成回路Ｂ６２から出力された信号Ｎ４よりも大きい場合の各信号線の状態遷移を表す。図８は、ＡＭＰ（Ｂ６１）でバッファされた信号Ｎ２が基準電圧生成回路Ｂ６２から出力された信号Ｎ４よりも小さい場合の各信号線の状態遷移を表す。 Parasitic diodes D1, D2, D3, and D4 exist in the transistors Trp1 and Trn1 and the transistors Trp2 and Trn2 that constitute the H-bridge circuit B7, respectively. Further, parasitic inductances A2 and A3 exist in the power supply VDD-VSS line.
7 and 8 show the state transition of each signal line shown in FIG.
FIG. 7 shows the state transition of each signal line when the signal N2 buffered by the AMP (B61) is larger than the signal N4 output from the reference voltage generation circuit B62. FIG. 8 shows the state transition of each signal line when the signal N2 buffered by the AMP (B61) is smaller than the signal N4 output from the reference voltage generation circuit B62.

図７および図８において、（ａ）はＡＭＰ（Ｂ６１）でバッファされた信号Ｎ２と基準電圧信号Ｎ４と、ＡＭＰ（Ｂ６１）でバッファされた信号Ｎ２を、基準電圧信号Ｎ４を基準に反転増幅した信号Ｎ３と、を表す。また（ｂ）は鋸波生成回路Ｂ６４の鋸波信号Ｎ５とＡＭＰ（Ｂ６１）の出力信号Ｎ２とを比較し２値化した信号Ｃ１、（ｃ）は鋸波生成回路Ｂ６４の鋸波信号Ｎ５とＡＭＰ（Ｂ６３）の出力信号Ｎ３とを比較し２値化した信号Ｃ２、（ｄ）はレンズＡ１１の移動方向を決める、Ｎｏｎ−Ｏｖｅｒｌａｐ回路Ｂ６８用の出力信号Ｃ１１、（ｅ）はＮｏｎ−Ｏｖｅｒｌａｐ回路Ｂ６８の内部で生成される信号であって、位相比較器Ｂ６７の出力信号Ｃ１１を遅延させた信号ＣＤ１１、（ｆ）、（ｇ）はＮｏｎ−Ｏｖｅｒｌａｐ回路Ｂ６８で生成された、トランジスタＴｒｐ１およびトランジスタＴｒｎ１が同時にオン状態となることを防ぐための駆動信号Ｐ１１、Ｎ１１、（ｈ）は出力端子ＯＵＴ１からの出力信号Ｖｏｕｔ１、（ｉ）はレンズＡ１１の移動方向を決めるＮｏｎ−Ｏｖｅｒｌａｐ回路Ｂ６９用の出力信号Ｃ２１、（ｊ）はＮｏｎ−Ｏｖｅｒｌａｐ回路Ｂ６９の内部で生成される信号であって、位相比較器Ｂ６７の出力信号Ｃ２１を遅延させた信号ＣＤ２１、（ｋ）、（ｌ）はＮｏｎ−Ｏｖｅｒｌａｐ回路Ｂ６９で生成された、トランジスタＴｒｐ２およびトランジスタＴｒｎ２が同時にオン状態となることを防ぐための駆動信号Ｐ２１、Ｎ２１、（ｍ）は出力端子ＯＵＴ２からの出力信号Ｖｏｕｔ２である。 7 and 8, (a) inverts and amplifies the signal N2 buffered by AMP (B61), the reference voltage signal N4, and the signal N2 buffered by AMP (B61) with reference to the reference voltage signal N4. Represents the signal N3. (B) is a signal C1 obtained by comparing the sawtooth signal N5 of the sawtooth generation circuit B64 with the output signal N2 of the AMP (B61) and binarized, and (c) is the sawtooth signal N5 of the sawtooth generation circuit B64. The signal C2 binarized by comparing the output signal N3 of the AMP (B63), (d) determines the moving direction of the lens A11, the output signal C11 for the Non-Overlap circuit B68, (e) is the Non-Overlap circuit Signals CD11, (f), (g), which are signals generated inside B68 and delayed from the output signal C11 of the phase comparator B67, are generated by the non-overlap circuit B68, and are the transistor Trp1 and transistor Trn1. Drive signals P11, N11, (h) for preventing the two signals from being turned on simultaneously, the output signal Vout1 from the output terminal OUT1, and (i) the lens A The output signal C21 for the Non-Overlap circuit B69 that determines the moving direction of 1 is a signal generated inside the Non-Overlap circuit B69, and is a signal obtained by delaying the output signal C21 of the phase comparator B67. CD21, (k), (l) are generated by the non-overlap circuit B69, and the drive signals P21, N21, (m) for preventing the transistor Trp2 and the transistor Trn2 from being turned on simultaneously are output from the output terminal OUT2. Output signal Vout2.

特開２００１−１０２２３３号公報JP 2001-102233 A

図７および図８からわかるように、ＰＷＭ制御方式では、Ｈブリッジ回路Ｂ７を構成するトランジスタがフルＯＮ／フルＯＦＦする動作を繰り返す、スイッチング動作が行われる。
ここで、スイッチング動作とは、図７および図８で出力信号Ｖｏｕｔ１（ｈ）、Ｖｏｕｔ２（ｉ）が、Ｈｉｇｈ→Ｌｏｗ、Ｌｏｗ→Ｈｉｇｈと変化する動作、すなわちＶＤＤからＶＳＳまで変化する動作のことをいう。 As can be seen from FIGS. 7 and 8, in the PWM control method, a switching operation is performed in which the transistors constituting the H-bridge circuit B7 are repeatedly turned ON / OFF.
Here, the switching operation refers to an operation in which the output signals Vout1 (h) and Vout2 (i) change from High to Low and Low to High in FIGS. 7 and 8, that is, an operation in which the output signals change from VDD to VSS. Say.

Ｈブリッジ回路Ｂ７では、このスイッチング動作が行われるタイミングで電源ＶＤＤ−ＶＳＳ間に流れる電流の経路が変わる。電流の経路には電源ＶＤＤ→Ｔｒｐ１→出力端子ＯＵＴ１→コイルＡ１３→出力端子ＯＵＴ２→Ｔｒｎ２→ＧＮＤ（ＶＳＳ）という電流経路と、電源ＶＤＤ→Ｔｒｐ２→出力端子ＯＵＴ２→コイルＡ１３→出力端子ＯＵＴ１→Ｔｒｎ１→ＧＮＤ（ＶＳＳ）という電流経路とがあり、この電流経路が変わるタイミングで、Ｈブリッジ回路Ｂ７を構成する各トランジスタＴｒｐ１、Ｔｒｎ１、Ｔｒｐ２およびＴｒｎ２のトランジスタがＯＦＦ状態となり、電流経路が切れる。 In the H-bridge circuit B7, the path of the current flowing between the power supplies VDD and VSS changes at the timing when this switching operation is performed. There are two current paths: power supply VDD → Trp1 → output terminal OUT1 → coil A13 → output terminal OUT2 → Trn2 → GND (VSS), and power supply VDD → Trp2 → output terminal OUT2 → coil A13 → output terminal OUT1 → Trn1 → There is a current path of GND (VSS), and at the timing when this current path changes, the transistors Trp1, Trn1, Trp2, and Trn2 constituting the H-bridge circuit B7 are turned off, and the current path is cut off.

このとき電源ＶＤＤ側へは、トランジスタＴｒｐ１、Ｔｒｐ２の寄生ダイオードＤ１またはＤ２を介して電源ＶＤＤへ電流が逆流し、電源ＶＳＳ側からはトランジスタＴｒｎ１、Ｔｒｎ２の寄生ダイオードＤ３またはＤ４を介して、電源ＶＳＳから電流が逆流する。
この逆流した電流と電源ＶＤＤ−ＶＳＳラインの寄生インダクタンスＡ２、Ａ３とが作用して電源ＶＤＤライン、電源ＶＳＳラインが揺れる。 At this time, the current flows backward to the power supply VDD via the parasitic diode D1 or D2 of the transistors Trp1 and Trp2 to the power supply VDD side, and the power supply VSS from the power supply VSS side via the parasitic diode D3 or D4 of the transistors Trn1 and Trn2. Current flows backward.
This reverse current and the parasitic inductances A2 and A3 of the power supply VDD-VSS line act to swing the power supply VDD line and the power supply VSS line.

この電源ＶＤＤライン、電源ＶＳＳラインの揺れがノイズとして、各回路の電源ＶＤＤライン、電源ラインＶＳＳに伝播し、図９に示すように、各回路の出力信号、例えば目標位置を指示する信号やＨＡＬＬ素子で検知した信号の信号ラインに乗ることになる。
この図９は、図５に示す、位置制御回路Ｂにおいてノイズがのる様子を表したものである。 The fluctuations of the power supply VDD line and the power supply VSS line propagate as noise to the power supply VDD line and the power supply line VSS of each circuit, and as shown in FIG. 9, output signals of each circuit, for example, a signal indicating the target position or HALL It gets on the signal line of the signal detected by the element.
FIG. 9 shows how noise is applied in the position control circuit B shown in FIG.

また、この電源ＶＤＤライン、電源ＶＳＳラインの揺れが出力信号に影響を与える様子を図１０および図１１に示す。図１０および図１１では、一例として出力信号Ｖｏｕｔ１がＨｉｇｈ→Ｌｏｗに切替わるときの図６の各信号線の状態遷移を表す。
なお、図１０および図１１において、（ａ）は信号Ｎ２およびＮ３と鋸波生成回路６４の鋸波信号Ｎ５、（ｂ）はコンパレータＢ６５から出力される信号Ｃ１、（ｃ）、（ｄ）はＮｏｎ−Ｏｖｅｒｌａｐ回路Ｂ６８からで生成された駆動信号Ｐ１１、Ｎ１１、（ｅ）、（ｆ）はＮｏｎ−Ｏｖｅｒｌａｐ回路Ｂ６９で生成された駆動信号Ｐ２１、Ｎ２１、（ｇ）は出力端子ＯＵＴ１からの出力信号Ｖｏｕｔ１、（ｈ）は出力端子ＯＵＴ２からの出力信号Ｖｏｕｔ２、（ｉ）は、出力端子ＯＵＴ１からＯＵＴ２側に流れる電流、（ｊ）は電源ＶＤＤラインに流れる電流、（ｋ）は電源ＶＤＤラインの電圧である。 10 and 11 show how the fluctuations of the power supply VDD line and the power supply VSS line affect the output signal. 10 and 11 show, as an example, state transition of each signal line in FIG. 6 when the output signal Vout1 is switched from High to Low.
10 and 11, (a) shows the signals N2 and N3 and the sawtooth signal N5 of the sawtooth generation circuit 64, (b) shows the signals C1, (c) and (d) outputted from the comparator B65. The drive signals P11, N11, (e), (f) generated by the non-overlap circuit B68 are the drive signals P21, N21, (g) generated by the non-overlap circuit B69, and the output signal is from the output terminal OUT1. Vout1, (h) is an output signal Vout2 from the output terminal OUT2, (i) is a current flowing from the output terminal OUT1 to the OUT2 side, (j) is a current flowing through the power supply VDD line, and (k) is a voltage of the power supply VDD line. It is.

まず、電源ラインに寄生インダクタンスがない場合の各信号の動作を、図１０を伴って説明する。
いま、信号Ｎ２およびＮ３と、鋸波信号Ｎ５とが図１０中に示す状態ｔ１にあるものとする。
この状態ｔ１では、信号Ｎ２は信号Ｎ３よりも大きく、且つ信号Ｎ２が鋸波信号Ｎ５よりも大きく、コンパレータ６５の出力信号Ｃ１はＨｉｇｈレベル、各トランジスタＴｒｐ１、Ｔｒｎ１、Ｔｒｐ２、Ｔｒｎ２への駆動信号Ｐ１１、Ｎ１１、Ｐ２１、Ｎ２１は、それぞれＬｏｗレベル、Ｌｏｗレベル、Ｈｉｇｈレベル、Ｈｉｇｈレベルである。このため、出力信号Ｖｏｕｔ１はＨｉｇｈレベル、出力信号Ｖｏｕｔ２はＬｏｗレベルとなり、出力端子ＯＵＴ１からＯＵＴ２の方向に電流が流れる。 First, the operation of each signal when there is no parasitic inductance in the power supply line will be described with reference to FIG.
Now, it is assumed that the signals N2 and N3 and the sawtooth signal N5 are in the state t1 shown in FIG.
In this state t1, the signal N2 is greater than the signal N3, the signal N2 is greater than the sawtooth signal N5, the output signal C1 of the comparator 65 is at a high level, and the drive signal P11 to each transistor Trp1, Trn1, Trp2, Trn2 , N11, P21, and N21 are a low level, a low level, a high level, and a high level, respectively. Therefore, the output signal Vout1 is at a high level, the output signal Vout2 is at a low level, and a current flows in the direction from the output terminal OUT1 to OUT2.

この状態ｔ１から、信号Ｎ２と鋸波信号Ｎ５のレベルの大小が反転し、信号Ｎ２が鋸波信号Ｎ５よりも小さい状態ｔ２となると、コンパレータ６５の出力信号Ｃ２はＬｏｗレベルに切り替わり、Ｈブリッジ回路７Ｂを構成する各トランジスタＴｒｐ１、Ｔｒｎ１、Ｔｒｐ２、Ｔｒｎ２は、全てオフ状態に切り替わる。そのため、出力信号Ｖｏｕｔ１はＬｏｗレベルとなり、出力端子ＯＵＴ１およびＯＵＴ２間に電流を流さない状態に遷移する。 From this state t1, when the level of the signal N2 and the sawtooth signal N5 is inverted and the signal N2 becomes a state t2 smaller than the sawtooth signal N5, the output signal C2 of the comparator 65 is switched to the low level, and the H bridge circuit All the transistors Trp1, Trn1, Trp2, Trn2 constituting the 7B are switched to the OFF state. For this reason, the output signal Vout1 becomes a low level, and transitions to a state where no current flows between the output terminals OUT1 and OUT2.

この時、電源ＶＤＤライン、電源ＶＳＳラインの寄生インダクタンスはないため逆方向に電流は流れず、位置制御回路Ｂを構成するＩＣ回路内部の電源ＶＤＤライン、電源ＶＳＳラインの電源電圧が変動することはなく、図５のＨＡＬＬ素子Ｂ１から出力される電気信号Ｌ１−１、Ｌ１−２やレンズ位置指示信号Ｌ４、図６中の信号Ｎ２などには、影響を及ぼさない。 At this time, since there is no parasitic inductance of the power supply VDD line and the power supply VSS line, no current flows in the reverse direction, and the power supply voltage of the power supply VDD line and the power supply VSS line inside the IC circuit constituting the position control circuit B does not fluctuate. In addition, the electrical signals L1-1 and L1-2 and the lens position instruction signal L4 output from the HALL element B1 in FIG. 5 and the signal N2 in FIG. 6 are not affected.

次に、図１１に示す、電源ラインに寄生インダクタンスがある場合の各信号の動作説明を行う。
いま、図１０と同様に、信号Ｎ２およびＮ３と、鋸波信号Ｎ５とが図１１中に示す状態ｔ１にあるものとする。
このとき、図１０で説明したように、出力信号Ｖｏｕｔ１はＨｉｇｈレベル、出力信号Ｖｏｕｔ２はＬｏｗレベルとなり、出力端子ＯＵＴ１からＯＵＴ２の方向に電流が流れる。 Next, the operation of each signal when the power supply line has a parasitic inductance shown in FIG. 11 will be described.
Now, as in FIG. 10, it is assumed that signals N2 and N3 and sawtooth signal N5 are in state t1 shown in FIG.
At this time, as described with reference to FIG. 10, the output signal Vout1 is at a high level, the output signal Vout2 is at a low level, and a current flows in the direction from the output terminal OUT1 to OUT2.

次に、信号Ｎ２と鋸波信号Ｎ５のレベルの大小が反転する状態ｔ２となり、Ｈブリッジ回路７Ｂを構成する各トランジスタＴｒｐ１、Ｔｒｎ１、Ｔｒｐ２、Ｔｒｎ２が全てオフ状態に切り換わると、出力信号Ｖｏｕｔ１はＬｏｗレベルとなり、電流を流さなくなる状態に遷移しようとする。
しかしながら、このとき、電源ＶＤＤラインおよび電源ＶＳＳラインの寄生インダクタンスＡ２、Ａ３により逆方向に電流が流れ、電源ＶＤＤライン、電源ＶＳＳラインの寄生抵抗分だけ、位置制御回路Ｂを構成するＩＣ回路の内部の電源ＶＤＤライン、電源ＶＳＳラインの電源電圧が変動することになる。これら電源ＶＤＤライン、電源ＶＳＳラインにおける電源電圧の変動は、図５のＨＡＬＬ素子Ｂ１から出力される電気信号Ｌ１−１、Ｌ１−２やレンズ位置指示信号Ｌ４、図６のＡＭＰ（Ｂ６１）の信号Ｎ２などを揺らすことになる。つまり、これら信号にノイズが生じることになる
一例として図６中の信号Ｎ２が揺らされた場合、出力信号Ｖｏｕｔ１は図１１中の区間Ｌでは、図１０に示すように、本来Ｌｏｗレベルとなるはずである。しかしながら、信号Ｎ２が揺らされることにより、信号Ｎ２と鋸波信号Ｎ５とのレベルの大小関係が再び反転し、信号Ｎ２が揺れの大きさによる信号Ｎ２と鋸波信号Ｎ５とのレベルの大小関係により、区間Ｌで、信号Ｃ１がＨｉｇｈレベルとなることが生じ、このため、出力信号Ｖｏｕｔ１がＨｉｇｈレベルとなる状態が生じる。 Next, when the level of the level of the signal N2 and the sawtooth signal N5 is reversed, the transistor Trp1, Trn1, Trp2, Trn2 constituting the H bridge circuit 7B is all turned off, and the output signal Vout1 is Attempts to transition to a state in which the current becomes low and no current flows.
However, at this time, a current flows in the reverse direction due to the parasitic inductances A2 and A3 of the power supply VDD line and the power supply VSS line, and the internal portion of the IC circuit that constitutes the position control circuit B by the parasitic resistance of the power supply VDD line and the power supply VSS line. The power supply voltage of the power supply VDD line and the power supply VSS line will fluctuate. The fluctuations of the power supply voltage in the power supply VDD line and the power supply VSS line are caused by the electrical signals L1-1 and L1-2 and the lens position instruction signal L4 output from the HALL element B1 in FIG. N2 etc. will be shaken. That is, noise is generated in these signals. As an example, when the signal N2 in FIG. 6 is fluctuated, the output signal Vout1 should originally be at the low level in the section L in FIG. 11, as shown in FIG. It is. However, when the signal N2 is shaken, the level relationship between the signal N2 and the sawtooth signal N5 is inverted again, and the signal N2 is caused by the level relationship between the signal N2 and the sawtooth signal N5 depending on the magnitude of the swing. In the section L, the signal C1 is at a high level, and thus the output signal Vout1 is at a high level.

出力信号Ｖｏｕｔ１がＨｉｇｈレベルとなると、前述の状態ｔ１と同じ状態となるため、出力端子ＯＵＴ１からＯＵＴ２方向に電流を流すことになる。そして、しばらくすると、また、信号Ｎ２と鋸波信号Ｎ５のレベルの大小が反転する。そのため、前述の状態ｔ２と同じ状態となるため、出力端子ＯＵＴ１およびＯＵＴ２間に電流を流さない状態となる。そして、信号Ｎ２の揺れに伴って、状態ｔ１と状態ｔ２とが繰り返されることになる。 When the output signal Vout1 becomes a high level, the state is the same as the state t1 described above, so that a current flows from the output terminal OUT1 to the OUT2 direction. After a while, the levels of the levels of the signal N2 and the sawtooth signal N5 are inverted. Therefore, since the state is the same as the state t2 described above, no current flows between the output terminals OUT1 and OUT2. Then, the state t1 and the state t2 are repeated with the fluctuation of the signal N2.

つまり、図１２に示すように、出力端子ＯＵＴ１またはＯＵＴ２がオフ状態に切り換わると（ステップＳｔ１）、電流が位置制御回路Ｂを構成するＩＣ回路内の電源ＶＤＤライン、電源ＶＳＳラインの電源電圧を変動させる（ステップＳｔ２）。
そのため、ＩＣ回路内の各部の信号レベルが変動し、ドライバ制御回路Ｂ６においても内部の信号レベルが変動し（ステップＳｔ３）、ドライバ制御回路Ｂ６において、コンパレータＢ６５、Ｂ６６の出力信号Ｃ１、Ｃ２が期待値と異なる値となり（ステップＳｔ４）、期待したＤｕｔｙ比で、出力信号Ｖｏｕｔ１、Ｖｏｕｔ２が出力されない（ステップＳｔ５）。 In other words, as shown in FIG. 12, when the output terminal OUT1 or OUT2 is switched off (step St1), the currents change the power supply voltage of the power supply VDD line and the power supply VSS line in the IC circuit constituting the position control circuit B. Fluctuate (step St2).
Therefore, the signal level of each part in the IC circuit varies, the internal signal level also varies in the driver control circuit B6 (step St3), and the output signals C1 and C2 of the comparators B65 and B66 are expected in the driver control circuit B6. The output signals Vout1 and Vout2 are not output at the expected duty ratio (step St5).

その結果、コイルＡ１３に供給される電流量が期待値と異なる値となり、このコイルＡ１３に流れる電流量に応じて位置制御されるレンズＡ１１が目標位置で安定しない（ステップＳｔ６）。このステップＳｔ１からステップＳｔ６の一連のループが繰り返されることになる。
このように、レンズ位置指示信号Ｌ４やＨＡＬＬ素子Ｂ１で検知した電気信号Ｌ１−１、Ｌ１−２にノイズが重畳されると、位置制御の精度が悪化する。 As a result, the amount of current supplied to the coil A13 becomes a value different from the expected value, and the lens A11 whose position is controlled according to the amount of current flowing through the coil A13 is not stabilized at the target position (step St6). A series of loops from step St1 to step St6 is repeated.
Thus, when noise is superimposed on the lens position instruction signal L4 and the electrical signals L1-1 and L1-2 detected by the HALL element B1, the accuracy of the position control is deteriorated.

そこで、本発明は、上記した点に鑑みてなされたものであり、位置制御などにおいてコイルを駆動する際に、ノイズにより位置制御の精度が悪化することを抑制するアナログ駆動回路および位置制御回路を提供することを目的としている。 Therefore, the present invention has been made in view of the above points, and there is provided an analog drive circuit and a position control circuit that suppress deterioration of position control accuracy due to noise when driving a coil in position control or the like. It is intended to provide.

本発明の請求項１にかかるアナログ駆動回路は、駆動対象物の目標位置を指示する指示信号と前記駆動対象物の現在位置を表すホール素子の出力信号とに基づいて制御信号を出力するＰＩＤ回路と、前記制御信号に基づいて、第１指令信号及び第２指令信号を生成する制御部と、前記第１指令信号に基づいて第１出力信号を生成しコイルの一端に供給する第１アナログ演算増幅器と、前記第２指令信号に基づいて第２出力信号を生成し前記コイルの他端に供給する第２アナログ演算増幅器と、を備え、前記ホール素子は、電源ラインと接地ラインとの間に接続され、前記第１アナログ演算増幅器は、前記電源ラインと前記接地ラインとの間に直列に接続された２つのトランジスタを含み、当該２つのトランジスタの接続点が前記コイルの一端に接続される第１の出力部を有し、前記第２アナログ演算増幅器は、前記電源ラインと前記接地ラインとの間に直列に接続された２つのトランジスタを含み、当該２つのトランジスタの接続点が前記コイルの他端に接続される第２の出力部を有することを特徴としている。 An analog driving circuit according to a first aspect of the present invention is a PID circuit that outputs a control signal based on an instruction signal indicating a target position of a driving object and an output signal of a Hall element indicating the current position of the driving object. A control unit that generates a first command signal and a second command signal based on the control signal, and a first analog calculation that generates a first output signal based on the first command signal and supplies the first output signal to one end of the coil An amplifier and a second analog operational amplifier that generates a second output signal based on the second command signal and supplies the second output signal to the other end of the coil, and the Hall element is disposed between the power line and the ground line. The first analog operational amplifier includes two transistors connected in series between the power supply line and the ground line, and a connection point between the two transistors is one end of the coil. The second analog operational amplifier includes two transistors connected in series between the power supply line and the ground line, and a connection point of the two transistors is It has the 2nd output part connected to the other end of the coil, It is characterized by the above-mentioned.

また、請求項２にかかるアナログ駆動回路は、前記第１の出力部及び前記第２の出力部それぞれに含まれる２つのトランジスタは、それぞれ前記第１指令信号及び前記第２指令信号に基づいて線形領域のみで動作することを特徴としている。 In the analog drive circuit according to claim 2, the two transistors included in each of the first output unit and the second output unit are linear based on the first command signal and the second command signal , respectively . It is characterized in that it works only in the region.

さらに、請求項３にかかるアナログ駆動回路は、前記制御部は、前記制御信号を反転した前記第１指令信号と、前記第１指令信号を反転した前記第２指令信号を生成することを特徴としている。
また、請求項４にかかるアナログ駆動回路は、前記第１アナログ演算増幅器の前記第１の出力部は、前記第１指令信号と基準電圧との差分信号に基づいてアナログ制御され、前記第２アナログ演算増幅器の前記第２の出力部は、前記第２指令信号と基準電圧との差分信号に基づいてアナログ制御されることを特徴としている。
さらに、本発明の請求項５にかかるアナログ駆動回路は、コイルの一端に出力端が接続される第１アナログ演算増幅器と、前記コイルの他端に出力端が接続される第２アナログ演算増幅器と、駆動対象物の目標位置を指示する指示信号と前記駆動対象物の現在位置を表すホール素子の出力信号とに基づいて制御信号を出力するＰＩＤ回路と、前記制御信号に基づき、前記第１アナログ演算増幅器および前記第２アナログ演算増幅器に入力される指令信号を生成する制御部と、を備え、前記第１アナログ演算増幅器および前記第２アナログ演算増幅器は、直列に接続された２つのトランジスタをそれぞれ有し、且つ、当該２つのトランジスタの接続点が前記第１アナログ演算増幅器および前記第２アナログ演算増幅器それぞれの出力端をなし、前記制御部の前記指令信号に基づいて、前記２つのトランジスタは、それぞれ線形領域のみで動作することを特徴としている。
さらに、本発明の請求項６にかかるアナログ駆動回路は、前記第２指令信号は、前記第１指令信号の反転信号であることを特徴としている。
また、本発明の請求項７にかかる位置制御回路は、請求項１から請求項６のいずれか一項に記載のアナログ駆動回路と、ホール素子と、を備え、前記ホール素子で検知した磁場から予測される前記レンズの位置と前記レンズの目標位置とが一致するように制御することを特徴としている。 Furthermore, the analog drive circuit according to claim 3 is characterized in that the control unit generates the first command signal obtained by inverting the control signal and the second command signal obtained by inverting the first command signal. Yes.
The analog drive circuit according to 請 Motomeko 4, the first output portion of the first analog operational amplifier is an analog controlled based on the difference signal between the first command signal and the reference voltage, the second The second output unit of the analog operational amplifier is analog-controlled based on a difference signal between the second command signal and a reference voltage.
Furthermore, an analog drive circuit according to a fifth aspect of the present invention includes a first analog operational amplifier whose output end is connected to one end of a coil, and a second analog operational amplifier whose output end is connected to the other end of the coil. A PID circuit that outputs a control signal based on an instruction signal that indicates a target position of the driving object and an output signal of a Hall element that indicates the current position of the driving object; and the first analog based on the control signal An operational amplifier and a control unit that generates a command signal input to the second analog operational amplifier, and the first analog operational amplifier and the second analog operational amplifier each include two transistors connected in series. And a connection point of the two transistors constitutes an output terminal of each of the first analog operational amplifier and the second analog operational amplifier, Based on the command signal of the serial controller, the two transistors is characterized in that each operates only in the linear region.
Furthermore, the analog drive circuit according to claim 6 of the present invention is characterized in that the second command signal is an inverted signal of the first command signal.
A position control circuit according to a seventh aspect of the present invention includes the analog drive circuit according to any one of the first to sixth aspects and a hall element, and a magnetic field detected by the hall element. Control is performed so that the predicted position of the lens matches the target position of the lens.

コイルの両端に２つのアナログ演算増幅器の出力端をそれぞれ接続し、コイルの両端の電位差に応じた電流がコイルに流れるようにしたため、コイルに流れる電流量をスイッチング動作することなく制御することができる。すなわちスイッチングノイズが発生しないため、より精度の高いレンズ位置制御を行うことができる。 Since the output ends of the two analog operational amplifiers are connected to both ends of the coil so that a current corresponding to the potential difference between both ends of the coil flows through the coil, the amount of current flowing through the coil can be controlled without switching operation. . That is, since no switching noise is generated, the lens position can be controlled with higher accuracy.

本発明のアナログ駆動回路の一例を示す回路図である。It is a circuit diagram which shows an example of the analog drive circuit of this invention. 図１中のＡＭＰ型ドライバとドライバ制御回路の一例を示す回路図である。FIG. 2 is a circuit diagram illustrating an example of an AMP driver and a driver control circuit in FIG. 1. 図２の各部の信号の状態遷移の一例を示す図である。It is a figure which shows an example of the state transition of the signal of each part of FIG. 図２の各部の信号の状態遷移の一例を示す図である。It is a figure which shows an example of the state transition of the signal of each part of FIG. 従来のアナログ駆動回路の一例を示す回路図である。It is a circuit diagram which shows an example of the conventional analog drive circuit. 図５中のＨブリッジ回路とドライバ制御回路の一例を示す回路図である。FIG. 6 is a circuit diagram illustrating an example of an H bridge circuit and a driver control circuit in FIG. 5. 図６の各部の信号の状態遷移の一例を示す図である。It is a figure which shows an example of the state transition of the signal of each part of FIG. 図６の各部の信号の状態遷移の一例を示す図である。It is a figure which shows an example of the state transition of the signal of each part of FIG. 従来のアナログ駆動回路において電源が揺れたときの揺れの伝播状況を説明する図である。It is a figure explaining the propagation condition of a shake when a power supply shakes in the conventional analog drive circuit. 電源が揺れることにより、揺れが各部に伝播し、各部の信号が揺れる状態の遷移を、一例をあげて説明した図である。It is a figure explaining the transition of the state which a shake propagates to each part and a signal of each part shakes, giving an example, when a power supply shakes. 電源が揺れることにより、揺れが各部に伝播し、各部の信号が揺れる状態の遷移を、一例をあげて説明した図である。It is a figure explaining the transition of the state which a shake propagates to each part and a signal of each part shakes, giving an example, when a power supply shakes. カメラレンズが揺れるメカニズムを説明するための図である。It is a figure for demonstrating the mechanism in which a camera lens shakes.

以下、図面を参照して本発明のアナログ駆動回路を適用した位置制御回路について図１を伴って説明する。
ここでは、カメラモジュール１０のレンズの位置調整を行う位置制御回路２０に適用した場合について説明する。
図１において、１０はカメラモジュール、２０は位置制御回路であって、位置制御回路２０は例えばＩＣ回路として構成される。 A position control circuit to which an analog drive circuit of the present invention is applied will be described below with reference to the drawings with reference to FIG.
Here, the case where it applies to the position control circuit 20 which adjusts the position of the lens of the camera module 10 is demonstrated.
In FIG. 1, 10 is a camera module, 20 is a position control circuit, and the position control circuit 20 is configured as an IC circuit, for example.

カメラモジュール１０は、前記カメラモジュール位置調整対象としてのレンズ１１と、このレンズ１１に固着された磁石１２と、レンズ１１を移動させるコイル１３とを含んで構成される。なお、カメラモジュール１０は、前述のカメラモジュールＡと同一機能構成を有する。
位置制御回路２０は、ＨＡＬＬ素子２１と、増幅段２２と、バッファ（ＢＵＦＦＥＲ）回路２３と、レンズ位置指示信号生成回路２４と、ＰＩＤ回路２５と、ドライバ制御（ＤＲＩＶＥＲ−ＣＯＮＴＲＯＬ）回路２６と、ＡＭＰ型ドライバ２７および２８と、を備え、これら各部は、電源ＶＤＤ−ＶＳＳ間に並列に接続されている。 The camera module 10 includes a lens 11 as a camera module position adjustment target, a magnet 12 fixed to the lens 11, and a coil 13 that moves the lens 11. The camera module 10 has the same functional configuration as the camera module A described above.
The position control circuit 20 includes a HALL element 21, an amplification stage 22, a buffer (BUFFER) circuit 23, a lens position instruction signal generation circuit 24, a PID circuit 25, a driver control (DRIVER-CONTROL) circuit 26, and an AMP. Each of which is connected in parallel between the power supply VDD and VSS.

ＨＡＬＬ素子２１と、増幅段２２と、バッファ回路２３と、レンズ位置指示信号生成回路２４と、ＰＩＤ回路２５とは、上記位置制御回路Ｂにおける各部と同等の機能構成を有する。すなわち、ＨＡＬＬ素子２１は、カメラモジュール１０の磁石１２が発する磁場を電気信号に変換し、電気信号Ｓ２１ａ、Ｓ２１ｂを増幅段２２に出力する。
増幅段２２は、ＨＡＬＬ素子２１から入力される電気信号Ｓ２１ａ、Ｓ２１ｂを増幅し、増幅した信号Ｓ２２をバッファ回路２３に出力する。バッファ回路２３は、増幅段２２から入力した信号Ｓ２２をバッファする。 The HALL element 21, the amplification stage 22, the buffer circuit 23, the lens position instruction signal generation circuit 24, and the PID circuit 25 have the same functional configuration as each part in the position control circuit B. That is, the HALL element 21 converts the magnetic field generated by the magnet 12 of the camera module 10 into an electrical signal and outputs the electrical signals S21a and S21b to the amplification stage 22.
The amplification stage 22 amplifies the electrical signals S21a and S21b input from the HALL element 21 and outputs the amplified signal S22 to the buffer circuit 23. The buffer circuit 23 buffers the signal S22 input from the amplification stage 22.

レンズ位置指示信号生成回路２４は、レンズ１１の目標位置を指示するためのレンズ位置指示信号Ｓ２４を生成する。
ＰＩＤ回路２５は、バッファ回路２３でバッファされたバッファ信号Ｓ２３と、レンズ位置指示信号生成回路２４で生成されたレンズ位置指示信号Ｓ２４とを入力し、バッファ信号Ｓ２３から特定されるレンズ１１の現在位置と、レンズ位置指示信号Ｓ２４により指示されるレンズ１１の目標位置とから、レンズ１１を目標位置に移動させるための制御信号Ｓ２５を出力する。 The lens position instruction signal generation circuit 24 generates a lens position instruction signal S24 for instructing the target position of the lens 11.
The PID circuit 25 receives the buffer signal S23 buffered by the buffer circuit 23 and the lens position instruction signal S24 generated by the lens position instruction signal generation circuit 24, and the current position of the lens 11 specified from the buffer signal S23. And a control signal S25 for moving the lens 11 to the target position from the target position of the lens 11 indicated by the lens position instruction signal S24.

ドライバ制御回路２６は、ＰＩＤ回路２５からの制御信号Ｓ２５に基づき、ＡＭＰ型ドライバ２７および２８を駆動する指令信号Ｓ２６ａ、Ｓ２６ｂを生成する。
ＡＭＰ型ドライバ２７および２８は、ドライバ制御回路２６からの指令信号Ｓ２６ａ、Ｓ２６ｂに基づき、出力信号Ｖｏｕｔ１、Ｖｏｕｔ２を生成する。この出力信号Ｖｏｕｔ１、Ｖｏｕｔ２はカメラモジュール１０のコイル１３の両端に供給される。 The driver control circuit 26 generates command signals S26a and S26b for driving the AMP drivers 27 and 28 based on the control signal S25 from the PID circuit 25.
The AMP drivers 27 and 28 generate output signals Vout1 and Vout2 based on the command signals S26a and S26b from the driver control circuit 26. The output signals Vout1 and Vout2 are supplied to both ends of the coil 13 of the camera module 10.

なお、図１において、３１および３２は、電源ＶＤＤラインおよび電源ＶＳＳラインに生じる寄生インダクタンスである。
図２は、ドライバ制御回路２６と、ＡＭＰ型ドライバ２７および２８の一例を示す構成図である。
ドライバ制御回路２６は、ＡＭＰ４１と、ＡＭＰ４２と、基準電圧生成回路４３と、を備える。 In FIG. 1, 31 and 32 are parasitic inductances generated in the power supply VDD line and the power supply VSS line.
FIG. 2 is a configuration diagram illustrating an example of the driver control circuit 26 and the AMP drivers 27 and 28.
The driver control circuit 26 includes an AMP 41, an AMP 42, and a reference voltage generation circuit 43.

ＡＭＰ４１は、基準電圧生成回路４３で生成した基準電圧Ｓ４３を基準電圧としてＰＩＤ回路２５からの制御信号Ｓ２５を反転増幅する。すなわちＡＭＰ４１の反転入力端子にはＰＩＤ回路２５からの制御信号Ｓ２５が抵抗Ｒ２６ａを介して入力されるとともに、反転入力端子はＡＭＰ４１の出力端子とフィードバック抵抗Ｒ２６ｂを介して接続される。ＡＭＰ４１の非反転入力端子には基準電圧生成回路４３で生成した基準電圧Ｓ４３が入力される。ＡＭＰ４１の出力は指令信号Ｓ２６ａとして、ＡＭＰ型ドライバ２７に出力される。なお、基準電圧Ｓ４３は、電源ＶＤＤ−ＶＳＳ間の中間電位程度の値に設定される。 The AMP 41 inverts and amplifies the control signal S25 from the PID circuit 25 using the reference voltage S43 generated by the reference voltage generation circuit 43 as a reference voltage. That is, the control signal S25 from the PID circuit 25 is input to the inverting input terminal of the AMP 41 via the resistor R26a, and the inverting input terminal is connected to the output terminal of the AMP 41 via the feedback resistor R26b. The reference voltage S43 generated by the reference voltage generation circuit 43 is input to the non-inverting input terminal of the AMP 41. The output of the AMP 41 is output to the AMP driver 27 as a command signal S26a. The reference voltage S43 is set to a value that is about the intermediate potential between the power supplies VDD and VSS.

ＡＭＰ４２は、基準電圧生成回路４３で生成した基準電圧Ｓ４３を基準電圧としてＡＭＰ４１から出力される指令信号Ｓ２６ａを反転増幅する。すなわちＡＭＰ４２の反転入力端子にはＡＭＰ４１からの指令信号Ｓ２６ａが抵抗Ｒ２６ｃを介して入力されるとともに、反転入力端子はＡＭＰ４２の出力端子とフィードバック抵抗Ｒ２６ｄを介して接続される。ＡＭＰ４２の非反転入力端子には基準電圧生成回路４３で生成した基準電圧Ｓ４３が入力される。ＡＭＰ４２の出力は指令信号Ｓ２６ｂとして、ＡＭＰ型ドライバ２８に出力される。 The AMP 42 inverts and amplifies the command signal S26a output from the AMP 41 using the reference voltage S43 generated by the reference voltage generation circuit 43 as a reference voltage. That is, the command signal S26a from the AMP 41 is input to the inverting input terminal of the AMP 42 via the resistor R26c, and the inverting input terminal is connected to the output terminal of the AMP 42 via the feedback resistor R26d. The reference voltage S43 generated by the reference voltage generation circuit 43 is input to the non-inverting input terminal of the AMP42. The output of the AMP 42 is output to the AMP driver 28 as a command signal S26b.

ＡＭＰ型ドライバ２７は、ドライバ制御回路２６からの指令信号Ｓ２６ａを反転増幅し、出力信号Ｖｏｕｔ１を生成するアナログ演算増幅器である。
図２に、ＡＭＰ型ドライバ２７の一例を示す。なお、ＡＭＰ型ドライバ２７は、図２に示す構成に限るものではなく、アナログ演算増幅器を含んで構成され、ドライバ制御回路２６からの指令信号Ｓ２６ａを反転増幅するアナログ型の回路であれば適用することができる。 The AMP driver 27 is an analog operational amplifier that inverts and amplifies the command signal S26a from the driver control circuit 26 to generate an output signal Vout1.
An example of the AMP driver 27 is shown in FIG. Note that the AMP type driver 27 is not limited to the configuration shown in FIG. 2, and any analog type circuit that includes an analog operational amplifier and inverts and amplifies the command signal S26a from the driver control circuit 26 is applicable. be able to.

図２に示すＡＭＰ型ドライバ２７は、例えば第１ゲート信号生成部５１と、第２ゲート信号生成部５２と、出力部５３とを備える。
第１ゲート信号生成部５１は、出力部５３を構成する後述の、直列に接続されたＰチャネル型ＭＯＳトランジスタ１１２およびＮチャネル型ＭＯＳトランジスタ１１３のうち、Ｐチャネル型ＭＯＳトランジスタ１１２用のゲート信号を生成し、第２ゲート信号生成部５２は、Ｎチャネル型ＭＯＳトランジスタ１１３用のゲート信号を生成する。 The AMP driver 27 illustrated in FIG. 2 includes, for example, a first gate signal generation unit 51, a second gate signal generation unit 52, and an output unit 53.
The first gate signal generation unit 51 outputs a gate signal for the P-channel MOS transistor 112 among the P-channel MOS transistor 112 and the N-channel MOS transistor 113 connected in series, which will be described later, constituting the output unit 53. Then, the second gate signal generator 52 generates a gate signal for the N-channel MOS transistor 113.

図２に示すように、第１ゲート信号生成部５１は、電源ＶＤＤ−ＶＳＳ間に定電流源１０１を介して接続される。第１ゲート信号生成部５１は、直列に接続されたＰチャネル型ＭＯＳトランジスタ１０２およびＮチャネル型ＭＯＳトランジスタ１０３と、直列に接続されたＰチャネル型ＭＯＳトランジスタ１０４およびＮチャネル型ＭＯＳトランジスタ１０５とを備える。なお、以下、Ｐチャネル型ＭＯＳトランジスタ、Ｎチャネル型ＭＯＳトランジスタは、単にトランジスタともいう。 As shown in FIG. 2, the first gate signal generation unit 51 is connected between a power supply VDD and VSS via a constant current source 101. The first gate signal generation unit 51 includes a P-channel MOS transistor 102 and an N-channel MOS transistor 103 connected in series, and a P-channel MOS transistor 104 and an N-channel MOS transistor 105 connected in series. . Hereinafter, the P-channel MOS transistor and the N-channel MOS transistor are also simply referred to as transistors.

そして、直列に接続されたトランジスタ１０２および１０３のトランジスタ１０２側の端部と、直列に接続されたトランジスタ１０４および１０５のトランジスタ１０４側の端部とが定電流源１０１に接続され、トランジスタ１０３側の端部とトランジスタ１０５側の端部とが低電位側の電源ＶＳＳに接続される。
トランジスタ１０２のゲートは、ドライバ制御回路２６のＡＭＰ４１の出力端子と抵抗Ｒ２７ａを介して接続されるとともに、フィードバック抵抗Ｒ２７ｂを介してＡＭＰ型ドライバ２７の出力端子と接続される。 The end of the transistors 102 and 103 connected in series on the transistor 102 side and the end of the transistors 104 and 105 connected in series on the transistor 104 side are connected to the constant current source 101, and The end and the end on the transistor 105 side are connected to the power supply VSS on the low potential side.
The gate of the transistor 102 is connected to the output terminal of the AMP 41 of the driver control circuit 26 via the resistor R27a, and is connected to the output terminal of the AMP driver 27 via the feedback resistor R27b.

トランジスタ１０４のゲートは、ドライバ制御回路２６の基準電圧生成回路４３に接続される。
トランジスタ１０３およびトランジスタ１０５のゲートは、トランジスタ１０２および１０３の接続点と接続される。トランジスタ１０４および１０５の接続点が第１ゲート信号生成部５１の出力端子となる。つまり第１ゲート信号生成部５１はトランジスタ１０２および１０４のゲートへの信号を入力信号とし、これらの差分信号を出力する。 The gate of the transistor 104 is connected to the reference voltage generation circuit 43 of the driver control circuit 26.
Gates of the transistors 103 and 105 are connected to a connection point between the transistors 102 and 103. A connection point between the transistors 104 and 105 is an output terminal of the first gate signal generation unit 51. That is, the first gate signal generation unit 51 uses the signals to the gates of the transistors 102 and 104 as input signals and outputs a difference signal between them.

第２ゲート信号生成部５２は、電源ＶＤＤ−ＶＳＳ間に直列に接続された、Ｐチャネル型ＭＯＳトランジスタ１０６とＮチャネル型ＭＯＳトランジスタ１０７および１０８と、同様に電源ＶＤＤ−ＶＳＳ間に直列に接続された定電流源１０９とＮチャネル型ＭＯＳトランジスタ１１０および１１１と、を備える。トランジスタ１０６のゲートは、第１ゲート信号生成部５１のトランジスタ１０４および１０５の接続点、すなわち出力端子と接続される。 The second gate signal generator 52 is connected in series between the power supply VDD and VSS, and is connected in series between the power supply VDD and VSS, as well as the P channel MOS transistor 106 and the N channel MOS transistors 107 and 108 connected in series between the power supply VDD and VSS. A constant current source 109 and N-channel MOS transistors 110 and 111. The gate of the transistor 106 is connected to the connection point of the transistors 104 and 105 of the first gate signal generation unit 51, that is, the output terminal.

トランジスタ１０７のゲートとトランジスタ１０８のゲートとトランジスタ１１０のゲートと、トランジスタ１０６および１０７の接続点とが接続され、トランジスタ１１１のゲートと、定電流源１０９およびトランジスタ１１０の接続点とが接続される。
出力部５３は、電源ＶＤＤ−ＶＳＳ間に直列に接続されたＰチャネル型ＭＯＳトランジスタ１１２およびＮチャネル型ＭＯＳトランジスタ１１３を備え、トランジスタ１１２および１１３の接続点が出力端子ＯＵＴ１となる。この出力端子ＯＵＴ１は、カメラモジュール１０のコイル１３の一端に接続される。 The gate of the transistor 107, the gate of the transistor 108, the gate of the transistor 110, and the connection point of the transistors 106 and 107 are connected, and the gate of the transistor 111 is connected to the connection point of the constant current source 109 and the transistor 110.
The output unit 53 includes a P-channel MOS transistor 112 and an N-channel MOS transistor 113 connected in series between the power supplies VDD and VSS, and a connection point between the transistors 112 and 113 serves as an output terminal OUT1. The output terminal OUT1 is connected to one end of the coil 13 of the camera module 10.

トランジスタ１１２のゲートは、第１ゲート信号生成部５１の出力端子、つまりトランジスタ１０４および１０５の接続点と接続される。トランジスタ１１２のゲートは、定電流源１０９およびトランジスタ１１０の接続点と接続される。
また、出力端子ＯＵＴ１は、定電流源１０９およびトランジスタ１１０の接続点とトランジスタ１１１および１１３のゲートにコンデンサＣ２７ａを介して接続されるとともに、直列に接続された抵抗Ｒ２７ｃおよびコンデンサＣ２７ｂを介して、第１ゲート信号生成部５１の出力端子（トランジスタ１０４および１０５の接続点）と接続される。 The gate of the transistor 112 is connected to the output terminal of the first gate signal generation unit 51, that is, the connection point between the transistors 104 and 105. A gate of the transistor 112 is connected to a connection point between the constant current source 109 and the transistor 110.
The output terminal OUT1 is connected to the connection point between the constant current source 109 and the transistor 110 and the gates of the transistors 111 and 113 via the capacitor C27a, and is connected via the resistor R27c and the capacitor C27b connected in series. 1 gate signal generator 51 is connected to the output terminal (connection point of transistors 104 and 105).

ＡＭＰ型ドライバ２８は、ドライバ制御回路２６からの指令信号Ｓ２６ｂを反転増幅し、出力信号Ｖｏｕｔ２を生成するアナログ演算増幅器である。
図２に示すように、ＡＭＰ型ドライバ２８は、第１ゲート信号生成部６１と、第２ゲート信号生成部６２と、出力部６３と、を備える。
第１ゲート信号生成部６１は、出力部６３を構成する後述の、直列に接続されたＰチャネル型ＭＯＳトランジスタ１１４およびＮチャネル型ＭＯＳトランジスタ１１５のうち、Ｐチャネル型ＭＯＳトランジスタ１１４用のゲート信号を生成し、第２ゲート信号生成部６２は、Ｎチャネル型ＭＯＳトランジスタ１１５用のゲート信号を生成する。 The AMP driver 28 is an analog operational amplifier that inverts and amplifies the command signal S26b from the driver control circuit 26 to generate an output signal Vout2.
As shown in FIG. 2, the AMP driver 28 includes a first gate signal generation unit 61, a second gate signal generation unit 62, and an output unit 63.
The first gate signal generation unit 61 outputs a gate signal for the P-channel MOS transistor 114 among the P-channel MOS transistor 114 and the N-channel MOS transistor 115 connected in series, which will be described later, constituting the output unit 63. Then, the second gate signal generator 62 generates a gate signal for the N-channel MOS transistor 115.

第１ゲート信号生成部６１は、ＡＭＰ型ドライバ２７の第１ゲート信号生成部５１と同一構成を有する。そして、この第１ゲート信号生成部６１では、トランジスタ１０２のゲートは、ドライバ制御回路２６のＡＭＰ４２の出力端子と抵抗Ｒ２８ａを介して接続されるとともに、フィードバック抵抗Ｒ２８ｂを介してＡＭＰ型ドライバ２８の出力端子と接続される。 The first gate signal generation unit 61 has the same configuration as the first gate signal generation unit 51 of the AMP driver 27. In the first gate signal generation unit 61, the gate of the transistor 102 is connected to the output terminal of the AMP 42 of the driver control circuit 26 via the resistor R28a and the output of the AMP driver 28 via the feedback resistor R28b. Connected to terminal.

トランジスタ１０４のゲートは、ドライバ制御回路２６の基準電圧生成回路４３に接続される。トランジスタ１０４および１０５の接続点が第２ゲート信号生成部５２の出力端子となる。
第２ゲート信号生成部６２は、ＡＭＰ型ドライバ２７の第２ゲート信号生成部５２と同一構成を有する。 The gate of the transistor 104 is connected to the reference voltage generation circuit 43 of the driver control circuit 26. A connection point between the transistors 104 and 105 is an output terminal of the second gate signal generation unit 52.
The second gate signal generation unit 62 has the same configuration as the second gate signal generation unit 52 of the AMP driver 27.

出力部６３は、電源ＶＤＤ−ＶＳＳ間に直列に接続されたＰチャネル型ＭＯＳトランジスタ１１４およびＮチャネル型ＭＯＳトランジスタ１１５を備え、これらの接続点が出力端子ＯＵＴ２となる。この出力端子ＯＵＴ２は、カメラモジュール１０のコイル１３の他端に接続される。
このトランジスタ１１４のゲートは、第１ゲート信号生成部６１の出力端子、つまりトランジスタ１０４および１０５の接続点と接続される。トランジスタ１１５のゲートは、定電流源１０９およびトランジスタ１１０の接続点と接続される。 The output unit 63 includes a P-channel MOS transistor 114 and an N-channel MOS transistor 115 connected in series between the power supplies VDD and VSS, and the connection point thereof is the output terminal OUT2. The output terminal OUT2 is connected to the other end of the coil 13 of the camera module 10.
The gate of the transistor 114 is connected to the output terminal of the first gate signal generation unit 61, that is, the connection point between the transistors 104 and 105. The gate of the transistor 115 is connected to a connection point between the constant current source 109 and the transistor 110.

また、出力端子ＯＵＴ２は、定電流源１０９およびトランジスタ１１０の接続点およびトランジスタ１１１および１１５のゲートのそれぞれとコンデンサＣ２８ａを介して接続されるとともに、直列に接続された抵抗Ｒ２８ｃおよびコンデンサＣ２８ｂを介して、第１ゲート信号生成部６１の出力端子（トランジスタ１０４および１０５の接続点）と接続される。 The output terminal OUT2 is connected to the connection point between the constant current source 109 and the transistor 110 and the gates of the transistors 111 and 115 via the capacitor C28a, and via the resistor R28c and the capacitor C28b connected in series. Are connected to the output terminal of the first gate signal generator 61 (the connection point of the transistors 104 and 105).

以上の構成とすることによって、ドライバ制御回路２６で生成された指令信号Ｓ２６ａと、基準電圧生成回路４３で生成された基準電圧Ｓ４３との差分反転信号が第１ゲート信号生成部５１で生成されこの差分反転信号がゲート信号としてトランジスタ１１２のゲートに入力される。また、この差分反転信号に応じた信号が第２ゲート信号生成部６１で生成されゲート信号としてトランジスタ１１３のゲートに入力される。 With the above configuration, the first gate signal generation unit 51 generates a difference inversion signal between the command signal S26a generated by the driver control circuit 26 and the reference voltage S43 generated by the reference voltage generation circuit 43. The difference inversion signal is input to the gate of the transistor 112 as a gate signal. A signal corresponding to the difference inversion signal is generated by the second gate signal generation unit 61 and input to the gate of the transistor 113 as a gate signal.

また、ドライバ制御回路２６で生成された指令信号Ｓ２６ｂと、基準電圧生成回路４３で生成された基準電圧Ｓ４３との差分反転信号がＡＭＰ型ドライバ２８で生成され、トランジスタ１１４および１１５のゲートに入力される。
ここで、指令信号Ｓ２６ａ、Ｓ２６ｂは、制御信号Ｓ２５に基づき、ＡＭＰ４１、４２を介して生成された信号であり、制御信号Ｓ２５は、ＰＩＤ回路２５により生成されるアナログ信号であるから、指令信号Ｓ２６ａ、Ｓ２６ｂはアナログ信号となる。 Also, a differential inversion signal between the command signal S26b generated by the driver control circuit 26 and the reference voltage S43 generated by the reference voltage generation circuit 43 is generated by the AMP driver 28 and input to the gates of the transistors 114 and 115. The
Here, the command signals S26a and S26b are signals generated via the AMPs 41 and 42 based on the control signal S25. Since the control signal S25 is an analog signal generated by the PID circuit 25, the command signal S26a. , S26b is an analog signal.

また、第１ゲート信号生成部５１は、トランジスタ１１２へのゲート信号として、トランジスタ１１２が線形領域で動作し得るゲート信号を生成する。つまり、トランジスタ１１２がオフ状態となったり、飽和領域で動作することのないゲート信号を生成する。同様に、第２ゲート信号生成部５２は、トランジスタ１１３へのゲート信号としてトランジスタ１１３が線形領域で動作し得るゲート信号を生成し、トランジスタ１１３がオフ状態となったり、飽和領域で動作することのないゲート信号を生成する。 Further, the first gate signal generation unit 51 generates a gate signal that allows the transistor 112 to operate in a linear region as a gate signal to the transistor 112. That is, a gate signal that does not operate in the saturation region or the transistor 112 is generated. Similarly, the second gate signal generation unit 52 generates a gate signal that allows the transistor 113 to operate in a linear region as a gate signal to the transistor 113, so that the transistor 113 is turned off or operates in a saturation region. Produce no gate signal.

つまり、第１ゲート信号生成部５１および第２ゲート信号生成部５２は、トランジスタ１１２および１１３をスイッチ手段として動作させるのではなく、可変抵抗として動作させる。
図２に示すように、第１ゲート信号生成部５１では、基準電圧Ｓ４３と指令信号Ｓ２６ａとの差分信号をとりこれを増幅してゲート信号としている。そのため、ゲート信号のとり得る電圧は、最大でも基準電圧Ｓ４３と電源電圧ＶＤＤとの差分、または基準電圧Ｓ４３と電源電圧ＶＳＳとの差分相当に制限される。このときトランジスタ１１２が、オフ状態或いは飽和領域で動作することはなく、線形領域で動作させることができる。第２ゲート信号生成部５１では、第１ゲート信号生成部５１で生成した差分増幅信号をもとに、トランジスタ１１３へのゲート信号を生成しているため、トランジスタ１１２と同様にトランジスタ１１３が、オフ状態或いは飽和領域で動作することなく、線形領域で動作させることができる。 That is, the first gate signal generation unit 51 and the second gate signal generation unit 52 operate the transistors 112 and 113 as variable resistors, not as switching means.
As shown in FIG. 2, the first gate signal generator 51 takes a differential signal between the reference voltage S43 and the command signal S26a and amplifies it to obtain a gate signal. Therefore, the maximum voltage that can be taken by the gate signal is limited to the difference between the reference voltage S43 and the power supply voltage VDD or the difference between the reference voltage S43 and the power supply voltage VSS. At this time, the transistor 112 does not operate in an off state or a saturation region, and can operate in a linear region. Since the second gate signal generation unit 51 generates the gate signal to the transistor 113 based on the differential amplification signal generated by the first gate signal generation unit 51, the transistor 113 is turned off in the same manner as the transistor 112. It can be operated in the linear region without operating in the state or saturation region.

そのため、出力端子ＯＵＴ１の出力信号Ｖｏｕｔ１および出力端子ＯＵＴ２の出力信号Ｖｏｕｔ２は、トランジスタ１１２およびトランジスタ１１３それぞれを流れる電流量に応じてリニアに変化する。これにより、コイル１３の両端に印加される出力信号Ｖｏｕｔ１およびＶｏｕｔ２がリニアに変化するため、コイル１３には、コイル１３の両端の電位差に応じた電流が流れ、すなわち、リニアに変化する電流が流れることになる。 Therefore, the output signal Vout1 of the output terminal OUT1 and the output signal Vout2 of the output terminal OUT2 change linearly according to the amounts of current flowing through the transistors 112 and 113, respectively. Thereby, since the output signals Vout1 and Vout2 applied to both ends of the coil 13 change linearly, a current corresponding to a potential difference between both ends of the coil 13 flows through the coil 13, that is, a current that changes linearly flows. It will be.

また、このとき、指令信号Ｓ２６ａと指令信号２６ｂとは基準電圧Ｓ４３を基準に反転した信号である。そのため、例えば図３に示すように、指令信号Ｓ２６ａ（図３（ｇ））が基準電圧Ｓ４３（図３（ｅ））よりも小さい場合には、指令信号Ｓ２６ｂ（図３（ｂ））は、基準電圧Ｓ４３（図３（ｅ））よりも大きくなる。なお、図３は、各部の信号をその大小関係を考慮して表したものであって、図３において（ａ）は高電位側の電源電圧ＶＤＤ、（ｃ）は出力端子ＯＵＴ１の出力信号Ｖｏｕｔ１、（ｄ）はＰＩＤ回路２５からの制御信号Ｓ２５、（ｆ）は出力端子ＯＵＴ２の出力信号Ｖｏｕｔ２、（ｈ）は低電位側の電源電圧ＶＳＳである。 At this time, the command signal S26a and the command signal 26b are signals inverted with respect to the reference voltage S43. Therefore, for example, as shown in FIG. 3, when the command signal S26a (FIG. 3 (g)) is smaller than the reference voltage S43 (FIG. 3 (e)), the command signal S26b (FIG. 3 (b)) is It becomes larger than the reference voltage S43 (FIG. 3 (e)). FIG. 3 shows the signal of each part in consideration of the magnitude relationship, and in FIG. 3, (a) is the power supply voltage VDD on the high potential side, and (c) is the output signal Vout1 of the output terminal OUT1. , (D) is the control signal S25 from the PID circuit 25, (f) is the output signal Vout2 of the output terminal OUT2, and (h) is the power supply voltage VSS on the low potential side.

そして、図３に示すように、指令信号Ｓ２６ａが基準電圧Ｓ４３よりも小さな値の場合には、差分反転信号は負値となり、これがトランジスタ１１２および１１３のゲートに入力されるため、トランジスタ１１２はコイルに電流を供給するようになり、トランジスタ１１３はコイルから電流を引かないようになる。
逆に、指令信号Ｓ２６ｂは基準電圧Ｓ４３よりも大きくなるため、差分反転信号は正値となり、これがトランジスタ１１４および１１５のゲートに入力されるため、トランジスタ１１４はコイルに電流を供給しなくなり、トランジスタ１１５はコイルから電流を引くようになる。 As shown in FIG. 3, when the command signal S26a has a value smaller than the reference voltage S43, the difference inversion signal has a negative value and is input to the gates of the transistors 112 and 113. Current is supplied to the transistor 113, and the transistor 113 does not draw current from the coil.
On the contrary, since the command signal S26b is larger than the reference voltage S43, the difference inversion signal becomes a positive value and is input to the gates of the transistors 114 and 115, so that the transistor 114 does not supply current to the coil, and the transistor 115 Will draw current from the coil.

このため、ＡＭＰ型ドライバ２７の出力端子ＯＵＴ１の出力信号Ｖｏｕｔ１は基準電圧Ｓ４３よりも大きな値となり、ＡＭＰ型ドライバ２８の出力端子ＯＵＴ２の出力信号Ｖｏｕｔ２は基準電圧Ｓ４３よりも小さな値となる。そして、出力端子ＯＵＴ１および出力端子ＯＵＴ２はカメラモジュール１０のコイル１３の両端に接続されるため、出力端子ＯＵＴ１からＯＵＴ２に向かって電流が流れる。 For this reason, the output signal Vout1 of the output terminal OUT1 of the AMP driver 27 has a larger value than the reference voltage S43, and the output signal Vout2 of the output terminal OUT2 of the AMP driver 28 has a smaller value than the reference voltage S43. Since the output terminal OUT1 and the output terminal OUT2 are connected to both ends of the coil 13 of the camera module 10, a current flows from the output terminal OUT1 toward OUT2.

一方、図４に示すように、指令信号Ｓ２６ａ（図４（ｂ））が基準電圧Ｓ４３（図４（ｄ））よりも大きな値の場合には、差分反転信号は正値となり、これがトランジスタ１１２および１１３のゲートに入力されるため、トランジスタ１１２はコイルに電流を供給しなくなり、トランジスタ１１３はコイルから電流を引くようになる。
逆に、指令信号Ｓ２６ｂ（図４（ｇ））は基準電圧Ｓ４３（図４（ｄ））よりも小さくなるため、差分反転信号は負値となり、これがトランジスタ１１４および１１５のゲートに入力されるため、トランジスタ１１４はコイルに電流を供給するようになり、トランジスタ１１５はコイルから電流を引かないようになる。 On the other hand, as shown in FIG. 4, when the command signal S <b> 26 a (FIG. 4B) is larger than the reference voltage S <b> 43 (FIG. 4D), the differential inversion signal has a positive value, which is the transistor 112. Therefore, the transistor 112 stops supplying current to the coil, and the transistor 113 draws current from the coil.
Conversely, since the command signal S26b (FIG. 4 (g)) is smaller than the reference voltage S43 (FIG. 4 (d)), the difference inversion signal has a negative value and is input to the gates of the transistors 114 and 115. , Transistor 114 will supply current to the coil and transistor 115 will not draw current from the coil.

このため、ＡＭＰ型ドライバ２７の出力端子ＯＵＴ１の出力信号Ｖｏｕｔ１（図４（ｆ））は基準電圧Ｓ４３（図４（ｄ））よりも小さな値となり、ＡＭＰ型ドライバ２８の出力端子ＯＵＴ２の出力信号Ｖｏｕｔ２（図４（ｃ））は基準電圧Ｓ４３（図４（ｄ））よりも大きな値となる。そのため、出力端子ＯＵＴ１および出力端子ＯＵＴ２に接続されたコイル１３には、出力端子ＯＵＴ２からＯＵＴ１に向かって電流が流れる。なお、図４は、各部の信号をその大小関係を考慮して表したものであって、図４において（ａ）は高電位側の電源電圧ＶＤＤ、（ｅ）はＰＩＤ回路２５からの制御信号Ｓ２５、（ｈ）は低電位側の電源電圧ＶＳＳである。 For this reason, the output signal Vout1 (FIG. 4 (f)) of the output terminal OUT1 of the AMP driver 27 becomes a value smaller than the reference voltage S43 (FIG. 4 (d)), and the output signal of the output terminal OUT2 of the AMP driver 28. Vout2 (FIG. 4C) is larger than the reference voltage S43 (FIG. 4D). Therefore, a current flows from the output terminal OUT2 toward OUT1 through the coil 13 connected to the output terminal OUT1 and the output terminal OUT2. FIG. 4 shows the signals of each part in consideration of the magnitude relationship. In FIG. 4, (a) is the power supply voltage VDD on the high potential side, and (e) is the control signal from the PID circuit 25. S25, (h) is the power supply voltage VSS on the low potential side.

また、制御信号Ｓ２５が変化した場合には、制御信号Ｓ２５のリニアな変化に追従して、指令信号Ｓ２３ａ、Ｓ２３ｂもリニアに変化し、したがって、出力信号Ｖｏｕｔ１、Ｖｏｕｔ２もリニアに変化するため、コイル１３に流れる電流量もリニアに変化することになる。
図３および図４からわかるように、ＡＭＰ型ドライバ２７、２８の出力信号Ｖｏｕｔ１、Ｖｏｕｔ２は、Ｈｉｇｈレベル→Ｌｏｗレベル、Ｌｏｗレベル→Ｈｉｇｈレベルと切り替わることはなく、電源電圧ＶＤＤ−ＶＳＳ間でリニアに変化し、且つ一方が基準電圧Ｓ４３よりも大きな値であれば他方は基準電圧Ｓ４３よりも小さな値をとる。これは、出力端子ＯＵＴ１、ＯＵＴ２間に流す電流の制御をトランジスタ１１２〜１１５をフルＯＮ／フルＯＦＦの割合で決めているＰＷＭ制御のようなデジタル制御により行うのではなく、出力端子ＯＵＴ１およびＯＵＴ２間に流す電流の制御をアナログ制御することによるものである。 When the control signal S25 changes, the command signals S23a and S23b also change linearly following the linear change of the control signal S25. Therefore, the output signals Vout1 and Vout2 also change linearly. The amount of current flowing through 13 also changes linearly.
As can be seen from FIGS. 3 and 4, the output signals Vout1 and Vout2 of the AMP drivers 27 and 28 are not switched from high level to low level and from low level to high level, but linearly between the power supply voltages VDD and VSS. If one value is greater than the reference voltage S43, the other value is smaller than the reference voltage S43. This is because the current flowing between the output terminals OUT1 and OUT2 is not controlled by digital control such as PWM control in which the transistors 112 to 115 are determined at a ratio of full ON / full OFF, but between the output terminals OUT1 and OUT2. This is due to analog control of the current flowing through.

つまり、アナログ制御することによって、トランジスタ１１２〜１１５がオンオフしないため、電流経路が切れることがなくなる。そのため、電流が逆流することがなくなることから、電源ＶＤＤライン、電源ＶＳＳラインをＷ揺らす原因であるスイッチングノイズが発生せず、位置制御回路２０を構成する各回路に供給される電源ＶＤＤ−ＶＳＳが揺らされることがなくなる。 In other words, by performing analog control, the transistors 112 to 115 are not turned on and off, so that the current path is not cut off. Therefore, the current does not flow backward, so that switching noise that causes the power VDD line and the power VSS line to sway W does not occur, and the power VDD-VSS supplied to each circuit constituting the position control circuit 20 It will not be shaken.

その結果、この電源ＶＤＤ−ＶＳＳの揺れによって、カメラモジュール１０のコイル１３に流れる電流が揺れることを回避することができるため、コイル１３への供給電流が変動することに伴うレンズ１１の揺れを抑制することができ、すなわち高精度に位置調整を行うことができる。
なお、上記実施形態においては、カメラモジュール１０のレンズ１１の位置調整を行う位置制御回路に適用した場合について説明したが、これに限るものではなく、例えばカメラモジュール１０のオートフォーカスを制御する回路に適用することも可能であり、要はコイルへの通電量を制御することにより位置調整を行うようにした制御回路であれば適用することができる。 As a result, it is possible to avoid fluctuations in the current flowing through the coil 13 of the camera module 10 due to the fluctuation of the power supply VDD-VSS, so that the fluctuation of the lens 11 due to fluctuations in the supply current to the coil 13 is suppressed. That is, position adjustment can be performed with high accuracy.
In the above embodiment, the case where the present invention is applied to a position control circuit that adjusts the position of the lens 11 of the camera module 10 has been described. However, the present invention is not limited to this. The present invention can also be applied. In short, any control circuit can be applied as long as the position is adjusted by controlling the energization amount to the coil.

ここで、ＡＭＰ型ドライバ２７および２８が第１アナログ演算増幅器および第２アナログ演算増幅器に対応し、ドライバ制御回路２６が制御部に対応している。 Here, the AMP drivers 27 and 28 correspond to the first analog operational amplifier and the second analog operational amplifier, and the driver control circuit 26 corresponds to the control unit.

１０カメラモジュール
１１レンズ
１２磁石
１３コイル
２０位置制御回路
２５ＰＩＤ回路
２６ドライバ制御回路（ＤＲＩＶＥＲＣｏｎｔｒｏｌ）
２７、２８ＡＭＰ型ドライバ
３１、３２寄生インダクタンス DESCRIPTION OF SYMBOLS 10 Camera module 11 Lens 12 Magnet 13 Coil 20 Position control circuit 25 PID circuit 26 Driver control circuit (DRIVER Control)
27, 28 AMP driver 31, 32 Parasitic inductance

Claims

A PID circuit that outputs a control signal based on an instruction signal that indicates a target position of the driving object and an output signal of a Hall element that indicates the current position of the driving object;
A control unit that generates a first command signal and a second command signal based on the control signal;
A first analog operational amplifier that generates a first output signal based on the first command signal and supplies the first output signal to one end of the coil;
And a second analog operational amplifiers to supply the other end of the generated said coil a second output signal based on the second command signal,
The Hall element is connected between a power line and a ground line,
The first analog operational amplifier includes two transistors connected in series between the power line and the ground line, and a connection point of the two transistors is connected to one end of the coil. Part
The second analog operational amplifier includes two transistors connected in series between the power supply line and the ground line, and a connection point of the two transistors is connected to the other end of the coil. An analog driving circuit having an output unit .

The two transistors included in each of the first output unit and the second output section, claims, characterized in that only operate in the linear region on the basis of each of the first command signal and the second command signal 1. The analog drive circuit according to 1.

The analog drive circuit according to claim 1, wherein the control unit generates the first command signal obtained by inverting the control signal and the second command signal obtained by inverting the first command signal.

The first output unit of the first analog operational amplifier is analog-controlled based on a difference signal between the first command signal and a reference voltage,
4. The analog according to claim 1, wherein the second output unit of the second analog operational amplifier is analog-controlled based on a difference signal between the second command signal and a reference voltage. 5. Driving circuit.

A first analog operational amplifier having an output connected to one end of the coil;
  A second analog operational amplifier having an output end connected to the other end of the coil;
  A PID circuit that outputs a control signal based on an instruction signal that indicates a target position of the driving object and an output signal of a Hall element that indicates the current position of the driving object;
  A control unit that generates a command signal to be input to the first analog operational amplifier and the second analog operational amplifier based on the control signal;
  Each of the first analog operational amplifier and the second analog operational amplifier has two transistors connected in series, and a connection point between the two transistors is the first analog operational amplifier and the second analog operational amplifier. The output of each amplifier,
  The analog driving circuit, wherein each of the two transistors operates only in a linear region based on the command signal of the control unit.

5. The analog drive circuit according to claim 1, wherein the second command signal is an inverted signal of the first command signal. 6.

  An analog drive circuit according to any one of claims 1 to 6,
  A Hall element,
  A position control circuit for controlling the lens position predicted from the magnetic field detected by the Hall element to coincide with the target position of the lens.