[go: up one dir, main page]

JP5775711B2 - 炭化珪素半導体装置及びその製造方法 - Google Patents

炭化珪素半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5775711B2
JP5775711B2 JP2011051598A JP2011051598A JP5775711B2 JP 5775711 B2 JP5775711 B2 JP 5775711B2 JP 2011051598 A JP2011051598 A JP 2011051598A JP 2011051598 A JP2011051598 A JP 2011051598A JP 5775711 B2 JP5775711 B2 JP 5775711B2
Authority
JP
Japan
Prior art keywords
silicon carbide
type
ohmic electrode
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011051598A
Other languages
English (en)
Other versions
JP2012190909A (ja
Inventor
太一 岡野
太一 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2011051598A priority Critical patent/JP5775711B2/ja
Priority to PCT/JP2011/079480 priority patent/WO2012120749A1/ja
Priority to TW101107439A priority patent/TWI469352B/zh
Publication of JP2012190909A publication Critical patent/JP2012190909A/ja
Application granted granted Critical
Publication of JP5775711B2 publication Critical patent/JP5775711B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭化珪素半導体装置及びその製造方法に関するものである。
炭化珪素半導体は、シリコン半導体よりも絶縁破壊電圧が大きく、エネルギーバンドギャップが広く、また、熱伝導度が高いなど優れた特徴を有するので、発光素子、大電力パワーデバイス、耐高温素子、耐放射線素子、高周波素子等への応用が期待されている。
また、炭化珪素半導体は、ショットキーバリアダイオードに適用されている。この炭化珪素（ＳｉＣ）ショットキーバリアダイオードは、従来から、順方向にサージ電流が流れた際に、比較的低いサージ電流でも素子破壊が引き起こされることが知られている。
そこで、この問題を解決するために、ＳｉＣ半導体素子の一方の表面にｎ型領域とｐ型領域とを並列に配置し、大電流導通時にｐ型領域から少数キャリアである正孔の注入が起こるようにした素子構造が提案されている（例えば、非特許文献１参照）。このような素子構造とした場合、サージ耐量を向上させることができる。そして、このような素子構造は、ＭＰＳ（Merged P-i-N Schottky）構造と呼ばれている。
ＭＰＳ構造では、半導体装置の一方の表面にショットキーダイオードとｐｎ型ダイオードとを交互に配置している。したがって、半導体素子の一方の表面上には、ｎ型半導体領域に良好なショットキー接合し、かつｐ型半導体領域に良好なオーミック接合をする接合材料からなる接合層を設ける必要がある。ｐ型炭化珪素に対してオーミック性の電極を形成する金属としては、チタン−アルミニウム（Ｔｉ−Ａｌ）合金やニッケル（Ｎｉ）が知られている。
半導体装置を形成するためには、このオーミック電極を覆うようにショットキー電極を形成し、その上に表面パッド電極を形成し、その上にワイヤボンディングを行う。このワイヤボンディングについて、超音波振動による摩擦熱を利用して行う方法が知られている。この方法では、ヘッドでボンディングワイヤを押圧し、その荷重と超音波振動により、ボンディングワイヤを溶融して表面パッド電極に接合する。ここで、荷重はボンディングワイヤと表面パッド電極を結ぶ方向にかかるのに対して、超音波振動はボンディングワイヤと表面パッド電極を結ぶ方向に対して直交する方向にかかる。
特開平５−７５０９９号公報 特開２００９−９４４３３号公報
ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ Ｖｏｌ．ＥＤＬ８ Ｎｏ．９ １９８７，Ｐ４０７〜４０９
図２２に従来の炭化珪素半導体装置５０を示す。
炭化珪素半導体装置５０は、炭化珪素基板５１と、炭化珪素基板５１上に形成されたｎ型炭化珪素層５２と、ｎ型炭化珪素層５２の表面近傍に形成されたp型不純物領域５３と、p型不純物領域上に形成されたp型オーミック電極５４と、p型オーミック電極５４を覆うようにｎ型炭化珪素層５２上に形成されたショットキー電極５５と、ショットキー電極５５上に形成された表面パッド電極５６と、炭化珪素基板５１の裏面に形成された裏面オーミック電極５７とを備えている。
超音波振動を利用したワイヤボンディングはすぐれた技術であるが、p型オーミック電極５４がｎ型炭化珪素層５２（p型不純物領域５３）上に突き出た構造を有するために、ワイヤボンディングの超音波振動の際に、p型オーミック電極５４がp型不純物領域５３上で擦られ、p型オーミック電極が破壊されるという問題があった。
発明者らは鋭意研究の結果、このオーミック電極の破壊は、ＴｉＡｌオーミック電極の場合、合金化熱処理によりＡｌが融解し、硬いＡｌの反応生成物が形成され、その反応生成物が超音波振動によりｎ型炭化珪素層（ｐ型不純物領域）の表面を擦られるために炭化珪素層の表面を傷をつけることによって進むと推測した。
本発明は、上記事情を鑑みてなされたものであり、超音波振動を利用したワイヤボンディングの際にオーミック電極が破壊されない炭化珪素半導体装置及びその製造方法を提供することを目的とする。
本発明は、以下の手段を提供する。
（１）炭化珪素基板と、前記炭化珪素基板上に形成されたｎ型炭化珪素層と、前記ｎ型炭化珪素層の表面近傍に形成されたp型不純物領域と、前記p型不純物領域上に形成されたp型オーミック電極と、前記p型オーミック電極を覆うように前記ｎ型炭化珪素層上に形成されたショットキー電極と、を備え、前記p型オーミック電極は前記p型不純物領域の表面に設けられた凹部内に形成されており、前記p型オーミック電極の上面は前記ｎ型炭化珪素層の表面よりも低い位置にある、ことを特徴とする炭化珪素半導体装置。
（２）炭化珪素基板と、前記炭化珪素基板上に形成されたｎ型炭化珪素層と、前記ｎ型炭化珪素層の表面に設けられた窪み部の下方に形成されると共に、前記表面よりも低い位置に配置するp型不純物領域と、前記p型不純物領域上に形成されたp型オーミック電極と、前記p型オーミック電極を覆うように前記ｎ型炭化珪素層上に形成されたショットキー電極と、を備え、前記p型オーミック電極は前記p型不純物領域の表面に設けられた凹部内に形成されており、前記p型オーミック電極の上面は前記ｎ型炭化珪素層の表面よりも低い位置にある、ことを特徴とする炭化珪素半導体装置。
（３）炭化珪素基板と、前記炭化珪素基板上に形成されたｎ型炭化珪素層と、前記ｎ型炭化珪素層の表面に設けられた窪み部の下方に形成されると共に、前記表面よりも低い位置に配置するp型不純物領域と、前記p型不純物領域上に形成されたp型オーミック電極と、前記p型オーミック電極を覆うように前記ｎ型炭化珪素層上に形成されたショットキー電極と、を備え、前記p型オーミック電極の上面は前記ｎ型炭化珪素層の表面よりも低い位置にある、ことを特徴とする炭化珪素半導体装置。
（４）前記p型不純物領域は互いに離間して形成された複数の領域からなることを特徴とする（１）から（３）のいずれか一つに記載の炭化珪素半導体装置。
（５）前記ショットキー電極上に表面パッド電極を備えたことを特徴とする（１）から（４）のいずれか一つに記載の炭化珪素半導体装置。
（６）前記p型オーミック電極は直線状であることを特徴とする（１）から（５）のいずれか一つに記載の炭化珪素半導体装置。
（７）前記p型オーミック電極がチタンとアルミニウムを含有する合金からなることを特徴とする（１）から（６）のいずれか一つに記載の炭化珪素半導体装置。
（８）炭化珪素基板上にｎ型炭化珪素層を形成する工程と、前記ｎ型炭化珪素層の表面にドーパントを注入してp型不純物領域を形成する工程と、前記p型不純物領域の表面に凹部を形成する工程と、前記凹部内に、前記ｎ型炭化珪素層の表面よりも低く配置するようにp型オーミック電極を形成する工程と、前記p型オーミック電極を覆うように前記ｎ型炭化珪素層上にショットキー電極を形成する工程と、を有すること特徴とする炭化珪素半導体装置の製造方法。
（９）炭化珪素基板上にｎ型炭化珪素層を形成する工程と、前記ｎ型炭化珪素層の表面に窪み部を形成する工程と、前記窪み部にドーパントを注入してp型不純物領域を形成する工程と、前記p型不純物領域の表面に凹部を形成する工程と、前記凹部内に、前記ｎ型炭化珪素層の表面よりも低く配置するようにp型オーミック電極を形成する工程と、前記p型オーミック電極を覆うように前記ｎ型炭化珪素層上にショットキー電極を形成する工程と、を有すること特徴とする炭化珪素半導体装置の製造方法。
（１０）炭化珪素基板上にｎ型炭化珪素層を形成する工程と、前記ｎ型炭化珪素層の表面に窪み部を形成する工程と、前記窪み部にドーパントを注入してp型不純物領域を形成する工程と、前記p型不純物領域上に、前記ｎ型炭化珪素層の表面よりも低く配置するようにp型オーミック電極を形成する工程と、前記p型オーミック電極を覆うように前記ｎ型炭化珪素層上にショットキー電極を形成する工程と、を有すること特徴とする炭化珪素半導体装置の製造方法。
（１１）前記p型オーミック電極を形成する工程が、チタン層、アルミニウム層を順に堆積し、熱処理によってそれらを合金化することを含むこと特徴とする（８）から（１０）のいずれか一つに記載の炭化珪素半導体装置の製造方法。
本発明の炭化珪素半導体装置によれば、ｎ型炭化珪素層の表面近傍に形成されたp型不純物領域と、p型不純物領域上に形成されたp型オーミック電極とを備え、p型オーミック電極がp型不純物領域の表面に設けられた凹部内に形成されており、p型オーミック電極の上面がｎ型炭化珪素層の表面よりも低い位置にある構成を採用したので、超音波振動を利用したワイヤボンディングの際に、超音波振動によりp型オーミック電極がp型不純物領域の表面上を揺すられることがなく、p型オーミック電極が破壊されることがない。
本発明の炭化珪素半導体装置によれば、ｎ型炭化珪素層の表面に設けられた窪み部の下方に形成されると共に、前記表面よりも低い位置に配置するp型不純物領域と、p型不純物領域上に形成されたp型オーミック電極とを備え、p型オーミック電極がp型不純物領域の表面に設けられた凹部内に形成されており、p型オーミック電極の上面がｎ型炭化珪素層の表面よりも低い位置にある構成を採用したので、超音波振動を利用したワイヤボンディングの際に、超音波振動によりp型オーミック電極がp型不純物領域の表面上を揺すられることがなく、p型オーミック電極が破壊されることがない。
本発明の炭化珪素半導体装置によれば、ｎ型炭化珪素層の表面に設けられた窪み部の下方に形成されると共に、前記表面よりも低い位置に配置するp型不純物領域とp型不純物領域上に形成されたp型オーミック電極とを備え、p型オーミック電極の上面がｎ型炭化珪素層の表面よりも低い位置にある構成を採用したので、超音波振動を利用したワイヤボンディングの際に、超音波振動によりp型オーミック電極がp型不純物領域の表面上を揺すられることがなく、p型オーミック電極が破壊されることがない。
本発明の炭化珪素半導体装置の製造方法によれば、p型不純物領域の表面に凹部を形成する工程と、前記凹部内に、前記ｎ型炭化珪素層の表面よりも低く配置するようにp型オーミック電極を形成する工程と、を有する構成を採用したので、超音波振動を利用したワイヤボンディングの際に、超音波振動によりp型オーミック電極がp型不純物領域の表面上を揺すられることがなく、p型オーミック電極が破壊されることがない炭化珪素半導体装置を製造することができる。
本発明の炭化珪素半導体装置の製造方法によれば、p型不純物領域の表面に凹部を形成する工程と、前記凹部内に、ｎ型炭化珪素層の表面よりも低く配置するようにp型オーミック電極を形成する工程と、を有する構成を採用したので、超音波振動を利用したワイヤボンディングの際に、超音波振動によりp型オーミック電極がp型不純物領域の表面上を揺すられることがなく、p型オーミック電極が破壊されることがない炭化珪素半導体装置を製造することができる。
本発明の炭化珪素半導体装置の製造方法によれば、ｎ型炭化珪素層の表面に窪み部を形成する工程と、前記窪み部にドーパントを注入してp型不純物領域を形成する工程と、前記p型不純物領域の表面に凹部を形成する工程と、前記凹部内に、前記ｎ型炭化珪素層の表面よりも低く配置するようにp型オーミック電極を形成する工程と、を有する構成を採用したので、超音波振動を利用したワイヤボンディングの際に、超音波振動によりp型オーミック電極がp型不純物領域の表面上を揺すられることがなく、p型オーミック電極が破壊されることがない炭化珪素半導体装置を製造することができる。
本発明の炭化珪素半導体装置の製造方法によれば、ｎ型炭化珪素層の表面に窪み部を形成する工程と、前記窪み部にドーパントを注入してp型不純物領域を形成する工程と、前記p型不純物領域上に、前記ｎ型炭化珪素層の表面よりも低く配置するようにp型オーミック電極を形成する工程と、を有する構成を採用したので、超音波振動を利用したワイヤボンディングの際に、超音波振動によりp型オーミック電極がp型不純物領域の表面上を揺すられることがなく、p型オーミック電極が破壊されることがない炭化珪素半導体装置を製造することができる。
本発明の第１実施形態に係る炭化珪素半導体装置を示した断面模式図である。 図１で示した炭化珪素半導体装置のｐ型オーミック電極周辺の拡大図である。 本発明の第１実施形態に係る炭化珪素半導体装置の製造方法を説明するための断面模式図である。 本発明の第１実施形態に係る炭化珪素半導体装置の製造方法を説明するための断面模式図である。 本発明の第１実施形態に係る炭化珪素半導体装置の製造方法を説明するための断面模式図である。 本発明の第１実施形態に係る炭化珪素半導体装置の製造方法を説明するための断面模式図である。 本発明の第１実施形態に係る炭化珪素半導体装置の製造方法を説明するための断面模式図である。 本発明の第１実施形態に係る炭化珪素半導体装置の製造方法を説明するための断面模式図である。 本発明の第２実施形態に係る炭化珪素半導体装置を示した断面模式図である。 本発明の第２実施形態に係る炭化珪素半導体装置の製造方法を説明するための断面模式図である。 本発明の第２実施形態に係る炭化珪素半導体装置の製造方法を説明するための断面模式図である。 本発明の第２実施形態に係る炭化珪素半導体装置の製造方法を説明するための断面模式図である。 本発明の第２実施形態に係る炭化珪素半導体装置の製造方法を説明するための断面模式図である。 本発明の第２実施形態に係る炭化珪素半導体装置の製造方法を説明するための断面模式図である。 本発明の第２実施形態に係る炭化珪素半導体装置の製造方法を説明するための断面模式図である。 本発明の第３実施形態に係る炭化珪素半導体装置を示した断面模式図である。 本発明の第３実施形態に係る炭化珪素半導体装置の製造方法を説明するための断面模式図である。 本発明の第３実施形態に係る炭化珪素半導体装置の製造方法を説明するための断面模式図である。 本発明の第３実施形態に係る炭化珪素半導体装置の製造方法を説明するための断面模式図である。 本発明の第３実施形態に係る炭化珪素半導体装置の製造方法を説明するための断面模式図である。 本発明の第３実施形態に係る炭化珪素半導体装置の製造方法を説明するための断面模式図である。 従来の炭化珪素半導体装置を説明するための断面模式図である。
以下、本発明を適用した実施形態の炭化珪素半導体装置及びその製造方法について、図を用いてその構成を説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
〔炭化珪素半導体装置（第1実施形態）〕
図１は、本発明の炭化珪素半導体装置の一例を示した断面模式図である。
図１に示す炭化珪素半導体装置１０は、炭化珪素基板１と、炭化珪素基板１上に形成されたｎ型炭化珪素層２と、ｎ型炭化珪素層２の表面近傍に形成されたp型不純物領域３と、p型不純物領域上に形成されたp型オーミック電極４と、p型オーミック電極４を覆うようにｎ型炭化珪素層２上に形成されたショットキー電極５と、を備え、p型オーミック電極４はp型不純物領域３の表面に設けられた凹部３ａ内に形成されており、p型オーミック電極の上面はｎ型炭化珪素層の表面２ａよりも低い位置にある。また、ショットキー電極５上には表面パッド電極６が備えられ、炭化珪素基板１の裏面には裏面オーミック電極７が備えられている。
なお、図示しないボンディングワイヤは表面パッド電極６上に形成される。
炭化珪素基板１は例えば、４Ｈ−ＳｉＣ単結晶基板である。また、面方位はＳｉ面を用いても、Ｃ面を用いてもよく、オフ角が設けられていてもよい。この炭化珪素基板１は、高濃度にｎ型不純物がドープされたｎ型半導体基板が望ましい。
炭化珪素基板１上にはｎ型エピタキシャル層（ｎ型炭化珪素層）２が形成されており、ｎ型エピタキシャル層２には複数のｐ型不純物領域３が形成されている。これにより、ｐ型不純物領域３とｎ型エピタキシャル層２との界面にはｐｎ接合領域が形成され、ショットキーバリアダイオードの整流性が向上される。また、ｐｎ接合領域の間隔を狭くすることにより、リーク電流を小さくすることができる。
なお、後述する炭化珪素半導体装置の製造方法において説明するように、ｐ型不純物領域３は、ｐ型不純物濃度の違いにより、高濃度ｐ型不純物領域と、その高濃度ｐ型不純物領域を囲繞する低濃度ｐ型不純物領域からなるものとしてもよい。また、ｐ型不純物領域３は、エピタキシャル成長で形成されたものであってもよい。
図２は、ｐ型オーミック電極４の周辺の拡大図であって、後述する合金化前のものである。図２に示すように、ｐ型オーミック電極４は、ｐ型不純物領域３側に設けられた第１合金層４ａと、第１合金層４ａを挟んでｐ型不純物領域３と反対側に設けられた第２合金層４ｂとの二層構造を有している。なお、電極の断面観察において二層構造が観察されるｐ型オーミック電極４は、オーミック特性が良好で且つ表面状態が良好な電極となっている。これは、後述する炭化珪素半導体装置の製造方法において説明するように、ｐ型オーミック電極４の形成において、チタンを蒸着した後にアルミニウムを積層するという順序になっていることと関連している。したがって、上記積層順序と異なる場合には、明確な層として観察されない。
なお、第１合金層４ａと第２合金層４ｂとの境界は、電子顕微鏡を用いて断面を観察した際にコントラストが異なる境界から定めることができる。
ｐ型オーミック電極４は、少なくともチタン、アルミニウムを含む二元系の合金層である。そして、この合金層のチタンとアルミニウムの割合は、アルミニウム（Ａｌ）が４０〜７０質量％、チタン（Ｔｉ）が２０〜５０質量％であることが好ましい。アルミニウムが４０質量％未満であると、オーミック性を示さないために好ましくなく、アルミニウムが７０質量％を越えると、余剰のアルミニウムが液相を形成して周囲に飛散し、ＳｉＯ２等の保護膜と反応してしまうために好ましくない。また、Ｔｉが２０％未満であると、余剰のアルミが周囲に飛散し、ＳｉＯ２保護膜と反応してしまうために好ましくなく、５０質量％を超えるとオーミック性を示さないために好ましくない。
図１に示すように、ｐ型不純物領域３及びｎ型エピタキシャル層２とショットキー金属部５との界面には、金属と半導体との接合によって生じるショットキー障壁が形成され、ショットキー接合領域が形成される。これにより、炭化珪素半導体装置（ショットキーバリアダイオード）１０の順方向の電圧降下を低くするとともに、スイッチング速度を速くすることができる。
なお、電極全体で前記ショットキー接合領域が占める面積の割合を大きくすることにより、順方向に電流を流したときの電圧降下を小さくして、電力損失を小さくすることができる。
以上説明したように、本実施形態の炭化珪素半導体装置１０によれば、p型オーミック電極４がp型不純物領域３の表面に設けられた凹部３ａ内に形成されており、p型オーミック電極４の上面４ｃがｎ型炭化珪素層２の表面２ａよりも低い位置にあるので、この炭化珪素半導体装置１０の表面パッド電極６に超音波振動を利用したワイヤボンディングを行っても、超音波振動によりp型オーミック電極４がp型不純物領域３の表面上を揺すられることがなく、p型オーミック電極４が破壊されることがない。
〔炭化珪素半導体装置の製造方法（第1実施形態）〕
次に、本発明の実施形態である炭化珪素半導体装置１０の製造方法について説明する。図３〜図８は、本実施形態の炭化珪素半導体装置１０の製造方法の一例を説明する工程断面図である。なお、図１及び図２で示した部材と同一の部材については同一の符号を付している。
（ｎ型炭化珪素層形成工程）
まず、炭化珪素基板１上にｎ型エピタキシャル層（ｎ型炭化珪素層）２を形成する。
（p型不純物領域形成工程）
＜マスク形成工程＞
次に、図３に示すように、ｐ型ドーパントを注入するためのマスクを形成する。
まず、ＣＶＤ法により、Ｎ型エピタキシャル層２上に酸化膜を形成する。
次に、その酸化膜上にレジストを塗布した後、ステッパーによるフォトレジストパターンを形成する。ステッパーを用いることにより微細パターンからなるフォトレジストパターンを形成することができる。その後、酸化膜をドライエッチングして窓部１１ａを形成する。
レジストマスクをp型不純物のイオン注入用マスクとして用いてもよい。
高温でイオン注入を行う場合、レジストマスクを使用できないため、ＳｉＯ２等の酸化膜マスクや、ＳｉＮ等の窒化膜マスクその他のイオン注入用のマスクを用いることができる。
＜ドーパント注入工程＞
次に、図４に示すように、窓部１１ａが形成された酸化膜１１をマスクとして用いて、ｐ型不純物となるアルミニウムまたはボロンをｎ型エピタキシャル層２にイオン注入してp型不純物領域３を形成する。
イオン注入は、室温〜高温（６００℃程度)で行うことができる。Ａｌのイオン注入量は、１０１８〜１０２０／ｃｍ２程度がよい。多すぎると結晶のダメージが大きく、少なすぎるとＮｄが少なくなるからである。
マスクはレジストの場合、有機洗浄や灰化処理により除去する。ＳｉＯ２等の場合、ＨＦ等の酸によりエッチング除去する。
イオンの活性化は１７００〜１８５０℃程度の温度で行う。雰囲気はＡｒ、処理時間は数分〜数１０分程度が好ましい。表面保護膜によって面あれを防止してもよい。活性化後、保護マスクを付けた場合は、保護マスクを除去する。保護マスクが炭化膜の場合は酸化するとよい。
（凹部形成工程）
次に、図５及び図６に示すように、p型不純物領域３に、ｐ型オーミック電極を形成するための凹部３ａを形成する。
＜マスク形成工程＞
まず、図５に示すように、全面にレジストを塗布した後、p型不純物領域３に形成する凹部に対応した窓部１２ａを有するフォトレジストパターンを形成する。
＜ドライエッチング工程＞
次に、図６に示すように、窓部１２ａを有するレジストマスク１２を用いて、ドライエッチングにより、p型不純物領域３の表面に深さ１００〜３００ｎｍ程度の凹部３ａを形成する。１００ｎｍよりも浅いと、上面がｎ型炭化珪素層２の表面よりも低い位置にあるｐ型オーミック電極４を形成するのが困難であり、３００ｎｍよりも深いと、エッチングに時間がかかり過ぎるからである。
レジストマスクは逆テーパー型にしておくとよい。
ドライエッチングの条件としては例えば、エッチングガスにＳＦ６、希釈ガスにＡｒ、圧力は１Ｐａ、ＲＦ出力は５００Ｗ程度で行うことができる。
ＳｉＯ２等の酸化膜マスクや、ＳｉＮ等の窒化膜マスクを用いてドライエッチングを行ってもよい。
（p型オーミック電極形成工程）
次に、図７に示すように、レジストマスク１２を用いて、p型不純物領域３の凹部３ａ内に、ｐ型オーミック電極４を形成する。この際、ｐ型オーミック電極４の上面４ｃがｎ型炭化珪素層２の表面２ａよりも低い位置になるようにｐ型オーミック電極４を形成する。
p型オーミック電極形成工程は、ｐ型不純物領域３を形成したｎ型エピタキシャル層２上にチタン層を形成する工程（チタン層形成工程）と、チタン層上にアルミニウム層を形成する工程（アルミニウム層形成工程）と、熱処理により合金化する工程（熱処理工程）とから概略構成されている。
電子ビーム蒸着等の蒸着法やスパッタ法を用いて形成する。ＴｉＡｌの厚さは、各々３０ｎｍ、８０ｎｍ程度が好ましい。上記マスクの上にＴｉＡｌを堆積し、リフトオフして電極を形成する。上記マスクを除去、ＴｉＡｌを堆積後、フォトリソグラフィを行い、エッチングにより電極を形成してもよい。エッチングの場合は、残ったレジストを溶剤や灰化処理にて除去する。
合金化熱処理は、９００℃前後、Ａｒ雰囲気中で、数分〜数１０分行うのが好ましい。
＜チタン層形成工程＞
まず、前処理として例えば硫酸＋過酸化水素、アンモニア＋過酸化水素、フッ酸水溶液、塩酸＋過酸化水素、フッ酸水溶液等を用いて基板をＲＣＡ洗浄する。
次に、スパッタ法または蒸着法を用いて、ｐ型不純物領域３を形成したｎ型エピタキシャル層２上にチタン層を形成する。これにより、チタン層４ａが形成される。
＜アルミニウム層形成工程＞
次に、スパッタ法または蒸着法を用いて、チタン層４ａ上にアルミニウム層を形成する。これにより、アルミニウム層４ｂが形成される。
ここで、チタン層４ａ及びアルミニウム層４ｂの膜厚は、それぞれ１〜２００ｎｍであることが好ましく、１０〜１００ｎｍが特に好ましい。チタン層４ａ及びアルミニウム層４ｂの膜厚が１ｎｍ未満であるとオーミック接合に充分な電極層が形成できないために好ましくなく、２００ｎｍを超えると周囲の絶縁膜等に影響が出るおそれがあるために好ましくない。チタン層４ａ及びアルミニウム層４ｂを合わせた膜厚は凹部３ａの深さを超えない膜厚とする。
＜熱処理工程＞
次に、積層されたチタン層４ａとアルミニウム層４ｂとを熱処理により合金化する。熱処理には、赤外線ランプ加熱装置（ＲＴＡ装置）等を用いることができる。熱処理温度は、８８０〜９３０℃が好ましく、８９０〜９１０℃がより好ましい。熱処理温度が８８０℃未満であると合金化反応が充分に促進しないため好ましくなく、９３０℃を超えると拡散の制御が困難となって所望の合金組成を得られないために好ましくない。また、熱処理時間は、１〜５分が好ましく、１〜３分がより好ましい。熱処理時間が１分未満であると合金化反応が充分に促進しないため好ましくなく、５分を超えると基板との反応が進行しすぎてしまい電極の表面が荒れてしまうために好ましくない。なお、熱処理は、不活性ガス雰囲気で行うことが好ましく、アルゴン雰囲気で行うことがより好ましい。このようにして、チタン−アルミニウムからなる二元系の合金膜を形成する。
次に、レジストマスク１２を除去する。
（ショットキー電極形成工程）
次に、図８に示すように、p型オーミック電極４を覆うようにｎ型炭化珪素層２上にショットキー電極５を形成する。ショットキー電極５の膜厚は１００〜数１００ｎｍ程度が好ましい。その後、ショットキー障壁高さを適切に制御するため、ショットキー熱処理を行う。ショットキー熱処理はショットキー電極金属により異なるが、Ｔｉの場合、５００℃前後で行う。
＜マスク形成工程＞
まず、ｐ型オーミック電極４を形成したｎ型エピタキシャル層２上にレジストを塗布した後、フォトレジストパターンを形成する。
＜金属膜形成工程＞
次に、スパッタ法または蒸着法で、窓部を形成したレジスト上に、例えば、チタンまたはモリブデンなどからなる金属膜を形成する。
次に、そのレジストを除去（リフトオフ）することにより、窓部に形成された金属膜のみをｐ型オーミック電極４を覆うように残すことができる。
＜熱処理工程＞
次に、ショットキー障壁制御のための熱処理（例えば、６００℃での熱処理）を不活性ガス雰囲気で行い、ショットキー電極５を形成する。ショットキー電極５は、炭化珪素基板１に接続され、ショットキーコンタクトを形成している。
（表面パッド電極形成工程）
次に、図８に示すように、ショットキー電極５上に表面パッド電極６を形成する。パッド電極にはＡｌ等を用い、その厚さは必要によるが、通常、数〜１０μm程度とする。
＜マスク形成工程＞
まず、ショットキー金属部８を形成したｎ型エピタキシャル層２上にレジストを塗布した後、露光・現像により、フォトレジストパターンを形成する。
＜金属膜形成工程＞
次に、スパッタ法で、窓部を形成したレジスト上に、例えば、アルミニウムからなる金属膜を形成する。
次に、前記レジストを除去（リフトオフ）することにより、窓部に形成された金属膜のみをショットキー電極５を覆うように残すことができる。
これにより、ショットキー電極５に電気的に接続された表面パッド電極６を形成する。
（裏面オーミック電極形成工程）
次に、図８に示すように、炭化珪素基板１の裏面に、裏面オーミック電極を形成する。裏面オーミック電極は例えば、Ｎｉ等を用い、１０００℃程度、数分〜数１０分、Ａｒ雰囲気で熱処理する。この熱処理は、上記ショットキー熱処理温度よりも高いため、ショットキー電極形成前に行うか、又は、表面側に影響を与えない条件でレーザーアニールを用いて、ショットキー電極形成後に行うのが好ましい。
＜保護膜形成工程＞
まず、ＣＶＤ法により、表面パッド電極６上に、たとえば、シリコン酸化膜（ＳｉＯ２）からなる保護膜（図示せず）を形成する。
この後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により、保護膜の平坦化を行ってもよい。
＜裏面オーミック電極形成工程＞
スパッタ法または蒸着法で、ｐ型不純物領域３を形成した炭化珪素基板１の裏面に、例えば、Ｎｉからなる金属膜を形成する。
次に、熱処理（例えば、９５０℃の熱処理）を不活性ガス雰囲気または真空中で行って、裏面オーミック電極７とする。これにより、裏面オーミック電極７は、炭化珪素基板１の裏面と良好なオーミックコンタクトを形成する。
次に、保護膜を除去する。
以上の工程により、本実施形態の炭化珪素半導体装置１０を製造することができる。
以上説明したように、本実施形態の炭化珪素半導体装置１０の製造方法によれば、p型不純物領域３の表面に凹部３ａを形成する工程と、凹部３ａ内に、ｎ型炭化珪素層２の表面２ａよりも低く配置するようにp型オーミック電極４を形成する工程と、を有するので、表面パッド電極に超音波振動を利用したワイヤボンディングを行っても、超音波振動によりp型オーミック電極がp型不純物領域の表面上を揺すられることがなく、p型オーミック電極が破壊されることがない炭化珪素半導体装置を製造することができる。
〔炭化珪素半導体装置（第２実施形態）〕
図９は、本発明の炭化珪素半導体装置の一例を示した断面模式図である。
第１実施形態で示した部材と同一の部材については同一の符号を付し、その説明を省略する。
図９に示す炭化珪素半導体装置２０は、炭化珪素基板１と、炭化珪素基板１上に形成されたｎ型炭化珪素層２と、前記ｎ型炭化珪素層２の表面２ａに設けられた窪み部２ｂの下方に形成されると共に、表面２ａよりも低い位置に配置するp型不純物領域２３と、p型不純物領域２３上に形成されたp型オーミック電極２４と、p型オーミック電極２４を覆うようにｎ型炭化珪素層２上に形成されたショットキー電極５と、を備え、p型オーミック電極２４はp型不純物領域２３の表面に設けられた凹部２３ａ内に形成されており、p型オーミック電極２４の上面２４ａはｎ型炭化珪素層２の表面２ａよりも低い位置にある。また、ショットキー電極５上には表面パッド電極６を備え、炭化珪素基板１の裏面には裏面オーミック電極７が備えられている。
第１実施形態とは、p型不純物領域２３の最上面２３ａがｎ型炭化珪素層２の表面２ａよりも低い位置に形成されている点で相違する。図９に示した例では、p型オーミック電極２４の表面２４ａはp型不純物領域２３の最上面２３ａよりも高い位置にあるが、最上面２３ａよりも低い位置にあってもよい。
なお、図示しないボンディングワイヤは表面パッド電極６上に形成される。
以上説明したように、本実施形態の炭化珪素半導体装置２０によれば、ｎ型炭化珪素層２の表面２ａに設けられた窪み部２ｂの下方に形成されると共に、表面２ａよりも低い位置に配置するp型不純物領域２３を備え、p型オーミック電極２４がp型不純物領域２３の表面に設けられた凹部２３ａ内に形成されており、p型オーミック電極２４の上面２４ｃがｎ型炭化珪素層２の表面２ａよりも低い位置にあるので、この炭化珪素半導体装置２０の表面パッド電極６に超音波振動を利用したワイヤボンディングを行っても、超音波振動によりp型オーミック電極２４がp型不純物領域２３の表面上を揺すられることがなく、p型オーミック電極２４が破壊されることがない。
〔炭化珪素半導体装置の製造方法（第２実施形態）〕
次に、本発明の実施形態である炭化珪素半導体装置２０の製造方法について説明する。図１０〜図１５は、本実施形態の炭化珪素半導体装置２０の製造方法の一例を説明する工程断面図である。
（ｎ型炭化珪素層形成工程）
まず、炭化珪素基板１上にｎ型エピタキシャル層（ｎ型炭化珪素層）２を形成する。
（窪み部形成工程）
＜マスク形成工程＞
次に、ｎ型エピタキシャル層２の表面に窪み部２ｂを形成すると共に、ｐ型ドーパントを注入してp型不純物領域２３を形成するためのマスクを形成する。
このマスクは図３を用いて説明したのと同様に、ＣＶＤ法により、ｎ型エピタキシャル層２上に酸化膜を形成する。
次に、その酸化膜上にレジストを塗布した後、ステッパーによるフォトレジストパターンを形成する。ステッパーを用いることにより微細パターンからなるフォトレジストパターンを形成することができる。その後、酸化膜をドライエッチングして窓部２１ａを形成する。
レジストからなるマスクを用いてもよい。
＜ドライエッチング工程＞
次に、図１０に示すように、窓部２１ａが形成された酸化膜２１をマスクとして用いて、ドライエッチングにより、ｎ型エピタキシャル層２の表面に深さ５０〜１００ｎｍ程度の窪み部２ｂを形成する。５０ｎｍよりも浅いと、上面がｎ型炭化珪素層２の表面よりも低い位置にあるｐ型オーミック電極２４を形成するのが困難であり、１００ｎｍよりも深いと、エッチングに時間がかかり過ぎるからである。
ドライエッチングの条件としては例えば、エッチングガスにＳＦ６、希釈ガスにＡｒ、圧力は１Ｐａ、ＲＦ出力は５００Ｗ程度で行うことができる。
ＳｉＯ２等の酸化膜マスクや、ＳｉＮ等の窒化膜マスクを用いてドライエッチングを行ってもよい。
（p型不純物領域形成工程）
次に、図１１に示すように、窓部２１ａが形成された酸化膜２１をマスクとして用いて、ｐ型不純物となるアルミニウムまたはボロンをｎ型エピタキシャル層２の窪み部２ｂの下方部分にイオン注入してp型不純物領域２３を形成する。酸化膜２１を除去した後、注入したイオンの活性化を行うために熱処理を行う。
（凹部形成工程）
次に、図１２及び図１３に示すように、p型不純物領域２３に、ｐ型オーミック電極２４を形成するための凹部２３ａを形成する。
＜マスク形成工程＞
まず、図１２に示すように、全面にレジストを塗布した後、p型不純物領域２３に形成する凹部２３ａに対応した窓部を有するフォトレジストパターンを形成する。
＜ドライエッチング工程＞
次に、図１３に示すように、窓部２２ａを有するレジストマスク２２を用いて、ドライエッチングにより、p型不純物領域２３の表面に深さ５０〜１００ｎｍ程度の凹部２３ａを形成する。５０ｎｍよりも浅いと、上面がｎ型炭化珪素層２の表面よりも低い位置にあるｐ型オーミック電極２４を形成するのが困難であり、１００ｎｍよりも深いと、エッチングに時間がかかり過ぎるからである。
ドライエッチングの条件としては例えば、エッチングガスにＳＦ６、希釈ガスにＡｒ、圧力は１Ｐａ、ＲＦ出力は５００Ｗ程度で行うことができる。
ＳｉＯ２等の酸化膜マスクや、ＳｉＮ等の窒化膜マスクを用いてドライエッチングを行ってもよい。
（p型オーミック電極形成工程）
次に、図１４に示すように、p型不純物領域２３の凹部２３ａ内に、ｐ型オーミック電極２４を形成する。この際、ｐ型オーミック電極２４の上面２４ａがｎ型炭化珪素層２の表面２ａよりも低い位置になるようにｐ型オーミック電極２４を形成する。
p型オーミック電極形成工程は、第１実施形態と同様に、ｐ型不純物領域２３を形成したｎ型エピタキシャル層２上にチタン層を形成する工程（チタン層形成工程）と、チタン層上にアルミニウム層を形成する工程（アルミニウム層形成工程）と、熱処理により合金化する工程（熱処理工程）とから概略構成されている。
各工程は第１実施形態と同様である。p型オーミック電極２４の膜厚（チタン層及びアルミニウム層を合わせた膜厚）は窪み部２ｂの深さと凹部２３ａの深さを合わせた深さを超えない膜厚とする。
（ショットキー電極形成工程）
次に、図１５に示すように、p型オーミック電極２４を覆うようにｎ型炭化珪素層２上にショットキー電極５を形成する。この工程は第１実施形態と同様である。
（表面パッド電極形成工程）
次に、図１５に示すように、ショットキー電極５上に表面パッド電極６を形成する。この工程は第１実施形態と同様である。
（裏面オーミック電極形成工程）
次に、図１５に示すように、炭化珪素基板１の裏面に、裏面オーミック電極７を形成する。この工程は第１実施形態と同様である。
以上の工程により、本実施形態の炭化珪素半導体装置２０を製造することができる。
以上説明したように、本実施形態の炭化珪素半導体装置２０の製造方法によれば、ｎ型炭化珪素層２の表面に窪み部２ｂを形成する工程と、p型不純物領域２３の表面に凹部２３ａを形成する工程と、凹部２３ａ内に、ｎ型炭化珪素層２の表面２ａよりも低く配置するようにp型オーミック電極２４を形成する工程と、を有するので、表面パッド電極に超音波振動を利用したワイヤボンディングを行っても、超音波振動によりp型オーミック電極がp型不純物領域の表面上を揺すられることがなく、p型オーミック電極が破壊されることがない炭化珪素半導体装置を製造することができる。
〔炭化珪素半導体装置（第３実施形態）〕
図１６は、本発明の炭化珪素半導体装置の一例を示した断面模式図である。
第１実施形態で示した部材と同一の部材については同一の符号を付し、その説明を省略する。
図１６に示す炭化珪素半導体装置３０は、炭化珪素基板１と、炭化珪素基板１上に形成されたｎ型炭化珪素層２と、前記ｎ型炭化珪素層２の表面２ａに設けられた窪み部２ｃの下方に形成されると共に、表面２ａよりも低い位置に配置するp型不純物領域３３と、p型不純物領域３３上に形成されたp型オーミック電極３４と、p型オーミック電極３４を覆うようにｎ型炭化珪素層２上に形成されたショットキー電極５と、を備え、p型オーミック電極３４の上面３４ａはｎ型炭化珪素層２の表面２ａよりも低い位置にある。また、ショットキー電極５上には表面パッド電極６が備えられ、炭化珪素基板１の裏面には裏面オーミック電極７が備えられている。
第１実施形態とは、p型不純物領域３３の最上面３３ａがｎ型炭化珪素層２の表面２ａよりも低い位置に形成されている点で相違し、第２実施形態とは、p型不純物領域３３にp型オーミック電極３４を形成するための凹部を有しない点で相違する。
p型オーミック電極３４の膜厚（チタン層及びアルミニウム層を合わせた膜厚）は窪み部２ｃの深さを超えない膜厚とする。
なお、図示しないボンディングワイヤは表面パッド電極６上に形成される。
以上説明したように、本実施形態の炭化珪素半導体装置３０によれば、ｎ型炭化珪素層２の表面２ａに設けられた窪み部２ｃに形成されると共に、表面２ａよりも低い位置に配置するp型不純物領域３３を備え、p型オーミック電極３４の上面３４ａがｎ型炭化珪素層２の表面２ａよりも低い位置にあるので、この炭化珪素半導体装置３０の表面パッド電極６に超音波振動を利用したワイヤボンディングを行っても、超音波振動によりp型オーミック電極３４がp型不純物領域３３の表面上を揺すられることがなく、p型オーミック電極３４が破壊されることがない。
〔炭化珪素半導体装置の製造方法（第３実施形態）〕
次に、本発明の実施形態である炭化珪素半導体装置３０の製造方法について説明する。図１７〜図２１は、本実施形態の炭化珪素半導体装置３０の製造方法の一例を説明する工程断面図である。
（ｎ型炭化珪素層形成工程）
まず、炭化珪素基板１上にｎ型エピタキシャル層（ｎ型炭化珪素層）２を形成する。
（窪み部形成工程）
＜マスク形成工程＞
次に、ｎ型エピタキシャル層２の表面に窪み部２ｃを形成すると共に、ｐ型ドーパントを注入してp型不純物領域３３を形成するためのマスクを形成する。
このマスクは図３を用いて説明したのと同様に、ＣＶＤ法により、Ｎ型エピタキシャル層２上に酸化膜を形成する。
次に、その酸化膜上にレジストを塗布した後、ステッパーによるフォトレジストパターンを形成する。ステッパーを用いることにより微細パターンからなるフォトレジストパターンを形成することができる。その後、酸化膜をドライエッチングして窓部３１ａを形成する。
＜ドライエッチング工程＞
次に、図１７に示すように、窓部３１ａが形成された酸化膜３１をマスクとして用いて、ドライエッチングにより、ｎ型エピタキシャル層２の表面に深さ１００〜１０００ｎｍ程度の窪み部２ｃを形成する。１００ｎｍよりも浅いと、上面がｎ型炭化珪素層２の表面よりも低い位置にあるｐ型オーミック電極３４を形成するのが困難であり、１０００ｎｍよりも深いと、エッチングに時間がかかり過ぎるからである。
ドライエッチングの条件としては例えば、エッチングガスにＳＦ６、希釈ガスにＡｒ、圧力は１Ｐａ、ＲＦ出力は５００Ｗ程度で行うことができる。
ＳｉＯ２等の酸化膜マスクや、ＳｉＮ等の窒化膜マスクを用いてドライエッチングを行ってもよい。
（p型不純物領域形成工程）
次に、図１８に示すように、窓部３１ａが形成された酸化膜３１をマスクとして用いて、ｐ型不純物となるアルミニウムまたはボロンをｎ型エピタキシャル層２の窪み部２ｃの下方部分にイオン注入してp型不純物領域３３を形成する。酸化膜３１を除去した後、注入したイオンの活性化を行うために熱処理を行う。
（p型オーミック電極形成工程）
次に、図１９に示すように、ｎ型エピタキシャル層２の窪み部２ｃ内のp型不純物領域３３上に、ｐ型オーミック電極３４を形成する。この際、ｐ型オーミック電極３４の上面３４ａがｎ型炭化珪素層２の表面２ａよりも低い位置になるようにｐ型オーミック電極３４を形成する。
＜マスク形成工程＞
まず、図１９に示すように、全面にレジストを塗布した後、p型不純物領域３３に形成するｐ型オーミック電極３４の範囲に対応した窓部３２ａを有するフォトレジストパターンを形成する。
＜p型オーミック電極形成工程＞
次に、窓部３２ａを有するレジストマスク３２を用いて、ｎ型エピタキシャル層２の窪み部２ｃ内のp型不純物領域３３上に、ｐ型オーミック電極３４を形成する（図２０）。
p型オーミック電極形成工程は、第１実施形態と同様に、ｐ型不純物領域３３を形成したｎ型エピタキシャル層２上にチタン層を形成する工程（チタン層形成工程）と、チタン層上にアルミニウム層を形成する工程（アルミニウム層形成工程）と、熱処理により合金化する工程（熱処理工程）とから概略構成されている。各工程は第１実施形態と同様である。
（ショットキー電極形成工程）
次に、図２１に示すように、p型オーミック電極３４を覆うようにｎ型炭化珪素層２上にショットキー電極５を形成する。この工程は第１実施形態と同様である。
（表面パッド電極形成工程）
次に、図２１に示すように、ショットキー電極５上に表面パッド電極６を形成する。この工程は第１実施形態と同様である。
（裏面オーミック電極形成工程）
次に、図２１に示すように、炭化珪素基板１の裏面に、裏面オーミック電極７を形成する。この工程は第１実施形態と同様である。
以上の工程により、本実施形態の炭化珪素半導体装置３０を製造することができる。
以上説明したように、本実施形態の炭化珪素半導体装置３０の製造方法によれば、ｎ型炭化珪素層２の表面に窪み部２ｃを形成する工程と、p型不純物領域３３上に、ｎ型炭化珪素層２の表面２ａよりも低く配置するようにp型オーミック電極３４を形成する工程と、を有するので、表面パッド電極に超音波振動を利用したワイヤボンディングを行っても、超音波振動によりp型オーミック電極３４がp型不純物領域３３の表面上を揺すられることがなく、p型オーミック電極３４が破壊されることがない炭化珪素半導体装置を製造することができる。
以下、本発明の効果を、実施例を用いて具体的に説明する。なお、本発明はこれらの実施例に限定されるものではない。
（実施例１）
実施例１は第１実施形態に係る、ＭＰＳ構造を有する炭化珪素半導体装置及び第１実施形態に係る炭化珪素半導体装置の製造方法の実施例である。
まず、ＳｉＣ単結晶基板（炭化珪素基板）上にＣＶＤ法を用いて、一般に採用されている通常の成膜条件によってｎ型エピタキシャル層を形成した。次に、ＣＶＤ法により、ｎ型エピタキシャル層上に酸化膜を形成した。次に、酸化膜上にレジストを塗布した後、フォトレジストパターンを形成した。その後、酸化膜をドライエッチングして形成するｐ型不純物領域パターン（複数の線幅１０μｍの縞状パターン）に対応した窓部を形成した。次に、窓部が形成された酸化膜をマスクとして用いて、ｐ型不純物となるアルミニウムを２×１０１９／ｃｍ２のイオン注入量、３００ｎｍの深さでイオン注入してｐ型不純物領域を形成した。次に、酸化膜を除去した後、１８００℃の熱処理を真空中で３分間行い、アルミニウムイオンを活性化した。
次に、窓部を有するフォトレジストパターンのレジストマスクを用いて、エッチングガスにＳＦ６、希釈ガスにＡｒ、圧力は１Ｐａ、ＲＦ出力は５００Ｗの条件で3分間のドライエッチングにより、ｐ型不純物領域の表面に、ｐ型オーミック電極を形成するための１５０ｎｍ程度の深さの凹部を形成した。
次に、引き続きレジストマスクを用いて、スパッタ法により、ｐ型不純物領域を形成したｎ型エピタキシャル層上に、Ｔｉを３０ｎｍの膜厚で成膜した。続いて、Ｔｉ膜上にＡｌを８０ｎｍの膜厚で成膜した。その後、９００℃で５分間熱処理を行ってｐ型オーミック電極を形成した。
次に、窓部を有するレジストマスクを用いて、p型オーミック電極４を覆うようにｎ型炭化珪素層２全面にＭｏからなる金属膜を１００ｎｍの膜厚で蒸着法により成膜した。その後、ショットキー障壁高さ（φＢ）を制御するために、アルゴンガス雰囲気中６００℃の温度で熱処理を行い、ショットキー電極とした。
次に、ショットキー電極上に、Ａｌ膜をスパッタ法により形成し、レジストパターンからなるマスクを用いてエッチングを行って５μｍの膜厚で表面パッド電極を形成した。
次に、レジストマスクを除去して、裏面オーミック電極を形成した。具体的には、まず、ＣＶＤ法により、ｐ型オーミック電極を形成したｎ型エピタキシャル層２上に、シリコン酸化膜（ＳｉＯ２）からなる保護膜を形成し、その後、電子ビーム（ＥＢ）蒸着法で、ｐ型不純物領域を形成したＳｉＣ単結晶基板の裏面に、Ｎｉからなる金属膜を１００ｎｍの膜厚で形成した後、レーザーアニールを行って、裏面オーミック電極とした。この熱処理により、裏面オーミック電極はＳｉＣ単結晶基板の裏面と良好なオーミックコンタクトを形成された。
その後、保護膜を除去した。
以上のようにして、実施例１の炭化珪素半導体装置を得た。
(特性評価)
このように作製した炭化珪素半導体装置について、直径２５０μｍのアルミニウムのワイヤを用いて超音波を利用してワイヤボンディングを行った。次に、ワイヤをつけた炭化珪素半導体装置について、測定機を用いて順方向の電流（Ｉｆ）電圧（Ｖｆ）特性、及び、逆方向の電流（Ｉｒ）電圧（Ｖｒ）特性を調べた。
超音波の出力１．９Ｗ及び印加時間２２０ｍｓｅｃ、出力４．７Ｗ及び印加時間１１０ｍｓｅｃ、出力６．５Ｗ及び印加時間１１０ｍｓｅｃ、出力７．４Ｗ及び印加時間１１０ｍｓｅｃ、出力１０．５Ｗ及び印加時間１１０ｍｓｅｃの５つの条件のいずれでワイヤボンディングを行った場合も、順方向に０．５Ｖの電圧（Ｖｆ）を印加した際の順方向電流（Ｉｆ）は１０−７Ａ／ｃｍ２であり、逆方向に２００Ｖの電圧（Ｖｒ）を印加した際の逆方向電流（Ｉｒ）は１０−８Ａ／ｃｍ２であり、順方向の電流電圧特性及び逆方向の電流電圧特性のいずれも良好だった。
この結果により、超音波振動を利用したワイヤボンディングの際に素子が破壊されず、短絡がなかったことが確認できた。
なお、本実施形態は、ショットキーバリアダイオード（ＳＢＤ）とＰＮダイオード（ＰＮＤ）とを併せたＭＰＳ構造を有するものであって、ＳＢＤとＰＮＤとは電気的に並列に配置する。通常動作では、ＳＢＤのみ（例えば、Ｉf＝２０Ａ＠１．５Ｖの動作、Ｉｒ＝１０−８Ａ＠２００Ｖ）が動作する。よって、この部分の構造に違いがない実施形態１〜３（本発明はＰＮＤの部位の素子破壊を防止する構成に係るもの）では、ＩfとＩｒとは同じになる。
（実施例２）
実施例２は第２実施形態に係る、ＭＰＳ構造を有する炭化珪素半導体装置及び第２実施形態に係る炭化珪素半導体装置の製造方法の実施例である。
まず、ＳｉＣ単結晶基板（炭化珪素基板）上にＣＶＤ法を用いて、一般に採用されている通常の成膜条件によってｎ型エピタキシャル層を形成した。次に、ＣＶＤ法により、ｎ型エピタキシャル層上に酸化膜を形成した。次に、酸化膜上にレジストを塗布した後、フォトレジストパターンを形成した。その後、酸化膜をドライエッチングして形成するｐ型不純物領域パターン（複数の線幅１０μｍの縞状パターン）に対応した窓部を形成した。次に、窓部が形成された酸化膜をマスクとして用いて、エッチングガスにＳＦ６、希釈ガスにＡｒ、圧力は１Ｐａ、ＲＦ出力は５００Ｗの条件でドライエッチングにより、ｎ型エピタキシャル層の表面に１００ｎｍ程度の深さの窪み部を形成した。次に、同じマスクを用いて、ｐ型不純物となるアルミニウムを２×１０１９ｃｍ−２のイオン注入量、３００ｎｍの深さでイオン注入して窪み部にｐ型不純物領域を形成した。次に、酸化膜を除去した後、１８００℃の熱処理を真空中で行い、アルミニウムイオンを活性化した。
次に、窓部を有するフォトレジストパターンのレジストマスクを用いて、エッチングガスにＳＦ６、希釈ガスにＡｒ、圧力は１Ｐａ、ＲＦ出力は５００Ｗの条件でドライエッチングにより、窪み部下方のｐ型不純物領域の表面に、ｐ型オーミック電極を形成するための５０ｎｍ程度の深さの凹部を形成した。
次に、引き続きレジストマスクを用いて、スパッタ法により、凹部内のｐ型不純物領域上に、Ｔｉを３０ｎｍの膜厚で成膜した。続いて、Ｔｉ膜上にＡｌを８０ｎｍの膜厚で成膜した。その後、９００℃で５分間熱処理を行ってｐ型オーミック電極を形成した。
次に、レジストマスクを除去して実施例１と同様の条件で、裏面オーミック電極を形成した。
次に、窓部を有するレジストマスクを用いて実施例１と同様の条件で、ショットキー電極を形成した。
次に、ショットキー電極上に実施例１と同様の条件で、表面パッド電極を形成した。
以上のようにして、実施例２の炭化珪素半導体装置を得た。
(特性評価)
実施例１と同様の評価を行った。
超音波の出力１．９Ｗ及び印加時間２２０ｍｓｅｃ、出力４．７Ｗ及び印加時間１１０ｍｓｅｃ、出力６．５Ｗ及び印加時間１１０ｍｓｅｃ、出力７．４Ｗ及び印加時間１１０ｍｓｅｃ、出力１０．５Ｗ及び印加時間１１０ｍｓｅｃの５つの条件のいずれでワイヤボンディングを行った場合も、順方向に０．５Ｖの電圧（Ｖｆ）を印加した際の順方向電流（Ｉｆ）は１０−７Ａ／ｃｍ２であり、逆方向に２００Ｖの電圧（Ｖｒ）を印加した際の逆方向電流（Ｉｒ）は１０−８Ａ／ｃｍ２であり、順方向の電流電圧特性及び逆方向の電流電圧特性のいずれも良好だった。この結果により、超音波振動を利用したワイヤボンディングの際に素子が破壊されず、短絡がなかったことが確認できた。
なお、Ｉf及びＩｒは、ＳＢＤの部分の構造に違いがない本実施形態においても第１の実施形態と同様になる。
（実施例３）
実施例３は第３実施形態に係る、ＭＰＳ構造を有する炭化珪素半導体装置及び第３実施形態に係る炭化珪素半導体装置の製造方法の実施例である。
まず、ＳｉＣ単結晶基板（炭化珪素基板）上にＣＶＤ法を用いて、一般に採用されている通常の成膜条件によってｎ型エピタキシャル層を形成した。次に、ＣＶＤ法により、ｎ型エピタキシャル層上に酸化膜を形成した。次に、酸化膜上にレジストを塗布した後、フォトレジストパターンを形成した。その後、酸化膜をドライエッチングして形成するｐ型不純物領域パターン（複数の線幅１０μｍの縞状パターン）に対応した窓部を形成した。次に、窓部が形成された酸化膜をマスクとして用いて、エッチングガスにＳＦ６、希釈ガスにＡｒ、圧力は１Ｐａ、ＲＦ出力は５００Ｗの条件でドライエッチングにより、ｎ型エピタキシャル層の表面に１５０ ｎｍ程度の深さの窪み部を形成した。次に、同じマスクを用いて、ｐ型不純物となるアルミニウムを２×１０１９ｃｍ−２のイオン注入量、３００ｎｍの深さでイオン注入して窪み部にｐ型不純物領域を形成した。次に、酸化膜を除去した後、１８００℃の熱処理を真空中で行い、アルミニウムイオンを活性化した。
次に、窓部を有するフォトレジストパターンのレジストマスクを用いて、スパッタ法により、ｐ型不純物領域を形成したｎ型エピタキシャル層上に、Ｔｉを３０ｎｍの膜厚で成膜した。続いて、Ｔｉ膜上にＡｌを８０ｎｍの膜厚で成膜した。その後、９００℃で５分間熱処理を行ってｐ型オーミック電極を形成した。
次に、レジストマスクを除去して実施例１と同様の条件で、裏面オーミック電極を形成した。
次に、窓部を有するレジストマスクを用いて実施例１と同様の条件で、ショットキー電極を形成した。
次に、ショットキー電極上に実施例１と同様の条件で、表面パッド電極を形成した。
以上のようにして、実施例３の炭化珪素半導体装置を得た。
(特性評価)
実施例１と同様の評価を行った。
超音波の出力１．９Ｗ及び印加時間２２０ｍｓｅｃ、出力４．７Ｗ及び印加時間１１０ｍｓｅｃ、出力６．５Ｗ及び印加時間１１０ｍｓｅｃ、出力７．４Ｗ及び印加時間１１０ｍｓｅｃ、出力１０．５Ｗ及び印加時間１１０ｍｓｅｃの５つの条件のいずれでワイヤボンディングを行った場合も、順方向に０．５Ｖの電圧（Ｖｆ）を印加した際の順方向電流（Ｉｆ）は１０−７Ａ／ｃｍ２であり、逆方向に２００Ｖの電圧（Ｖｒ）を印加した際の逆方向電流（Ｉｒ）は１０−８Ａ／ｃｍ２であり、順方向の電流電圧特性及び逆方向の電流電圧特性のいずれも良好だった。この結果により、超音波振動を利用したワイヤボンディングの際に素子が破壊されず、短絡がなかったことが確認できた。
なお、Ｉf及びＩｒは、ＳＢＤの部分の構造に違いがない本実施形態においても第１及び第２の実施形態と同様になる。
（比較例）
比較例は、本発明に係る窪み部や凹部を有しない、ＭＰＳ構造を有する従来の炭化珪素半導体装置及びその製造方法の例である。
まず、ＳｉＣ単結晶基板（炭化珪素基板）上にＣＶＤ法を用いて、一般に採用されている通常の成膜条件によってｎ型エピタキシャル層を形成した。次に、ＣＶＤ法により、ｎ型エピタキシャル層上に酸化膜を形成した。次に、酸化膜上にレジストを塗布した後、フォトレジストパターンを形成した。その後、酸化膜をドライエッチングして形成するｐ型不純物領域パターン（複数の線幅１０μｍの縞状パターン）に対応した窓部を形成した。次に、窓部が形成された酸化膜をマスクとして用いて、ｐ型不純物となるアルミニウムをイオン注入した。次に、酸化膜を除去した後、１８００℃の熱処理を真空中で行い、ｐ型不純物領域を形成した。
次に、窓部を有するフォトレジストパターンのレジストマスクを用いて、実施例１と同様の条件で、ｐ型オーミック電極を形成した。
次に、レジストマスクを除去して、実施例１と同様の条件で、裏面オーミック電極を形成した。
次に、窓部を有するレジストマスクを用いて、実施例１と同様の条件で、ショットキー電極を形成した。
次に、ショットキー電極上に、実施例１と同様の条件で、表面パッド電極を形成した。
以上のようにして、比較例の炭化珪素半導体装置を得た。
(特性評価)
実施例１と同様の評価を行った。
超音波の出力１．９Ｗ及び印加時間２２０ｍｓｅｃ、出力４．７Ｗ及び印加時間１１０ｍｓｅｃ、出力６．５Ｗ及び印加時間１１０ｍｓｅｃ、出力７．４Ｗ及び印加時間１１０ｍｓｅｃ、出力１０．５Ｗ及び印加時間１１０ｍｓｅｃの５つの条件のうち、出力７．４Ｗ及び印加時間１１０ｍｓｅｃの場合に、順方向に０．５Ｖの電圧（Ｖｆ）を印加した際の順方向電流（Ｉｆ）は１０−３Ａ／ｃｍ２以上、逆方向に２００Ｖの電圧（Ｖｒ）を印加した際の逆方向電流（Ｉｒ）は１０−３Ａ／ｃｍ２以上のサンプルが３個中１個あり、出力１０．５Ｗ及び印加時間１１０ｍｓｅｃで行った場合には全サンプル（５個すべて）が順方向に０．５Ｖの電圧（Ｖｆ）を印加した際の順方向電流（Ｉｆ）は１０−３Ａ／ｃｍ２以上、逆方向に２００Ｖの電圧（Ｖｒ）を印加した際の逆方向電流（Ｉｒ）は１０−３Ａ／ｃｍ２以上であった。
このように、順方向電流（Ｉｆ）が実施例の場合に比べて４桁も大きく増加し、逆方向電流（Ｉｒ）が実施例の場合に比べて５桁も大きく増加する場合が発生したのは、素子が破壊され、短絡してしまったためである。すなわち、ボンディングで破壊されると、本来ＳＢＤの部位を電流が流れるところ、両端を短絡する部分が発生して、その部分を電流が流れてしまったためである。
比較例の場合、順方向の電流電圧特性及び逆方向の電流電圧特性に異常があり、ＰＮＤの部位のp型オーミック電極の劣化が確認された。
尚、ｐ型オーミック電極を有しない以外は比較例と同様な条件で炭化珪素半導体装置を作製し、その炭化珪素半導体装置について特性評価を行ったところ、p型オーミック電極の劣化は確認されなかった。
１ 炭化珪素基板
２ ｎ型炭化珪素層
２ａ ｎ型炭化珪素層の表面
２ｂ 窪み部
３，２３，３３ p型不純物領域
３ａ，２３ａ，３３ａ 凹部
４，２４，３４ p型オーミック電極
４ａ，２４ａ，３４ａ p型オーミック電極の上面
５ ショットキー電極
６ 表面パッド電極

Claims (9)

  1. 炭化珪素基板と、
    前記炭化珪素基板上に形成されたｎ型炭化珪素層と、
    前記ｎ型炭化珪素層の表面近傍に、前記ｎ型炭化珪素層の上表面と連続する平らな上表面を有するように形成されたp型不純物領域と、
    前記p型不純物領域上に形成されたp型オーミック電極と、
    前記p型オーミック電極を覆うように前記ｎ型炭化珪素層上に形成されたショットキー電極と、を備え、
    前記p型オーミック電極は前記p型不純物領域の表面に設けられた凹部内に形成されており、
    前記p型オーミック電極の上面は前記ｎ型炭化珪素層の表面よりも低い位置にある、ことを特徴とする炭化珪素半導体装置。
  2. 前記p型不純物領域は互いに離間して形成された複数の領域からなることを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記ショットキー電極上に表面パッド電極を備えたことを特徴とする請求項１または２に記載の炭化珪素半導体装置。
  4. 前記p型オーミック電極は幅を持つ複数の線からなる縞状パターンを構成していることを特徴とする請求項１から３のいずれか一項に記載の炭化珪素半導体装置。
  5. 前記p型オーミック電極がチタンとアルミニウムを含有する合金からなることを特徴とする請求項１から４のいずれか一項に記載の炭化珪素半導体装置。
  6. 炭化珪素基板上にｎ型炭化珪素層を形成する工程と、
    前記ｎ型炭化珪素層の表面にドーパントを注入してp型不純物領域を形成する工程と、
    前記p型不純物領域の表面に凹部を形成する工程と、
    前記凹部内に、前記ｎ型炭化珪素層の表面よりも低く配置するようにp型オーミック電極を形成する工程と、
    前記p型オーミック電極を覆うように前記ｎ型炭化珪素層上にショットキー電極を形成する工程と、を有すること特徴とする、請求項１に記載の炭化珪素半導体装置の製造方法。
  7. 前記p型オーミック電極を形成する工程が、チタン層、アルミニウム層を順に堆積し、熱処理によってそれらを合金化することを含むことを特徴とする請求項６に記載の炭化珪素半導体装置の製造方法。
  8. 前記p型オーミック電極が、チタン層、アルミニウム層をこの順に堆積し、熱処理によってそれらを合金化することにより得られる電極であることを特徴とする、請求項１に記載の炭化珪素半導体装置。
  9. ｐ型オーミック電極が、少なくともチタン、アルミニウムを含む二元系の合金層であり、合金層のチタンとアルミニウムの割合が、アルミニウムが４０〜７０質量％、チタンが２０〜５０質量％であることを特徴とする、請求項１に記載の炭化珪素半導体装置。
JP2011051598A 2011-03-09 2011-03-09 炭化珪素半導体装置及びその製造方法 Expired - Fee Related JP5775711B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011051598A JP5775711B2 (ja) 2011-03-09 2011-03-09 炭化珪素半導体装置及びその製造方法
PCT/JP2011/079480 WO2012120749A1 (ja) 2011-03-09 2011-12-20 炭化珪素半導体装置及びその製造方法
TW101107439A TWI469352B (zh) 2011-03-09 2012-03-06 碳化矽半導體裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011051598A JP5775711B2 (ja) 2011-03-09 2011-03-09 炭化珪素半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012190909A JP2012190909A (ja) 2012-10-04
JP5775711B2 true JP5775711B2 (ja) 2015-09-09

Family

ID=46797730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011051598A Expired - Fee Related JP5775711B2 (ja) 2011-03-09 2011-03-09 炭化珪素半導体装置及びその製造方法

Country Status (3)

Country Link
JP (1) JP5775711B2 (ja)
TW (1) TWI469352B (ja)
WO (1) WO2012120749A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240003864A (ko) * 2022-07-04 2024-01-11 재단법인 부산테크노파크 실리콘카바이드 전력반도체의 p-오믹 형성방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013010187B4 (de) 2012-06-27 2024-11-28 Fairchild Semiconductor Corp. Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
JP6363541B2 (ja) * 2015-03-16 2018-07-25 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629557A (ja) * 1992-07-07 1994-02-04 Fuji Electric Co Ltd 半導体装置の製造方法
JP3618517B2 (ja) * 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
JP4857484B2 (ja) * 2001-04-20 2012-01-18 富士電機株式会社 半導体装置およびその製造方法
JP2007036052A (ja) * 2005-07-28 2007-02-08 Toshiba Corp 半導体整流素子
WO2007075996A2 (en) * 2005-12-27 2007-07-05 Qspeed Semiconductor Inc. Apparatus and method for a fast recovery rectifier structure
JP2008160024A (ja) * 2006-12-26 2008-07-10 Sumitomo Electric Ind Ltd 半導体装置
JP2009224485A (ja) * 2008-03-14 2009-10-01 Toyota Central R&D Labs Inc ダイオードとその製造方法
JP5408929B2 (ja) * 2008-08-21 2014-02-05 昭和電工株式会社 半導体装置および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240003864A (ko) * 2022-07-04 2024-01-11 재단법인 부산테크노파크 실리콘카바이드 전력반도체의 p-오믹 형성방법
KR102811571B1 (ko) * 2022-07-04 2025-05-21 재단법인 부산테크노파크 실리콘카바이드 전력반도체의 p-오믹 형성방법

Also Published As

Publication number Publication date
TW201244100A (en) 2012-11-01
JP2012190909A (ja) 2012-10-04
WO2012120749A1 (ja) 2012-09-13
TWI469352B (zh) 2015-01-11

Similar Documents

Publication Publication Date Title
JP5449786B2 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
JP5408929B2 (ja) 半導体装置および半導体装置の製造方法
JP6477106B2 (ja) 半導体装置
US8956963B2 (en) Schottky barrier diode and fabricating method thereof
JP2009158519A (ja) 半導体装置及びその製造方法
WO2013084620A1 (ja) 半導体装置の製造方法
JP5401356B2 (ja) 半導体装置の製造方法
JP5303819B2 (ja) 半導体装置およびその製造方法
WO2014038225A1 (ja) 炭化珪素半導体装置およびその製造方法
JP4942255B2 (ja) 炭化珪素半導体装置およびその製造方法
US20110250736A1 (en) Schottky barrier diode and method for making the same
JP2013084844A (ja) 炭化珪素半導体装置及びその製造方法
JP6014322B2 (ja) 炭化珪素半導体装置の製造方法
JP5775711B2 (ja) 炭化珪素半導体装置及びその製造方法
JP4091931B2 (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP5982109B2 (ja) 炭化珪素半導体装置
JP2016178336A (ja) 半導体装置の製造方法
TW201330283A (zh) 具有台面終端的碳化矽蕭基二極體元件及製造方法
JP4695402B2 (ja) ショットキーバリアダイオードの製造方法
JP4087368B2 (ja) ＳｉＣ半導体装置の製造方法
JP2015002315A (ja) 炭化珪素半導体装置およびその製造方法
JP2013038319A (ja) 炭化珪素半導体装置及びその製造方法
US20060267128A1 (en) Schottky barrier diode and method of producing the same
JP2013008783A (ja) 半導体装置の製造方法、半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150706

R150 Certificate of patent or registration of utility model

Ref document number: 5775711

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees