[go: up one dir, main page]

JP5605610B2 - 有機トランジスタの製造方法 - Google Patents

有機トランジスタの製造方法 Download PDF

Info

Publication number
JP5605610B2
JP5605610B2 JP2010100172A JP2010100172A JP5605610B2 JP 5605610 B2 JP5605610 B2 JP 5605610B2 JP 2010100172 A JP2010100172 A JP 2010100172A JP 2010100172 A JP2010100172 A JP 2010100172A JP 5605610 B2 JP5605610 B2 JP 5605610B2
Authority
JP
Japan
Prior art keywords
insulating layer
drain electrode
source electrode
electrode
base insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010100172A
Other languages
English (en)
Other versions
JP2011233587A (ja
Inventor
潔 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010100172A priority Critical patent/JP5605610B2/ja
Priority to US13/090,650 priority patent/US8603856B2/en
Publication of JP2011233587A publication Critical patent/JP2011233587A/ja
Application granted granted Critical
Publication of JP5605610B2 publication Critical patent/JP5605610B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は液体半導体材料を使用して製造される有機トランジスタなどのトランジスタ構造及びその製造方法に関する。
有機物からなる有機半導体は、無機半導体と比較し分子間の結合エネルギーが小さいため、低エネルギープロセスによる成膜が可能である。特に溶媒に有機半導体を溶解し溶液化したものは、既存のインクジェット法などの印刷技術を用いて半導体形成が可能であるため、低エネルギー、低コスト、高スループットなど、新たな半導体プロセスとしても注目されている。例えば、特開2009−72654号公報はインクジェット法を用いて半導体装置の膜パターンを形成する例を紹介している。また、液体材料を利用する新たな半導体プロセス技術として、例えば、特開2005−217359号公報は液体材料の溶媒を利用してこの液体材料を塗布した絶縁膜の一部を溶かし、そこに液体材料の溶質による新たな導電膜を形成する技術を紹介している。
特開2009−72654号公報 特開2005−217359号公報
トランジスタやIC用の基板には、一般にはシリコン基板やガラス基板が使用されるが、フレキシブルなデバイスの実現を目指して、プラスチック素材の可撓性基板(ポリイミド、ポリエチレンナフタレート、ポリエチレンテレフタレートなど)や、有機半導体材料、導電性高分子材料、絶縁性高分子材料などを用いてトランジスタを作ることが検討されている。
しかしながら、プラスチックなどの高分子材料には極性を有する官能基を含むものがある。このような材料がトランジスタチャネルの近傍に存在するとトランジスタの特性が極性基の影響を受ける場合がある。特に、トランジスタのチャネルに隣接するゲート絶縁層や基板に極性を有する官能基を含む材料(極性物質)が存在すると、トランジスタの特性(閾値電圧、オフ電流値など)がこの影響を受けやすい。また、シリコン酸化膜などの高分子膜ではないゲート絶縁膜中にもプロセス雰囲気からの侵入などによってOH-基などの極性分子が存在する。トランジスタの特性はこのようなチャネル近傍に存在する極性分子(極性物質)の影響も受ける。
よって、本発明はトランジスタの基板や絶縁膜などの中に存在する極性物質のチャネルへの影響を軽減したトランジスタやトランジスタの製造方法を提供することを目的とする。
上記課題を解決する本発明の有機トランジスタの製造方法の態様の一つは、有機トランジスタの製造方法において、絶縁性の基板上にゲート電極を形成する第1工程と、上記基板及び上記ゲート電極上にゲート絶縁層を形成する第2工程と、上記ゲート絶縁層上にソース電極及びドレイン電極を形成する第3工程と、上記ゲート絶縁層、上記ソース電極及び上記ドレイン電極上に、前記ソース電極及び前記ドレイン電極上の膜厚よりも前記ソース電極及び前記ドレイン電極の間の領域上の膜厚の方が厚くなるように、無極性高分子の下地絶縁層を形成する第4工程と、上記ソース電極及び上記ドレイン電極の各電極上の少なくとも一部と、該ソース電極及び該ドレイン電極間に上記無極性高分子の下地絶縁層を溶解する溶媒を含む有機半導体材料液を付与して上記ソース電極及び上記ドレイン電極間に有機半導体層を形成する第5工程と、を含む。
かかる製造工程によれば、下地絶縁層を別途の工程でエッチングすることなく、ソース電極及びドレイン電極間(チャネル領域)に有機半導体層を形成することができる。この場合において、上記ゲート絶縁層の表面が上記ソース電極及び上記ドレイン電極の表面よりも粗いと、無極性高分子の下地絶縁層は相対的に電極部よりも下地絶縁層との結合が強く、有機半導体材料液の溶媒によって両電極上の下地絶縁層は除去され、ゲート絶縁層上(チャネル領域)の下地絶縁層は残る。チャネルに残った下地絶縁層(無極性高分子層)はチャネル(トランジスタ)の特性を安定させるように機能する。
また、下地絶縁層表面の表面自由エネルギーを小さくすることで有機半導体材料液に対して撥液性を付与することができ、有機半導体材料液の広がりを抑制し、より厚膜の有機半導体層を形成することができる。
また、本発明の有機トランジスタの製造方法の態様の一つは、有機トランジスタの製造方法であって、絶縁性の基板上にゲート電極を形成する第1工程と、前記基板及び前記ゲート電極上にゲート絶縁層を形成する第2工程と、前記ゲート絶縁層上にソース電極及びドレイン電極を形成する第3工程と、前記ゲート絶縁層、前記ソース電極及び前記ドレイン電極に表面処理を施して表面の荒さに差をつける第4工程と前記ゲート絶縁層、前記ソース電極及び前記ドレイン電極上に無極性高分子の下地絶縁層を形成する第5工程と、前記ソース電極及び前記ドレイン電極の各電極上の少なくとも一部と、該ソース電極及び該ドレイン電極と、の間に前記無極性高分子の下地絶縁層を溶解する溶媒を含む有機半導体材料液を付与して、前記溶媒により前記ソース電極及び前記ドレイン電極上の無極性高分子の下地絶縁層は除かれ、前記ソース電極及び前記ドレイン電極間の無極性高分子の下地絶縁層は残るようにする第6工程と、を含む。
それにより、ソース・ドレイン電極上の下地絶縁膜を除き、チャネル領域には下地絶縁膜(無極性高分子層)を残して有機半導体層を形成することができる。無極性高分子層はチャネル(トランジスタ)の特性を安定させるように機能する。
また、本発明の有機トランジスタの製造方法の態様の一つは、有機トランジスタの製造方法において、絶縁性の基板上にソース電極及びドレイン電極を形成する第1の工程と、上記基板、上記ソース電極及び上記ドレイン電極上に、前記ソース電極及び前記ドレイン電極上の膜厚よりも前記ソース電極及び前記ドレイン電極の間の領域上の膜厚の方が厚くなるように、無極性高分子の下地絶縁層を形成する第2の工程と、上記ソース電極及び上記ドレイン電極の各電極上の少なくとも一部と、該ソース電極及び該ドレイン電極間に上記無極性高分子の下地絶縁層を溶解する溶媒を含む有機半導体材料液を付与して上記ソース電極及び上記ドレイン電極間に有機半導体層を形成する第3の工程と、上記下地絶縁層、上記有機半導体層上にゲート絶縁層を形成する第4の工程と、上記ゲート絶縁層上の上記ソース電極と上記ドレイン電極との間の領域に対応した領域ゲート電極を形成する第5の工程と、を含む。
かかる製造工程によれば、下地絶縁層を別途の工程でエッチングすることなく、チャネル領域に有機半導体層を形成することができる。この場合において、上記基板の表面が上記ソース電極及び上記ドレイン電極の表面よりも粗いと、無極性高分子の下地絶縁層は相対的に電極部よりも基板との結合が強く、有機半導体材料液の溶媒によって両電極上の下地絶縁層は除去され、基板上(チャネル領域)の下地絶縁層は残る。チャネル領域に残った下地絶縁層(無極性高分子層)はチャネル(トランジスタ)の特性を安定させるように機能する。
また、下地絶縁層の表面を有機半導体材料液に対して撥液性とすることによって有機半導体材料液の広がりを抑制し、厚膜の有機半導体層を形成することができる。
また、本発明の有機トランジスタの製造方法の態様の一つは、有機トランジスタの製造方法であって、絶縁性の基板上にソース電極及びドレイン電極を形成する第1の工程と、前記基板、前記ソース電極及び前記ドレイン電極に表面処理を施して表面の荒さに差をつける第2工程と前記基板、前記ソース電極及び前記ドレイン電極上に無極性高分子の下地絶縁層を形成する第3の工程と、前記ソース電極及び前記ドレイン電極の各電極上の少なくとも一部と、該ソース電極及び該ドレイン電極と、の間に前記無極性高分子の下地絶縁層を溶解する溶媒を含む有機半導体材料液を付与して、前記溶媒により前記ソース電極及び前記ドレイン電極上の無極性高分子の下地絶縁層は除かれ、前記ソース電極及び前記ドレイン電極間の無極性高分子の下地絶縁層は残るように、前記ソース電極及び前記ドレイン電極間に有機半導体層を形成する第の工程前記下地絶縁層、前記有機半導体層上にゲート絶縁層を形成する第5の工程と、前記ゲート絶縁層上の前記ソース電極と前記ドレイン電極との間の領域に対応した領域にゲート電極を形成する第6の工程と、を含む。
それにより、ソース・ドレイン電極上の下地絶縁層を除き、チャネル領域には下地絶縁層(無極性高分子層)を残して有機半導体層を形成することができる。
好ましくは、上記下地絶縁層の無極性の高分子の膜厚が100nm以下、より好ましくは、数nmから数10nmの範囲である。それにより、トランジスタ特性への影響を少なくしつつ下地絶縁層としての機能を発揮することを可能とする。
好ましくは、上記下地絶縁層が上記有機半導体材料液に対し撥液性を呈するように材料が選択されることが望ましい。それにより、有機半導体層を厚膜に形成することができる。なお、上記有機半導体材料液を液体シリコンに代えても良い。
上述した無極性高分子の下地絶縁層と同等に機能するものを使用することができる。例えば、フッ素系高分子材料が該当する。フッ素化合物は有極性ではあるが、電気的な分子分極は小さいので有機トランジスタの特性に与える影響は少ない。また、下地絶縁層に表面自由エネルギーが小さい表面(撥液性の表面)を形成することができる。
上述した有機半導体材料液あるいは液体シリコンはインクジェット法(液滴吐出法)によって塗布することが望ましい。
本発明の有機トランジスタの構造を説明する説明図である。 本発明の有機トランジスタの製造工程を説明する工程図である。 本発明の有機トランジスタの他の製造工程を説明する工程図である。
以下、本発明の実施例について図1乃至図3を参照して説明する。図1は実施例のトランジスタの構成例を示している。図2及び図3は実施例のトランジスタの製造工程を示している。各図において対応する部分には同一符号を付し、かかる部分の説明は適宜省略する。
本発明の実施例においては、半導体層と接するゲート絶縁膜や基板の表面あるいは表面近傍の膜中に存在する極性分子(有極性分子)の影響を減ずるために、無極性基(あるいは非極性基)を主体とする高分子薄膜を下地絶縁層としてチャネル領域に形成する。また、下地絶縁層でトランジスタのチャネル部分(ソース電極、半導体層、ドレイン電極)を全体的に囲むことによって極性物質のチャネルへの接近を防止する。それにより極性分子がトランジスタ特性に与える影響を軽減する。この形成過程において液体半導体材料を使用する。半導体材料溶液により下地絶縁層を溶かして半導体層と下層の電極とを電気的に接続する。このとき、半導体溶液と下地絶縁層間の濡れ性を制御することで、半導体層の成膜制御(撥液性による濡れ広がりの低減、半導体層の厚膜化)を同時に行うことができる。
図1(A)は、本発明の第1の実施例のボトムゲート・ボトムコンタクト型の薄膜トランジスタ(TFT)を示している。なお、表示や説明の便宜のため、各層や各部材の大きさの縮尺は異なっている(他の図も同様である。)。
同図に示されるように、トランジスタは、絶縁性の基板10、ゲート電極12、ゲート絶縁層14、ソース電極16、ドレイン電極18、下地絶縁層20、下地保護層20a、半導体層22、絶縁性の保護層24によって構成されている。
後述するように、例えば、絶縁性の基板10としてはプラスチック、ガラス、石英、シリコン(SOI基板でも良い)などが使用可能である。ゲート電極12、ソース電極16及びドレイン電極18は金などの金属によって構成される。ゲート絶縁層14はシリコン酸化膜、絶縁性高分子材料などによって構成される。下地絶縁層20、20aはポリエチレンなどの後述の無極性(あるいは非極性)基の絶縁性の高分子材料によって構成される。半導体層22は液体の半導体材料を用いて構成される。、後述するが、例えば、ポリ−N−カルバゾールなどの有機半導体材料溶液やシリコン溶液を使用することが出来る。保護層24は、例えば、ポリメタクリル酸メチル樹脂(PMMA,polymenthyl methacrylate)などの絶縁性高分子材料で構成される。なお、各部の構成材料は製造プロセス条件や所要特性などによって適宜に選択される。
図1(A)に示す第1の実施例では、ゲート絶縁層14上にソース電極16及びドレイン電極18が離間して設けられている。ソース電極16及びドレイン電極18によって挟まれたチャネル領域のゲート絶縁層14上には薄膜(数nm〜数10nm)の下地絶縁層20aが形成されている。この下地絶縁層20a上と、ソース電極16及びドレイン電極18各々の一部に跨るように半導体層22が設けられている。
下地絶縁層20aは、無(非)極性基を主体とする絶縁性の高分子膜(無極性高分子膜)であり、チャネル領域においてゲート絶縁層14と半導体層22との間に介在してゲート絶縁層14の表面近傍に存在するOH-基などの極性基(極性分子)の影響を緩和する。
また、図1(A)に示すように、下地絶縁層20及び20aは、ソース電極16、半導体層22及びドレイン電極18を囲み、半導体層22のチャネルへの極性分子の接近を防止する。
また、後述のように、無極性高分子膜20を撥水性(撥液性)膜としても機能させることによってインクジェット法などでチャネル領域に半導体材料液を厚く塗布し、半導体層22を膜厚に形成している。
図1(B)は、本発明の第2の実施例であり、トップゲート・ボトムコンタクト型の薄膜トランジスタ(TFT)を示している。この例においても、実施例1と同様に、トランジスタは、絶縁性の基板10、ゲート電極12、ゲート絶縁層14、ソース電極16、ドレイン電極18、下地絶縁層20、下地保護層20a、半導体層22、絶縁性の保護層24によって構成されている。
この第2の例では、下地絶縁層20aは、チャネル領域において基板10と半導体層22との間に介在して基板10の表面近傍に存在するOH-基などの極性基(極性分子)のチャネルへの影響を緩和する。また、無極性高分子膜20を撥水性(撥液性)膜としても機能させることによってインクジェット法などでチャネル領域に半導体材料液を厚く塗布し、半導体層22を膜厚に形成する。
また、図1(B)に示すように、下地絶縁層20及び20aは、ソース電極16、半導体層22及びドレイン電極18を囲み、半導体層22のチャネルへの極性分子の接近を防止する。
(実施例1のトランジスタの製造方法)
図2は、図1(A)に示すトランジスタの製造工程を説明する工程図である。
(ゲート電極形成)
図2(A)に示すように、絶縁性の基板10上にゲート電極12及びその配線を形成する。ゲート電極は、例えば、基板10上に金を10nm〜数μm程度の厚さに蒸着し、ゲート電極の形状にパターニングすることによって得られる。図示のように基板10とゲート電極12と面一に形成する場合は、例えば、基板10に形成した溝にスパッタ法や蒸着法によって金属(金など)を堆積し、あるいは金属溶液を塗布して熱処理を行って金属膜を形成する。その後、CMP(Chemical Mechanical Polishing)法などによって平坦化する。
基板の材料としては、プラスチック基板、ガラス基板、石英基板、シリコン基板などを使用することが出来る。
例えば、プラスチック基板の例としては、熱可塑性樹脂、熱硬化性樹脂のいずれを原料に用いてもよい。例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体(EVA)等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−(4−メチルベンテン−1)、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体(AS樹脂)、ブタジエン−スチレン共重合体、ポリオ共重合体(EVOH)、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート、プリシクロヘキサンテレフタレート(PCT)等のポリエステル、ポリエーテル、ポリエーテルケトン、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリアセタール、ポリフェニレンオキシド、変形ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル(液晶ポリマー)、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうち1種、または2種以上を積層した積層体を用いることができる。
(ゲート絶縁層形成)
図2(B)に示すように、基板10及びゲート電極12上ゲート絶縁層14を形成する。例えば、シリコン系化合物ガスとCVD法によってシリコン酸化膜を100nm〜数μm程度の膜厚に形成する。TEOS(テトラエトキシシラン)などを用いてPE−CVD法によって成膜しても良い。また、PVA(ポリビニルアルコール)などの有機絶縁材料を用いてゲート絶縁膜を形成しても良い。
有機絶縁材料の例としては、ポリエチレン、ポリプロピレン、ポリブチレン、ポリスチレンなどのポリオレフィン系材料、環状オレフィン系材料、ポリビニルアルコール、ポリメタクリル酸メチル、ポリイミド、ポリビニルフェノール、ポリカーボネート、パリレンなど挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
(ソース電極・ドレイン電極形成)
図2(C)に示すように、ゲート絶縁膜14上にソース電極16、ドレイン電極18、それらの配線(図示せず)を形成する。例えば、ゲート絶縁層14上に金を蒸着し、ソース電極、ドレイン電極及びそれらの配線に対応したパターンでパターニングすることによって厚さ10nm〜数μm程度のソース電極16及びドレイン電極18を形成する。
(表面処理)
ソース電極16・ドレイン電極18が形成された基板10を水、有機溶剤で洗浄し、酸素プラズマなどによって表面処理を施す。この表面処理によって金属表面の有機物による汚れを除去する。また、この処理に際して、金属電極16、18の表面よりも(より好ましくはチャネル部の)ゲート絶縁膜14の表面が荒くなるように表面処理の条件を設定する。それにより、後工程における下地ポリマーがゲート絶縁膜14の表面に結合しやすくなる。
(下地絶縁層形成)
図2(D)に示すように、基板10、ソース電極16、ドレイン電極18上に無極性高分子材料を溶媒に溶かし、スピンコート法で塗布し、乾燥して下地絶縁層20を形成する。下地絶縁層20の膜厚は数nm〜数100nm、より好ましくは、数nm〜50nmとする。
下地ポリマー絶縁層に用いる高分子材料としては、ポリエチレン、ポリプロピレン、ポリブチレン、ポリスチレンなどのポリオレフィン系材料、環状オレフィン系材料などの無極性基(CH3、CH3CH2、ベンゼン環など)を主体とするポリマーが好ましい。
溶媒としては、トルエン、キシレン、トリメチルベンゼン、シクロヘキシルベンゼン、シクロヘキサン、テトラリン、デカヒドロナフタレン、デカン、ドデカン、γ-ブチロラクトンなどを適宜に用いることができる。
また、上記の無極性基を主体とするポリマーなどで、表面自由エネルギーのより小さい材料を選択することで、後述のシンクジェット法による有機半導体の形成の際の有機半導体インクの濡れ広がりを抑制することが出来る。
(有機半導体材料の塗布)
図2(E)に示すように、下地絶縁層20上のチャネル領域にインクジェット法によって液体の有機半導体材料22aを付与する。有機半導体材料22aの着地面はソース電極16及びドレイン電極18と一部重なるようになされる。下地絶縁層20の撥液作用によって有機半導体材料22aを厚く盛り上げることができる。
有機半導体材料22aとしては、これに限定されるものではないが、例えば、ポリ−N−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン、ポリヘキシルチオフェン、ポリ(p−フェニレンビニレン)、ポリチニレンビニレン、ポリアリールアミン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、フルオレン−ビチオフェン共重合体、フルオレン−アリールアミン共重合体またはこれらの誘導体のような高分子の有機半導体材料や,ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミン、オリゴチオフェン、フタロシアニンまたはこれらの誘導体のような低分子の有機半導体材料が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
上記有機半導体材料の溶剤としては、トルエン、キシレン、トリメチルベンゼン、シクロヘキシルベンゼン、シクロヘキサン、テトラリン、デカヒドロナフタレン、デカン、ドデカン、γ-ブチロラクトンなど、有機半導体材料に対して溶解性を有していれば特に限定されないが、溶剤は下地絶縁層20に対しても溶解する特性となるものが選定される。
(有機半導体層の形成)
図2(F)に示されるように、有機半導体材料22aの溶媒によって下地絶縁層20は溶解し、結合の弱い電極上の下地絶縁層20は除去される。有機半導体材料22aはソース電極16、ドレイン電極18に直接接する。ソース電極16及びドレイン電極18間に挟まれたチャネル領域の下地絶縁層20はゲート絶縁層20に強く結合しているために残存する。有機半導体材料22aを乾燥させ、凝固させると、有機半導体層22が形成される。有機半導体層22は、ソース電極16及びドレイン電極18各々の一部に重なり、下地絶縁層20a上の電極間のチャネル領域を埋設する。有機半導体層22の膜厚は、数nm〜数100nm程度とする。より好ましくは、数10nm〜100nm程度とする。
(保護膜形成)
図2(G)に示すように、下地絶縁層20及び半導体層22の上に上述したPMMA(ポリメタクリル酸メチル樹脂)などの有機絶縁材料をスピンコート法などによって塗布して保護膜24を形成し、トランジスタを完成する。
このようにして、半導体材料の溶液を利用することで下地絶縁層20が別途の工程でエッチングすることなく除去され、ソース電極16及びドレイン電極18間(チャネル領域)に有機半導体層22が形成される。この際に、上記ゲート絶縁層14の表面が粗いのでゲート絶縁層14上(チャネル領域)の下地絶縁層20aは残る。チャネルに残った下地絶縁層(無極性高分子層)20aはチャネル(トランジスタ)の特性を安定させるように機能する。また、下地絶縁層20の表面を有機半導体材料液22aに対して撥液性となるように材料を選択することによって有機半導体材料液22aの広がりが抑制され、厚膜の有機半導体層22が形成される。
(実施例2のトランジスタの製造方法)
図3は、図1(B)に示すトランジスタの製造工程を説明する工程図である。同図において図2と対応する部分には同一符号を付している。
(ソース電極・ドレイン電極形成)
図3(A)に示すように、絶縁性の基板10上にソース電極16、ドレイン電極18、それらの配線(図示せず)を形成する。例えば、基板10上に金を蒸着し、ソース電極、ドレイン電極及びそれらの配線に対応したパターンでパターニングすることによって厚さ10nm〜数μm程度のソース電極16及びドレイン電極18を形成する。既述のように、基板の材料としては、プラスチック基板、ガラス基板、石英基板、シリコン基板などを使用することが出来る。
(表面処理)
ソース電極16・ドレイン電極18が形成された基板10を水、有機溶剤で洗浄し、酸素プラズマなどによって表面処理を施す。この表面処理によって金属表面の有機物による汚れを除去する。また、この処理に際して、エッチングガスの選定などによってソース電極16及びドレイン電極18の金属表面よりも基板10の表面が荒くなるように表面処理の条件を設定する。それにより、後工程における下地ポリマーが基板10の表面に結合しやすくなるようにする。
(下地絶縁層形成)
図3(B)に示すように、基板10、ソース電極16、ドレイン電極18上に無極性高分子材料を溶媒に溶かし、スピンコート法で塗布し、乾燥して下地絶縁層20を形成する。下地絶縁層20の膜厚は数nm〜数100nm、より好ましくは、数nm〜50nmとする。下地絶縁層20の高分子材料及び溶媒は既述の実施例と同様である。
(有機半導体材料の塗布)
図3(C)に示すように、下地絶縁層20上のチャネル領域にインクジェット法によって液体の有機半導体材料22aを付与する。有機半導体材料22aの着地面はソース電極16及びドレイン電極18と一部重なるようになされる。下地絶縁層20の撥液作用によって有機半導体材料22aを厚く盛り上げることができる。有機半導体材料及び溶媒は既述の実施例と同様である。
(有機半導体層の形成)
図3(D)に示されるように、有機半導体材料22aの溶媒によって下地絶縁層20は溶解し、結合の弱い電極上の下地絶縁層20は除去される。有機半導体材料22aはソース電極16、ドレイン電極18に直接接する。ソース電極16及びドレイン電極18間に挟まれたチャネル領域の下地絶縁層20はゲート絶縁層20に強く結合しているために下地絶縁層20aとして残存する。有機半導体材料22aを乾燥させ、凝固させると、有機半導体層22が形成される。有機半導体層22は、ソース電極16及びドレイン電極18各々の一部に重なり、下地絶縁層20a上の電極間のチャネル領域を埋設する。有機半導体層22の膜厚は、数nm〜数100nm程度とする。より好ましくは、数10nm〜100nm程度とする。
(ゲート絶縁層形成)
図3(E)に示すように、下地絶縁層20及び半導体層22の上にゲート絶縁層14を形成する。例えば、シリコン系化合物ガスとCVD法によってシリコン酸化膜を100nm〜数μm程度の膜厚に形成する。低温処理プロセスが必要であるときは、例えば、PMMAなどの有機絶縁材料を用いてゲート絶縁膜を形成しても良い。有機絶縁材料の例としては既述のものが使用可能である。、
なお、図示のように下地絶縁層20と半導体層22とを面一に形成する場合は、例えば、CMP(Chemical Mechanical Polishing)法などによって平坦化することができる。
(ゲート電極形成)
図3(F)に示すように、ゲート絶縁層14上にゲート電極12及びその配線を形成する。ゲート電極12は導電性ポリマー(導電性インク)によって形成することができる。例えば、PEDOT(ポリエチレンジオキシチオフェン)を溶媒(水、アルコールなど)に溶かし、インクジェット法によってゲート絶縁層上に塗布してゲート電極12を形成しても良い。また金属コロイド溶液をインクジェット法によって塗布し熱処理してゲート電極12を形成しても良い。
また、ゲート絶縁層14上に金などの金属、もしくは合金を10nm〜数μm程度の厚さに蒸着し、ゲート電極の形状にパターニングすることによって得てもよい。
(保護膜形成)
図3(G)に示すように、ゲート絶縁層14及びゲート電極12の上に上述したPMMAなどの有機絶縁材料をスピンコート法などによって塗布して保護膜24を形成し、トランジスタを完成する。
このようにして、本実施例においても、半導体材料の溶液を利用することで下地絶縁層20が別途の工程でエッチングすることなく除去され、ソース電極16及びドレイン電極18間(チャネル領域)に有機半導体層22が形成される。この際に、基板10の表面が粗いので基板10上(チャネル領域)の下地絶縁層20aは残る。チャネルに残った下地絶縁層(無極性高分子層)20aはチャネル(トランジスタ)の特性を安定させるように機能する。また、下地絶縁層20の表面を有機半導体材料液22aに対して撥液性となるように選択することによって有機半導体材料液22aの広がりが抑制され、厚膜の有機半導体層22が形成される。
以上説明したように、本発明の実施例によれば、下地絶縁層20により、半導体材料液の濡れ広がりが抑制される。これにより高精細(高密度)なパターニング製膜が可能となる。濡れ性が良い場合と比較して、濡れ広がりが抑制されることで形成される半導体層の膜厚を厚くすることが可能である。従来、厚膜化するために積層が必要な場合でも、濡れ性を抑えることで単層で所望の膜厚を製膜可能となる。
また、基板10の種類・材質に左右されることなく、塗布された有機半導体材料液(インク)の濡れ広がりを制御可能となる。例えば、濡れ性の高い基板上であっても、濡れ性の低い(撥液性の高い)ポリマー膜20で処理(製膜)することで、高密度な描画を可能とするので基板選択の範囲が拡大する。
また、下地絶縁層20であらかじめ基板を覆うことで、下層の電極16、18の清浄度、表面状態を維持することが可能である。
また、下地絶縁層20でソース電極、ドレイン電極及びこれ等の接続配線を覆うことで、配線間のリークを抑制することが可能になる。
本実施例では、有機半導体材料を溶解可能でかつ下地絶縁材料に対しても可溶な溶媒を使用する。ここでの可溶とは、例えば、キシレン溶媒に対してのポリエチレンのようなごく僅かな溶解性でもよい。一般に難溶解とされる程度の溶解性でもよい(例えば、一般に不溶とされる0.1wt%程度の溶解性でも、本発明では可溶の溶剤として使用可能な範囲内にあり得る。)。
なお、下地絶縁層20には無極性の高分子材料が使用されるが、分類上、極性を有する官能基を含む材料であってもそれが実質的にトランジスタの特性に(悪い)影響を及ぼさない程度ものであれば無極性の高分子材料の均等物として使用できる場合がある。例えば、フッ素系高分子材料が該当する。フッ素化合物(例えば、C−F結合)は有極性ではあるが、電気的な分子分極は小さい。また、フッ素化合物は、(双極子間力、水素結合力、分散力などを要因とする)表面自由エネルギーの小さい表面(撥液性の表面)を形成することができる。フッ素系高分子材料には、例えば、PTFE(ポリテトラフルオロエチレン、デュポン(株)商品名「テフロン」)や、アモルファスフッ素樹脂(例えば、旭硝子(株)商品名「CYTOP」)などがある。
本発明の有機トランジスタは、有機EL表示装置や有機半導体を用いるセンサーなどに使用して好適である。
10 絶縁性の基板、12 ゲート電極、14 ゲート絶縁層、16 ソース電極、18 ドレイン電極、20 下地絶縁層、22 有機半導体層、24 保護層

Claims (4)

  1. 有機トランジスタの製造方法であって、
    絶縁性の基板上にゲート電極を形成する第1工程と、
    前記基板及び前記ゲート電極上にゲート絶縁層を形成する第2工程と、
    前記ゲート絶縁層上にソース電極及びドレイン電極を形成する第3工程と、
    前記ゲート絶縁層、前記ソース電極及び前記ドレイン電極上に、前記ソース電極及び前記ドレイン電極上の膜厚よりも前記ソース電極及び前記ドレイン電極の間の領域上の膜厚の方が厚くなるように、無極性高分子の下地絶縁層を形成する第4工程と、
    前記ソース電極及び前記ドレイン電極の各電極上の少なくとも一部と、該ソース電極及び該ドレイン電極と、の間に前記無極性高分子の下地絶縁層を溶解する溶媒を含む有機半導体材料液を付与して前記ソース電極及び前記ドレイン電極間に有機半導体層を形成する第5工程と、を含む
    有機トランジスタの製造方法。
  2. 有機トランジスタの製造方法であって、
    絶縁性の基板上にゲート電極を形成する第1工程と、
    前記基板及び前記ゲート電極上にゲート絶縁層を形成する第2工程と、
    前記ゲート絶縁層上にソース電極及びドレイン電極を形成する第3工程と、
    前記ゲート絶縁層、前記ソース電極及び前記ドレイン電極に表面処理を施して表面の荒さに差をつける第4工程と
    前記ゲート絶縁層、前記ソース電極及び前記ドレイン電極上に無極性高分子の下地絶縁層を形成する第5工程と、
    前記ソース電極及び前記ドレイン電極の各電極上の少なくとも一部と、該ソース電極及び該ドレイン電極と、の間に前記無極性高分子の下地絶縁層を溶解する溶媒を含む有機半導体材料液を付与して、前記溶媒により前記ソース電極及び前記ドレイン電極上の無極性高分子の下地絶縁層は除かれ、前記ソース電極及び前記ドレイン電極間の無極性高分子の下地絶縁層は残るようにする第6工程と、を含む
    機トランジスタの製造方法。
  3. 有機トランジスタの製造方法であって、
    絶縁性の基板上にソース電極及びドレイン電極を形成する第1の工程と、
    前記基板、前記ソース電極及び前記ドレイン電極上に、前記ソース電極及び前記ドレイン電極上の膜厚よりも前記ソース電極及び前記ドレイン電極の間の領域上の膜厚の方が厚くなるように、無極性高分子の下地絶縁層を形成する第2の工程と、
    前記ソース電極及び前記ドレイン電極の各電極上の少なくとも一部と、該ソース電極及び該ドレイン電極と、の間に前記無極性高分子の下地絶縁層を溶解する溶媒を含む有機半導体材料液を付与して前記ソース電極及び前記ドレイン電極間に有機半導体層を形成する第3の工程と、
    前記下地絶縁層、前記有機半導体層上にゲート絶縁層を形成する第4の工程と、
    前記ゲート絶縁層上の前記ソース電極と前記ドレイン電極との間の領域に対応した領域にゲート電極を形成する第5の工程と、を含む
    有機トランジスタの製造方法。
  4. 有機トランジスタの製造方法であって、
    絶縁性の基板上にソース電極及びドレイン電極を形成する第1の工程と、
    前記基板、前記ソース電極及び前記ドレイン電極に表面処理を施して表面の荒さに差をつける第2工程と
    前記基板、前記ソース電極及び前記ドレイン電極上に無極性高分子の下地絶縁層を形成する第3の工程と、
    前記ソース電極及び前記ドレイン電極の各電極上の少なくとも一部と、該ソース電極及び該ドレイン電極と、の間に前記無極性高分子の下地絶縁層を溶解する溶媒を含む有機半導体材料液を付与して、前記溶媒により前記ソース電極及び前記ドレイン電極上の無極性高分子の下地絶縁層は除かれ、前記ソース電極及び前記ドレイン電極間の無極性高分子の下地絶縁層は残るように、前記ソース電極及び前記ドレイン電極間に有機半導体層を形成する第の工程
    前記下地絶縁層、前記有機半導体層上にゲート絶縁層を形成する第5の工程と、
    前記ゲート絶縁層上の前記ソース電極と前記ドレイン電極との間の領域に対応した領域にゲート電極を形成する第6の工程と、を含む
    機トランジスタの製造方法。
JP2010100172A 2010-04-23 2010-04-23 有機トランジスタの製造方法 Active JP5605610B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010100172A JP5605610B2 (ja) 2010-04-23 2010-04-23 有機トランジスタの製造方法
US13/090,650 US8603856B2 (en) 2010-04-23 2011-04-20 Organic transistor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010100172A JP5605610B2 (ja) 2010-04-23 2010-04-23 有機トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2011233587A JP2011233587A (ja) 2011-11-17
JP5605610B2 true JP5605610B2 (ja) 2014-10-15

Family

ID=44815075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010100172A Active JP5605610B2 (ja) 2010-04-23 2010-04-23 有機トランジスタの製造方法

Country Status (2)

Country Link
US (1) US8603856B2 (ja)
JP (1) JP5605610B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2980040B1 (fr) * 2011-09-14 2016-02-05 Commissariat Energie Atomique Transistor organique a effet de champ
JP2013219172A (ja) * 2012-04-09 2013-10-24 Sony Corp 電子デバイス及びその製造方法並びに画像表示装置
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
CN111384308B (zh) 2018-12-29 2021-05-28 Tcl科技集团股份有限公司 量子点发光二极管的制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2207217A1 (en) * 2001-12-19 2010-07-14 Merck Patent GmbH Organic field effect transistor with an organic dielectric
JP4848617B2 (ja) 2004-02-02 2011-12-28 セイコーエプソン株式会社 回路基板の製造方法、回路基板、薄膜トランジスタ、電気光学装置、電子機器
US8106386B2 (en) * 2006-12-28 2012-01-31 Alcatel Lucent Organic semiconductor compositions including plasticizers
US7795614B2 (en) * 2007-04-02 2010-09-14 Xerox Corporation Device with phase-separated dielectric structure
JP2009072654A (ja) 2007-09-19 2009-04-09 Seiko Epson Corp 膜パターン形成方法及び配線基板
GB0814534D0 (en) * 2008-08-08 2008-09-17 Cambridge Display Tech Ltd Transistors
JP2010141142A (ja) * 2008-12-11 2010-06-24 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタおよびその製造方法、並びに表示装置

Also Published As

Publication number Publication date
US8603856B2 (en) 2013-12-10
US20110260249A1 (en) 2011-10-27
JP2011233587A (ja) 2011-11-17

Similar Documents

Publication Publication Date Title
JP5638944B2 (ja) 有機薄膜トランジスタ
CN103403903B (zh) 场效应晶体管及其制造方法
JP5595927B2 (ja) 有機薄膜トランジスター、アクティブマトリックス有機光学デバイス、およびこれらの製造方法
JP5565732B2 (ja) 有機薄膜トランジスタ
KR101532759B1 (ko) 유기 박막 트랜지스터
US8013328B2 (en) Active matrix optical device
CN103650150A (zh) 薄膜晶体管、显示面板以及薄膜晶体管的制造方法
KR101949538B1 (ko) 박막 트랜지스터 및 그 제조 방법, 및 화상 표시 장치
KR20100106404A (ko) 유기 박막 트랜지스터와 이의 제조 방법 및 액티브 매트릭스 유기 광학 디바이스와 이의 제조 방법
TWI514570B (zh) 場效電晶體,其製造方法及使用其等之電子裝置
Yoo et al. Top‐Split‐Gate Ambipolar Organic Thin‐Film Transistors
JP5605610B2 (ja) 有機トランジスタの製造方法
CN1773717B (zh) 有机场致发光显示装置及构造该装置的方法
CN103855085A (zh) 薄膜器件、薄膜器件制造方法和显示器制造方法
KR20170041064A (ko) 박막 트랜지스터, 그 제조 방법, 그리고 상기 박막 트랜지스터를 포함하는 전자 장치
US8552421B2 (en) Organic microelectronic device and fabrication method therefor
CN100463248C (zh) 有机发光显示器的制造方法和通过该方法制造的显示器
KR102277814B1 (ko) 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자
KR100666760B1 (ko) 비휘발성 메모리 유기 박막 트랜지스터 소자 및 그 제조방법
JP2010040999A (ja) 有機半導体デバイス及びその製造方法並びに有機elディスプレイ
KR100770262B1 (ko) 유기 박막트랜지스터, 이를 포함하는 유기전계발광소자 및이들의 제조방법
Okumoto et al. Top‐emission AMOLED display driven by organic TFTs with semiconductor layer patterned by inkjet process
JP2008270240A (ja) 半導体装置
JP5223294B2 (ja) 有機薄膜トランジスタの製造方法
HK1134583B (en) Method of forming organic thin film transistors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140813

R150 Certificate of patent or registration of utility model

Ref document number: 5605610

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250