[go: up one dir, main page]

JP5605222B2 - ３次元実装半導体装置及びその製造方法 - Google Patents

３次元実装半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5605222B2
JP5605222B2 JP2010511021A JP2010511021A JP5605222B2 JP 5605222 B2 JP5605222 B2 JP 5605222B2 JP 2010511021 A JP2010511021 A JP 2010511021A JP 2010511021 A JP2010511021 A JP 2010511021A JP 5605222 B2 JP5605222 B2 JP 5605222B2
Authority
JP
Japan
Prior art keywords
wiring
main surface
semiconductor device
post electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010511021A
Other languages
English (en)
Other versions
JPWO2009136496A1 (ja
Inventor
政道 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Institute of Technology NUC
Original Assignee
Kyushu Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Institute of Technology NUC filed Critical Kyushu Institute of Technology NUC
Priority to JP2010511021A priority Critical patent/JP5605222B2/ja
Publication of JPWO2009136496A1 publication Critical patent/JPWO2009136496A1/ja
Application granted granted Critical
Publication of JP5605222B2 publication Critical patent/JP5605222B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、配線基板の両面に半導体チップを含む各種回路素子を取り付けた３次元実装半導体装置及びその製造方法に関する。
携帯電話に用いられているRF（無線）モジュール等は高周波特性が非常に重要となるが、高周波特性として、最も敏感な部分は、半導体（ＬＳＩ）チップ端と外付け部品間の配線である。従来の配線は、ＬＳＩチップボンディングワイヤ-パッケージ基板-ポスト電極-部品端となり長くなる。RFモジュールの場合、モジュール内配線が多く、モジュールの外部接続端子は少なくても良い。しかし、従来の一般的なモジュール技術では、パッケージの基板側は多層配線が可能であり、配線を多く取る事が可能であるが、ポスト電極側は、一般的に配線量を多く取る事が困難である。また、信号経路も２次元である。この信号経路を３次元化すればそれだけ信号経路が短くでき、高周波特性も改善される。また実装面積も少面積化できトータルのコスト低減が可能となる。このために、３次元実装にして、信号経路を短くすることが求められている。
図２１は、３次元実装した従来技術による半導体装置を例示する図である（特許文献１参照）。配線基板の上面には、電極Ａや図示していない配線等で構成される上面配線パターンが形成されている。電極Ａの上には、コンデンサ、抵抗、インダクタ、フィルタ等の受動素子や能動素子など、回路素子が実装されている。配線基板の下面には、電極Ｂや、これらを接続する配線などで構成される下面配線パターンが形成されている。この下面配線パターンは、配線基板上面の電極Ａとも、図示していない配線によって電気的に接続されている。
下面配線パターンの電極Ｂには、ＬＳＩチップのバンプ電極が接続され、かつ、別の電極Ｃから垂直の接続孔が形成され、この接続孔の内周には、金属薄膜でなる接続部が形成されている。接続部を構成する金属薄膜は、封止部表面の接続孔の周囲に形成された、電極Ｄと一体になっている。
このような両面実装の半導体装置が、マザー基板上に取り付けられている。マザー基板上には、電極Ｅ及び接地電極を含む配線パターンが形成されている。電極Ｅ及び接地電極は、電極Ｄ及び放熱体と対面する位置に形成されて、それぞれ半田等を用いて接合される。半導体チップの上面の能動領域で発生した熱は、半導体チップの下面から、放熱体及び接地電極を介してマザー基板に放熱される。
このように、配線基板の両面に、ＬＳＩチップとか、各種回路素子を実装することにより、実装面積を少面積化できトータルのコスト低減ができるだけでなく、信号経路を短くすることが可能になる。
しかし、例示の半導体装置は、その構造が複雑であり、特に、配線基板とマザー基板にそれぞれ設けられている配線パターン間を接続するための接続構成に複雑な工程が必要となる。一般的に、半導体製造プロセスは、LSIを作りこむ前工程と、それをパッケージングする後工程に分かれるが、前工程をカバーする専業メーカは少ない。例示の半導体装置の製造は、配線基板上で電極に接続される垂直の接続孔の形成や導電性物質の埋め込み等の処理をするプロセス、すなわち前工程に近い設備を必要とし、従来の後工程設備だけではできなかった。
特開２００５−２０３６３３号公報
本発明は、簡易な手段で、平面実装を容易に３次元実装にし、かつ、信号経路を短くすることを目的としている。また、前工程に近い設備が必要な工程をオフラインで部品に集約することによって、後工程メーカも大きな投資の必要なく、参入でき、今後の市場拡大に容易に追随することを可能にする。
本発明の配線基板の両面に半導体チップを含む各種回路素子を取り付けた３次元実装半導体装置及びその製造方法は、配線基板の一方の主面及び他方の主面のそれぞれに、各種回路素子を接続するための接続パッド部とそれらを接続する配線パターンを有し、かつ、一方及び他方の主面のそれぞれの接続パッド部及び配線パターンを互いに接続するための貫通配線部を有する。支持部に支持される複数個のポスト電極を一体に形成したポスト電極部品を形成する。配線基板の一方の主面において、半導体チップを装着して該一方の主面上の接続パッド部に接続し、かつ、該配線パターンの所定の位置にポスト電極部品を固定して電気的に接続し、樹脂封止後、支持部を剥離してポスト電極端面を露出させる。配線基板の他方の主面において、該他方の主面上の接続パッド部に、別の回路素子を配置して接続する。
ポスト電極部品は、ポスト電極に接続される裏面配線を有することができ、この場合、樹脂封止後、支持部を剥離した際には裏面配線を露出させる。配線基板の一方の主面において、樹脂封止は、ポスト電極を側面に露出するように行ない、この露出したポスト電極が、その側面にメニスカスを作るように半田フィレットを形成して、マザー基板の配線パターンの上に半田付けすることができる。
本発明では平面実装を容易に３次元実装にすることが可能となり、信号経路（LSIチップ-配線基板-回路素子）を短くして、高周波特性を改善することができる。これによって、RF（無線）モジュールの高性能化と少面積化が実現でき、携帯電話等の小型電子機器の高性能化と高密度実装が可能となる。高密度実装は機器の小型化あるいは低コストに繋がる。
また、本発明によれば、ポスト電極の側面を露出させることができ、これによって、側面に半田フィレット形成が可能であり、そのため、実装強度を格段に強化することができる。
配線基板（多層有機基板）の裏面上に半導体チップ（ＬＳＩチップ）を接着しかつ接続した状態で示す図である。 （Ａ）は、配線付ポスト電極部品の詳細を示す図であり、１個のパッケージのための単体パターンの側面断面図、（Ｂ）はその斜視図、（Ｃ）は４個のパッケージのために連結したパターンの斜視図である。 ＬＳＩチップを接着しかつ接続した配線基板（図１参照）上に、配線付ポスト電極部品（図２参照）を接続した状態で示す図である。 樹脂封止した状態で示す図である。 支持部（電鋳母型）を剥離した後の状態で示す図である。 図５の上下を反転させた状態で示す図である。 有機基板のおもて面側に、各種回路素子を取り付けた状態で示す図である。 有機基板のおもて面側を樹脂封止した状態で示す図である。 本発明の第２の実施形態を説明する図である。 おもて面側を樹脂封止した状態で示す図である。 第２の実施形態の半導体装置の使用例を示す平面図である。 図１１に示す半導体モジュールＡ〜Ｃの１つを示す側面断面図である。 本発明の第３の実施形態を説明する図である。 樹脂封止後の状態を示す図である。 本発明の第４の実施形態を説明する図である。 樹脂封止後の状態を示す図である。 本発明の第５の実施形態を説明する図である。 （Ａ）は、図２とは異なる別の例の配線付ポスト電極部品を示す斜視図であり、（Ｂ）は断面図であり、（Ｃ）は、（Ｂ）に示す円内の拡大図である。 本発明の第６の実施形態の３次元実装半導体装置を例示する図である。 図２及び図１８とは異なるさらに別の例の配線付ポスト電極部品の製造工程を示す図である。 ３次元実装した従来技術による半導体装置を例示する図である。 フォトレジストを用いた電鋳部品の製造方法を示す工程図である。
以下、例示に基づき本発明を説明する。本発明の３次元実装半導体装置の第１の実施形態を、図１〜図８を参照して説明する。図１は、配線基板（多層有機基板）の裏面上に半導体チップ（ＬＳＩチップ）を接着しかつ接続した状態で示す図である。なお、図１においては、ＬＳＩチップの装着される図中の上側を裏面（一方の主面）とし、後述のように別の回路素子が取り付けられる図中の下側をおもて面（他方の主面）として、以下説明する。ＬＳＩチップは、多層有機基板の図中上側にダイボンド材により接着して、有機基板の最上層の配線パターンとはボンディングワイヤにより接続するものとして例示している。多層有機基板の最上層の配線パターンに、ボンディングワイヤ接続電極となるボンディング用金属パッド部が形成されると共に、該パッド部への配線が形成される。
以下、配線基板として多層有機基板を例として説明するが、基板の両面側のそれぞれに、各種回路素子を接続するための接続パッド部とそれらを接続する配線、及び両面側の接続パッド部及び配線を互いに接続するための貫通配線部を有するものであれば、本発明は、多層有機基板に限らず、シリコン基板を含む如何なる配線基板も使用可能である。
多層または単層有機基板は、単層２層配線構造や複数層から成る基板の各層に、それぞれ配線パターンを形成した後これらの基板を貼り合わせ、必要に応じて各層の配線パターンを接続するためのスルーホールを形成したものである。このスルーホールの内部には導体層が形成され、この導体層が図中の下側に形成された端面電極部であるランドと接続されている。さらに、このランドには、ハンダ材料を付着させて、外部接続用のバンプ電極を形成することができる。このような多層または単層有機基板は、例えば、「ハンダボール」と呼ばれる小さいハンダ材料を丸めたもの（バンプ）をおもて面に実装した（BGA：Ball Grid Array）一括封止有機基板として知られている。
図２は、板状の支持部により一体に連結されている配線付ポスト電極部品の詳細を示す図であり、図２（Ａ）及び（Ｂ）は１個のパッケージのための単体パターンの側面断面図及び斜視図をそれぞれ示し、また図２（Ｃ）は４個のパッケージのための４個の単体パターンを１個に連結したパターンの斜視図を示している。支持部に支持されるポスト電極だけでなく、それに接続される配線パターンを形成する。これによって、図示の配線付ポスト電極部品には、配線パターン造り込みがなされているが、本発明は、配線パターン無しのポスト電極のみの構成も用いることができる。
これら単体パターン或いは連結パターンは、配線パターン及び複数のポスト電極を支持部により一体に連結して構成される。ポスト電極は、例示したような円柱形状に限らず、矩形、多角形状等を含む柱状（棒状）形状であれば良い。配線パターン及びポスト電極は電鋳法によって作製することができる。
電鋳法自体は、周知の加工法である。電鋳法とは「電気メッキ法による金属製品の製造・補修又は複製法」であって、基本的には電気メッキと同様であるが、メッキ厚、メッキ皮膜の分離操作を行う点が、電気メッキとは異なる。また、母型よりメッキ皮膜を剥離して使用する場合、メッキ皮膜の物性の制御・管理が重要ポイントとなる。電鋳法により成長させる導電性材料のメッキ金属としては、ニッケルまたは銅とか、ニッケル合金、或いは銅合金を含む材料を用いることができる。母型材質としては、ステンレスを用いることができるが、それ以外に、樹脂封止のために用いる樹脂材料と熱膨張係数が大きく異ならない材質、例えばベースに銅材料を用いて表面はメッキパターンが剥離し易いようにメッキ用の電気を通す程度の薄い酸化膜等の材料で覆ったものを用いることができる。内部応力の生じないようなメッキ浴の組成やメッキ条件を選定する必要があり、ニッケルメッキの場合、メッキ浴としてスルファミン酸ニッケル浴が利用されている。
図２２は、フォトレジストを用いた電鋳部品の製造方法を示す工程図である。電鋳法は、図２２（ａ）に示すように、ステンレス等の母型の上面に、フォトレジスト（不導体被膜）を塗布する。次いで、パターンフィルムを通して露光するパターン焼き付け及びその後の現像により、非メッキ部分をフォトレジストパターンで覆った電鋳用原版を形成する（図２２（ｂ））。電鋳用原版のフォトレジストパターンの厚さは、製品（ポスト電極、或いは配線パターン）の厚さ以上であり、ポスト電極の場合は、例えば100μｍ〜300μ前後の厚さとする。続いて、フォトレジストパターンの開口部にメッキ金属が形成される（図２２（ｃ））。適性温度に維持されたメッキ浴（例えば、スルフォミン酸ニッケル液）中に、陽極側に電鋳させようとする電鋳金属を入れ、陰極側にステンレス等の電鋳母型を配置する。陰極側の電鋳母型の表面上には、図２２（ｃ）に示すように、フォトレジストパターンが予め形成されている。電流を流すと、陽極側の電鋳金属が溶け出して、電鋳母型上のフォトレジストパターン開口部にメッキされる。
次に、図２２（ｄ）に示すように、平坦化加工が行われる。次に、レジストを除去すると（図２２（ｅ））、レジスト部分以外がそのまま配線パターンやポスト電極となる。そして、このメッキ金属を電鋳母型から剥離する（図２２（ｆ））。形成されたメッキ金属と支持部の剥がしが、熱や圧力で容易に行うことができるのが、電鋳法の特徴である。
図２に示す配線付ポスト電極部品は、図２２（ａ）〜（ｄ）に示す工程を２回繰り返し、最初の工程で、配線パターンを形成した後、２回目の工程で、配線パターンに接続されるポスト電極を形成する。その後、レジストを除去して、配線パターンに接続されるポスト電極を剥離することになる。
図３は、ＬＳＩチップを接着しかつ接続した配線基板（図１参照）上に、配線付ポスト電極部品（図２参照）を接続した状態で示す図である。有機基板の配線パターンの所定の位置（図１に示す接続電極用金属パッド部）には、ポスト電極が固定されかつ電気的に接続される。ポスト電極を固定及び接続する手法としては、（１）超音波による接合、（２）銀ペースト等の導電性ペーストによる接続、（３）半田接続、（４）有機基板側に設けた接続電極用金属パッド部に凹部を設ける一方、配線付ポスト電極部品側は凸部を設けて挿入圧着あるいは挿入しカシメる方法、により行うことができる。
図４は、樹脂封止した状態で示す図である。支持部により一体に連結されているポスト電極が固定された後、この状態で、配線基板の上面は、支持部の下面までトランスファーモールドされ、或いは液状樹脂（材質は、例えばエポキシ系）を用いて樹脂封止される。
図５は、支持部（電鋳母型）を剥離した後の状態で示す図である。支持部を剥離することにより、ポスト電極及びそれに接続されている裏面配線が電気的に個々に分離される。これによって露出した裏面配線を、外部接続用として用いることができる。或いは、裏面配線無しのポスト電極部品を用いた際には、ポスト電極端面を外部接続用として用いることができる。
図６は、図５の上下を反転させた状態で示す図である。
図７は、図中の上側に位置する有機基板のおもて面側に、各種回路素子を取り付けた状態で示す図である。図示のように、配線基板上の所定位置に、別の半導体チップＩＣ、抵抗Ｒ、及びコンデンサＣのような回路素子を配置して、接続する。各回路素子は、配線基板（有機基板）のランド上に、通常の技術を用いて、フリップチップボンド接続される。
図８は、有機基板のおもて面側を樹脂封止した状態で示す図である。樹脂封止する前の段階で、完成製品として使用可能であるが、樹脂封止することもできる。図は１個のみの部品を示しているが、実際には多数個連結されている状態で、金型に入れて樹脂を充填する。これによって、トランスファーモールドされ、或いは液状樹脂（材質は、例えばエポキシ系）を用いて樹脂封止される。
この段階の構成により、完成製品として使用可能であるが、この後、裏面側（図中の下側）の裏面配線の所定位置（配線先端側）に、外部接続用のバンプ電極を形成することができる。或いは、裏面配線無しのポスト電極部品を用いた場合には、ポスト電極先端面を外部接続用の外部電極とすることができ、又はその先端面にバンプ電極を形成して、これを外部電極として用いることもできる。さらに、チップ個片化のための切断を行って、製品として完成させる。
次に、本発明の第２の実施形態を、図９〜図１２を参照して説明する。この第２の実施形態は、ポスト電極の位置が、樹脂封止の側面に露出している点でのみ、第１の実施形態とは相違している。この段階で、完成製品として使用可能であるが、さらに、図１０に示すように、おもて面側を樹脂封止することもできるし、また、裏面配線の所定位置に、外部接続用のバンプ電極を形成することができる。
図１１は第２の実施形態の半導体装置の使用例を示す平面図であり、かつ、図１２は、図１１に示す半導体モジュールＡ〜Ｃの１つを示す側面断面図である。図示のように、マザー基板の配線パターンの上に、半導体モジュールＡ〜Ｃ及びコンデンサー等の回路素子を配置して、半田付け等により電気的、機械的に接続する。この際、図１２に示すように、樹脂封止の側面に露出したポスト電極側面にメニスカス（液体表面が表面張力などの力によって曲線などに変形した形状）を作るように、ポスト電極側面に、半田フィレット（半田凝固後、接続部に形成される半田表面の形状）を形成して、接続強度を増すことができる。
次に、本発明の第３の実施形態を、図１３〜図１４を参照して説明する。この第３の実施形態は、ＬＳＩチップが配線基板に対してフリップチップ接続されている点でのみ、第１の実施形態とは相違している。ポスト電極は、第１の実施形態と同様に、樹脂封止内部に内蔵されている。ＬＳＩチップは、配線基板（有機基板）の図中の下側に位置する最上層の配線パターンに、通常の技術を用いて、フリップチップボンド接続されている。図１３は、おもて面を樹脂封止する前の状態を示し、かつ、図１４は樹脂封止後の状態を示している。いずれの状態でも、完成製品として使用可能である。
次に、本発明の第４の実施形態を、図１５〜図１６を参照して説明する。この第４の実施形態は、ＬＳＩチップが配線基板に対してフリップチップ接続されている点でのみ、第２の実施形態とは相違している。ポスト電極は、第２の実施形態と同様に、側面が樹脂封止外部に露出している。図１５は、おもて面を樹脂封止する前の状態を示し、かつ、図１６は樹脂封止後の状態を示している。いずれの状態でも、完成製品として使用可能である。
図１７は、本発明の第５の実施形態を説明する図である。図１３と同様にして、配線基板（有機基板）のおもて面側に、回路素子ＩＣを取り付けた後、裏面側と同様に、おもて面側にも、図２に示したような配線付ポスト電極部品を接続固定する。この後、上述の例と同様に、おもて面側を樹脂封止し、かつ、支持板を剥離する。その後、おもて面配線に対して各種回路素子（抵抗Ｒ，コンデンサーＣ）をフリップチップボンド接続する。これによって、回路素子が３段に積層された半導体装置を構成できる。さらに、同様にして別の配線付ポスト電極部品を積み重ねれば、４段以上に多段に接続することも可能になる。
図１８は、図２とは異なる別の例の配線付ポスト電極部品を示す図である。図１８（Ａ）は、配線付ポスト電極部品を示す斜視図であり、（Ｂ）は断面図であり、（Ｃ）は、（Ｂ）に示す円内の拡大図である。この配線付ポスト電極部品の支持部にステンレス（SUS）を用いることができる。例示の支持部は、その一方の全面に、ポリイミドテープなどに代表される薄膜フィルムの絶縁基材により作成したテープを剥離可能の接着剤を用いて貼り付ける。支持部とテープは後の工程で相互に剥離される。このため、例えばリフロー温度より高温（モールド温度以上）を加えると、支持部とテープが剥離し易い処理を予め行っておく。例えば熱カプセル入り接着剤、または支持部として光を透過する材料（耐熱低熱膨張ガラスなど）にして、紫外線剥離型接着剤を用いる。または熱可塑性の接着剤でも良い。
さらに、このテープ上に、配線パターンとなるべき金属のシード層を形成して、メタル付きテープを形成する。このシード層としては、例えば、銅メッキを可能とする金、銀、銅、パラジューム箔を用いることができる。配線層のパターンはシード層の上にレジストを塗布し、パターンを露光、現像してさらにエッチングを行い、レジストを除去して完成させる。このシード層の上にメッキにより配線層を成長させる。さらにその上に、ポスト電極部形成のためレジスト塗布と現像を行い、ポスト部をメッキ成長させる。或いは、配線部はナノ金属粒子で直接シード層をパターンニング（上述の金属粒子配線参照）してリソグラフィ工程を省略することもできる。さらにその上に、ポスト電極部形成のためレジスト塗布と現像を行い、ポスト部をメッキ成長させる。あるいは銅箔付テープをリソグラフィ加工して配線パターンを形成し、さらにその上に、ポスト電極部形成のためレジスト塗布と現像を行い、ポスト部をメッキ成長させる。これによって、配線付ポスト電極部品が完成する。
図１９は、本発明の第６の実施形態を説明する図である。図１９は、図８に例示の３次元実装半導体装置に、絶縁基材及び外部電極を付加したものに相当する。図１８に例示の配線付ポスト電極部品は、上述した例と同様に、LSIチップを接着しかつ接続した配線基板上に接続、固定され、樹脂封止される。この後、支持部が剥離されることになるが、この際、例えば、所定の高温を加えることにより、支持部のみが剥離され、絶縁基材は残る。露出した絶縁基材は、完成製品の保護膜として機能する。この後、裏面においては、絶縁基材に穴を空け、開口により露出した裏面配線と接続される外部電極を形成する。同様に、図１８に例示の配線付ポスト電極部品は、それぞれ、図１０、図１４、図１６、図１７に示す第２〜第５の実施形態の３次元実装半導体装置にも適用して、保護膜として機能する絶縁基材を備えることが可能になる。
図２０は、図２及び図１８とは異なるさらに別の例の配線付ポスト電極部品の製造工程を示す図である。図１８に示す絶縁基材として、表面にソルダーレジストを付着させた薄いガラスエポキシ基板を用いることができる。この配線付ポスト電極部品の製造のために、まず、図２０（ａ）に示すように、ガラスエポキシ基板の一方の面（おもて面）に、ポスト電極と配線を形成すると共に、他方の面（裏面）にも配線を形成する。この両配線は基板貫通配線により接続されている。この両配線及び基板貫通配線により、ポスト電極から外部電極位置までの経路を結線して、外部電極位置をポスト電極位置とは異なる任意の位置に配置転換する。
次に、（ｂ）に示すように、外部電極位置に開口部を設けたソルダーレジストを塗布する。一方、（ｃ）は、剥離可能の接着剤を塗布した支持部を示している。この支持部及び接着剤自体は、図１８を参照して説明したものと同様なものを用いることができる。
次に、この接着剤を塗布した支持部の上に、（ｂ）に示す構成を上下反転させて、貼り付ける。これによって、配線付ポスト電極部品が完成する。この配線付ポスト電極部品もまた、図１８に例示のものと同様に使用可能であるが、例えば、図１９に示すような３次元実装半導体装置に組み込まれた際には、その製造中に、支持部は剥離されて、除去される。その際、ソルダーレジストが保護膜として残る。ソルダーレジストには、上述のように、既に、外部電極用開口部が開けられているので、この開口部を通して配線付ポスト電極部品の配線に接続された外部電極を設ける。
配線基板（図１参照）としてガラスエポキシ基板を用いる場合、配線付ポスト電極部品もまた、同一基板メーカーによって製造可能になり、スループットが大幅に短縮され、コストダウンに貢献できるという利点がある。支持部は、出来るだけ両面配線のガラスエポキシ基板を薄くして、パッケージの仕上がりも薄くするために必要となる。
以上、本開示にて幾つかの実施の形態を単に例示として詳細に説明したが、本発明の新規な教示及び有利な効果から実質的に逸脱せずに、その実施の形態には多くの改変例が可能である。

Claims (11)

  1. 配線基板の両面に半導体チップを含む各種回路素子を取り付けた３次元実装半導体装置の製造方法において、
    前記配線基板は一方の主面及び他方の主面のそれぞれに、各種回路素子を接続するための接続パッド部とそれらを接続する配線パターンを有し、かつ、一方及び他方の主面のそれぞれの接続パッド部及び配線パターンを互いに接続するための貫通配線部を有し、
    支持部に支持される複数個のポスト電極を一体に形成したポスト電極部品を形成し、
    前記配線基板の一方の主面において、半導体チップを装着して該一方の主面上の接続パッド部に接続し、かつ、該配線パターンの所定の位置に前記ポスト電極部品を固定して電気的に接続し、樹脂封止後、前記支持部を剥離して前記ポスト電極端面を露出させ、
    前記配線基板の他方の主面において、該他方の主面上の接続パッド部に、別の回路素子を配置して、接続する、
    ことから成る３次元実装半導体装置の製造方法。
  2. 前記ポスト電極部品は、前記ポスト電極に接続される配線を有し、樹脂封止後、前記支持部を剥離した際には前記配線を露出させた請求項１に記載の３次元実装半導体装置の製造方法。
  3. 前記ポスト電極及びそれに接続される配線は、前記支持部の上に剥離可能の接着剤により貼り付けた絶縁基材の上に形成され、樹脂封止後、前記支持部を剥離することにより露出した絶縁基材を、保護膜として用い、かつ、この保護膜に穴を空け、開口により露出した前記配線と接続される外部電極を設けた請求項２に記載の３次元実装半導体装置の製造方法。
  4. 前記絶縁基材は、ガラスエポキシ基板及びその上に形成される配線を覆うソルダーレジストであり、樹脂封止後、前記支持部を剥離することにより露出したソルダーレジストを保護膜として用い、かつ、この保護膜に空けた開口を通して前記配線と接続される外部電極を設けた請求項３に記載の３次元実装半導体装置の製造方法。
  5. 前記配線基板の他方の主面において、前記別の回路素子を樹脂封止した請求項１に記載の３次元実装半導体装置の製造方法。
  6. 前記配線基板の一方の主面において、前記樹脂封止は、前記ポスト電極を側面に露出するように行う請求項１に記載の３次元実装半導体装置の製造方法。
  7. 前記側面に露出したポスト電極が、その側面にメニスカスを作るように半田フィレットを形成して、マザー基板の配線パターンの上に半田付けされる請求項６に記載の３次元実装半導体装置の製造方法。
  8. 前記半導体チップは、前記一方の主面上の接続パッド部にボンディングワイヤ接続、或いは、フリップチップ接続される請求項１に記載の３次元実装半導体装置の製造方法。
  9. 前記各種回路素子は、３段以上の多段に積層された請求項１に記載の３次元実装半導体装置の製造方法。
  10. 配線基板の両面に半導体チップを含む各種回路素子を取り付けた３次元実装半導体装置において、
    前記配線基板は一方の主面及び他方の主面のそれぞれに、各種回路素子を接続するための接続パッド部とそれらを接続する配線パターンを有し、かつ、一方及び他方の主面のそれぞれの接続パッド部及び配線パターンを互いに接続するための貫通配線部を有し、
    前記配線基板の一方の主面において、半導体チップを装着して該一方の主面上の接続パッド部に接続し、かつ、該配線パターンの所定の位置に、絶縁基材と配線を背面に備えた複数個のポスト電極を電気的に接続して、該一方の主面上は該絶縁基材の下面まで樹脂封止し、
    前記配線基板の他方の主面において、該他方の主面上の接続パッド部に、別の回路素子を配置して、接続する、
    ことから成る３次元実装半導体装置。
  11. 前記絶縁基材は、ガラスエポキシ基板及びその上に形成される配線を覆うソルダーレジストであり、該ソルダーレジストを保護膜として用い、かつ、この保護膜に空けた開口を通して前記配線と接続される外部電極を設けた請求項１０に記載の３次元実装半導体装置。

JP2010511021A 2008-05-09 2009-05-07 ３次元実装半導体装置及びその製造方法 Expired - Fee Related JP5605222B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010511021A JP5605222B2 (ja) 2008-05-09 2009-05-07 ３次元実装半導体装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008123446 2008-05-09
JP2008123446 2008-05-09
PCT/JP2009/001999 WO2009136496A1 (ja) 2008-05-09 2009-05-07 ３次元実装半導体装置及びその製造方法
JP2010511021A JP5605222B2 (ja) 2008-05-09 2009-05-07 ３次元実装半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2009136496A1 JPWO2009136496A1 (ja) 2011-09-08
JP5605222B2 true JP5605222B2 (ja) 2014-10-15

Family

ID=41264553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010511021A Expired - Fee Related JP5605222B2 (ja) 2008-05-09 2009-05-07 ３次元実装半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US8415789B2 (ja)
JP (1) JP5605222B2 (ja)
KR (1) KR101193416B1 (ja)
CN (1) CN102017142B (ja)
WO (1) WO2009136496A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186503B2 (en) 2015-08-28 2019-01-22 Mitsumi Electric Co., Ltd. Module and manufacturing method thereof
US12414225B2 (en) 2022-10-19 2025-09-09 Murata Manufacturing Co., Ltd. Circuit module

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8435837B2 (en) * 2009-12-15 2013-05-07 Silicon Storage Technology, Inc. Panel based lead frame packaging method and device
WO2011143411A1 (en) * 2010-05-12 2011-11-17 Abt Holding Company Modulation of splenocytes in cell therapy for traumatic brain injury
US9252767B1 (en) * 2010-06-28 2016-02-02 Hittite Microwave Corporation Integrated switch module
JP2012129452A (ja) * 2010-12-17 2012-07-05 Toshiba Corp 半導体装置、半導体パッケージおよび半導体装置の製造方法
JP5734736B2 (ja) * 2011-05-18 2015-06-17 新電元工業株式会社 パワーモジュールの製造方法
CN103718292A (zh) * 2011-08-11 2014-04-09 弗利普芯片国际有限公司 用于高密度电感器的薄膜结构和晶片级封装中的重分布
CN103797577B (zh) * 2011-09-07 2017-06-09 株式会社村田制作所 模块制造方法及端子集合体
JP5831057B2 (ja) * 2011-09-07 2015-12-09 株式会社村田製作所 モジュールの製造方法
CN103828043B (zh) * 2011-09-07 2017-11-24 株式会社村田制作所 模块的制造方法及模块
JP2013058515A (ja) * 2011-09-07 2013-03-28 Murata Mfg Co Ltd モジュールの製造方法
JPWO2013035655A1 (ja) * 2011-09-09 2015-03-23 株式会社村田製作所 モジュール基板
US8945990B2 (en) * 2012-04-24 2015-02-03 Infineon Technologies Ag Chip package and method of forming the same
JP5773082B2 (ja) * 2012-07-26 2015-09-02 株式会社村田製作所 モジュール
US20140145348A1 (en) * 2012-11-26 2014-05-29 Samsung Electro-Mechanics Co., Ltd. Rf (radio frequency) module and method of maufacturing the same
US9177925B2 (en) * 2013-04-18 2015-11-03 Fairfchild Semiconductor Corporation Apparatus related to an improved package including a semiconductor die
CN105684000B (zh) * 2013-10-22 2019-03-15 凸版印刷株式会社 Ic模块以及ic卡、ic模块基板
DE102015000317A1 (de) 2014-01-10 2015-07-16 Fairchild Semiconductor Corporation Isolierung zwischen Halbleiterkomponenten
JP5982414B2 (ja) * 2014-02-21 2016-08-31 インヴェンサス・コーポレイション 半導体装置パッケージ構造及びその製造方法
JP2016162888A (ja) * 2015-03-02 2016-09-05 株式会社デンソー 電子装置
US10833024B2 (en) 2016-10-18 2020-11-10 Advanced Semiconductor Engineering, Inc. Substrate structure, packaging method and semiconductor package structure
KR101982056B1 (ko) 2017-10-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지 모듈
TWI648798B (zh) * 2018-01-03 2019-01-21 Advanced Semiconductor Engineering, Inc. 基板結構、封裝方法及半導體封裝結構
US10930604B2 (en) 2018-03-29 2021-02-23 Semiconductor Components Industries, Llc Ultra-thin multichip power devices
CN110349921A (zh) * 2019-07-04 2019-10-18 上海先方半导体有限公司 一种基板双面封装结构及其制造方法
JP2022140870A (ja) * 2021-03-15 2022-09-29 株式会社村田製作所 回路モジュール
CN114823360B (zh) * 2022-04-18 2025-05-02 华天科技(南京)有限公司 一种半导体的封装方法及封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243604A (ja) * 2002-02-13 2003-08-29 Sony Corp 電子部品及び電子部品の製造方法
JP2004193404A (ja) * 2002-12-12 2004-07-08 Alps Electric Co Ltd 回路モジュール、及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2541487B2 (ja) * 1993-11-29 1996-10-09 日本電気株式会社 半導体装置パッケ―ジ
JP2001024150A (ja) * 1999-07-06 2001-01-26 Sony Corp 半導体装置
US8143108B2 (en) * 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
JP2005203633A (ja) 2004-01-16 2005-07-28 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置実装体、および半導体装置の製造方法
US7253511B2 (en) * 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
KR100640335B1 (ko) * 2004-10-28 2006-10-30 삼성전자주식회사 랜드 그리드 어레이 모듈
KR100575086B1 (ko) * 2004-11-11 2006-05-03 삼성전자주식회사 도전성 몰딩 컴파운드를 구비한 반도체 패키지 및 그제조방법
US7589407B2 (en) * 2005-04-11 2009-09-15 Stats Chippac Ltd. Semiconductor multipackage module including tape substrate land grid array package stacked over ball grid array package
EP1843391A4 (en) * 2005-10-26 2009-12-30 Murata Manufacturing Co ELECTRONIC LAYER COMPONENT, ELECTRONIC DEVICE AND METHOD FOR PRODUCING AN ELECTRONIC LAYER COMPONENT
US7298037B2 (en) * 2006-02-17 2007-11-20 Stats Chippac Ltd. Stacked integrated circuit package-in-package system with recessed spacer
US7750454B2 (en) * 2008-03-27 2010-07-06 Stats Chippac Ltd. Stacked integrated circuit package system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243604A (ja) * 2002-02-13 2003-08-29 Sony Corp 電子部品及び電子部品の製造方法
JP2004193404A (ja) * 2002-12-12 2004-07-08 Alps Electric Co Ltd 回路モジュール、及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186503B2 (en) 2015-08-28 2019-01-22 Mitsumi Electric Co., Ltd. Module and manufacturing method thereof
US12414225B2 (en) 2022-10-19 2025-09-09 Murata Manufacturing Co., Ltd. Circuit module

Also Published As

Publication number Publication date
KR20110002074A (ko) 2011-01-06
JPWO2009136496A1 (ja) 2011-09-08
WO2009136496A1 (ja) 2009-11-12
CN102017142B (zh) 2012-08-15
US20110062584A1 (en) 2011-03-17
CN102017142A (zh) 2011-04-13
US8415789B2 (en) 2013-04-09
KR101193416B1 (ko) 2012-10-24

Similar Documents

Publication Publication Date Title
JP5605222B2 (ja) ３次元実装半導体装置及びその製造方法
JP5690466B2 (ja) 半導体チップパッケージの製造方法
JP4274290B2 (ja) 両面電極構造の半導体装置の製造方法
CN100403534C (zh) 具有集成器件的微电子衬底及其制造方法
JP4199588B2 (ja) 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
US8399980B2 (en) Electronic component used for wiring and method for manufacturing the same
TW201041103A (en) Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
JP2015517745A (ja) ワイヤボンド相互接続を用いた基板レス積層可能パッケージ
CN209045531U (zh) 一种半导体芯片封装结构
JP2009070882A (ja) 半導体チップパッケージ及びその製造方法
KR100834657B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
KR100658022B1 (ko) 회로 장치의 제조 방법
JP2022036015A (ja) 埋め込み構造およびその作製方法ならびに基板
JP2009021267A (ja) 外部接続用電極を配置した半導体装置及びその製造方法
CN101958292B (zh) 印刷电路板、封装件及其制造方法
KR100533761B1 (ko) 반도체패키지
JP2014143448A (ja) 配線用電子部品及びその製造方法
JP2022047632A (ja) 配線基板、半導体装置及びその製造方法半導体装置及びその製造方法半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140811

R150 Certificate of patent or registration of utility model

Ref document number: 5605222

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees